KR100929304B1 - 온도 보상 상 변화 메모리 장치 - Google Patents

온도 보상 상 변화 메모리 장치 Download PDF

Info

Publication number
KR100929304B1
KR100929304B1 KR1020080076133A KR20080076133A KR100929304B1 KR 100929304 B1 KR100929304 B1 KR 100929304B1 KR 1020080076133 A KR1020080076133 A KR 1020080076133A KR 20080076133 A KR20080076133 A KR 20080076133A KR 100929304 B1 KR100929304 B1 KR 100929304B1
Authority
KR
South Korea
Prior art keywords
voltage
sensing
bit line
current
temperature
Prior art date
Application number
KR1020080076133A
Other languages
English (en)
Inventor
강희복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080076133A priority Critical patent/KR100929304B1/ko
Application granted granted Critical
Publication of KR100929304B1 publication Critical patent/KR100929304B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Abstract

본 발명은 온도 변화 대응 상 변화 메모리 장치에 관한 것으로서, 셀의 온도에 대응하여 센스 앰프의 센싱 전압을 조절함으로써 센싱 전압과 셀의 구동 전압 사이의 마진을 일정하게 유지하는 온도 변화 대응 상 변화 메모리 장치를 개시한다.
구체적으로, 본 발명은 상 변화 저항 소자를 포함하여 데이터의 리드/라이트가 이루어지는 셀 어레이, 상기 셀 어레이 내의 온도 변화 상태를 검출하여 온도 검출 전압을 출력하는 온도 변화 감지 회로부, 상기 온도 검출 전압의 전압 레벨 변화에 대응하는 비트라인 클램프 신호를 출력하는 온도 변화 대응 센싱 전압 조정부, 상기 온도 검출 전압의 전압 레벨 변화에 대응하는 레퍼런스 전압을 출력하는 온도 변화 대응 레퍼런스 전압 공급부, 및 상기 셀 어레이로부터 인가된 센싱 전압과 상기 레퍼런스 전압을 비교 및 증폭하되, 상기 비트라인 클램프 신호에 따라 센싱 전압 레벨의 범위를 제어하는 센스앰프를 포함하는 것을 특징으로 하는 온도 변화 대응 상 변화 메모리 장치를 개시한다.

Description

온도 보상 상 변화 메모리 장치 {PHASE CHANGE MEMORY DEVICE COMPENSATING TEMPERATURE CHANGE}
본 발명은 셀의 온도 변화에 따라 센스 앰프의 센싱 전압을 제어할 수 있는 온도 변화 대응 상 변화 메모리 장치와 관련된다. 더 상세하게는, 셀의 온도에 대응하여 센스 앰프의 센싱 전압을 조절함으로써 센싱 전압과 셀의 구동 전압 사이의 마진을 일정하게 유지하는 온도 변화 대응 상 변화 메모리 장치와 관련된다.
일반적으로 마그네틱 메모리(Magnetic memory) 및 위상 변화 메모리(Phase Change Memory : PCM) 등의 비휘발성 메모리는 휘발성 램(RAM;Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성을 갖는다.
도 1a 및 도 1b는 종래의 상 변화 저항(PCR : Phase Change Resistor) 소자(4)를 설명하기 위한 도면이다.
상 변화 저항 소자(4)는 탑(Top)전극(1)과 버텀(Bottom)전극(3) 사이에 위상 변화층(PCM; Phase Change Material;2)을 삽입하여 전압과 전류를 인가하면, 위상 변화층(2)에 고온이 유기되어 저항의 변화에 따른 전기 전도 상태가 변하게 된다.
여기서, 위상 변화층(2)의 재료로는 AglnSbTe가 주로 사용된다. 그리고, 위상 변화층(2)은 칼코겐(Chalcogen) 원소 (S, Se, Te)를 주성분으로 하는 화합물(Chalcogenide)을 이용하는데, 구체적으로 Ge-Sb-Te로 이루어진 게르마늄 안티몬 텔루르 합금물질(Ge2Sb2Te5)을 이용한다.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면이다.
도 2a에서와 같이 상 변화 저항 소자(4)에 임계값 이하의 저전류가 흐르면 위상 변화층(2)이 결정화가 되기에 적당한 온도가 된다. 이에 따라, 위상 변화층(2)이 결정 상태(Crystalline Phase)가 되어 저저항 상태의 물질이 된다.
반면에, 도 2b에서와 같이 상 변화 저항 소자(4)에 임계값 이상의 고전류가 흐르면 위상 변화층(2)이 녹는 점(Melting Point) 이상의 온도가 된다. 이에 따라, 위상 변화층(2)이 비결정 상태(Amorphous Phase)가 되어 고저항 상태의 물질이 된다.
이와 같이 상 변화 저항 소자(4)는 두 저항의 상태에 대응하는 데이터를 불휘발성으로 저장할 수 있게 된다. 즉, 상 변화 저항 소자(4)가 저저항 상태일 경우를 데이터 "1"이라 하고, 고저항 상태일 경우를 데이터 "0"이라 하면 두 데이터의 로직 상태를 저장할 수 있다.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면이다.
상 변화 저항 소자(4)의 탑 전극(1)과 버텀 전극(3) 사이에 일정 시간 동안 전류를 흘리게 되면 고 열이 발생하게 된다. 이에 따라, 탑 전극(1)과 버텀 전 극(3)에 가해 준 온도 상태에 의해 위상 변화층(2)의 상태가 결정상과 비결정상으로 변하게 된다.
이때, 일정 시간 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성되어 저 저항 소자인 상 변화 저항 소자(4)가 세트(SET) 상태가 된다. 반대로, 일정 시간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자(4)가 리셋(RESET) 상태가 된다. 따라서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
이에 따라, 라이트 동작 모드시 세트(Set) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 낮은 전압을 긴 시간 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(Reset) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 높은 전압을 짧은 시간 동안 인가하게 된다.
일반적으로 상 변화 메모리 장치는 셀의 온도가 올라감에 따라서 셀의 구동 전압이 작아지는 동작 특성을 가지고 있다. 하지만, 종래의 상 변화 메모리 장치는 온도 변화에 따라 센스 앰프의 센싱 전압을 조절할 수 없었다. 따라서, 종래의 상 변화 메모리 장치는 셀의 온도가 상승할 경우에도 센스 앰프에서 센싱 전압을 낮출 수가 없기 때문에 낮아진 구동 전압을 정확하게 센싱하지 못하여 셀의 동작 온도에 대한 센싱 전압과 셀의 구동 전압 사이의 마진이 일정하게 유지되지 못한다는 문제점이 있었다.
상기 문제점을 해결하기 위하여, 본 발명은 셀의 온도가 상승하면 이러한 온도 상승에 대응하여 센스 앰프의 센싱 전압을 낮추어 줌으로써 센싱 전압과 셀의 구동 전압 사이의 마진을 일정하게 유지하는 온도 변화 대응 상 변화 메모리 장치를 개시한다.
상기한 목적을 달성하기 위한 본 발명의 온도 변화 대응 상 변화 메모리 장치는, 상 변화 저항 소자를 포함하여 데이터의 리드/라이트가 이루어지는 셀 어레이, 상기 셀 어레이 내의 온도 변화 상태를 검출하여 온도 검출 전압을 출력하는 온도 변화 감지 회로부, 상기 온도 검출 전압의 전압 레벨 변화에 대응하는 비트라인 클램프 신호를 출력하는 온도 변화 대응 센싱 전압 조정부, 상기 온도 검출 전압의 전압 레벨 변화에 대응하는 레퍼런스 전압을 출력하는 온도 변화 대응 레퍼런스 전압 공급부, 및 상기 셀 어레이로부터 인가된 센싱 전압과 상기 레퍼런스 전압을 비교 및 증폭하되, 상기 온도 검출 전압의 변화에 대응하는 상기 비트라인 클램프 신호에 따라 센싱 전압 레벨의 범위를 제어하는 센스앰프를 포함하는 것을 특징으로 하는 온도 변화 대응 상 변화 메모리 장치를 개시한다.
본 발명은 셀의 온도 변화에 대응하여 센싱 전압을 조절함으로써 온도 변화에 최적화하여 비트라인에 흐르는 전류를 센싱할 수 있다는 장점이 있다.
추가적으로, 본 발명은 센싱 전압이 온도 변화의 특성을 반영한 값을 출력하여 온도 변화에 대응하여 변화하는 레퍼런스 전압과의 마진을 일정하게 유지함으로써, 상 변화 메모리 장치의 수율을 향상시킬 수 있다는 장점이 있다.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 4는 본 발명에 따른 온도 변화 대응 상 변화 메모리 장치의 셀 어레이 및 컬럼 스위칭부의 회로도이다.
본 발명은 셀 어레이 CA와, 컬럼 스위칭부 YSW를 포함한다. 여기서, 컬럼 스위칭부 YSW는 복수 개의 PMOS 트랜지스터 SW1~SW4로 이루어지는 것이 바람직하다. 본 발명의 실시예에서는 컬럼 스위칭부 YSW의 구성을 PMOS 트랜지스터로 설명하였지만, 본 발명은 이에 한정되는 것이 아니라, NMOS 트랜지스터로도 구현 가능하다.
그리고, 셀 어레이 CA는 비트라인 BL과 워드라인 WL이 교차하는 영역마다 형성된 복수 개의 단위 셀 C을 포함한다. 단위 셀 C은 상 변화 저항 소자 PCR와 다이오드 D를 포함한다. 여기서, 다이오드 D는 PN 다이오드 소자로 이루어진다.
상 변화 저항 소자 PCR의 한쪽 전극은 비트라인 BL과 연결되고, 다른 한쪽 전극은 다이오드 D의 P형 영역에 연결된다. 다이오드 D의 N형 영역은 워드라인 WL 에 연결된다.
본 발명은 리드 모드에서 선택된 워드라인 WL에 로우 전압이 인가된다. 그리고, 비트라인 BL에는 리드전압 Vread이 인가되어 비트라인 BL, 상 변화 저항 소자 PCR 및 다이오드 D를 통해 세트(Set) 상태의 리드전류 Iset 또는 리셋 상태의 리드전류 Ireset가 워드라인 WL 쪽으로 흐르게 된다.
또한, PMOS 트랜지스터 SW1~SW4는 비트라인 BL과 글로벌 비트라인 GBL 사이에 연결되어 게이트 단자를 통해 컬럼 선택신호 LY1_m~LY4_m가 각각 인가된다. 이 경우, 본 발명은 하나의 글로벌 비트라인 GBL에 복수 개의 비트라인 BL이 연결되어 계층적 비트라인 구조를 이룬다.
그리고, 컬럼 선택신호 LY1_m~LY4_m에 따라 PMOS 트랜지스터 SW1~SW4가 선택적으로 턴온(Turn On)되어 비트라인 BL과 글로벌 비트라인 GBL 사이의 연결을 제어한다. 액티브 동작 모드시 컬럼 선택신호 LY1_m~LY4_m 중 한 개의 신호만 활성화되어 해당 비트라인 BL에 연결된 단위 셀 C을 선택하게 된다.
도 5는 본 발명에 따른 온도 변화 대응 상 변화 메모리 장치를 도시한 블록 다이어그램이다.
본 발명의 온도 변화 대응 상 변화 메모리 장치는 온도 변화 감지 회로부(100), 온도 변화 대응 센싱 전압 조정부(200), 센스앰프(SA_1,SA_2,...,SA_N), 라이트 구동부(W/D_1,W/D_2,...,W/D_N) 및 온도 변화 대응 메인 레퍼런스 전압 공급부(300)를 포함한다.
센스앰프(SA_1,SA_2,...,SA_N) 각각은 센싱 전류 전압 변환 부(400_1,400_2,...,400_N), 증폭기(A_1,A_2,...,A_N)를 포함한다. 센스앰프(SA_1,SA_2,...,SA_N) 각각은 글로벌 비트라인(GBL_1,GBL_2,...GBL_N)을 통해 인가되는 셀 데이터를 감지하고 레퍼런스 전압 VREF과 비교하여 데이터 "1"과 데이터 "0"을 구별한다.
센스앰프(SA)에 포함된 센싱 전류 전압 변환부(400)는 비트라인 클램프 신호 BL_CLMP에 따라 글로벌 비트라인 GBL에 흐르는 셀 센싱 전류를 전압으로 변환하여 센싱 전압 VDAT을 출력한다. 센싱 전류 전압 변환부(400)는 비트라인 클램프 신호 BL_CLMP에 따라 센싱 전류의 값이 제한된다. 여기서, 비트라인 클램프 신호 BL_CLMP는 복수 개의 센스앰프(SA_1,SA_2,...,SA_N) 각각에 공통으로 인가된다.
온도 변화 대응 메인 레퍼런스 전압 공급부(300)는 리드 동작시 메모리 셀에서 센싱된 셀 데이터를 구분하기 위한 기준이 되는 레퍼런스 전압 VREF을 출력한다.
증폭기 A는 센싱 전류 전압 변환부(400)에서 출력된 센싱 전압 VDAT과 레퍼런스 전압 VREF을 비교 및 증폭하여 입출력 버스 IO_BUS에 출력한다. 라이트 구동부 W/D는 셀에 데이터를 라이트 할 때 입출력 버스 IO_BUS로부터 인가되는 입력 데이터에 대응하는 구동 전압을 글로벌 비트라인 GBL에 출력한다.
도 6는 본 발명에 따른 온도 변화 감지 회로부(100)의 상세 회로도이다. 온도 변화 감지 회로부(100)는 복수 개의 PMOS 트랜지스터 P1~P16와, 복수 개의 NMOS 트랜지스터 N1~N9와, 바이폴라 트랜지스터 Q와, 저항 R1, R2 및 모스 커패시터 MC를 포함한다. 본 도면에 표시된 트랜지스터, 저항, 캐패시터 각각에 대한 참조 번 호는 본 도면에만 적용된다.
PMOS 트랜지스터 P3의 게이트 단자는 그라운드 전압 GND 레벨에 연결되어 있기 때문에 항상 전원전압 VDD가 공급된다. 초기화된 모스 캐패시터 MC는 전하가 충전되어 있지 않기 때문에 NMOS 트랜지스터 N1,N2가 동작하지 않고, 따라서 PMOS 트랜지스터 P3를 통해 공급된 전원전압 VDD에 의해 NMOS 트랜지스터 N3,N4가 턴온된다. 그러면 노드 a의 전압이 바이어스 전압 Vbias1으로 유도되고, 노드 b의 전압이 바이어스 전압 Vbias2으로 유도된다.
바이어스 전압 Vbias1은 PMOS 트랜지스터 P4,P5의 공통 게이트 단자를 통해 공급되고, 바이어스 전압 Vbias2은 PMOS 트랜지스터 P8,P9의 공통 게이트 단자를 통해 공급되어 전류 미러 회로(120)의 동작을 제어한다.
PMOS 트랜지스터 P1는 바이어스 전압 Vbias1에 따라 선택적으로 스위칭되고, PMOS 트랜지스터 P2는 바이어스 전압 Vbias2에 따라 선택적으로 스위칭된다. 바이어스 전압 Vbias1,Vbias2에 의하여 PMOS 트랜지스터 P1,P2가 턴온되면, 전원전압 VDD가 공급되어 모스 캐패시터 MC가 충전된다. 모스 캐패시터 MC가 충전되면 NMOS 트랜지스터 N1,N2가 턴온되어 PMOS 트랜지스터 P3로부터 NMOS 트랜지스터 N3,N4의 게이트로 공급되던 전류가 NMOS 트랜지스터 N2를 통해 흐르게 된다. 따라서, NMOS 트랜지스터 N3,N4가 턴오프되어 노드 a, 노드 b로부터의 바이어스 전압 Vbias1,Vbias2 공급이 중단된다.
한편, PMOS 트랜지스터 P5~P7는 공통 게이트 단자를 통해 바이어스 전압 Vbias1이 인가되고, PMOS 트랜지스터 P9~P12,P15,P16은 공통 게이트 단자를 통해 바이어스 전압 Vbias2이 인가된다. PMOS 트랜지스터 P13~P16와 NMOS 트랜지스터 N5,N6,N9를 포함하는 비교기(110)는 노드 a와 노드 b의 출력 전압을 비교 및 증폭한다.
이 경우, PMOS 트랜지스터 P4~P6,P8~P10은 채널 폭이 모두 동일하게 형성되는 것이 바람직하다.
이 회로에서 노드 a의 전압은 바이폴라 트랜지스터 Q의 베이스와 에미터 사이의 전압 VBE와 같다. 상기 비교기(110)에 의해 노드 a의 전압이 노드 b에 유도되면, 노드 b의 전압이 VBE가 된다. 따라서, 저항 R2에 흐르는 전류 i는,
Figure 112008056014570-pat00001
에 의해 구할 수 있다.
PMOS 트랜지스터 P4,P5,P8,P9와 저항 R1,R2를 포함하는 전류 미러 회로(120)에 의해 저항 R1과 저항 R2에는 동일한 전류 i가 흐르게 된다. 저항 R2에 흐르는 전류를 온도 검출 전압 Vtemp으로 나타내면,
Figure 112008056014570-pat00002
이다.
따라서,
Figure 112008056014570-pat00003
이므로,
Figure 112008056014570-pat00004
으로 나타낼 수 있다.
여기서, 온도 검출 전압 Vtemp은 온도 변화에 따라 변화하는 출력 전압이 된다.
도 7은 본 발명에 따른 온도 변화 감지 회로부(100)의 온도 특성을 도시하는 그래프이다. 도 7을 참조하면, 본 발명의 온도 변화 감지 회로부(100)에서 출력되는 온도 검출 전압 Vtemp은 온도가 상승함에 따라 크기가 감소하는 특성을 갖는다.
온도 검출 전압 Vtemp은 온도 변화 대응 센싱 전압 조정부(200) 및 온도 변화 대응 메인 레퍼런스 전압 공급부(300)의 입력 신호로 사용된다. 입력 신호가 온도 변화에 따라 변화하기 때문에 온도 변화 대응 센싱 전압 조정부(200) 및 온도 변화 대응 메인 레퍼런스 전압 공급부(300)는 온도에 따라 최적화된 비트라인 클램프 신호 BL_CLMP및 레퍼런스 전압 VREF을 센스 앰프에 공급할 수 있다.
온도 변화 대응 센싱 전압 조정부(200)는 인에이블 신호 VFBCONEN의 활성화시 온도 검출 전압 Vtemp의 변화에 대응하는 비트라인 클램프 신호 BL_CLMP를 출력하고, 온도 변화 대응 메인 레퍼런스 전압 공급부(300)도 온도 검출 전압 Vtemp의 변화에 대응하는 레퍼런스 전압 VREF을 출력한다.
도 8은 온도 변화에 따른 비트라인 클램프 신호 BL_CLMP 및 레퍼런스 전압 VREF의 전압 레벨 변화를 도시하는 그래프이다. 도 8을 참조하면, 본 발명의 상 변화 메모리 장치는 셀의 온도가 상승함에 따라 비트라인 클램프 신호 BL_CLMP 및 레퍼런스 전압 VREF의 전압 레벨이 하강하는 특성을 갖는다.
도 9은 본 발명에 따른 온도 변화 대응 센싱 전압 조정부(200)의 상세 회로도이다. 본 도면에 표시된 트랜지스터, 저항, 캐패시터 각각에 대한 참조 번호는 본 도면에만 적용된다.
온도 변화 대응 센싱 전압 조정부(200)는 정전류 공급부(210)와, 전류 조정 부(220) 및 활성화 조정부(230)를 포함한다.
정전류 공급부(210)는 고전압 VPPSA 인가단과 비트라인 클램프 신호 BL_CLMP의 출력단 사이에 연결되어 게이트 단자가 접지 전압단과 연결된 정전류원 소자를 포함한다. 여기서, 정전류원 소자는 PMOS 트랜지스터 P1를 포함하는 것이 바람직하다. 그리고, 고전압 VPPSA은 센싱 전류를 센싱 전압 VDAT으로 변경하기 위한 전원이며, 센스앰프 SA에 공급되는 펌핑전압 VPP 레벨로 설정되는 것이 바람직하다.
이러한 정전류 공급부(210)는 게이트 단자를 통해 접지 전압이 인가되어 PMOS 트랜지스터 P1가 항상 턴온 상태를 유지함으로써 일정한 정전류를 비트라인 클램프 신호 BL_CLMP의 출력단에 공급하게 된다.
그리고, 전류 조정부(220)는 비트라인 클램프 신호 BL_CLMP의 출력단과 활성화 조정부(230) 사이에 연결되고, 온도에 따라 전압 레벨이 변화하는 온도 검출 전압 Vtemp이 게이트 단자를 통해 인가되는 NMOS 트랜지스터 N1를 포함한다. 이러한 전류 조정부(220)는 NMOS 트랜지스터 N1의 게이트에 인가되는 온도 검출 전압 Vtemp의 변동에 따라 NMOS 트랜지스터 N1에 흐르는 전류를 조정함으로써 비트라인 클램프 신호 BL_CLMP의 전압 레벨을 조정한다.
또한, 활성화 조정부(230)는 NMOS 트랜지스터 N1와 접지 전압단 사이에 연결되어 게이트 단자를 통해 인에이블 신호 VFBCONEN가 인가되는 NMOS 트랜지스터 N2를 포함한다. 여기서, 활성화 조정부(230)는 인에이블 신호 VFBCONEN가 하이 레벨로 활성화될 경우 NMOS 트랜지스터 N2가 턴온되어 전류 조정부(220)의 활성화 여부를 제어하게 된다.
인에이블 신호 VFBCONEN가 하이 레벨로 활성화될 경우 NMOS 트랜지스터 N2가 턴온되어 전류 조정부(220)가 활성화된다.
도 10은 본 발명에 따른 센싱 전류 전압 변환부(400)의 상세 회로도이다. 본 도면에 표시된 트랜지스터, 저항, 캐패시터 각각에 대한 참조 번호는 본 도면에만 적용된다.
센싱 전류 전압 변환부(400)는 프리차지부(410)와, 센싱 전류 공급 조정부(420)와, 클램프 전압 조정부(430)와, 클램프 전압 프리차지 제어부(440) 및 클램프 전압 프리차지부(450)를 포함한다.
프리차지부(410)는 PMOS 트랜지스터 P2를 포함한다. PMOS 트랜지스터 P2는 고전압 VPPSA 인가단과 센싱 전압 VDAT 출력단 사이에 연결되어 게이트 단자를 통해 프리차지 신호 PRE_VDAT가 인가된다.
그리고, 센싱 전류 공급 조정부(420)는 PMOS 트랜지스터 P3를 포함한다. PMOS 트랜지스터 P3는 고전압 VPPSA 인가단과 센싱 전압 VDAT 출력단 사이에 연결되어 게이트 단자를 통해 비트라인 클램프 신호 BL_CLMP가 인가된다.
클램프 전압 조정부(430)는 NMOS 트랜지스터 N3를 포함한다. NMOS 트랜지스터 N3는 센싱 전압 VDAT의 출력단과 글로벌 비트라인 GBL 사이에 연결되어 게이트 단자를 통해 온도 검출 전압 Vtemp에 따라 전압 레벨이 변화하는 비트라인 클램프 신호 BL_CLMP가 인가된다.
클램프 전압 프리차지 제어부(440)는 PMOS 트랜지스터 P4를 포함한다. PMOS 트랜지스터 P4는 전원전압 VDD 인가단과 NMOS 트랜지스터 N4 사이에 연결되어 게이 트 단자를 통해 비트라인 클램프 신호 BL_CLMP가 인가된다.
클램프 전압 프리차지부(450)는 NMOS 트랜지스터 N4를 포함한다. NMOS 트랜지스터 N4는 PMOS 트랜지스터 P4와 글로벌 비트라인 GBL 사이에 연결되어 게이트 단자를 통해 프리차지 신호 PRE_CLMP가 인가된다.
도 11는 센싱 전류 전압 변환부(400)의 리셋 전류 iRESET 및 세트 전류 iSET의 특성을 도시하는 그래프이다. 이하에서는 도 11을 참조하여 센싱 전류 전압 변환부(400)의 동작 원리를 설명한다.
프리차지부(410)는 프리차지 신호 PRE_VDAT의 활성화시 PMOS 트랜지스터 P2가 턴온되어 센싱 전압 VDAT이 출력되기 이전에 센싱 전압 VDAT을 고전압 VPPSA 레벨로 프리차지 시킨다.
그리고, 센싱 전류 공급 조정부(420)는 비트라인 클램프 신호 BL_CLMP에 따라 PMOS 트랜지스터 P3에 흐르는 센싱 전류 iSEN의 양을 조정하여 센싱 전압 VDAT을 제어한다. 여기서, 센싱 전류 iSEN는 온도 검출 전압 Vtemp에 대응하는 비트라인 클램프 신호 BL_CLMP에 의해 제어된다.
즉, 온도 검출 전압 Vtemp의 전압 레벨이 높아지게 될 경우 비트라인 클램프 신호 BL_CLMP의 전압 레벨이 하강하게 된다. 비트라인 클램프 신호 BL_CLMP의 전압 레벨이 하강하게 될 경우 PMOS 트랜지스터 P3에 흐르는 센싱 전류 iSEN의 전류 레벨이 상승하게 되는 곡선을 그린다. 이때, 리셋 전류 iRESET는 세트 전류 iSET 보다 높은 전류 레벨을 갖는다.
그리고, 센싱 전류 공급 조정부(420)는 글로벌 비트라인 GBL으로부터 인가되 는 셀의 센싱 전류를 센싱 전압 VDAT으로 변환하게 된다.
센싱 모드의 활성화시에 셀의 센싱 전류는 센싱 전류 공급 조정부(420)에 흐르는 센싱 전류 iSEN로 나타낸다.
클램프 전압 프리차지 제어부(440)는 비트라인 클램프 신호 BL_CLMP가 활성화되기 이전에 글로벌 비트라인 GBL을 전원전압 VDD 레벨로 프리차지 시킨다. 여기서, 비트라인 클램프 신호 BL_CLMP는 글로벌 비트라인 GBL을 통해 셀로부터 인가되는 센싱 전압을 제어하기 위한 신호이다.
클램프 전압 프리차지부(450)는 프리차지 신호 PRE_CLMP에 따라 글로벌 비트라인 GBL을 전원전압 VDD 레벨로 프리차지 시킨다.
즉, 비트라인 클램프 신호 BL_CLMP가 로우 레벨로 비활성화될 경우 PMOS 트랜지스터 P4가 턴온되어 글로벌 비트라인 GBL이 전원전압 VDD 레벨로 프리차지 된다. 이때, 프리차지 신호 PRE_CLMP가 활성화될 경우 NMOS 트랜지스터 N4가 턴온되어 전원전압 VDD을 글로벌 비트라인 GBL에 공급한다. 여기서, 전원전압 VDD는 외부에서 공급되는 전원이다.
반면에, 비트라인 클램프 신호 BL_CLMP가 하이 레벨로 활성화될 경우 NMOS 트랜지스터 N3가 턴온되어 글로벌 비트라인 GBL이 클램프 전압 VCLMP 레벨이 된다. 여기서, 클램프 전압 VCLMP은 전원전압 VDD 보다 높은 레벨을 갖는다. 그리고, 고전압 VPPSA는 비트라인 클램프 신호 BL_CLMP에 따른 클램프 전압VCLMP 보다 높은 레벨을 갖는다.
도 12은 본 발명에 따른 센싱 전류 전압 변환부(400)의 동작 타이밍도이다.
프리차지 구간 t0에서는 워드라인 WL, 프리차지 신호 PRE_VDAT, 비트라인 클램프 신호 BL_CLMP, 프리차지 신호 PRE_CLMP, 및 글로벌 비트라인 GBL이 그라운드 전압 GND 레벨을 유지한다.
프리차지 신호 PRE_VDAT가 로우 레벨로 활성화될 경우 PMOS 트랜지스터 P2가 턴온되어 센싱 전압 VDAT이 출력되기 이전에 센싱 전압 VDAT을 고전압 VPPSA 레벨로 프리차지 시킨다.
그리고, 비트라인 클램프 신호 BL_CLMP가 로우 레벨일 경우 PMOS 트랜지스터 P4가 턴온되어 클램프 전압 프리차지부(450)를 전원전압 VDD 레벨로 프리차지 시킨다. 이때, 비트라인 클램프 신호 BL_CLMP가 로우 레벨인 경우 NMOS 트랜지스터 N3가 턴오프 상태를 유지하게 된다. 이에 따라, 글로벌 비트라인 GBL이 그라운드 전압 GND 레벨을 유지하게 된다.
리드 모드 구간 t1에서는 워드라인 WL, 프리차지 신호 PRE_VDAT, 및 비트라인 클램프 신호 BL_CLMP가 그라운드 전압 GND 레벨을 유지한다. 그리고, 프리차지 신호 PRE_CLMP가 프리차지 클램프 전압 VPRE_CLMP 레벨로 천이한다. 이에 따라, 클램프 전압 프리차지 제어부(440)로부터 인가되는 전원전압 VDD 레벨에 따라 글로벌 비트라인 GBL의 전압 레벨이 서서히 상승하게 된다.
리드 모드 구간 t2에서는 워드라인 WL이 펌핑전압 VPP 레벨로 천이한다. 그리고, 비트라인 클램프 신호 BL_CLMP가 그라운드 전압 GND 레벨에서 온도 검출 전압 Vtemp에 따라 온도 변화 특성을 반영하여 변화하는 클램프 전압 VCLMP 레벨로 천이한다. 이에 따라, NMOS 트랜지스터 N3가 턴온되어 글로벌 비트라인 GBL의 전압 레벨이 t1 구간보다 더 상승하게 된다. 비트라인 클램프 신호 BL_CLMP가 클램프 전압 VCLMP 레벨로 천이할 경우 센싱 전압 VDAT은 고전압 VPPSA에서 전원전압 VDD 레벨로 하강하는 전압 레벨 곡선을 그리게 된다. 이 경우, 클램프 전압 VCLMP 레벨은 셀의 온도가 상승함에 따라 하강한다.
리드 모드 구간 t3에서는 프리차지 신호 PRE_CLMP가 프리차지 클램프 전압 VPRE_CLMP 레벨에서 그라운드 전압 GND 레벨로 천이하게 된다. 이에 따라, NMOS 트랜지스터 N4가 턴오프 상태가 되어 글로벌 비트라인 GBL은 리드전압 Vread 레벨을 유지하게 된다. 이때, 리드전압 Vread은 클램프 전압 VCLMP 레벨에서 NMOS 트랜지스터 N3의 문턱전압 Vth을 뺀 만큼의 전압 레벨 VCLMP-Vth이 된다.
또한, 리드 모드 구간 t3에서는 프리차지 신호 PRE_VDAT가 그라운드 전압 GND 레벨에서 고전압 VPPSA 레벨로 천이하게 된다. 이에 따라, PMOS 트랜지스터 P2가 턴오프된다. 이 상태에서 글로벌 비트라인 GBL의 리드 전압 Vread에 따라 센싱 전압 VDAT이 출력된다.
프리차지 구간 t4에서는 워드라인 WL, 프리차지 신호 PRE_VDAT, 비트라인 클램프 신호 BL_CLMP, 프리차지 신호 PRE_CLMP, 및 글로벌 비트라인 GBL이 그라운드 전압 GND 레벨을 유지한다.
도 13은 본 발명에 따른 리셋 데이터 및 세트 데이터를 센싱하는 방법을 도시하는 그래프이다. 도 14를 참조하면, 센싱 전압 VDAT이 레퍼런스 전압 VREF 보다 높을 경우 "리셋 데이터"를 센싱하고, 센싱 전압 VDAT이 레퍼런스 전압 VREF 보다 낮을 경우 "세트 데이터"를 센싱한다.
도 14는 본 발명에 따른 고전압 VPPSA 및 레퍼런스 전압 VREF의 온도 특성을 도시하는 그래프이다. 도 14를 참조하면, 셀의 온도가 상승하면 고전압 VPPSA 및 레퍼런스 전압 VREF이 하강한다.
도 15는 본 발명에 따른 비트라인 전압 및 비트라인 전류의 온도 특성을 도시하는 그래프이다. 도 15를 참조하면, 본 발명에 따른 상 변화 메모리 장치는 셀의 온도가 -40℃, 25℃, 85℃로 점점 상승함에 따라 비트라인 전압 및 비트라인 전류 값이 감소한다.
따라서, 본 발명의 온도 변화 대응 상 변화 메모리 장치는 셀의 온도가 상승하면 고전압 VPPSA, 레퍼런스 전압 VREF, 비트라인 전압 및 비트라인 전류 값이 하강하기 때문에, 셀의 온도 상승에 의한 구동 전압의 감소를 정확하게 센싱할 수 있다.
도 1a 및 도 1b는 종래의 상 변화 저항 소자를 도시한다.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 도시한다.
도 3은 종래의 상 변화 저항 셀의 라이트 동작 원리를 도시한다.
도 4는 본 발명에 따른 온도 변화 대응 상 변화 메모리 장치의 셀 어레이 및 컬럼 스위칭부의 회로도이다.
도 5는 본 발명에 따른 온도 변화 대응 상 변화 메모리 장치를 도시한 블록 다이어그램이다.
도 6는 본 발명에 따른 온도 변화 감지 회로부의 상세 회로도이다.
도 7은 본 발명에 따른 온도 변화 감지 회로부의 온도 특성을 도시하는 그래프이다.
도 8은 온도 변화에 따른 비트라인 클램프 신호 및 레퍼런스 전압의 전압 레벨 변화를 도시하는 그래프이다.
도 9은 본 발명에 따른 센싱 전류 전압 조정부의 상세 회로도이다.
도 10은 본 발명에 따른 센싱 전류 전압 변환부의 상세 회로도이다.
도 11는 본 발명에 따른 센싱 전류 전압 변환부의 리셋 전류 및 세트 전류의 특성을 도시하는 그래프이다.
도 12은 본 발명에 따른 센싱 전류 전압 변환부의 동작 타이밍도이다.
도 13는 본 발명에 따른 리셋 데이터 및 세트 데이터를 센싱하는 방법을 도시하는 그래프이다.
도 14는 본 발명에 따른 고전압 및 레퍼런스 전압의 온도 특성을 도시하는 그래프이다.
도 15는 본 발명에 따른 비트라인 전압 및 비트라인 전류의 온도 특성을 도시하는 그래프이다.

Claims (20)

  1. 상 변화 저항 소자를 포함하여 데이터의 리드/라이트가 이루어지는 셀 어레이;
    상기 셀 어레이 내의 온도 변화 상태를 검출하여 온도 검출 전압을 출력하는 온도 변화 감지 회로부;
    상기 온도 검출 전압의 전압 레벨 변화에 대응하는 비트라인 클램프 신호를 출력하는 온도 변화 대응 센싱 전압 조정부;
    상기 온도 검출 전압의 전압 레벨 변화에 대응하는 레퍼런스 전압을 출력하는 온도 변화 대응 레퍼런스 전압 공급부; 및
    상기 셀 어레이로부터 인가된 센싱 전압과 상기 레퍼런스 전압을 비교 및 증폭하되, 상기 비트라인 클램프 신호에 따라 센싱 전압 레벨의 범위를 제어하는 센스앰프를 포함하는 온도 변화 대응 상 변화 메모리 장치.
  2. 청구항 1에 있어서,
    라이트 데이터에 대응하는 구동 전압을 상기 셀 어레이에 공급하는 라이트 구동부를 더 포함하는 온도 변화 대응 상 변화 메모리 장치.
  3. 청구항 1에 있어서,
    상기 온도 검출 전압은 상기 셀 어레이 내의 온도 상승에 대응하여 전압 레 벨이 하강하는 것을 특징으로 하는 온도 변화 대응 상 변화 메모리 장치.
  4. 청구항 1에 있어서,
    상기 온도 변화 대응 센싱 전압 조정부는
    고전압 인가단과 전압 제어신호의 출력단 사이에 연결되어 정전류를 공급하는 정전류 공급부;
    상기 온도 검출 전압 레벨의 변화에 따라 상기 비트라인 클램프 신호의 전압 레벨을 제어하는 전류 조정부; 및
    상기 전류 조정부의 활성화 여부를 제어하는 활성화 조정부를 포함하는 온도 변화 대응 상 변화 메모리 장치.
  5. 청구항 4에 있어서,
    상기 고전압 인가단에 공급되는 고전압은 펌핑전압 레벨을 갖는 것을 특징으로 하는 온도 변화 대응 상 변화 메모리 장치.
  6. 청구항 4에 있어서,
    상기 전류 조정부는 MOS 트랜지스터의 게이트 단자를 통해 인가되는 상기 온도 검출 전압 레벨의 변동에 따라 상기 MOS 트랜지스터에 흐르는 전류를 제어하여 상기 비트라인 클램프 신호의 전압 레벨을 제어하는 것을 특징으로 하는 온도 변화 대응 상 변화 메모리 장치.
  7. 청구항 1에 있어서,
    상기 비트라인 클램프 신호는 복수 개의 센스앰프에 공통으로 인가되는 것을 특징으로 하는 온도 변화 대응 상 변화 메모리 장치.
  8. 청구항 1에 있어서,
    상기 비트라인 클램프 신호는 상기 셀 어레이 내의 온도 상승에 대응하여 전압 레벨이 하강하는 것을 특징으로 하는 온도 변화 대응 상 변화 메모리 장치.
  9. 청구항 1에 있어서,
    상기 레퍼런스 전압은 상기 셀 어레이 내의 온도 상승에 대응하여 전압 레벨이 하강하는 것을 특징으로 하는 온도 변화 대응 상 변화 메모리 장치.
  10. 청구항 1에 있어서,
    상기 센스앰프는
    상기 셀 어레이로부터 인가된 센싱 전류를 상기 센싱 전압으로 변환하고, 상기 비트라인 클램프 신호에 따라 상기 센싱 전압을 일정하게 제어하는 센싱 전류 전압 변환부; 및
    상기 센싱 전압과 상기 레퍼런스 전압을 비교 및 증폭하는 증폭기를 포함하는 온도 변화 대응 상 변화 메모리 장치.
  11. 청구항 10에 있어서,
    상기 센싱 전류 전압 변환부는
    제 1 프리차지 신호에 따라 상기 센싱 전압을 고전압으로 프리차지 시키는 프리차지부;
    상기 비트라인 클램프 신호에 따라 상기 센싱 전류를 상기 센싱 전압으로 변환하는 센싱 전류 공급 조정부;
    상기 비트라인 클램프 신호에 따라 글로벌 비트라인의 클램프 전압을 조정하는 클램프 전압 조정부;
    제 2 프리차지 신호에 따라 상기 글로벌 비트라인을 전원전압의 레벨로 프리차지 시키는 클램프 전압 프리차지부; 및
    상기 비트라인 클램프 신호에 따라 상기 전원전압을 상기 클램프 전압 프리차지부에 선택적으로 공급하는 클램프 전압 프리차지 제어부를 포함하는 온도 변화 대응 상 변화 메모리 장치.
  12. 청구항 11에 있어서,
    상기 센싱 전류 전압 변환부는
    프리차지 동작시 상기 프리차지부 및 상기 클램프 전압 프리차지 제어부가 동작하여 상기 센싱 전압이 상기 고전압 레벨로 프리차지되는 것을 특징으로 하는 온도 변화 대응 상 변화 메모리 장치.
  13. 청구항 11에 있어서,
    상기 센싱 전류 전압 변환부는
    리드 모드 동작시 상기 클램프 전압 프리차지부가 동작하여 상기 글로벌 비트라인의 전압 레벨을 1차적으로 상승시키는 것을 특징으로 하는 온도 변화 대응 상 변화 메모리 장치.
  14. 청구항 13에 있어서,
    상기 센싱 전류 전압 변환부는
    상기 리드 모드 동작시 상기 클램프 전압 조정부가 동작하여 상기 글로벌 비트라인 전압 레벨을 2차적으로 상승시키는 것을 특징으로 하는 온도 변화 대응 상 변화 메모리 장치.
  15. 청구항 11에 있어서,
    상기 센싱 전류 전압 변환부는
    상기 클램프 전압 조정부가 턴온된 상태에서 상기 센싱 전류 공급 조정부에 흐르는 상기 센싱 전류의 양을 조정하여 상기 센싱 전압을 제어하는 것을 특징으로 하는 온도 변화 대응 상 변화 메모리 장치.
  16. 청구항 15에 있어서,
    상기 비트라인 클램프 신호의 전압 레벨이 낮아질 경우 상기 센싱 전류의 레벨이 상승하는 것을 특징으로 하는 온도 변화 대응 상 변화 메모리 장치.
  17. 청구항 15에 있어서,
    상기 글로벌 비트라인에 흐르는 리드전압은 상기 클램프 전압 레벨에서 상기 센싱 전류 공급 조정부에 포함된 MOS 트랜지스터의 문턱전압을 뺀 만큼의 전압 레벨인 것을 특징으로 하는 온도 변화 대응 상 변화 메모리 장치.
  18. 청구항 1에 있어서,
    상기 온도 변화 감지 회로부는 바이폴라 트랜지스터의 베이스와 에미터 사이의 전압을 제 1 노드에 공급하는 비교기를 포함하는 온도 변화 대응 상 변화 메모리 장치.
  19. 청구항 18에 있어서,
    상기 온도 변화 감지 회로부는 상기 제 1 노드로부터 제 1 저항을 통과하여 접지단으로 흐르는 전류와 동일한 크기의 전류가 제 2 저항에 흐르도록 하는 전류 미러 회로를 더 포함하는 온도 변화 대응 상 변화 메모리 장치.
  20. 청구항 19에 있어서,
    상기 전류 미러 회로는 상기 제 1 노드의 전압과 제 2 노드의 전압을 바이어 스 전압으로 사용하는 복수 개의 MOS 트랜지스터를 포함하는 온도 변화 대응 상 변화 메모리 장치.
KR1020080076133A 2008-08-04 2008-08-04 온도 보상 상 변화 메모리 장치 KR100929304B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080076133A KR100929304B1 (ko) 2008-08-04 2008-08-04 온도 보상 상 변화 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080076133A KR100929304B1 (ko) 2008-08-04 2008-08-04 온도 보상 상 변화 메모리 장치

Publications (1)

Publication Number Publication Date
KR100929304B1 true KR100929304B1 (ko) 2009-11-27

Family

ID=41605542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080076133A KR100929304B1 (ko) 2008-08-04 2008-08-04 온도 보상 상 변화 메모리 장치

Country Status (1)

Country Link
KR (1) KR100929304B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101150592B1 (ko) * 2010-05-27 2012-06-01 에스케이하이닉스 주식회사 상 변화 메모리 장치
KR20150089670A (ko) * 2014-01-28 2015-08-05 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템
US11393512B2 (en) 2019-11-15 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0123827B1 (ko) * 1994-12-12 1997-11-25 김주용 반도체 소자의 셀프 리프레쉬 주기조절장치
KR19980041375A (ko) * 1996-11-30 1998-08-17 배순훈 온도 감지 회로
KR19990048860A (ko) * 1997-12-11 1999-07-05 김영환 반도체 메모리 소자의 온도 감지 회로
KR20060118733A (ko) * 2005-05-17 2006-11-24 주식회사 하이닉스반도체 반도체 장치의 온도 보상 발진 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0123827B1 (ko) * 1994-12-12 1997-11-25 김주용 반도체 소자의 셀프 리프레쉬 주기조절장치
KR19980041375A (ko) * 1996-11-30 1998-08-17 배순훈 온도 감지 회로
KR19990048860A (ko) * 1997-12-11 1999-07-05 김영환 반도체 메모리 소자의 온도 감지 회로
KR20060118733A (ko) * 2005-05-17 2006-11-24 주식회사 하이닉스반도체 반도체 장치의 온도 보상 발진 회로

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101150592B1 (ko) * 2010-05-27 2012-06-01 에스케이하이닉스 주식회사 상 변화 메모리 장치
US8395934B2 (en) 2010-05-27 2013-03-12 Hynix Semiconductor Inc. Phase-change memory device
KR20150089670A (ko) * 2014-01-28 2015-08-05 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템
KR102104504B1 (ko) 2014-01-28 2020-04-24 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템
US11393512B2 (en) 2019-11-15 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device
KR20220159333A (ko) * 2019-11-15 2022-12-02 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 메모리 디바이스
US11735238B2 (en) 2019-11-15 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device
KR102580104B1 (ko) 2019-11-15 2023-09-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 메모리 디바이스

Similar Documents

Publication Publication Date Title
KR100541816B1 (ko) 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
KR100809334B1 (ko) 상변화 메모리 장치
KR100843144B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR100887061B1 (ko) 상 변화 메모리 장치
US8243504B2 (en) Phase change memory device with reference cell array
US7245526B2 (en) Phase change memory device providing compensation for leakage current
JP5607870B2 (ja) 電流センス回路及びこれを備えた半導体記憶装置
KR101126846B1 (ko) 반도체 기억 장치 및 반도체 장치
KR100895387B1 (ko) 상 변화 메모리 장치
KR100887069B1 (ko) 상 변화 메모리 장치
KR100944328B1 (ko) 온도 보상 상 변화 메모리 장치
JP2005190626A (ja) 半導体読み出し回路
KR20110025331A (ko) 라이트 드라이버를 구비한 상변화 메모리 장치
KR100944343B1 (ko) 상 변화 메모리 장치
KR101201858B1 (ko) 반도체 메모리 장치
KR100929304B1 (ko) 온도 보상 상 변화 메모리 장치
KR100944322B1 (ko) 상 변화 메모리 장치
US20110292719A1 (en) Phase-change memory device
KR101205100B1 (ko) 비휘발성 메모리 장치
US8134858B2 (en) Semiconductor device for supplying stable voltage to control electrode of transistor
KR100895399B1 (ko) 상 변화 메모리 장치
KR100905188B1 (ko) 상 변화 메모리 장치
KR100924206B1 (ko) 상 변화 메모리 장치
KR100979374B1 (ko) 상 변화 메모리 장치
KR100895398B1 (ko) 상 변화 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee