KR0123827B1 - 반도체 소자의 셀프 리프레쉬 주기조절장치 - Google Patents

반도체 소자의 셀프 리프레쉬 주기조절장치

Info

Publication number
KR0123827B1
KR0123827B1 KR1019940033683A KR19940033683A KR0123827B1 KR 0123827 B1 KR0123827 B1 KR 0123827B1 KR 1019940033683 A KR1019940033683 A KR 1019940033683A KR 19940033683 A KR19940033683 A KR 19940033683A KR 0123827 B1 KR0123827 B1 KR 0123827B1
Authority
KR
South Korea
Prior art keywords
node
gate
pmos transistor
temperature
voltage
Prior art date
Application number
KR1019940033683A
Other languages
English (en)
Other versions
KR960025735A (ko
Inventor
김정필
김영식
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940033683A priority Critical patent/KR0123827B1/ko
Publication of KR960025735A publication Critical patent/KR960025735A/ko
Application granted granted Critical
Publication of KR0123827B1 publication Critical patent/KR0123827B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Abstract

본 발명은 반도체 소자의 셀프 리프레쉬 주기조절장치에 관한 것으로, 디램의 셀프 리프레쉬의 주기를 실온에서 빨리 구동시킴으로 인하여 생기는 전류소모를 방지하기 위하여, 전원전압 발생회로의 온도특성을 이용하여 전원전압에 변동없이 온도를 감지할 수 있는 온도 감지기를 구현하므로서, 특정온도 이상에서 셀프 리프레쉬 주기를 조절할 수 있도록 하였다.

Description

반도체 소자의 셀프 리프레쉬 주기조절장치
제1도는 본 발명을 설명하기 위한 회로도 및 모스 트랜지스터의 온도에 대한 기준전압의 변화 양상을 도시한 그래프도.
제2도는 본 발명의 제1실시예에 따른 셀프 리프레쉬 주기조절장치의 회로도.
제3도는 본 발명의 제2실시예에 따른 셀프 리프레쉬 주기조절장치의 회로도.
제4도는 본 발명의 제3실시예에 따른 셀프 리프레쉬 주기조절장치의 회로도.
제5도는 본 발명의 제4실시예에 따른 셀프 리프레쉬 주기조절장치의 회로도.
제6도는 본 발명의 제5실시예에 따른 셀프 리프레쉬 주기조절장치의 회로도.
제7도는 제4도의 실시예에 따른 셀프 리프레쉬 주기조절장치의 시뮬레이션 결과를 도시한 그래프도.
* 도면의 주요부분에 대한 부호의 설명
101, 201, 301, 401, 501 : 제1기준전압 발생기
102, 202, 302, 402, 502 : 제2기준전압 발생기
103, 203, 303, 403, 505 : 비교기 503, 504 : 증폭기
본 발명은 반도체 소자의 셀프 리프레쉬 주기조절장치에 관한 것으로, 특히 온도를 감지하는 온도 감지기를 이용하여 디램의 셀프 리프레쉬의 주기를 온도에 따라 달리하도록 구현하므로서, 디램의 전류소모를 감소시킨 셀프 리프레쉬 주기조절장치에 관한 것이다.
본 발명의 반도체 소자의 셀프 리프레쉬 주기조절장치는 리프레쉬를 요하는 셀의 형태를 가진 디램(DRAM), 피에스디램(PSDRAM), 에스디램(SDRAM), 알디램(RDRAM), 그래픽 램(Graphic RAM)등에 이용될 수 있다.
종래의 온도 감지기가 없는 디램의 셀프 리프레쉬(Sef refresh)동작은 고온에서의 디램 셀프 리프레쉬 동작을 보장하기 위해서 실온에서(25℃) 주기를 필요이상 빨리해야 했다. 이 경우 실온에서 필요 이상의 리프레쉬 동작을 수행함에 따라 과도한 전류소모가 발생하는 문제점이 생겼다.
따라서, 본 발명의 목적은 디램의 셀프 리프레쉬의 주기를 온도에 따라 달리하도록 구현하여 디램의 전류소모를 감소시킨 셀프 리프레쉬 주기조절장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명의 셀프 리프레쉬 주기조절장치는 전원전압 발생회로의 온도 특성을 이용하여 전원전압에 변동없이 온도를 감지할 수 있는 온도 감지기를 이용하여 특정온도 이상에서 셀프 리프레쉬 주기를 조절할 수 있도록 구현하였다.
제1a도는 본 발명을 설명하기 위한 회로도로서, 전원전압(Vcc) 및 기준전압(Vref)을 출력하는 출력단자 사이에 연결된 정전류원(I)과, 상기 출력단자 및 접지전압(Vss)사이에 접속되며 게이트가 상기 출력단자에 연결된 NMOS 트랜지스터로 구성된다. 상기 NMOS 트랜지스터는 게이트가 출력단자쪽에 접속이 되어 항상 턴-온되므로서, 하나의 다이오드의 역할을 한다. 그리고 출력단자로 출력되는 기준전압(Vref)은 상기 NMOS 다이오드의 저항값에 의해 결정이 된다.
제1b도는 상기 제1a도의 모스 다이오드의 온도에 대한 기준전압의 변화 양상을 도시한 그래프이다.
상기 그래프도에서 화살표로 표시된 (가)지점은 제로 온도 계수점(zero temperature coefficiency : ZTC point)을 중심으로 상기 제로 온도 계수점(가)보다 낮은 게이트-소오스 저압(Vgs)에서는 온도에 따라 전류가 증가하고 상기 제로 온도 계수점(가)보다 높은 게이트-소오스 전압(Vgs)에서는 1온도에 따라 전류가 감소함을 볼수 있다.
이는 상기 제1a도의 회로도에서의 기준전압(Vref=Vgs)은 상기 모스 트랜지스터에 흐르는 바이어스 전류를 조절하면, 온도에 따라 감소하는 Vgs(3)와, 온도에 무관한 Vgs(2)와, 그리고 온도에 따라 증가하는 Vgs(1)을 얻을 수 있음을 보여준다.
위와 같은 온도 특성을 갖는 이유는 상기 모스 트랜지스터의 전류식에서 문턱 전압(threshold voltage : Vt)과 이동도의 온도 의존성으로 풀이할 수 있다.
제2도 내지 제6도는 상기와 같은 원리를 이용하기 위해 꾸며진 본 발명의 온도 감지기 회로이다.
제2도는 본 발명의 제1실시예에 따른 셀프 리프레쉬 주기조절장치의 회로도로서, 온도에 따라 저항과 트랜지스터의 채널폭 및 길이를 조절하여 온도 의존성을 갖는 기준전압(Vref)을 발생시키기 위한 제1기준전압 발생기(101)와, 온도에 따라 감소하는 전압을 출력하는 제2기준전압 발생기(102)와, 상기 제1, 제2기준전압 발생기(101 및 102)의 출력전압을 비교하여 원하는 온도를 감지하여 출력단자로 출력하기 위한 비교기(103)를 구비한다.
상기 제1기준전압 발생기(101)는 전원전압(Vcc) 및 노드(N1) 사이에 접속되며 게이트가 상기 노드(N1)에 연결된 PMOS 트랜지스터(Q1)와, 상기 전원전압(Vcc) 및 노드(N3) 사이에 접속되며 게이트가 상기 노드(N1)에 연결된 PMOS 트랜지스터(Q2)와, 상기 노드(N1) 및 노드(N2) 사이에 접속되며 게이트가 상기 노드(N3)에 연결된 NMOS 트랜지스터(Q3)와, 상기 노드(N2) 및 접지전압(Vss) 사이에 접속된 저항(R1)과, 상기 노드(N3) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 노드(N3)에 연결된 NMOS 트랜지스터(Q4)와, 상기 노드(N3)의 신호를 출력하는 출력단자(Vref)로 구성된다.
상기 제1기준전압 발생기(101)에 흐르는 전류는, IR=Vgsl-Vgs2의 식에서 다음과 같이 얻을 수 있다.
이다.
위의 (식 1)에서 볼수 있듯이 상기 제1기준전압 발생기(101)회로에 흐르는 전류는 전원전압에 관계없음을 알 수 있다. 그리고 전류를 저항(R)과 트랜지스터의 채널폭(W)과 길이(L)로 조절할 수 있음을 알 수 있다. 즉, 상기 제1기준전압 발생기(101)의 회로는 전류를 마음대로 조절이 가능하므로 온도에 따른 전원전압의 변화를 마음대로 조절할 수 있다.
상기 (식 1)의 전류식의 상기 (식 2)에 대입하면,
로 나타낸다.
상기 (식 3)의 결과에서 보면 Vtn는 음의 온도 의존성을 갖고 이동도(Un)가 있는 뒷부분의 양의 온도 의존성을 갖고 있으므로 저항과 트랜지스터의 채널폭 및 길이를 조절하여 자유롭게 기준전압(Vref)의 온도 의존성을 구현할 수 있다.
상기 제2기준전압 발생기(102)는 전원전압(Vcc) 및 노드(N4) 사이에 접속되며 게이트가 상기 노드(N4)에 연결된 PMOS 트랜지스터(Q5)와, 상기 노드(N4) 및 접지전압(Vss) 사이에 접속되며 게이트가 노드(N6)에 연결된 NMOS 트랜지스터(Q7)와, 전원전압(Vcc) 및 노드(N5) 사이에 접속되며 게이트가 상기 노드(N4)에 연결된 PMOS 트랜지스터(Q6)와, 상기 노드(N5) 및 상기 노드(N6) 사이에 접속되며 게이트가 상기 노드(N4)에 연결된 NMOS 트랜지스터(Q8)와, 상기 노드(N6) 및 접지전압(Vss) 사이에 접속된 저항(R2)와, 상기 노드(N6)의 신호를 출력하는 출력단자(Vt)로 구성된다.
상기 제2기준전압 발생기(102)회로는 모스 트랜지스터의 문턱전압(Vt)를 발생시키는 회로이다.
상기 회로의 출력전압로 나타나므로 전류를 작게 하거나 β3의 값을 크게 설정하면 출력전압은 문턱전압인 Vt를 얻을 수 있다. 상기 제2기준전압 발생기(102)의 회로는 출력전압으로 문턱전압(Vt)를 발생시키므로, 상기 문턱전압(Vt)의 온도 의존성(Vt/T0)을 나타낸다.
상기 제1, 제2기준전압 발생기(101,102)의 회로는 온도에 따라 다르게 반응을 한다. 그러므로 이 변화를 감지하는 비교기를 사용하여 온도를 감지할 수 있다.
즉, 온도에 따라 증가하는, 혹은 변화가 없는, 혹은 온도에 따라 감소하는 전압으로 마음대로 조절할 수 있는 상기 제1기준전압 발생회로(101)의 출력전압(Vref)과 온도에 따라 감소하는 전압을 출력하는 기준전압 발생회로(102)의 출력전압(Vt)을 비교하여 원하는 온도를 감지하는 것이다.
제3도는 본 발명의 제2실시예에 따른 셀프 리프레쉬 주기조절장치의 회로도로서, 기준전압(Vref)을 출력하는 제1기준전압 발생기(201)와, 기준전압(2Vt)를 출력하는 제2기준전압 발생기(202)와, 상기 제1, 제2기준전압 발생기의 출력전압을 비교하여 출력하기 위한 비교기(203)를 구비한다.
상기 제1기준전압 발생기(201)는 상기 제1도의 제1기준전압 발생기(101)와 그 구성과 동작이 동일하므로 여기서는 그 동작에 대해서만 간단히 소개하기로 한다.
상기 제1기준전압 발생기(201)는 MOS 트랜지스터(Q10,Q12)는 각각 하나의 저항의 기능을 하여 상기 공급전압(Vcc)을 분압한다. 상기 MOS 트랜지스터(Q10,Q12)에 의하여 분압된 전압은 기준전압(Vref)으로서, 상기 PMOS 트랜지스터(Q10)의 드레인 및 상기 NMOS 트랜지스터(Q12)의 드레인 간의 접속되는 노드(N9)를 경유하여 출력한다. 한편, 상기 저항(R3) 및 NMOS 트랜지스터(Q11,Q12)는 온도가 변동됨에 따라 상기 기준전압 발생기(Q9∼Q12)에 흐르는 전류량을 조절하여 상기 노드(N9)에서 발생되는 상기 기준전압(Vref)을 거의 일정하게 유지시킨다. 만약, 저항(R3)값이 커지면 상기 노드(N7)의 전위가 증가하여, PMOS 트랜지스터(Q10)의 저항이 커지므로 기준전압(Vref)은 감소한다.
따라서, 상기 기준전압 발생기(201)에서 생성되는 기준전압(Vref) 전압 레벨은 저항값(R3)과 NMOS 트랜지스터(Q11,Q12)의 크기에 의하여 결정된다.
상기 제2기준전압 발생기(202)는 전원전압(Vcc) 및 노드(N10) 사이에 접속되며 게이트가 상기 전원전압(Vcc)에 연결된 PMOS 트랜지스터(Q13)와, 상기 노드(N10) 및 노드(N11) 사이에 접속되며 게이트가 상기 노드(N10)에 연결된 PMOS 트랜지스터(Q14)와, 상기 노드(N11) 및 접지전압(Vss) 사이에 접속되며 게이트가 전원전압(Vcc)에 연결된 NMOS 트랜지스터(Q15)와, 전원전압(Vcc) 및 노드(N12) 사이에 접속되며 게이트가 상기 노드(N11)에 연결된 PMOS 트랜지스터(Q16)와, 상기 노드(N12) 및 노드(N13) 사이에 접속되며 게이트가 상기 노드(N12)에 연결된 NMOS 트랜지스터(Q17)와, 상기 노드(N13) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 노드(N13)에 연결된 NMOS 트랜지스터(Q18)와, 상기 노드(N12)의 신호를 출력하기 위한 출력단자(2Vt)를 구비한다.
상기 PMOS 트랜지스터(Q13 및 Q14)는 게이트가 각각 소오스에 접속되어 다이오드 역할을 하게 된다. 상기 PMOS 다이오드(Q13 및 Q14)를 통하여 전원전압(Vcc)이 전압강하되어 상기 노드(N11)를 Vcc-2Vt 전위로 만든다. 상기 노드(N11)의 전위는 상기 NMOS 트랜지스터(Q15)의 저항을 크게 하면 Vcc-2Vt의 일정한 전압을 얻을 수 있으나, 전원전압(Vcc)의 의존성을 더욱 배제하기 위해 이 출력전압을 다음단의 PMOS 트랜지스터(Q16)의 게이트 신호로 공급한다. 상기 PMOS 트랜지스터(Q16)는 상기 노드(N11)로부터 Vcc-2Vt의 전압을 게이트로 받아 출력단에 전원전압(Vcc)과 관계없는 일정한 전류를 공급해 준다. 상기 NMOS 트랜지스터(Q17 및 Q18)는 게이트가 각각 드레인쪽에 접속되어 다이오드의 역할을 한다. 상기 PMOS 트랜지스터(Q16)의 저항을 크게 설정하면 출력전압을 2Vt의 일정한 전압을 얻을 수 있다.
상기 제2기준전압 발생기(202)는 직렬로 연결된 다이오드의 갯수(m)배 만큼의 문턱전압(Vt)을 얻을 수 있으므로 그에 대한 온도의 변화도 m(∂Vt/∂T)으로 크게 얻을 수 있다.
제4도는 본 발명의 제3실시예에 따른 셀프 리프레쉬 주기조절장치의 회로도로서, NMOS 트랜지스터의 바디 바이어스(body bias)의 불안정을 피하기 위해 PMOS 트랜지스터로 구현한 것이다.
상기 회로는 출력전압으로 Vcc-Vref의 전압을 발생시키고, 상기 출력전압을 레벨 쉬프트(level shift)시켜 기준전압(Vref)을 발생하는 제1기준전압 발생기(301)와, 기준전압(2Vt)를 발생시키는 제2기준전압 발생기(302)와, 상기 제1, 제2기준전압 발생기의 출력전압을 비교하여 출력단자로 출력하는 비교기(303)를 구비한다.
상기 제1기준전압 발생기(301)는 전원전압(Vcc) 및 노드(N14) 사이에 접속된 저항(R4)과, 상기 노드(N14) 및 노드(N15) 사이에 접속되며 게이트가 상기 노드(N14)에 연결된 PMOS 트랜지스터(Q19)와, 상기 노드(N15) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 노드(N15)에 연결된 NMOS 트랜지스터(Q20)와, 전원전압(Vcc) 및 노드(N16) 사이에 접속되며 게이트가 상기 노드(N16)에 연결된 PMOS 트랜지스터(Q21)와, 상기 노드(N16) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 노드(N15)에 연결된 NMOS 트랜지스터(Q22)와, 전원전압(Vcc) 및 노드(N17) 사이에 접속되며 게이트가 상기 노드(N16)에 연결된 PMOS 트랜지스터(Q23)와, 상기 노드(N17) 및 접지전압(Vss) 사이에 접속되며 게이트가 접지전압(Vss)에 연결된 PMOS 트랜지스터(Q24)와, 상기 노드(N17)의 신호를 출력하는 출력단자를 구비한다.
상기 제1기준전압 발생기(301)의 MOS 트랜지스터(Q21,Q22)는 각각 하나의 저항의 기능을 하여 상기 공급전압(Vcc)을 분압한다. 상기 MOS 트랜지스터(Q21,Q22)에 의하여 분압된 전압은 기준전압(Vref)으로서, 상기 PMOS 트랜지스터(Q21)의 드레인 및 상기 NMOS 트랜지스터(Q22)의 드레인 간의 접속되는 노드(N16)를 경유하여 출력한다. 한편, 상기 저항(R4) 및 PMOS 트랜지스터(Q19,Q21)는 온도가 변동됨에 따라 상기 기준전압 발생기(Q19∼Q24)에 흐르는 전류량을 조절하여 상기 노드(N16)에서 발생되는 상기 기준전압(Vref)을 거의 일정하게 유지시킨다. 만약, 저항(R4)값이 커지면 상기 노드(N15)의 전위가 증가하여, 상기 NMOS 트랜지스터(Q22)의 저항이 커지므로 기준전압(Vref)은 감소한다. 따라서, 상기 노드(N16)로 Vcc-Vref의 전위가 흐르게 된다. 상기 노드(N16)의 전위는 상기 PMOS 트랜지스터(Q23)의 게이트 신호로 입력되어 상기 PMOS 트랜지스터(Q23) 및 PMOS 트랜지스터(Q24)에 의해 분압되어 상기 출력단자로 기준전압(Vref)을 출력하게 된다. 즉, 상기 PMOS 트랜지스터(Q23 및 Q24)로 이루어진 분압기는 상기 노드(N16)의 신호(Vcc-Vref)를 레벨 쉬프트하여 상기 출력단자로 기준전압(Vref)로 출력하게 된다.
따라서, 상기 제1기준전압 발생기(301)에서 생성되는 기준전압(Vref) 전압 레벨은 저항값(R4)과 PMOS 트랜지스터(Q19,Q21)의 크기에 의하여 결정된다.
상기 제2기준전압 발생기(302)는 전원전압(Vcc) 및 노드(N18) 사이에 접속되며 게이트가 접지전압(Vss)에 연결된 PMOS 트랜지스터(Q25)와, 상기 노드(N18) 및 노드(N19) 사이에 접속된 NMOS 트랜지스터(Q26)와, 상기 노드(N19) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 노드(N19)에 연결된 NMOS 트랜지스터(Q27)와, 전원전압(Vcc) 및 노드(N20) 사이에 접속되며 게이트가 상기 노드(N20)에 연결된 PMOS 트랜지스터(Q28)와, 상기 노드(N20) 및 상기 노드(N21) 사이에 접속되며 게이트가 상기 노드(N21)에 연결된 PMOS 트랜지스터(Q29)와, 상기 노드(N21) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 NMOS 트랜지스터(Q26)의 게이트와 연결된 NMOS 트랜지스터(Q30)와, 전원전압(Vcc) 및 노드(N22) 사이에 접속되며 게이트가 상기 노드(N21)에 접속된 PMOS 트랜지스터(Q31)와, 상기 노드(N22) 및 접지전압(Vss) 사이에 접속되며 게이트가 접지전압(Vss)에 의하여 연결된 PMOS 트랜지스터(Q32)와, 상기 노드(N22)의 신호를 출력하는 출력단자로 구성된다.
상기 제2기준전압 발생기(302)는 상기 PMOS 트랜지스터(Q25)의 게이트가 접지전압(Vss)에 연결되어 항상 턴-온상태에 있고, 상기 NMOS 트랜지스터(Q27)는 게이트가 드레인쪽에 접속되어 하나의 다이오드의 역할을 하게 된다. 따라서 상기 PMOS 트랜지스터(Q25)를 통하여 전압 강하된 노드(N18)의 전위에 의해 상기 NMOS 트랜지스터(Q26)가 턴-온되고, 상기 NMOS 트랜지스터(Q30)의 게이트단자로 전류를 흐르게 하므로서, 상기 NMOS 트랜지스터(Q30)을 턴-온시킨다. 그리고 상기 PMOS 트랜지스터(Q28 및 Q29)는 게이트가 드레인과 연결되어 각각 하나의 다이오드 역할을 하게 된다. 따라서 상기 노드(N21)로 흐르는 전위는 상기 NMOS 트랜지스터(Q30)의 저항값에 의하여 상기 PMOS 트랜지스터(Q28 및 Q29)를 통하여 전압강하된 전위(Vcc-2Vt)가 흐르게 된다. 상기 노드(N21)의 전위는 상기 PMOS 트랜지스터(Q31)의 게이트 신호로 연결되어 상기 PMOS 트랜지스터(Q31)를 동작시키게 된다. 그리고 상기 PMOS 트랜지스터(Q31) 및 PMOS 트랜지스터(Q32)에 의해 분압된 신호가 상기 출력단자로 출력하게 된다. 상기 PMOS 트랜지스터(Q32)는 게이트가 접지전압(Vss)에 연결되어 항상 턴-온되고 상기 출력단자로 2Vt의 문턱전압을 출력하게 된다.
그리고, 상기 비교기(303)는 마찬가지로 상기 제1, 제2기준전압 발생기의 출력신호를 비교하여 출력단자로 원하는 온도를 감지한 신호를 출력하게 된다.
제5도는 본 발명의 제4실시예에 따른 셀프 리프레쉬 주기조절장치의 회로도로서, 기준전압(Vref)를 출력하는 제1기준전압 발생기(401)와, 기준전압(2Vt)를 발생하는 제2기준전압 발생기(402)와, 상기 제1, 제2기준전압 발생기의 출력신호를 비교하여 출력단자로 출력하기 위한 비교기(403)를 구비한다.
상기 제1기준전압 발생기(401)는 출력단자로 기준전압(Vref)를 출력하기 위한 것으로, 상기 제4도의 제3실시예의 제1기준전압 발생기(301)와 그 구성 및 동작이 동일한 것이므로 여기서는 생략하기로 한다.
상기 제2기준전압 발생기(402)는 전원전압(Vcc) 및 노드(N27) 사이에 접속되며 게이트가 상기 노드(N27)에 연결된 PMOS 트랜지스터(Q39)와, 상기 노드(N27) 및 노드(N28) 사이에 접속되며 게이트가 상기 노드(N28)에 연결된 PMOS 트랜지스터(Q40)와, 상기 노드(N40) 및 접지전압(Vss) 사이에 접속되며 게이트가 접지전압(Vss)에 연결된 PMOS 트랜지스터(Q41)와, 전원전압(Vcc) 및 노드(N29) 사이에 접속되며 게이트가 상기 노드(N28)에 연결된 PMOS 트랜지스터(Q42)와, 상기 노드(N29) 및 노드(N30) 사이에 접속되며 게이트가 상기 노드(N30)에 연결된 PMOS 트랜지스터(Q43)와, 상기 노드(N30) 및 접지전압(Vss) 사이에 접속되며 게이트가 접지전압(Vss)에 연결된 PMOS 트랜지스터(Q44)와, 상기 노드(N29)의 신호를 출력하는 출력단자로 구성된다.
상기 PMOS 트랜지스터(Q39∼Q41,Q43,Q44)는 게이트가 드레인에 연결되어 각각 하나의 다이오드 역할을 하게 된다. 상기 PMOS 트랜지스터(Q39,Q40)을 통하여 전압강하된 신호(Vcc-2Vt)가 상기 PMOS 트랜지스터(Q42)의 게이트 신호로 입력된다. 따라서 상기 PMOS 트랜지스터(Q42)가 동작하여 상기 출력단자로 2Vt의 문턱전압을 출력하게 된다.
상기 비교기(403)의 동작은 상기와 마찬가지로, 상기 제1 및 제2기준전압 발생기로부터의 출력신호를 비교하여 원하는 온도를 감지하여 출력단자로 출력하게 된다.
제6도는 본 발명의 제5실시예에 따른 셀프 리프레쉬 주기조절장치의 블럭도로서, 온도의 변화에 따라 결정되는 기준전압을 발생시키기 위한 제1기준전압 발생기(501)와, 모스(MOS)소자의 문턱전위(Vt)를 이용하여 문턱전위(Vt)를 발생시키기 위한 제2기준전압 발생기(502)와, 상기 제1기준전압 발생기 또는, 상기 제2기준전압 발생기 또는, 상기 제1기준전압 발생기 및 상기 제2기준전압 발생기로부터 온도변화에 의해 출력된 출력신호를 증폭시키기 위한 증폭기(503,504)와, 상기 증폭기로부터 출력된 신호를 비교하여 출력단자로 전달하기 위한 비교기(505)를 구비한다.
상기 증폭기를 상기 도면에서와 같이 한쪽 혹은 양쪽단에 사용하여 온도에 따른 전압의 변화를 크게 얻고자 하였다.
즉, 증폭율이 α1라면,의 온도 변화를 만들어 온도에 대한 변화를 크게 할 수 있다.
제7도는 제4도의 제3실시예의 셀프 리프레쉬 주기조절장치를 사용하여 50℃를 감지한 것을 시뮬레이션 결과를 통해 나타낸 그래프도이다.
가로축은 20℃에서 90℃까지의 온도축이며, 세로축은 전압을 나타낸다. 상기 제7도의 그래프에서 (c)의 출력파형도는 온도에 따라 약간 증가하는 것으로, 상기 제1기준전압 발생기(301)의 출력전압을 나타내고, (b)의 출력파형도는 온도에 따라 감소하는 것으로, 상기 제2기준전압 발생기(302)의 출력전압을 나타낸다. 그리고 (a)의 출력파형도는 상기 (b) 및 (c)의 출력 파형도를 비교한 비교기의 출력을 나타낸다.
상술한 실시예를 동일 석상에 구비되는 오실레이터의 입력 신호로 이용하게 되면 온도의 변화에 응답되는 셀프 리프레쉬를 수행할 수 있다. 즉, 링 오실레이터를 두개로 구현하여 온도가 높거나 낮을때 각각 동작하도록 하므로서 온도의 변화에 응답되는 셀프 리프레쉬를 수행할 수 있다.
상기 본 발명의 셀프 리프레쉬 주기조절장치는 상기 셀프 리프레쉬 뿐만 아니라 다른 주기조절장치에 적용될 수 있다.
이상에서 설명한 본 발명의 셀프 리프레쉬 주기조절장치를 반도체 소자의 내부에 구현하게 되면, 온도를 감지하여 디램의 셀프 리프레쉬 주기를 조절할 수 있으므로, 디램의 셀프 리프레쉬 동작에서 전류소모를 줄이는 효과가 있다.

Claims (12)

  1. 온도의 변화에 따라 응답되는 기준전압을 발생시키기 위한 기준전압 발생수단과, 상기 온도의 변화를 감지하여 그에 따른 전압을 발생시키기 위한 온도검출수단과, 상기 기준전압 발생수단의 출력전압 및 상기 온도검출수단의 출력전압을 비교하여 출력하기 위한 비교수단을 구비하는 것을 특징으로 하는 반도체 소자의 셀프 리프레쉬 주기조절장치.
  2. 제1항에 있어서, 상기 기준전압 발생수단은, 제1의 경우에는 온도의 변화에 비례하여 증가하는 전위를 발생시키고, 제2의 경우에는 온도의 변화에 대해 무관하게 일정한 전위를 발생시키고, 제3의 경우에는 온도의 변화에 비례하여 감소하는 전위를 발생시키는 것을 특징으로 하는 반도체 소자의 셀프 리프레쉬 주기조절장치.
  3. 제1항에 있어서, 상기 온도검출수단은, 상기 온도가 증가할수록 감소하는 출력전압을 발생시키는 것을 특징으로 하는 반도체 소자의 셀프 리프레쉬 주기조절장치.
  4. 제1항에 있어서, 상기 온도의 변화에 따라 변하는 상기 기준전압 발생수단의 출력전압의 변화폭이 상기 온도검출수단의 출력전압의 변화폭보다 작은 것을 특징으로 하는 반도체 소자의 셀프 리프레쉬 주기조절장치.
  5. 제1항에 있어서, 상기 온도검출수단의 출력단자로 출력되는 문턱전위(Vt)가 N×Vt인 것을 특징으로 하는 반도체 소자의 셀프 리프레쉬 주기조절장치(N=1,2,3…).
  6. 제1항에 있어서, 상기 기준전압 발생수단은, 전원전압(Vcc) 및 노드(N1) 사이에 접속되며 게이트가 상기 노드(N1)에 연결된 PMOS 트랜지스터(Q1)와, 상기 전원전압(Vcc) 및 노드(N3) 사이에 접속되며 게이트가 상기 노드(N1)에 연결된 PMOS 트랜지스터(Q2)와, 상기 노드(N1) 및 노드(N2) 사이에 접속되며 게이트가 상기 노드(N3)에 연결된 NMOS 트랜지스터(Q3)와, 상기 노드(N2) 및 접지전압(Vss) 사이에 접속된 저항(R1)과, 상기 노드(N3) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 노드(N3)에 연결된 NMOS 트랜지스터(Q4)와, 상기 노드(N3)의 신호를 출력하는 출력단자(Vref)로 구성된 것을 특징으로 하는 반도체 소자의 셀프 리프레쉬 주기조절장치.
  7. 제1항에 있어서, 상기 기준전압 발생수단은, 전원전압(Vcc) 및 노드(N14) 사이에 접속된 저항(R4)과, 상기 노드(N14) 및 노드(N15) 사이에 접속되며 게이트가 상기 노드(N14)에 연결된 PMOS 트랜지스터(Q19)와, 상기 노드(N15) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 노드(N15)에 연결된 NMOS 트랜지스터(Q20)와, 전원전압(Vcc) 및 노드(N16) 사이에 접속되며 게이트가 상기 노드(N16)에 연결된 PMOS 트랜지스터(Q21)와, 상기 노드(N16) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 노드(N15)에 연결된 NMOS 트랜지스터(Q22)와, 전원전압(Vcc) 및 노드(N17) 사이에 접속되며 게이트가 상기 노드(N16)에 연결된 PMOS 트랜지스터(Q23)와, 상기 노드(N17) 및 접지전압(Vss) 사이에 접속되며 게이트가 접지전압(Vss)에 연결된 PMOS 트랜지스터(Q24)와, 상기 노드(N17)의 신호를 출력하는 출력단자로 구성된 것을 특징으로 하는 반도체 소자의 셀프 리프레쉬 주기조절장치.
  8. 제1항에 있어서, 상기 온도검출수단은, 전원전압(Vcc) 및 노드(N4) 사이에 접속되며 게이트가 상기 노드(N4)에 연결된 PMOS 트랜지스터(Q5)와, 상기 노드(N4) 및 접지전압(Vss) 사이에 접속되며 게이트가 노드(N6)에 연결된 NMOS 트랜지스터(Q7)와, 전원전압(Vcc) 및 노드(N5) 사이에 접속되며 게이트가 상기 노드(N4)에 연결된 PMOS 트랜지스터(Q6)와, 상기 노드(N5) 및 상기 노드(N6) 사이에 접속되며 게이트가 상기 노드(N4)에 연결된 NMOS 트랜지스터(Q8)와, 상기 노드(N6) 및 접지전압(Vss) 사이에 접속된 저항(R2)와, 상기 노드(N6)의 신호를 출력하는 출력단자로 구성된 것을 특징으로 하는 반도체 소자의 셀프 리프레쉬 주기조절장치.
  9. 제1항에 있어서, 상기 온도검출수단은, 전원전압(Vcc) 및 노드(N10) 사이에 접속되며 게이트가 상기 전원전압(Vcc)에 연결된 PMOS 트랜지스터(Q13)와, 상기 노드(N10) 및 노드(N11) 사이에 접속되며 게이트가 상기 노드(N10)에 연결된 PMOS 트랜지스터(Q14)와, 상기 노드(N11) 및 접지전압(Vss) 사이에 접속되며 게이트가 전원전압(Vcc)에 연결된 NMOS 트랜지스터(Q15)와, 전원전압(Vcc) 및 노드(N12) 사이에 접속되며 게이트가 상기 노드(N11)에 연결된 PMOS 트랜지스터(Q16)와, 상기 노드(N12) 및 노드(N13) 사이에 접속되며 게이트가 상기 노드(N12)에 연결된 NMOS 트랜지스터(Q17)와, 상기 노드(N13) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 노드(N13)에 연결된 NMOS 트랜지스터(Q18)와, 상기 노드(N12)의 신호를 출력하기 위한 출력단자로 구성된 것을 특징으로 하는 반도체 소자의 셀프 리프레쉬 주기조절장치.
  10. 제1항에 있어서, 상기 온도검출수단은, 전원전압(Vcc) 및 노드(N18) 사이에 접속되며 게이트가 접지전압(Vss)에 연결된 PMOS 트랜지스터(Q25)와, 상기 노드(N18) 및 노드(N19) 사이에 접속된 NMOS 트랜지스터(Q26)와, 상기 노드(N19) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 노드(N19)에 연결된 NMOS 트랜지스터(Q27)와, 전원전압(Vcc) 및 노드(N20) 사이에 접속되며 게이트가 상기 노드(N20)에 연결된 PMOS 트랜지스터(Q28)와, 상기 노드(N20) 및 상기 노드(N21) 사이에 접속되며 게이트가 상기 노드(N21)에 연결된 PMOS 트랜지스터(Q29)와, 상기 노드(N21) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 NMOS 트랜지스터(Q26)의 게이트와 연결된 NMOS 트랜지스터(Q30)와, 전원전압 (Vcc) 및 노드(N22) 사이에 접속되며 게이트가 상기 노드(N21)에 접속된 PMOS 트랜지스터(Q31)와, 상기 노드(N22) 및 접지전압(Vss) 사이에 접속되며 게이트가 접지전압(Vss)에 연결된 PMOS 트랜지스터(Q32)와, 상기 노드(N22)의 신호를 출력하는 출력단자로 구성된 것을 특징으로 하는 반도체 소자의 셀프 리프레쉬 주기조절장치.
  11. 제1항에 있어서, 상기 온도검출수단은, 전원전압(Vcc) 및 노드(N27) 사이에 접속되며 게이트가 상기 노드(N27)에 연결된 PMOS 트랜지스터(Q39)와, 상기 노드(N27) 및 노드(N28) 사이에 접속되며 게이트가 상기 노드(N28)에 연결된 PMOS 트랜지스터(Q40)와, 상기 노드(N40) 및 접지전압(Vss) 사이에 접속되며 게이트가 접지전압(Vss)에 연결된 PMOS 트랜지스터(Q41)와, 전원전압(Vcc) 및 노드(N29) 사이에 접속되며 게이트가 상기 노드(N28)에 연결된 PMOS 트랜지스터(Q42)와, 상기 노드(N29) 및 노드(N30) 사이에 접속되며 게이트가 상기 노드(N30)에 연결된 PMOS 트랜지스터(Q43)와, 상기 노드(N30) 및 접지전압(Vss) 사이에 접속되며 게이트가 접지전압(Vss)에 연결된 PMOS 트랜지스터(Q44)와, 상기 노드(N29)의 신호를 출력하는 출력단자로 구성된 것을 특징으로 하는 반도체 소자의 셀프 리프레쉬 주기조절장치.
  12. 반도체 소자의 온도 감지기에 있어서, 온도의 변화에 따라 적어도 한개 이상의 거의 일정한 기준전압을 발생시키기 위한 기준전압 발생수단과, 상기 온도의 변화를 감지하여 그에 따른 전압을 발생시키기 위한 온도검출수단과, 상기 기준전압 발생수단, 또는 상기 온도검출수단, 또는 상기 기준전압 발생수단 및 상기 온도검출수단으로부터 온도에 따라 변화된 출력신호를 증폭시키기 위한 증폭수단과, 상기 증폭수단으로부터 출력된 신호를 비교하여 출력단자로 전달하기 위한 비교수단을 구비하는 것을 특징으로 하는 반도체 소자의 셀프 리프레쉬 주기조절장치.
KR1019940033683A 1994-12-12 1994-12-12 반도체 소자의 셀프 리프레쉬 주기조절장치 KR0123827B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940033683A KR0123827B1 (ko) 1994-12-12 1994-12-12 반도체 소자의 셀프 리프레쉬 주기조절장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940033683A KR0123827B1 (ko) 1994-12-12 1994-12-12 반도체 소자의 셀프 리프레쉬 주기조절장치

Publications (2)

Publication Number Publication Date
KR960025735A KR960025735A (ko) 1996-07-20
KR0123827B1 true KR0123827B1 (ko) 1997-11-25

Family

ID=19401007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033683A KR0123827B1 (ko) 1994-12-12 1994-12-12 반도체 소자의 셀프 리프레쉬 주기조절장치

Country Status (1)

Country Link
KR (1) KR0123827B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502971B1 (ko) * 2002-12-04 2005-07-22 주식회사 코아매직 온도 센서를 구비한 리프레쉬 동작용 클럭발생기
KR100520580B1 (ko) * 2002-07-16 2005-10-10 주식회사 하이닉스반도체 반도체 메모리 장치
US7120549B2 (en) 2003-10-07 2006-10-10 Hynix Semiconductor Inc. Temperature compensated self-refresh (TCSR) circuit having a temperature sensor limiter
KR100904738B1 (ko) * 2007-12-28 2009-06-26 주식회사 하이닉스반도체 온도센서 및 이를 이용한 반도체 메모리 장치
KR100929304B1 (ko) * 2008-08-04 2009-11-27 주식회사 하이닉스반도체 온도 보상 상 변화 메모리 장치
KR100944328B1 (ko) * 2008-08-04 2010-03-03 주식회사 하이닉스반도체 온도 보상 상 변화 메모리 장치
US8582385B2 (en) 2011-08-05 2013-11-12 SK Hynix Inc. Semiconductor memory device
US20140294047A1 (en) * 2010-02-25 2014-10-02 SK Hynix Inc. Temperature sensor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541824B1 (ko) * 2003-10-06 2006-01-10 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
KR100549621B1 (ko) 2003-11-25 2006-02-03 주식회사 하이닉스반도체 셀프 리프래쉬용 오실레이터
KR100665883B1 (ko) * 2005-01-10 2007-01-09 한국전기연구원 자체 신호를 이용한 전력반도체의 온도검지회로

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520580B1 (ko) * 2002-07-16 2005-10-10 주식회사 하이닉스반도체 반도체 메모리 장치
KR100502971B1 (ko) * 2002-12-04 2005-07-22 주식회사 코아매직 온도 센서를 구비한 리프레쉬 동작용 클럭발생기
US6956397B2 (en) 2002-12-04 2005-10-18 Coremagic Inc. Temperature adaptive refresh clock generator for refresh operation
US7120549B2 (en) 2003-10-07 2006-10-10 Hynix Semiconductor Inc. Temperature compensated self-refresh (TCSR) circuit having a temperature sensor limiter
KR100904738B1 (ko) * 2007-12-28 2009-06-26 주식회사 하이닉스반도체 온도센서 및 이를 이용한 반도체 메모리 장치
KR100929304B1 (ko) * 2008-08-04 2009-11-27 주식회사 하이닉스반도체 온도 보상 상 변화 메모리 장치
KR100944328B1 (ko) * 2008-08-04 2010-03-03 주식회사 하이닉스반도체 온도 보상 상 변화 메모리 장치
US20140294047A1 (en) * 2010-02-25 2014-10-02 SK Hynix Inc. Temperature sensor
US8876374B2 (en) 2010-02-25 2014-11-04 SK Hynix Inc. Temperature sensor
US9645016B2 (en) * 2010-02-25 2017-05-09 SK Hynix Inc. Temperature sensor
US8582385B2 (en) 2011-08-05 2013-11-12 SK Hynix Inc. Semiconductor memory device

Also Published As

Publication number Publication date
KR960025735A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
US5781043A (en) Direct current sum bandgap voltage comparator
US6901022B2 (en) Proportional to temperature voltage generator
US6160393A (en) Low power voltage reference circuit
US6225855B1 (en) Reference voltage generation circuit using source followers
US5485111A (en) Power on reset circuit with accurate detection at low voltages
KR920005257B1 (ko) 정전류원 회로
US5568045A (en) Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit
KR0123827B1 (ko) 반도체 소자의 셀프 리프레쉬 주기조절장치
US20040004992A1 (en) Temperature sensor
US5268872A (en) Semiconductor integrated circuit capable of compensating errors in manufacturing process
KR960019289A (ko) 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기
US5834974A (en) Differential amplifier with reduced current consumption
US20170139435A1 (en) Low voltage current mode bandgap circuit and method
US4253163A (en) Sense amplifier-detector circuit
KR910007785B1 (ko) 전원공급전압 변동에 대해 안정한 씨모스 입력 버퍼회로
US7482858B2 (en) Temperature-sensitive current source
KR100223849B1 (ko) 반도체 메모리장치
US6538496B1 (en) Low voltage, high impedance current mirrors
US5748030A (en) Bias generator providing process and temperature invariant MOSFET transconductance
KR20080003048A (ko) 기준 전압 발생 회로
KR100406561B1 (ko) 반도체 소자의 온도 검출회로
KR100557570B1 (ko) 반도체 기억소자의 선충전전압 발생회로
JPH03222195A (ja) センス増幅回路
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
JPH103796A (ja) センスアンプ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee