KR100502971B1 - 온도 센서를 구비한 리프레쉬 동작용 클럭발생기 - Google Patents

온도 센서를 구비한 리프레쉬 동작용 클럭발생기 Download PDF

Info

Publication number
KR100502971B1
KR100502971B1 KR10-2002-0076713A KR20020076713A KR100502971B1 KR 100502971 B1 KR100502971 B1 KR 100502971B1 KR 20020076713 A KR20020076713 A KR 20020076713A KR 100502971 B1 KR100502971 B1 KR 100502971B1
Authority
KR
South Korea
Prior art keywords
current
bias voltage
clock
temperature
transistor
Prior art date
Application number
KR10-2002-0076713A
Other languages
English (en)
Other versions
KR20040048750A (ko
Inventor
임정돈
윤미경
Original Assignee
주식회사 코아매직
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코아매직 filed Critical 주식회사 코아매직
Priority to KR10-2002-0076713A priority Critical patent/KR100502971B1/ko
Priority to US10/726,097 priority patent/US6956397B2/en
Publication of KR20040048750A publication Critical patent/KR20040048750A/ko
Application granted granted Critical
Publication of KR100502971B1 publication Critical patent/KR100502971B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/907—Temperature compensation of semiconductor

Abstract

본 발명은 온도의 변화에 따라 리프레쉬 동작 주기를 최적으로 조절할 수 있는 리프레쉬 동작용 클럭을 출력하는 리프레쉬 동작용 클럭발생기를 제공하기 위한 것으로, 이를 위해 본 발명은 온도에 비례하는 바이어스 전압을 출력하기 위해, 온도에 비례하는 제1 전류를 출력하기 위한 온도비례 전류생성부; 온도에 반비례하는 제2 전류를 출력하기 위한 온도반비례 전류생성부; 및 상기 제1 전류에서 상기 제2 전류를 뺀 차이만큼의 전류량에 대응하는 상기 바이어스 전압을 출력하기 위한 바이어스 전압출력부를 구비하는 바이어스 전압생성수단; 상기 바이어스 전압 레벨에 클럭 주파수가 비례하는 리프레쉬 동작용 클럭을 출력하기 위한 클럭생성수단; 및 상기 제1 전류의 전류량에 전압레벨이 비례하는 보조 바이어스 전압을 출력하기 위한 보조 바이어스 전압출력부를 구비하고, 상기 클럭생성수단은 상기 바이어스 전압 레벨에 대응하는 제1 동작전류와, 상기 보조 바이어스 전압 레벨에 대응하는 제2 동작전류를 생성하고, 상기 제1 및 제2 동작전류에 클럭 주파수가 비례하는 상기 리프레쉬 동작용 클럭을 출력하는 것을 특징으로 하는 리프레쉬 동작용 클럭발생기를 제공한다.

Description

온도 센서를 구비한 리프레쉬 동작용 클럭발생기{Clock generater for Refresh execution with temperature sensor}
본 발명은 반도체 장치에 관한 것으로, 특히 클럭을 생성하여 출력하는 클럭발생기에 관한 것으로, 보다 자세하게는 리프레쉬 동작시에 사용하는 클럭을 생성하는 클럭발생기에 관한 것이다.
일반적으로 반도체 메모리 장치는 크게 동적 메모리 장치(Dynamic RAM, 이하, 'DRAM'이라 함)와 정적 메모리 장치(StaticRAM, 이하, 'SRAM'이라 함)로 분류된다. 그 중에서 SRAM은 래치(latch)를 형성하는 4개의 트랜지스터로 기본 셀을 구현하기 때문에 전원이 제거되지 않는 한, 저장된 데이터는 손상없이 보존된다. 따라서 데이터를 재충전시키는 리프레쉬(REFRESH) 동작은 요구되지 않는다.
그러나, DRAM은 1개의 트랜지스터와 1개의 캐퍼시터로 기본 셀을 구성하고, 캐패시터에 데이터를 저장한다. 그런데 캐패시터 소자의 특성상 저장된 데이터를 나타내는 캐패시터의 전하는 시간이 지나감에 따라 감소한다. 따라서 DRAM은 정기적으로 메모리 셀 내의 데이터를 재충전하는 리프레쉬 동작이 요구된다.
리프레쉬 동작은 다음과 같은 일련의 과정을 통하여 수행된다. 일정 시간마다 순차적으로 행번지를 바꿔가면서 메모리 셀의 워드라인이 선택된다. 그리고 이 워드라인에 대응하는 캐패시터에 저장된 전하는 감지 증폭수단에 의하여 증폭되어 다시 캐패시터에 저장된다. 이러한 일련의 리프레쉬 과정을 통하여 저장된 데이터가 손상없이 보존된다.
DRAM이 리프레쉬 모드에 진입한 다음에, 일정한 시간간격마다 행번지를 바꿔가면서 리프레쉬 동작을 수행하기 위해서는 리프레쉬 동작용 클럭이 필요하며, 리프레쉬 동작의 기준이 되는 리프레쉬 동작용 클럭을 출력하는 것이 리프레쉬 동작용 클럭발생기이다.
도1은 종래기술에 의한 리프레쉬 동작용 클럭발생기의 블럭구성도이다.
도1을 참조하여 살펴보면, 리프레쉬 동작용 클럭발생기는 리프레쉬 동작을 수행하기 위한 블럭(30)으로 리프레쉬 동작용 클럭을 생성하여 출력하는 클럭생성부(20)와, 클럭생성부(20)에서 출력되는 리프레쉬 동작용 클럭의 주파수를 결정하기 위한 바이어스 전압(Vbp,Vbn)을 생성하여 클럭생성부(20)로 출력하는 바이어스 전압생성부(10)를 구비한다.
도2는 도1에 도시된 리프레쉬 동작용 클럭발생기의 회로도이다.
도2를 참조하여 살펴보면, 바이어스 전압생성부(10)는 전원전압(VDD)에 소스단이 접속되고, 게이트단과 드레인단이 연결되어, 드레인단으로 제1 바이어스 전압(Vbn)을 출력하는 피모스트랜지스터(MP1)와, 피모스트랜지스터(MP1)의 드레인단과 일측이 접속된 저항(R)과, 저항(R)의 타측과 접지전압(VSS)을 드레인단과 소스단이 각각 접속되고 게이트단과 드레인단이 연결되어, 드레인단으로 제2 바이어스 전압(Vbn)을 출력하는 앤모스트랜지스터(MN1)를 구비한다.
클럭생성부(20)는 다수의 인버터(IN1_1,IN_2,..,IN_n)가 직렬로 연결되고, 최종단의 구비된 인버터(IN_n)의 출력은 첫번째 인버터(IN_1)의 입력으로 연결되는 링발진기 형태로 구성된다.
각각의 인버터(예컨대 IN1)는 제1 바이어스 전압(Vbp)을 게이트단으로 입력받아 전원전압(VDD)로부터 일정한 전류를 제공하는 피모스트랜지스터(MP2)와, 접지전압(VSS)으로 일정한 전류를 흐르게 하는 앤모스트랜지스터(MN3)를 구비하고 있다. 또한 리프레쉬 동작용 클럭은 최종단에 구비된 인버터(IN_n)에서 리프레쉬 동작을 수행하기 위한 블럭(30)으로 출력된다.
도3은 도2에 도시된 바이어스 전압생성부(10)에서 온도에 대한 기준전류 특성을 나타내는 그래프이고, 도4는 도2에 도시된 클럭생성부(20)의 온도에 대한 리프레쉬 동작용 클럭의 주파수 특성을 나타내는 그래프이고, 도5는 도2에 도시된 리프레쉬 동작용 클럭발생기에서 출력되는 리프레쉬 동작용 클럭으로 리프레쉬 동작을 수행할 때의 온도에 대한 리프레쉬 주기 특성을 나타내는 그래프이다.
이하에서는 도1 내지 도5를 참조하여 종래기술에 의한 리프레쉬 동작용 클럭발생기의 동작을 살펴본다.
먼저 전원전압(VDD)과 접지전압(VSS)이 제공되면, 바이어스 전압생성부(10)의 피모스트랜지스터(MP1)와 앤모스트랜지스터(MN1)가 턴온되어 저항(R)을 통해 일정한 기준전류(Iref1)가 전원전압(VDD)에서 접지전압(VSS)방향으로 흐르게 된다. 일정한 기준전류(Iref1)가 저항(R)을 통해 흐르게 되면, 피모스트랜지스터(MP1)와 앤모스트랜지스터(MN1)의 게이트단에 제1 및 제2 바이어스 전압(Vbp,Vbn)이 각각 인가되어 클럭생성부(20)로 출력하게 된다.
이어서, 일정한 전압레벨로 입력되는 제1 및 제2 바이어스전압(Vbp,Vbn)에 의해 클럭생성부(20)를 구성하는 다수의 인버터(IN1,IN2,..,IN_n)가 인에이블 상태가 되어 리프레쉬 동작용 클럭을 생성하여 출력하게 된다. 클럭생성부(20)에서 클럭이 생성되는 동작은 통상적인 링발진기에서의 클럭이 생성되는 동작이므로 구체적인 과정 설명은 생략한다.
여기서 리프레쉬 동작용 클럭의 주파수는 바이어스 전압생성부(10)에서 출력되는 제1 및 제2 바이어스 전압(Vbp,Vbn)의 전압레벨로 정해지며, 제1 및 제2 바이어스 전압(Vbp,Vbn)의 전압레벨이 높아질수록 리프레쉬 동작용 클럭의 주파수는 증가하고, 제1 및 제2 바이어스 전압(Vbp,Vbn)의 전압레벨이 낮아질수록 리프레쉬 동작용 클럭의 주파수는 낮아지게 된다. 이는 클럭생성부(20)를 구성하는 다수의 인버터(IN1,IN2,..,IN_n)를 통해 각각 흐르게 되는 전류량이 제1 및 제2 바이어스 전압(Vbp,Vbn) 레벨에 의해 정해지기 때문이다.
한편, DRAM의 캐패시터에 저장된 전하는 온도에 따라 소모되는 정도가 다르기 때문에, 리프레쉬 동작을 수행하는 주기도 온도에 따라 다르게 하여야 한다. 즉, 캐패시터에 저장된 전하가 소진되는 과정이 온도와 밀접한 관련성이 있는데, 온도가 높을 때는 소모되는 양이 증가하게 되어 데이터가 단기간에 소진되고, 낮은 온도에서는 상대적으로 소모되는 양이 감소하여 데이터가 장기간 유지된다.
따라서 고온에서는 리프레쉬 주기를 작게 하여 자주 리프레쉬 동작을 하여야 하고, 저온에서는 리프레쉬 주기를 크게 하여 상대적으로 리프레쉬 동작 횟수를 줄여도 되는 것이다.
전술한 바이어스 전압생성부(10)에 구비된 저항은 특성상 고온에서는 높은 값을 가지게 되고, 저온에서는 낮은 값을 가지게 된다. 따라서 바이어스 전압생성부(10)에 흐르는 기준전류(Iref1)는 도3에 도시하였듯이 온도에 반비례하는 특성을 가지게 되고, 이로 인해 바이어스 전압생성부(10)에서 출력하는 제1 및 제2 바이어스 전압(Vbp,Vbn)도 온도에 반비례하는 특성을 가지게 된다.
제1 및 제2 바이어스 전압(Vbp,Vbn)이 온도에 반비례하는 특성을 가지게 됨에 따라 클럭생성부(20)에서 출력되는 리프레쉬 동작용 클럭의 주파수도 온도에 반비례하는 특성을 가지게 된다. 이에 대해서 도4에 도시되어 있다.
전술한 바와 같이 리프레쉬 동작의 주기는 고온에서는 작게해야 하고, 저온에서는 상대적으로 크게 해야 한다. 즉, 리프레쉬 동작의 주기는 온도에 반비례되도록 하는 것이 전류소모 측면등에서 이상적인 것이다. 따라서 리프레쉬 동작의 주기를 결정하게 되는 리프레쉬 동작용 클럭의 주파수는 클럭생성부(20)에서 온도에 비례하여 출력되어야 온도에 대하여 이상적인 상태로 리프레쉬 동작이 수행될 수 있는 것이다.
그러나, 종래기술에 의한 리프레쉬 동작용 클럭발생기는 리프레쉬 동작용 클럭의 주파수가 온도에 반비례하도록 되어 있고, 이로 인해 리프레쉬 동작 주기가 온도에 비례하여 동작된다. 도5를 참조하여 살펴보면, 이상적인 리프레쉬 주기는 온도에 반비례하여야 하는데, 종래기술의 리프레쉬 동작용 클럭발생기를 이용하게 되면 리프레쉬 주기는 온도에 비례하도록 되어 있게 된다.
따라서 종래기술에 의한 리프레쉬 동작용 클럭발생기에서 출력되는 클럭을 이용하여 고온에서 요구되는 리프레쉬 주기가 만족되도록 DRAM을 설계하게 되면, 저온에서는 필요이상으로 많은 리프레쉬 동작을 하게 되어 전류소모가 크게 증가되는 문제점이 생긴다.
본 발명은 상기의 문제점을 해결하기 위해 제안된 것으로 온도의 변화에 따라 리프레쉬 동작 주기를 최적으로 조절할 수 있는 리프레쉬 동작용 클럭을 출력하는 리프레쉬 동작용 클럭발생기를 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위해 본 발명은 온도에 비례하는 바이어스 전압을 출력하기 위해, 온도에 비례하는 제1 전류를 출력하기 위한 온도비례 전류생성부; 온도에 반비례하는 제2 전류를 출력하기 위한 온도반비례 전류생성부; 및 상기 제1 전류에서 상기 제2 전류를 뺀 차이만큼의 전류량에 대응하는 상기 바이어스 전압을 출력하기 위한 바이어스 전압출력부를 구비하는 바이어스 전압생성수단; 상기 바이어스 전압 레벨에 클럭 주파수가 비례하는 리프레쉬 동작용 클럭을 출력하기 위한 클럭생성수단; 및 상기 제1 전류의 전류량에 전압레벨이 비례하는 보조 바이어스 전압을 출력하기 위한 보조 바이어스 전압출력부를 구비하고, 상기 클럭생성수단은 상기 바이어스 전압 레벨에 대응하는 제1 동작전류와, 상기 보조 바이어스 전압 레벨에 대응하는 제2 동작전류를 생성하고, 상기 제1 및 제2 동작전류에 클럭 주파수가 비례하는 상기 리프레쉬 동작용 클럭을 출력하는 것을 특징으로 하는 리프레쉬 동작용 클럭발생기를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 도6은 본 발명의 사상에 따라 구성된 리프레쉬 동작용 클럭발생기의 블럭도이다.
도6을 참조하여 살펴보면, 본 발명에 따른 리프레쉬 동작용 클럭발생기는 온도에 비례하는 바이어스 전압(Vp,Vn)을 출력하기 위한 바이어스 전압생성부(1000)와, 바이어스 전압(Vp,Vn) 레벨에 클럭 주파수가 비례하는 리프레쉬 동작용 클럭을 출력하기 위한 클럭생성부(500)를 구비한다.
또한 바이어스 전압생성부(1000)는 온도에 비례하는 제1 전류(Ip)를 출력하기 위한 온도비례 전류생성부(100)와, 온도에 반비례하는 제2 전류(In)를 출력하기 위한 온도반비례 전류생성부(200)와, 제1 전류(Ip)에서 제2 전류(In)를 뺀 차이만큼의 전류량에 대응하는 바이어스 전압(Vp,Vn)을 출력하기 위한 바이어스 전압출력부(300)을 구비한다.
또한 바이어스 전압생성부는 제1 전류(Ip)에 대응하는 보조 바이어스 전압(Vp2,Vn2)을 출력하기 위한 보조 바이어스 전압출력부(400)를 더 구비한다.
클럭생성부(500)에서는 바이어스 전압(Vp,Vn) 레벨에 대응하는 제1 동작전류와, 보조 바이어스 전압(Vp2,Vn2) 레벨에 대응하는 제2 동작전류를 내부적으로 생성하고, 상기 제1 및 제2 동작전류에 클럭 주파수가 비례하는 리프레쉬 동작용 클럭을 출력하게 된다.
도7은 도6에 도시된 바이어스 전압생성부의 바람직한 일실시예에 따른 회로도이다. 설명의 편의상 도6에 도시된 도면부호를 도7에도 같게 표시하였다.
도7을 참조하여 살펴보면, 바이어스 전압출력부(300)는 제2 전류(In)를 미러링하여 제3 전류(In')를 흐르게 하기 위한 제1 전류미러(310)와, 제1 전류(Ip)에서 제3 전류(In')를 뺀 제4 전류(Isub)를 미러링한 제5 전류(Isub')를 흐르게 하기 위한 모스트랜지스터(MN7,MN8)를 구비하는 제2 전류미러(320)와, 제2 전류미러(320)에 제5 전류(Isub')를 흐르게 하기 위해 전원전압(VDD)에 다이오드 접속된 모스트랜지스터(MP8)를 구비한다. 또한 제5 전류(Isub'= α×(Ip-In'))는 제4 전류(Isub)를 α배 만큼 곱하여 미러링되도록 한다.
제1 전류미러(310)는 게이트와 일측으로 제1 전류(In)을 입력받고, 타측은 접지전압(VSS)과 연결되어 다이오드 접속된 앤모스트랜지스터(MN5)와, 앤모스트랜지스터(MN5)의 게이트단에 게이트단이 연결되어, 제2 전류(In)를 미러링한 제3 전류(In')를 접지전압(VSS)으로 흘려주기 위한 앤모스트랜지스터(MN6)를 구비한다.
제2 전류미러(320)는 제1 전류(Ip)에서 제3 전류(In')를 뺀 제4 전류(Isub)를 게이트와 일측단으로 입력받고 타측은 접지전압(VSS)과 연결되어 다이오드 접속된 앤모스트랜지스터(MN7)과, 앤모스트랜지스터(MN7)의 게이트단에 게이트단이 연결되어, 제4 전류(Isub)를 미러링한 제5 전류(Isub')를 접지전압(VSS)으로 흘려주기 위한 앤모스트랜지스터(MN8)를 구비한다.
여기서 다이오드 접속된 모스트랜지스터(MP8)의 게이터단에서 제1 바이어스 전압(Vp)이 출력되고, 제2 전류미러(320)를 구성하는 모스트랜지스터(MN7,MN8)의 게이트단에서 제2 바이어스 전압(Vn)이 출력된다.
또한, 온도비례 전류생성부(100)는 전원전압(VDD)에 일측이 연결되며, 게이트단과 타측이 연결되어 다이오드 접속된 피모스트랜지스터(MP2)와, 전원전압(VDD)에 일측이 연결되며, 게이트단이 피모스트랜지스터(MP2)의 게이트단에 연결되어 상기 피모스트랜지스터(MP2)와 전류미러를 형성하는 피모스트랜지스터(MP1)와, 피모스트랜지스터(MP1)의 타측에 일측과 게이트단이 연결되어 다이오드 접속된 앤모스트랜지스터(MN1)와, 피모스트랜지스터(MP2)의 타측에 일측이 연결되며, 앤모스트랜지스터(MN1)의 게이트단에 게이트단이 연결되어 앤모스트랜지스터(MN1)와 전류미러를 형성하는 앤모스트랜지스터(MN2)와, 앤모스트랜지스터(MN1)의 타측에 플러스단자가 연결되고, 접지전압(VSS)에 마이너스 단자가 연결된 다이오드(D1)와, 앤모스트랜지스터(MN2)의 타측에 일측이 연결된 저항(Rp)과, 저항(Rp)의 타측에 플러스단자가 연결되고, 접지전압(VSS)에 마이너스 단자가 연결된 다이오드(D2)와, 전원전압(VDD)에 일측이 연결되고 게이트단이 피모스트랜지스터(MP2)의 게이트단에 연결되어 피모스트랜지스터(MP2)와 전류미러를 형성하는 피모스트랜지스터(MP3)를 구비한다. 여기서 피모스트랜지스터(MP3)에 의해 미러링된 전류가 전술한 제1 전류(Ip)가 된다.
전술한 다이오드(D1,D2)는 통상적인 PN접합 다이오드이면 되고, 여기서는 바이폴라 트랜지스터의 베이스단과 콜렉터단을 접합시켜 형성시켰다.
온도반비례 전류생성부(200)는 전원전압(VDD)에 일측이 연결되며 게이트단과 타측이 연결되어 다이오드접속된 피모스트랜지스터(MP6)와, 전원전압(VDD)에 일측이 연결되며 게이트단이 피모스트랜지스터(MP6)의 게이트단에 연결되어 피모스트랜지스터(MP6)와 전류미러를 형성하는 피모스트랜지스터(MP5)와, 피모스트랜지스터(MP5)의 타측에 일측과 게이트단이 연결되어, 다이오드 접속된 앤모스트랜지스터(MN3)와, 피모스트랜지스터(MP6)의 타측에 일측이 연결되며, 앤모스트랜지스터(MN3)의 게이트단에 게이트단이 연결되어 앤모스트랜지스터(MN3)와 전류미러를 형성하는 앤모스트랜지스터(MN4)와, 앤모스트랜지스터(MN3)의 타측에 플러스단자가 연결되고, 접지전압(VSS)에 마이너스 단자가 연결된 다이오드(D3)와, 앤모스트랜지스터(MN4)의 타측과 접지전원(VSS)을 연결하는 저항(Rn)과, 전원전압(VDD)에 일측이 연결되고 게이트단이 피모스트랜지스터(MP6)의 게이트단에 연결되어 피모스트랜지스터(MP6)와 전류미러를 형성하는 피모스트랜지스터(MP7)를 구비한다. 여기서 피모스트랜지스터(MP7)에 의해 미러링된 전류가 전술한 제2 전류(In)가 된다.
전술한 다이오드(D3)는 통상적인 PN 접합 다이오드이면 되고, 여기서는 바이폴라 트랜지스터의 베이스단과 콜렉터단을 접합시켜 형성시켰다.
보조바이어스 전압출력부(400)은 전원전압(VDD)에 일측이 연결되고 게이트단이 피모스트랜지스터(MP2)의 게이트단에 연결되어 피모스트랜지스터(MP2)와 전류미러를 형성하는 피모스트랜지스터(MP4)와, 피모스트랜지스터(MP4)에 의해 미러링된 제6 전류(Ip')를 미러링한 제7 전류(β×Ip')를 흐르게 하기 위한 모스트랜지스터(MN9,MN10)를 구비하는 제3 전류미러(410)와, 제3 전류미러(410)에 제7 전류(β×Ip')를 흐르게 하기 위해 전원전압(VDD)에 다이오드 접속된 모스트랜지스터(MP9)를 구비한다. 제7 전류(β×Ip')는 제6 전류(Ip')를 β배 만큼 곱하여 미러링되도록 한다.
제3 전류미러(410)는 게이트와 일측으로 제6 전류(Ip')을 입력받고, 타측은 접지전압(VSS)과 연결되어 다이오드 접속된 앤모스트랜지스터(MN9)와, 앤모스트랜지스터(MN9)의 게이트단에 게이트단이 연결되어, 제6 전류(Ip')를 미러링한 제7 전류(β×Ip')를 접지전압(VSS)으로 흘려주기 위한 앤모스트랜지스터(MN10)를 구비한다.
여기서 다이오드 접속된 모스트랜지스터(MP9)의 게이터단에서 제1 보조바이어스 전압(Vp2)이 출력되고, 제3 전류미러(410)를 구성하는 모스트랜지스터(MN9,MN10)의 게이트단에서 제2 보조바이어스 전압(Vn2)이 출력된다.
도8는 도6에 도시된 클럭생성부(500)의 바람직한 일실시예에 따른 회로도이다.
도8을 참조하여 살펴보면, 클럭생성부(500)는 제1 및 제2 바이어스 전압(Vp,Vp)과 제1 및 제2 보조 바이어스 전압(Vp2,Vp2)에 의해서 동작 전류가 정해지는 다수의 인버터(IN1_1,IN_2,..,IN_n)가 직렬로 연결되고, 최종단의 구비된 인버터(IN_n)의 출력은 첫번째 인버터(IN_1)의 입력으로 연결되는 링발진기 형태로 구성된다.
각각의 인버터(예컨대 IN1)는 통상적인 인버터 동작을 위한 모스트랜지스터(MP10,MN11)와, 제1 바이어스 전압(Vp)를 게이트단으로 입력받아 전원전압(VDD)로부터 일정한 제1 동작전류(Isub'= α×(Ip-In'))를 제공하여 정전류원 역할을 하는 피모스트랜지스터(MP13)와, 제1 보조바이어스 전압(Vp2)를 게이트단으로 입력받아 전원전압(VDD)로부터 일정한 제2 동작전류(β×Ip')를 제공하여 정전류원 역할을 하는 피모스트랜지스터(MP16)와, 제2 바이어스 전압(Vn)을 게이트단으로 입력받아 접지전압(VSS)으로 일정한 제1 동작전류(Isub'= α×(Ip-In'))를 흐르게 하여 정전류원 역할을 하는 앤모스트랜지스터(MN14)와, 제2 보조 바이어스 전압(Vn2)을 게이트로 입력받아 접지전압(VSS)으로 일정한 제2 동작전류(β×Ip')를 흐르게 하여 정전류원 역할을 하는 앤모스트랜지스터(MN17)를 추가로 구비하고 있다.
리프레쉬 동작용 클럭은 최종단에 구비된 인버터(IN_n)에서 리프레쉬 동작을 수행하기 위한 블럭(미도시)으로 출력된다.
이하에서는 도6 내지 도8을 참조하여 전술한 실시예에 따른 리프레쉬 동작용 클럭 발진기의 동작을 설명한다.
먼저, 바이어스 전압생성부(1000)를 구성하는 온도비례 전류생성부(100)의 동작에 대해서 살펴본다.
전원전압(VDD)이 리프레쉬 동작용 클럭발생기의 바이어스 전압생성부(1000)에 인가되면, 온도비례 전류생성부(100)의 피모스트랜지스터(MP2,MP1)가 턴온되고, 이어서 앤모스트랜지스터(MN1,MN2)가 턴온되어, 피모스트랜지스터(MP1)와 앤모스트랜지스터(MN1)를 통하여 제1 전류(Ip)가 흐르게 된다. 이 때 피모스트랜지스터(MP2)와 피모스트랜지스터(MP1)와 피모스트랜지스터(MP3) W/L(Width/length)비를 1:1:1로 하고, 앤모스트랜지스터(MN1)와 앤모스트랜지스터(MP2)는 W/L 비도 1:1로 한다.
바이폴라트랜지스터의 에미터와 베이스단을 접합시켜 생성한 다이오드(D1,D2) 양단간에 제1 전류(Ip)에 의해 인가되는 전압은 각각 'Vbe1'과, 'Vbe2'로 표기하기로 한다. 따라서 Vbe1은 수학식1과 같이 표기되고, Ip는 수학식 2와 같이 표기된다.
Vbe1 = Vbe2 + Ip ×Rp
Ip = 1/Rp × ( Vbe1 - Vbe2)
한편, 바이폴라트랜지스터의 베이스단과 콜렉터단을 연결하여 형성한 다이오드(D1,D2) 양단간의 전압, 즉 베이스단과 에미터단 사이의 전압은 수학식3과 같이 나타낼 수 있다.
Vbe1 =VTT
(Is1,Is2:포화전류, I: 콜렉터단에서 에미터단으로 흐르는 전류)
여기서 포화전류 'Is'는 에미터단자와 콜렉터단자간에 역방향 바이어스 전압이 열전합(VT)의 수배 이상으로 인가되면 콜렉터단자에서 에미터단자로 흐르게 되는 전류이다. 참고적으로 역방향 바이어스란 NPN형 바이폴라트랜지스터에서 콜렉터단자와 베이스단자가 연결되어 다이오드접속된 상태에서 콜렉터단자에 음의 전압이 인가되고, 에미터단자에 양의 전압이 인가되는 상태를 말한다.
따라서, 수학식3에 따라 수학식2를 치완하게 되면 수학식4의 형태가 된다.
Ip = VTT
VT는 kT/q(k:볼쯔만 상수,T:온도, q:전자 전하량)이므로, 이를 수학식4에 대입시키면 수학식5가 된다.
수학식 5를 온도에 대하여 편미분을 하게 되면, 수학식 6과 같이 된다.
≒ + 0.087mV/℃ ×1/Rp ×ln(Is2/Is1)
따라서 수학식6에서 보는 바와 같이 온도비례 전류 생성회로(100)의 Ip 전류는 온도가 증가할수록 증가되는 특성을 가지고 있다.
이어서, 바이어스 전압생성부(1000)를 구성하는 온도반비례 전류생성부(200)의 동작에 대해서 살펴본다. 전원전압(VDD)이 리프레쉬 동작용 클럭생성부에 인가되면, 온도반비례 전류생성부(200)의 피모스트랜지스터(MP5,MP6)가 턴온되고, 이어서 앤모스트랜지스터(MN3,MN4)가 턴온되어, 피모스트랜지스터(MP5)와 앤모스트랜지스터(MN3)를 통하여 제2 전류(In)가 흐르게 된다. 이 때 피모스트랜지스터(MP5)와 피모스트랜지스터(MP6)와 피모스트랜지스터(MP7)의 W/L 비를 1:1:1로 하고, 앤모스트랜지스터(MN3)와 앤모스트랜지스터(MN4)의 W/L 비를 1:1로 한다.
여기서도 다이오드(D3)는 바이폴라트랜지스터의 에미터와 베이스단을 접합시켜 형성하고, 다이오드 양단간에 제2 전류(In)에 의해 인가되는 전압은 'Vbe3'로 표기한다. 따라서 제2 전류(In)은 수학식7과 같이 표기된다.
Vbe3 = In ×Rn => In = Vbe3 / Rn
수학식7를 온도에 대해 편미분하게 되면 수학식 8과 같이 된다.
∂In / ∂T = (∂Vbe3 / ∂T) ×1/Rn + Vbe3 ×( ∂Rn / ∂T ×1/R2
≒ (∂Vbe3 / ∂T) ×1/Rn
여기서 온도에 대한 저항의 변화는 Vbe3의 변화에 대해 상대적으로 작아서 |(∂Vbe3 / ∂T) ×1/Rn| ≫ |Vbe3 ×( ∂Rn / ∂T ×1/R2n)|의 조건이 성립되고, 따라서 Vbe3 ×( ∂Rn / ∂T ×1/R2n)은 생략하였다.
한편, Vbe값의 온도에 대한 편미분값은 수학식9와 같이 나타낼 수 있다.
∂Vbe / ∂T ≒ - 1.62mV/℃ (T = 27℃에서의 값)
수학식9를 수학식8에 대입하게 되면 수학식 10과 같이 된다.
∂In / ∂T ≒ - 1.62mV/℃ ×1/Rn
따라서 수학식10에서 보는 바와 같이 온도반비례 전류생성부(200)의 제2 전류(In)는 온도가 증가할수록 감소되는 특성을 가지고 있다.
이어서 바이어스 전압출력부(300)의 동작을 살펴본다.
먼저, 바이어스 전압출력부(300)의 제1 전류미러(310)는 온도반비례 전류생성부(200)에서 출력되는 제2 전류(In)와 같은 크기의 제3 전류(In')를 미러링하여 접지전압(VSS)으로 흐르게 한다. 여기서 제1 전류미러(310)를 구성하는 앤모스트랜지스터(MN5,MN6)의 W/L 비를 1:1로 한다.
이어서 바이어스 전압출력부(300)의 제2 전류미러(320)는 온도비례 전류생성부(100)에서 출력되는 제1 전류(Ip)에서 제3 전류(In')를 뺀 제4 전류(Isub=Ip-In')를 미러링한 제5 전류(Isub')를 접지전압(VSS)으로 흐르게 한다. 여기서 제2 전류미러(320)를 구성하는 앤모스트랜지스터(MN7)와 앤모스트랜지스터(MN8)의 W/L비를 1:α로 하여 제5 전류(Isub')는 제4전류(Isub)보다 α배 많은 전류량이 미러링되게 한다.
피모스트랜지스터(MP8)와 앤모스트랜지스터(MN8)를 통해 제5 전류(Isub')가 흐르게되면, 피모스트랜지스터(MP8)의 게이트 및 드레인단으로 제1 바이어스전압(Vp)이 인가되고, 앤모스트랜지스터(MN8)의 게이트단에 제2 바이어스 전압(Vn)이 인가된다.
여기서 제1 전류(Ip)는 온도에 비례하여 증가하고, 제2 전류(In) 및 제3 전류(In')는 온도에 비례하여 감소하기 때문에, 제1 전류(Ip)에서 제3 전류(In')를 뺀 전류인 제4 전류(Isub)도 온도에 비례하여 증가하게 된다. 따라서 제4 전류(Isub)를 α배하여 미러링한 제5 전류(Isub')도 온도에 비례하여 증가하게 되고, 이로 인해 제1 및 제2 바이어스 전압(Vp,Vn)은 온도에 비례하는 특성을 가지게 된다.
한편, 보조바이어스 전압출력부(400)의 피모스트랜지스터(MP4)는 제1 전류(Ip)를 미러링한 제6 전류(Ip')를 흐르게 하고, 제3 전류미러(410)는 제6 전류(Ip')를 입력받아 미러링한 제7 전류(β×Ip')를 흐르게 한다. 여기서 제3 전류미러(410)를 구성하는 앤모스트랜지스터(MN9)와 앤모스트랜지스터(MN10)의 W/L비를 1:β로 하여 제7 전류(β×Ip')는 제6 전류(Ip')보다 β배 많은 전류량이 미러링되게 한다.
피모스트랜지스터(MP9)와 앤모스트랜지스터(MN10)를 통해 제7 전류(β×Ip')가 흐르게 되면, 피모스트랜지스터(MP9)의 게이트 및 드레인단으로 제1 보조바이어스전압(Vp2)이 인가되고, 앤모스트랜지스터(MN10)의 게이트단에 제2 보조바이어스 전압(Vn2)이 인가된다.
여기서 제1 전류(Ip)는 온도에 비례하여 증가하고, 이를 미러렁한 제6 전류(Ip') 역시 온도에 비례하여 증가하게 된다. 따라서 제6 전류(Ip')를 미러링한 제7 전류(β×Ip')도 온도에 비례하여 증가하게 되며, 이로 인해 제1 및 제2 보조 바이어스 전압(Vp2,Vn2)는 온도에 비례하는 특성을 가지게 된다.
이어서, 클럭생성부(500)의 동작을 살펴본다.
도8에 도시된 클럭생성부(500)는 다수의 인버터(IN_1,IN2,..,IN_n)를 구비하는 통상적인 링발진기로서, 클럭이 생성되는 동작은 통상적인 링발진기의 동작과 같으므로 이를 생략한다. 이어서는 본 실시예의 특징적인 부분인, 인버터의 동작전류에 대해서 설명한다.
하나의 인버터(예컨대 IN1)는 동작전류를 정해주는 정전류원역할을 하는 2개의 피모스트랜지스터(예컨대 MP13,MP16)와, 2개의 앤모스트랜지스터(예컨대 MN14,MN17)를 각각 구비하고 있다. 클럭생성부(500)에 구비되는 모든 인버터(IN_1,IN2,..,IN_n)의 동작은 동일하므로, 하나의 인버터에 흐르는 동작전류에 대해서만 설명한다.
예를 들어 인버터(IN1)의 동작을 살펴보면, 피모스트랜지스터(MN13)은 제1 바이어스 전압(Vp)를 입력받아 α×Isub 맡큼의 전류량을 전원접압(VDD)으로부터 피모스트랜지스터(MP10)로 흐르게 하고, 앤모스트랜지스터(MN14)는 게이트로 제2 바이어스 전압(Vn)을 앤모스트랜지스터(MN11)로부터 접지전압(VSS)으로 α×Isub 만큼의 전류량을 흐르게 한다.
또한 피모스트랜지스터(MN16)은 제1 보조바이어스 전압(Vp2)를 입력받아 β×Ip' 만큼의 전류량을 전원접압(VDD)으로부터 피모스트랜지스터(MP10)로 흐르게 하고, 앤모스트랜지스터(MN17)는 게이트로 제2 보조바이어스 전압(Vn2)을 입력받아 앤모스트랜지스터(MN11)로부터 접지전압(VSS)으로 β×Ip'만큼의 전류량을 흐르게 한다. 또한 모스트랜지스터(MP10,MN11)는 인버터의 인버팅 동작을 위한 것이다.
결국 인버터(IN1)의 동작전류는 제5 전류(Isub' = α×Isub)와 제7 전류(β×Ip')의 합인 α×Isub + β×Ip'가 되는데, α×Isub는 바이어스 전압출력부(300)의 제2 전류미러(320)에 흐르는 제5 전류(Isub' = α×Isub)를 인버터(IN1)의 피모스트랜지스터(MP13)가 미러링한 전류이고, β×Ip' 는 보조바이어스 전압출력부(400)의 제3 전류미러(410)에 흐르는 제7 전류(β×Ip')를 인버터(IN1)의 피모스트랜지스터(MP16)가 미러링한 전류인 것이다.
한편, 전술한 바와 같이 제1 및 제2 바이어스 전압(Vp,Vn)과 제1 및 제2 보조바이어스 전압(Vp2,Vn2)은 온도에 비례하는 특성을 가지고 있다.
따라서 클럭생성부(500)를 구성하는 인버터(IN1)의 동작전류(α×Isub + β×Ip')는 온도에 비례하여 증가 하게 되고, 이로 인해서 클럭생성부(500)에서는 온도가 높아질수록 주파수가 높은 리프레쉬 동작용 클럭을 생성하고, 온도가 낮아질수록 주파수가 낮은 리프레쉬 동작용 클럭을 생성한다.
리프레쉬 동작용 클럭이 온도에 비례하여 주파수가 높아짐으로 해서, 상기의 리프레쉬 동작용 클럭을 이용해서 디램등의 반도체 장치에서 리프레쉬 동작을 수행하게 되면, 자주 리프레쉬 동작을 필요한 고온에서 리프레쉬 동작을 자주 수행하고, 상대적으로 리프레쉬 동작이 자주하지 않아도 되는 저온에서는 리프레쉬 동작을 적게 하게 된다.
따라서 본 발명의 리프레쉬 동작용 클럭을 이용하게 되면, 고온에서 필요한 리프레쉬 동작용 클럭의 주파수로 고정시킴으로 해서 저온에서 불필요하게 여러번 리프레쉬 동작을 하게됨으로서 발생되는 전류소모를 획기적으로 줄일 수 있다.
도9은 도7에 도시된 바이어스 전압생성부에 의해 생성되는 동작전류의 특성을 나타내는 그래프이다.
도9를 참조하여 살펴보면, 온도에 비례하여 증가되는 제1 전류(Ip)와, 온도에 반비례하여 증가되는 제2 전류(In)가 도시되어 있다. 또한, 온도에 대해서 제1 전류(Ip)에서 제3 전류(In')를 뺀 제4 전류(Isub)와 제4 전류(Isub)를 α배 만큼 곱하여 미러링한 제5 전류(α×Isub)가 도시되어 있다.
본 발명에서 온도에 비례하는 제1 전류(Ip)와, 온도에 반비례하는 제2 전류(In)를 생성하고, 이를 미러링한 전류를 뺀 제4 전류(Isub)를 이용해서 리프레쉬 동작용 클럭을 생성하는 것은 고온에서의 리프레쉬 동작용 클럭의 주파수를 크게 증가시키기 위해서이다.
온도에 비례하는 제1 전류(Ip) 성분만을 이용해서 리프레쉬 동작용 클럭을 생성하게 되면, 온도가 높아질수록 높은 주파수를 가지는 리프레쉬 동작용 클럭을 생성할 수는 있다. 그러나 온도에 대비한 최적의 리프레쉬 동작용 클럭은 대략 15℃ 상승할 때마다 주파수가 2배 정도 되어야하는데, 단지 온도에 비례하는 전류(Ip) 성분에 α배를 곱해서는 최적의 리프레쉬 동작용 클럭을 생성할 수 없다.
따라서 본 발명에서는 온도에 비례하는 제1 전류(Ip)와, 온도에 반비례하는 제2 전류(In)를 추가적으로 더 생성한 다음 온도비례하는 제1 전류(Ip)에서 온도에 반비례하는 제2 전류(In)를 미러링한 제3 전류(In')를 뺀 전류(Isub)를 이용해서 바이어스 전압을 생성하는 것이다. 이 때 생성된 바이어스 전압을 이용하여 리프레쉬 동작용 클럭을 생성한다. 이렇게 생성된 리프레쉬 동작용 클럭은 온도가 상승함에 최적의 클럭 주파수를 가지게 된다.
한편, 상기와 같이 본 발명의 리프레쉬 동작용 클럭발생기는 온도에 비례하는 전류(Ip)성분에서 온도에 반비례하는 전류(In)성분을 뺀 전류를 이용해서 바이어스 전압을 생성하게 되므로, 저온(예컨대 0℃)에서는 온도에 비례하는 제1 전류(Ip)가, 제2 전류(In)보다 작아지므로 일정정도 온도이하에서는 바이어스 전류 제4 전류(Isub)가 생성되지 않아서 제1 및 제2 바이어스전압(Vp,Vn)이 인가되지 않는 문제점이 생긴다.
도9에 도시된 'Tz' 포인트가 제1 전류(Ip)와 제2 전류(In)가 같아지는 지점이며, 제5 전류(α×Isub)의 전류곡선에서는 0℃이하에서 전류가 생성되지 않음을 알 수 있다.
이를 보완하기 위해 본 발명에서는 저온에서도 바이어스 전압이 인가되는 보조 바이어스 전압출력부(400)을 구비하고 있다. 보조바이어스 전압출력(400)에서는 온도에 비례하는 제1 전류(Ip)만을 이용해서 제1 및 제2 보조바이어스 전압(Ip2,In2)을 생성하게 된다.
도9에 도시된 α×Isub + β×Ip'는 제1 및 제2 바이어스 전압(Vp,Vn)과 제1 및 제2 보조 바이어스 전압(Vp2,Vn2)에 의해 생성되는 전류를 나타낸 것이다. 즉, 제1 및 제2 보조 바이어스 전압(Vp2,Vn2)에 의해 0℃이하의 저온에서도 클럭생성기에서 리프레쉬 동작용 클럭이 생성될 수 있는 것이다.
덧붙여 설명하면, 통상적인 반도체 장치의 리프레쉬 동작은 상온(약 25℃) 에서 이루어지고, 0℃ 이하에서의 저온에서는 리프레쉬 동작을 하는 경우는 극히 드물다. 따라서 본 발명을 적용하는 반도체 장치의 리프레쉬 동작이 극히 저온(예컨대 0℃)인 경우가 없다면 보조바이어스 전압출력부(400)는 생략해도 된다. 이럴 경우에는 클럭생성부(400)를 구성하는 다수의 인버터(예컨대 IN1)는 전류원역할을 하는 피모스트랜지스터(MP13)와 앤모스트랜지스터(MN14)를 각각 하나만 구비하면 된다.
도10은 본 발명의 리프레쉬 동작용 클럭발생기의 온도에 대한 리프레쉬 동작용 클럭의 주파수 특성을 나타내는 그래프이다. 도10을 참조하여 살펴보면, 온도가 높아질수록 리프레쉬 동작용 클럭의 주파수가 증가됨을 알 수 있다. 특히 제1 전류(Ip)와 제2 전류(In)가 같아지는 포인트(Tz)의 온도 이상에서는 급격히 주파수가 증가됨을 알 수 있다.
도11는 본 발명의 리프레쉬 동작용 클럭발생기의 온도에 대한 리프레쉬 동작의 주기를 나타내는 그래프이다.
도11을 참조하여 살펴보면, 본 발명에 의한 리프레쉬 동작용 클럭을 이용하여 리프레쉬 동작을 수행하게 되면, 온도변화에 따른 이상적인 리프레쉬 주기 곡선에 근접한 리프레쉬 주기 곡선을 얻을 수 있다. 또한 종래기술에 의한 리프레쉬 주기 곡선도 도시하였다.
본 발명에 의해 생성되는 리프레쉬 동작용 클럭은 모든 범위의 온도에서 이상적인 리프레쉬 동작에 적합한 주파수로 출력하게 되며, 특히 출력되는 리프레쉬 동작용 클럭의 주파수는 구간별로 불연속적으로 변화하는 것이 아니라 온도의 미세한 변화에도 계속해서 변화하게 된다. 따라서 전체적인 전류소모를 크게 줄일 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 의한 리프레쉬 동작용 클럭발생기에서 출력되는 리프레쉬 동작용 클럭을 이용해서 리프레쉬 동작을 하게 되면, 온도변화에 따른 최적의 리프레쉬 주기로 리프레쉬 동작을 수행할 수 있다.
또한, 리프레쉬 주기를 고온에서 상대적으로 크게 하고 저온에서 적게 함으로서 전체적인 전류소모를 크게 줄일 수 있다.
또한 본 발명의 리프레쉬 동작용 클럭은 온도의 변화에 따라서 계속 주파수가 변화하면서 최적의 주파수로 출력되므로 미세한 온도변화에도 적절한 리프레쉬 동작을 수행할 수 있어, 반도체 장치가 어떤 온도 범위에서 동작되더라도 전류소모를 크게 줄일 수 있다.
도1은 종래기술에 의한 리프레쉬 동작용 클럭발생기의 블럭구성도.
도2는 도1에 도시된 리프레쉬 동작용 클럭발생기의 회로도.
도3은 도2에 도시된 바이어스 전압생성부의 온도에 대한 기준전류 특성을 나타내는 그래프.
도4는 도2에 도시된 리프레쉬 동작용 클럭발생기의 온도에 대한 리프레쉬 동작용 클럭의 주파수 특성을 나타내는 그래프.
도5는 도2에 도시된 리프레쉬 동작용 클럭발생기에서 출력되는 리프레쉬 동작용 클럭에 따라 리프레쉬 동작을 수행할 때의 온도에 대한 리프레쉬 주기 특성을 나타내는 그래프.
도6은 본 발명의 사상에 따라 구성된 리프레쉬 동작용 클럭발생기의 블럭도.
도7은 도6에 도시된 바이어스 전압생성부의 바람직한 일실시예에 따른 회로도.
도8는 도6에 도시된 클럭생성부의 바람직한 일실시예에 따른 회로도.
도9은 도7에 도시된 바이어스 전압생성부의 동작을 나타내는 그래프.
도10은 도6에 리프레쉬 동작용 클럭발생기의 온도에 대한 리프레쉬 동작용 클럭의 주파수 특성을 나타내는 그래프.
도11는 도6에 리프레쉬 동작용 클럭발생기의 온도에 대한 리프레쉬 동작의 주기를 나타내는 그래프.
*도면의 주요부분에 대한 부호의 설명*
MP1 ~ MP18 : 피모스 트랜지스터
MN1 ~ MN19 : 앤모스 트랜지스터
R, Rp, Rn : 저항
BN1 ~ BN3 : 앤피앤 바이폴라 트랜지스터

Claims (10)

  1. 삭제
  2. 삭제
  3. 온도에 비례하는 바이어스 전압을 출력하기 위해, 온도에 비례하는 제1 전류를 출력하기 위한 온도비례 전류생성부; 온도에 반비례하는 제2 전류를 출력하기 위한 온도반비례 전류생성부; 및 상기 제1 전류에서 상기 제2 전류를 뺀 차이만큼의 전류량에 대응하는 상기 바이어스 전압을 출력하기 위한 바이어스 전압출력부를 구비하는 바이어스 전압생성수단;
    상기 바이어스 전압 레벨에 클럭 주파수가 비례하는 리프레쉬 동작용 클럭을 출력하기 위한 클럭생성수단; 및
    상기 제1 전류의 전류량에 전압레벨이 비례하는 보조 바이어스 전압을 출력하기 위한 보조 바이어스 전압출력부를 구비하고,
    상기 클럭생성수단은 상기 바이어스 전압 레벨에 대응하는 제1 동작전류와, 상기 보조 바이어스 전압 레벨에 대응하는 제2 동작전류를 생성하고, 상기 제1 및 제2 동작전류에 클럭 주파수가 비례하는 상기 리프레쉬 동작용 클럭을 출력하는 것을 특징으로 하는 리프레쉬 동작용 클럭발생기.
  4. 제 3 항에 있어서,
    상기 바이어스 전압출력부는,
    상기 제2 전류를 미러링하여 제3 전류를 흐르게 하기 위한 제1 전류미러링 수단;
    상기 제1 전류에서 상기 제3 전류를 뺀 제4 전류를 미러링한 제5 전류를 흐르게 하기 위한 제1 모스트랜지스터를 구비하는 제2 전류미러링 수단; 및
    상기 제2 전류미러링 수단에 상기 제5 전류를 흐르게 하기 위해 전원전압과 상기 제2 전류미러링사이에 다이오드 접속된 제2 모스트랜지스터
    를 구비하고, 상기 제2 모스트랜지스터의 게이터단에서 제1 바이어스 전압을 출력하고, 상기 제1 모스트랜지스터의 게이트단에서 제2 바이어스 전압을 출력하는 것을 특징으로 하는 리프레쉬 동작용 클럭발생기.
  5. 제 4 항에 있어서,
    상기 클럭생성수단은,
    상기 제1 바이어스 전압 및 상기 제2 바이어스 전압에 의해서 동작 전류가 정해지는 다수의 인버터를 구비하는 링발진기인 것을 특징으로 하는 리프레쉬 동작용 클럭발생기
  6. 제 5 항에 있어서,
    상기 인버터는,
    전원전압에 일측이 접속되고, 게이트단이 상기 다이오드 접속된 모스트랜지스터의 게이트단에 접속되어 상기 다이오드 접속된 모스트랜지스터와 전류미러를 형성하는 제2 모스트랜지스터; 및
    접지전압에 일측이 접속되고, 게이트단이 상기 제2 전류미러링 수단을 구성하는 제1 모스트랜지스터의 게이트단에 접속되어 상기 제1 모스트랜지스터와 전류미러를 형성하는 제3 모스트랜지스터를 구비하는 것을 특징으로 하는 리프레쉬 동작용 클럭발생기.
  7. 제 4 항에 있어서,
    상기 제5 전류는 상기 제4 전류를 α배 만큼 곱하여 미러링한 것을 특징으로 하는 리프레쉬 동작용 클럭발생기.
  8. 제 7 항에 있어서,
    상기 온도비례 전류생성부는
    전원전압에 일측이 연결되며, 게이트단과 타측이 연결되어 다이오드접속된 제1 피모스트랜지스터;
    상기 전원전압에 일측이 연결되며, 게이트단이 상기 제1 피모스트랜지스터의 게이트단에 연결되어 상기 제1 피모스트랜지스터와 전류미러를 형성하는 제2 피모스트랜지스터;
    상기 제2 피모스트랜지스터의 타측에 일측과 게이트단이 연결되어, 다이오드 접속된 제1 앤모스트랜지스터;
    상기 제1 피모스트랜지스터의 타측에 일측이 연결되며, 상기 제1 앤모스트랜지스터의 게이트단에 게이트단이 연결되어 상기 제1 앤모스트랜지스터와 전류미러를 형성하는 제2 앤모스트랜지스터;
    상기 제1 앤모스트랜지스터의 타측에 플러스단자가 연결되고, 접지전압에 마이너스 단자가 연결된 제1 다이오드;
    상기 제2 앤모스트랜지스터의 타측에 일측이 연결된 제1 저항;
    상기 제1 저항의 타측에 플러스단자가 연결되고, 상기 접지전압에 마이너스 단자가 연결된 제2 다이오드; 및
    상기 전원전압에 일측이 연결되고, 게이트단이 상기 제1 피모스트랜지스터의 게이트단에 연결되어 상기 제1 피모스트랜지스터와 전류미러를 형성하는 제3 피모스트랜지스터를 구비하고,
    상기 제3 피모스트랜지스터에 의해 미러링된 전류가 상기 제1 전류인 것을 특징으로 하는 리프레쉬 동작용 클럭발생기.
  9. 제 8 항에 있어서,
    상기 온도반비례 전류생성부는,
    전원전압에 일측이 연결되며, 게이트단과 타측이 연결되어 다이오드접속된 제4 피모스트랜지스터;
    상기 전원전압에 일측이 연결되며, 게이트단이 상기 제4 피모스트랜지스터의 게이트단에 연결되어 상기 제4 피모스트랜지스터와 전류미러를 형성하는 제5 피모스트랜지스터;
    상기 제5 피모스트랜지스터의 타측에 일측과 게이트단이 연결되어, 다이오드 접속된 제3 앤모스트랜지스터;
    상기 제4 피모스트랜지스터의 타측에 일측이 연결되며, 상기 제3 앤모스트랜지스터의 게이트단에 게이트단이 연결되어 상기 제3 앤모스트랜지스터와 전류미러를 형성하는 제4 앤모스트랜지스터;
    상기 제3 앤모스트랜지스터의 타측에 플러스단자가 연결되고, 접지전압에 마이너스 단자가 연결된 제3 다이오드;
    상기 제4 앤모스트랜지스터의 타측과 상기 접지전원을 연결하는 제2 저항; 및
    상기 전원전압에 일측이 연결되고, 게이트단이 상기 제4 피모스트랜지스터의 게이트단에 연결되어 상기 제4 피모스트랜지스터와 전류미러를 형성하는 제6 피모스트랜지스터를 구비하고,
    상기 제6 피모스트랜지스터에 의해 미러링된 전류가 상기 제2 전류인 것을 특징으로 하는 리프레쉬 동작용 클럭발생기.
  10. 제 9 항에 있어서,
    상기 전원전압에 일측이 연결되고, 게이트단이 상기 제1 피모스트랜지스터의 게이트단에 연결되어 상기 제1 피모스트랜지스터와 전류미러를 형성하여 상기 제1 전류를 미러링한 제6 전류를 흐르게 하기 위한 제3 피모스트랜지스터;
    상기 제6 전류를 미러링하여 제7 전류를 흐르게 하기 위한 제3 모스트랜지스터를 구비하는 제3 전류미러링 수단; 및
    상기 제3 전류미러링 수단에 상기 제7 전류를 흐르게 하기 위해 전원전압과 상기 제3 전류미러링 수단사이에 다이오드 접속된 제4 모스트랜지스터
    를 구비하는 보조 바이어스 전압출력부를 더 구비하고, 상기 제3 모스트랜지스터의 게이터단에서 제1 보조바이어스 전압을 출력하고, 상기 제3 모스트랜지스터의 게이트단에서 제2 보조바이어스 전압을 출력하는 것을 특징으로 하는 리프레쉬 동작용 클럭발생기.
KR10-2002-0076713A 2002-12-04 2002-12-04 온도 센서를 구비한 리프레쉬 동작용 클럭발생기 KR100502971B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0076713A KR100502971B1 (ko) 2002-12-04 2002-12-04 온도 센서를 구비한 리프레쉬 동작용 클럭발생기
US10/726,097 US6956397B2 (en) 2002-12-04 2003-12-01 Temperature adaptive refresh clock generator for refresh operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0076713A KR100502971B1 (ko) 2002-12-04 2002-12-04 온도 센서를 구비한 리프레쉬 동작용 클럭발생기

Publications (2)

Publication Number Publication Date
KR20040048750A KR20040048750A (ko) 2004-06-10
KR100502971B1 true KR100502971B1 (ko) 2005-07-22

Family

ID=32464507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0076713A KR100502971B1 (ko) 2002-12-04 2002-12-04 온도 센서를 구비한 리프레쉬 동작용 클럭발생기

Country Status (2)

Country Link
US (1) US6956397B2 (ko)
KR (1) KR100502971B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843226B1 (ko) 2007-01-08 2008-07-02 삼성전자주식회사 온-칩 온도 센서 및 온도 검출 방법, 이를 이용한 리프레쉬제어 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2416968A (en) * 2004-07-30 2006-02-08 Hewlett Packard Development Co Clock circuit for RFID tag which forces a change in oscillator state in response to transition in received signal to achieve immediate synchronisation
KR100684067B1 (ko) * 2004-08-13 2007-02-16 삼성전자주식회사 주파수 범위 제한기능 및 온도보상 효과를 갖는 전압제어발진기
JP4461430B2 (ja) * 2004-12-10 2010-05-12 エルピーダメモリ株式会社 セルフリフレッシュタイマ回路及びセルフリフレッシュタイマの調整方法
KR100714308B1 (ko) 2005-08-10 2007-05-02 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 클럭신호발생기
KR100652422B1 (ko) 2005-08-10 2006-12-01 삼성전자주식회사 온-칩 온도 센서 및 온도 검출 방법, 이를 이용한 리프레쉬제어 방법
KR100712555B1 (ko) * 2006-05-26 2007-05-02 삼성전자주식회사 기준전류 발생방법 및 이를 이용하는 전류 기준회로
KR100940268B1 (ko) * 2007-12-28 2010-02-04 주식회사 하이닉스반도체 온도 센서 회로
JP5130316B2 (ja) * 2010-04-23 2013-01-30 株式会社沖データ 基準電圧発生回路とこれを用いた駆動装置、プリントヘッド及び画像形成装置
US8988134B2 (en) 2013-03-04 2015-03-24 Microchip Technology Incorporated System and method for operating low power circuits at high temperatures
KR20150051471A (ko) 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
US10547273B2 (en) * 2017-10-27 2020-01-28 Advanced Micro Devices, Inc. Compact supply independent temperature sensor
US11005457B2 (en) * 2018-06-12 2021-05-11 Apple Inc. PTAT ring oscillator circuit
FR3103333A1 (fr) * 2019-11-14 2021-05-21 Stmicroelectronics (Tours) Sas Dispositif pour générer un courant
US11355164B2 (en) 2020-04-02 2022-06-07 Micron Technology, Inc. Bias current generator circuitry

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0123827B1 (ko) * 1994-12-12 1997-11-25 김주용 반도체 소자의 셀프 리프레쉬 주기조절장치
KR0131176B1 (ko) * 1993-04-07 1998-04-14 사토 후미오 반도체 집적회로
KR20030035767A (ko) * 2001-10-29 2003-05-09 후지쯔 가부시끼가이샤 온도 검출 기능을 갖춘 반도체 장치, 시험 방법 및 온도검출 기능을 갖춘 반도체 기억 장치의 리프레시 제어 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169237A (ja) * 1991-09-13 1994-06-14 Mitsubishi Electric Corp リングオシレータ回路
US6628558B2 (en) * 2001-06-20 2003-09-30 Cypress Semiconductor Corp. Proportional to temperature voltage generator
JP2003100074A (ja) * 2001-09-21 2003-04-04 Seiko Epson Corp 集積回路の温度変化に応じた動作制御
KR100825769B1 (ko) * 2002-02-21 2008-04-29 삼성전자주식회사 온-칩 기준전류 발생회로 및 기준전압 발생회로
KR100509357B1 (ko) * 2003-08-08 2005-08-22 삼성전자주식회사 온도 독립형 전압 제어 발진기 및 주파수 발생 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0131176B1 (ko) * 1993-04-07 1998-04-14 사토 후미오 반도체 집적회로
KR0123827B1 (ko) * 1994-12-12 1997-11-25 김주용 반도체 소자의 셀프 리프레쉬 주기조절장치
KR20030035767A (ko) * 2001-10-29 2003-05-09 후지쯔 가부시끼가이샤 온도 검출 기능을 갖춘 반도체 장치, 시험 방법 및 온도검출 기능을 갖춘 반도체 기억 장치의 리프레시 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843226B1 (ko) 2007-01-08 2008-07-02 삼성전자주식회사 온-칩 온도 센서 및 온도 검출 방법, 이를 이용한 리프레쉬제어 방법

Also Published As

Publication number Publication date
US6956397B2 (en) 2005-10-18
KR20040048750A (ko) 2004-06-10
US20040108907A1 (en) 2004-06-10

Similar Documents

Publication Publication Date Title
KR100502971B1 (ko) 온도 센서를 구비한 리프레쉬 동작용 클럭발생기
JP3708391B2 (ja) バンドギャップ基準電圧発生回路
JP4616281B2 (ja) 低オフセット・バンドギャップ電圧基準
US6815941B2 (en) Bandgap reference circuit
US6901022B2 (en) Proportional to temperature voltage generator
KR0153545B1 (ko) 기준 전위 발생 회로
US5796244A (en) Bandgap reference circuit
JP3808867B2 (ja) 基準電源回路
JP2008108009A (ja) 基準電圧発生回路
GB2425419A (en) An overtemperature detector for integrated circuits, using hysteresis
US11092991B2 (en) System and method for voltage generation
JP3476363B2 (ja) バンドギャップ型基準電圧発生回路
JP3287001B2 (ja) 定電圧発生回路
JPH05173659A (ja) バンドギャップ参照回路装置
JP2007279949A (ja) 基準電圧発生回路
US6242897B1 (en) Current stacked bandgap reference voltage source
US6201436B1 (en) Bias current generating circuits and methods for integrated circuits including bias current generators that increase and decrease with temperature
KR0126911B1 (ko) 기준전압 발생회로 및 발생방법
KR100502972B1 (ko) 리프레쉬 동작용 클럭발생기
KR100939291B1 (ko) 기준 전압 발생 회로
JP2011017641A (ja) 温度検出方法および温度センサ
KR100380978B1 (ko) 기준전압 발생기
JP3424434B2 (ja) リーク電流補償回路
JP2000163970A (ja) バックバイアス回路
CN114594824B (zh) 全金属氧化物半导体场效应电晶体的电压参考电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140704

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160812

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170712

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180703

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190710

Year of fee payment: 15