JP2003100074A - 集積回路の温度変化に応じた動作制御 - Google Patents

集積回路の温度変化に応じた動作制御

Info

Publication number
JP2003100074A
JP2003100074A JP2001288317A JP2001288317A JP2003100074A JP 2003100074 A JP2003100074 A JP 2003100074A JP 2001288317 A JP2001288317 A JP 2001288317A JP 2001288317 A JP2001288317 A JP 2001288317A JP 2003100074 A JP2003100074 A JP 2003100074A
Authority
JP
Japan
Prior art keywords
temperature
refresh
integrated circuit
circuit
specific
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001288317A
Other languages
English (en)
Inventor
Koichi Mizugaki
浩一 水垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001288317A priority Critical patent/JP2003100074A/ja
Priority to US10/245,586 priority patent/US6707745B2/en
Priority to CNA021436037A priority patent/CN1494156A/zh
Publication of JP2003100074A publication Critical patent/JP2003100074A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 擬似SRAMのような半導体メモリ装置にお
いて、SRAMと同等の低消費電流を実現する。 【解決手段】 メモリセルアレイと同一の半導体基板上
に形成されたpn接合領域のうち、遮断状態に設定され
た特定のpn接合領域を含み、前記特定のpn接合領域
を流れるリーク電流を出力する温度検出素子を有し、前
記温度検出素子から出力されるリーク電流に基づいて前
記半導体メモリ装置の温度変化を検出する温度検出部
と、前記温度検出部の検出結果に応じて、前記リフレッ
シュタイミング信号の発生周期を制御する温度特性制御
部と、を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、集積回路の温度
変化に応じた動作制御に関する。
【0002】
【従来の技術】半導体メモリ装置としては、DRAMや
SRAMが用いられている。良く知られているように、
DRAMはSRAMに比べて安価で大容量であるが、リ
フレッシュ動作が必要である。一方、SRAMはリフレ
ッシュ動作が不要で使い易いが、DRAMに比べて高価
であり、また容量が小さい。
【0003】DRAMとSRAMの利点を両方備えた半
導体メモリ装置として、擬似SRAM(VSRAMある
いはPSRAMと呼ばれる)が知られている。擬似SR
AMは、DRAMと同じダイナミック型メモリセルを含
むメモリセルアレイを備えているとともに、リフレッシ
ュ制御部を内蔵しており、リフレッシュ動作を内部で実
行している。このため、擬似SRAMに接続される外部
装置(例えばCPU)は、リフレッシュ動作を意識せず
に擬似SRAMにアクセス(データの読み出しや書き込
み)することが可能である。
【0004】近年、携帯電話機の普及が進んでおり、携
帯電話機にも半導体メモリ装置が搭載されている。
【0005】
【発明が解決しようとする課題】携帯電話機に搭載され
ている半導体メモリ装置としては、以下に示す問題のた
め、高価なSRAMが利用されている。すなわち、携帯
電話機に搭載される半導体メモリ装置としては、低消費
電力であることが好ましく、待機時の消費電流が小さい
ことが望まれている。しかし、DRAMや擬似SRAM
の消費電流は、通常、リフレッシュのための動作電流に
より、SRAMに比べて10倍以上大きいため、DRA
Mや擬似SRAMを携帯電話に搭載することは望ましく
ない。このため、従来携帯電話機には高価なSRAMが
使われていた。一方、SRAMは上述したように高価で
ある。従って、擬似SRAMのSRAMと同等の低消費
電流で、安価な擬似SRAMが望まれている。
【0006】この発明は、上述した従来の課題を解決す
るためになされたものであり、擬似SRAMのような半
導体メモリ装置において、SRAMと同等の低消費電流
を実現する技術を提供することを目的とする。
【0007】
【課題を解決するための手段およびその作用・効果】上
述の課題の少なくとも一部を解決するために、本発明の
半導体メモリ装置は、ダイナミック型メモリセルを有す
るメモリセルアレイと、前記メモリセルアレイのリフレ
ッシュ動作の実行タイミングの決定に使用されるリフレ
ッシュタイミング信号を発生するリフレッシュタイマを
有し、前記リフレッシュタイミング信号に少なくとも応
じて、前記メモリセルアレイにリフレッシュ動作を実行
させるリフレッシュ制御部と、前記メモリセルアレイと
同一の半導体基板上に形成されたpn接合領域のうち、
遮断状態に設定された特定のpn接合領域を含み、前記
特定のpn接合領域を流れるリーク電流を出力する温度
検出素子を有し、前記温度検出素子から出力されるリー
ク電流に基づいて前記半導体メモリ装置の温度変化を検
出する温度検出部と、前記温度検出部の検出結果に応じ
て、前記リフレッシュタイミング信号の発生周期を制御
する温度特性制御部と、を備えることを特徴とする。
【0008】メモリセルアレイのリフレッシュ周期は、
メモリセルのデータ保持時間に依存して決定される。こ
のデータ保持時間は、メモリセルの温度、厳密には、メ
モリセルに含まれるトランジスタのpn接合領域(pn
接合部)におけるジャンクション温度に依存して変化
し、半導体メモリ装置の温度が高ければ短くなり、温度
が低ければ長くなる。
【0009】上記構成の半導体メモリ装置においては、
温度検出素子から出力されるリーク電流が半導体メモリ
装置の温度に応じて変化するので、これに基づいて半導
体メモリのリフレッシュ周期の長さを調整することが可
能である。リフレッシュ周期が長くなればリフレッシュ
の回数が相対的に減少するので、リフレッシュにおける
消費電流も減少する。従って、半導体メモリ装置の温度
変化に応じて、リフレッシュ周期を制御することによ
り、リフレッシュにおける消費電流を抑制することが可
能である。この結果、SRAMと同等の低消費電流を実
現することが可能である。なお、「半導体メモリ装置の
温度」とは、メモリセルアレイや温度検出素子のpn接
合領域(pn接合部)におけるジャンクション温度、あ
るいは、半導体メモリ装置の環境温度を意味する。
【0010】上記半導体メモリ装置において、前記温度
検出部は、前記リーク電流の異なった複数の温度検出素
子を有し、選択された一つの温度検出素子の出力に基づ
いて、前記半導体メモリ装置の温度変化を検出すること
が好ましい。
【0011】上記構成にすれば、温度検出素子のばらつ
きを抑制することが可能である。
【0012】ここで、前記特定のpn接合領域として、
遮断状態に設定された能動素子を用いることが可能であ
る。
【0013】例えば、前記能動素子として、トランジス
タまたはダイオードが用いられる。
【0014】本発明の集積回路は、特定回路と、前記特
定回路と同一の半導体基板上に形成されたpn接合領域
のうち、遮断状態に設定された特定のpn接合領域を含
み、前記特定のpn接合領域を流れるリーク電流を出力
する温度検出素子を有し、前記温度検出素子から出力さ
れるリーク電流に基づいて前記集積回路の温度変化を検
出する温度検出部と、前記温度検出部の検出結果に応じ
て、前記特定回路の特定の動作特性を制御する温度特性
制御部と、を備えることを特徴とする。
【0015】本発明の集積回路においては、温度検出素
子から出力されるリーク電流が集積回路の温度に応じて
変化するので、これに基づいて特定回路の特定の動作特
性を制御することが可能である。なお、「集積回路の温
度」とは、特定回路や温度検出素子に含まれるpn接合
領域におけるジャンクション温度、あるいは、集積回路
の環境温度を意味する。
【0016】上記集積回路において、前記温度検出部
は、前記リーク電流の異なった複数の温度検出素子を有
し、選択された一つの温度検出素子の出力に基づいて、
前記集積回路の温度変化を検出することが好ましい。
【0017】上記構成によれば、温度検出素子のばらつ
きを抑制することが可能である。
【0018】ここで、前記特定のpn接合領域として、
遮断状態に設定された能動素子を用いることが可能であ
る。
【0019】例えば、前記能動素子として、トランジス
タまたはダイオードが用いられる。
【0020】上記集積回路において、前記特定回路は、
発振回路であり、前記温度特性制御部は、前記温度検出
部の検出結果に応じて、前記発振回路の発振周期を制御
することが可能である。
【0021】また、前記特定回路は、遅延回路であり、
前記温度特性制御部は、前記温度検出部の検出結果に応
じて、前記遅延回路の遅延量を制御することも可能であ
る。
【0022】これらの構成によれば、集積回路の温度変
化に応じて、発振回路の発振周期や遅延回路の遅延量を
調整することが可能となる。
【0023】また、本発明は、集積回路の温度変化を検
知する温度検出素子であって、前記集積回路が形成され
た半導体基板上のpn接合領域のうち、遮断状態に設定
された特定のpn接合領域を有し、前記集積回路内の温
度変化に応じて変化する前記特定のpn接合領域を流れ
るリーク電流を出力することを特徴とする。
【0024】この発明の温度検出素子によれば、集積回
路の温度変化を検出することができる。
【0025】なお、本発明は、種々の形態で実現するこ
とが可能であり、例えば、半導体メモリ装置、半導体メ
モリ装置の制御方法、半導体メモリ装置を備えた電子機
器、集積回路、集積回路の制御方法、集積回路を備えた
電子機器等の種々の形態で実現することができる。
【0026】上記各発明において、「半導体基板」に
は、シリコン(Si)基板だけでなくSOI(silicon
on insulator)基板や、半導体領域が形成されたガラス
基板等の半導体領域が形成された絶縁基板も含まれる。
【0027】
【発明の実施の形態】次に、本発明の実施の形態を実施
例に基づいて以下の順序で説明する。 A.メモリチップの端子構成と動作状態の概要: B.メモリチップ内部の全体構成: C.リフレッシュタイマの内部構成: C1.可変周期発振部: C2.発振周期制御部: C3.リフレッシュ周期の制御: D.電子機器への適用例: E.その他
【0028】A.メモリチップの端子構成と動作状態の
概要:図1は、本発明の実施例としてのメモリチップ3
00の端子の構成を示す説明図である。メモリチップ3
00は、以下のような端子を有している。
【0029】A0〜A19:アドレス入力端子(20
本), #CS:チップセレクト入力端子, ZZ:スヌーズ入力端子, #WE:ライトイネーブル入力端子, #OE:アウトプットイネーブル入力端子, #LB:下位バイトイネーブル入力端子, #UB:上位バイトイネーブル入力端子, IO0〜IO15:入出力データ端子(16本)。
【0030】なお、以下の説明では、端子名と信号名と
に同じ符号を用いている。端子名(信号名)の先頭に
「#」が付されているものは、負論理であることを意味
している。アドレス入力端子A0〜A19と入出力デー
タ端子IO0〜IO15はそれぞれ複数本設けられてい
るが、図1では簡略化されて描かれている。
【0031】このメモリチップ300は、通常の非同期
型SRAMと同じ手順でアクセスすることが可能な擬似
SRAM(VSRAM)として構成されている。ただ
し、SRAMと異なり、ダイナミック型のメモリセルが
用いられているので、所定期間内にリフレッシュが必要
となる。このため、メモリチップ300には、リフレッ
シュタイマ70を含むリフレッシュ制御部が内蔵されて
いる。本明細書では、外部装置(制御装置)からのデー
タの読み出しや書き込みの動作を「外部アクセス」と呼
び、内蔵されたリフレッシュ制御部によるリフレッシュ
動作を「内部リフレッシュ」または単に「リフレッシ
ュ」と呼ぶ。
【0032】メモリチップ300の内部には、入力され
たアドレスA0〜A19の中のいずれか1ビット以上が
変化したことを検出するためのアドレス遷移検出回路1
10が設けられている。そして、メモリチップ300内
の回路は、アドレス遷移検出回路110から供給される
アドレス遷移信号に基づいて動作する。例えば、外部ア
クセスと内部リフレッシュとの調停は、アドレス遷移信
号に基づいて行われる。なお、以下の説明では、アドレ
ス遷移検出回路110を「ATD回路」と呼び、アドレ
ス遷移信号を「ATD信号」と呼ぶ。
【0033】図1に示すチップセレクト信号#CSとス
ヌーズ信号ZZは、メモリチップ300の動作状態を制
御するための信号である。図2は、チップセレクト信号
#CSとスヌーズ信号ZZの信号レベルに応じたメモリ
チップ300の動作状態の区分を示す説明図である。な
お、本明細書において、「Hレベル」は2値信号の2つ
のレベルのうちの「1」レベルを意味し、「Lレベル」
は「0」レベルを意味している。
【0034】チップセレクト信号#CSがLレベル(ア
クティブ)でスヌーズ信号ZZがHレベルのときは、リ
ード/ライト・オペレーションサイクル(以下、単に
「オペレーションサイクル」または「リード/ライトサ
イクル」と呼ぶ)が行われる。オペレーションサイクル
では、外部アクセスの実行が可能であり、適時、内部リ
フレッシュが実行される。
【0035】チップセレクト信号#CSとスヌーズ信号
ZZが共にHレベルのときには、スタンバイサイクルが
行われる。スタンバイサイクルでは、外部アクセスの実
行が禁止されるため、すべてのワード線が非活性状態と
される。但し、内部リフレッシュが行われるときには、
リフレッシュアドレスで指定されたワード線は活性化さ
れる。
【0036】チップセレクト信号#CSがHレベル(非
アクティブ)のときにスヌーズ信号ZZがLレベルにな
ると、メモリチップ300はスヌーズ状態(「パワーダ
ウン状態」とも呼ぶ)に移行する。スヌーズ状態では、
リフレッシュ動作に必要な回路以外は停止している。ス
ヌーズ状態での消費電力は極めて少ないので、メモリ内
のデータのバックアップに適している。
【0037】なお、リフレッシュ動作は、オペレーショ
ンサイクルとスタンバイサイクルでは第1のリフレッシ
ュモードに従って実行され、スヌーズ状態では第2のリ
フレッシュモードに従って実行される。第1のリフレッ
シュモードでは、リフレッシュタイマ70がリフレッシ
ュタイミング信号を発生した後に、ATD信号に同期し
てリフレッシュ動作が開始される。一方、第2のリフレ
ッシュモードでは、リフレッシュタイマ70がリフレッ
シュタイミング信号を発生すると直ちにリフレッシュ動
作が開始される。第2のリフレッシュモードでのリフレ
ッシュ動作はATD信号と非同期に行われるので、アド
レスA0〜A19の入力は不要である。このように、こ
のメモリチップ300は、3つの動作状態にそれぞれ適
したリフレッシュモードに従ってリフレッシュを実行す
る。これらの2つのモードにおけるリフレッシュ動作の
詳細については後述する。
【0038】図1に示すアドレスA0〜A19は、20
ビットであり、1メガワードのアドレスを指定する。ま
た、入出力データIO0〜IO15は、1ワード分の1
6ビットのデータである。すなわち、アドレスA0〜A
19の1つの値は16ビット(1ワード)に対応してお
り、一度に16ビットの入出力データIO0〜IO15
を入出力することができる。
【0039】オペレーションサイクルにおいては、ライ
トイネーブル信号#WEがLレベルになるとライトサイ
クルが実行され、Hレベルになるとリードサイクルが実
行される。また、アウトプットイネーブル信号#OEが
Lレベルになると、入出力データ端子IO0〜IO15
からの出力が可能になる。下位バイトイネーブル信号#
LBや上位バイトイネーブル入力信号#UBは、1ワー
ド(16ビット)の下位バイトと上位バイトとのうちの
いずれか1バイトのみに関して読み出しや書き込みを行
うための制御信号である。例えば、下位バイトイネーブ
ル信号#LBをLレベルに設定し、上位バイトイネーブ
ル信号#UBをHレベルに設定すると、1ワードの下位
8ビットのみに関して読み出しや書き込みが行われる。
なお、図1では、電源端子は省略されている。
【0040】図3は、メモリチップ300の動作の概要
を示すタイミングチャートである。図2に示した3つの
動作状態(オペレーション、スタンバイ、スヌーズ)の
いずれであるかは、チップセレクト信号#CSとスヌー
ズ信号ZZの変化に応じて、随時判断される。図3の最
初の3つのサイクルは、オペレーションサイクルであ
る。オペレーションサイクルでは、ライトイネーブル信
号#WEのレベルに応じて読み出し(リードサイクル)
と書き込み(ライトサイクル)のいずれかが実行され
る。なお、ATD信号の最短周期Tc(すなわち、アド
レスA0〜A19の変化の最短周期)は、このメモリチ
ップ300のサイクルタイム(「サイクル周期」とも呼
ばれる)に相当する。サイクルタイムTcは、例えば約
50nsから約100nsの範囲の値に設定される。
【0041】図3の4番目のサイクルでは、チップセレ
クト信号#CSがHレベルに立ち上がっているので、ス
タンバイサイクルが開始される。5番目のサイクルで
は、さらに、スヌーズ信号ZZがLレベルに下がってい
るので、メモリチップ300はスヌーズ状態となる。な
お、図3(a)に示すように、アドレスA0〜A19が
変化しない場合には、ATD信号は生成されない。
【0042】B.メモリチップ内部の全体構成:図4
は、メモリチップ300の内部構成を示すブロック図で
ある。このメモリチップ300は、データ入出力バッフ
ァ10と、メモリセルアレイ20と、アドレスバッファ
60とを備えている。
【0043】メモリセルアレイ20は、4つのブロック
20A〜20Dに区分されている。第1のブロック20
Aは、メモリセルサブアレイ22Aと、行デコーダ24
Aと、列デコーダ26Aと、ゲート28Aとを備えてい
る。他のブロック20B〜20Dも同様である。各ブロ
ック20A〜20Dの構成はほぼ同じなので、以下では
主に第1のブロック20Aと、これに関連する他の回路
について説明する。
【0044】1つのブロック20Aの構成は、典型的な
DRAMのメモリセルアレイと同じである。すなわち、
サブアレイ22Aは、1トランジスタ1キャパシタ型の
複数のメモリセルがマトリクス状に配列されたものであ
る。各メモリセルには、ワード線とビット線対(データ
線対とも呼ばれる)とが接続されている。行デコーダ2
4Aは、行ドライバを含んでおり、供給される行アドレ
スに従ってサブアレイ22A内の複数本のワード線のう
ちの1本を選択して活性化する。列デコーダ26Aは、
列ドライバを含んでおり、供給される列アドレスに従っ
てサブアレイ22A内の複数組のビット線対の中の1ワ
ード(16ビット)分のビット線対を同時に選択する。
また、ゲート28Aは、読み出し回路や書き込み回路を
含んでおり、データ入出力バッファ10とサブアレイ2
2Aと間のデータのやり取りを可能とする。なお、ブロ
ック20A内には、図示しないプリチャージ回路やセン
スアンプなども設けられている。
【0045】アドレスバッファ60は、外部装置から与
えられた20ビットのアドレスA0〜A19を他の内部
回路に供給する回路である。最も下位の2ビットのアド
レスA0〜A1は、4つのブロック20A〜20Dのう
ちのいずれか1つを選択するためのブロックアドレスと
して用いられる。また、ブロックアドレスA0〜A1よ
りも上位の6ビットのアドレスA2〜A7は列アドレス
として用いられ、最も上位の12ビットのアドレスA8
〜A19は行アドレスとして用いられる。従って、ブロ
ックアドレスA0〜A1によって4つのブロック20A
〜20Dのうちの1つが選択され、選択されたブロック
の中から、列アドレスA2〜A7と行アドレスA8〜A
19とによって1ワード(16ビット)分のメモリセル
が選択される。選択されたメモリセルに対応する1ワー
ド分のデータは、データ入出力バッファ10を介して読
み出され、あるいは書き込まれる。すなわち、外部装置
は、1つのアドレスA0〜A19を入力することによ
り、1つのブロック内の1ワード分のメモリセルに同時
にアクセスすることが可能である。
【0046】各ブロック20A〜20Dには、それぞ
れ、行プリデコーダ30A〜30Dと、ブロックコント
ローラ40A〜40Dと、リフレッシュ要求信号発生回
路50A〜50Dとがこの順に接続されている。メモリ
チップ300内には、さらに、リフレッシュタイマ70
と、リフレッシュカウンタコントローラ90と、リフレ
ッシュカウンタ100と、ATD(アドレス遷移検出)
回路110と、行アドレス遷移検出(RATD)回路13
0とが設けられている。
【0047】ATD回路110は、外部装置から供給さ
れた20ビットのアドレスA0〜A19の中のいずれか
1ビット以上に変化があるか否か検出し、変化が検出さ
れたときには、図3(a)に示すようなATD信号を生
成する。
【0048】図4のリフレッシュタイマ70は、後述す
るリフレッシュ周期毎にリフレッシュタイミング信号R
FTMを発生する回路である。このリフレッシュタイマ
70についてはさらに後述する。
【0049】リフレッシュ要求信号発生回路50A〜5
0Dは、リフレッシュタイマ70から供給されるリフレ
ッシュタイミング信号RFTMに応じて、各ブロック2
0A〜20Dのためのリフレッシュ要求信号RFREQ
0〜RFREQ3を発生する。このリフレッシュ要求信
号RFREQ0〜RFREQ3は、対応するブロックコ
ントローラ40A〜40Dにそれぞれ供給される。
【0050】ブロックコントローラ40A〜40Dに
は、リフレッシュ要求信号RFREQ0〜RFREQ3
とともに、外部装置から与えられたブロックアドレスA
0〜A1が供給されている。リフレッシュ要求信号RF
REQ0〜RFREQ3は、4つのブロック20A〜2
0Dにおいてリフレッシュ動作を開始すべきことを意味
している。また、オペレーションサイクルでは、ブロッ
クアドレスA0〜A1は、4つのブロック20A〜20
Dのいずれに外部アクセスが要求されているかを示して
いる。そこで、ブロックコントローラ40A〜40D
は、これらの信号RFREQ0〜RFREQ3,A0〜
A1に応じて、4つのブロックに対する外部アクセスと
内部リフレッシュとを調停する。この調停は、具体的に
は、外部アクセス実施信号#EX0〜#EX3とリフレ
ッシュ実施信号#RF0〜#RF3との出力レベルをそ
れぞれ設定することによって行われる。
【0051】行プリデコーダ30A〜30Dは、外部ア
クセス実施信号#EX0〜#EX3とリフレッシュ実施
信号#RF0〜#RF3のレベルに応じて、外部装置か
ら与えられた行アドレスA8〜A19と、リフレッシュ
カウンタ100から与えられたリフレッシュアドレスR
FA8〜RFA19とのうちの一方を選択して、行デコ
ーダ24A〜24Dに供給する。この2種類のアドレス
A8〜A19,RFA8〜RFA19の選択は、行プリ
デコーダ毎に独立に行われる。例えば、第1のブロック
20Aに対して外部アクセスの要求がある場合にリフレ
ッシュの要求があったときには、第1の行プリデコーダ
30Aは行アドレスA8〜A19を選択して第1のブロ
ック20Aに供給し、他の行プリデコーダ30B〜30
DはリフレッシュアドレスRFA8〜RFA19を選択
して対応するブロック20B〜20Dにそれぞれ供給す
る。なお、第1の行プリデコーダ30Aは、第1のブロ
ック20Aに対する外部アクセスの終了後に、リフレッ
シュアドレスRFA8〜RFA19を第1のブロック2
0Aに供給する。
【0052】リフレッシュカウンタコントローラ90
は、4つのブロック20A〜20Dのすべてにおいて、
同一のリフレッシュアドレスRFA8〜RFA19に従
ってリフレッシュ動作が完了したか否かを検出する。こ
の検出は、4つのリフレッシュ要求信号RFREQ0〜
RFREQ3のレベル変化を調べることによって行われ
る。4つのブロック20A〜20Dにおけるリフレッシ
ュ動作が完了すると、リフレッシュカウンタコントロー
ラ90は、リフレッシュカウンタ100にカウントアッ
プ信号#CNTUPを供給する。リフレッシュカウンタ
100は、このカウントアップ信号#CNTUPに応じ
てリフレッシュアドレスRFA8〜RFA19の値を1
つカウントアップする。
【0053】メモリチップ300は、図4に示す回路の
他に、チップセレクト信号#CSやスヌーズ信号ZZに
従ってチップ内の回路の動作状態を制御するコントロー
ラや、各種のイネーブル信号#WE,#OE,#LB,
#UBに応じて入出力状態を制御するコントローラなど
を有しているが、図4では、図示の便宜上省略されてい
る。
【0054】なお、図4においてデータ入出力バッファ
10とアドレスバッファ60とメモリセルアレイ20と
を除く回路部分(30A〜30D,40A〜40D,5
0A〜50D,70,90,100,110,130)
は、本発明のリフレッシュ制御部の機能を有している。
【0055】ところで、アドレスA0〜A19について
は、上記のように、行アドレスをA8〜A19、列アド
レスをA2〜A7、ブロックアドレスをA0,A1と限
定する必要はない。行アドレスと列アドレスとブロック
アドレスを任意の組合せとするようにしてもよい。
【0056】C.リフレッシュタイマの内部構成:図5
は、図4のリフレッシュタイマ70の一例を示すブロッ
ク図である。リフレッシュタイマ70は、可変周期発振
部72と、発振周期制御部74とを備えている。
【0057】可変周期発振部72は、リフレッシュ周期
trfを示すリフレッシュタイミング信号RFTMを生
成する。リフレッシュ周期trfは、後述するように、
発振周期制御部74から供給される制御信号RCTLに
よって設定される。
【0058】以下では、可変周期発振部72および発振
周期制御部74についてそれぞれ説明する。
【0059】C1.可変周期発振部:図6は、可変周期
発振部72の内部構成の一例を示す概略回路図である。
この可変周期発振部72は、5つのインバータ710A
〜710Eによるリングオシレータ710によって構成
される。5つのインバータ710A〜710Eは、同じ
回路構成を有しているので、以下では、第1のインバー
タ710Aを中心に説明する。
【0060】第1のインバータ710Aは、1組のpチ
ャネルMOSトランジスタ(以下、「pMOS」と呼
ぶ)711と、nチャネルMOSトランジスタ(以下、
「nMOS」と呼ぶ)712で構成されたCMOSイン
バータである。ただし、pMOS711のソース(S)
側には、pMOS711に駆動電流を供給する電流源と
してのpMOS713(以下、「電流源713」と呼ぶ
こともある)が設けられている。また、nMOS712
のソース(S)側にも、nMOS712に駆動電流を供
給する電流源としてのnMOS714(以下、「電流源
714」と呼ぶこともある)が設けられている。
【0061】電流源としてのpMOS713のゲート
(G)には、駆動電流を決定するためのバイアス電圧V
bs1がバイアス回路720から供給されている。同様
に、電流減としてのnMOS714のゲート(G)に
は、バイアス電圧Vbs2がバイアス回路720から供
給されている。
【0062】バイアス回路720の定電流源721と、
これに接続されるpMOS722と、第1のインバータ
710Aの電流源としてのpMOS713は、カレント
ミラー回路を構成している。このカレントミラー回路に
おいて、pMOS713から出力される駆動電流Ip
は、バイアス回路720のpMOS722に流れる動作
電流Irにより、Ip≒M1・Irで表される。ここ
で、M1は、上記カレントミラー回路におけるミラー係
数であり、バイアス回路720のpMOS722のゲー
ト寸法比(ゲート長に対するゲート幅の比)に対する電
流源としてのpMOS713のゲート寸法比の比により
決定される。
【0063】また、バイアス回路720の定電流源72
1と、これに接続される2つのpMOS722,723
と、pMOS723に接続されるnMOS724と、第
1のインバータ710の電流源としてのnMOS714
も、同様に、カレントミラー回路を構成している。この
カレントミラー回路において、nMOS714から出力
される駆動電流Inは、In≒M2・Irで表される。
ここで、M2は、上記カレントミラー回路におけるミラ
ー係数であり、バイアス回路720のpMOS722の
ゲート寸法比に対するpMOS723のゲート寸法比の
比と、バイアス回路720のnMOS724のゲート寸
法比に対する電流源としてのnMOS714のゲート寸
法比の比との乗算値により決定される。
【0064】従って、第1のインバータ710Aの駆動
電流IpおよびInは、バイアス回路720のpMOS
722の動作電流Irに依存して変化し、動作電流Ir
が大きくなれば大きくなり、小さくなれば小さくなる。
【0065】ここで、第1のインバータ710Aの動作
速度、すなわち、遅延時間tdは、駆動電流Ip,In
に依存して変化する。具体的には、駆動電流Ip,In
が大きくなれば遅延時間tdは短くなり、駆動電流I
p,Inが小さくなれば遅延時間tdは長くなる。
【0066】従って、第1のインバータ710Aの遅延
時間tdは、バイアス回路720のpMOS722に流
れる動作電流Irに依存して変化することになる。な
お、第2〜第5のインバータ710B〜710Eも同様
である。
【0067】ところで、リングオシレータ710の発振
周期toscは、第1のインバータ710A〜第5のイ
ンバータ710Eの各遅延時間をtdとすると、tos
c≒2・(5・td)で表される。上述したように、各
インバータ710A〜710Eの遅延時間tdは、バイ
アス回路720におけるpMOS722の動作電流Ir
に依存するので、リングオシレータ710の発振周期t
oscも、pMOS722の動作電流Irに依存して変
化することになる。
【0068】なお、pMOS722の動作電流Irは、
制御信号RCTLとしての制御電流Itclと、定電流
源721から出力される定電流Ioとの和で表される。
このため、pMOS722の動作電流Irは、制御電流
Itclが変化することにより変化する。従って、リン
グオシレータ710の発振周期toscは、制御電流I
ctlによって設定される。
【0069】リングオシレータ710で生成される発振
信号は、波形整形回路730及び出力インバータ740
を介してリフレッシュタイミング信号RFTMとして出
力される。従って、リフレッシュ周期trfは、リング
オシレータ710の発振周期toscに相当する。
【0070】なお、波形整形回路730は、リングオシ
レータ710で生成される発振信号の立ち上がり特性お
よび立ち下がり特性を改善する機能を有している。これ
により、出力インバータ740に流れる貫通電流が抑制
される。
【0071】C2.発振周期制御部:図7は、発振周期
制御部74の内部構成の一例を示す回路図である。この
発振周期制御部74は、温度検出部750と、制御信号
出力部760とを備えている。
【0072】温度検出部750は、5つの温度検出素子
TD0〜TD4と、各温度検出素子TD0〜TD4に対
応するスイッチ回路SW0〜SW4とで構成されてい
る。各温度検出素子TD0〜TD4は、それぞれゲート
長の設計寸法が異なったpMOSにより構成されてい
る。各温度検出素子TD0〜TD4を構成するpMOS
は、ゲート(G)およびソース(S)が2つの電源Vd
d,Vssのうち、高電圧側の電源Vddに接続されて
いる。これにより、各温度検出素子TD0〜TD4のp
MOSは、それぞれのソース(S)とゲート(G)との
間のpn接合部に順方向の電圧が印加されず、遮断状態
に設定されている。なお、ゲート(G)にソース(S)
よりも高い電圧を印加し、すなわち、ソース(S)とゲ
ート(G)との間のpn接合部に逆方向の電圧を印加し
ても、遮断状態とすることができる。それぞれのドレイ
ン(D)は、対応するスイッチ回路SW0〜SW4の入
力IO1に接続されている。そして、各スイッチ回路S
W0〜SW4の出力IO0は、互いに接続されるととも
に、制御信号出力部760に接続されている。
【0073】第1のスイッチ回路SW0には、2種類の
スイッチ信号TSLEAK0,OPLEAK0が入力さ
れている。同様に、第2〜第5のスイッチ回路SW1〜
SW4には、それぞれ2種類のスイッチ信号TSLEA
K1,OPLEAK1〜TSLEAK4,OPLEAK
4が入力されている。これらのスイッチ信号TSLEA
K0〜TSLEAK4,OPLEAK0〜OPLEAK
4は、後述する動作モードに応じて、図示しないスイッ
チ信号発生部から出力される。
【0074】図8は、第1のスイッチ回路SW0の一例
を示す説明図である。このスイッチ回路SW0は、図8
(A)に示すように、スイッチ812と、スイッチ制御
部814とで構成されている。このスイッチ回路SW0
では、図8(B)に示すように、TEST端子に入力さ
れる第1のテストモードスイッチ信号TSLEAK0
と、FUSE端子に入力される第1の動作モードスイッ
チ信号OPLEAK0の信号レベルに応じて、スイッチ
812の状態が制御される。すなわち、テストモードに
おいては、第1の動作モードスイッチ信号OPLEAK
0によりFUSE端子をLレベルとすることにより、第
1のテストモードスイッチ信号TSLEAK0によるT
EST端子のレベルに応じて、スイッチ812の状態が
制御可能である。具体的には、TEST端子がHレベル
ならばスイッチ812はオン状態に設定され、Lレベル
ならばオフ状態に設定される。また、動作モードにおい
ては、第1のテストモードスイッチ信号TSLEAK0
によりTEST端子をLレベルとすることにより、第1
の動作モードスイッチ信号OPLEAK0によるFUS
E端子のレベルに応じて、スイッチ812の状態が制御
可能である。具体的には、FUSE端子がHレベルなら
ばスイッチ812はオフ状態に設定され、Lレベルなら
ばオン状態に設定される。
【0075】第2〜第5のスイッチ回路SW1〜SW4
も同様である。従って、テストモードにおいては、5つ
のスイッチ回路SW0〜SW4に入力される動作モード
スイッチ信号OPLEAK0〜PLEAK4を全てLレ
ベルとし、テストモードスイッチ信号TSLEAK0〜
TSLEAK4のいずれか一つをHレベルとすることに
より、対応するスイッチ回路をオン状態とすることが可
能である。また、動作モードにおいては、5つのスイッ
チ回路SW0〜SW4に入力されるテストモードスイッ
チ信号TSLEAK0〜TSLEAK4を全てLレベル
とし、動作モードスイッチ信号OPLEAK0〜OPL
EAK4のいずれか一つをLレベルとすることにより、
対応するスイッチ回路をオン状態とすることが可能であ
る。
【0076】図7の温度検出部750では、5つの温度
検出素子TD0〜TD4のうちいずれか一つの温度検出
素子が上述したように、対応するスイッチ回路SW0〜
SW4によって選択され、選択されているいずれか1つ
の温度検出素子から出力されるリーク電流Ioff(I
off0〜Ioff4のいずれか)が出力される。
【0077】このリーク電流Ioffは、メモリチップ
300の環境温度Ta(厳密には、温度検出素子の遮断
状態に設定されたpn接合部(pn接合領域)のジャン
クション温度Tj)に依存し、環境温度Taが高くなる
と大きくなり、低くなると小さくなる特性を有してお
り、温度検出信号に相当する温度検出電流Itmpとし
て温度検出部750から出力される。この温度検出信号
としての温度検出電流Itmpは、制御信号出力部76
0に入力される。
【0078】制御信号出力部760は、2つのnMOS
762,764で構成されるカレントミラー回路であ
る。従って、制御信号出力部760から出力される制御
信号RCTLとしての制御電流Ictlは、Ictl≒
M3・Itmpで表される。ここで、M3は、このカレ
ントミラー回路におけるミラー係数であり、第1のnM
OS762のゲート寸法比に対する第2のnMOS76
4のゲート寸法比の比で決定される。
【0079】ここで、上述したように、制御電流Ict
lを決定する温度検出電流Itmpは、温度検出部75
0において選択されている温度検出素子のリーク電流I
offに相当する。従って、温度検出電流Itmpで決
定される制御電流Ictlも環境温度Taに依存して変
化し、環境温度Taが高くなれば大きくなり、低くなれ
ば小さくなる。また、可変周期発振部72の発振周期t
osc、すなわち、リフレッシュ周期trfは、制御電
流Ictlに応じて変化する。従って、リフレッシュ周
期trfは、環境温度Taに応じて変化し、環境温度T
aが高くなれば短くなり、環境温度Taが低くなれば長
くなる。なお、環境温度Taとリフレッシュ周期trf
との関係については、さらに後述する。
【0080】ところで、上述したように、制御電流Ic
tlは、可変周期発振部72の発振周期tosc、すな
わち、リフレッシュ周期trfを設定するパラメータで
ある。高精度な周期信号を得るためには、制御電流Ic
tlも高精度であることが好ましい。
【0081】しかしながら、制御電流Ictlを決定す
るパラメータである温度検出素子としてのpMOSのリ
ーク電流Ioffは、pMOSのゲート長の製造ばらつ
きに依存して設計値に対して大きくばらつく可能性があ
る。このため、このリーク電流Ioffによって決定さ
れる制御電流Ictlの値も大きくばらつく可能性があ
り、リフレッシュ周期trfも設計値に対して大きくば
らつくことになる。
【0082】そこで、本実施例の温度検出部750は、
リフレッシュ周期trfの精度を向上させるために、上
述したように、ゲート長の設計寸法が異なる5つの温度
検出素子TD0〜TD4を有し、最適な温度検出素子を
選択することが可能な構成としている。
【0083】なお、最適な温度検出素子の選択は、例え
ば、以下のようにして行うことができる。
【0084】まず、テストモードにおいて、動作モード
スイッチ信号OPLEAK0〜OPLEAK4をLレベ
ルとし、テストモードスイッチ信号TSLEAK0〜T
SLEAK4を順次Hレベルにして、5つの温度検出素
子TD0〜TD4を順次選択し、可変周期発振部72の
発振周期tosc、すなわち、リフレッシュ周期trf
を調べることにより、最適な温度検出素子を決定する。
そして、実際に使用する動作モードにおいては、テスト
モードスイッチ信号TSLEAK0〜TSLEAK4を
Lレベルとし、動作モードスイッチ信号OPLEAK0
〜OPLEAK4のうち、テストモードにおいて決定さ
れた最適な温度検出素子に対応する動作モードスイッチ
信号のみをLレベル、他の動作モードスイッチ信号をH
レベルに固定することにより、リフレッシュ周期trf
のばらつきを抑制することができる。
【0085】C3.リフレッシュ周期の制御:リフレッ
シュ動作は、各メモリセルに記憶されているデータを保
持するために行われる。従って、リフレッシュ周期tr
fは、各メモリセルに記憶されているデータを保持可能
な時間(データ保持時間)tch以下の間隔となるよう
に設定される。以下では、説明を容易にするために、原
則として、リフレッシュ周期trfは、データ保持時間
tchに等しい値に設定されていると仮定して説明す
る。
【0086】図9は、使用環境温度Taが−20℃〜8
5℃の範囲におけるデータ保持時間tchの一例を示す
説明図である。図9は、最高温の環境温度Ta=85℃
におけるデータ保持時間tchの値を1として示してい
る。図9に示すように、データ保持時間tchは、Ta
=85℃の場合に比べて、Ta=65℃でほぼ10倍、
Ta=25℃でほぼ100倍、Ta=−20℃でほぼ1
000倍長くなる。従って、リフレッシュ周期trf
は、環境温度Taに応じて変化させてもよいことがわか
る。
【0087】ここで、実際にメモリが使用される環境温
度Taは、安定な動作を確保するために、使用可能な最
高温の環境温度Taに比べて低く設定される場合が多
い。例えば、実際に使用される環境温度Taは、Ta≦
65℃であるとする。この場合には、図9からわかるよ
うに、環境温度Ta≦65℃におけるデータ保持時間t
chがTa=85℃の場合に比べて約10倍以上長くな
る。従って、設定可能なリフレッシュ周期trfは、環
境温度Ta=85℃において設定されるリフレッシュ周
期trfに比べて少なくとも約10倍長く設定すること
が可能である。以下では、Ta=85℃において設定さ
れるリフレッシュ周期trfを「最小リフレッシュ周期
trf(min)」と呼ぶ場合もある。
【0088】しかしながら、従来のメモリチップにおけ
るリフレッシュ周期trfは、使用が保証されている環
境温度Taの範囲においてデータ保持が可能となるよう
に、最高温の環境温度Taにおけるデータ保持時間tc
h以下の長さの一定周期に設定されていた。
【0089】一方、本実施例のリフレッシュタイマ70
を構成する可変周期発振部72(図6)から出力される
リフレッシュタイミング信号RFTMによるリフレッシ
ュ周期trfは、上述したように、環境温度Taに応じ
て変化する。具体的には、環境温度Taが高くなるとリ
フレッシュ周期trfは短くなり、環境温度Taが低く
なるとリフレッシュ周期trfは長くなる。この変化
は、データ保持時間tchと同様である。
【0090】ここで、データ保持時間tchは、メモセ
ルを構成するトランジスタの遮断状態におけるリーク電
流に依存する。そして、このトランジスタのリーク電流
は、環境温度Ta、厳密には、トランジスタにおけるp
n接合部のジャンクション温度Tjに依存して変化す
る。一方、リフレッシュ周期trfも、上述したよう
に、温度検出部750の温度検出素子から出力されるリ
ーク電流Ioffによって変化する。従って、本実施例
においては、図9に示すように、環境温度Taに応じて
変化するデータ保持時間tchに対応してリフレッシュ
周期trfを変化させることができる。
【0091】なお、本実施例のリフレッシュ周期trf
は、図9に示すように、実際の使用環境温度Taの範囲
Ta≦65℃において、ほぼ一定の周期となるように制
御されている場合を示しているが、これに限定されるも
のではなく、環境温度Taの変化に応じて、リフレッシ
ュ周期trfが変化するように制御されていてもよい。
このようなリフレッシュ周期trfの変化の特性は、可
変周期発振部72(図6)のバイアス回路720におけ
るpMOS722の動作電流Irに含まれる制御電流I
ctlと定電流Ioの割合によって決定される。
【0092】ところで、環境温度Taが高くなるとリフ
レッシュ周期trfは短くなり、環境温度Taが低くな
るとリフレッシュ周期trfは長くなるので、環境温度
Taが低くなれば単位時間あたりのリフレッシュの回数
が減少するので、リフレッシュにおける消費電流Irf
は減少する。すなわち、リフレッシュにおける消費電流
Irfは、リフレッシュ周期trfにほぼ反比例する。
従って、環境温度Taに対応するデータ保持時間tch
に応じて、上述したようにリフレッシュ周期trfを変
化させれば、リフレッシュにおける消費電流Irfを低
減することが可能となる。
【0093】図10は、図9に示す本実施例のリフレッ
シュ周期trfにおける消費電流Irfを示す説明図で
ある。図10の消費電流Irfは、最高温の環境温度T
a=85℃における値を1として示している。図10に
示すように、Ta=85℃の消費電流に対して、Ta≦
65℃ではほぼ1/10に低減することが可能である。
【0094】なお、本実施例におけるリフレッシュにお
ける消費電流Irfは、リフレッシュ周期trfが図9
に示すようにTa≦65℃において一定となるように制
御されているため、Ta≦65℃以下でほぼ一定とな
る。リフレッシュ周期trfが図9のデータ保持時間t
chに応じて、Ta<65℃においても変化するように
制御されている場合には、これに応じてリフレッシュの
消費電流Irfも変化させることができる。ただし、本
実施例の場合においても従来の消費電流Irfに比べて
約1/10に削減できるので有効である。
【0095】以上、説明したように、本実施例のメモリ
チップ300においては、リフレッシュタイマ70によ
って発生されるリフレッシュタイミング信号RFTMに
よるリフレッシュ周期trfを環境温度Taに対応する
メモリセルのデータ保持時間tchに応じて適切な長さ
に調整することができる。この結果、実際に使用する環
境温度Taの範囲において、リフレッシュにおける消費
電流Irfを、従来に比べて低減することが可能とな
る。
【0096】なお、図9に示した本実施例におけるリフ
レッシュ周期trfの特性および図10に示したリフレ
ッシュにおける消費電流Irfは、一例を示したもので
あり、半導体のデバイス特性や回路構成等に応じてそれ
ぞれ異なった特性となる。しかしながら、各場合におい
ても本実施例のように環境温度Taに対応するデータ保
持時間tchに応じてリフレッシュ周期trfを調整す
るようにすることが可能である。
【0097】D.電子機器への適用例:図11は、本発
明による半導体メモリ装置を利用した電子機器の一実施
例としての携帯電話機の斜視図である。この携帯電話機
600は、本体部610と、蓋部620とを備えてい
る。本体部610には、キーボード612と、液晶表示
部614と、受話部616と、本体アンテナ部618と
が設けられている。また、蓋部620には、送話部62
2が設けられている。
【0098】図12は、図11の携帯電話機600の電
気的構成を示すブロック図である。CPU630には、
バスラインを介して、キーボード612と、液晶表示部
614を駆動するためのLCDドライバ632と、SR
AM640と、VSRAM642と、EEPROM64
4とが接続されている。
【0099】SRAM640は、例えば高速なキャッシ
ュメモリとして利用される。また、VSRAM642
は、例えば画像処理用の作業メモリとして利用される。
このVSRAM642(擬似SRAMあるいは仮想SR
AMと呼ばれる)としては、上述したメモリチップ30
0を採用することができる。EEPROM644は、携
帯電話機600の各種の設定値を格納するために利用さ
れる。
【0100】携帯電話機600の動作を一時的に停止さ
せるときには、VSRAM642をスヌーズ状態に維持
しておくことができる。こうすれば、VSRAM642
が内部リフレッシュを自動的に行うので、VSRAM6
42内のデータを消失させずに保持しておくことが可能
である。特に、本実施例のメモリチップ300は比較的
大容量なので、画像データなどの大量のデータを長時間
保持し続けることができるという利点がある。また、本
実施例のメモリチップ300はリフレッシュにおける動
作電流を従来に比べて低減することができるので、携帯
電話機600のようにバッテリによって駆動される種々
の電子機器において有利である。
【0101】E.その他:なお、この発明は上記の実施
例や実施形態に限られるものではなく、その要旨を逸脱
しない範囲において種々の態様において実施することが
可能であり、例えば次のような変形も可能である。
【0102】(1)上記実施例のメモリチップ300の
内部構成は、一例であってこれに限定されるものではな
く、本発明は、リフレッシュ制御部を備える種々のメモ
リチップ(半導体メモリ装置)に適用可能である。
【0103】(2)上記実施例では、メモリチップ30
0内にATD回路(図4)が設けられており、ATD信
号をクロック信号として用いている場合を示している
が、これに代えて、外部装置からクロック信号を供給す
るようにしてもよい。また、いずれか一方を選択可能と
するようにしてもよい。
【0104】(3)上記実施例においては、可変周期発
振部72をリングオシレータにより構成する場合を例に
説明しているがこれに限定されるものではなく、種々の
周期が可変な発振手段を用いることが可能である。例え
ば、固定の周期で発振する発振器と、分周比が可変な分
周器とを備える構成とすることも可能である。この構成
の場合には、温度変化に応じて、要求される発振周期に
対応する分周比を設定するようにすればよい。
【0105】(4)上記実施例においては、メモリチッ
プ300の温度変化を検出し、検出された温度変化に応
じてリフレッシュ周期を制御する場合を例に説明してい
るが、他の種々の集積回路の特定回路における動作特性
を制御する場合においても適用可能である。例えば、発
振回路を含む集積回路において、温度検出素子の出力
(リーク電流)に基づいて集積回路の温度変化を検出
し、その検出結果に応じて、発振回路の発振周期を制御
することも可能である。発振周期の制御としては、温度
変化に応じて発振周期を変化させる制御や、温度変化に
依存せずに発振周期を一定とする制御が考えられる。ま
た、遅延回路を含む集積回路において、温度検出素子の
出力に基づいて集積回路の温度変化を検出し、その検出
結果に応じて、遅延回路の遅延量を制御することも可能
である。遅延量の制御としては、温度変化に応じて遅延
量を変化させる制御や、温度変化に依存せずに遅延量を
一定とする制御も考えられる。なお、この発明において
「集積回路の温度」とは、集積回路のpn接合部(pn
接合領域)におけるジャンクション温度Tjや、集積回
路の環境温度Taを意味する。
【0106】(5)上記実施例では、遮断状態に設定さ
れたpチャネルMOSトランジスタを温度検出素子とし
て利用し、遮断状態におけるpn接合領域のリーク電流
を温度検出信号として利用する場合を例に説明している
が、これに限定されるものではない。例えば、nチャン
ネルMOSトランジスタ、NPNトランジスタ、PNP
トランジスタ等の種々のトランジスタを遮断状態に設定
して用いることができる。また、ダイオードを遮断状態
に設定して用いることも可能である。すなわち、遮断状
態に設定された種々のpn接合部を温度検出素子として
利用可能である。
【図面の簡単な説明】
【図1】本発明の実施例としてのメモリチップ300の
端子の構成を示す説明図である。
【図2】チップセレクト信号#CSとスヌーズ信号ZZ
の信号レベルに応じたメモリチップ300の動作状態の
区分を示す説明図である。
【図3】メモリチップ300の動作の概要を示すタイミ
ングチャートである。
【図4】メモリチップ300の内部構成を示すブロック
図である。
【図5】図4のリフレッシュタイマ70の一例を示すブ
ロック図である。
【図6】可変周期発振部72の内部構成の一例を示す概
略回路図である。
【図7】発振周期制御部74の内部構成の一例を示す回
路図である。
【図8】第1のスイッチ回路SW0の一例を示す説明図
である。
【図9】使用環境温度Taが−20℃〜85℃の範囲に
おけるデータ保持時間tchの一例を示す説明図であ
る。
【図10】図9に示す本実施例のリフレッシュ周期tr
fにおける消費電流Irfを示す説明図である。
【図11】本発明による半導体メモリ装置を利用した電
子機器の一実施例としての携帯電話機の斜視図である。
【図12】図11の携帯電話機600の電気的構成を示
すブロック図である。
【符号の説明】
300…メモリチップ 10…データ入出力バッファ 20…メモリセルアレイ 20A〜20D…ブロック 22A〜22D…メモリセルサブアレイ 24A〜24D…行デコーダ 26A〜26D…列デコーダ 28A〜28D…ゲート 30A〜30D…行プリデコーダ 40A…ブロックコントローラ 50A〜50D…リフレッシュ要求信号発生回路 60…アドレスバッファ 70…リフレッシュタイマ 72…可変周期発振部 710…リングオシレータ 710A〜710E…インバータ 711…pMOS 712…nMOS 713…pMOS 714…nMOS 720…バイアス回路 721…定電流源 722…pMOS 723…pMOS 724…nMOS 730…波形整形回路 740…出力インバータ 74…発振周期制御部 750…温度検出部 TD0〜TD4…温度検出素子 SW0〜SW4…スイッチ回路 812…スイッチ 814…スイッチ制御部 760…制御信号出力部 762…nMOS 764…nMOS 90…リフレッシュカウンタコントローラ 100…リフレッシュカウンタ 110…アドレス遷移検出回路 130…行アドレス遷移検出回路 600…携帯電話機 610…本体部 620…蓋部 612…キーボード 614…液晶表示部 616…受話部 618…本体アンテナ部 622…送話部

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 半導体メモリ装置であって、 ダイナミック型メモリセルを有するメモリセルアレイ
    と、 前記メモリセルアレイのリフレッシュ動作の実行タイミ
    ングの決定に使用されるリフレッシュタイミング信号を
    発生するリフレッシュタイマを有し、前記リフレッシュ
    タイミング信号に少なくとも応じて、前記メモリセルア
    レイにリフレッシュ動作を実行させるリフレッシュ制御
    部と、 前記メモリセルアレイと同一の半導体基板上に形成され
    たpn接合領域のうち、遮断状態に設定された特定のp
    n接合領域を含み、前記特定のpn接合領域を流れるリ
    ーク電流を出力する温度検出素子を有し、前記温度検出
    素子から出力されるリーク電流に基づいて前記半導体メ
    モリ装置の温度変化を検出する温度検出部と、 前記温度検出部の検出結果に応じて、前記リフレッシュ
    タイミング信号の発生周期を制御する温度特性制御部
    と、を備える、 半導体メモリ装置。
  2. 【請求項2】 請求項1記載の半導体メモリ装置であっ
    て、 前記温度検出部は、前記リーク電流の異なった複数の温
    度検出素子を有し、選択された一つの温度検出素子の出
    力に基づいて、前記半導体メモリ装置の温度変化を検出
    する、 半導体メモリ装置。
  3. 【請求項3】 請求項1または請求項2記載の半導体メ
    モリ装置であって、 前記特定のpn接合領域として、遮断状態に設定された
    能動素子を用いる、半導体メモリ装置。
  4. 【請求項4】 請求項3記載の半導体メモリ装置であっ
    て、 前記能動素子として、トランジスタまたはダイオードが
    用いられる、半導体メモリ装置。
  5. 【請求項5】 集積回路であって、 特定回路と、 前記特定回路と同一の半導体基板上に形成されるpn接
    合領域のうち、遮断状態に設定された特定のpn接合領
    域を含み、前記特定のpn接合領域を流れるリーク電流
    を出力する温度検出素子を有し、前記温度検出素子の出
    力に基づいて前記集積回路の温度変化を検出する温度検
    出部と、 前記温度検出部の検出結果に応じて、前記特定回路の特
    定の動作特性を制御する温度特性制御部と、を備える、 集積回路
  6. 【請求項6】 請求項5記載の集積回路であって、 前記温度検出部は、前記リーク電流の異なった複数の温
    度検出素子を有し、選択された一つの温度検出素子の出
    力に基づいて、前記集積回路の温度変化を検出する、 集積回路。
  7. 【請求項7】 請求項5または請求項6記載の集積回路
    であって、 前記特定のpn接合領域として、遮断状態に設定された
    能動素子が用いられる、集積回路。
  8. 【請求項8】 請求項7記載の集積回路であって、 前記能動素子として、トランジスタまたはダイオードが
    用いられる、集積回路。
  9. 【請求項9】 請求項5ないし請求項8のいずれかに記
    載の集積回路であって、 前記特定回路は、発振回路であり、 前記温度特性制御部は、前記温度検出部の検出結果に応
    じて、前記発振回路の発振周期を制御する、 集積回路。
  10. 【請求項10】 請求項5ないし請求項8のいずれかに
    記載の集積回路であって、 前記特定回路は、遅延回路であり、 前記温度特性制御部は、前記温度検出部の検出結果に応
    じて、前記遅延回路の遅延量を制御する、 集積回路。
  11. 【請求項11】 集積回路の温度変化を検知する温度検
    出素子であって、 前記集積回路が形成された半導体基板上のpn接合領域
    のうち、遮断状態に設定された特定のpn接合領域を有
    し、前記集積回路内の温度変化に応じて変化する前記特
    定のpn接合領域を流れるリーク電流を出力する、 温度検出素子。
  12. 【請求項12】 請求項11記載の温度検出素子であっ
    て、 前記特定のpn接合領域として、遮断状態に設定された
    能動素子が用いられる、温度検出素子。
  13. 【請求項13】 請求項12記載の温度検出素子であっ
    て、 前記能動素子として、トランジスタまたはダイオードが
    用いられる、温度検出素子。
JP2001288317A 2001-09-21 2001-09-21 集積回路の温度変化に応じた動作制御 Withdrawn JP2003100074A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001288317A JP2003100074A (ja) 2001-09-21 2001-09-21 集積回路の温度変化に応じた動作制御
US10/245,586 US6707745B2 (en) 2001-09-21 2002-09-18 Operation control according to temperature variation in integrated circuit
CNA021436037A CN1494156A (zh) 2001-09-21 2002-09-20 根据集成电路的温度变化实施的操作控制

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001288317A JP2003100074A (ja) 2001-09-21 2001-09-21 集積回路の温度変化に応じた動作制御

Publications (1)

Publication Number Publication Date
JP2003100074A true JP2003100074A (ja) 2003-04-04

Family

ID=19110988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001288317A Withdrawn JP2003100074A (ja) 2001-09-21 2001-09-21 集積回路の温度変化に応じた動作制御

Country Status (3)

Country Link
US (1) US6707745B2 (ja)
JP (1) JP2003100074A (ja)
CN (1) CN1494156A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7209015B2 (en) 2004-03-26 2007-04-24 Elpida Memory, Inc. Oscillator circuit having a temperature dependence
US7276956B2 (en) 2004-06-23 2007-10-02 Nec Electronics Corporation Integrated circuit apparatus controlling source voltage of MOSFET based on temperature
JP2007310983A (ja) * 2006-05-19 2007-11-29 Fujitsu Ltd 半導体記憶装置及びリフレッシュ周期制御方法
KR101242809B1 (ko) * 2004-12-01 2013-03-12 프리스케일 세미컨덕터, 인크. 온도 기반 dram 리프레시

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4749538B2 (ja) * 2000-12-11 2011-08-17 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
KR100502971B1 (ko) * 2002-12-04 2005-07-22 주식회사 코아매직 온도 센서를 구비한 리프레쉬 동작용 클럭발생기
US7042786B2 (en) * 2004-04-26 2006-05-09 Infineon Technologies Ag Memory with adjustable access time
US7129557B2 (en) * 2004-05-25 2006-10-31 International Business Machines Corporation Autonomic thermal monitor and controller for thin film devices
US6958944B1 (en) * 2004-05-26 2005-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Enhanced refresh circuit and method for reduction of DRAM refresh cycles
JP4237109B2 (ja) * 2004-06-18 2009-03-11 エルピーダメモリ株式会社 半導体記憶装置及びリフレッシュ周期制御方法
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
KR100691489B1 (ko) * 2005-03-31 2007-03-09 주식회사 하이닉스반도체 반도체 기억 소자의 테스트용 셀프 리프레쉬 주기 선택회로 및 방법
KR100675293B1 (ko) 2005-10-17 2007-01-29 삼성전자주식회사 온도 감지 회로
US7441949B2 (en) * 2005-12-16 2008-10-28 Micron Technology, Inc. System and method for providing temperature data from a memory device having a temperature sensor
WO2009077894A1 (en) * 2007-12-17 2009-06-25 Nxp B.V. Estimating temperature of memory elements
JP2011170943A (ja) * 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
US8255740B2 (en) 2010-09-27 2012-08-28 International Business Machines Corporation Multi-level DIMM error reduction
CN102789809A (zh) * 2012-08-24 2012-11-21 苏州兆芯半导体科技有限公司 一种静态随机存储器保存状态低漏电电源电路
EP3382357B1 (en) * 2017-03-31 2021-03-24 Mitsubishi Electric R & D Centre Europe B.V. Device and a method for controlling the temperature of a multi-die power module
TWI730596B (zh) * 2020-01-20 2021-06-11 瑞昱半導體股份有限公司 溫度感測電路
CN112951830B (zh) * 2021-02-01 2023-02-07 泉芯集成电路制造(济南)有限公司 集成电路器件、存储器和电子设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396120A (en) * 1991-04-10 1995-03-07 Nippon Steel Corporation Semiconductor integrated unit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7209015B2 (en) 2004-03-26 2007-04-24 Elpida Memory, Inc. Oscillator circuit having a temperature dependence
US7276956B2 (en) 2004-06-23 2007-10-02 Nec Electronics Corporation Integrated circuit apparatus controlling source voltage of MOSFET based on temperature
KR101242809B1 (ko) * 2004-12-01 2013-03-12 프리스케일 세미컨덕터, 인크. 온도 기반 dram 리프레시
JP2007310983A (ja) * 2006-05-19 2007-11-29 Fujitsu Ltd 半導体記憶装置及びリフレッシュ周期制御方法
US7583553B2 (en) 2006-05-19 2009-09-01 Fujitsu Microelectronics Limited Semiconductor memory and refresh cycle control method

Also Published As

Publication number Publication date
US20030058016A1 (en) 2003-03-27
US6707745B2 (en) 2004-03-16
CN1494156A (zh) 2004-05-05

Similar Documents

Publication Publication Date Title
JP2003100074A (ja) 集積回路の温度変化に応じた動作制御
US8149644B2 (en) Memory system and method that changes voltage and frequency
EP1955333B1 (en) Semiconductor integrated circuit having low power consumption with self-refresh
US7817490B1 (en) Low-power operation of static memory in a read-only mode
JPH05217368A (ja) 半導体メモリ装置
JP2001052476A (ja) 半導体装置
JPH08287676A (ja) 半導体メモリ装置
US7120085B2 (en) Pseudo SRAM having combined synchronous and asynchronous mode register set
US20050207252A1 (en) Semiconductor storage device, test method therefor, and test circuit therefor
JP2006244641A (ja) 半導体記憶装置及びその動作方法
US6697910B2 (en) Semiconductor memory device having refresh circuit
US6765839B2 (en) Refresh circuit having variable restore time according to operating mode of semiconductor memory device and refresh method of the same
TWI269299B (en) Semiconductor memory
JP2002150769A (ja) 半導体メモリ装置内のワード線の活性化
JP2002074944A (ja) 半導体記憶装置及びそのテスト方法
US6704234B2 (en) Semiconductor device, refreshing method thereof, memory system, and electronic instrument
JP3640165B2 (ja) 半導体装置、メモリシステムおよび電子機器
JPH08129885A (ja) 半導体メモリ装置
JP2004095027A (ja) スタティック型半導体記憶装置およびその制御方法
JP2004342219A (ja) 半導体メモリ装置および電子機器
KR101102051B1 (ko) 자동 부분 어레이 셀프 리프레쉬 장치
US20010017810A1 (en) Semiconductor memory device
US6657902B2 (en) Technique of controlling noise of power supply in semiconductor memory device
JP2004342222A (ja) 半導体メモリ装置および電子機器
JP4840938B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040428