CN112951830B - 集成电路器件、存储器和电子设备 - Google Patents
集成电路器件、存储器和电子设备 Download PDFInfo
- Publication number
- CN112951830B CN112951830B CN202110137262.2A CN202110137262A CN112951830B CN 112951830 B CN112951830 B CN 112951830B CN 202110137262 A CN202110137262 A CN 202110137262A CN 112951830 B CN112951830 B CN 112951830B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- region
- control unit
- layer
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims description 144
- 229910052751 metal Inorganic materials 0.000 claims description 144
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000003068 static effect Effects 0.000 description 11
- 239000007769 metal material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明的实施例提供了一种集成电路器件、存储器和电子设备，涉及半导体技术领域。该集成电路器件包括在衬底上阵列排布的多个开关晶体管以及设置于衬底上的连接结构；其中，衬底上划分有邻接的第一区域和第二区域，连接结构至少位于第一区域，且连接结构将第一区域内的开关晶体管的栅极与控制单元连接，控制单元可发送控制信号以使第一区域内的开关晶体管处于截止状态，以此截断第一区域流向第二区域的漏电流，避免了漏电流对第二区域中的器件的影响。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种集成电路器件、存储器和电子设备。
背景技术
随着集成电路器件尺寸的微缩，漏电流的影响变得越来越大。而对于集成电路器件来说，漏电流一旦进入工作区域，则会影响其正常工作。因此，如何消除漏电流的影响，是亟需解决的问题。
发明内容
基于上述研究，本发明提供了一种集成电路器件、存储器和电子设备，以改善上述问题。
第一方面，本发明提供一种集成电路器件，包括：在衬底上阵列排布的多个开关晶体管以及设置于所述衬底上的连接结构；
所述衬底上划分有邻接的第一区域和第二区域，所述连接结构至少位于所述第一区域，且所述连接结构将所述第一区域内的开关晶体管的栅极与控制单元连接，所述控制单元可发送控制信号以使所述第一区域内的开关晶体管处于截止状态。
在可选的实施方式中，所述连接结构包括第一金属层，所述第一金属层层叠设置于所述开关晶体管的栅极之上，分别与所述栅极以及所述控制单元连接；
所述开关晶体管通过所述第一金属层接收所述控制单元发送的控制信号，以使所述开关晶体管处于截止状态。
在可选的实施方式中，所述连接结构还包括第一连接层，所述第一连接层设置于所述开关晶体管的栅极与所述第一金属层之间，与所述栅极连接；
所述第一金属层通过所述第一连接层与所述开关晶体管的栅极连接。
在可选的实施方式中，所述连接结构还包括第二连接层，所述第二连接层设置于所述第一连接层与所述第一金属层之间，用于连通所述第一金属层与所述第一连接层。
在可选的实施方式中，所述连接结构还包括第二金属层；
所述第二金属层层叠设置于所述第一金属层之上，所述第一金属层通过所述第二金属层与所述控制单元连接。
在可选的实施方式中，所述连接结构还包括第三连接层，所述第三连接层设置于所述第一金属层与所述第二金属层之间，用于连通所述第一金属层与所述第二金属层。
在可选的实施方式中，所述第二金属层包括至少一条第一金属线以及至少一条第二金属线；
各所述第一金属线分别与所述第一金属层以及所述控制单元连接，所述开关晶体管通过所述第一金属层以及各所述第一金属线接收所述控制单元发送的控制信号；
各所述第二金属线分别与所述第二区域的工作器件以及所述控制单元连接，所述工作器件通过各所述第二金属线接收所述控制单元发送的工作信号，通过所述工作信号进行工作。
在可选的实施方式中，所述开关晶体管为NMOS晶体管或PMOS晶体管。
第二方面，本发明提供一种存储器，包括前述实施方式任一项所述的集成电路器件。
第三方面，本发明提供一种电子设备，包括前述实施方式所述的存储器。
本发明实施例提供的集成电路器件、存储器和电子设备，包括在衬底上阵列排布的多个开关晶体管以及设置于衬底上的连接结构；其中，衬底上划分有邻接的第一区域和第二区域，连接结构至少位于第一区域，且连接结构将第一区域内的开关晶体管的栅极与控制单元连接，控制单元可发送控制信号以使第一区域内的开关晶体管处于截止状态，以此截断第一区域流向第二区域的漏电流，避免了漏电流对第二区域中的器件的影响。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为现有技术的一种结构示意图。
图2为本发明实施例所提供的集成电路器件的结构示意图之一。
图3为本发明实施例所提供的集成电路器件的结构示意图之二。
图4为本发明实施例所提供的集成电路器件的结构示意图之三。
图5为本发明实施例所提供的集成电路器件的结构示意图之四。
图6为本发明实施例所提供的集成电路器件的结构示意图之五。
图7为本发明实施例所提供的集成电路器件的结构示意图之六。
图8为本发明实施例所提供的存储器的一种结构示意图。
图标：1-衬底；10-第一区域；20-第二区域；21-工作器件；30-连接结构；31-第一金属层；32-第一连接层；33-第二连接层；34-第二金属层；341-第一金属线；342-第二金属线；35-第三连接层；40-栅极；2-控制单元。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
随着集成电路器件尺寸的微缩，漏电流的影响变得越来越大。而对于集成电路器件来说，漏电流一旦进入工作区域，则会影响其正常工作。如图1所示，图1为现有技术中的存储器的一种版图结构，该版图结构多条沿第一方向(图中竖直方向)延伸的栅极(图中的黑色矩形条)以及多条沿第二方向(图中水平方向)延伸的鳍(图中的白色矩形条)，第一方向和第二方向垂直，对该版图结构进行N型掺杂，可得到多个阵列排布的NMOS晶体管。其中，该版图结构被划分为真实静态记忆体区(real bit cell)以及边缘单元(edge cell)，鳍从边缘单元延伸到真实静态记忆体区，在实际应用时，真实静态记忆体区与边缘单元中的NMOS晶体管容易受到周围环境的影响，导致边缘单元中的电流通过鳍进入到真实静态记忆体区内，从而影响真实静态记忆体区内的器件的正常工作。因此，如何消除漏电流的影响，是亟需解决的问题。
基于上述研究，本实施例提供一种集成电路器件、存储器和电子设备，包括在衬底上阵列排布的多个开关晶体管以及设置于衬底上的连接结构；其中，衬底上划分有邻接的第一区域和第二区域，连接结构至少位于第一区域，且连接结构将第一区域内的开关晶体管的栅极与控制单元连接，而控制单元可发送控制信号以使第一区域内的开关晶体管处于截止状态，如此，通过开关晶体管的截止状态，截断第一区域流向第二区域的漏电流，减少了漏电流对第二区域中的工作器件的影响。
请参考图2，图2为本实施例所提供的集成电路器件的一种结构示意图。如图2所示，本实施例所提供的集成电路器件包括在衬底1上阵列排布的多个开关晶体管以及设置于衬底1上的连接结构30。
衬底1上划分有邻接的第一区域10和第二区域20，连接结构30至少位于第一区域10，且连接结构30将第一区域10内的开关晶体管的栅极40与控制单元2连接，控制单元2可发送控制信号以使第一区域10内的开关晶体管处于截止状态。
其中，控制单元2可以属于集成电路器件的一部分，也可以是与集成电路器件连接的设备。在一些实施方式中，所述控制单元2可以是一种集成电路芯片，在一些实施方式中，控制单元2也可以是一种电位信号输出的器件，即控制高电位信号或者低电位信号的输出。
在一些实施方式，第一区域10和第二区域20邻接设置，即第一区域10邻近于第二区域20。在一些实施方式中，第一区域10和第二区域20可以接触设置，在一些实施方式中，第一区域10还可以设置于第二区域20中。第一区域10和第二区域20的设置方式，本实施例不做具体限定，可根据实际需求而设置。
可选的，在本实施例中，第一区域10和第二区域20邻接设置。
可选的，在本实施例中，第一区域10为非工作区域，第二区域20为工作区域。第一区域10设置有开关晶体管，第二区域20中设置有工作器件21，该工作器件21可以是开关晶体管，可以是一些其他的功能器件，还可以是开关晶体管与其他功能器件的组合。
可选的，在本实施例中，设置于第一区域10中的开关晶体管可与设置于第二区域20中的工作器件21电连接。
在本实施例中，第一区域10中的开关晶体管的栅极40通过连接结构30与控制单元2电连接，如此，控制单元2可通过发送控制信号控制第一区域10中的开关晶体管的工作状态。
开关晶体管的工作状态包括截止和导通的两种工作状态，当开关晶体管处于截止状态时，源漏电流为零。因此，在本实施例中，可通过控制单元2发送控制信号使第一区域10内的开关晶体管处于截止状态，当第一区域10内的开关晶体管处于截止状态后，开关晶体管处于关闭状态，截断第一区域10流向第二区域20的漏电流，漏电流则无法从第一区域10进入到第二区域20中，进而避免了漏电流对工作区域中的影响。
本实施例提供的集成电路器件，通过将衬底1划分为第一区域10和第二区域20，在第一区域10中设置开关晶体管，将第一区域10内的开关晶体管的栅极40通过连接结构30与控制单元2连接，如此控制单元2可发送控制信号以使第一区域10内的开关晶体管处于截止状态，截断第一区域10流向第二区域20的漏电流，减少了漏电流对第二区域20中的工作器件21的影响。
可选的，在本实施例中，所述开关晶体管为NMOS晶体管或PMOS晶体管。
当开关晶体管为NMOS晶体管时，控制单元2发送的控制信号为低电位信号，第一区域10中的开关晶体管的栅极40通过连接结构30接收到控制单元2发送的低电位信号后，即第一区域10中的开关晶体管的栅极40通过连接结构30接入低电位后，第一区域10中的开关晶体管处于截止状态，截断第一区域10流向第二区域20的漏电流。
当开关晶体管为PMOS晶体管时，控制单元2发送的控制信号为高电位信号，第一区域10中的开关晶体管的栅极40通过连接结构30接收到控制单元2发送的高电位信号后，即第一区域10中的开关晶体管的栅极40通过连接结构30接入高电位后，第一区域10中的开关晶体管处于截止状态，截断第一区域10流向第二区域20的漏电流。
可以理解地，在不需要截断第一区域10流向第二区域20的漏电流时，控制单元2还可以发送控制信号使第一区域10内的开关晶体管处于导通状态。例如，当开关晶体管为NMOS晶体管时，控制单元2发送的控制信号为高电位信号，第一区域10中的开关晶体管的栅极40通过连接结构30接收到控制单元2发送的高电位信号后，即第一区域10中的开关晶体管的栅极40通过连接结构30接入高电位后，第一区域10中的开关晶体管处于导通状态。又例如，当开关晶体管为PMOS晶体管时，控制单元2发送的控制信号为低电位信号，第一区域10中的开关晶体管的栅极40通过连接结构30接收到控制单元2发送的低电位信号后，即第一区域10中的开关晶体管的栅极40通过连接结构30接入低电位后，第一区域10中的开关晶体管处于导通状态。
为了便于开关晶体管的栅极40与控制单元2连接，在可选的实施方式中，如图3所示，连接结构30包括第一金属层31，第一金属层31层叠设置于开关晶体管的栅极40之上，分别与栅极40以及控制单元2连接。
开关晶体管通过第一金属层31接收控制单元2发送的控制信号，以使开关晶体管处于截止状态。
其中，在第一区域10内的开关晶体管的栅极40的上方制作第一金属层31，将第一金属层31与开关晶体管的栅极40连接，同时将第一金属层31与控制单元2连接，如此，开关晶体管的栅极40则可以通过第一金属层31与控制单元2电连接，而控制单元2的控制信号可通过第一金属层31传导到开关晶体管的栅极40，使开关晶体管处于截止状态。
可选的，第一金属层31可以是由铜、金、银等金属材料中的一种金属材料制成，也可以由铜、金、银等金属材料中的多种金属材料混合制成。
为了便于第一金属层31和开关晶体管的栅极40连接，可选的，请结合参阅图4，连接结构30还包括第一连接层32，第一连接层32设置于开关晶体管的栅极40与第一金属层31之间，与栅极40连接。
第一金属层31通过第一连接层32与开关晶体管的栅极40连接。
其中，在开关晶体管的栅极40上制作第一连接层32，将第一连接层32与栅极40连接，然后在第一连接层32的上方，即远离栅极40的一侧，制作第一金属层31，将第一金属层31与第一连接层32连接，如此，可在第一金属层31与晶体管的栅极40之间设置第一连接层32，而第一金属层31也可通过第一连接层32与开关晶体管的栅极40连接。
在本实施例中，第一金属层31与控制单元2连接，因此，控制单元2发送的控制信号可通过第一金属层31传导到第一连接层32，由第一连接层32传导到开关晶体管的栅极40，以使开关晶体管处于截止状态。
可选的，在本实施例中，第一连接层32可以是由铜、金、银等金属材料中的一种金属材料制成，也可以由铜、金、银等金属材料中的多种金属材料混合制成，第一连接层32也可以与第一金属层31同材料。
由于集成电路器件尺寸的微缩，集成电路器件的制作工艺越来越复杂，为了便于开关晶体管的栅极40与第一金属层31连接，在本实施例中，请结合参阅图5，连接结构30还包括第二连接层33，第二连接层33设置于第一连接层32与第一金属层31之间，用于连通第一金属层31与第一连接层。
其中，在开关晶体管的栅极40上制作第一连接层32，将第一连接层32与栅极40连接，然后在第一连接层32的上方，即远离栅极40的一侧，制作第二连接层33，将第二连接层33与第一连接层32连接，然后在第二连接层33的上方，即远离第一连接层32的一侧，制作第一金属层31，将第一金属层31与第二连接层33连接，如此，可在第一金属层31与第一连接层32之间设置第二连接层33，第一金属层31也可以通过第二连接层33与第一连接层32连通。
在本实施例中，第一金属层31与控制单元2连接，因此，控制单元2发送的控制信号可通过第一金属层31传导到第二连接层33，由第二连接层33传导到第一连接层32，再由第一连接层32传导到开关晶体管的栅极40，从而使开关晶体管处于截止状态。
在可选的实施方式中，第二连接层33可以是由铜、金、银等金属材料制成，第二连接层33可以与第一金属层31同材料，或者与第一连接层32同材料。
在可选的实施方式中，为了便于第一金属层31和控制单元2连接，请结合参阅图6，本实施例所提供的连接结构30还包括第二金属层34，第二金属层34层叠设置于第一金属层31之上，第一金属层31通过第二金属层34与控制单元2连接。
其中，在制作得到第一金属层31之后，可直接在第一金属层31的上方制作第二金属层34，将第二金属层34分别与第一金属层31和控制单元2连接。如此，第一金属层31可以通过第二金属层34与控制单元2连接。
在一种具体的实施方式中，控制单元2发送的控制信号通过第二金属层34传导到第一金属层31，由第一金属层31传导到第二连接层33，再由第二连接层33传导到第一连接层32，之后再由第一连接层32传导到开关晶体管的栅极40，使开关晶体管处于截止状态。
在可选的实施方式中，第二金属层34可以是由铜、金、银等金属材料中的一种金属材料制成，也可以由铜、金、银等金属材料中的多种金属材料混合制成，第二金属层34还可以与第一金属层31同材料。
为了保证第二区域20的工作器件21正常运行，在可选的实施方式中，请继续结合参阅图6，第二金属层34还可以包括至少一条第一金属线341以及至少一条第二金属线342。
各第一金属线341分别与第一金属层31以及控制单元2连接，开关晶体管通过第一金属层31以及各第一金属线341接收控制单元2发送的控制信号。
各第二金属线342分别与第二区域20的工作器件21以及控制单元2连接，工作器件21通过各第二金属线342接收控制单元2发送的工作信号，通过工作信号进行工作。
其中，各第一金属线341分别与第一金属层31以及控制单元2连接，控制单元2发送的控制信号通过各第一金属线341传导到第一金属层31，由第一金属层31传导到第二连接层33，再由第二连接层33传导到第一连接层32，之后再由第一连接层32传导到开关晶体管的栅极40，使开关晶体管处于截止状态。
而各第二金属线342分别与第二区域20的工作器件21以及控制单元2连接，控制单元2发送的工作信号通过各第二金属线342传导至工作器件21，进而第二区域20中的工作器件21通过工作信号进行工作。
可选的，当第二区域20中的工作器件21为开关晶体管时，各第二金属线分别与第二区域20中的开关晶体管的栅极40以及控制单元2连接。
本实施例所提供的集成电路器件，通过将第二金属层34的第一金属线341分别与第一金属层31以及控制单元2连接，将第二金属层34的第二金属线342分别与第二区域20的工作器件21以及控制单元2连接，如此，控制单元2不仅可以根据第一金属线341控制第一区域10中的开关晶体管处于截止状态，避免漏电流从第一区域10进入到第二区域20，同时，控制单元2还可以根据第二金属线342控制第二区域20中的工作器件21进行工作，保证第二区域20的工作器件21正常运行，节约成本，简化了器件结构。
为了便于第一金属层31和第二金属层34的连接，请结合参阅图7，在本实施例中，连接结构30还包括第三连接层35，第三连接层35设置于第一金属层31与第二金属层34之间，用于连通第一金属层31与第二金属层34。
其中，在制作得到第一金属层31之后，可在第一金属层31的上方制作第三连接层35，将第三连接层35与第一金属层31连接，然后在第三连接层35的上方，即远离第一金属层31的一侧，制作第二金属层34，将第二金属层34与第三连接层35连接。如此，可在第一金属层31与第二金属层34之间设置第三连接层35，第二金属层34可以通过第三连接层35与第一金属层31连通。
在本实施例中，第二金属层34与控制单元2连接，因此，控制单元2发送的控制信号通过第二金属层34传导到第三连接层35，由第三连接层35传导至第一金属层31，由第一金属层31传导到第二连接层33，再由第二连接层33传导到第一连接层32，之后再由第一连接层32传导到开关晶体管的栅极40，使开关晶体管处于截止状态。
在可选的实施方式中，第三连接层35可以是由铜、金、银等金属材料制成，第三连接层35可以与第一金属层31同材料，也可以与第二金属层34同材料。
本实施例所提供的集成电路器件，通过将衬底1划分为第一区域10和第二区域20，在第一区域10中设置开关晶体管，将第一区域10内的开关晶体管的栅极40通过连接结构30与控制单元2连接，如此控制单元2可发送控制信号以使第一区域10内的开关晶体管处于截止状态，截断第一区域10流向第二区域20的漏电流，减少了漏电流对第二区域20中的工作器件21的影响。
基于同一发明构思，本实施例还提供一种存储器，包括上述所述的集成电路器件，所述集成电路器件包括：
在衬底1上阵列排布的多个开关晶体管以及设置于衬底1上的连接结构30。
衬底1上划分有邻接的第一区域10和第二区域20，连接结构30至少位于第一区域10，且连接结构30将第一区域10内的开关晶体管的栅极40与控制单元2连接，控制单元2可发送控制信号以使第一区域10内的开关晶体管处于截止状态。
可选的，为了提高面积利用率，衬底1上划分的第一区域10可作为存储器的边缘单元，衬底1上划分的第二区域20可作为真实静态记忆体区。如图8所示，当第一区域10为边缘单元，第二区域20为真实静态记忆体区时，边缘单元(第一区域10)和真实静态记忆体区(第二区域20)内的开关晶体管通过鳍(图中的白色矩形条)实现连通。其中，鳍从边缘单元延伸至真实静态记忆体区，且边缘单元内和真实静态记忆体区内的开关晶体管的栅极(图中的黑色矩形条)的延伸方向与鳍的延伸方向垂直，连接结构30设置于边缘单元内的开关晶体管的栅极40上，连接结构30将边缘单元内的开关晶体管的栅极40与控制单元2连接，如此，控制单元2可以通过发送控制信号控制边缘单元中的开关晶体管的工作状态。当控制单元2发送控制信号使边缘单元内的开关晶体管处于截止状态时，边缘单元内的漏电流则无法通过鳍进入到真实静态记忆体区，避免了边缘单元中的漏电流对真实静态记忆体区的影响。
本实施例所提供的存储器，通过将衬底1划分为第一区域10和第二区域20，将第一区域10内的开关晶体管的栅极40通过连接结构30与控制单元2连接，如此控制单元2可发送控制信号以使第一区域10内的开关晶体管处于截止状态，截断从第一区域10通过鳍流向第二区域20的漏电流，减少了漏电流对第二区域20的影响。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的存储器的具体结构以及工作过程，可以参考前述集成电路器件的结构以及工作过程，在此不再过多赘述。
在上述基础上，本实施例还提供一种电子设备，包括上述所述的存储器。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的电子设备的具体结构以及工作过程，可以参考前述集成电路器件的结构以及工作过程，在此不再过多赘述。
综上，本实施例所提供的集成电路器件、存储器和电子设备，包括在衬底1上阵列排布的多个开关晶体管以及设置于衬底1上的连接结构30；其中，衬底1上划分有邻接的第一区域10和第二区域20，连接结构30至少位于第一区域10，且连接结构30将第一区域10内的开关晶体管的栅极40与控制单元2连接，而控制单元2可发送控制信号以使第一区域10内的开关晶体管处于截止状态，截断第一区域10流向第二区域20的漏电流，避免了漏电流对第二区域20中的器件的影响。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (7)
1.一种集成电路器件，其特征在于，包括：在衬底上阵列排布的多个开关晶体管以及设置于所述衬底上的连接结构；
所述衬底上划分有邻接的第一区域和第二区域；
所述连接结构包括第一金属层，所述第一金属层层叠设置于所述第一区域的开关晶体管的栅极之上，分别与所述栅极以及控制单元连接；
所述连接结构还包括第二金属层；
所述第二金属层层叠设置于所述第一金属层之上，所述第一金属层通过所述第二金属层与所述控制单元连接；
所述第二金属层包括至少一条第一金属线以及至少一条第二金属线；
各所述第一金属线分别与所述第一金属层以及所述控制单元连接，所述第一区域的开关晶体管通过所述第一金属层以及各所述第一金属线接收所述控制单元发送的控制信号，所述第一区域的开关晶体管处于截止状态，以截断第一区域流向第二区域的漏电流；
各所述第二金属线分别与所述第二区域的工作器件以及所述控制单元连接，所述工作器件通过各所述第二金属线接收所述控制单元发送的工作信号，通过所述工作信号进行工作。
2.根据权利要求1所述的集成电路器件，其特征在于，所述连接结构还包括第一连接层，所述第一连接层设置于所述开关晶体管的栅极与所述第一金属层之间，与所述栅极连接；所述第一金属层通过所述第一连接层与所述开关晶体管的栅极连接。
3.根据权利要求2所述的集成电路器件，其特征在于，所述连接结构还包括第二连接层，所述第二连接层设置于所述第一连接层与所述第一金属层之间，用于连通所述第一金属层与所述第一连接层。
4.根据权利要求1所述的集成电路器件，其特征在于，所述连接结构还包括第三连接层，所述第三连接层设置于所述第一金属层与所述第二金属层之间，用于连通所述第一金属层与所述第二金属层。
5.根据权利要求1所述的集成电路器件，其特征在于，所述开关晶体管为NMOS晶体管或PMOS晶体管。
6.一种存储器，其特征在于，包括权利要求1-5任一项所述的集成电路器件。
7.一种电子设备，其特征在于，包括权利要求6所述的存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110137262.2A CN112951830B (zh) | 2021-02-01 | 2021-02-01 | 集成电路器件、存储器和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110137262.2A CN112951830B (zh) | 2021-02-01 | 2021-02-01 | 集成电路器件、存储器和电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112951830A CN112951830A (zh) | 2021-06-11 |
| CN112951830B true CN112951830B (zh) | 2023-02-07 |
Family
ID=76240817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110137262.2A Active CN112951830B (zh) | 2021-02-01 | 2021-02-01 | 集成电路器件、存储器和电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112951830B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950010096A (ko) * | 1993-09-09 | 1995-04-26 | 김광호 | 반도체장치 및 그 제조방법 |
| US5734604A (en) * | 1995-10-31 | 1998-03-31 | Matsushita Electric Industrial Co., Ltd. | Static random access memory capable of both reducing power consumption and retaining data at standby-time |
| US6380598B1 (en) * | 1994-12-20 | 2002-04-30 | Stmicroelectronics, Inc. | Radiation hardened semiconductor memory |
| CN1516194A (zh) * | 2002-12-24 | 2004-07-28 | ��ʽ���������Ƽ� | 半导体存储器件 |
| CN102376707A (zh) * | 2010-08-17 | 2012-03-14 | 安森美半导体贸易公司 | 半导体装置 |
| TW201211990A (en) * | 2010-09-14 | 2012-03-16 | Orise Technology Co Ltd | Integrated circuit for SRAM standby power reduction in LCD driver |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100373352B1 (ko) * | 1999-06-28 | 2003-02-25 | 주식회사 하이닉스반도체 | 셀 저장노드의 전압다운 보상을 위한 저항을 갖는 강유전체 메모리 장치의 메모리 셀 |
| US6614124B1 (en) * | 2000-11-28 | 2003-09-02 | International Business Machines Corporation | Simple 4T static ram cell for low power CMOS applications |
| JP2003100074A (ja) * | 2001-09-21 | 2003-04-04 | Seiko Epson Corp | 集積回路の温度変化に応じた動作制御 |
| JP2003132683A (ja) * | 2001-10-23 | 2003-05-09 | Hitachi Ltd | 半導体装置 |
| KR20040022996A (ko) * | 2002-09-10 | 2004-03-18 | 삼성전자주식회사 | 브롬화수소(ＨＢｒ) 및 헬륨(Ｈｅ) 가스를 사용한 부유게이트 패턴 형성방법 및 이를 이용하는 플래쉬 메모리장치 제조방법 |
| JP2004273972A (ja) * | 2003-03-12 | 2004-09-30 | Renesas Technology Corp | 半導体装置 |
| US7292065B2 (en) * | 2004-08-03 | 2007-11-06 | Altera Corporation | Enhanced passgate structures for reducing leakage current |
| CN101442055A (zh) * | 2007-11-21 | 2009-05-27 | 中国科学院半导体研究所 | 改进的部分耗尽绝缘体上硅静态随机存储器存储单元 |
| US9000836B2 (en) * | 2008-01-10 | 2015-04-07 | Micron Technology, Inc. | Voltage generator circuit |
| TWI634642B (zh) * | 2009-08-07 | 2018-09-01 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| CN103199096B (zh) * | 2013-04-18 | 2014-12-17 | 上海和辉光电有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN104124210B (zh) * | 2013-04-28 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US9472605B2 (en) * | 2014-11-17 | 2016-10-18 | Apple Inc. | Organic light-emitting diode display with enhanced aperture ratio |
| CN107180865B (zh) * | 2017-06-30 | 2020-01-07 | 东南大学 | 一种低噪声低损耗绝缘栅双极型晶体管 |
| CN208819879U (zh) * | 2018-09-12 | 2019-05-03 | 长鑫存储技术有限公司 | 集成电路存储器 |
-
2021
- 2021-02-01 CN CN202110137262.2A patent/CN112951830B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950010096A (ko) * | 1993-09-09 | 1995-04-26 | 김광호 | 반도체장치 및 그 제조방법 |
| US6380598B1 (en) * | 1994-12-20 | 2002-04-30 | Stmicroelectronics, Inc. | Radiation hardened semiconductor memory |
| US5734604A (en) * | 1995-10-31 | 1998-03-31 | Matsushita Electric Industrial Co., Ltd. | Static random access memory capable of both reducing power consumption and retaining data at standby-time |
| CN1516194A (zh) * | 2002-12-24 | 2004-07-28 | ��ʽ���������Ƽ� | 半导体存储器件 |
| CN102376707A (zh) * | 2010-08-17 | 2012-03-14 | 安森美半导体贸易公司 | 半导体装置 |
| TW201211990A (en) * | 2010-09-14 | 2012-03-16 | Orise Technology Co Ltd | Integrated circuit for SRAM standby power reduction in LCD driver |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112951830A (zh) | 2021-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7443224B2 (en) | Multi-threshold MIS integrated circuit device and circuit design method thereof | |
| CN112753098A (zh) | 半导体装置 | |
| US20180197850A1 (en) | Semiconductor integrated circuit device | |
| JP5214169B2 (ja) | 半導体装置 | |
| CN101226935A (zh) | 半导体集成电路器件 | |
| CN101355083A (zh) | 半导体器件 | |
| JP5142686B2 (ja) | 半導体集積回路 | |
| US8507994B2 (en) | Semiconductor device | |
| CN107112281A (zh) | 半导体装置以及其设计方法 | |
| JP2009044159A (ja) | スタティックメモリ素子 | |
| CN112951830B (zh) | 集成电路器件、存储器和电子设备 | |
| KR20140049356A (ko) | 반도체 소자 | |
| US20230178557A1 (en) | Semiconductor structure of logic cell with small cell delay | |
| JP2010283269A (ja) | 半導体装置 | |
| US10673435B2 (en) | Reduction of dynamic switching current in high-speed logic | |
| US20230178537A1 (en) | Semiconductor structure of hybrid cell array | |
| US9941284B2 (en) | Semiconductor device | |
| US20230093425A1 (en) | Power mesh structure for integrated circuit | |
| JP2005079594A (ja) | 半導体集積回路 | |
| CN116110882B (zh) | 半导体结构 | |
| EP4195270A1 (en) | Semiconductor integrated circuits | |
| KR20000035312A (ko) | 반도체 집적 회로 장치 | |
| US20070013391A1 (en) | Semiconductor integrated circuit device | |
| JP5511370B2 (ja) | 半導体装置 | |
| KR100685578B1 (ko) | 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |