JP2005079594A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2005079594A JP2005079594A JP2004249073A JP2004249073A JP2005079594A JP 2005079594 A JP2005079594 A JP 2005079594A JP 2004249073 A JP2004249073 A JP 2004249073A JP 2004249073 A JP2004249073 A JP 2004249073A JP 2005079594 A JP2005079594 A JP 2005079594A
- Authority
- JP
- Japan
- Prior art keywords
- active region
- semiconductor integrated
- integrated circuit
- power supply
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000009977 dual effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 不要なコンタクトを減らして、デュアルビアに必要な金属線の領域確保を容易にし、半導体製造工程におけるコンタクトイシューを解決し、抵抗値の増加を抑える半導体集積回路を提供する。
【解決手段】 半導体集積回路は、ＭＯＳトランジスタが形成される第１アクチブ領域と、第１電圧のための第２アクチブ領域と、前記第１アクチブ領域と前記第２アクチブ領域とを電気的に直接接続するための少なくとも一つの第３アクチブ領域とを備える。ＭＯＳトランジスタは、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタであってもよい。第１電圧は電源電圧または接地電圧であってもよい。
【選択図】 図３
【解決手段】 半導体集積回路は、ＭＯＳトランジスタが形成される第１アクチブ領域と、第１電圧のための第２アクチブ領域と、前記第１アクチブ領域と前記第２アクチブ領域とを電気的に直接接続するための少なくとも一つの第３アクチブ領域とを備える。ＭＯＳトランジスタは、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタであってもよい。第１電圧は電源電圧または接地電圧であってもよい。
【選択図】 図３
Description
本発明は半導体装置のレイアウトデザインに係り、具体的には半導体集積回路のレイアウト設計時に電源電圧及び接地電圧をＮＭＯＳ及びＰＭＯＳに連結させて形成される半導体集積回路に関する。
一般的な半導体装置のライブラリセルレイアウトの設計において、信号の印加のために電源電圧及び接地電圧がＮＭＯＳまたはＰＭＯＳの少なくともいずれか一方に直接印加される。すなわち、電源電圧線と接地線とが平行に配置されて、その間にＰＭＯＳトランジスタとＮＭＯＳトランジスタとが配置され、各ＮＭＯＳまたはＰＭＯＳの少なくともいずれか一方を電源電圧と接地電圧とに連結させるためには、電源電圧が流れるように形成された線と、接地電圧が連結された線と、ＮＭＯＳまたはＰＭＯＳの少なくともいずれか一方が形成されるアクチブ領域とが金属で連結される配置構造を有する。ここでアクチブ領域とは、半導体セル内でＭＯＳトランジスタや電圧線が形成される領域を意味する。
図１は、従来のライブラリセルレイアウトの設計方法を用いた配置を示す構造図である。
また図１は、図２に示したＮＯＲゲート設計のためのセルレイアウトを示す。図１に示すように、電源電圧のためのアクチブ領域１４２上に電源電圧線１００が形成される。また、接地電圧のためのアクチブ領域１４４に接地線１１０が形成される。アクチブ領域１４２と電源電圧線１００とを連結し、アクチブ領域１４４と接地線１１０とを連結するために対応するコンタクト１６０及び１６２が形成される。コンタクト１６０及び１６２を一つ以上形成する理由は連結の信頼性を高めるためである。
また図１は、図２に示したＮＯＲゲート設計のためのセルレイアウトを示す。図１に示すように、電源電圧のためのアクチブ領域１４２上に電源電圧線１００が形成される。また、接地電圧のためのアクチブ領域１４４に接地線１１０が形成される。アクチブ領域１４２と電源電圧線１００とを連結し、アクチブ領域１４４と接地線１１０とを連結するために対応するコンタクト１６０及び１６２が形成される。コンタクト１６０及び１６２を一つ以上形成する理由は連結の信頼性を高めるためである。
また、アクチブ領域１４０にはＰＭＯＳが形成され、アクチブ領域１４６にはＮＭＯＳがそれぞれ形成される。電源電圧線１００とＰＭＯＳアクチブ領域１４０とを横切る電源給電線１３０が配置される。そして、前記電源給電線１３０とアクチブ領域１４０とを連結するためにソースコンタクト１５０が用いられる。従って、電源電圧線１００とＰＭＯＳアクチブ領域１４０とが連結される。
ＰＭＯＳアクチブ領域１４０とＮＭＯＳアクチブ領域１４６とを連結するための金属線１３６が形成される。金属線１３６とアクチブ領域１４０とを連結するためにドレインコンタクト１５６が形成され、金属線１３６とアクチブ領域１４６とを連結するためにドレインコンタクト１５８が形成される。
ＰＭＯＳとＮＭＯＳとを横切ってゲート電極１２０が２つ形成され、その中央付近に外部信号とゲート電極１２０とを連結するゲートコンタクト１５２＿Ａ及び１５２＿Ｂが形成される。
ＰＭＯＳとＮＭＯＳとを横切ってゲート電極１２０が２つ形成され、その中央付近に外部信号とゲート電極１２０とを連結するゲートコンタクト１５２＿Ａ及び１５２＿Ｂが形成される。
接地線１１０と接地給電線１３２及び１３４とは互いに連結され、接地給電線とＮＭＯＳとを連結するためにソースコンタクト１５４が形成される。
図２は、図１に示したＮＯＲゲートの回路図を示す。図１及び図２を参照すれば、ゲート電極１２０を通じて入力Ａ（Ｉｎｐｕｔ＿Ａ）及び入力Ｂ（Ｉｎｐｕｔ＿Ｂ）が入力され、金属線１３６を通じて出力信号Ｏｕｔｐｕｔが出力される。ゲート電極１２０に供給される信号によってアクチブ領域１４０及びアクチブ領域１４６の左右側の領域に電流が流れるようになり、図２に示したＮＯＲゲートが形成される。
図２は、図１に示したＮＯＲゲートの回路図を示す。図１及び図２を参照すれば、ゲート電極１２０を通じて入力Ａ（Ｉｎｐｕｔ＿Ａ）及び入力Ｂ（Ｉｎｐｕｔ＿Ｂ）が入力され、金属線１３６を通じて出力信号Ｏｕｔｐｕｔが出力される。ゲート電極１２０に供給される信号によってアクチブ領域１４０及びアクチブ領域１４６の左右側の領域に電流が流れるようになり、図２に示したＮＯＲゲートが形成される。
図１のような従来のレイアウト設計では金属１３０、１３２及び１３４とアクチブ領域１４０及び１４６とを連結するためにソースコンタクト１５０及び１５４を用いる。また、連結の信頼性を高めるために２つ以上のコンタクトを用いて連結することが最近の傾向である。このようになると、不要なコンタクトの使用によって、半導体製造工程で発生しうるコンタクトイシューに脆弱になる。具体的には、コンタクトが所望の位置に形成されずに外れて形成されるなどのコンタクトイシューに脆弱になる。また、このような不要なコンタクトの使用は連結部分の抵抗値を増加させる。また、不要なコンタクトの使用は空間の不足を惹起するため、半導体セル内部の金属線配置が制約を受ける。
本発明の目的は、不要なコンタクトの配置をなくしてデュアルビアに必要な金属線の領域確保を容易にする半導体集積回路を提供することにある。
本発明の他の目的は、不要なコンタクトの使用を減らして半導体製造工程で発生しうるコンタクトイシューを解決し、抵抗値の増加を抑える半導体集積回路を提供することにある。
本発明の他の目的は、不要なコンタクトの使用を減らして半導体製造工程で発生しうるコンタクトイシューを解決し、抵抗値の増加を抑える半導体集積回路を提供することにある。
前記のような目的を達成するために、本発明の半導体集積回路は、ＭＯＳトランジスタが形成される第１アクチブ領域と、第１電圧のための第２アクチブ領域と、前記第１アクチブ領域と前記第２アクチブ領域とを電気的に直接接続するための少なくとも一つの第３アクチブ領域とを備える。
ＭＯＳトランジスタは、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタである。第１電圧は電源電圧または接地電圧である。
ＭＯＳトランジスタは、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタである。第１電圧は電源電圧または接地電圧である。
本発明の他の半導体集積回路は、ＰＭＯＳトランジスタが形成される第１アクチブ領域と、電源電圧のための第２アクチブ領域と、前記第１アクチブ領域と前記第２アクチブ領域とを電気的に直接接続するための少なくとも一つの第３アクチブ領域とを備える。
半導体集積回路は、ＮＭＯＳトランジスタが形成される第４アクチブ領域と、接地電源のための第５アクチブ領域と、第４アクチブ領域と第５アクチブ領域とを相互に電気的に連結させる第６アクチブ領域とをさらに備える。
半導体集積回路は、ＮＭＯＳトランジスタが形成される第４アクチブ領域と、接地電源のための第５アクチブ領域と、第４アクチブ領域と第５アクチブ領域とを相互に電気的に連結させる第６アクチブ領域とをさらに備える。
半導体集積回路は、電源電圧を供給する電源電圧線と、電源電圧線と第２アクチブ領域とを電気的に連結する１つ以上の第１コンタクトとをさらに備える。
また半導体集積回路は、接地電圧を供給する接地線と、接地線と第５アクチブ領域とを電気的に連結する１つ以上の第２コンタクトとをさらに備える。
また半導体集積回路は、第１アクチブ領域及び第４アクチブ領域の上に形成され、第１アクチブ領域と第４アクチブ領域とを連結する第１金属線と、第１アクチブ領域と第１金属線とを電気的に連結するように形成された１つ以上の第３コンタクトと、第４アクチブ領域と第１金属線とを電気的に連結するように形成された１つ以上の第４コンタクトとをさらに備える。ゲート電極は、第１金属線部分と平行に形成されて第１及び第４アクチブ領域を横切って形成され、第１及び第４アクチブ領域を２つ以上の領域に区分する。
また半導体集積回路は、接地電圧を供給する接地線と、接地線と第５アクチブ領域とを電気的に連結する１つ以上の第２コンタクトとをさらに備える。
また半導体集積回路は、第１アクチブ領域及び第４アクチブ領域の上に形成され、第１アクチブ領域と第４アクチブ領域とを連結する第１金属線と、第１アクチブ領域と第１金属線とを電気的に連結するように形成された１つ以上の第３コンタクトと、第４アクチブ領域と第１金属線とを電気的に連結するように形成された１つ以上の第４コンタクトとをさらに備える。ゲート電極は、第１金属線部分と平行に形成されて第１及び第４アクチブ領域を横切って形成され、第１及び第４アクチブ領域を２つ以上の領域に区分する。
本発明によれば、不要なメタルコンタクトの使用を減らすことができる。その結果、例えば図３に示した余裕空間３２０及び３２２が生じる。従って、この余裕空間３２０及び３２２を用いることにより、金属線配置の際に余裕のある効果を奏する。
また、アクチブ層と金属線との連結のためのコンタクト数を減らすことができ、コンタクトイシューを減らすことができる。
また、アクチブ層と金属線との連結のためのコンタクト数を減らすことができ、コンタクトイシューを減らすことができる。
本発明と本発明の動作性の利点、及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を示す添付図面及び添付図面に記載された内容を参照せねばならない。
以下、添付した図面を参照して本発明の望ましい実施例を説明することで、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
以下、添付した図面を参照して本発明の望ましい実施例を説明することで、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
図３は、本発明の一実施例による半導体セルレイアウトを示す図である。
また図３には、図２に示したＮＯＲゲートのためのセルレイアウトの一例を示した。まず、電源電圧線１００と接地線１１０とが平行に配置され、その間のＰＭＯＳアクチブ領域１４０及びＮＭＯＳアクチブ領域１４６にはそれぞれＰＭＯＳトランジスタ及びＮＭＯＳトランジスタが形成される。電源電圧線１００はコンタクト１６０を通じてアクチブ領域１４２と連結され、接地線１１０はコンタクト１６２を通じてアクチブ１４４と連結される。
また図３には、図２に示したＮＯＲゲートのためのセルレイアウトの一例を示した。まず、電源電圧線１００と接地線１１０とが平行に配置され、その間のＰＭＯＳアクチブ領域１４０及びＮＭＯＳアクチブ領域１４６にはそれぞれＰＭＯＳトランジスタ及びＮＭＯＳトランジスタが形成される。電源電圧線１００はコンタクト１６０を通じてアクチブ領域１４２と連結され、接地線１１０はコンタクト１６２を通じてアクチブ１４４と連結される。
電源電圧線１００のアクチブ領域１４２とＰＭＯＳアクチブ領域１４０との間に、この２つの領域を電気的に直接連結するアクチブ領域３１０が形成される。また、接地線１１０のアクチブ領域１４４とＮＭＯＳアクチブ領域１４６との間に、この２つの領域を電気的に直接連結するアクチブ領域３１２及び３１４が物理的に連結される。
また、アクチブ領域１４０にはＰＭＯＳが形成され、アクチブ領域１４６にはＮＭＯＳがそれぞれ形成される。従って、電源電圧線１００とＰＭＯＳアクチブ領域１４０とがアクチブ領域３１０を通じて連結され、接地線１１０とＮＭＯＳアクチブ領域１４６とがアクチブ領域３１２及び３１４を通じて連結される。
ＰＭＯＳアクチブ領域１４０とＮＭＯＳアクチブ領域１４６とを連結するための金属線１３６が形成される。金属線１３６とアクチブ領域１４０とを連結するためにドレインコンタクト１５６が形成され、金属線１３６とアクチブ領域１４６とを連結するためにドレインコンタクト１５８が形成される。
ＰＭＯＳアクチブ領域１４０とＮＭＯＳアクチブ領域１４６とを連結するための金属線１３６が形成される。金属線１３６とアクチブ領域１４０とを連結するためにドレインコンタクト１５６が形成され、金属線１３６とアクチブ領域１４６とを連結するためにドレインコンタクト１５８が形成される。
ＰＭＯＳとＮＭＯＳとを横切って二つのゲート電極１２０が形成され、その中央に外部信号とゲート電極１２０とを連結するゲートコンタクト１５２＿Ａ及び１５２＿Ｂが形成される。
すなわち、電源電圧線１００から流れる電流はコンタクト１６０を通じてアクチブ領域１４２に流れる。そして、前記電流はアクチブ領域１４２に直接連結されたアクチブ領域３１０を通じてＰＭＯＳトランジスタのＰＭＯＳアクチブ領域１４０に流れ、ＰＭＯＳのドレインコンタクト１５６を通じて金属線１３６に流れる。そして、ＮＭＯＳのドレインコンタクト１５８を通じてアクチブ領域１４６に流れ、アクチブ領域１４６と直接連結されたアクチブ領域３１２及び３１４を通じてアクチブ領域１４４に流れる。また、アクチブ領域１４４と連結されたコンタクト１６２を通じて接地線１１０に最終的に流れる。
すなわち、電源電圧線１００から流れる電流はコンタクト１６０を通じてアクチブ領域１４２に流れる。そして、前記電流はアクチブ領域１４２に直接連結されたアクチブ領域３１０を通じてＰＭＯＳトランジスタのＰＭＯＳアクチブ領域１４０に流れ、ＰＭＯＳのドレインコンタクト１５６を通じて金属線１３６に流れる。そして、ＮＭＯＳのドレインコンタクト１５８を通じてアクチブ領域１４６に流れ、アクチブ領域１４６と直接連結されたアクチブ領域３１２及び３１４を通じてアクチブ領域１４４に流れる。また、アクチブ領域１４４と連結されたコンタクト１６２を通じて接地線１１０に最終的に流れる。
本実施例のセルレイアウトによって、電源電圧のアクチブ領域１４２とＰＭＯＳトランジスタのアクチブ領域１４０とがアクチブ領域３１０を通じて互いに直接連結される。また、接地電圧のアクチブ領域１４４とＮＭＯＳトランジスタのアクチブ領域１４６とが複数のアクチブ領域３１２及び３１４を通じて互いに直接連結される。従って、各アクチブ領域を互いに連結させるための金属線が不要になり、上層に形成される金属線と下層に形成されるアクチブ領域とを連結させるための金属コンタクトも同様に不必要になる。従って、付加的な余裕空間３２０及び３２２が図３のように生成される。
本発明は図面に示した一実施例を参考に説明されたが、これは例示的なものに過ぎず、当業者であれば、これより各種の変形、及び均等な他の実施例が可能であるという点を理解できるであろう。よって、本発明の真の技術的な保護範囲は特許請求の範囲の技術的思想によって決まらなければならない。
本発明による半導体集積回路のセルレイアウトは、あらゆる半導体集積回路に適用可能であり、メモリシステム及び制御回路等の非メモリシステムに全て用いられる。
１００ 電源電圧線、１１０ 接地線、１２０ ゲート電極、１３６ 金属線、１４０ ＰＭＯＳアクチブ領域、１４２ 電源電圧アクチブ領域、１４４ 接地電圧アクチブ領域、１４６ ＮＭＯＳアクチブ領域、１５２＿Ａ、１５２＿Ｂ ゲートコンタクト、１５６、１５８ ドレインコンタクト、１６０、１６２ コンタクト、３１０、３１２、３１４ アクチブ領域、３２０、３２２ 余裕空間
Claims (9)
- 半導体集積回路において、
ＭＯＳトランジスタが形成される第１アクチブ領域と、
第１電圧のための第２アクチブ領域と、
前記第１アクチブ領域と前記第２アクチブ領域とを電気的に直接接続するための少なくとも一つの第３アクチブ領域と、
を備えることを特徴とする半導体集積回路。 - 前記ＭＯＳトランジスタはＰＭＯＳまたはＮＭＯＳトランジスタであることを特徴とする請求項１に記載の半導体集積回路。
- 前記第１電圧は電源電圧または接地電圧であることを特徴とする請求項１に記載の半導体集積回路。
- 半導体集積回路において、
ＰＭＯＳトランジスタが形成される第１アクチブ領域と、
電源電圧のための第２アクチブ領域と、
前記第１アクチブ領域と前記第２アクチブ領域とを電気的に直接接続するための少なくとも一つの第３アクチブ領域と、
を備えることを特徴とする半導体集積回路。 - ＮＭＯＳトランジスタが形成される第４アクチブ領域と、
接地電源のための第５アクチブ領域と、
前記第４アクチブ領域と前記第５アクチブ領域とを電気的に直接接続するための少なくとも一つの第６アクチブ領域と、
を備えることを特徴とする請求項４に記載の半導体集積回路。 - 前記電源電圧を供給する電源電圧線と、
前記電源電圧線と前記第２アクチブ領域とを電気的に接続するための少なくとも一つの第１コンタクトと、
を備えることを特徴とする請求項４に記載の半導体集積回路。 - 接地電圧を供給する接地線と、
前記接地線と前記第５アクチブ領域とを電気的に接続するための少なくとも一つの第２コンタクトと、
を備えることを特徴とする請求項５に記載の半導体集積回路。 - 前記第１アクチブ領域及び前記第４アクチブ領域の上に形成され、前記第１アクチブ領域と前記第４アクチブ領域とを接続する第１金属線と、
前記第１アクチブ領域と前記第１金属線とを電気的に接続するための少なくとも一つの第３コンタクトと、
前記第４アクチブ領域と前記第１金属線とを電気的に接続するための少なくとも一つの第４コンタクトと、
を備えることを特徴とする請求項５に記載の半導体集積回路。 - 第１金属線部分と平行に形成されて前記第１アクチブ領域と前記第４アクチブ領域とを横切って形成され、前記第１アクチブ領域と前記第４アクチブ領域とを２つ以上の領域に区分するゲート電極を備えることを特徴とする請求項８に記載の半導体集積回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0059826A KR100532464B1 (ko) | 2003-08-28 | 2003-08-28 | 액티브를 이용한 반도체 셀의 전원선 레이아웃 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005079594A true JP2005079594A (ja) | 2005-03-24 |
Family
ID=34214725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004249073A Pending JP2005079594A (ja) | 2003-08-28 | 2004-08-27 | 半導体集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20050045916A1 (ja) |
| JP (1) | JP2005079594A (ja) |
| KR (1) | KR100532464B1 (ja) |
| TW (1) | TW200509371A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8237203B2 (en) | 2008-08-19 | 2012-08-07 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8607172B2 (en) * | 2011-10-06 | 2013-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits and methods of designing the same |
| US10424574B2 (en) | 2017-01-23 | 2019-09-24 | International Business Machines Corporation | Standard cell architecture with at least one gate contact over an active area |
| US11211330B2 (en) | 2017-05-01 | 2021-12-28 | Advanced Micro Devices, Inc. | Standard cell layout architectures and drawing styles for 5nm and beyond |
| US11347925B2 (en) * | 2017-05-01 | 2022-05-31 | Advanced Micro Devices, Inc. | Power grid architecture and optimization with EUV lithography |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62119936A (ja) * | 1985-11-19 | 1987-06-01 | Fujitsu Ltd | コンプリメンタリ−ｌｓｉチツプ |
| US5923060A (en) * | 1996-09-27 | 1999-07-13 | In-Chip Systems, Inc. | Reduced area gate array cell design based on shifted placement of alternate rows of cells |
| JP3819186B2 (ja) * | 1999-09-22 | 2006-09-06 | 株式会社東芝 | スタンダードセル、半導体集積回路およびそのレイアウト方法 |
| JP2003282880A (ja) * | 2002-03-22 | 2003-10-03 | Hitachi Displays Ltd | 表示装置 |
| US6803610B2 (en) * | 2002-09-30 | 2004-10-12 | Mosaid Technologies Incorporated | Optimized memory cell physical arrangement |
-
2003
- 2003-08-28 KR KR10-2003-0059826A patent/KR100532464B1/ko not_active IP Right Cessation
-
2004
- 2004-06-16 US US10/869,409 patent/US20050045916A1/en not_active Abandoned
- 2004-08-26 TW TW093125459A patent/TW200509371A/zh unknown
- 2004-08-27 JP JP2004249073A patent/JP2005079594A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8237203B2 (en) | 2008-08-19 | 2012-08-07 | Renesas Electronics Corporation | Semiconductor device |
| US8710552B2 (en) | 2008-08-19 | 2014-04-29 | Renesas Electronics Corporation | Semiconductor device |
| US9035392B2 (en) | 2008-08-19 | 2015-05-19 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100532464B1 (ko) | 2005-12-01 |
| KR20050023530A (ko) | 2005-03-10 |
| TW200509371A (en) | 2005-03-01 |
| US20050045916A1 (en) | 2005-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7443224B2 (en) | Multi-threshold MIS integrated circuit device and circuit design method thereof | |
| US8432190B2 (en) | Semiconductor device with reduced power consumption | |
| JP5307427B2 (ja) | 半導体装置 | |
| US8499272B2 (en) | Semiconductor device based on power gating in multilevel wiring structure | |
| JP2003188361A (ja) | ゲートアレイ構造の半導体集積回路 | |
| JP4492736B2 (ja) | 半導体集積回路 | |
| US8507994B2 (en) | Semiconductor device | |
| US8445987B2 (en) | Semiconductor device having a lower-layer line | |
| US7764108B2 (en) | Electrical fuse circuit | |
| JP2005079594A (ja) | 半導体集積回路 | |
| US7884642B2 (en) | System LSI | |
| US7714363B2 (en) | Semiconductor integrated circuit for driving the address of a display device | |
| JP2009164330A (ja) | 半導体装置 | |
| CN113380832A (zh) | 带金属选件的输出缓冲电路 | |
| JP2007158035A (ja) | 半導体集積回路 | |
| JP2004006514A (ja) | ゲートアレイ半導体装置の基本セル，ゲートアレイ半導体装置，および，ゲートアレイ半導体装置のレイアウト方法 | |
| US20080067551A1 (en) | Semiconductor device having pseudo power supply wiring and method of designing the same | |
| CN112951830B (zh) | 集成电路器件、存储器和电子设备 | |
| US10418357B2 (en) | Protection circuit including a plurality of protection transistors | |
| JPH05235309A (ja) | 半導体集積回路 | |
| JP2008270429A (ja) | 半導体集積回路装置 | |
| JP2008041992A (ja) | 半導体回路装置 | |
| JP2006086456A (ja) | 論理変更用回路及びこの論理変更用回路を有する半導体装置 | |
| JPH07263561A (ja) | 半導体装置 | |
| JPS60162666A (ja) | 印字素子駆動用ｍｏｓ集積回路 |