JPS60162666A - 印字素子駆動用ｍｏｓ集積回路 - Google Patents
印字素子駆動用ｍｏｓ集積回路Info
- Publication number
- JPS60162666A JPS60162666A JP59018014A JP1801484A JPS60162666A JP S60162666 A JPS60162666 A JP S60162666A JP 59018014 A JP59018014 A JP 59018014A JP 1801484 A JP1801484 A JP 1801484A JP S60162666 A JPS60162666 A JP S60162666A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- output transistor
- grounding
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/345—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads characterised by the arrangement of resistors or conductors
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、印字素子ＮＡ勤用ＭＯ８集積回路に関し、特
に、出力トランジスタとＭＯＳロジック回路とが単一チ
ップ上に形成されたＭＯＥ？ＩＣにおいて、安定的動作
を確実に行なえるようにした印字素子駆動用ＭＯＢ集積
回路に関する。
に、出力トランジスタとＭＯＳロジック回路とが単一チ
ップ上に形成されたＭＯＥ？ＩＣにおいて、安定的動作
を確実に行なえるようにした印字素子駆動用ＭＯＢ集積
回路に関する。
従来、用いられているこの種の単一のチップ上に形成さ
れた印字素子駆動用ＭＯ８集積回路においてａ１サーマ
ルヘッド金駆動するための出力トランジスタのグランド
端子と、ＭＯＳロジック回路のグランド端子とが、単一
のチップ上に形成された集積回路基板上で接続され、同
一の１個の共通グランド端子によって外部のアース回路
に接続されていた。
れた印字素子駆動用ＭＯ８集積回路においてａ１サーマ
ルヘッド金駆動するための出力トランジスタのグランド
端子と、ＭＯＳロジック回路のグランド端子とが、単一
のチップ上に形成された集積回路基板上で接続され、同
一の１個の共通グランド端子によって外部のアース回路
に接続されていた。
このような従来構成においては、サーマルヘッドを駆動
するために出力トランジスタに大電流が流れると、集積
回路内のグランド配線の抵抗のために、ＭＯＳロジック
回路のアースレベルが変動し、ＭＯＳロジック回路に誤
動作が生じ、出力トランジスタの制御に誤り’に生じ、
誤印字が発生する原因となっていた。
するために出力トランジスタに大電流が流れると、集積
回路内のグランド配線の抵抗のために、ＭＯＳロジック
回路のアースレベルが変動し、ＭＯＳロジック回路に誤
動作が生じ、出力トランジスタの制御に誤り’に生じ、
誤印字が発生する原因となっていた。
このような、欠点を除去するための手段として、ＭＯＳ
ロジック回路のグランドラインを太くして抵抗値の小さ
い構成にすることが考えられるが、ＩＳＳ溝構造あるた
めに、現状以上にグランドラインを大きくすることは、
回路の集積度を低下させることになり、不可能なことで
あった。
ロジック回路のグランドラインを太くして抵抗値の小さ
い構成にすることが考えられるが、ＩＳＳ溝構造あるた
めに、現状以上にグランドラインを大きくすることは、
回路の集積度を低下させることになり、不可能なことで
あった。
本発明の目的は、従来技術における以上の欠点’ｋｊみ
やかに除去するための極めて効果的な手段を提供するこ
とにある。
やかに除去するための極めて効果的な手段を提供するこ
とにある。
上記目的を達成するための本発明の構成は、サーマルヘ
ッド発熱体を駆動する多数の出力トランジスタと該出力
トランジスタを夫々制御するＭＯＳロジック回路とが単
一のチップ上に形成されたＭＯＳ集積回路において、前
記ＭＯＳロジック回路のグランド配線と、前記出力トラ
ンジスタのグランド配線とが別ｇＩＡＶｃなされ、前記
ロジック回路のグランド配線用端子と前記出カドランジ
スタグランド配線用端子とが互いに独立して設けられて
いる点に特徴を有する。
ッド発熱体を駆動する多数の出力トランジスタと該出力
トランジスタを夫々制御するＭＯＳロジック回路とが単
一のチップ上に形成されたＭＯＳ集積回路において、前
記ＭＯＳロジック回路のグランド配線と、前記出力トラ
ンジスタのグランド配線とが別ｇＩＡＶｃなされ、前記
ロジック回路のグランド配線用端子と前記出カドランジ
スタグランド配線用端子とが互いに独立して設けられて
いる点に特徴を有する。
以下、図面と共に本発明による印字素子駆動用ＭＯＳ集
積回路の一実施例について詳細に説明する。
積回路の一実施例について詳細に説明する。
図面において符号１で示されるものは、全体がＭＯＳ−
ＬＳＩで構成されたＭＯＳロジック回路であり、このＭ
ＯＳロジック回路１の詳細は図面には示されていないが
、後述の出力トランジスタを制御するためのロジック制
御回路として構成されている。
ＬＳＩで構成されたＭＯＳロジック回路であり、このＭ
ＯＳロジック回路１の詳細は図面には示されていないが
、後述の出力トランジスタを制御するためのロジック制
御回路として構成されている。
ＭＯＢロジック（ロ）路１が形成されているＩＣチップ
５ａ上には、更に、出力トランジスタ３が形成されてい
る。そして、このＭＯＳロジック回路１の各出力端子２
は各出力トランジスタ５のゲートＧに接続されており、
このＭＯＳロジック回路１のグランド配線４はＭＯＳＩ
Ｃチップ５ａ上のＭＯＳロジック回路用グランド端子Ｇ
、に接続されている。
５ａ上には、更に、出力トランジスタ３が形成されてい
る。そして、このＭＯＳロジック回路１の各出力端子２
は各出力トランジスタ５のゲートＧに接続されており、
このＭＯＳロジック回路１のグランド配線４はＭＯＳＩ
Ｃチップ５ａ上のＭＯＳロジック回路用グランド端子Ｇ
、に接続されている。
出力トランジスタ３の各ソース日灯各々共通に接続され
、その共通グランド配線５は、出力トランジスタ用グラ
ンド端子Ｇ、に接続されている。
、その共通グランド配線５は、出力トランジスタ用グラ
ンド端子Ｇ、に接続されている。
出力トランジスタ用グランド端子Ｇ、は、前記ｌＯチッ
プ５ａの端部に形成され、ロジック回路用グランド端子
Ｇ、と出力トランジスタ用グランド端子Ｇ、とは、ＩＣ
チップ５ａ上において互いに独立して形成され、互い暉
電気的に干渉しないような状態に保持されている。
プ５ａの端部に形成され、ロジック回路用グランド端子
Ｇ、と出力トランジスタ用グランド端子Ｇ、とは、ＩＣ
チップ５ａ上において互いに独立して形成され、互い暉
電気的に干渉しないような状態に保持されている。
出力トランジスタ３の各ドレインＤはＩＣチップ５ａ上
に形成された出力端子６に接続されており、各出力端子
６にはサーマルヘッド発熱体７の各一端が各々接続され
ており、サーマルヘッド発熱体７の各他端は、印字用電
源９に共通に接続されている。
に形成された出力端子６に接続されており、各出力端子
６にはサーマルヘッド発熱体７の各一端が各々接続され
ており、サーマルヘッド発熱体７の各他端は、印字用電
源９に共通に接続されている。
次に、以上のように構成された工Ｃチップ５ａの集積回
路構造について述べると、第２図に示されているように
、１型基板１０の主表面に形成された出力トランジスタ
５は、ドレイン領域り、及びソース領域Ｓとが拡散領域
によって夫々構成され、ソース領域Ｓとドレイン領域り
との間には、絶縁層上に形成されたゲート電極Ｇが設け
られている。ソース領域ｓ［１１続されているソースを
極１１は、出力トランジスタ用共通グランド配線には、
他の出力トランジスタのソース電極にも共通に接続され
ており、出力トランジスタ用共通グランド配線５は出力
トランジスタ用グランド端子Ｇ。
路構造について述べると、第２図に示されているように
、１型基板１０の主表面に形成された出力トランジスタ
５は、ドレイン領域り、及びソース領域Ｓとが拡散領域
によって夫々構成され、ソース領域Ｓとドレイン領域り
との間には、絶縁層上に形成されたゲート電極Ｇが設け
られている。ソース領域ｓ［１１続されているソースを
極１１は、出力トランジスタ用共通グランド配線には、
他の出力トランジスタのソース電極にも共通に接続され
ており、出力トランジスタ用共通グランド配線５は出力
トランジスタ用グランド端子Ｇ。
に接続される。
この出力トランジスタ３の隣接位置であって、Ｐ−壓基
板１０の上面には、ＭＯＳロジック回路１が形成されて
おり、ＭＯＳロジック回路１會構成するトランジスタの
１つが示されている。このトランジスタＱは、基本的に
は出力トランジスタ３と同様の構成であり、ドレインＤ
、ゲートＧおよびソースＳから構成され、ソースＳはロ
ジック回路のグランド配線４と接続されている。ＭＯＳ
ロジック回路１ｔＪＩＪ成する他のトランジスタのソー
スも同様にして、ロジック回路のグランド配線４に共通
に接続されており、このグランド配ＩＩＦｉＩ４は、ロ
ジック回路用グランド端子Ｇ１に接続されている。
板１０の上面には、ＭＯＳロジック回路１が形成されて
おり、ＭＯＳロジック回路１會構成するトランジスタの
１つが示されている。このトランジスタＱは、基本的に
は出力トランジスタ３と同様の構成であり、ドレインＤ
、ゲートＧおよびソースＳから構成され、ソースＳはロ
ジック回路のグランド配線４と接続されている。ＭＯＳ
ロジック回路１ｔＪＩＪ成する他のトランジスタのソー
スも同様にして、ロジック回路のグランド配線４に共通
に接続されており、このグランド配ＩＩＦｉＩ４は、ロ
ジック回路用グランド端子Ｇ１に接続されている。
このように出力トランジスタ用グランド端十Ｇ。
とロジック回路用グランド端子Ｇ１とは、第２図に示さ
れる如く、互いに電気的に離間して形成されている。
れる如く、互いに電気的に離間して形成されている。
以上のような構成において、本発明による印字素子駆動
用ＭＯＥ＋集積回路を作動させて印字を行なう場合につ
いて述べると、電源をＯＮにすることにより、ＭＯ８ｔ
ｆｆシック回路１から発生するロジック制御偏号は各出
力トランジスタ５に選択的に与えられ、各出力トランジ
スタ３０オン状態に応じて各サーマルヘッド発熱体７に
電流が印加されて所冗の印字が行なわれるものである。
用ＭＯＥ＋集積回路を作動させて印字を行なう場合につ
いて述べると、電源をＯＮにすることにより、ＭＯ８ｔ
ｆｆシック回路１から発生するロジック制御偏号は各出
力トランジスタ５に選択的に与えられ、各出力トランジ
スタ３０オン状態に応じて各サーマルヘッド発熱体７に
電流が印加されて所冗の印字が行なわれるものである。
この場合、出力トランジスタ用グランド端子Ｇ。
に扛数百ｍＡの′電流が流れると共に、ロジック回路用
グランド端子Ｇ１には数ｍＡの′電流が流れるが、出力
トランジスタ用グランド端子Ｇ２とロジック回路用グラ
ンド端子Ｇ、とが互いにＩＣチップ５ａ上において直接
接続されておらず、各々が独立しているため出力トラン
ジスタに大きな電流が流れそも、ロジック回路用グラン
ド端子Ｇ、はアースレベルに保たれた管まである。従っ
て、ＭＯＳロジック回路１の決められたグランドレベル
の基板電位において安定した動作が得られ、誤動作のな
い安定した出力トランジスタのスイッチング動作が得ら
れるものである。
グランド端子Ｇ１には数ｍＡの′電流が流れるが、出力
トランジスタ用グランド端子Ｇ２とロジック回路用グラ
ンド端子Ｇ、とが互いにＩＣチップ５ａ上において直接
接続されておらず、各々が独立しているため出力トラン
ジスタに大きな電流が流れそも、ロジック回路用グラン
ド端子Ｇ、はアースレベルに保たれた管まである。従っ
て、ＭＯＳロジック回路１の決められたグランドレベル
の基板電位において安定した動作が得られ、誤動作のな
い安定した出力トランジスタのスイッチング動作が得ら
れるものである。
本発明による印字素子駆動用ＭＯ８集積回路によれば、
上述の如く、ＭＯ８集積回路チップ上に形成された出力
トランジスタとロジック回路間のアースラインにおける
相互の電気的干渉が防止され、極めて安定”した印字素
子駆動動作を行なうことができる。
上述の如く、ＭＯ８集積回路チップ上に形成された出力
トランジスタとロジック回路間のアースラインにおける
相互の電気的干渉が防止され、極めて安定”した印字素
子駆動動作を行なうことができる。
図面は本発明による印字素子駆動用ＭＯ８集積回路を示
すためのもので、第１図は全体回路を示す回路図、第２
０図は第１図における要部の集積回路栴成を示す断面図
である。 １・・・ＩＡ ＯＢロジック回路、 ２・・・出力端子、 ３・・・出力トランジスタ、 ４．５・・・グランド配線、 ５ａ・・・工０チップ、 ７・・・サーマルヘッド発熱体、
すためのもので、第１図は全体回路を示す回路図、第２
０図は第１図における要部の集積回路栴成を示す断面図
である。 １・・・ＩＡ ＯＢロジック回路、 ２・・・出力端子、 ３・・・出力トランジスタ、 ４．５・・・グランド配線、 ５ａ・・・工０チップ、 ７・・・サーマルヘッド発熱体、
Claims (1)
- サーマルヘッド発熱体全駆動する多数の出力トランジス
タと該出力トランジスタ全夫々制御するＭＯＳロジック
回路とが単一のチップ上に形成されたｙｏｓ集積回路に
おいて、前記ＭＯＩ３０シック回路のグランド配線と、
前記出力トランジスタのグランド配線とが別個になされ
、前記ロジック回路のグランド配線用端子と前記出カド
ランジスタグランド配線用端子とが互いに独立して設け
られていることを特徴とする印字素子駆動用ＭＯ８集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59018014A JPS60162666A (ja) | 1984-02-02 | 1984-02-02 | 印字素子駆動用ｍｏｓ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59018014A JPS60162666A (ja) | 1984-02-02 | 1984-02-02 | 印字素子駆動用ｍｏｓ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60162666A true JPS60162666A (ja) | 1985-08-24 |
Family
ID=11959812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59018014A Pending JPS60162666A (ja) | 1984-02-02 | 1984-02-02 | 印字素子駆動用ｍｏｓ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60162666A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3906484A1 (de) * | 1989-03-01 | 1990-09-20 | Siemens Ag | Thermodruckerkopf |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5848449B2 (ja) * | 1980-04-21 | 1983-10-28 | 日本鋼管株式会社 | サイロ |
-
1984
- 1984-02-02 JP JP59018014A patent/JPS60162666A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5848449B2 (ja) * | 1980-04-21 | 1983-10-28 | 日本鋼管株式会社 | サイロ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3906484A1 (de) * | 1989-03-01 | 1990-09-20 | Siemens Ag | Thermodruckerkopf |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937649A (en) | Semiconductor integrated circuit having a capacitor for stabilizing a voltage at a power supplying wiring | |
| US6703863B2 (en) | Level shift circuit | |
| KR19990071560A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| JPH0828480B2 (ja) | 半導体集積回路装置 | |
| US7547946B2 (en) | MOS semiconductor device with low ON resistance | |
| JPS6247156A (ja) | 絶縁ゲ−ト型半導体装置 | |
| US4723081A (en) | CMOS integrated circuit protected from latch-up phenomenon | |
| JPH1065146A (ja) | 半導体集積回路装置 | |
| JPS60162666A (ja) | 印字素子駆動用ｍｏｓ集積回路 | |
| JPH07114279B2 (ja) | 半導体装置 | |
| KR940004455B1 (ko) | Cmos 반도체 집적 회로 장치 | |
| JPH0630377B2 (ja) | 半導体集積回路装置 | |
| JP2002353406A (ja) | 半導体装置 | |
| EP0146356B1 (en) | Static memory cell having electrical elements on two levels | |
| JP2005079594A (ja) | 半導体集積回路 | |
| JPH09260660A (ja) | トランジスタ | |
| JPH0191470A (ja) | 入力保護回路 | |
| RU2025829C1 (ru) | Интегральная схема на комплементарных моп-транзисторах | |
| JPH08316426A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JP3218437B2 (ja) | 半導体集積回路装置 | |
| JPH0255953B2 (ja) | ||
| JP2551499B2 (ja) | 半導体集積回路装置 | |
| JPH0420117A (ja) | 半導体集積回路 | |
| JP2004006868A (ja) | 半導体集積回路装置 | |
| JPH1084073A (ja) | 半導体装置 |