JPS6247156A

JPS6247156A - 絶縁ゲ−ト型半導体装置

Info

Publication number: JPS6247156A
Application number: JP60187008A
Authority: JP
Inventors: Masaki Sato; 正毅佐藤; Shigeru Atsumi; 渥美　滋
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-08-26
Filing date: 1985-08-26
Publication date: 1987-02-28
Also published as: JPH0255950B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］この発明は絶縁ゲート型トランジスタにより構成される
半導体装置に係り、特に微細化されたトランジスタを使
用する絶縁ゲート型半導体装置に関する。

［発明の技術的背景とその問題点］半導体装置の分野において、ＭＯ８型集積回路の素子の
微細化には目覚ましいものがある。特に、ＭＯＳトラン
ジスタのスイッチング速度の改善の観点からチャネル長
の縮小化が図られている。しかしながら、チャネル長が
縮小されるのに伴い、素子特性の面から次のような問題
が生じている。

まず、一つにはチャネル長が減少するにつれて短チヤネ
ル領域でのトランジスタの閾値電圧が浅くなる、いわゆ
るショートチャネル効果が生じる。

具体的には、ゲートチャネル長しと閾値電圧ｖｔｈとの
関係を示す第６図の特性曲線図のように、類チャネル領
域でトランジスタのＷ４１ｍ電圧ｖｔｈが急激に低下し
、素子の製造工程での僅かな変化によって閾値電圧が大
幅に変動する。これはソース、ドレイン領域間の間隔が
短くなるため、チャネル領域おいて、ソース、ドレイン
領域の近傍に生じる空乏層の影響が無視できなくなり、
その結果、実効的にチャネル領域表面を反転させるに要
するゲート電圧が低くなることにより説明される。一般
に、チャネル領域を形成する基板の電位はソース領域の
電位と等しいか、もしくは非常に近いので、ソース、ド
レイン領域間の電界は集中的にドレイン領域近傍のチャ
ネル領域表面で強くなる。従って、閾値電圧の低下に及
ぼす影響もこの部分で最も強くなる。

また、チャネル長が減少するにつれ、ソース、ドレイン
領域間に印加される電圧によりチャネル領域に生じる電
界が強くなり、その結果、チャネル電流によりインパク
トアイオニゼーションの起こる確率が大きくなる。この
インパクトアイオニゼーションで発生ずるニレクロンま
たはホールの一部は半導体基板とゲート絶縁物間のエネ
ルギー障壁を越えてゲート絶縁物の中に飛込み、グーミ
ル電極に流れ出してゲート電流を生じさせるが、その一
部はゲート絶縁物内にトラップされて溜る。

これによりトランジスタの閾値電圧の変動、あるいはチ
ャネルコンダクタンスの変化等、トランジスタの動作特
性が変化し、デバイスの信頼性を損う大きな原因となる
。しかるにソース、ドレイン領域間の電界は集中的にド
レイン領域近傍のチャネル領域で強くなるため、インパ
クトアイオニゼーションは主としてこの領域で起こる。

このようなことから、第７図の断面図に示すように、ド
レイン領域を形成する不純物領域のうちチャネル領域に
近い領域に不純物濃度が比較的低い領域を設けたＬＤＤ
　（ライトリ−・ドープド・ドレイン）構造のＭＯＳト
ランジスタが開発されている。すなわち、第７図におい
て８０は例えばＰ型の半導体基板であり、この基板８０
中のフィールド絶縁ＩＩ！８１で分離された島領域には
ソース領域となるＮ型不純物拡散領域８２と８３、ドレ
イン領域となるＮ型不純物拡散領域８４と８５が互いに
分離して設けられている。ここでソース、ドレイン領域
を構成するＮ型不純物拡散領１ｉｉ２８２ないし８５の
うち、領域８２と８４とは比較的不純物濃度が高いＮ＋
型領領域あり、その濃度は例えば〜１０２０／ｃｍ３程
度にされている。これに対して領域８３と８５とは比較
的不純物濃度が低いＮ−型領域であり、その濃度は例え
ば〜１ｏ１８／Ｃｍ３程度にされている。これらソース
、ドレイン領域間の基板８０上にはゲート絶縁膜８６を
介してゲート電極８７が設けられている。そして全面に
層間絶縁膜８８が設けられていると共に、この絶縁膜８
８にはコンタクトホール８９を介して、前記ソース、ド
レイン領域８２．８４それぞれと接続するアルミニュー
ムによる配線９０が設けられている。

このような構造のＭＯＳトランジスタでは、チャネル領
域に接する部分のドレイン領域が不純物濃度の低いＮ型
不純物拡散領域８５にされているので、ソース、ドレイ
ン間に印加される電圧の一部をこの部分で受は持つこと
ができ、ドレイン領域近傍のチャネル領域に集中してい
た電界を弱めることができる。従って、上記のようなチ
ャネル長の減少による閾値電圧の変動やデバイスの信頼
性を改善することができる。

しかしながら、第７図のような構造のＭＯＳトランジス
タにあっては、チャネル領域に接するソース、ドレイン
領域が低濃度不純物拡散領域で構成されているため、必
然的にその部分の抵抗値が高くなる。このため、トラン
ジスタのスイッチング速度が低下し、高速性を損う原因
となる。このトランジスタのソース、ドレイン領域の低
濃度化による抵抗値の増大現象は、特にトランジスタが
何段にもわたって直列接続された場合に著しく動作速度
を低下させることになる。すなわち第８図は上記のよう
にソース、ドレイン領域それぞれが高濃度拡散領域と低
濃度拡散領域とで構成された２個のエンハンスメント型
ＮチャネルＭＯ８ｌ−ランジスタ　１０１および１０２
と、負荷用のデプレッション型ＮチャネルＭＯＳトラン
ジスタ　１０３を用いて２人力のＮＡＮＤ回路を構成し
た場合の素子構造を示す断面図である。図において１１
０はＰ型半導体基板、１１１および１１２は一方のＭｏ
８　ｌ〜ランジスタ　１０２のソース領域を構成する高
濃度および低濃度のＮ型不純物拡散領域、１１３および
１１４はこのＭｏＳトランジスタ　１０２のドレイン領
域を構成する高濃度および低濃度のＮ型不純物拡散領域
、１１５はこのＭＯＳトランジスタ　１０２のゲート電
極、１１６および１１７は他方のＭＯＳトランジスタ　
１０１のソース領域を構成する高濃度および低濃度のＮ
型不純物拡散領域、１１８および１１９はこのＭＯＳト
ランジスタ　１０１のドレイン領域を構成する高濃度お
よび低濃度のＮ型不純物拡散領域、１２０はこのＭｏ８
　ｔ−ランジスタ　１０１のゲート電極、１２１は負荷
用のＭＯＳトランジスタ　１０３のソース領域であるＮ
型不純物拡散領域、１２２はこのＭＯＳトランジスタ　
１０３のドレイン領域であるＮ型不純物拡散領域、１２
３はこのＭＯＳトランジスタ　１０３のチャネル拡散領
域、１２４はゲート電極である。そして上記Ｎ型不純物
拡散領域１２２は高電位の電源電圧ＶＤＤに、Ｎ型不純
物拡散領域１１１は低電位の電源電圧Ｖｎｓにそれぞれ
接続され、ゲート電極１２０．１１５には入力信号Ａ１
、Ａ２がそれぞれ入力され、Ｎ型不純物拡散領域１１３
と１１６が共通接続され、さらにゲートＮ極１２４とＮ
型不純物拡散領域１２１および１１８が共通接続されて
ここから上記入力信号Ａ１、Ａ２に応じた論理の出力信
号ＶＯｕｔが取り出されるようになっている。

このような素子構造を持つ２人力ＮＡＮＤ回路の等何回
路を第９図に示す。第９図において、ＭＯＳトランジス
タ　１０１．１０２のソース、ドレインに三角印を付し
た箇所が上記のような低濃度Ｎ型不純物拡散領域を持つ
構造にされ、この部分で抵抗値が高くなっている。この
２人力ＮＡＮＤ回路では、入力信号Ａ１、Ａ２として例
えば゛０″レベルまたは“１°°レベルの論理レベルに
対応してＶｓｓまたはＶＤＤの電圧が入力され、出力信
号ｖｏｕｔとして肉入力信号Ａｌ、Ａ２のＮＡＮＤ論理
信号が出力される。すなわち、電源電圧ＶＤＤ、Ｖｓｓ
として例えば通常の５ＶおよびＯｖが使用される場合、
信号Ａ１をゲート入力とするエンハンスメント型ＭＯ８
ｉ−ランジスタ　１０１のドレイン領域側には、デプレ
ッション型ＭＯＳトランジスタ　１０３を介して５Ｖの
電圧が印加され、入力信号ＡＩ、Ａ２の論理レベルに応
じてＭＯＳトランジスタ　１０１．１０２が導通制御さ
れ、ＭＯＳトランジスタ　１０１．１０２が共に導通し
た場合には出力信号ｙ　ｏｕｔとしてＯｖが出力され、
ＭＯＳトランジスタ　１０１．１０２のうちいずれか一
方が非導通の場合には出力信号Ｖｏｕｔとして５Ｖが出
力される。ここで上記両ＭＯ８）−ランジスタ　１０１
．１０２はそれぞれＬＤＤ構造にされているので、各ソ
ース、ドレイン領域部分でそれぞれ高い抵抗値を持つこ
とになる。そしてこれら抵抗は信号Ｖｏｕｔの出力端子
とＶｓｓとの間に直列接続されることになり、これらの
抵抗はＶＯｕｔを５ＶからＯｖに放電する際の放電動作
を妨げる。従って、このＮＡＮＤ回路の動作速度は著し
く低下することになる。この速度低下は、信号ｖｏｕｔ
の出力端子とＶｓｓとの間に直列接続されるＭＯＳトラ
ンジスタの数が増加するのに伴って増す。このようなこ
とはデプレッション型の負荷用ＭＯ８ｔ−ランジスタを
使用する回路のみならず、高電位の電源電圧ＶＤＤ側に
ＰチャネルＭＯ８ｌ−ランジスタを設けるようにした０
ＭＯ８構造の回路でも同様である。

［発明の目的］この発明は上記のような事情を考慮してなされたもので
ありその目的は、微細化された絶縁ゲート型トランジス
タを使用する半導体装置において、各トランジスタの特
性を損うことなしに動作速度の向上を図ることができる
絶縁ゲート型半導体装置を提供することにある。

［発明の概要］この発明では、出力端子に直接に接続されたＮチャネル
トランジスタのドレイン領域の一部を不純物濃度が比較
的低い拡散領域で構成し、このＮチャネルトランジスタ
のソース領域を不純物ｍ度が比較的高い拡散領域のみで
構成し、このＮチャネルトランジスタと低電位との間に
接続される他のＮチャネルトランジスタのドレイン領域
およびソース領域それぞれを不純物濃度が比較的高い拡
散領域のみで構成するようにしている。すなわち、微細
化された絶縁ゲート型トランジスタにおいて、インパク
トアイオニゼーションが問題となるのはドレイン領域に
高電位である電源電圧が直接印加される部分のみである
ことに着目し、高電位の電源電圧が直接印加される位置
である出力端子に直接に接続されたＮチャネルトランジ
スタのドレイン領域の一部を不純物濃度が比較的低い拡
散領域で構成することにより、出力端子と低電位の電源
との間に挿入される抵抗の値を大幅に減少させ、これに
より回路の動作速度を向上させるＪ：うにしている。

［発明の実施例］以下、図面を参照してこの発明の詳細な説明する。

第１図はこの発明に係る絶縁ゲート型半導体装置の一実
施例による素子構造を示す断面図あり、この発明を２人
力ＮＡＮＤ回路に実施したものである。図において１０
はＰ型半導体基板である。この基板１０はフィールド絶
縁膜１１で分離され、三箇所の島領域１２．１３．１４
が形成されている。このうち一つの島領域１２には不純
物濃度が比較的高くされ、ＭＯＳトランジスタのソース
、ドレイン領域となる一対のＮ型不純物拡散領域１５お
よび１６が互いに分離して形成されている。これら領域
１５および１６間の基板１０上には図示しないゲート絶
縁膜を介してゲート電極１７が設けられている。島領域
１３には、不純物濃度が比較的高くされ、ＭＯＳトラン
ジスタのソース、ドレイン領域となる一対のＮ型不純物
拡散領！＃１１８および１９が互いに分離して形成され
、さらにトレイン領域となる一方のＮ型不純物拡散領域
１９のチャネル領域側にはこの領域１９と接するように
、ドレイン領域の一部となり不純物濃度が比較的低くさ
れたＮ型不純物拡散領域２０が形成されている。そして
上記領域１８および２０間の基板１０上には図示しない
ゲート絶縁膜を介してゲート電極２１が設けられている
。さらに残りの島領域１４には、不純物濃度が比較的高
くされ、Ｍｏ８　ｔ−ランジスタのソース、ドレイン領
域となる一対のＮ型不純物拡散領域２２および２３が互
いに分離して形成されている。上記両頭域２２と２３間
の基板１０には、基板と同一導電型、すなわちＰ型の不
純物拡散領域２４が形成されている。また領域２２およ
び２３間の基板１０上には図示しないゲート絶縁膜を介
してゲート電極２５が設けられている。ここで上記Ｎ型
不純物拡散領域のうち不純物濃度が比較的高くされてい
る領域はその濃度が例えば〜１０２０／Ｃｍ３程度にさ
れ、不純物濃度が比較的低くされている領域はその濃度
が例えば〜１０１８／Ｃｍ３程度にされている。

そして上記Ｎ型不純物拡散領１ＩＦｌｉ２３は高電位の
電源電圧ＶＤＤに、Ｎ型不純物拡散領域１５は低電位の
電源電圧Ｖｓｓにそれぞれ接続され、ゲート電極２１．
１７には入力信号ＡＩ、Ａ２がそれぞれ入力され、Ｎ型
不純物拡散領域１６と１８が共通接続され、さらにゲー
ト電極２５とＮ型不純物拡散領域２３および１９が共通
接続されてここから上記入力信号Ａ１、Ａ２に応じた論
理の出力信号■Ｏｕｔが取り出されるようになっている
。

第２図は上記実施例半導体装置の等価回路図である。図
においてＭＯＳトランジスタ３１は前記島領域１３に形
成され、ゲートに信号Ａ１が供給されるエンハンスメン
ト型のものであり、同様にＭＯＳトランジスタ３２は前
記島領域１２に形成され、ゲートに信号Ａ２が供給され
るエンハンスメント型のものであり、さらにＭｏＳトラ
ンジスタ３３は前記島領域１４に形成され、ゲートがソ
ースに接続された負荷用のデプレッション型のものであ
る。

このような２人力ＮＡＮＤ回路において、図中丸印を付
して示すように、出力信号ｖｏｕｔの端子に直接接続さ
れているＮチャネルＭＯＳトランジスタ３１のドレイン
のみが上記のような高！１度と低濃度のＮ型不純物拡散
領域を持つ構造にされ、この部分でのみ抵抗値が高くな
っている。このため、信号ｖｏｕｔの出力端子とＶｓｓ
との間に接続される抵抗はこの抵抗の一つになり、ｙｏ
ｕｔを５ＶからＯＶに放電する際の放電速度を従来より
も十分に速くすることができる。従って、動作の高速化
を達成することができる。

またトランジスタの微細化によるドレイン領域近傍での
インパクトアイオニゼーションによる特性の劣化が最も
問題になる出力信号ｖｏｕｔに直接接続されたＭＯＳト
ランジスタ３１については、そのドレイン領域がＬＤＤ
構造にされているのでホットキャリアの発生による信頼
性の低下を防止することができる。

第３図は上記実施例の装置を３人力ＮＡＮＤ回路に実施
した場合の等価回路図である。この実施例による回路で
は、前記第２図回路において信号Ａ２がゲートに供給さ
れるＭＯＳトランジスタ３２とＶｓｓとの間に、ソース
、ドレイン領域がＭｏ８　ｔ−ランジスタ３２と同様に
高濃度のＮ型不純物拡散領域のみで構成されたエンハン
スメント型のＮチャネルＭＯＳトランジスタ３４を挿入
し、このＭｏ３　ｌ−ランジスタ３４のゲートに入力信
号Ａ３を供給するようにしたものである。この場合にも
信号ｙｏｕｔの出力端子とＶｓｓとの間に接続される抵
抗はＭＯＳトランジスタ３１のドレイン部分のみになり
、ｖｏｕｔを５ＶからＯＶに放電する際の放電速度を従
来よりも十分に速くすることができ、これにより動作の
高速化を達成することができる。

さらにトランジスタの微細化によるドレイン領域−近傍
でのインパクトアイオニゼーションによる特性の劣化に
ついても、この問題が最も大きい出力信号ｙｏｕｔに直
接に接続されたＭｏＳトランジスタ３１については、そ
のドレイン領域がＬＤＤ構造にされているのでホットキ
ャリアの発生による信頼性の低下を防止することができ
る。

第４図はこの発明に係る絶縁ゲート型半導体装置の他の
実施例による素子構造を示す断面図あり、この発明を２
人力の０ＭＯ８−ＮＡＮＤ回路に実施したものである。

この実施例装置でもＰ型半導体基板４０が使用され、こ
の基板４０にはＮウェル領域４１が形成されている。Ｐ
型の基板４０にはフィールド絶縁１１Ｑ４２で分離され
た三箇所の島領域４３．４４が形成されている。このう
ち一つの出頭ｌＴ！１４３には不純物濃度が比較的高く
され、ＭＯＳトランジスタのソース、ドレイン領域とな
る一対のＮ型不純物拡散領域４５および４６が互いに分
離して形成されている。これら領域４５および４６間の
基板４０上には゛′図示しないゲート絶縁膜を介してゲ
ート電極４７が設（プられている。もう一つの島領域４
４には、不純物濃度が比較的高くされ、ＭｏＳトランジ
スタのソース、ドレイン領域となる一対のＮ型不純物拡
散領域４８．４９および基板４０に対してコンタク１〜
を１ｑるためのＮ型不純物拡散領域５０がそれぞれ分離
して形成され、さらにドレイン領域となる上記Ｎ型不純
物拡散領域４９のチャネル領域側にはこの領域４９と接
するように、トレイン領域の一部となり不純物濃度が比
較的低くされたＮ型不純物拡散領１成５１が形成されて
いる。そして上記領域４８および５１間の基板４０上に
は図示しないゲート絶縁膜を介してゲート電極５２が設
けられている。そしてこの場合にも上記Ｎ型不純物拡散
領域のうち不純物濃度が比較的高くされている領域はそ
の濃度が例えば〜１０２０／ａｍ３程度にされ、不純物
濃度が比較的低くされている領域はその濃度が例えば〜
１０１８／ｃｍ３程度にされている。

＝１７− Ｎウェル領域４１にはフィールド絶縁膜４２で分離され
た三箇所の出頭［５３，５４が形成されている。

このうち一つの出頭Ｖｉ５３にはＭＯＳトランジスタの
ソース、ドレイン領域となる一対のＰ型不純物拡散領域
５５．５６およびＮウェル領域４１に対してコンタクト
を得るためのＰ型不純物拡散領域５７がそれぞれ分離し
て形成されている。上記領域５５および５６間のＮウェ
ル領域４１上には図示しないグー１へ絶縁膜を介してグ
ー１〜電極５８が設けられている。

もう一つの島領域５４にもＭＯＳトランジスタのソース
、ドレイン領域となる一対のＰ型不純物拡散領域５９お
よび６０が互いに分離して形成されている。

そして上記領域５９および６０間のＮウェル領Ｍ４１上
には図示しないゲート絶縁膜を介してゲート電極６１が
設けられている。

上記Ｐ型不純物拡散領域６１．５５および５７はそれぞ
れ高電位の電源電圧■ＤＤに、Ｎ型不純物拡散領域４５
および５０はそれぞれ低電位の電源電圧Ｖｓｓにそれぞ
れ接続され、ゲート電極６１および５２には入力信号Ａ
１が、ゲート電極５８および４７には入力信号Ａ２がそ
れぞれ入力され、さらにＮ型不純物拡散領域４６と４８
が共通接続され、Ｎ型不純物拡散領域４９とＰ型不純物
拡散領域５６と６０が共通接続されここから上記入力信
号Ａ１、Ａ２に応じた論理の出力信号■Ｏｕｔが取り出
される。

第５図は上記実施例半導体装置の等価回路図である。図
においてＭＯＳトランジスタ７１は前記島領域４４に形
成され、ゲートに入力信号Ａ１が供給されるエンハンス
メント型でＮチャネルのものであり、ＭＯＳトランジス
タ７２は前記出頭１ｄ４３に形成され、ゲートに入力信
号Ａ２が供給されるエンハンスメント型でＮチャネルの
ものであり、さらにＭＯＳトランジスタ７３は前記島領
域５４に形成され、ゲートに入力信号Ａ１が供給される
エンハンスメント型でＰチャネルのものであり、ＭＯＳ
トランジスタ７４は前記島領域５３に形成され、ゲート
に入力信号Ａ２が供給されるエンハンスメント型でＰチ
ャネルのものである。

このような２人力ＮＡＮＤ回路において、図中丸印を付
して示すように、出力信号ｙｏｕｔの端子に直接接続さ
れているＮチャネルＭＯ８Ｉ−ランジスタフ１のドレイ
ンのみが上記のように高濃度と低濃度のＮ型不純物拡散
領域とから構造にされ、この部分でのみ抵抗値が高くな
っている。従って、この実施例でも、信号ＶＯｕｔの出
力端子とＶｓｓとの間に接続される抵抗はこの抵抗の一
つになり、■ｏｕｔを５ＶからＯＶに放電する際の放電
速度を従来よりも十分に速くすることができ、動作の高
速化を達成することができる。

またトランジスタの微細化によるドレイン領域近傍での
インパクトアイオニゼーションによる特性の劣化につい
ては、出力信号Ｖｏｕｔに直接接続され、最も問題とな
るＭＯＳトランジスタ７１のトレイン領域がＬＤＤ構造
にされているので、ホットキャリアの発生による信頼性
の低下を防止することができる。

なお、この実施例装置の場合にも、信号Ｖｏｕｔの出力
端子とＶｓａとの間のＮチャネルＭＯＳトランジスタの
段数が多くなるにつれ、その効果は従来に比べて大きく
なる。

［発明の効果］以上説明したようにこの発明によれば、微細化された絶
縁ゲート型トランジスタを使用する半導体装置において
、各トランジスタの特性を損うことなしに動作速度の向
上を図ることができる絶縁ゲート型半導体装置を提供す
ることができる。

【図面の簡単な説明】

第１図はこの発明に係る絶縁ゲート型半導体装置の一実
施例による素子構造を示す断面図、第２図は上記実施例
半導体装置の等価回路図、第３図は上記実施例の装置を
３人力ＮＡＮＤ回路に実施した場合の等価回路図、第４
図はこの発明に係る絶縁ゲート型半導体装置の他の実施
例による素子構造を示す断面図、第５図はその等価回路
図、第６図はＭＯＳトランジスタにおけるゲートチャネ
ル長と閾値電圧との関係を示す特性曲線図、第７図はＬ
ＤＤ構造のＭＯＳトランジスタの断面図、第８図は従来
のＮＡＮＤ回路の素子構造を示す断面図、第９図はその
等価回路である。１０・・・Ｐ型の半導体基板、１５．１６．１８．１９
．２２゜２３・・・高濃度のＮ型拡散領域、２０・・・
低ｍｖのＮ型拡散領域、１７．２１．２５・・・ゲート
電極。

Claims

【特許請求の範囲】

（１）複数個の絶縁ゲート型トランジスタからなり入力
信号に対応して所望の論理値を出力端子から出力信号と
して出力する絶縁ゲート型半導体装置において、上記出
力端子に直接接続されたＮチャネルトランジスタのドレ
イン領域の一部を不純物濃度が比較的低い拡散領域で構
成し、このＮチャネルトランジスタのソース領域を不純
物濃度が比較的高い拡散領域で構成し、このＮチャネル
トランジスタと低電位との間に接続される他のＮチャネ
ルトランジスタのドレイン領域およびソース領域それぞ
れを不純物濃度が比較的高い拡散領域のみで構成するよ
うにしたことを特徴とする絶縁ゲート型半導体装置。
（２）前記出力端子と高電位との間にＮチャネルの負荷
トランジスタが挿入されている特許請求の範囲第１項に
記載の絶縁ゲート型半導体装置。
（３）前記出力端子と高電位との間にはゲートに入力信
号が供給されるＰチャネルトランジスタが挿入されてい
る特許請求の範囲第１項に記載の絶縁ゲート型半導体装
置。