KR20040088913A - 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬시간을 조절하는 셀프 리프레쉬 방법 - Google Patents

반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬시간을 조절하는 셀프 리프레쉬 방법 Download PDF

Info

Publication number
KR20040088913A
KR20040088913A KR1020030023353A KR20030023353A KR20040088913A KR 20040088913 A KR20040088913 A KR 20040088913A KR 1020030023353 A KR1020030023353 A KR 1020030023353A KR 20030023353 A KR20030023353 A KR 20030023353A KR 20040088913 A KR20040088913 A KR 20040088913A
Authority
KR
South Korea
Prior art keywords
refresh
temperature
memory device
semiconductor memory
self
Prior art date
Application number
KR1020030023353A
Other languages
English (en)
Inventor
이동우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030023353A priority Critical patent/KR20040088913A/ko
Publication of KR20040088913A publication Critical patent/KR20040088913A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬 시간을 조절하는 셀프 리프레쉬 방법이 개시된다. 본 발명에 의한 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬 시간을 조절하는 셀프 리프레쉬 방법은, (a) 외부 제어 신호에 응답하여 온도 보상 리프레쉬 명령을 출력하는 단계; (b) 메모리 내부의 온도가 설정된 온도 이하일 때, 노말 리프레쉬 모드로 동작하는 단계; (c) 메모리 내부의 온도가 상기 설정된 온도 보다 높을 때, 온도 보상 셀프 리프레쉬 모드로 전환하는 단계; (d) 하나의 리프레쉬 사이클당 복수의 워드라인을 인에이블시키는 단계; 및 (e) 메모리 내부의 온도가 설정된 온도 이하일 때, 상기 (b) 단계로 리턴하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의한 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬 시간을 조절하는 셀프 리프레쉬 방법은 반도체 메모리 장치의 내부 온도 변화에 따라 한 사이클당 인에이블되는 워드라인의 수를 변화시켜, 고온 동작시 리프레쉬 시간을 단축시킬 수 있는 장점이 있다.

Description

반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬 시간을 조절하는 셀프 리프레쉬 방법{Self refresh method for adjusting refresh time according to the internal temperature of a semiconductor memory device}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히, 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬 시간을 조절하는 셀프 리프레쉬 방법에 관한 것이다.
일반적으로, 반도체 메모리 장치는 정보 저장을 위한 복수의 메모리셀 어레이들을 포함한다. 반도체 메모리 장치는 메모리셀들 중 특정 메모리셀에 기록된 정보를 읽어 내거나 또는 원하는 정보를 기입하기 위한 장치이다. 반도체 메모리 장치는 동적 랜덤 액세스 메모리(dynamic random access memory, 이하, DRAM이라 함)와 정적 랜덤 액세스 메모리(static random access memory, 이하, SRAM이라 함)로 크게 분류된다. SRAM의 정보 저장용 단위 셀들 각각은 래치 구조(Latching Mechanism)를 구성하는 4개의 트랜지스터들에 의해서 구현된다. 만일 전원이 차단되지 않으면 SRAM의 단위 셀들에 저장된 데이터는 지워지지 않는다. 따라서, SRAM에서는 리프레쉬(refresh) 동작이 필요하지 않다.
반면에, DRAM의 정보 저장용 단위 셀들 각각은 한 개의 트랜지스터와 한 개의 캐패시터에 의해서 구현된다. 그리고, 데이터는 캐패시터에 저장된다. 반도체 기판에 형성된 캐패시터는 주변 회로들로부터 완전하게 분리되지 않기 때문에, 캐패시터에 저장된 데이터가 누설 전류에 의하여 변경될 수 있다. 따라서, DRAM의 경우 메모리셀에 저장된 데이터를 주기적으로 재충전하기 위한 리프레쉬 동작이 요구된다. 반도체 메모리 장치의 셀프 리프레쉬 동작은 외부로부터 인가되는 명령에 의해 내부 어드레스 발생장치가 연속적으로 각 워드 라인에 대응하는 내부 어드레스를 발생시킴으로써 수행된다.
한편, DSC/DVC, 이동 전화 등과 같은 디지털 장비에서 사용되는 DRAM의 경우 응용 주문형 집적회로(application-specific IC, 이하, ASIC라 함) 또는 CPU와의 SIP(system in package)화가 최근의 동향이고, CPU 또는 ASIC의 성능도 점차적으로 증가되고 있다. CPU 또는 ASIC이 고성능화 됨에 따라 그 동작 주파수가 증가되어, CPU의 발산 열이 증가되고 있다. 또, DRAM 역시 고성능화 됨에 따라 DRAM 자체의 발산 열이 점점 증가되고 있고, 그 결과, DRAM은 상당히 높은 온도 하에서 동작할 것으로 예상된다. 특히, 디지털 장비의 특성상 시스템 자체의 공간 제한으로 인해히트 싱크(heat sink) 등과 같은 방열장치를 설치하는 것이 어려워질 것으로 예상된다.
일반적으로, DRAM 코어를 포함하는 반도체 메모리 장치는 저온에서 동작할 때 보다 고온에서 동작할 때, 저장된 데이터가 손실되기 쉽다. 따라서, 고온에서 동작할 때는 DRAM의 리프레쉬 간격을 짧게 하고, 저온에서는 DRAM의 리프레쉬 간격을 길게 해 줄 필요가 있다. 종래에는 온도 센서에 의해 DRAM의 온도를 측정하고, DRAM의 온도 변화에 따라 DRAM의 리프레쉬 간격을 조정하였다. 그러나, 종래의 이러한 방법은 저온에서 DRAM의 전력 소모를 감소시키는 것이 주된 목적이었기 때문에, 고온 동작시 DRAM의 안정된 동작을 보장할 수 없었다. 또한, DRAM내의 전체 메모리 셀 어레이들을 한 번 리프레쉬 하는데 걸리는 시간이 소정 시간으로 규정되어 있기 때문에, 고온 동작시 DRAM의 리프레쉬 간격을 단축시키는데는 한계가 있었다. 따라서, 종래의 방법에서는 실질적으로 가장 높은 온도에서 동작할 때 DRAM의 안정된 동작을 보장할 수 없는 문제점이 있었다.
본 발명이 이루고자하는 기술적 과제는, 반도체 메모리 장치의 내부 온도 변화에 따라 한 사이클당 인에이블되는 워드라인의 수를 변화시켜 리프레쉬 시간을 조절하는 셀프 리프레쉬 방법을 제공하는데 있다.
도 1은 본 발명에 따른 셀프 리프레쉬 방법이 적용되는 반도체 메모리 장치를 나타내는 블록도이다.
도 2는 본 발명의 일실시예에 따른 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬 시간을 조절하는 셀프 리프레쉬 과정을 나타내는 플로우차트이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일실시예에 따른 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬 시간을 조절하는 셀프 리프레쉬 방법은, (a) 외부 제어 신호에 응답하여 온도 보상 리프레쉬 명령을 출력하는 단계; (b) 메모리 내부의 온도가 설정된 온도 이하일 때, 노말 리프레쉬 모드로 동작하는 단계; (c) 메모리 내부의 온도가 상기 설정된 온도 보다 높을 때, 온도 보상 셀프 리프레쉬 모드로 전환하는 단계; (d) 하나의 리프레쉬 사이클당 복수의 워드라인을 인에이블시키는 단계; 및 (e) 메모리 내부의 온도가 설정된 온도 이하일 때, 상기 (b) 단계로 리턴하는 단계를 포함하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명에 따른 셀프 리프레쉬 방법이 적용되는 반도체 메모리 장치를 나타내는 블록도이다.
도 1과 같이, 반도체 메모리 장치(100)는 커맨드 디코더(103), 온도 검출 센서(104), 리프레쉬 제어부(105), 내부 어드레스 발생기(106), 로우 어드레스 버퍼(107), 스위치(108), 로우 디코더(109), 메모리 셀 어레이(110), 센스 앰프(111), 칼럼 디코더(112), 및 칼럼 어드레스 버퍼(109)를 포함한다.
상기 커맨드 디코더(103)는 제어핀(101)을 통하여 외부로부터 입력되는 제어신호들(/CS, /RAS, /CAS, /WE)에 응답하여 온도 보상 리프레쉬 명령(EMRS)을 포함하는 복수의 제어명령들을 출력한다.
상기 로우 어드레스 버퍼(107)와 상기 칼럼 어드레스 버퍼(109)는 어드레스 핀(102)을 통하여 외부에서 입력되는 외부 어드레스 신호(AO∼AN)를 수신하여 출력한다.
상기 온도 검출 센서(104)는 상기 반도체 메모리 장치(100)내의 온도를 측정하고, 그 측정된 온도가 설정된 온도 보다 높을 때 온도 검출 신호(ATCSR)를 인에이블시킨다.
상기 리프레쉬 제어부(105)는 상기 온도 보상 리프레쉬 명령(EMRS)과 상기 온도 검출 신호(ATCSR)에 응답하여 제1 제어신호(CTL1)와 제2 제어신호(CTL2) 중 하나와, 스위치 제어신호(SWC)를 출력한다. 이를 좀 더 상세히 설명하면, 상기 리프레쉬 제어부(105)는 상기 온도 보상 리프레쉬 명령(EMRS)을 수신하고, 상기 온도 검출 신호(ATCSR)가 디세이블 상태일 때, 상기 제1 제어신호(CTL1)를 출력한다. 또, 상기 리프레쉬 제어부(105)는 상기 온도 보상 리프레쉬 명령(EMRS)을 수신하고, 상기 온도 검출 신호(ATCSR)가 인에이블 상태일 때, 상기 제2 제어신호(CTL2)를 출력한다.
상기 내부 어드레스 발생기(106)는 상기 제1 제어신호(CTL1)에 응답하여 하나의 리프레쉬 사이클당 하나의 워드라인에 대한 내부 어드레스 신호(IA0∼IAN)를 발생하고, 상기 제2 제어신호(CTL2)에 응답하여 하나의 리프레쉬 사이클당 복수개의 워드라인들에 대한 상기 내부 어드레스 신호(IA0∼IAN)를 발생한다.
상기 스위치(108)는 상기 스위치 제어신호(SWC)에 응답하여 상기 내부 어드레스 신호(IA0∼IAN)와 상기 외부 어드레스 신호(A0∼AN) 중 하나를 상기 로우 디코더(109)에 출력한다.
상기 로우 디코더(109)는 상기 스위치(108)로부터 출력되는 어드레스 신호를 디코딩하여 상기 메모리 셀 어레이(110)의 해당 워드 라인을 활성화시킨다. 상기 칼럼 디코더(112)는 상기 칼럼 어드레스 버퍼(109)로부터 출력되는 칼럼 어드레스를 디코딩하여 상기 메모리 셀 어레이(110)의 해당 칼럼 셀렉트 라인을 인에이블시킨다. 상기 센스 앰프(111)는 선택된 메모리 셀로부터 독출되는 데이터를 감지 및 증폭시킨다.
상기와 같이 구성된 반도체 메모리 장치(100)에서 내부 온도 변화에 따라 리프레쉬 시간을 조절하는 셀프 리프레쉬 과정을 도 2를 참고하여 설명하면 다음과 같다.
도 2와 같이, 먼저, 커맨드 디코더(103)는 제어핀(101)을 통하여 외부로부터 입력되는 제어신호들(/CS, /RAS, /CAS, /WE)에 응답하여 온도 보상 리프레쉬 명령(EMRS)을 출력한다(1001).
상기 온도 보상 리프레쉬 명령(EMRS)에 응답하여 반도체 메모리 장치(100)는 내부의 온도가 설정된 온도 보다 낮은 동안 노말 셀프 리프레쉬 모드로 동작한다(1002). 이를 좀 더 상세히 설명하면 다음과 같다.
먼저, 내부 어드레스 발생기(106)는 상기 온도 보상 리프레쉬 명령(EMRS)을 수신하고, 온도 검출 신호(ATCSR)가 디세이블 상태일 때, 제1 제어신호(CTL1)를 출력하고, 스위치 제어신호(SWC)를 출력한다.
내부 어드레스 발생기(106)는 상기 제1 제어신호(CTL2)에 응답하여 하나의 리프레쉬 사이클당 하나의 워드라인에 대한 내부 어드레스 신호(IAO∼IAN)를 발생한다. 스위치(108)는 상기 스위치 제어신호(SWC)에 응답하여 상기 내부 어드레스 신호(IAO∼IAN)를 로우 디코더(109)에 출력한다.
다음으로, 상기 온도 검출 신호(ATCSR)가 인에이블 될 때, 즉, 상기 반도체 메모리 장치(100)의 내부 온도가 설정된 온도 보다 높을 때, 상기 반도체 메모리 장치(100)는 온도 보상 셀프 리프레쉬 모드로 전환한다(1003, 1004). 이 후, 하나의 리프레쉬 사이클당 복수의 워드라인을 인에이블시킨다(1005). 상기 단계들(1003, 1004, 1005)을 좀 더 상세히 설명하면 다음과 같다.
먼저, 상기 리프레쉬 제어부(105)는 상기 온도 검출 신호(ATCSR)가 인에이블 될 때, 제2 제어신호(CTL2)를 출력한다. 상기 내부 어드레스 발생기(106)는 상기 제2 제어신호(CTL2)에 응답하여 하나의 리프레쉬 사이클당 복수의 워드라인들에 대한 내부 어드레스 신호(IA0∼IAN)를 발생한다. 또, 상기 온도 검출 신호(ATCSR)가 다시 디세이블 될 때, 상기 단계(1002)로 리턴한다.
여기에서, 하나의 리프레쉬 사이클당 인에이블되는 워드라인의 수는 2개 또는 3개 또는 4개 등과 같이 다양하게 설정될 수 있다. 이를 좀 더 상세히 설명하면 다음과 같다. 하나의 리프레쉬 사이클이 수행되는데 걸리는 리프레쉬 시간이 15.6㎲이고, 하나의 리프레쉬 사이클 동안 하나의 워드라인을 인에이블시킨 후 디세이블시키는데 걸리는 로우 사이클 시간(tRFC)이 60㎱라고 가정하자. 예를 들어, 상기 로우 사이클 시간(tRFC)을 120㎱로 증가시키면, 하나의 리프레쉬 사이클 동안 두개의 워드라인이 인에이블 될 수 있다. 따라서, 전체 메모리 셀 어레이를 리프레쉬 하는데 걸리는 시간이 1/2로 감소되고, 그 결과, 고온 동작시 반도체 메모리 장치의 리프레쉬 간격을 대폭적으로 단축시킬 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상기한 것과 같이, 본 발명의 리프레쉬 시간을 조절하는 셀프 리프레쉬 방법에 의하면, 반도체 메모리 장치의 내부 온도 변화에 따라 한 사이클당 인에이블되는 워드라인의 수를 변화시켜, 고온 동작시 리프레쉬 시간을 단축시킬 수 있는 효과가 있다.

Claims (2)

  1. (a) 외부 제어 신호에 응답하여 온도 보상 리프레쉬 명령을 출력하는 단계;
    (b) 메모리 내부의 온도가 설정된 온도 이하일 때, 노말 리프레쉬 모드로 동작하는 단계;
    (c) 메모리 내부의 온도가 상기 설정된 온도 보다 높을 때, 온도 보상 셀프 리프레쉬 모드로 전환하는 단계;
    (d) 하나의 리프레쉬 사이클당 복수의 워드라인을 인에이블시키는 단계; 및
    (e) 메모리 내부의 온도가 설정된 온도 이하일 때, 상기 (b) 단계로 리턴하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬 시간을 조절하는 셀프 리프레쉬 방법.
  2. 제1항에 있어서,
    상기 (d)단계에서는 리프레쉬 시간당 로우 사이클 시간을 증가시켜 복수의 워드라인을 인에이블시키고,
    상기 리프레쉬 시간은 하나의 리프레쉬 사이클이 수행되는데 걸리는 시간이고,
    상기 로우 사이클 시간은 하나의 워드라인이 인에이블된 후 디세이블 되는데 걸리는 시간인 것을 특징으로 하는 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬 시간을 조절하는 셀프 리프레쉬 방법.
KR1020030023353A 2003-04-14 2003-04-14 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬시간을 조절하는 셀프 리프레쉬 방법 KR20040088913A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030023353A KR20040088913A (ko) 2003-04-14 2003-04-14 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬시간을 조절하는 셀프 리프레쉬 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030023353A KR20040088913A (ko) 2003-04-14 2003-04-14 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬시간을 조절하는 셀프 리프레쉬 방법

Publications (1)

Publication Number Publication Date
KR20040088913A true KR20040088913A (ko) 2004-10-20

Family

ID=37370566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030023353A KR20040088913A (ko) 2003-04-14 2003-04-14 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬시간을 조절하는 셀프 리프레쉬 방법

Country Status (1)

Country Link
KR (1) KR20040088913A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834403B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
CN104851448A (zh) * 2014-02-19 2015-08-19 爱思开海力士有限公司 半导体存储器件
CN105529047A (zh) * 2014-10-17 2016-04-27 爱思开海力士有限公司 半导体器件及驱动该半导体器件的方法
CN111833925A (zh) * 2019-04-22 2020-10-27 爱思开海力士有限公司 存储系统

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834403B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
US7876636B2 (en) 2007-01-03 2011-01-25 Hynix Semiconductor Inc. Semiconductor memory device and method for driving the same
CN104851448A (zh) * 2014-02-19 2015-08-19 爱思开海力士有限公司 半导体存储器件
CN104851448B (zh) * 2014-02-19 2020-02-07 爱思开海力士有限公司 半导体存储器件
CN105529047A (zh) * 2014-10-17 2016-04-27 爱思开海力士有限公司 半导体器件及驱动该半导体器件的方法
CN111833925A (zh) * 2019-04-22 2020-10-27 爱思开海力士有限公司 存储系统
CN111833925B (zh) * 2019-04-22 2023-08-08 爱思开海力士有限公司 存储系统

Similar Documents

Publication Publication Date Title
US9818469B1 (en) Refresh control device and semiconductor device including the same
KR100355226B1 (ko) 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치
US8094512B2 (en) Semiconductor memory device with individual and selective refresh of data storage banks
JP5063041B2 (ja) 向上されたリフレッシュメカニズムを有するダイナミック半導体メモリ
KR100655076B1 (ko) 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
JP4550053B2 (ja) 半導体メモリ
US6883061B2 (en) Electronic system and refresh method
KR100298432B1 (ko) 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
US8358554B2 (en) Semiconductor memory device performing partial self refresh and memory system including same
US7362639B2 (en) Semiconductor memory device and refresh control method
KR100621619B1 (ko) 리플레쉬 동작을 수행하는 반도체 메모리 장치
US5329490A (en) Dynamic semiconductor memory with refresh function
JP2006344345A (ja) 揮発性半導体記憶装置
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
US6396758B2 (en) Semiconductor memory device
JPH04344387A (ja) 素子温度に応じたリフレッシュ動作を実行するためのリフレッシュ要請信号発生装置を用いた半導体メモリー装置
US20060044912A1 (en) Method and apparatus for refreshing memory device
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
US20100110747A1 (en) Semiconductor memory device
KR20040088913A (ko) 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬시간을 조절하는 셀프 리프레쉬 방법
EP1770711B1 (en) Semiconductor storage device
US7545687B2 (en) Semiconductor memory device
JPH1153882A (ja) 半導体記憶装置
KR100408402B1 (ko) 메모리셀 액세스 시간을 줄일 수 있는 반도체메모리장치의 리프레쉬 방법
US6185132B1 (en) Sensing current reduction device for semiconductor memory device and method therefor

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination