CN105529047A - 半导体器件及驱动该半导体器件的方法 - Google Patents

半导体器件及驱动该半导体器件的方法 Download PDF

Info

Publication number
CN105529047A
CN105529047A CN201510431526.XA CN201510431526A CN105529047A CN 105529047 A CN105529047 A CN 105529047A CN 201510431526 A CN201510431526 A CN 201510431526A CN 105529047 A CN105529047 A CN 105529047A
Authority
CN
China
Prior art keywords
refresh
signal
enable
intelligent
automatic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510431526.XA
Other languages
English (en)
Other versions
CN105529047B (zh
Inventor
朱鲁根
金载镒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105529047A publication Critical patent/CN105529047A/zh
Application granted granted Critical
Publication of CN105529047B publication Critical patent/CN105529047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种半导体器件，包括：第一控制器，适用于根据外部刷新信号而产生用于控制两种或更多种类型的刷新操作的刷新控制信号；以及第二控制器，适用于根据刷新控制信号而控制多个字线，以使得在与外部刷新信号相对应的单元刷新时段期间两种或更多种类型的刷新操作交替执行预定次数。

Description

半导体器件及驱动该半导体器件的方法
相关申请的交叉引用
本申请要求2014年10月17日提交的申请号为10-2014-0141052的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示范性实施例涉及一种半导体设计技术，更具体地，涉及一种支持刷新操作的半导体器件，以及用于驱动该半导体器件的方法。
背景技术
随着存储器集成度的增加，字线之间的间距减小。减小字线之间的间距已经引起相邻字线之间的耦合效应的增加。
每当数据输入到存储单元或从存储单元输出时，字线在有效状态和无效状态之间切换。如上所述，由于相邻字线之间的耦合效应增加，耦接到与频繁激活的字线相邻的字线的存储单元中的数据可能受到损坏。这种现象被称为字线干扰。字线干扰可以引起这样的问题，即存储单元中的数据在存储单元刷新之前被损坏。
为了解决这个问题，已经出现了智能刷新技术。智能刷新技术检测已经频繁激活的目标字线，并且刷新耦接至与目标字线相邻的字线的存储单元。智能刷新技术包括与正常刷新操作(例如，自动刷新操作)分开执行的附加刷新操作。
图1是说明第一常规半导体器件的操作的时序图。
参考图1，响应于单个外部刷新信号EXT_REF而执行两个自动刷新操作AR和两个智能刷新操作SR+1和SR-1。在与单个外部刷新信号EXT_REF相对应的单元刷新时段期间，多个存储体BANK0/1、BANK2/3、BANK4/5和BANK6/7根据第一自动刷新操作AR而同时激活第1字线至第8字线，根据第一智能刷新操作SR+1而激活与第N字线相邻的第(N+1)字线，根据第二智能刷新操作SR-1而激活与第N字线相邻的第(N-1)字线，以及最后根据第二自动刷新操作AR而同时激活第9字线至第16字线。
换言之，在每个外部刷新信号EXT_REF的单元刷新时段期间，重复执行两个自动刷新操作AR以及两个智能刷新操作SR+1和SR-1。
当如上所述操作第一半导体器件时，可能出现以下问题。由于重复执行两个自动刷新操作AR以及两个智能刷新操作SR+1和SR-1，因此在先前单元刷新时段的第二自动刷新操作AR和在当前单元刷新时段的第一自动刷新操作相继地执行。与智能刷新操作SR+1和SR-1同时的自动刷新操作AR激活更大数目的字线。因此，当相继地执行自动刷新操作时，电流消耗不可避免地增加。
图2是说明常规第二半导体器件的操作的时序图。
参考图2，响应于单个外部刷新信号EXT_REF而执行三个自动刷新操作AR以及两个智能刷新操作SR+1和SR-1。在与单个外部刷新信号EXT_REF相对应的单元刷新时段期间，多个存储体BANK0/1、BANK2/3、BANK4/5和BANK6/7根据第一自动刷新操作AR而同时激活第1字线至第8字线，根据第一智能刷新操作SR+1而激活与第N字线相邻的第(N+1)字线，根据第二智能刷新操作SR-1而激活与第N字线相邻的第(N-1)字线，根据第二自动刷新操作AR而同时激活第9字线至第16字线，以及最后根据第三自动刷新操作AR而同时激活第17字线至第24字线。
换言之，在每个外部刷新信号EXT_REF的单元刷新时段期间，重复执行三个自动刷新操作AR以及两个智能刷新操作SR+1和SR-1。
即便当如上所述地操作第二半导体器件时，也可能出现上述问题。由于在每个单元刷新时段相继地执行第二自动刷新操作AR和第三自动刷新操作AR，因此电流消耗会不可避免地增加。
发明内容
各种实施例是针对能够交替执行自动刷新操作和智能刷新操作的半导体器件以及驱动该半导体器件的方法。
在一个实施例中，半导体器件可以包括：第一控制器，适用于根据外部刷新信号而产生用于控制两种或更多种类型的刷新操作的刷新控制信号；以及第二控制器，适用于根据刷新控制信号而控制多个字线，，以使得在与外部刷新信号相对应的单元刷新时段期间两种或更多种类型的刷新操作交替执行预定次数。
所述两种或更多种类型的刷新操作可以包括自动刷新操作和智能刷新操作。
在多个字线之中，第二控制器可以交替使能用于自动刷新操作的一个或更多个字线以及用于智能刷新操作的一个或更多个字线。
第二控制器可以在自动刷新操作期间同时使能两个或更多个字线，以及在智能刷新操作期间使能一个字线。
在一个实施例中，半导体器件可以包括：刷新控制器，适用于在与外部刷新信号相对应的每个单元刷新时段中，产生以相互相对的方式而触发的自动刷新使能信号和智能刷新使能信号，以及产生内部刷新信号，每当自动刷新使能信号和智能刷新使能信号激活时，所述内部刷新信号脉冲；地址供应单元，适用于根据自动刷新使能信号、智能刷新智能信号和目标地址来交替提供自动刷新地址和智能刷新地址；以及字线使能单元，适用于在单元刷新时段期间，交替地将与自动刷新地址相对应的字线和与智能刷新地址相对应的字线使能预定次数，其中响应于与自动刷新使能信号相对应的内部刷新信号而使能与自动刷新地址相对应的字线，响应于与智能刷新使能信号相对应的内部刷新信号而使能与智能刷新地址相对应的字线。
刷新控制器可以包括：计数单元，适用于通过计数内部刷新信号来产生多个计数信号；刷新使能单元，适用于根据多个计数信号而产生自动刷新使能信号、智能刷新使能信号以及第一选择控制信号和第二选择控制信号；以及内部刷新信号发生单元，适用于根据外部刷新信号、自动刷新使能信号、智能刷新使能信号以及第一选择控制信号和第二选择控制信号而产生内部刷新信号。
计数单元可以包括：计数复位部，适用于根据多个计数信号中的一个或更多个而产生计数复位信号；以及除法电路部，适用于根据计数复位信号而复位，以及通过内部刷新信号进行除法而产生多个计数信号。
刷新使能单元可以包括：组合逻辑部，适用于逻辑组合多个计数信号中的通过将内部刷新信号除以2而得到的第一计数信号以及通过将内部刷新信号除以4而得到的第二计数信号，而产生多个选择控制信号；反相部，适用于通过将第一计数信号反相而产生自动刷新使能信号；以及非反相部，适用于通过不将第一计数信号反相而产生智能刷新使能信号。
内部刷新信号发生单元可以包括：延迟部，适用于通过将外部刷新信号延迟预定延迟时间来产生延迟刷新信号；第一刷新脉冲部，适用于根据延迟刷新信号、自动刷新使能信号、第一选择控制信号和第二延迟刷新脉冲信号而在单元刷新时段期间产生响应于自动刷新使能信号的激活时段而顺序地脉冲的多个第一刷新脉冲信号，以及通过将多个第一刷新脉冲信号延迟来产生多个第一延迟刷新脉冲信号；第二刷新脉冲部，适用于根据通过将多个第一刷新脉冲信号延迟而得到的多个第一延迟刷新脉冲信号、智能刷新使能信号和第二选择控制信号而在单元刷新时段期间产生响应于智能刷新使能信号的激活时段而顺序地脉冲的多个第二刷新脉冲信号，以及通过将多个第二刷新脉冲信号中的任意一个延迟来产生第二延迟刷新脉冲信号；以及内部刷新信号输出部，适用于根据多个第一刷新脉冲信号和第二刷新脉冲信号以及智能刷新使能信号而产生内部刷新信号。
地址供应单元可以包括：自动刷新地址发生部，适用于根据自动刷新使能信号而顺序地产生自动刷新地址；智能刷新地址发生部，适用于根据智能刷新使能信号和目标地址而顺序地产生智能刷新地址；以及刷新地址选择部，适用于根据自动刷新使能信号和智能刷新使能信号而交替输出自动刷新地址和智能刷新地址。
自动刷新地址发生部可以包括：计数电路，适用于每当自动刷新使能信号激活时顺序地产生向上计数或向下计数的自动刷新地址。
智能刷新地址发生部可以包括：锁存器，适用于根据智能刷新使能信号锁存目标地址以及将锁存的目标地址输出作为锁存地址；以及输出部，适用于每当智能刷新使能信号激活时顺序地输出与锁存地址相对应的智能刷新地址。
输出部可以根据与多个字线中的第N字线相对应的锁存地址而顺序地输出与第(N+1)字线相对应的智能刷新地址以及与第(N-1)字线相对应的智能刷新地址。
字线使能单元可以同时使能与自动刷新地址相对应的两个或更多个字线，以及可以使能与智能刷新地址相对应的单个字线。
在一个实施例中，驱动半导体器件的方法可以包括：接收外部刷新信号；以及在每个外部刷新信号的不同时段执行多个正常刷新操作和多个目标刷新操作，其中，交替执行正常刷新操作和目标刷新操作。
多个正常刷新操作和多个目标刷新操作的执行可以交替使能与自动刷新操作有关的字线以及与目标刷新操作有关的字线。
多个正常刷新操作和多个目标刷新操作的执行可以在正常刷新操作期间同时使能两个或更多个字线，而可以在目标刷新操作期间使能单个字线。
多个正常刷新操作和多个目标刷新操作的执行可以包括：根据外部刷新信号而执行两个自动刷新操作和两个目标刷新操作。
多个正常刷新操作和多个目标刷新操作的执行可以包括：根据外部刷新信号而执行三个自动刷新操作和两个目标刷新操作。
附图说明
图1是说明第一常规半导体器件的操作的时序图。
图2是说明第二常规半导体器件的操作的时序图。
图3是说明根据本发明的第一实施例的半导体器件的框图。
图4是说明图3中示出的刷新控制器的框图。
图5是说明图4中示出的计数单元的框图。
图6是说明图4中示出的刷新使能单元的框图。
图7是说明图4中示出的内部刷新信号发生单元的框图。
图8是说明图3中示出的字线控制器的框图。
图9是说明图8中示出的地址供应单元的框图。
图10是说明图9中示出的智能刷新地址发生部的框图。
图11是说明图9中示出的刷新地址选择部的框图。
图12是说明图5中示出的计数单元的操作的时序图。
图13是说明图6中示出的刷新使能单元和图7中示出的内部刷新信号发生单元的操作的时序图。
图14是说明图3中示出的字线控制器的操作的时序图。
图15是说明根据本发明的第二实施例的半导体器件的框图。
图16是说明图15中示出的刷新控制器的框图。
图17是说明图16中示出的计数单元的框图。
图18是说明图16中示出的刷新使能单元的框图。
图19是说明图16中示出的内部刷新信号发生单元的框图。
图20是说明图15中示出的字线控制器的框图。
图21是说明图20中示出的地址供应单元的框图。
图22是说明图21中示出的智能刷新地址发生部的框图。
图23是说明图21中示出的刷新地址选择部的框图。
图24是说明图17中示出的计数单元的操作的时序图。
图25是说明图18中示出的刷新使能单元和图19中示出的内部刷新信号发生单元的操作的时序图。
图26是说明图15中示出的字线控制器的操作的时序图。
具体实施方式
下面将参考附图而更详细地描述各种实施例。然而，本发明可以以不同形式实施而不应当被解释为局限于本文论述的实施例。更确切地说，提供这些实施例以使得本公开是彻底的和完整的，而将本发明的范围充分地传达给本领域技术人员。贯穿本公开，贯穿本发明的各附图和实施例中，相同的附图标记指代相同的部分。
图3是说明根据本发明的第一实施例的半导体器件的框图。
参考图3，半导体器件可以包括刷新控制器100和字线控制器200。
刷新控制器100可以根据外部刷新信号EXT_REF而产生用于控制两种或更多种类型的刷新操作的刷新控制信号AREN、SREN和REF。
字线控制器200可以控制多个字线WL0至WLm，以使得在与外部刷新信号EXT_REF相对应的单元刷新时段期间两种或更多种类型的刷新操作根据刷新控制信号AREN、SREN和REF而交替执行预定次数。
所述两种或更多种类型的刷新操作可以包括：自动刷新操作，用于每次根据预定顺序而激活多个字线WL0至WLm中的一个或更多个；以及智能刷新操作，用于根据预定顺序而至少一个接一个地激活多个字线WL0至WLm中的目标字线。此后，自动刷新操作和智能刷新操作将作为两种类型的刷新操作的例子。
刷新控制信号AREN、SREN和REF可以包括用于自动刷新操作的自动刷新使能信号AREN、用于智能刷新操作的智能刷新使能信号SREN以及与外部刷新信号EXT_REF相对应的内部刷新信号REF。此后，自动刷新使能信号AREN、智能刷新使能信号SREN和内部刷新信号REF将作为用于描述刷新控制信号AREN、SREN和REF的例子。
在多个字线WL0至WLm之中，字线控制器200可以交替使能与自动刷新操作相关的一个或更多个字线以及与智能刷新操作相关的一个或更多个字线。例如，字线控制器200可以在自动刷新操作期间同时使能8个字线，而在智能刷新操作期间使能单个字线。
图4是说明图3中示出的刷新控制器100的框图。
参考图4，刷新控制器100可以包括计数单元110、刷新使能单元120和内部刷新信号发生单元130。
计数单元110可以计数内部刷新信号REF，并且产生与计数结果相对应的第一计数信号和第二计数信号CNTI<0:1>。
刷新使能单元120可以根据第一计数信号和第二计数信号CNTI<0:1>而产生自动刷新使能信号AREN、智能刷新使能信号SREN以及第一选择控制信号和第二选择控制信号CNT<2:3>。
内部刷新信号发生单元130可以根据外部刷新信号EXT_REF、自动刷新使能信号AREN、智能刷新使能信号SREN以及第一选择控制信号和第二选择控制信号CNT<2:3>而产生内部刷新信号REF。
图5是说明图4中示出的计数单元110的框图。
参考图5，计数单元110可以包括计数复位部111和除法电路部113。
计数复位部111可以根据第二计数信号CNTI<1>而产生计数复位信号SRCNTRST。
除法电路部113可以根据计数复位信号SRCNTRST而复位，以及通过对内部刷新信号REF做除法来产生第一计数信号和第二计数信号CNTI<0:1>。
计数复位部111可以包括反相器、延迟器和或非门。反相器可以将第二计数信号CNTI<1>反相。延迟器可以将反相器的输出信号延迟。或非门可以对延迟器的输出信号和第二计数信号CNTI<1>执行或非运算，而可以输出计数复位信号SRCNTRST。计数复位信号SRCNTRST可以在第二计数信号CNTI<1>去激活之后激活。
除法电路部113可以包括第一除法器和第二除法器。第一除法器可以根据计数复位信号SRCNTRST被复位，且通过将内部刷新信号REF除以2来产生第一计数信号CNTI<0>。第二除法器可以根据计数复位信号SRCNTRST被复位，且通过将第一计数信号CNTI<0>除以2来产生第二计数信号CNTI<1>。
图6是说明图4中示出的刷新使能单元120的框图。
参考图6，刷新使能单元120可以包括反相部121、非反相部123和组合逻辑部125。
反相部121可以将第一计数信号CNTI<0>反相，且输出自动刷新使能信号AREN。
非反相部123可以不将第一计数信号CNTI<0>反相，且输出智能刷新使能信号SREN。
组合逻辑部125可以逻辑组合第一计数信号和第二计数信号CNTI<0:1>，且产生第一选择控制信号和第二选择控制信号CNT<2:3>。
例如，反相部121可以包括奇数个反相器。非反相部123可以包括偶数个反相器。
组合逻辑部125可以包括第一反相器、第一或非门、第二反相器、第三反相器和第二或非门。第一反相器可以将第二计数信号CNTI<1>反相。第一或非门可以对第一反相器的输出信号和第一计数信号CNTI<0>执行或非运算，并且输出第一选择控制信号CNT<2>。第二反相器可以将第一计数信号CNTI<0>反相。第三反相器可以将第二计数信号CNTI<1>反相。第二或非门可以对第二反相器的输出信号和第三反相器的输出信号执行或非运算，并且输出第二选择控制信号CNT<3>。
图7是说明图4中示出的内部刷新信号发生单元130的框图。
参考图7，内部刷新信号发生单元130可以包括第一延迟部131、第一刷新脉冲部133、第二刷新脉冲部135和内部刷新信号输出部137。
第一延迟部131可以将外部刷新信号EXT_REF延迟预定延迟时间而产生延迟刷新信号EXT_REFD。
第一刷新脉冲部133可以根据第一选择控制信号CNT<2>、延迟刷新信号EXT_REFD、第二延迟刷新脉冲信号REFI2D和自动刷新使能信号AREN而在单元刷新时段期间产生响应于自动刷新使能信号AREN的激活时段而顺序地发生脉冲的第一刷新脉冲信号REFI1和第三刷新脉冲信号REFI3。第一刷新脉冲部133可以通过延迟第一刷新脉冲信号REFI1和第三刷新脉冲信号REFI3来产生第一延迟刷新脉冲信号REFI1D和第三延迟刷新脉冲信号REFI3D。
例如，第一刷新脉冲部133可以包括第一选择器、第一脉冲发生器和第二延迟部。
第一选择器可以根据第一选择控制信号CNT<2>来选择延迟刷新信号EXT_REFD和第二延迟刷新脉冲信号REFI2D中的任意一个。第一脉冲发生器可以根据第一选择器的输出信号和自动刷新使能信号AREN来产生第一刷新脉冲信号REFI1和第三刷新脉冲信号REFI3。第二延迟部可以根据第一刷新脉冲信号REFI1和第三刷新脉冲信号REFI3来产生第一延迟刷新脉冲信号REFI1D和第三延迟刷新脉冲信号REFI3D。
第二刷新脉冲部135可以根据第二选择控制信号CNT<3>、第一延迟刷新脉冲信号REFI1D和第三延迟刷新脉冲信号REFI3D以及智能刷新使能信号SREN而在单元刷新时段期间产生响应于智能刷新使能信号SREN的激活时段而顺序地脉冲的第二刷新脉冲信号REFI2和第四刷新脉冲信号REFI4。第二刷新脉冲部135可以延迟第二刷新脉冲信号REFI2和第四刷新脉冲信号REFI4而产生第二延迟刷新脉冲信号REFI2D和第四延迟刷新脉冲信号REFI4D。
例如，第二刷新脉冲部135可以包括第二选择器、第二脉冲发生器和第三延迟部。第二选择器可以根据第二选择控制信号CNT<3>来选择第一延迟刷新脉冲信号REFI1D和第三延迟刷新脉冲信号REFI3D中的任意一个。第二脉冲发生器可以根据第二选择器的输出信号和智能刷新使能信号SREN来产生第二刷新脉冲信号REFI2和第四刷新脉冲信号REFI4。第三延迟部可以根据第二刷新脉冲信号REFI2和第四刷新脉冲信号REFI4来产生第二延迟刷新脉冲信号REFI2D和第四延迟刷新脉冲信号REFI4D。
内部刷新信号输出部137可以根据第一至第四刷新脉冲信号REFI1至REFI4以及智能刷新使能信号SREN而产生内部刷新信号REF。
例如，内部刷新信号输出部137可以包括或门和脉冲宽度调节器。或门可以对第一至第四刷新脉冲信号REFI1至REFI4执行或运算，而产生内部刷新脉冲信号REFI。脉冲宽度调节器可以根据智能刷新使能信号SREN是否激活通过调节内部刷新脉冲信号REFI的有效宽度而产生内部刷新信号REF。
图8是说明图3中示出的字线控制器200的框图。
参考图8，字线控制器200可以包括地址供应单元210和字线使能单元220。
地址供应单元210可以根据自动刷新使能信号AREN、智能刷新使能信号SREN和目标地址XADD<0:15>而提供内部刷新地址REFADD<0:15>。
根据内部刷新地址REFADD<0:15>和内部刷新信号REF，字线使能单元220可以在单元刷新时段期间交替使能多个字线WL0至WLm中的与正常刷新操作相关的一个或更多个字线以及与智能刷新操作相关的一个或更多个字线。
图9是说明图8中示出的地址供应单元210的框图。
参考图9，地址供应单元210可以包括自动刷新地址发生部211、智能刷新地址发生部213和刷新地址选择部215。
自动刷新地址发生部211可以根据自动刷新使能信号AREN而顺序地产生自动刷新地址ARADD<0:15>。
智能刷新地址发生部213可以根据智能刷新使能信号SREN和目标地址XADD<0:15>而顺序地产生智能刷新地址SRADD<0:15>。
刷新地址选择部215可以根据自动刷新使能信号AREN和智能刷新使能信号SREN而交替输出自动刷新地址ARADD<0:15>和智能刷新地址SRADD<0:15>。
每当自动刷新使能信号AREN激活时，自动刷新地址发生部211可以顺序地产生向上计数或向下计数的自动刷新地址ARADD<0:15>。例如，自动刷新地址发生部211可以包括地址计数电路。
图10是说明图9中示出的智能刷新地址发生部213的框图。
参考图10，智能刷新地址发生部213可以包括锁存部213A和输出部213B。
锁存部213A可以根据目标地址XADD<0:15>和智能刷新使能信号SREN而产生锁存地址LADD<0:15>。
每当智能刷新使能信号SREN激活时，输出部213B可以顺序地输出与锁存地址LADD<0:15>相对应的智能刷新地址SRADD<0:15>。
锁存部213A可以根据智能刷新使能信号SREN来锁存目标地址XADD<0:15>，以及将锁存的目标地址输出作为锁存地址LADD<0:15>。
响应于与多个字线WL0至WLm中的第N字线相对应的锁存地址LADD<0:15>，输出部213B可以在单元刷新时段期间顺序地输出与多个字线WL0至WLm中的第(N+1)字线相对应的智能刷新地址SRADD<0:15>以及与多个字线WL0至WLm中的第(N-1)字线相对应的智能刷新地址SRADD<0:15>。
图11是说明图9中示出的刷新地址选择部215的框图。
参考图11，当自动刷新使能信号AREN激活时，刷新地址选择部215可以输出自动刷新地址ARADD<0:15>作为内部刷新地址REFADD<0:15>，而当智能刷新使能信号SREN激活时，输出智能刷新地址SRADD<0:15>作为内部刷新地址REFADD<0:15>。
此后，将参考图12至图14来描述根据本发明第一实施例的半导体器件的操作。
图12是说明图5中示出的计数单元110的操作的时序图。
参考图12，计数单元110可以计数内部刷新信号REF，而产生与计数结果相对应的第一计数信号和第二计数信号CNTI<0:1>。例如，除法电路部113可以通过将内部刷新信号REF除以2来产生第一计数信号CNTI<0>，以及通过将第一计数信号CNTI<0>除以2来产生第二计数信号CNTI<1>。当第二计数信号CNT<1>去激活时，除法电路部113可以将第一计数信号和第二计数信号CNTI<0:1>复位。可以根据由计数复位部111产生的计数复位信号SRNTRST而控制复位操作。
图13是说明图6中示出的刷新使能单元120和图7中示出的内部刷新信号发生单元130的操作的时序图。
参考图13，刷新使能单元120可以根据第一计数信号和第二计数信号CNTI<0:1>来产生自动刷新使能信号AREN、智能刷新使能信号SREN以及第一选择控制信号和第二选择控制信号CNT<2:3>。
例如，反相部121可以将第一计数信号CNTI<0>反相，以及产生自动刷新使能信号AREN。非反相部123可以不将第一计数信号CNTI<0>反相，以及产生智能刷新使能信号SREN。组合逻辑部125可以逻辑组合第一计数信号和第二计数信号CNTI<0:1>，以及产生第一选择控制信号和第二选择控制信号CNT<2:3>。
可以通过计数内部刷新信号REF的触发数目来获得第一选择控制信号和第二选择控制信号CNT<2:3>。例如，第一选择控制信号CNT<2>可以与内部刷新信号REF的第三触发时段相对应，而第二选择控制信号CNT<3>可以与内部刷新信号REF的第四触发时段相对应。
内部刷新信号发生单元130可以根据外部刷新信号EXT_REF、自动刷新使能信号AREN、智能刷新使能信号SERN以及第一选择控制信号和第二选择控制信号CNT<2:3>来产生内部刷新信号REF。
例如，第一延迟部131可以将外部刷新信号EXT_REF延迟预定延迟时间，且产生在内部刷新信号REF的第一触发时段激活的延迟刷新信号EXT_REFD。
第一刷新脉冲部133可以根据响应于内部刷新信号REF的第一触发时段而激活的自动刷新使能信号AREN而产生与延迟刷新信号EXT_REFD相对应的第一刷新脉冲信号REFI1。此外，第一刷新脉冲部133可以延迟第一刷新脉冲信号REFI1且产生在内部刷新信号REF的第二触发时段脉冲的第一延迟刷新脉冲信号REFI1D。
第二刷新脉冲部135可以根据智能刷新使能信号SREN而产生与第一延迟刷新脉冲信号REFI1相对应的第二刷新脉冲信号REFI2，所述智能刷新使能信号SREN响应于内部刷新信号REF的第二触发时段而被激活。此外，第二刷新脉冲部135可以延迟第二刷新脉冲信号REFI2而产生在内部刷新信号REF的第三触发时段脉冲的第二延迟刷新脉冲信号REFI2D。
第一刷新脉冲部133可以根据自动刷新使能信号AREN而产生与第二延迟刷新脉冲信号REFI2D相对应的第三刷新脉冲信号REFI3，所述自动刷新使能信号AREN响应于内部刷新信号REF的第三触发时段而被激活。此外，第一刷新脉冲部133可以延迟第三刷新脉冲信号REFI3而产生在内部刷新信号REF的第四触发时段脉冲的第三延迟刷新脉冲信号REFI3D。
第二刷新脉冲部135可以根据智能刷新使能信号SREN而产生与第三延迟刷新脉冲信号REFI3相对应的第四刷新脉冲信号REFI4，所述智能刷新使能信号SREN响应于内部刷新信号REF的第四触发时段而被激活。
内部刷新信号输出部137可以对第一至第四刷新脉冲信号REFI1至REFI4执行或运算，以及产生内部刷新脉冲信号REFI。此外，内部刷新信号输出部137可以根据智能刷新使能信号SREN是否被激活而通过调节内部刷新脉冲信号REFI的有效宽度来产生内部刷新信号REF。
例如，当智能刷新使能信号SREN去激活时，内部刷新信号输出部137可以通过与自动刷新操作相对应的宽度来调节内部刷新脉冲信号REFI的有效宽度来产生内部刷新信号REF。此外，当智能刷新使能信号SREN激活时，内部刷新信号输出部137可以通过与智能刷新操作相对应的宽度来调节内部刷新脉冲信号REFI的有效宽度来产生内部刷新信号REF。与在执行智能刷新操作时相比，在执行自动刷新操作时的内部刷新信号REF的有效宽度可以调节得更多。
图14是说明字线控制器200的操作的时序图。图14示范性地说明字线控制器200对多个存储体BANK0至BANK7的操作。
参考图14，字线控制器200控制多个字线WL0至WLm，以使得在在与单个外部刷新信号EXT_REF相应的单元刷新时段期间根据自动刷新使能信号AREN、智能刷新使能信号SREN和内部刷新信号REF，而交替执行自动刷新操作和智能刷新操作。例如，字线控制器200可以在正常刷新操作期间同时使能8个字线，且在智能刷新操作期间使能单个字线。
图15是说明根据本发明第二实施例的半导体器件的框图。
参考图15，半导体器件可以包括刷新控制器300和字线控制器400。
刷新控制器300可以根据外部刷新信号EXT_REF来产生用于控制两种或更多种类型的刷新操作的刷新控制信号AREN、SREN和REF。
字线控制器400可以控制多个字线WL0至WLm，以使得在与外部刷新信号EXT_REF相应的单元刷新时段期间两种或更多种类型的刷新操作根据刷新控制信号AREN、SREN和REF而交替执行预定次数。
两种或更多种类型的刷新操作可以包括上面参考图3描述的自动刷新操作和智能刷新操作。此后，将把两种类型的刷新操作，即自动刷新操作和智能刷新操作作为两种类型的刷新操作的例子。
刷新控制信号AREN、SREN和REF可以包括上面参考图3描述的自动刷新使能信号AREN、智能刷新使能信号SREN和内部刷新信号REF。此后，将把自动刷新使能信号AREN、智能刷新使能信号SREN和内部刷新信号REF作为描述刷新控制信号AREN、SREN和REF的例子。
字线控制器400可以交替使能在多个字线WL0至WLm之中与自动刷新操作相关的一个或更多个字线以及与智能刷新操作相关的一个或更多个字线。例如，字线控制器400可以在自动刷新操作期间同时使能8个字线，而在智能刷新操作期间使能单个字线。
图16是说明图15中示出的刷新控制器300的框图。
参考图16，刷新控制器300可以包括计数单元310、刷新使能单元320和内部刷新信号发生单元330。
计数单元310可以计数内部刷新信号REF，而产生与计数结果相应的第一计数信号和第二计数信号CNTI<0:1>。
刷新使能单元120可以根据第一计数信号和第二计数信号CNTI<0:1>而产生自动刷新使能信号AREN、智能刷新使能信号SREN以及第一选择控制信号和第二选择控制信号CNT<2:3>。
内部刷新信号发生单元330可以根据外部刷新信号EXT_REF、自动刷新使能信号AREN、智能刷新使能信号SREN以及第一选择控制信号和第二选择控制信号CNT<2:3>而产生内部刷新信号REF。
图17是说明图16中示出的计数单元310的框图。
参考图17，计数单元310可以包括计数复位部311和除法电路部313。
计数复位部311可以根据第一计数信号和第三计数信号CNTI<0>和CNTI<2>而产生计数复位信号SRCNTRST。
除法电路部313可以根据计数复位信号SRCNTRST而复位，以及通过除法内部刷新信号REF来产生第一至第三计数信号CNTI<0:2>。
计数复位部311可以包括与非门、反相器、延迟器和或非门。与非门可以对第一计数信号CNTI<0>和第三计数信号CNTI<2>执行与非运算。反相器可以将与非门的输出信号反相。延迟器可以延迟反相器的输出信号。或非门可以对延迟器的输出信号和与非门的输出信号执行或非运算，而可以输出计数复位信号SRCNTRST。计数复位信号SRCNTRST可以在第一计数信号CNTI<0>和第三计数信号CNTI<2>都去激活之后激活。
除法电路部313可以包括第一除法器、第二除法器和第三除法器。第一除法器可以根据计数复位信号SRCNTRST而复位，以及通过将内部刷新信号REF除以2来产生第一计数信号CNTI<0>。第二除法器可以根据计数复位信号SRCNTRST而复位，以及通过将第一计数信号CNTI<0>除以2来产生第二计数信号CNTI<1>。第三除法器可以根据计数复位信号SRCNTRST而复位，以及通过将第二计数信号CNTI<1>除以2来产生第三计数信号CNTI<2>。
图18是说明图16中示出的刷新使能单元320的框图。
参考图18，刷新使能单元320可以包括反相部321、非反相部323和组合逻辑部325。
反相部321可以将第一计数信号CNTI<0>反相，且输出自动刷新使能信号AREN。
非反相部323可以不将第一计数信号CNTI<0>反相，且输出智能刷新使能信号SREN。
组合逻辑部325可以逻辑组合第一计数信号和第二计数信号CNTI<0:1>，且产生第一选择控制信号和第二选择控制信号CNT<2:3>。
例如，反相部321可以包括奇数个反相器。非反相部323可以包括偶数个反相器。
组合逻辑部325可以包括第一反相器、第一或非门、第二反相器、第三反相器和第二或非门。第一反相器可以将第二计数信号CNTI<1>反相。第一或非门可以对第一反相器的输出信号和第一计数信号CNTI<0>执行或非运算，且输出第一选择控制信号CNT<2>。第二反相器可以将第一计数信号CNTI<0>反相。第三反相器可以将第二计数信号CNTI<1>反相。第二或非门可以对第二反相器的输出信号和第三反相器的输出信号执行或非运算，而输出第二选择控制信号CNT<3>。
图19是说明图16中示出的内部刷新信号发生单元330的框图。
参考图19，内部刷新信号发生单元330可以包括第一延迟部331、第一刷新脉冲部333、第二刷新脉冲部335和内部刷新信号输出部337。
第一延迟部331可以将外部刷新信号EXT_REF延迟预定延迟时间而产生延迟刷新信号EXT_REFD。延迟刷新信号EXT_REFD可以在内部刷新信号REF的第一触发时段激活。
第一刷新脉冲部333可以根据第一选择控制信号CNT<2>、延迟刷新信号EXT_REFD、第二延迟刷新脉冲信号REFI2D和第四延迟刷新脉冲信号REFI4D以及自动刷新使能信号AREN而在单元刷新时段期间产生响应于自动刷新使能信号AREN的激活时段而顺序地脉冲的第一刷新脉冲信号REFI1、第三刷新脉冲信号REFI3和第五刷新脉冲信号REFI5。第一刷新脉冲部333可以延迟第一刷新脉冲信号REFI1、第三刷新脉冲信号REFI3和第五刷新脉冲信号REFI5，而可以产生第一延迟刷新脉冲信号REFI1D、第三延迟刷新脉冲信号REFI3D和第五延迟刷新脉冲信号REFI5D。
例如，第一刷新脉冲部333可以包括第一选择器、第一脉冲发生器和第二延迟部。
第一选择器可以根据第一选择控制信号CNT<2>而选择延迟刷新信号EXT_REFD和第二延迟刷新脉冲信号REFI2D中的任意一个。第一脉冲发生器可以根据第一选择器的输出信号、自动刷新使能信号AREN和第四延迟刷新脉冲信号REFI4D而产生第一刷新脉冲信号REFI1、第三刷新脉冲信号REFI3和第五刷新脉冲信号REFI5。第二延迟部可以根据第一刷新脉冲信号REFI1、第三刷新脉冲信号REFI3和第五刷新脉冲信号REFI5而产生第一延迟刷新脉冲信号REFI1D、第三延迟刷新脉冲信号REFI3D和第五延迟刷新脉冲信号REFI5D。
第二刷新脉冲部335可以根据第二选择控制信号CNT<3>、第一延迟刷新脉冲信号REFI1D和第三延迟刷新脉冲信号REFI3D以及智能刷新使能信号SREN而在单元刷新时段期间产生响应于智能刷新使能信号SREN的激活时段而顺序地脉冲的第二刷新脉冲信号REFI2和第四刷新脉冲信号REFI4。第二刷新脉冲部335可以延迟第二刷新脉冲信号REFI2和第四刷新脉冲信号REFI4而产生第二延迟刷新脉冲信号REFI2D和第四延迟刷新脉冲信号REFI4D。
例如，第二刷新脉冲部335可以包括第二选择器、第二脉冲发生器和第三延迟部。第二选择器可以根据第二选择控制信号CNT<3>而选择第一延迟刷新脉冲信号REFI1D和第三延迟刷新脉冲信号REFI3D中的任意一个。第二脉冲发生器可以根据第二选择器的输出信号和智能刷新使能信号SREN而产生第二刷新脉冲信号REFI2和第四刷新脉冲信号REFI4。第三延迟部可以根据第二刷新脉冲信号REFI2和第四刷新脉冲信号REFI4而产生第二延迟刷新脉冲信号REFI2D和第四延迟刷新脉冲信号REFI4D。
内部刷新信号输出部337可以根据第一至第五刷新脉冲信号REFI1至REFI5和智能刷新使能信号SREN来产生内部刷新信号REF。
例如，内部刷新信号输出部337可以包括第一或门、第二或门和脉冲宽度调节器。第一或门可以对第一至第四刷新脉冲信号REFI1至REFI4执行或运算，且产生预刷新脉冲信号REFII。第二或门可以对第一或门的输出信号和预刷新脉冲信号REFII执行或运算，且产生内部刷新脉冲信号REFI。脉冲宽度调整器可以根据智能刷新使能信号SREN是否激活通过调节内部刷新脉冲信号REFI的有效宽度来产生内部刷新信号REF。
图20是说明图15中示出的字线控制器400的框图。
参考图20，字线控制器400可以包括地址供应单元410和字线使能单元420。
地址供应单元210可以根据自动刷新使能信号AREN、智能刷新使能信号SREN和目标地址XADD<0:15>而提供内部刷新地址REFADD<0:15>。
在单元刷新时段期间，字线使能单元220可以根据内部刷新地址REFADD<0:15>和内部刷新信号REF而交替使能多个字线WL0至WLm中的与正常刷新操作相关的一个或更多个字线以及与智能刷新操作相关的一个或更多个字线。
图21是说明图20中示出的地址供应单元410的框图。
参考图21，地址供应单元410可以包括自动刷新地址发生部411、智能刷新地址发生部413和刷新地址选择部415。
自动刷新地址发生部411可以根据自动刷新使能信号AREN而顺序地产生自动刷新地址ARADD<0:15>。
智能刷新地址发生部413可以根据智能刷新使能信号SREN和目标地址XADD<0:15>而顺序地产生智能刷新地址SRADD<0:15>。
刷新地址选择部415可以根据自动刷新使能信号AREN和智能刷新使能信号SREN而交替输出自动刷新地址ARADD<0:15>和智能刷新地址SRADD<0:15>。
每当自动刷新使能信号AREN激活时，自动刷新地址发生部411可以顺序地产生向上计数或向下计数的自动刷新地址ARADD<0:15>。例如，自动刷新地址发生部411可以包括地址计数电路。
图22是说明图21中示出的智能刷新地址发生部413的框图。
参考图22，智能刷新地址发生部413可以包括锁存器413A和输出部413B。
锁存器413A可以根据目标地址XADD<0:15>和智能刷新使能信号SREN而产生锁存地址LADD<0:15>。
每当智能刷新使能信号SREN激活时，输出部413B可以顺序地输出与锁存地址LADD<0:15>相对应的智能刷新地址SRADD<0:15>。
锁存器413A可以根据智能刷新使能信号SREN而锁存目标地址XADD<0:15>，以及将锁存的目标地址输出作为锁存地址LADD<0:15>。
响应于与多个字线WL0至WLm中的第N字线相对应的锁存地址LADD<0:15>，输出部413B可以在单元刷新时段期间顺序地输出与多个字线WL0至WLm中的第(N+1)字线相对应的智能刷新地址SRADD<0:15>以及与多个字线WL0至WLm中的第(N-1)字线相对应的智能刷新地址SRADD<0:15>。
图23是说明图21中示出的刷新地址选择部415的框图。
参考图23，当自动刷新使能信号AREN激活时，刷新地址选择部415可以输出自动刷新地址ARADD<0:15>作为内部刷新地址REFADD<0:15>，而当智能刷新使能信号SREN激活时，输出智能刷新地址SRADD<0:15>作为内部刷新地址REFADD<0:15>。
在下文中，将参考图24至图26来描述根据本发明第二实施例的半导体器件的操作。
图24是说明图17中示出的计数单元310的操作的时序图。
参考图24，计数单元310可以计数内部刷新信号REF，而产生与计数结果相应的第一至第三计数信号CNTI<0:2>。例如，除法电路部313可以通过将内部刷新信号REF除以2来产生第一计数信号CNTI<0>，通过将第一计数信号CNTI<0>除以2来产生第二计数信号CNTI<1>，以及通过将第二计数信号CNTI<0>除以2来产生第三计数信号CNTI<2>。当第一计数信号CNTI<0>和第三计数信号CNTI<2>都被激活时，除法电路部313可以将第一至第三计数信号CNTI<0:2>复位。可以根据由计数复位部311产生的计数复位信号SRNTRST而控制复位操作。
图25是说明图18中示出的刷新使能单元320和图19中示出的内部刷新信号发生单元330的操作的时序图。
参考图25，刷新使能单元320可以根据第一计数信号和第二计数信号CNTI<0:1>而产生自动刷新使能信号AREN、智能刷新使能新SREN以及第一选择控制信号和第二选择控制信号CNT<2:3>。
例如，反相部321可以将第一计数信号CNTI<0>反相，且产生自动刷新使能信号AREN。非反相部323可以不将第一计数信号CNTI<0>反相，且产生智能刷新使能信号SREN。组合逻辑部325可以将第一计数信号和第二计数信号CNTI<0:1>进行逻辑组合，且产生第一选择控制信号和第二选择控制信号CNT<2:3>。
可以通过计数内部刷新信号REF的触发数目来获得第一选择控制信号和第二选择控制信号CNT<2:3>。例如，第一选择控制信号CNT<2>可以对应于内部刷新信号REF的第三触发时段，而第二选择控制信号CNT<3>可以对应于内部刷新信号REF的第四触发时段。
内部刷新信号发生单元330可以根据外部刷新信号EXT_REF、自动刷新使能信号AREN、智能刷新使能信号SERN以及第一选择控制信号和第二选择控制信号CNT<2:3>而产生内部刷新信号REF。
例如，第一延迟部331可以将外部刷新信号EXT_REF延迟预定延迟时间，而产生延迟刷新信号EXT_REFD。可以在内部刷新信号REF的第一触发时段激活所述延迟刷新信号EXT_REFD。
第一刷新脉冲部333可以根据响应于内部刷新信号REF的第一触发时段而激活的自动刷新使能信号AREN而产生与延迟刷新信号EXT_REFD相对应的第一刷新脉冲信号REFI1。此外，第一刷新脉冲部133可以延迟第一刷新脉冲信号REF1而产生在内部刷新信号REF的第二触发时段脉冲的第一延迟刷新脉冲信号REFI1D。
第二刷新脉冲部335可以根据响应于内部刷新信号REF的第二触发时段而激活的智能刷新使能信号SREN而产生与第一延迟刷新脉冲信号REFI1相对应的第二刷新脉冲信号REFI2。此外，第二刷新脉冲部335可以延迟第二刷新脉冲信号REFI2而产生在内部刷新信号REF的第三触发时段脉冲的第二延迟刷新脉冲信号REFI2D。
第一刷新脉冲部333可以根据响应于内部刷新信号REF的第三触发时段而激活的自动刷新使能信号AREN而产生与第二延迟刷新脉冲信号REFI2D相对应的第三刷新脉冲信号REFI3。此外，第一刷新脉冲部333可以延迟第三刷新脉冲信号REFI3而产生在内部刷新信号REF的第四触发时段脉冲的第三延迟刷新脉冲信号REFI3D。
第二刷新脉冲部335可以根据响应于内部刷新信号REF的第四触发时段而激活的智能刷新使能信号SREN而产生与第三延迟刷新脉冲信号REFI3相对应的第四刷新脉冲信号REFI4。
第一刷新脉冲部333可以根据响应于内部刷新信号REF的第五触发时段而激活的自动刷新使能信号AREN而产生与第二延迟刷新脉冲信号REFI2D相对应的第五刷新脉冲信号REFI5。
内部刷新信号输出部337可以对第一至第五刷新脉冲信号REFI1至REFI5执行或运算，而产生内部刷新脉冲信号REFI。此外，内部刷新信号输出部337可以根据智能刷新使能信号SREN是否被激活而通过调节内部刷新脉冲信号REFI的有效宽度来产生内部刷新信号REF。
例如，当智能刷新使能信号SREN去激活时，内部刷新信号输出部337可以通过与自动刷新操作相对应的宽度调节内部刷新脉冲信号REFI的有效宽度来产生内部刷新信号REF。此外，当智能刷新使能信号SREN激活时，内部刷新信号输出部337可以通过与智能刷新操作相对应的宽度调节内部刷新脉冲信号REFI的有效宽度来产生内部刷新信号REF。与在执行智能刷新操作时相比，在执行自动刷新操作时，内部刷新信号REF的有效宽度可以调节得更多。
图26是说明字线控制器400的操作的时序图。图26示范性地说明了字线控制器400对多个存储体BANK0至BANK7的操作。
参考图26，字线控制器400可以控制多个字线WL0至WLm，以使得在与单个外部刷新信号EXT_REF相对应的单元刷新时段期间根据自动刷新使能信号AREN、智能刷新使能信号SREN和内部刷新信号REF而交替执行自动刷新操作和智能刷新操作。例如，字线控制器400可以在正常刷新操作期间同时使能8个字线，而在智能刷新操作期间使能单个字线。
根据本发明的实施例，有可能使相继地执行自动刷新操作的时段最小化，由此减少在刷新操作期间的电流消耗。
虽然已经出于说明性的目的而描述了各种实施例，但是对于本领域技术人员来说显而易见的是，在不脱离由所附权利要求所限定的本发明的精神和范围的情况下，可以做出各种改变和修改。
通过以上实施例可以看出，本发明提供了以下技术方案。
技术方案1.一种半导体器，包括：
第一控制器，适用于根据外部刷新信号而产生用于控制两种或更多种类型的刷新操作的刷新控制信号；以及
第二控制器，适用于根据所述刷新控制信号控制多个字线，以使得在与所述外部刷新信号相对应的单元刷新时段期间两种或更多种类型的刷新操作交替执行预定次数。
技术方案2.如技术方案1所述的半导体器件，其中所述两种或更多种类型的刷新操作包括自动刷新操作和智能刷新操作。
技术方案3.如技术方案2所述的半导体器件，其中，所述第二控制器交替使能所述多个字线之中的用于所述自动刷新操作的一个或更多个字线以及用于所述智能刷新操作的一个或更多个字线。
技术方案4.如技术方案3所述的半导体器件，其中，所述第二控制器在所述自动刷新操作期间同时使能两个或更多个字线，而在所述智能刷新操作期间使能一个字线。
技术方案5.一种半导体器件，包括：
刷新控制器，适用于在与外部刷新信号相对应的每个单元刷新时段期间产生相互相对而触发的自动刷新使能信号和智能刷新使能信号，以及产生内部刷新信号，每当所述自动刷新使能信号和所述智能刷新使能信号激活时所述内部刷新信号发生脉冲；
地址供应单元，适用于根据所述自动刷新使能信号、所述智能刷新智能信号和目标地址而交替提供自动刷新地址和智能刷新地址；以及
字线使能单元，适用于在所述单元刷新时段期间，将与所述自动刷新地址相对应的字线以及与所述智能刷新地址相对应的字线交替使能预定次数，其中基于与所述自动刷新使能信号相对应的所述内部刷新信号而使能与所述自动刷新地址相应的所述字线，基于与所述智能刷新使能信号相对应的所述内部刷新信号而使能与所述智能刷新地址相应的所述字线。
技术方案6.如技术方案5所述的半导体器件，其中，所述刷新控制器包括：
计数单元，适用于通过计数所述内部刷新信号来产生多个计数信号；
刷新使能单元，适用于根据所述多个计数信号而产生所述自动刷新使能信号、所述智能刷新使能信号以及第一选择控制信号和第二选择控制信号；以及
内部刷新信号发生单元，适用于根据所述外部刷新信号、所述自动刷新使能信号、所述智能刷新使能信号以及所述第一选择控制信号和所述第二选择控制信号而产生所述内部刷新信号。
技术方案7.如技术方案6所述的半导体器件，其中，所述计数单元包括：
计数复位部，适用于根据所述多个计数信号中的一个或更多个而产生计数复位信号；以及
除法电路部，适用于根据所述计数复位信号而复位，以及通过将所述内部刷新信号做除法来产生所述多个计数信号。
技术方案8.如技术方案6所述的半导体器件，其中，所述刷新使能单元包括：
组合逻辑部，适用于逻辑地组合所述多个计数信号之中的通过将所述内部刷新信号除以2而得到的第一计数信号以及通过将所述内部刷新信号除以4而得到的第二计数信号，以及产生所述多个选择控制信号；
反相部，适用于通过将所述第一计数信号反相来产生所述自动刷新使能信号；以及
非反相部，适用于不将所述第一计数信号反相来产生所述智能刷新使能信号。
技术方案9.如技术方案6所述的半导体器件，其中，所述内部刷新信号发生单元包括：
延迟部，适用于通过将所述外部刷新信号延迟预定延迟时间来产生延迟刷新信号；
第一刷新脉冲部，适用于根据延迟刷新信号、所述自动刷新使能信号、所述第一选择控制信号和第二延迟刷新脉冲信号而在所述单元刷新时段期间产生基于所述自动刷新使能信号的激活时段而顺序地发生脉冲的多个第一刷新脉冲信号，以及适用于通过将所述多个第一刷新脉冲信号延迟来产生多个第一延迟刷新脉冲信号；
第二刷新脉冲部，适用于根据通过延迟所述多个第一刷新脉冲信号而得到的所述多个第一延迟刷新脉冲信号、所述智能刷新使能信号和所述第二选择控制信号而在所述单元刷新时段期间产生基于所述智能刷新使能信号的激活时段而顺序地发生脉冲的多个第二刷新脉冲信号，以及适用于通过延迟所述多个第二刷新脉冲信号中的任意一个来产生所述第二延迟刷新脉冲信号；以及
内部刷新信号输出部，适用于根据所述多个第一刷新脉冲信号和第二刷新脉冲信号以及所述智能刷新使能信号而产生所述内部刷新信号。
技术方案10.如技术方案5所述的半导体器件，其中，所述地址供应单元包括：
自动刷新地址发生部，适用于根据所述自动刷新使能信号而顺序地产生所述自动刷新地址；
智能刷新地址发生部，适用于根据所述智能刷新使能信号和所述目标地址而顺序地产生所述智能刷新地址；以及
刷新地址选择部，适用于根据所述自动刷新使能信号和所述智能刷新使能信号而交替输出所述自动刷新地址和所述智能刷新地址。
技术方案11.如技术方案10所述的半导体器件，其中，所述自动刷新地址发生部包括计数电路，适用于每当所述自动刷新使能信号激活时顺序地产生向上计数或向下计数的所述自动刷新地址。
技术方案12.如技术方案10所述的半导体器件，其中，所述智能刷新地址发生部包括：
锁存器，适用于根据所述智能刷新使能信号而锁存所述目标地址以及将锁存的目标地址输出作为锁存地址；以及
输出部，适用于每当所述智能刷新使能信号激活时顺序地输出与所述锁存地址相应的所述智能刷新地址。
技术方案13.如技术方案12所述的半导体器件，其中，所述输出部根据与所述多个字线之中的第N字线相对应的所述锁存地址而顺序地输出与第(N+1)字线相对应的智能刷新地址以及与第(N-1)字线相对应的智能刷新地址。
技术方案14.如技术方案5所述的半导体器件，其中，所述字线使能单元同时使能与所述自动刷新地址相对应的两个或更多个字线，以及使能与所述智能刷新地址相对应的单个字线。
技术方案15.一种驱动半导体器件的方法，包括：
接收外部刷新信号；以及
在每个所述外部刷新信号的不同时序执行多个自动刷新操作和多个智能刷新操作，
其中，交替执行所述自动刷新操作和所述智能刷新操作。
技术方案16.如技术方案15所述的方法，其中，所述多个自动刷新操作和所述多个智能刷新操作的执行交替使能与所述自动刷新操作有关的字线以及与所述智能刷新操作有关的字线。
技术方案17.如技术方案16所述的方法，其中，所述多个自动刷新操作和所述多个智能刷新操作的执行在所述正常刷新操作期间同时使能两个或更多个字线，而在所述智能刷新操作期间使能单个字线。
技术方案18.如技术方案15所述的方法，其中，所述多个自动刷新操作和所述多个智能刷新操作的执行根据所述外部刷新信号而执行两个自动刷新操作和两个智能刷新操作。
技术方案19.如技术方案15所述的方法，其中所述多个自动刷新操作和所述多个智能刷新操作的执行根据所述外部刷新信号而执行三个自动刷新操作和两个目标刷新操作。

Claims (10)

1.一种半导体器，包括：
第一控制器，适用于根据外部刷新信号而产生用于控制两种或更多种类型的刷新操作的刷新控制信号；以及
第二控制器，适用于根据所述刷新控制信号控制多个字线，以使得在与所述外部刷新信号相对应的单元刷新时段期间两种或更多种类型的刷新操作交替执行预定次数。
2.如权利要求1所述的半导体器件，其中所述两种或更多种类型的刷新操作包括自动刷新操作和智能刷新操作。
3.如权利要求2所述的半导体器件，其中，所述第二控制器交替使能所述多个字线之中的用于所述自动刷新操作的一个或更多个字线以及用于所述智能刷新操作的一个或更多个字线。
4.如权利要求3所述的半导体器件，其中，所述第二控制器在所述自动刷新操作期间同时使能两个或更多个字线，而在所述智能刷新操作期间使能一个字线。
5.一种半导体器件，包括：
刷新控制器，适用于在与外部刷新信号相对应的每个单元刷新时段期间产生相互相对而触发的自动刷新使能信号和智能刷新使能信号，以及产生内部刷新信号，每当所述自动刷新使能信号和所述智能刷新使能信号激活时所述内部刷新信号发生脉冲；
地址供应单元，适用于根据所述自动刷新使能信号、所述智能刷新智能信号和目标地址而交替提供自动刷新地址和智能刷新地址；以及
字线使能单元，适用于在所述单元刷新时段期间，将与所述自动刷新地址相对应的字线以及与所述智能刷新地址相对应的字线交替使能预定次数，其中基于与所述自动刷新使能信号相对应的所述内部刷新信号而使能与所述自动刷新地址相应的所述字线，基于与所述智能刷新使能信号相对应的所述内部刷新信号而使能与所述智能刷新地址相应的所述字线。
6.如权利要求5所述的半导体器件，其中，所述刷新控制器包括：
计数单元，适用于通过计数所述内部刷新信号来产生多个计数信号；
刷新使能单元，适用于根据所述多个计数信号而产生所述自动刷新使能信号、所述智能刷新使能信号以及第一选择控制信号和第二选择控制信号；以及
内部刷新信号发生单元，适用于根据所述外部刷新信号、所述自动刷新使能信号、所述智能刷新使能信号以及所述第一选择控制信号和所述第二选择控制信号而产生所述内部刷新信号。
7.如权利要求6所述的半导体器件，其中，所述计数单元包括：
计数复位部，适用于根据所述多个计数信号中的一个或更多个而产生计数复位信号；以及
除法电路部，适用于根据所述计数复位信号而复位，以及通过将所述内部刷新信号做除法来产生所述多个计数信号。
8.如权利要求6所述的半导体器件，其中，所述刷新使能单元包括：
组合逻辑部，适用于逻辑地组合所述多个计数信号之中的通过将所述内部刷新信号除以2而得到的第一计数信号以及通过将所述内部刷新信号除以4而得到的第二计数信号，以及产生所述多个选择控制信号；
反相部，适用于通过将所述第一计数信号反相来产生所述自动刷新使能信号；以及
非反相部，适用于不将所述第一计数信号反相来产生所述智能刷新使能信号。
9.如权利要求6所述的半导体器件，其中，所述内部刷新信号发生单元包括：
延迟部，适用于通过将所述外部刷新信号延迟预定延迟时间来产生延迟刷新信号；
第一刷新脉冲部，适用于根据延迟刷新信号、所述自动刷新使能信号、所述第一选择控制信号和第二延迟刷新脉冲信号而在所述单元刷新时段期间产生基于所述自动刷新使能信号的激活时段而顺序地发生脉冲的多个第一刷新脉冲信号，以及适用于通过将所述多个第一刷新脉冲信号延迟来产生多个第一延迟刷新脉冲信号；
第二刷新脉冲部，适用于根据通过延迟所述多个第一刷新脉冲信号而得到的所述多个第一延迟刷新脉冲信号、所述智能刷新使能信号和所述第二选择控制信号而在所述单元刷新时段期间产生基于所述智能刷新使能信号的激活时段而顺序地发生脉冲的多个第二刷新脉冲信号，以及适用于通过延迟所述多个第二刷新脉冲信号中的任意一个来产生所述第二延迟刷新脉冲信号；以及
内部刷新信号输出部，适用于根据所述多个第一刷新脉冲信号和第二刷新脉冲信号以及所述智能刷新使能信号而产生所述内部刷新信号。
10.一种驱动半导体器件的方法，包括：
接收外部刷新信号；以及
在每个所述外部刷新信号的不同时序执行多个自动刷新操作和多个智能刷新操作，
其中，交替执行所述自动刷新操作和所述智能刷新操作。
CN201510431526.XA 2014-10-17 2015-07-21 半导体器件及驱动该半导体器件的方法 Active CN105529047B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0141052 2014-10-17
KR1020140141052A KR20160045461A (ko) 2014-10-17 2014-10-17 반도체 장치 및 그의 구동방법

Publications (2)

Publication Number Publication Date
CN105529047A true CN105529047A (zh) 2016-04-27
CN105529047B CN105529047B (zh) 2021-02-19

Family

ID=55749553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510431526.XA Active CN105529047B (zh) 2014-10-17 2015-07-21 半导体器件及驱动该半导体器件的方法

Country Status (3)

Country Link
US (1) US9627027B2 (zh)
KR (1) KR20160045461A (zh)
CN (1) CN105529047B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109727624A (zh) * 2017-10-30 2019-05-07 爱思开海力士有限公司 具有双单元模式的存储器件及其刷新方法
CN111383682A (zh) * 2018-12-26 2020-07-07 美光科技公司 用于分布式目标刷新操作的设备及方法
CN113764013A (zh) * 2020-06-04 2021-12-07 爱思开海力士有限公司 调节在刷新操作中供应的激活电压的电平的设备
US11715512B2 (en) 2019-10-16 2023-08-01 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11749331B2 (en) 2020-08-19 2023-09-05 Micron Technology, Inc. Refresh modes for performing various refresh operation types
US11798610B2 (en) 2019-06-04 2023-10-24 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11810612B2 (en) 2020-12-18 2023-11-07 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11935576B2 (en) 2018-12-03 2024-03-19 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US11955158B2 (en) 2018-10-31 2024-04-09 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US12002501B2 (en) 2021-02-12 2024-06-04 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102299352B1 (ko) 2015-02-02 2021-09-08 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR20170008083A (ko) * 2015-07-13 2017-01-23 에스케이하이닉스 주식회사 리프레쉬 검증 회로, 반도체 장치 및 반도체 시스템
KR20180102267A (ko) * 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR20180114712A (ko) * 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
KR102469113B1 (ko) * 2018-09-18 2022-11-22 에스케이하이닉스 주식회사 메모리 및 메모리의 리프레시 동작 방법
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) * 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
KR20210155228A (ko) * 2020-06-15 2021-12-22 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040088913A (ko) * 2003-04-14 2004-10-20 삼성전자주식회사 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬시간을 조절하는 셀프 리프레쉬 방법
US20060018174A1 (en) * 2004-07-21 2006-01-26 Taek-Seon Park Semiconductor memory device performing auto refresh in the self refresh mode
CN101075477A (zh) * 2006-05-18 2007-11-21 富士通株式会社 半导体存储器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0135699B1 (ko) * 1994-07-11 1998-04-24 김주용 셀프-리프레쉬 가능한 듀얼포트 동적 캠셀 및 리프레쉬장치
JP3714489B2 (ja) * 1995-03-03 2005-11-09 株式会社日立製作所 ダイナミック型ｒａｍとメモリモジュール
KR100253081B1 (ko) * 1997-06-25 2000-09-01 윤종용 셀프-리프레시 모드를 가지는 다이나믹 랜덤 액세스 메모리 장치
JP3705113B2 (ja) * 2000-10-27 2005-10-12 セイコーエプソン株式会社 半導体メモリ装置内のワード線の活性化
JP3705276B2 (ja) * 2003-04-21 2005-10-12 セイコーエプソン株式会社 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成
DE10337855B4 (de) * 2003-08-18 2005-09-29 Infineon Technologies Ag Schaltung und Verfahren zur Auswertung und Steuerung einer Auffrischungsrate von Speicherzellen eines dynamischen Speichers
JP4322694B2 (ja) * 2004-02-04 2009-09-02 エルピーダメモリ株式会社 半導体記憶装置および半導体記憶装置のリフレッシュ方法
JP2007012173A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体記憶装置
US7313047B2 (en) * 2006-02-23 2007-12-25 Hynix Semiconductor Inc. Dynamic semiconductor memory with improved refresh mechanism
JP2009004010A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 半導体記憶装置およびその駆動方法
US8705302B2 (en) * 2010-09-24 2014-04-22 Samsung Electronics Co., Ltd. Semiconductor memory devices having self-refresh capability
KR20120081352A (ko) 2011-01-11 2012-07-19 에스케이하이닉스 주식회사 리프레시 제어 회로, 이를 이용한 메모리 장치 및 그 리프레시 제어 방법
US8756474B2 (en) * 2011-03-21 2014-06-17 Denso International America, Inc. Method for initiating a refresh operation in a solid-state nonvolatile memory device
US8576653B2 (en) * 2011-07-01 2013-11-05 United Microelectronics Corp. Hidden refresh method and operating method for pseudo SRAM
US8659967B2 (en) * 2011-12-19 2014-02-25 Windbond Electronics Corp. Random access memory and refresh controller thereof
KR102020905B1 (ko) 2012-04-10 2019-09-11 삼성전자주식회사 집중 어드레스 캐어링 방법 및 집중 어드레스 캐어링 기능을 갖는 메모리 시스템
KR20130117198A (ko) * 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
US9076548B1 (en) * 2012-11-22 2015-07-07 Samsung Electronics Co., Ltd. Semiconductor memory device including refresh control circuit and method of refreshing the same
KR20150105054A (ko) * 2014-03-07 2015-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102128475B1 (ko) * 2014-03-27 2020-07-01 에스케이하이닉스 주식회사 반도체 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040088913A (ko) * 2003-04-14 2004-10-20 삼성전자주식회사 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬시간을 조절하는 셀프 리프레쉬 방법
US20060018174A1 (en) * 2004-07-21 2006-01-26 Taek-Seon Park Semiconductor memory device performing auto refresh in the self refresh mode
CN101075477A (zh) * 2006-05-18 2007-11-21 富士通株式会社 半导体存储器

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109727624B (zh) * 2017-10-30 2022-10-04 爱思开海力士有限公司 具有双单元模式的存储器件及其刷新方法
CN109727624A (zh) * 2017-10-30 2019-05-07 爱思开海力士有限公司 具有双单元模式的存储器件及其刷新方法
US11955158B2 (en) 2018-10-31 2024-04-09 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US11935576B2 (en) 2018-12-03 2024-03-19 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN111383682B (zh) * 2018-12-26 2024-03-26 美光科技公司 用于分布式目标刷新操作的设备及方法
CN111383682A (zh) * 2018-12-26 2020-07-07 美光科技公司 用于分布式目标刷新操作的设备及方法
US11798610B2 (en) 2019-06-04 2023-10-24 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11715512B2 (en) 2019-10-16 2023-08-01 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
CN113764013B (zh) * 2020-06-04 2024-02-13 爱思开海力士有限公司 调节在刷新操作中供应的激活电压的电平的设备
CN113764013A (zh) * 2020-06-04 2021-12-07 爱思开海力士有限公司 调节在刷新操作中供应的激活电压的电平的设备
US11749331B2 (en) 2020-08-19 2023-09-05 Micron Technology, Inc. Refresh modes for performing various refresh operation types
US11810612B2 (en) 2020-12-18 2023-11-07 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US12002501B2 (en) 2021-02-12 2024-06-04 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations

Also Published As

Publication number Publication date
US9627027B2 (en) 2017-04-18
CN105529047B (zh) 2021-02-19
KR20160045461A (ko) 2016-04-27
US20160111140A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
CN105529047A (zh) 半导体器件及驱动该半导体器件的方法
US10049718B2 (en) Refresh control circuit and memory device including same
CN105679359B (zh) 半导体存储器件
US20150255140A1 (en) Semiconductor memory device and refresh control system
US9653139B1 (en) Simultaneous plural wordline within a bank refreshing control device and memory device including the same
US10134461B2 (en) Apparatuses and methods for selective row refreshes
CN104240745B (zh) 半导体存储装置和包括其的存储系统
CN103915110B (zh) 一种易失存储器的刷新方法及相关的易失存储器的控制器
US20160099043A1 (en) Memory circuit and refresh method thereof
KR102158266B1 (ko) 반도체 메모리 장치
CN104700884A (zh) 半导体存储器件、刷新控制系统和刷新控制方法
CN106158005A (zh) 半导体存储器件和包括半导体存储器件的存储系统
CN106057232A (zh) 半导体存储器件
CN103456369B (zh) 修复控制电路和使用修复控制电路的半导体集成电路
US9997216B2 (en) Nonvolatile random access memory including control circuit configured to receive commands at high and low edges of one clock cycle
CN104952480B (zh) 半导体存储器和操作该半导体存储器的方法
US7983076B2 (en) Non-volatile semiconductor memory circuit for generating write voltage
US10037819B2 (en) Semiconductor memory device and refresh method of semiconductor memory device
CN105321548A (zh) 存储体控制电路和包括存储体控制电路的半导体存储器件
US8780661B2 (en) Self refresh pulse generation circuit
CN102237867B (zh) 包括模块控制电路的半导体模块及其控制方法
US20150124538A1 (en) Semiconductor memory device
US9472260B1 (en) Semiconductor memory device
CN105845169A (zh) 半导体器件及其驱动方法
JP2012195031A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant