CN109727624A - 具有双单元模式的存储器件及其刷新方法 - Google Patents

具有双单元模式的存储器件及其刷新方法 Download PDF

Info

Publication number
CN109727624A
CN109727624A CN201811173259.0A CN201811173259A CN109727624A CN 109727624 A CN109727624 A CN 109727624A CN 201811173259 A CN201811173259 A CN 201811173259A CN 109727624 A CN109727624 A CN 109727624A
Authority
CN
China
Prior art keywords
address
refresh
critical
wordline
refreshing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811173259.0A
Other languages
English (en)
Other versions
CN109727624B (zh
Inventor
文弘基
金正贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109727624A publication Critical patent/CN109727624A/zh
Application granted granted Critical
Publication of CN109727624B publication Critical patent/CN109727624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Abstract

本发明提供一种具有双单元模式的存储器件及其刷新方法。所述存储器件包括：包括多个字线的存储区域；以及刷新控制块，其被配置为：在第一刷新操作期间以使得两个或更多个字线被同时刷新的方式来顺序地刷新多个字线，在第二刷新操作期间同时刷新与通过对目标地址向上计数而产生的第一临界地址相对应的两个或更多个第一临界字线，并且同时刷新与通过对目标地址向下计数而产生的第二临界地址相对应的两个或更多个第二临界字线。

Description

具有双单元模式的存储器件及其刷新方法
相关申请的交叉引用
本申请要求2017年10月30日向韩国知识产权局提交的第10-2017-0142533号韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
本发明的各种示例性实施例涉及一种半导体设计技术，并且更具体地，涉及一种具有双单元(twin cell)模式的存储器件及其刷新方法。
背景技术
存储器件的每个存储单元通常包括用作开关的单元晶体管和用于储存电荷(即数据)的单元电容器。数据是处于“高逻辑”电平(即，逻辑“1”)还是“低逻辑”电平(即，逻辑“0”)取决于存储单元中包括的单元电容器是否储存电荷，即，单元电容器的端电压是高还是低。
由于数据的保持表示电荷被累积在单元电容器中的状态，理论上，在这种状态下不消耗功率。然而，由于晶体管的PN结引起的泄漏电流，储存在单元电容器中的初始电荷量可能最终消失。因此，储存在单元电容器中的数据可能丢失。为了防止数据丢失，必须在数据丢失之前读取存储单元中的数据以便产生读取信息，然后必须根据读取信息利用正常电荷量对单元电容器重新充电。这种操作必须周期性地重复以保持数据，并且这种对单元电荷重新充电的过程被称为“刷新操作”。
每当刷新命令从存储器控制器输入到存储器中时，执行刷新操作。考虑存储器的数据保持时间，存储器控制器以预定的时间间隔向存储器输入刷新命令。数据保持时间可以指示在没有刷新操作的情况下能够保持存储单元的数据的时间。由于存储器件中包括的存储单元被设计为具有高于特定标准的数据保持时间，可以通过考虑这样的标准来确定刷新操作的间隔。
同时，当存储单元中储存的电荷量受到与耦接到存储单元的字线相邻的字线上的激活-预充电操作的影响时，存储单元的数据可能在比刷新操作的间隔更短的时间内劣化。这种现象被称为行锤击现象(row hammer phenomenon)。
图1是示出存储器件中包括的单元阵列的一部分的图，以帮助解释行锤击现象。附图标记BL表示位线。
参考图1，附图标记WLK-1、WLK和WLK+1表示以行布置在单元阵列中的三个字线。由附图标记HIGH_ACT指示的字线WLK是激活计数、激活频率或激活时间中的至少一个具有高值的字线。字线WLK-1和WLK+1设置成与字线WLK的任一侧相邻。附图标记CELL_K-1、CELL_K和CEL_K+1分别表示耦接到字线WLK-1、WLK和WLK+1的存储单元。存储单元CELL_K-1、CELL_K和CEL_K+1包括各自的单元晶体管TR_K-1、TR_K和TR_K+1，以及各自的单元电容器CAP_K-1、CAP_K和CAP_K+1。
在图1中，当字线WLK被多次激活、频繁地激活或长时间激活时，字线WLK的电压频繁切换或长时间具有高值。结果，由于在字线WLK与字线WLK-1和WLK+1中的每个字线之间出现的耦接现象，可能对储存在与字线WLK-1和WLK+1耦接的存储单元CELL_K-1和CELL_K+1中的数据产生影响。这样的影响可能减少这些存储单元的保持时间。
已经提出了一种具有双单元模式的存储器件，其中同时选择两个存储单元来写入和读取相同的数据，以便增加数据保持时间。在双单元模式下，由于同时使用至少两个存储单元，所以可以减小芯片密度，但是单元电容器的容量加倍，并且还可以增加数据保持时间。因此，需要高数据可靠性的系统可以启动双单元模式，并且同时将相同的数据储存在多个存储单元中，从而可以提高数据的可靠性。
然而，迄今为止在双单元模式下操作的存储器件通常使用低效的刷新方法，这些方法不能充分解决行锤击现象。因此，非常需要在具有双单元模式的存储器件中能够防止行锤击现象的刷新方法。
发明内容
本发明的各种实施例针对一种能够在具有双单元模式的存储器件中防止行锤击现象的刷新方法。
根据本发明的一个实施例，一种存储器件包括：包括多个字线的存储区域；以及刷新控制块，其被配置为：在第一刷新操作期间，以使得两个或更多个字线被同时刷新的方式来顺序地刷新所述多个字线，在第二刷新操作期间同时刷新与通过对目标地址向上计数而产生的第一临界地址相对应的两个或更多个第一临界字线，以及同时刷新与通过对所述目标地址向下计数而产生的第二临界地址相对应的两个或更多个第二临界字线。
根据本发明的一个实施例，一种存储器件包括：包括多个字线的存储区域；正常刷新控制块，其被配置为响应于正常刷新命令来顺序地刷新所述多个字线，以及在双单元模式信号被使能时同时刷新两个或更多个字线；以及目标刷新控制块，其被配置为响应于目标刷新命令来刷新与对应于目标地址的目标字线相邻的字线，以及在所述双单元模式信号被使能时刷新与对应于所述目标地址的两个或更多个目标字线相邻的四个或更多个字线。
根据本发明的一个实施例，一种存储器件的刷新方法包括：在第一刷新操作期间，以使得所述多个字线中的两个或更多个被同时刷新的方式来顺序地刷新多个字线；以及在第二刷新操作期间，同时刷新与通过对目标地址向上计数而产生的第一临界地址相对应的两个或更多个第一临界字线，以及同时刷新与通过对所述目标地址向下计数而产生的第二临界地址相对应的两个或更多个第二临界字线。
根据本发明的一个实施例，一种存储器件包括：包括多个字线的存储区域；正常刷新控制块，其被配置为：在第一刷新操作期间，以两个或更多个字线被同时刷新的方式来顺序地刷新所述多个字线；以及目标刷新控制块，其被配置为：在第二刷新操作期间，同时刷新与通过对目标地址向上计数而产生的第一临界地址相对应的两个或更多个第一临界字线，以及同时刷新与通过对所述目标地址向下计数而产生的第二临界地址相对应的两个或更多个第二临界字线。
通过结合附图的以下描述，本发明的这些和其他特征和优点对于本发明所属技术领域的普通技术人员将变得明显。
附图说明
图1是示出存储器件中包括的单元阵列的一部分以说明行锤击现象的图。
图2和图3是分别示出存储器件的单单元模式和双单元模式的图。
图4A和图4B是示出具有双单元模式的存储器件中的行锤击现象的图。
图5是示出根据本发明的一个实施例的具有双单元模式的存储器件的框图。
图6是示出图5所示的刷新控制部的示例性配置的框图。
图7A至图8B是示出图6中所示的目标刷新控制块在双单元模式下的操作的图。
图9A和图9B是示出根据本发明的一个实施例的具有双单元模式的存储器件的刷新方法的图。
具体实施方式
下面将参照附图更详细地描述本发明的各种实施例。提供这些实施例使得本公开是清楚的和完整的。本公开中提到的所有“实施例”是指本文公开的发明构思的实施例。所呈现的实施例仅仅是示例，并不旨在限制本发明的范围。
此外，应注意，本文使用的术语仅用于描述实施例，而并不旨在限制本发明。如本文所使用的，单数形式旨在也包括复数形式，除非上下文清楚地另有所指。还应理解，当在本说明书中使用术语“包括”、“包括有”、“包含”和/或“包含有”时，是指存在所陈述的特征，但不排除存在或添加一个或更多个其他未陈述的特征。如本文所使用的，术语“和/或”表示一个或更多个相关的列出项的任意组合和全部组合。还应注意，在本说明书中，“连接/耦接”不仅指一个组件直接耦接另一组件，还指经由中间组件间接地耦接另一组件。
将理解，尽管本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语的限制。这些术语用于区分一个元件与另一元件。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可以被称为第二元件或第三元件。
附图不一定按比例绘制，在某些情况下，为了清楚地说明实施例的特征，比例可能被夸大。
图2是帮助解释存储器件的单单元(single cell)模式的图。图3是帮助解释存储器件的双单元模式的图。
为了便于参考，图2和图3示出了具有8个存储体BK0至BK7的存储器件并基于该结构进行描述。然而，要注意的是，存储器可以以各种方式，例如存储体(bank)、存储页(page)、存储阵列(MAT)等来划分。还应注意，存储器件可以以各种其他方式来划分，并且不限于本文中所描述的实施例，以及存储器的使用区域可以根据各种划分方法来设置。我们也要注意到，在图2和图3中，用实线表示使用的存储体，而用虚线表示未使用的存储体。
参考图2，示出了在双数据速率2代(DDR2)DRAM存储器件中仅使用八个存储体BK0至BK7中的四个存储体BK0至BK3的半芯片结构。
多个存储单元中的每一个被布置在字线WL与位线BL的交叉点处，并且一个存储单元由用作开关的单元晶体管TR1和TR2以及储存电荷(即数据)的单元电容器C1和C2构成。根据存储单元的单元电容器中是否存在电荷，即单元电容器的端电压是高还是低，数据被划分为“高逻辑”电平(逻辑1)或“低逻辑”电平(逻辑0)。
字线WL中的每个通过不同的行地址来访问。例如，字线WL<i>和字线WL<i+1>可以通过顺序地增加的行地址来访问。
因此，当字线WL之中的与特定行地址相对应的一个字线WL<i>被激活并且一个位线BL被选中时，储存在对应的存储单元中的数据通过感测放大器(未示出)而被感测和放大。换言之，当一个字线和一个位线被选中时，一个存储单元被选中，并且数据被储存在选中的存储单元中、或者储存在选中的存储单元中的数据被输出。
参考图3，示出了双单元模式，其中为了增大单元电容器中储存的电荷量，使用了在半芯片结构中未使用的四个存储体BK4至BK7。
在双单元模式下，随着两个字线WL<i>和WL<i+1>或WL<i+2>和WL<i+3>被控制为同时激活，并且两个单元电容器C1和C2或C3和C4被用于储存相同的数据，理论上可以确保双倍的数据保持时间。为了控制两个字线WL<i>和WL<i+1>或WL<i+2>和WL<i+3>被同时激活，可以通过将行地址的最低有效位(LSB)作为“无关项(don’t care)”来处理而将相邻的两个字线激活。
当字线WL之中的与特定行地址相对应的两个字线WL<i>和WL<i+1>或WL<i+2>和WL<i+3>被激活并且一个位线BL被选中时，储存在对应的存储单元中的数据通过感测放大器(未示出)而被感测和放大。换言之，当两个字线和一个位线被选中时，两个存储单元被选中，并且相同的数据被储存在选中的存储单元中、或者储存在选中的存储单元中的数据被输出。通常，当出于要求高数据可靠性的目的而使用存储器件时，存储器件以双单元模式驱动，并且相同的数据被同时储存在多个存储单元中，从而可以提高数据的可靠性。
存储器件的刷新操作可以分为正常刷新操作和目标刷新操作。正常刷新操作通过对输入到存储器件的刷新命令进行计数来顺序地刷新字线。目标刷新操作通过刷新与对应于目标地址的目标字线相邻的刷新字线来解决行锤击现象。目标地址可以是被重复访问的行地址。目标字线可以对应于目标地址，并且当目标字线是第N字线时，与目标字线相邻的字线可以是第(N-1)字线和第(N+1)字线。
图4A和图4B是帮助解释具有双单元模式的存储器件中的行锤击现象的图。
参考图4A，在偶数的第N目标字线的情况下，当输入特定行地址时，通过将所述特定行地址的最低有效位(LSB)作为“无关项”来处理，来同时访问与所述特定行地址相对应的第N目标字线和相邻的第(N+1)字线。
可能受到由于被同时访问的第N目标字线和相邻的第(N+1)字线引起的的行锤击现象影响的字线是第(N-1)字线和第(N+2)字线。然而，由于与第N目标字线相邻的第(N-1)字线和第(N+1)字线被目标刷新(target-refresh)，所以针对行锤击现象的传统对策可能不会抵消发生在第(N+2)字线上的行锤击现象。
参考图4B，在奇数的第N目标字线的情况下，当输入特定行地址时，通过将所述特定行地址的最低有效位(LSB)作为“无关项”来处理，来同时访问与特定行地址相对应的第N目标字线和相邻的第(N-1)字线。
可能受到由于被同时访问的第N目标字线和相邻的第(N-1)字线引起的行锤击现象影响的字线是第(N-2)字线和第(N+1)字线。然而，由于与第N目标字线相邻的第(N-1)字线和第(N+1)字线被目标刷新，所以针对行锤击现象的传统对策可能不会抵消发生在第(N-2)字线上的行锤击现象。
下文中，描述了一种用于抵消行锤击现象的、具有双单元模式的存储器件的刷新方法。为了深入地说明本发明的构思，主要描述与存储器件的刷新操作有关的配置。
图5是示出根据本发明的一个实施例的具有双单元模式的存储器件100的框图。
参考图5，存储器件100可以包括正常命令发生部110，目标命令发生部120，刷新控制部130，字线驱动部140，和存储区域150。
存储区域150可以包括多个存储体(未示出)，每个存储体具有多个存储单元MC。存储区域150可以包括耦接到存储单元MC的多个字线WL0至WLM。字线WL0至WLM可以由顺序地增加的行地址来指定。为了便于描述，图5仅示出字线和存储单元。
正常命令发生部110可以响应于刷新命令REF来产生正常刷新命令N_REF，并且正常刷新命令N_REF可以以每个预定时段被去激活。目标命令发生部120可以响应于刷新命令REF来产生目标刷新命令T_REF，该目标刷新命令T_REF以每个预定时段被激活。换言之，当输入刷新命令REF时，正常刷新命令N_REF可以被激活，目标刷新命令T_REF可以被激活，并且正常刷新命令N_REF可以以每个预定时段被去激活。
刷新控制部130可以响应于正常刷新命令N_REF来产生刷新地址REF_ADD1，从而顺序地刷新字线WL0至WLM。此外，刷新控制部130可以响应于目标刷新命令T_REF来产生刷新地址RH_ADD1，从而刷新与对应于目标地址(未示出)的目标字线相邻的字线。刷新控制部130可以接收行锤击信息RH_INFO以产生目标地址。
当双单元模式信号2CS_MODE_EN被使能时，刷新控制部130可以启动双单元模式。在双单元模式下的操作中，刷新控制部130可以响应于正常刷新命令N_REF来产生刷新地址REF_ADD1和REF_ADD2，从而以使得同时刷新两个或更多个字线的方式来顺序地刷新字线WL0至WLM。此外，刷新控制部130可以响应于目标刷新命令T_REF来产生刷新地址RH_ADD1和RH_ADD2，使得与对应于目标地址的两个或更多个目标字线相邻的四个或更多个字线也被刷新。
更具体地，刷新控制部130可以将通过对目标地址向上计数而产生的第一临界地址(未示出)的最低有效位(LSB)作为“无关项”来处理，以输出为刷新地址RH_ADD1和RH_ADD2，以及将通过对目标地址向下计数而产生的第二临界地址(未示出)的最低有效位(LSB)作为“无关项”来处理，以输出为刷新地址RH_ADD1和RH_ADD2。适当地，刷新控制部130可以通过对目标地址向上计数2来产生第一临界地址，以及通过对目标地址向下计数2来产生第二临界地址。
字线驱动部140可以激活与从刷新控制部130输出的刷新地址REF_ADD1、REF_ADD2、RH_ADD1和RH_ADD2相对应的字线。
图6是示出图5所示的刷新控制部130的示例性配置的框图。
参考图6，刷新控制部130可以包括正常刷新控制块210和目标刷新控制块220。
正常刷新控制块210可以响应于正常刷新命令N_REF来产生刷新地址REF_ADD1，从而顺序地刷新字线WL0至WLM，但是当双单元模式信号2CS_MODE_EN被使能时，正常刷新控制块210可以产生刷新地址REF_ADD1和REF_ADD2，从而同时刷新两个或更多个字线。
更具体地，正常刷新控制块210可以包括刷新计数器212和第一地址解码器214。
刷新计数器212可以对正常刷新命令N_REF向上计数1以产生计数地址CNT_ADD。然而，当双单元模式信号2CS_MODE_EN被使能时，刷新计数器212可以对正常刷新命令N_REF向上计数2以产生计数地址CNT_ADD。第一地址解码器214可以将计数地址CNT_ADD解码以产生刷新地址REF_ADD1。然而，当双单元模式信号2CS_MODE_EN被使能时，第一地址解码器214可以将刷新地址REF_ADD1的最低有效位(LSB)作为“无关项”来处理，以输出为刷新地址REF_ADD1和REF_ADD2。
目标刷新控制块220可以响应于目标刷新命令T_REF来产生刷新地址RH_ADD1，从而刷新与对应于目标地址TAR_ADD的目标字线相邻的字线。然而，当双单元模式信号2CS_MODE_EN被使能时，目标刷新控制块220可以产生刷新地址RH_ADD1和RH_ADD2，从而刷新与对应于目标地址TAR_ADD的两个或更多个目标字线相邻的四个或更多个字线。
更具体地，目标刷新控制块220可以包括目标地址发生器222、临界地址发生器224和第二地址解码器226。
目标地址发生器222可以响应于目标刷新命令T_REF来产生与行锤击信息RH_INFO相对应的目标地址TAR_ADD。行锤击信息RH_INFO可以包括与被频繁访问的行地址有关的信息。根据实施例，目标地址发生器222可以接收包括存储体地址和行地址的地址信息以及激活命令，并且在行地址的激活计数超过阈值时将特定行地址确定为目标地址TAR_ADD。
临界地址发生器224可以对目标地址TAR_ADD向上/向下计数1。然而，当双单元模式信号2CS_MODE_EN被使能时，临界地址发生器224可以通过对目标地址TAR_ADD向上/向下计数2来产生第一临界地址CRT_ADD1和第二临界地址CRT_ADD2。
第二地址解码器226可以对第一临界地址CRT_ADD1和第二临界地址CRT_ADD2进行解码以产生刷新地址RH_ADD1。当双单元模式信号2CS_MODE_EN被使能时，第二地址解码器226可以将刷新地址RH_ADD1的最低有效位(LSB)作为“无关项”来处理，以输出为刷新地址RH_ADD1和RH_ADD2。
图7A和图7B是帮助解释目标刷新控制块220的操作的图。图7A和图7B示出了与“0x000100”的目标地址TAR_ADD相对应的第N目标字线是偶数的情况。
参考图7A，在单单元模式下，临界地址发生器224可以通过对目标地址TAR_ADD向上/向下计数1来产生“0x000101”的第一临界地址CRT_ADD1和“0x000011”的第二临界地址CRT_ADD2，并且第二地址解码器226可以对第一临界地址CRT_ADD1和第二临界地址CRT_ADD2进行解码以顺序地输出为刷新地址RH_ADD1。为了便于描述，当假设解码操作之前和之后的结果相同时，刷新地址RH_ADD1可以被顺序地输出为“0x000101”和“0x000011”的地址。因此，与“0x000101”的刷新地址RH_ADD1相对应的第(N+1)目标字线可以被刷新，以及与“0x000011”的刷新地址RH_ADD1相对应的第(N-1)目标字线可以被刷新。
参考图7B，在双单元模式下，临界地址发生器224可以通过对目标地址TAR_ADD向上/向下计数2来产生“0x000110”的第一临界地址CRT_ADD1和“0x000010”的第二临界地址CRT_ADD2，并且第二地址解码器226可以对第一临界地址CRT_ADD1和第二临界地址CRT_ADD2进行解码以产生刷新地址RH_ADD1，以及将刷新地址RH_ADD1的最低有效位(LSB)作为“无关项”来处理以输出为刷新地址RH_ADD1和RH_ADD2。为了便于描述，当假设解码操作之前和之后的结果相同时，刷新地址RH_ADD1和RH_ADD2可以先被输出为“0x00011x”，即“0x000110”和“0x000111”，以及随后被输出为“0x00001x”，即“0x000010”和“0x000011”。因此，分别与“0x000110”的刷新地址RH_ADD1和“0x000111”的刷新地址RH_ADD2相对应的第(N+2)目标字线和第(N+3)目标字线可以被同时刷新，并且分别与“0x000010”的刷新地址RH_ADD1和“0x000011”的刷新地址RH_ADD2相对应的第(N-2)目标字线和第(N-1)目标字线可以被同时刷新。因此，在双单元模式中，受行锤击现象影响的第(N+2)字线可以被目标刷新。
图8A和图8B是帮助解释图6所示的目标刷新控制块220的操作的图。图8A和图8B示出了与“0x000101”的目标地址TAR_ADD相对应的第N目标字线是奇数的情况。
参考图8A，在单单元模式下，临界地址发生器224可以通过对目标地址TAR_ADD向上/向下计数1来产生“0x000110”的第一临界地址CRT_ADD1和“0x000100”的第二临界地址CRT_ADD2，并且第二地址解码器226可以对第一临界地址CRT_ADD1和第二临界地址CRT_ADD2进行解码以顺序地输出为刷新地址RH_ADD1。为了便于描述，当假设解码操作之前和之后的结果相同时，刷新地址RH_ADD1可以被顺序地输出为“0x000110”和“0x000100”的地址。因此，与“0x000110”的刷新地址RH_ADD1相对应的第(N+1)目标字线可以被刷新，以及与“0x000100”的刷新地址RH_ADD1相对应的第(N-1)目标字线可以被刷新。
参考图8B，在双单元模式下，临界地址发生器224可以通过对目标地址TAR_ADD向上/向下计数2来分别产生“0x000111”的第一临界地址CRT_ADD1和“0x000011”的第二临界地址CRT_ADD2，以及第二地址解码器226可以对第一临界地址CRT_ADD1和第二临界地址CRT_ADD2进行解码以产生刷新地址RH_ADD1，以及将刷新地址RH_ADD1的最低有效位(LSB)作为“无关项”来处理以输出为刷新地址RH_ADD1和RH_ADD2。为了便于描述，当假设解码操作之前和之后的结果相同时，刷新地址RH_ADD1和RH_ADD2可以先被输出为“0x00011x”，即“0x000110”和“0x000111”，以及随后被输出为“0x00001x”，即“0x000010”和“0x000011”。因此，分别与“0x000110的刷新地址RH_ADD1和“0x000111”的刷新地址RH_ADD2相对应的第(N+1)目标字线和第(N+2)目标字线可以被同时刷新，以及分别与“0x000010”的刷新地址RH_ADD1和“0x000011”的刷新地址RH_ADD2相对应的第(N-3)目标字线和第(N-2)目标字线可以被同时刷新。因此，在双单元模式中，受行锤击现象影响的第(N-2)字线可以被目标刷新。
虽然图7A和图7B示出了通过对目标地址TAR_ADD向上/向下计数而获得的结果分别被产生为第一临界地址CRT_ADD1和第二临界地址CRT_ADD2的情况，但是产生顺序可以根据实施例调整。
下文中，参考图5至图9B描述根据本发明的一个实施例的存储器件的刷新方法。
图9A和图9B是帮助说明根据本发明的一个实施例的具有双单元模式的存储器件的刷新方法的图。
图9A示出了在单单元模式下、即当双单元模式信号2CS_MODE_EN被禁止时存储器件100的刷新方法。
正常命令发生部110可以响应于刷新命令REF来产生正常刷新命令N_REF，并且正常刷新命令N_REF可以以每个预定时段被去激活。目标命令发生部120可以响应于刷新命令REF来产生目标刷新命令T_REF，该目标刷新命令T_REF以每个预定时段被激活。
正常刷新控制块210可以响应于正常刷新命令N_REF来产生刷新地址REF_ADD1，从而顺序地刷新字线WL0至WLM。
目标刷新控制块220可以响应于目标刷新命令T_REF来产生刷新地址RH_ADD1，从而刷新与对应于目标地址TAR_ADD的目标字线相邻的字线。例如，当目标字线是第N字线WLN时，第(N+1)字线WLN+1和第(N-1)字线WLN-1可以被顺序地刷新。
参考图9B，示出了在双单元模式下、即当双单元模式信号2CS_MODE_EN被使能时存储器件100的刷新方法。
正常刷新控制块210可以响应于正常刷新命令N_REF来产生刷新地址REF_ADD1和REF_ADD2，从而同时刷新两个或更多个字线。例如，当目标字线是第N字线WLN并且第N目标字线是偶数时，第N目标字线和第(N+1)字线WLN+1可以被同时刷新。
目标刷新控制块220可以响应于目标刷新命令T_REF来产生刷新地址RH_ADD1和RH_ADD2，从而刷新与对应于目标地址TAR_ADD的两个或更多个目标字线相邻的四个或更多个字线。例如，目标刷新控制块220可以产生刷新地址RH_ADD1和RH_ADD2，从而同时刷新第(N+2)字线WLN+2和第(N+3)字线WLN+3，以及同时刷新第(N-1)字线WLN-1和第(N-2)字线WLN-2。
如上所述，第(N+2)字线WLN+2(当第N目标字线为偶数时，其在传统刷新方案中不可能抵消行锤击现象)以及第(N-2)字线WLN-2(当第N目标字线为奇数时，其在传统刷新方案中不可能抵消行锤击现象)可以被目标刷新，从而可以在具有双单元模式的存储器件中防止行锤击现象。
根据以上说明明显的是，在根据本发明的实施例的存储器件中，可以提高双单元模式下的刷新操作的效率，并且可以通过防止丢失数据来确保储存在存储器件中的数据的可靠性。
虽然已经针对具体实施例描述了本发明，但是这些实施例不是限制性的，而是描述性的。此外，应当注意，在不脱离由所附权利要求所限定的本发明的精神和/或范围的情况下，本领域技术人员可以通过替换、改变和修改来以各种方式实现本发明。
此外，上述实施例中描述的逻辑门和晶体管的配置和类型可以基于输入信号的极性被不同地实施。

Claims (21)

1.一种存储器件，包括：
包括多个字线的存储区域；以及
刷新控制块，其被配置为：
在第一刷新操作期间，以使得两个或更多个字线被同时刷新的方式来顺序地刷新所述多个字线，
在第二刷新操作期间，同时刷新与通过对目标地址向上计数而产生的第一临界地址相对应的两个或更多个第一临界字线，以及
同时刷新与通过对所述目标地址向下计数而产生的第二临界地址相对应的两个或更多个第二临界字线。
2.如权利要求1所述的存储器件，其中，所述刷新控制块被配置为通过对所述目标地址向上计数2来产生所述第一临界地址，以及通过对所述目标地址向下计数2来产生所述第二临界地址。
3.如权利要求2所述的存储器件，其中，所述刷新控制块被配置为同时刷新所述第一临界字线，所述第一临界字线分别与通过将所述第一临界地址的最低有效位LSB作为“无关项”来处理而产生的地址相对应。
4.如权利要求2所述的存储器件，其中，所述刷新控制块被配置为同时刷新所述第二临界字线，所述第二临界字线分别与通过将所述第二临界地址的最低有效位LSB作为“无关项”来处理而产生的地址相对应。
5.如权利要求1所述的存储器件，其中，所述刷新控制块被配置为：在所述第一刷新操作期间，同时刷新分别与通过对计数地址的最低有效位LSB进行处理而产生的地址相对应的字线，所述计数地址是通过对刷新命令向上计数2而产生。
6.一种存储器件，包括：
包括多个字线的存储区域；
正常刷新控制块，其被配置为：响应于正常刷新命令来顺序地刷新所述多个字线，以及在双单元模式信号被使能时同时刷新两个或更多个字线；以及
目标刷新控制块，其被配置为：响应于目标刷新命令来刷新与对应于目标地址的目标字线相邻的字线，以及在双单元模式信号被使能时刷新与对应于所述目标地址的两个或更多个目标字线相邻的四个或更多个字线。
7.如权利要求6所述的存储器件，其中，当所述双单元模式信号被使能时，所述目标刷新控制块被配置为同时刷新与通过对所述目标地址向上计数而产生的第一临界地址相对应的两个或更多个第一临界字线，以及同时刷新与通过对所述目标地址向下计数而产生的第二临界地址相对应的两个或更多个第二临界字线。
8.如权利要求7所述的存储器件，其中，所述目标刷新控制块被配置为通过对所述目标地址向上计数2来产生所述第一临界地址，以及通过对所述目标地址向下计数2来产生所述第二临界地址。
9.如权利要求7所述的存储器件，其中，所述目标刷新控制块被配置为同时刷新所述第一临界字线，所述第一临界字线分别与通过将所述第一临界地址的最低有效位LSB作为“无关项”来处理而产生的地址相对应。
10.如权利要求7所述的存储器件，其中，所述目标刷新控制块被配置为同时刷新所述第二临界字线，所述第二临界字线分别与通过将所述第二临界地址的最低有效位LSB作为“无关项”来处理而产生的地址相对应。
11.如权利要求6所述的存储器件，其中，所述正常刷新控制块包括：
刷新计数器，其被配置为：对所述正常刷新命令向上计数1、但是当所述双单元模式信号被使能时对所述正常刷新命令向上计数2，从而产生计数地址；以及
第一地址解码器，其被配置为：对所述计数地址进行解码以产生刷新地址，以及当所述双单元模式信号被使能时，通过将所述刷新地址的最低有效位LSB作为“无关项”来处理而输出所述刷新地址。
12.如权利要求6所述的存储器件，其中，所述目标刷新控制块包括：
目标地址发生器，其被配置为响应于所述目标刷新命令、基于行锤击信息来产生所述目标地址；
临界地址发生器，其被配置为：通过对所述目标地址向上/向下计数1、但是当所述双单元模式信号被使能时对所述目标地址向上/向下计数2，来产生第一临界地址和第二临界地址；以及
第二地址解码器，其被配置为：对所述第一临界地址和所述第二临界地址进行解码以产生刷新地址，以及当所述双单元模式信号被使能时，通过将所述刷新地址的最低有效位LSB作为“无关项”来处理而输出所述刷新地址。
13.如权利要求6所述的存储器件，还包括：
正常命令发生器，其被配置为响应于刷新命令来产生所述正常刷新命令，其中，所述正常刷新命令以每个预定时段被去激活；以及
目标命令发生器，其被配置为响应于所述刷新命令来产生所述目标刷新命令，所述目标刷新命令以所述每个预定时段被激活。
14.一种存储器件的刷新方法，包括：
在第一刷新操作期间，以使得多个字线中的两个或更多个字线被同时刷新的方式来顺序地刷新所述多个字线；以及
在第二刷新操作期间，同时刷新与通过对目标地址向上计数而产生的第一临界地址相对应的两个或更多个第一临界字线，以及同时刷新与通过对所述目标地址向下计数而产生的第二临界地址相对应的两个或更多个第二临界字线。
15.如权利要求14所述的刷新方法，其中，在所述第二刷新操作期间，通过对所述目标地址向上计数2来产生所述第一临界地址，以及通过对所述目标地址向下计数2来产生所述第二临界地址。
16.如权利要求15所述的刷新方法，其中，在所述第二刷新操作期间，同时刷新所述第一临界字线，所述第一临界字线分别与通过将所述第一临界地址的最低有效位LSB作为“无关项”来处理而产生的地址相对应。
17.如权利要求15所述的刷新方法，其中，在所述第二刷新操作期间，同时刷新所述第二临界字线，所述第二临界字线分别与通过将所述第二临界地址的最低有效位LSB作为“无关项”来处理而产生的地址相对应。
18.如权利要求14所述的刷新方法，其中，在所述第一刷新操作期间，同时刷新分别与通过将计数地址的最低有效位LSB作为“无关项”来处理而产生的地址相对应的字线，所述计数地址是通过对刷新命令向上计数2而产生。
19.一种存储器件，包括：
包括多个字线的存储区域；
正常刷新控制块，其被配置为：在第一刷新操作期间以两个或更多个字线被同时刷新的方式来顺序地刷新所述多个字线；以及
目标刷新控制块，其被配置为：在第二刷新操作期间，同时刷新与通过对目标地址向上计数而产生的第一临界地址相对应的两个或更多个第一临界字线，以及同时刷新与通过对所述目标地址向下计数而产生的第二临界地址相对应的两个或更多个第二临界字线。
20.如权利要求19所述的存储器件，其中，所述目标刷新控制块被配置为通过对所述目标地址向上计数2来产生所述第一临界地址，以及通过对所述目标地址向下计数2来产生所述第二临界地址。
21.如权利要求20所述的存储器件，
其中，所述目标刷新控制块被配置为同时刷新所述第一临界字线，所述第一临界字线分别与通过将所述第一临界地址的最低有效位LSB作为“无关项”来处理而产生的地址相对应，以及
其中，所述目标刷新控制块被配置为同时刷新所述第二临界字线，所述第二临界字线分别与通过将所述第二临界地址的最低有效位LSB作为“无关项”来处理而产生的地址相对应。
CN201811173259.0A 2017-10-30 2018-10-09 具有双单元模式的存储器件及其刷新方法 Active CN109727624B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0142533 2017-10-30
KR1020170142533A KR102312178B1 (ko) 2017-10-30 2017-10-30 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법

Publications (2)

Publication Number Publication Date
CN109727624A true CN109727624A (zh) 2019-05-07
CN109727624B CN109727624B (zh) 2022-10-04

Family

ID=66244232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811173259.0A Active CN109727624B (zh) 2017-10-30 2018-10-09 具有双单元模式的存储器件及其刷新方法

Country Status (3)

Country Link
US (1) US10297305B1 (zh)
KR (1) KR102312178B1 (zh)
CN (1) CN109727624B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) * 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10943637B2 (en) * 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
KR20210060024A (ko) * 2019-11-18 2021-05-26 에스케이하이닉스 주식회사 신경망 처리 회로를 포함하는 메모리 장치
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459797A (zh) * 2002-05-17 2003-12-03 三菱电机株式会社 可转换为双存储单元结构的半导体存储器
US20150120999A1 (en) * 2013-10-28 2015-04-30 SK Hynix Inc. Memory system and method for operating the same
US20150162071A1 (en) * 2013-12-11 2015-06-11 SK Hynix Inc. Address storage circuit and memory and memory system including the same
CN104715789A (zh) * 2013-12-11 2015-06-17 爱思开海力士有限公司 地址储存电路以及包括地址储存电路的存储器和存储系统
US20160005452A1 (en) * 2014-07-02 2016-01-07 Whi-Young Bae Semiconductor memory device for controlling having different refresh operation periods for different sets of memory cells
CN105529047A (zh) * 2014-10-17 2016-04-27 爱思开海力士有限公司 半导体器件及驱动该半导体器件的方法
CN105825883A (zh) * 2014-09-23 2016-08-03 爱思开海力士有限公司 智能刷新器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100054985A (ko) 2008-11-17 2010-05-26 삼성전자주식회사 모드 가변 리프레쉬 동작을 갖는 반도체 메모리 장치
KR20160119588A (ko) 2015-04-06 2016-10-14 에스케이하이닉스 주식회사 반도체 메모리 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459797A (zh) * 2002-05-17 2003-12-03 三菱电机株式会社 可转换为双存储单元结构的半导体存储器
US20150120999A1 (en) * 2013-10-28 2015-04-30 SK Hynix Inc. Memory system and method for operating the same
US20150162071A1 (en) * 2013-12-11 2015-06-11 SK Hynix Inc. Address storage circuit and memory and memory system including the same
CN104715789A (zh) * 2013-12-11 2015-06-17 爱思开海力士有限公司 地址储存电路以及包括地址储存电路的存储器和存储系统
US20160005452A1 (en) * 2014-07-02 2016-01-07 Whi-Young Bae Semiconductor memory device for controlling having different refresh operation periods for different sets of memory cells
CN105825883A (zh) * 2014-09-23 2016-08-03 爱思开海力士有限公司 智能刷新器件
CN105529047A (zh) * 2014-10-17 2016-04-27 爱思开海力士有限公司 半导体器件及驱动该半导体器件的方法

Also Published As

Publication number Publication date
US10297305B1 (en) 2019-05-21
CN109727624B (zh) 2022-10-04
US20190130959A1 (en) 2019-05-02
KR20190048049A (ko) 2019-05-09
KR102312178B1 (ko) 2021-10-14

Similar Documents

Publication Publication Date Title
CN109727624A (zh) 具有双单元模式的存储器件及其刷新方法
CN104733034B (zh) 存储器和包括存储器的存储系统
CN104252878B (zh) 存储器和包括存储器的存储系统
CN106158004B (zh) 存储器件及包括存储器件的存储系统
CN106128498B (zh) 半导体存储器件
CN106710621B (zh) 刷新控制电路及包括其的存储器件
CN105304138B (zh) 存储器件
CN105679359B (zh) 半导体存储器件
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
CN104464790B (zh) 存储器和包括存储器的存储系统
US10020073B2 (en) Memory device and operating method thereof
CN105989870B (zh) 存储器件和包括存储器件的存储系统
CN108010550A (zh) 地址计数电路、存储器件及其操作方法
CN104240745A (zh) 半导体存储装置和包括其的存储系统
CN104715789B (zh) 地址储存电路以及包括地址储存电路的存储器和存储系统
KR102182368B1 (ko) 어드레스 검출회로 및 이를 포함하는 메모리
US8406074B2 (en) Semiconductor device
KR20150064953A (ko) 반도체 메모리 장치
CN108231108A (zh) 存储器件及其操作方法
JP5185098B2 (ja) 強誘電体メモリ
CN104505117A (zh) 一种动态存储器刷新方法与刷新控制器
CN105845169B (zh) 半导体器件及其驱动方法
JP2015191676A (ja) 半導体装置
CN117995256A (zh) 存储器的测试方法及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant