KR20160119588A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20160119588A
KR20160119588A KR1020150048457A KR20150048457A KR20160119588A KR 20160119588 A KR20160119588 A KR 20160119588A KR 1020150048457 A KR1020150048457 A KR 1020150048457A KR 20150048457 A KR20150048457 A KR 20150048457A KR 20160119588 A KR20160119588 A KR 20160119588A
Authority
KR
South Korea
Prior art keywords
address
word lines
smart
target
word line
Prior art date
Application number
KR1020150048457A
Other languages
English (en)
Inventor
주노근
김도홍
김재일
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150048457A priority Critical patent/KR20160119588A/ko
Priority to US14/854,990 priority patent/US9627096B2/en
Priority to CN201510926366.6A priority patent/CN106057232B/zh
Publication of KR20160119588A publication Critical patent/KR20160119588A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 기술은 반도체 메모리 장치에 관한 것으로서, 예정된 어드레스 간격으로 배치되는 다수의 워드라인을 갖는 메모리 뱅크, 상기 다수의 워드라인 중 타겟 워드라인에 대응하는 타겟 어드레스를 저장하는 어드레스 래칭부, 스마트 리프레쉬 커맨드에 응답하여 상기 타겟 어드레스를 기준으로 서로 다른 어드레스 간격을 갖는 다수의 워드라인 각각에 대한 리프레쉬 동작을 수행하기 위한 리프레쉬 제어부, 및 상기 리프레쉬 제어부로부터 출력된 어드레스에 대응하는 워드라인을 구동하기 위한 워드라인 구동부가 제공될 수 있다.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}
본 특허 문헌은 반도체 설계 기술에 관한 것으로, 보다 구체적으로 리프레쉬 동작을 수행하는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 데이터를 저장하기 위한 다수의 메모리 뱅크를 구비하고 있으며, 다수의 메모리 뱅크 각각은 수천만 개 이상의 메모리 셀을 구비하고 있다. 메모리 셀 각각은 셀 커패시터(capacitor)와 셀 트랜지스터(transistor)로 구성되며, 반도체 메모리 장치는 셀 커패시터에 전하를 충전하거나 방전하는 동작을 통해 데이터를 저장한다. 셀 커패시터에 저장된 전하량은 별다른 제어가 없다면 이상적으로 항상 일정해야 한다. 하지만, 실질적으로 주변 회로와의 전압 차이로 인하여 셀 커패시터에 저장된 전하량이 변하게 된다. 셀 커패시터가 충전된 상태에서 전하가 유출되거나 셀 커패시터가 방전된 상태에서 전하가 유입될 수 있다. 이와 같이 셀 커패시터의 전하량이 변화된다는 것은 셀 커패시터에 저장된 데이터가 변화됨을 의미하며, 이는 저장된 데이터의 유실을 의미한다.
반도체 메모리 장치는 이와 같이 데이터가 유실되는 현상을 방지하기 위하여 리프레쉬(refresh) 동작을 수행한다.
한편, 공정 기술이 발달함에 따라 반도체 메모리 장치의 집적도는 점점 증가하고 있으며, 반도체 메모리 장치의 집적도 증가는 메모리 뱅크의 크기에도 영향을 미치고 있다. 메모리 뱅크의 크기가 점점 줄어든다는 것은 메모리 셀 간의 간격이 줄어듦을 의미하며, 이는 곧 인접한 메모리 셀들 각각에 연결되어 있는 워드라 라인(word line) 간의 간격이 줄어듦을 의미한다. 기존에는 워드 라인간의 간격이 좁아지면서 기존에 문제시되지 않았던 새로운 문제점들이 야기되고 있다. 그 중 하나가 인접한 워드 라인 사이에 발생하는 커플링 효과이다. 인접한 워드 라인 사이에 커플링 효과가 발생하게 되면 해당 워드라인에 연결되어 있는 메모리 셀은 저장된 데이터를 유지하기 어려운 상태가 될 수 있다. 즉, 데이터가 유실될 수 있는 확률이 증가한다.
이러한 문제점을 막아주기 위해 반도체 메모리 장치는 메모리 뱅크의 모든 메모리 셀에 대하여 리프레쉬 동작을 수행하면 된다. 즉, 데이터가 유실되는 상태를 방지 할 수 있을 만큼 리프레쉬 동작 횟수를 늘리면 되지만, 리프레쉬 동작 횟수를 늘리는 것은 반도체 메모리 장치의 동작 효율을 떨어트리게 된다.
본 발명의 실시예가 해결하고자 하는 기술적 과제는 리프레쉬 동작을 제어함으로써 반도체 메모리 장치가 고집적화되면서 발생하는 문제점을 제거할 수 있는 반도체 메모리 장치를 제공하고자 한다.
본 발명의 실시예에 따른 반도체 메모리 장치는, 예정된 어드레스 간격으로 배치되는 다수의 워드라인을 갖는 메모리 뱅크; 상기 다수의 워드라인 중 타겟 워드라인에 대응하는 타겟 어드레스를 저장하는 어드레스 래칭부; 스마트 리프레쉬 커맨드에 응답하여 상기 타겟 어드레스를 기준으로 서로 다른 어드레스 간격을 갖는 다수의 워드라인 각각에 대한 리프레쉬 동작을 수행하기 위한 리프레쉬 제어부; 및 상기 리프레쉬 제어부로부터 출력된 어드레스에 대응하는 워드라인을 구동하기 위한 워드라인 구동부를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 예정된 어드레스 간격으로 배치되는 다수의 워드라인을 갖는 메모리 뱅크; 상기 다수의 워드라인 중 타겟 워드라인에 대응하는 타겟 어드레스를 저장하는 어드레스 래칭부; 스마트 리프레쉬 커맨드에 응답하여 상기 타겟 어드레스를 기준으로 제1 어드레스 간격을 갖는 워드라인들에 대한 리프레쉬 동작을 수행하거나, 상기 타겟 어드레스를 기준으로 제2 어드레스 간격을 갖는 워드라인들에 대한 리프레쉬 동작을 수행하기 위한 리프레쉬 제어부; 및 상기 리프레쉬 제어부로부터 출력된 어드레스에 대응하는 워드라인을 구동하기 위한 워드라인 구동부를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 예정된 어드레스 간격으로 배치되는 다수의 노말 워드라인; 상기 다수의 노말 워드라인을 리페어하되, 상기 예정된 간격으로 배치되는 다수의 리던던시 워드라인; 상기 다수의 노말 워드라인 중 타겟 워드라인에 대응하는 타겟 어드레스를 저장하는 어드레스 래칭부; 스마트 리프레쉬 커맨드에 응답하여 상기 타겟 어드레스를 기준으로 서로 다른 제1 및 제2 어드레스 간격으로 각각 배치되는 제1 및 제2 워드라인들에 대한 리프레쉬 동작인 제1 및 제2 스마트 리프레쉬 모드를 수행하는 리프레쉬 제어부; 상기 제1 및 제2 스마트 리프레쉬 모드시 상기 제1 및 제2 워드라인들 각각에 대응하는 어드레스를 생성하는 어드레스 생성부; 리페어 대상 어드레스 정보를 저장하는 퓨즈부; 및 상기 리페어 대상 어드레스 정보와 상기 어드레스 생성부로부터 출력된 어드레스를 비교하여 상기 다수의 노말 워드라인 또는 상기 다수의 리던던시 워드라인을 구동하는 워드라인 구동부를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 예정된 어드레스 간격으로 배치되는 다수의 노말 워드라인; 상기 다수의 노말 워드라인을 리페어하되, 상기 예정된 간격으로 배치되는 다수의 리던던시 워드라인; 상기 다수의 노말 워드라인 중 타겟 워드라인에 대응하는 타겟 어드레스를 저장하는 어드레스 래칭부; 및 상기 어드레스 래칭부에 저장된 상기 타겟 어드레스를 기준으로 제1 어드레스 간격 및 제2 어드레스 간격을 갖는 워드라인들을 리프레쉬하되, 상기 타겟 어드레스가 리페어 대상 어드레스인 경우, 상기 타겟 어드레스를 기준으로 상기 제1 어드레스 간격 및 제2 어드레스 간격을 갖는 워드라인들 대신에 리페어된 리던던시 워드라인을 기준으로 상기 제1 어드레스 간격 및 제2 어드레스 간격을 갖는 워드라인들을 리프레쉬하기 위한 제어부를 포함할 수 있다.
또한, 본 발명의 실시예에 따른 반도체 메모리 장치의 동작 방법은, 리페어 대상 어드레스와 상기 리페어 대상 어드레스를 기준으로 프로그램 간격 내에 포함되는 어드레스를 그룹핑하여 프로그램하는 단계; 제1 스마트 모드시, 타겟 어드레스를 기준으로 상기 프로그램 간격보다 작은 제1 어드레스 간격을 갖는 제1 스마트 어드레스를 생성하는 단계; 제2 스마트 모드시, 상기 타겟 어드레스를 기준으로 상기 프로그램 간격보다 큰 제2 어드레스 간격을 갖는 제2 스마트 어드레스를 생성하는 단계; 상기 제1 스마트 모드시, 상기 제1 스마트 어드레스와 상기 리페어 대상 어드레스를 비교하고, 상기 제2 스마트 모드시, 상기 타겟 어드레스와 상기 리페어 대상 어드레스를 비교하는 단계; 및 상기 비교하는 단계를 통해 출력된 비교 결과에 응답하여 상기 제1 및 제2 스마트 어드레스에 대응하는 노말 워드라인 또는 리던던시 워드라인을 리프레쉬하는 단계를 포함할 수 있다.
바람직하게, 상기 리프레쉬하는 단계는, 상기 제1 스마트 어드레스가 상기 리페어 대상 어드레스인 경우, 상기 제1 스마트 어드레스에 대응하는 리던던시 워드라인을 리프레쉬할 수 있다.
바람직하게, 상기 리프레쉬하는 단계는, 상기 제1 스마트 어드레스가 상기 리페어 대상 어드레스가 아닌 경우, 상기 제1 스마트 어드레스에 대응하는 노말 워드라인을 리프레쉬할 수 있다.
바람직하게, 상기 리프레쉬하는 단계는, 상기 타겟 어드레스가 상기 리페어 대상 어드레스인 경우, 상기 타겟 어드레스 및 상기 제2 스마트 어드레스에 대응하는 리던던시 워드라인을 리프레쉬할 수 있다.
바람직하게, 상기 리프레쉬하는 단계는, 상기 타겟 어드레스가 상기 리페어 대상 어드레스가 아닌 경우, 상기 타겟 어드레스 및 상기 제2 스마트 어드레스에 대응하는 노말 워드라인을 리프레쉬할 수 있다.
본 발명의 실시예들에 의한 반도체 메모리 장치는 리프레쉬 동작의 효율성을 높일 수 있고, 데이터가 유실되는 상태를 막아줌으로써 반도체 메모리 장치에 저장된 데이터의 신뢰성을 보장해줄 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 구성도이다.
도 2는 도 1에 도시된 카운팅부의 동작을 나타낸 타이밍 다이어그램이다.
도 3은 본 발명의 이 실시예에 따른 반도체 메모리 장치의 구성도이다.
도 4는 제1 스마트 모드 중 타겟 어드레스가 노말 어드레스인 경우의 동작을 설명하기 위한 타이밍 다이어그램이다.
도 5는 제2 스마트 모드 중 타겟 어드레스가 노말 어드레스인 경우의 동작을 설명하기 위한 타이밍 다이어그램이다.
도 6은 제1 스마트 모드 중 타겟 어드레스가 리던던시 어드레스인 경우의 동작을 설명하기 위한 타이밍 다이어그램이다.
도 7은 제2 스마트 모드 중 타겟 어드레스각 리던던시 어드레스인 경우의 동작을 설명하기 위한 타이밍 다이어그램이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 구성도이다.
도 1을 참조하면, 상기 반도체 메모리 장치는 어드레스 래치부(110), 리프레쉬 제어부(120), 워드라인 구동부(130) 및 메모리 뱅크(140)를 포함할 수 있다.
어드레스 래칭부(110)는 다수의 워드라인에 대응하는 다수의 로우 어드레스(RA<0:12>) 중 타겟 워드라인에 대응하는 타겟 어드레스(RHA<0:12>)를 저장할 수 있다. 상기 타겟 어드레스(RHA<0:12>)는 상기 다수의 워드라인 중 억세스가 빈번하게 일어나는 워드라인에 대응하는 어드레스일 수 있다.
리프레쉬 제어부(120)는 제1 연산부(121), 제2 연산부(122), 카운팅부(123) 및 어드레스 선택부(124)를 포함할 수 있다.
제1 연산부(121)는 상기 타겟 어드레스(RHA<0:12>)에 응답하여 제1 어드레스 간격을 갖는 제1 워드라인들에 대응하는 어드레스를 생성할 수 있다. 상기 제1 어드레스 간격은 상기 다수의 워드라인이 순차적으로 배치됨에 있어서 일정한 간격을 갖도록 배치될 수 있는데, 이때 상기 다수의 워드라인 각각의 인접한 워드라인과의 간격을 의미한다. 즉, 상기 제1 워드라인들은 상기 타겟 워드라인에 첫 번째로 인접한 워드라인일 수 있다. 예컨대, 상기 타겟 워드라인이 N번째 어드레스에 대응하는 워드라인이라면, 상기 제1 워드라인들은 N-1 및 N+1 번째 어드레스를 갖는 워드라인일 수 있다.
제2 연산부(122)는 상기 타겟 어드레스(RHA<0:12>)에 응답하여 제2 어드레스 간격을 갖는 제2 워드라인들에 대응하는 어드레스를 생성할 수 있다. 상기 제2 어드레스 간격은 상기 제1 어드레스 간격보다 큰 간격을 의미한다. 다시 말하면, 상기 제2 워드라인들은 상기 타겟 워드라인에 대해 두 번째 또는 그 이상 인접한 워드라인일 수 있다. 예컨대, 상기 타겟 워드라인이 N번째 어드레스에 대응하는 워드라인이라면, 상기 제2 워드라인들은 N-2 및 N+2번째 어드레스를 갖는 워드라인일 수 있다.
한편, 본 발명의 실시예에서는 상기 제1 워드라인들은 상기 타겟 워드라인에 첫 번째로 인접한 워드라인이고, 상기 제2 워드라인들은 상기 타겟 워드라인에 두 번째 또는 그 이상 인접한 워드라인인 것으로 설명하였으나, 이는 상황에 따라서 다르게 설정될 수 있다. 예컨대, 상기 제1 어드레스 간격이 상기 타겟 워드라인에 첫 번째로 인접하지 않고 그 이상 인접한 간격을 갖도록 설정된다면, 상기 제2 어드레스 간격은 상기 제1 어드레스 간격보다 더 큰 어드레스 간격을 갖도록 설정될 수 있다.
카운팅부(123)는 스마트 리프레쉬 커맨드(SREN)를 카운팅하여 제1 스마트 모드 신호(SR1ST) 및 제2 스마트 모드 신호(SR2ND)를 생성할 수 있다. 상기 스마트 리프레쉬 커맨드(SREN)는 외부로부터 입력되는 리프레쉬 커맨드(미도시)에 응답하여 예정된 횟수만큼 상기 리프레쉬 커맨드가 입력되면 스마트 리프레쉬 동작을 수행하기 위해 활성화될 수 있다. 제1 스마트 모드 신호(SR1ST)는 예정된 횟수만큼 스마트 리프레쉬 커맨드(SREN)가 입력되는 동안 활성화되며, 제2 스마트 모드 신호(SR2ND)는 제1 스마트 모드 신호(SR1ST)가 예정된 횟수 이상이 되면 활성화될 수 있다. 예컨대, 상기 스마트 리프레쉬 커맨드(SREN)에 의해 스마트 리프레쉬 동작을 32번 수행하는 경우, 제1 스마트 모드 신호(SR1ST)는 31번째까지 매번 활성화되어 제1 스마트 모드 동작을 수행할 수 있고, 32번째에 제2 스마트 모드 신호(SR2ND)가 활성화되어 제2 스마트 모드 동작을 수행하는 것이 가능하다.
어드레스 선택부(124)는 카운팅부(123)로부터 출력된 제1 스마트 모드 신호(SR1ST) 또는 제2 스마트 모드 신호(SR2ND)에 응답하여 제1 연산부(121)로부터 출력된 제1 워드라인들에 대응하는 어드레스 또는 제2 연산부(122)로부터 출력된 제2 워드라인들에 대응하는 어드레스를 선택적으로 출력할 수 있다.
워드라인 구동부(130)는 상기 어드레스 선택부(124)로부터 출력된 어드레스에 대응하는 워드라인을 활성화시킬 수 있다.
메모리 뱅크(140)는 다수의 데이터를 저장하기 위한 다수의 메모리 셀을 구비하고 있으며, 다수의 메모리 셀 각각은 다수의 워드라인 각각과 연결될 수 있다. 상기 다수의 워드라인은 상기 예정된 어드레스 간격으로 배치될 수 있다. 여기서 어드레스 간격은 다수의 워드라인이 배치됨에 있어서, 인접한 워드라인 사이의 간격을 말한다. 또한, 메모리 뱅크(140)는 상기 워드라인 구동부(130)에 의해 활성화된 워드라인에 대한 리프레쉬 동작을 수행하는 것이 가능하다.
정리하면, 본 발명의 일 실시예에 따른 반도체 메모리 장치는 스마트 리프레쉬 동작을 수행함에 있어서, 제1 스마트 모드 또는 제2 스마트 모드에 따라 스마트 리프레쉬 동작을 선택적으로 수행하는 것이 가능하다. 다시 말하면, 상기 반도체 메모리 장치는 억세스가 빈번하게 일어나는 타겟 워드라인에 가장 인접한 제1 워드라인들에 대한 스마트 리프레쉬 동작을 수행한 이후, 상기 타겟 워드라인에 두번째로 인접한 제2 워드라인들에 대한 스마트 리프레쉬 동작을 수행할 수 있다. 따라서, 반도체 메모리 장치는 스마트 리프레쉬 동작의 효율성을 높일 수 있고, 데이터가 유실되는 상태를 막아줌으로써 반도체 메모리 장치에 저장된 데이터의 신뢰성을 보장해 줄 수 있다.
도 2는 도 1에 도시된 카운팅부의 동작을 나타낸 타이밍 다이어그램이다.
도 1 및 도 2를 참조하면, 카운팅부(123)는 스마트 리프레쉬 커맨드(SREN)를 카운팅하여 내부적으로 카운팅 신호(N<0:4>)를 생성할 수 있다. 상기 카운팅 신호(N<0:4>)의 카운팅 횟수에 따라서 제1 스마트 모드 신호(SR1ST) 또는 제2 스마트 모드 신호(SR2ND)가 활성화될 수 있다. 스마트 리프레쉬 커맨드(SREN)가 예정된 횟수만큼 카운팅되는 동안에는 제1 스마트 모드 신호(SR1ST)가 활성화되고, 예정된 횟수 이상이 되면 제2 스마트 모드 신호(SR2ND)가 활성화될 수 있다.
따라서 본 발명의 일 실시예에 따른 반도체 메모리 장치는 억세스가 빈번하게 일어나는 타겟 워드라인에 가장 인접한 제1 워드라인들에 대한 스마트 리프레쉬 동작을 예정된 횟수만큼 수행한 이후, 두 번째로 인접한 제2 워드라인들에 대한 스마트 리프레쉬 동작을 수행할 수 있다.
도 3은 본 발명의 이 실시예에 따른 반도체 메모리 장치의 구성도이다.
도 3을 참조하면, 반도체 메모리 장치는 노말 리프레쉬 제어부(310), 스마트 리프레쉬 제어부(320), 어드레스 래칭부(330), 어드레스 생성부(340), 퓨즈부(350), 워드라인 구동부(360) 및 메모리 뱅크(370)를 포함할 수 있다.
메모리 뱅크(370)는 다수의 데이터를 저장하기 위한 다수의 메모리 셀을 구비하고 있으며, 다수의 메모리 셀 각각은 다수의 워드라인 각각과 연결될 수 있다. 상기 다수의 워드라인은 다수의 노말 워드라인(NWL_1 내지 NWL_N)과 다수의 노말 워드라인(NWL_1 내지 NWL_N)을 리페어하기 위한 다수의 리던던시 워드라인(RWL_1 내지 RWL_N)을 포함할 수 있으며, 예정된 어드레스 간격으로 배치될 수 있다. 또한, 메모리 뱅크(130)는 상기 다수의 워드라인 중 활성화된 워드라인에 대해서는 리프레쉬 동작을 수행할 수 있다.
노말 리프레쉬 제어부(310)는 리프레쉬 커맨드(REF)에 응답하여 노말 리프레쉬 커맨드(N_REF)를 생성할 수 있다. 여기서, 리프레쉬 커맨드(REF)는 리프레쉬 동작시 활성화되는 신호일 수 있다.
스마트 리프레쉬 제어부(320)는 리프레쉬 커맨드(REF)를 카운팅하여 예정된 주기마다 활성화되는 제1 스마트 모드 신호(SR1ST) 및 제2 스마트 모드 신호(SR2ND)를 생성할 수 있다. 여기서 제1 스마트 모드 신호(SR1ST)는 상기 다수의 워드라인 중 억세스가 빈번하게 일어나는 타겟 워드라인에 가장 인접한 제1 워드라인들에 대한 리프레쉬 동작을 수행하기 위한 신호일 수 있으며, 제2 스마트 모드 신호(SR2ND)는 상기 타겟 워드라인에 두번째로 인접한 제2 워드라인들에 대한 리프레쉬 동작을 수행하기 위한 신호일 수 있다. 여기서 스마트 리프레쉬 제어부(320)는 제1 및 제2 카운팅부(미도시)를 포함할 수 있다. 제1 카운팅부는 리프레쉬 커맨드(REF)를 카운팅하여 스마트 리프레쉬 커맨드(미도시)를 생성할 수 있으며, 제2 카운팅부는 스마트 리프레쉬 커맨드를 카운팅하여 제1 스마트 모드 신호(SR1ST) 및 제2 스마트 모드 신호(SR2ND)를 생성할 수 있다.
한편, 스마트 리프레쉬 제어부(320)는 도 1에 도시된 카운팅부(123)일 수 있으며, 상기 스마트 리프레쉬 커맨드(미도시)는 도 1에 도시된 스마트 리프레쉬 커맨드(SREN)일 수 있다.
어드레스 래칭부(330)는 상기 다수의 워드라인에 대응하는 다수의 로우 어드레스(RA<0:12>) 중 타겟 워드라인에 대응하는 타겟 어드레스(RHA<0:12>)를 저장할 수 있다.
어드레스 생성부(340)는 노말 리프레쉬 동작시 상기 노말 리프레쉬 커맨드(N_REF)에 응답하여 노말 어드레스(N_ADD)를 생성할 수 있으며, 스마트 리프레쉬 동작시 제1 스마트 모드 신호(SR1ST) 또는 제2 스마트 모드 신호(SR2ND)에 응답하여 제1 워드라인들 또는 제2 워드라인들에 대응하는 스마트 어드레스(S_ADD)를 생성할 수 있다. 여기서 제2 스마트 모드 신호(SR2ND)가 활성화되는 경우, 어드레스 생성부(340)는 제2 워드라인들 및 타겟 워드라인에 대응하는 스마트 어드레스(S_ADD)를 생성할 수 있다.
한편, 제1 워드라인들은 타겟 워드라인과 가장 인접한 워드라인으로써 제1 어드레스 간격을 가질 수 있으며, 제2 워드라인들은 타겟 워드라인과 두 번째 또는 그 이상으로 인접한 워드라인으로써 제2 어드레스 간격을 가질 수 있다. 예컨대, 타겟 워드라인에 대응하는 어드레스가 N번째 어드레스인 경우, 제1 어드레스 간격을 갖는 제1 워드라인들에 대응하는 어드레스는 N-1 및 N+1번째 어드레스일 수 있고, 제2 어드레스 간격을 갖는 제2 워드라인들에 대응하는 어드레스는 N-2 및 N+2번째 어드레스일 수 있다.
퓨즈부(350)는 다수의 노말 워드라인(NWL_1 내지 NWL_N) 중 리페어 대상 워드라인에 대응하는 어드레스 정보를 저장할 수 있다. 여기서 리페어 대상 워드라인은 다수의 메모리 셀 중 불량인 메모리 셀에 대응하는 노말 워드라인일 수 있다. 또한, 퓨즈부(350)는 리페어 대상 어드레스와 상기 리페어 대상 어드레스를 기준으로 프로그램 간격 내에 포함되는 어드레스를 프로그램할 수 있다. 여기서 상기 프로그램 간격 내에 포함되는 어드레스는 상기 리페어 대상 어드레스와 가장 인접한 어드레스를 의미한다. 따라서, 퓨즈부(350)는 리페어 대상 어드레스와 가장 인접한 어드레스를 함께 프로그램하여 어드레스 정보를 저장할 수 있다. 예컨대, 리페어 대상 어드레스가 '1'번 어드레스라면, '2'번 어드레스는 리페어 대상 어드레스가 아니더라도 함께 리페어 될 수 있으며, 퓨즈부에 해당 어드레스 정보가 저장될 수 있다. 즉, 리페어 대상 어드레스가 한 개씩 리페어되는 것이 아니라, 인접한 어드레스와 그룹핑되어 리페어되는 것이다. 여기서 인접한 어드레스는 타겟 어드레스와 가장 인접한 상기 제1 워드라인들에 대응하는 어드레스 중 한 개일 수 있다.
따라서, 어드레스 생성부(340)는 제1 스마트 모드 신호(SR1ST)가 활성화된 경우, 제1 스마트 모드 신호(SR1ST)가 활성화되면 제 1워드라인들에 대응하는 스마트 어드레스(S_ADD)만 생성하여 출력할 수 있다. 그러나, 제2 스마트 모드 신호(SR2ND)가 활성화된 경우, 제2 워드라인들은 상기 프로그램 간격 내에 포함되는 어드레스에 대응하는 워드라인이 아니므로, 상기 제2 워드라인들에 따라서 타겟 워드라인이 노말 워드라인인지 리던던시 워드라인인지 확인이 어렵다. 그러므로 상기 어드레스 생성부(340)는 제2 스마트 모드 신호(SR2ND)가 활성화되면 타겟 워드라인 및 제2 워드라인들에 대응하는 스마트 어드레스(S_ADD)를 생성할 수 있다.
워드라인 구동부(360)는 퓨즈부(350)로부터 출력된 리페어 정보에 응답하여 노말 어드레스(N_ADD) 또는 스마트 어드레스(S_ADD)에 대응하는 다수의 노말 워드라인(NWL_1 내지 NWL_N) 또는 다수의 리던던시 워드라인(RWL_1 내지 RWL_N)을 활성화할 수 있다.
이하, 본 발명의 이 실시예에 따른 반도체 메모리 장치의 동작을 설명하기로 한다.
먼저, 반도체 메모리 장치는 노말 리프레쉬 동작시 노말 리프레쉬 커맨드(N_REF)에 응답하여 노말 어드레스(N_ADD)를 생성하고, 생성된 노말 어드레스(N_ADD)에 따라 다수의 노말 워드라인(NWL_1 내지 NWL_N)을 활성화하여 리프레쉬 동작을 수행할 수 있다. 다수의 노말 워드라인(NWL_1 내지 NWL_N) 중 리페어 대상 워드라인은 다수의 리던던시 워드라인(RWL_1 내지 RWL_N) 중 해당 리던던시 워드라인으로 대체되어 활성화될 수 있다.
스마트 리프레쉬 동작시 제1 스마트 모드 신호(SR1ST) 또는 제2 스마트 모드(SR2ND)에 따라 스마트 어드레스(S_ADD)를 생성할 수 있다.
제1 스마트 모드 동작시, 어드레스 생성부(340)는 타겟 어드레스(RHA<0:12>)와 제1 어드레스 간격을 갖는 제1 워드라인들에 대응하는 스마트 어드레스(S_ADD)를 생성하고, 그에 따라 워드라인 구동부(360)는 해당 워드라인을 활성화할 수 있다. 여기서 워드라인 구동부(360)는 제1 워드라인들에 대응하는 스마트 어드레스(S_ADD)를 확인하여 타겟 어드레스(RHA<0:12>)가 리페어 대상 어드레스인지 아닌지를 판단한다. 워드라인 구동부(360)는 타겟 어드레스(RHA<0:12>)가 노말 어드레스인 경우 다수의 노말 워드라인(NWL_1 내지 NWL_N) 중 해당 워드라인을 활성화하며, 리페어 대상 어드레스인 경우 다수의 리던던시 워드라인(RWL_1 내지 RWL_N) 중 해당 워드라인을 활성화하여 리프레쉬 동작을 수행할 수 있다.
제2 스마트 모드 동작시, 어드레스 생성부(340)는 타겟 어드레스(RHA<0:12>) 및 타겟 어드레스(RHA<0:12>)와 제2 어드레스 간격을 갖는 제2 워드라인들에 대응하는 스마트 어드레스(S_ADD)를 생성하고, 그에 따라 워드라인 구동부(360)는 해당 워드라인을 활성화할 수 있다. 여기서 워드라인 구동부(360)는 타겟 어드레스(RHA<0:12>)가 리페어 대상 어드레스인지 아닌지를 판단할 수 있다. 먼저, 타겟 어드레스(RHA<0:12>)가 노말 어드레스인 경우, 워드라인 구동부(360)는 타겟 어드레스(RHA<0:12>)와 제2 워드라인들에 대응하는 스마트 어드레스(S_ADD)에 대응하는 다수의 노말 워드라인(NWL_1 내지 NWL_N) 중 해당 워드라인을 활성화할 수 있다. 타겟 어드레스(RHA<0:12>)가 리페어 대상 어드레스인 경우, 워드라인 구동부(360)는 제2 워드라인들에 대응하는 스마트 어드레스(S_ADD)를 강제로 리던던시 워드라인에 대응하는 어드레스로 맵핑시켜 다수의 리던던시 워드라인(RWL_1 내지 RWL_N) 중 해당 워드라인을 활성화할 수 있다.
스마트 리프레쉬 동작에 대한 설명은 도 4 내지 도 7을 통해 상세히 설명하기로 한다.
도 4 내지 도 7은 타겟 워드라인이 5번째 노말 워드라인(NWL_5)일 경우를 예로 설명하기로 한다.
도 4는 제1 스마트 모드 중 타겟 어드레스가 노말 어드레스인 경우의 동작을 설명하기 위한 타이밍 다이어그램이다.
도 3 및 도 4를 참조하면, 스마트 리프레쉬 제어부(320)에 의해 리프레쉬 커맨드(REF)를 카운팅하여 제1 스마트 리프레쉬 모드 신호(SR1ST)가 활성화되면, 메인 워드라인 구동신호(MWL)가 두 번 활성화되며, 그에 따라서 타겟 워드라인과 제1 어드레스 간격을 갖는 제1 워드라인들(NWL_4 및 NWL_6)이 순차적으로 활성화될 수 있다. 타겟 워드라인이 5번째 노말 워드라인(NWL_5)이므로 4번째 노말 워드라인(NWL_4)과 6번째 노말 워드라인(NWL_6)이 순차적으로 활성화되어 리프레쉬 동작을 수행할 수 있다. 한편, 여기서 메인 워드라인 구동신호(MWL)는 스마트 리프레쉬 커맨드(미도시)에 따라 리프레쉬 동작을 수행하기 위한 펄스 신호일 수 있다.
도 5는 제2 스마트 모드 중 타겟 어드레스가 노말 어드레스인 경우의 동작을 설명하기 위한 타이밍 다이어그램이다.
도 3 및 도 5를 참조하면, 리프레쉬 커맨드(REF)를 카운팅하여 예정된 횟수만큼 제1 스마트 리프레쉬 모드 신호(SR1ST)가 활성된 이후, 제2 스마트 모드 신호(SR2ND)가 활성화되면, 메인 워드라인 구동신호(MWL)가 두 번 활성화되며, 그에 따라서 타겟 워드라인(NWL_5)과 제2 어드레스 간격을 갖는 제2 워드라인들(NWL_3 및 NWL_7) 중 3번째 노말 워드라인(NWL_3)이 순차적으로 활성화될 수 있다. 여기서는 타겟 워드라인(NWL_5)과 제2 워드라인들(NWL_3 및 NWL_7) 중 타겟 워드라인에 대해 -2만큼 간격을 갖는 3번째 노말 워드라인(NWL_3)을 활성화시켰지만, 내부 제어에 따라서 타겟 워드라인에 +2만큼 간격을 갖는 7번째 워드라인(NWL_7)을 활성화 시키거나, 제2 워드라인들(NWL_3 및 NWL_7) 모두 순차적으로 활성화시켜 동작하도록 변경이 가능하다.
도 6은 제1 스마트 모드 중 타겟 어드레스가 리던던시 어드레스인 경우의 동작을 설명하기 위한 타이밍 다이어그램이다.
도 3 및 도 6을 참조하면, 타겟 워드라인(NWL_5)은 리페어 대상 워드라인으로써 3번째 리던던시 워드라인(RWL_3)으로 리페어 됨을 알 수 있다. 따라서, 제1 스마트 모드 신호(SR1ST)가 활성화되어 메인 워드라인 구동 신호(MWL)가 순차적으로 활성화되면, 제1 워드라인들은 리던던시 워드라인들으로 어드레스 맵핑되어 4번째 및 6번째 노말 워드라인(NWL_4 및 NWL_6)이 아닌, 3번째 리던던시 워드라인(RWL_3)과 제1 어드레스 간격을 갖는 2번째 및 4번째 리던던시 워드라인(RWL_2 및 RWL_4)이 순차적으로 활성화되어 리프레쉬 동작을 수행할 수 있다.
도 7은 제2 스마트 모드 중 타겟 어드레스가 리던던시 어드레스인 경우의 동작을 설명하기 위한 타이밍 다이어그램이다.
도 3 및 도 7을 참조하면, 타겟 워드라인(NWL_5)은 리페어 대상 워드라인으로써 3번째 리던던시 워드라인(RWL_3)으로 리페어됨을 알 수 있다. 리프레쉬 커맨드(REF)를 카운팅하여 예정된 횟수만큼 제1 스마트 리프레쉬 모드 신호(SR1ST)가 활성된 이후, 제2 스마트 모드 신호(SR2ND)가 활성화되면, 메인 워드라인 구동신호(MWL)가 두 번 활성화되며, 그에 따라서 리페어된 3번째 리던던시 워드라인(RWL_3)이 활성화 되고, 제2 워드라인들(RWL_1 및 RWL_5) 중 한 개의 리던던시 워드라인(RWL_1)이 활성화될 수 있다. 여기서 제2 워드라인들(RWL_1 및 RWL_5)은 리던던시 워드라인들으로 어드레스 맵핑되어 3번째 및 7번째 노말 워드라인(NWL_3 또는 NWL_7)이 아닌 3번째 리던던시 워드라인(RWL_3)과 제2 어드레스 간격을 갖는 1번째 및 5번째 리던던시 워드라인(RWL_1 및 RWL_5)일 수 있다.
정리하면, 본 발명의 이 실시예에 따른 반도체 메모리 장치는 스마트 리프레쉬 동작을 수행함에 있어서, 제1 스마트 모드 또는 제2 스마트 모드에 따라 스마트 리프레쉬 동작을 선택적으로 수행하는 것이 가능하다. 또한, 타겟 어드레스가 리페어 대상 어드레스인지 아닌지에 따라서 노말 워드라인 또는 리던던시 워드라인을 리프레쉬할 수 있다. 다시 말하면, 상기 반도체 메모리 장치는 억세스가 빈번하게 일어나는 타겟 워드라인에 가장 인접한 제1 워드라인들에 대한 스마트 리프레쉬 동작을 수행한 이후, 상기 타겟 워드라인에 두번째로 인접한 제2 워드라인들에 대한 스마트 리프레쉬 동작을 수행할 수 있는데, 타겟 워드라인이 리페어 대상 워드라인일 경우, 제1 워드라인들 및 제2 워드라인들을 리던던시 워드라인으로 어드레스 맵핑시켜 리던던시 워드라인을 활성화하여 리프레쉬 동작을 수행할 수 있다. 따라서, 반도체 메모리 장치는 타겟 워드라인이 리페어 대상 워드라인이더라도 정상적으로 리던던시 워드라인에 대한 스마트 리프레쉬를 수행할 수 있으므로, 스마트 리프레쉬 동작의 효율성을 높일 수 있고, 데이터가 유실되는 상태를 막아줌으로써 반도체 메모리 장치에 저장된 데이터의 신뢰성을 보장해 줄 수 있다.
이러한 동작을 위해서 본 발명의 이 실시예에 따른 반도체 메모리 장치는 다음과 같은 방법으로 동작을 수행할 수 있다.
상기 반도체 메모리 장치는, 리페어 대상 어드레스와 상기 리페어 대상 어드레스를 기준으로 프로그램 간격 내에 포함되는 어드레스를 그룹핑하여 프로그램하는 단계, 제1 스마트 모드시, 타겟 어드레스를 기준으로 상기 프로그램 간격보다 작은 제1 어드레스 간격을 갖는 제1 스마트 어드레스를 생성하는 단계, 제2 스마트 모드시, 상기 타겟 어드레스를 기준으로 상기 프로그램 간격보다 큰 제2 어드레스 간격을 갖는 제2 스마트 어드레스를 생성하는 단계, 상기 제1 스마트 모드시, 상기 제1 스마트 어드레스와 상기 리페어 대상 어드레스를 비교하고, 상기 제2 스마트 모드시, 상기 타겟 어드레스와 상기 리페어 대상 어드레스를 비교하는 단계 및 상기 비교하는 단계를 통해 출력된 비교 결과에 응답하여 상기 제1 및 제2 스마트 어드레스에 대응하는 노말 워드라인 또는 리던던시 워드라인을 리프레쉬하는 단계를 포함하여 동작하는 것이 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
110 : 어드레스 래칭부
120 : 리프레쉬 제어부
121 : 제1 연산부
122 : 제2 연산부
123 : 카운팅부
124 : 어드레스 선택부
130 : 워드라인 구동부
140 : 메모리 뱅크

Claims (23)

  1. 예정된 어드레스 간격으로 배치되는 다수의 워드라인을 갖는 메모리 뱅크;
    상기 다수의 워드라인 중 타겟 워드라인에 대응하는 타겟 어드레스를 저장하는 어드레스 래칭부;
    스마트 리프레쉬 커맨드에 응답하여 상기 타겟 어드레스를 기준으로 서로 다른 어드레스 간격을 갖는 다수의 워드라인 각각에 대한 리프레쉬 동작을 수행하기 위한 리프레쉬 제어부; 및
    상기 리프레쉬 제어부로부터 출력된 어드레스에 대응하는 워드라인을 구동하기 위한 워드라인 구동부
    를 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 리프레쉬 제어부는,
    상기 타겟 어드레스를 서로 다른 간격만큼 각각 증감하기 위한 다수의 연산부; 및
    상기 스마트 리프레쉬 커맨드에 응답하여 상기 다수의 연산부의 출력 어드레스 각각을 상기 워드라인 구동부로 전달하기 위한 어드레스 선택부
    를 포함하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 리프레쉬 제어부는,
    상기 스마트 리프레쉬 커맨드를 카운팅하여 상기 어드레스 선택부를 제어하기 위한 다수의 스마트 모드 신호를 생성하는 카운팅부를 더 포함하는 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 어드레스 선택부는 상기 다수의 스마트 모드 신호 각각에 응답하여 상기 다수의 연산부 중 해당 연산부의 출력 어드레스를 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 예정된 어드레스 간격으로 배치되는 다수의 워드라인을 갖는 메모리 뱅크;
    상기 다수의 워드라인 중 타겟 워드라인에 대응하는 타겟 어드레스를 저장하는 어드레스 래칭부;
    스마트 리프레쉬 커맨드에 응답하여 상기 타겟 어드레스를 기준으로 제1 어드레스 간격을 갖는 워드라인들에 대한 리프레쉬 동작을 수행하거나, 상기 타겟 어드레스를 기준으로 제2 어드레스 간격을 갖는 워드라인들에 대한 리프레쉬 동작을 수행하기 위한 리프레쉬 제어부; 및
    상기 리프레쉬 제어부로부터 출력된 어드레스에 대응하는 워드라인을 구동하기 위한 워드라인 구동부
    를 포함하는 반도체 메모리 장치.
  6. 제5항에 있어서,
    상기 리프레쉬 제어부는,
    상기 타겟 어드레스를 상기 제1 어드레스 간격만큼 증감하기 위한 제1 연산부;
    상기 타겟 어드레스를 상기 제1 어드레스 간격보다 큰 간격을 갖는 상기 제2 어드레스 간격만큼 증감하기 위한 제2 연산부; 및
    상기 스마트 리프레쉬 커맨드에 응답하여 상기 제1 및 제2 연산부의 출력 어드레스 각각을 상기 워드라인 구동부로 전달하기 위한 어드레스 선택부
    를 포함하는 반도체 메모리 장치.
  7. 제6항에 있어서,
    상기 리프레쉬 제어부는,
    상기 스마트 리프레쉬 커맨드를 카운팅하여 상기 어드레스 선택부를 제어하기 위한 제1 및 제2 스마트 모드 신호를 생성하는 카운팅부를 더 포함하는 반도체 메모리 장치.
  8. 제7항에 있어서,
    상기 어드레스 선택부는, 상기 제1 및 제2 스마트 모드 신호 각각에 응답하여 상기 제1 및 제2 연산부 중 해당 연산부의 출력 어드레스를 상기 워드라인 구동부로 전달하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 예정된 어드레스 간격으로 배치되는 다수의 노말 워드라인;
    상기 다수의 노말 워드라인을 리페어하되, 상기 예정된 간격으로 배치되는 다수의 리던던시 워드라인;
    상기 다수의 노말 워드라인 중 타겟 워드라인에 대응하는 타겟 어드레스를 저장하는 어드레스 래칭부;
    스마트 리프레쉬 커맨드에 응답하여 상기 타겟 어드레스를 기준으로 서로 다른 제1 및 제2 어드레스 간격으로 각각 배치되는 제1 및 제2 워드라인들에 대한 리프레쉬 동작인 제1 및 제2 스마트 리프레쉬 모드를 수행하는 리프레쉬 제어부;
    상기 제1 및 제2 스마트 리프레쉬 모드시 상기 제1 및 제2 워드라인들 각각에 대응하는 어드레스를 생성하는 어드레스 생성부;
    리페어 대상 어드레스 정보를 저장하는 퓨즈부; 및
    상기 리페어 대상 어드레스 정보와 상기 어드레스 생성부로부터 출력된 어드레스를 비교하여 상기 다수의 노말 워드라인 또는 상기 다수의 리던던시 워드라인을 구동하는 워드라인 구동부
    를 포함하는 반도체 메모리 장치.
  10. 제9항에 있어서,
    상기 어드레스 생성부는,
    상기 제2 스마트 리프레쉬 모드시 상기 타겟 워드라인에 대응하는 어드레스를 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제9항에 있어서,
    상기 퓨즈부는,
    리페어 동작시 상기 리페어 대상 어드레스와 상기 리페어 대상 어드레스를 기준으로 프로그램 간격에 포함되는 어드레스를 그룹핑하여 프로그램하는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제11항에 있어서,
    상기 프로그램 간격은 상기 제1 어드레스 간격인 것을 특징으로 하는 반도체 메모리 장치.
  13. 제9항에 있어서,
    상기 스마트 리프레쉬 제어부는,
    리프레쉬 커맨드에 응답하여 상기 스마트 리프레쉬 커맨드를 생성하기 위한 제1 카운팅부; 및
    상기 스마트 리프레쉬 커맨드에 응답하여 상기 제1 및 제2 스마트 리프레쉬 모드를 제어하기 위한 제1 및 제2 스마트 모드 신호를 생성하는 제2 카운팅부
    를 포함하는 반도체 메모리 장치.
  14. 제13항에 있어서,
    상기 어드레스 생성부는,
    상기 제1 스마트 모드 신호에 응답하여 상기 타겟 어드레스를 상기 제1 어드레스 간격만큼 증감하기 위한 제1 연산부; 및
    상기 제2 스마트 모드 신호에 응답하여 상기 타겟 어드레스를 상기 제2 어드레스 간격만큼 증감하기 위한 제2 연산부
    를 포함하는 반도체 메모리 장치.
  15. 예정된 어드레스 간격으로 배치되는 다수의 노말 워드라인;
    상기 다수의 노말 워드라인을 리페어하되, 상기 예정된 간격으로 배치되는 다수의 리던던시 워드라인;
    상기 다수의 노말 워드라인 중 타겟 워드라인에 대응하는 타겟 어드레스를 저장하는 어드레스 래칭부; 및
    상기 어드레스 래칭부에 저장된 상기 타겟 어드레스를 기준으로 제1 어드레스 간격 및 제2 어드레스 간격을 갖는 워드라인들을 리프레쉬하되, 상기 타겟 어드레스가 리페어 대상 어드레스인 경우, 상기 타겟 어드레스를 기준으로 상기 제1 어드레스 간격 및 제2 어드레스 간격을 갖는 워드라인들 대신에 리페어된 리던던시 워드라인을 기준으로 상기 제1 어드레스 간격 및 제2 어드레스 간격을 갖는 워드라인들을 리프레쉬하기 위한 제어부
    를 포함하는 반도체 메모리 장치.
  16. 제15항에 있어서,
    상기 제1 어드레스 간격은 상기 타겟 워드라인과 상기 타겟 워드라인을 기준으로 첫 번째로 인접한 제1 워드라인들과의 간격인 것을 특징으로 하는 반도체 메모리 장치.
  17. 제16항에 있어서,
    상기 제2 어드레스 간격은 상기 타겟 워드라인과 상기 타겟 워드라인을 기준으로 두 번째로 인접한 제2 워드라인들과의 간격인 것을 특징으로 하는 반도체 메모리 장치.
  18. 제17항에 있어서,
    상기 제어부는,
    스마트 리프레쉬 커맨드에 응답하여 상기 제1 및 제2 워드라인들에 대한 리프레쉬 동작인 제1 및 제2 스마트 리프레쉬 모드를 수행하는 리프레쉬 제어부;
    상기 제1 및 제2 스마트 리프레쉬 모드시 상기 제1 및 제2 워드라인들 각각에 대응하는 어드레스를 생성하는 어드레스 생성부;
    상기 리페어 대상 어드레스 정보를 저장하는 퓨즈부; 및
    상기 리페어 대상 어드레스 정보와 상기 어드레스 생성부로부터 출력된 어드레스를 비교하여 상기 다수의 노말 워드라인 또는 상기 다수의 리던던시 워드라인을 구동하는 워드라인 구동부
    를 포함하는 반도체 메모리 장치.
  19. 제18항에 있어서,
    상기 어드레스 생성부는,
    상기 제2 스마트 리프레쉬 모드시 상기 타겟 워드라인에 대응하는 어드레스를 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  20. 제18항에 있어서,
    상기 퓨즈부는,
    리페어 동작시 상기 리페어 대상 어드레스와 상기 리페어 대상 어드레스를 기준으로 프로그램 간격에 포함되는 어드레스를 그룹핑하여 프로그램하는 것을 특징으로 하는 반도체 메모리 장치.
  21. 제20항에 있어서,
    상기 프로그램 간격은 상기 제1 어드레스 간격인 것을 특징으로 하는 반도체 메모리 장치.
  22. 제18항에 있어서,
    상기 스마트 리프레쉬 제어부는,
    리프레쉬 커맨드에 응답하여 상기 스마트 리프레쉬 커맨드를 생성하기 위한 제1 카운팅부; 및
    상기 스마트 리프레쉬 커맨드에 응답하여 상기 제1 및 제2 스마트 리프레쉬 모드를 제어하기 위한 제1 및 제2 스마트 모드 신호를 생성하는 제2 카운팅부
    를 포함하는 반도체 메모리 장치.
  23. 제22항에 있어서,
    상기 어드레스 생성부는,
    상기 제1 스마트 모드 신호에 응답하여 상기 타겟 어드레스를 상기 제1 어드레스 간격만큼 증감하기 위한 제1 연산부; 및
    상기 제2 스마트 모드 신호에 응답하여 상기 타겟 어드레스를 상기 제2 어드레스 간격만큼 증감하기 위한 제2 연산부
    를 포함하는 반도체 메모리 장치.
KR1020150048457A 2015-04-06 2015-04-06 반도체 메모리 장치 KR20160119588A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150048457A KR20160119588A (ko) 2015-04-06 2015-04-06 반도체 메모리 장치
US14/854,990 US9627096B2 (en) 2015-04-06 2015-09-15 Semiconductor memory device
CN201510926366.6A CN106057232B (zh) 2015-04-06 2015-12-14 半导体存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150048457A KR20160119588A (ko) 2015-04-06 2015-04-06 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20160119588A true KR20160119588A (ko) 2016-10-14

Family

ID=57016022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150048457A KR20160119588A (ko) 2015-04-06 2015-04-06 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US9627096B2 (ko)
KR (1) KR20160119588A (ko)
CN (1) CN106057232B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297305B1 (en) 2017-10-30 2019-05-21 SK Hynix Inc. Memory device having twin cell mode and refresh method thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160069213A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20180102267A (ko) * 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
CN108630259B (zh) * 2017-03-17 2020-12-04 晶豪科技股份有限公司 可决定将被更新的字线的存储器元件
KR20180114712A (ko) * 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
KR20220026419A (ko) * 2020-08-25 2022-03-04 에스케이하이닉스 주식회사 집적 회로와 그의 테스트 동작 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4579247B2 (ja) * 2004-08-05 2010-11-10 富士通セミコンダクター株式会社 半導体メモリ
JP4478982B2 (ja) * 2005-03-16 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置
KR100745074B1 (ko) * 2005-12-28 2007-08-01 주식회사 하이닉스반도체 반도체 장치
JP4869011B2 (ja) * 2006-09-29 2012-02-01 富士通セミコンダクター株式会社 メモリシステム
JP5788183B2 (ja) * 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
KR101212738B1 (ko) * 2010-10-29 2012-12-14 에스케이하이닉스 주식회사 리프레쉬 제어회로 및 이를 포함하는 반도체 메모리 장치 및 리프레쉬 제어방법
KR20140070304A (ko) 2012-11-29 2014-06-10 삼성전자주식회사 스페어 라인 인접 어드레스 생성 기능을 갖는 반도체 메모리 장치
KR102003851B1 (ko) 2012-08-31 2019-10-01 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102003894B1 (ko) * 2012-09-20 2019-07-25 에스케이하이닉스 주식회사 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템
WO2014142254A1 (ja) * 2013-03-15 2014-09-18 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを備えるシステム
KR102082441B1 (ko) * 2013-04-02 2020-02-27 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체시스템
KR20140139849A (ko) * 2013-05-28 2014-12-08 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
KR102105894B1 (ko) * 2013-05-30 2020-05-06 삼성전자주식회사 휘발성 메모리 장치 및 그것의 리프레쉬 방법
KR102103873B1 (ko) 2013-06-28 2020-04-24 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102194791B1 (ko) * 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR20150019317A (ko) * 2013-08-13 2015-02-25 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
KR102122892B1 (ko) * 2013-09-25 2020-06-15 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9396786B2 (en) * 2013-09-25 2016-07-19 SK Hynix Inc. Memory and memory system including the same
KR102250622B1 (ko) * 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297305B1 (en) 2017-10-30 2019-05-21 SK Hynix Inc. Memory device having twin cell mode and refresh method thereof

Also Published As

Publication number Publication date
US20160293243A1 (en) 2016-10-06
CN106057232A (zh) 2016-10-26
US9627096B2 (en) 2017-04-18
CN106057232B (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
CN105321550B (zh) 存储器件
US10614873B2 (en) Memory device, memory system including the same, and address counting and comparing operation for refresh operation method thereof
KR102387589B1 (ko) 메모리 장치
KR102352557B1 (ko) 반도체 메모리 장치
US9842640B2 (en) Refresh control circuit and memory device including same
CN105679359B (zh) 半导体存储器件
KR102468728B1 (ko) 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
KR20160119588A (ko) 반도체 메모리 장치
US9165634B2 (en) Semiconductor memory device and refresh control system
KR102075665B1 (ko) 반도체 메모리 장치 및 그의 동작방법과 반도체 메모리 장치를 포함하는 반도체 시스템
US9431092B2 (en) Memory device and memory system including the same
KR102420915B1 (ko) 반도체 메모리 장치
KR20150112091A (ko) 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
US8406074B2 (en) Semiconductor device
KR20160132243A (ko) 반도체 메모리 장치
KR20150064953A (ko) 반도체 메모리 장치
US9779024B2 (en) Semiconductor storage device and processor system
US11468937B2 (en) Apparatuses and methods for generating refresh addresses
KR20130021196A (ko) 불량 페이지를 관리하는 메모리 장치
KR102672295B1 (ko) 리프레시 제어 장치
CN106469573A (zh) 半导体器件和用于半导体器件的器件
US9472260B1 (en) Semiconductor memory device
KR102321332B1 (ko) 반도체 장치 및 그의 구동 방법
US7428179B2 (en) Apparatus for controlling activation of semiconductor integrated circuit and controlling method of the same
WO2014057662A1 (ja) 予め決められたイベントの検知により更新設定されるアドレス変換器を有する半導体装置