KR20160132243A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20160132243A
KR20160132243A KR1020150064271A KR20150064271A KR20160132243A KR 20160132243 A KR20160132243 A KR 20160132243A KR 1020150064271 A KR1020150064271 A KR 1020150064271A KR 20150064271 A KR20150064271 A KR 20150064271A KR 20160132243 A KR20160132243 A KR 20160132243A
Authority
KR
South Korea
Prior art keywords
address
target
counting
refresh
target area
Prior art date
Application number
KR1020150064271A
Other languages
English (en)
Inventor
임유리
박정훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150064271A priority Critical patent/KR20160132243A/ko
Priority to US14/887,931 priority patent/US9570143B2/en
Priority to CN201610132959.XA priority patent/CN106128498B/zh
Publication of KR20160132243A publication Critical patent/KR20160132243A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Abstract

본 기술은 반도체 메모리 장치에 관한 것으로서, 다수의 메모리 영역, 상기 다수의 메모리 영역 각각의 액세스 횟수를 비교하여 타겟 영역을 지정하기 위한 타겟 영역 설정부, 상기 다수의 메모리 영역 각각에 대한 랜덤 어드레스를 생성하기 위한 랜덤 어드레스 생성부, 상기 타겟 영역 및 상기 랜덤 어드레스에 응답하여 타겟 어드레스를 생성하기 위한 타겟 어드레스 생성부 및 상기 타겟 어드레스에 응답하여 스마트 리프레쉬 동작을 수행하기 위한 구동부가 제공될 수 있다.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}
본 특허 문헌은 반도체 설계 기술에 관한 것으로, 보다 구체적으로 리프레쉬 동작을 수행하는 반도체 메모리 장치에 관한 것이다.
일반적으로, 디램(DRAM)과 같은 반도체 메모리 장치는 데이터를 저장하기 위한 다수의 메모리 뱅크를 구비하고 있으며, 다수의 메모리 뱅크 각각은 수많은 메모리 셀을 구비하고 있다. 여기서 메모리 셀 각각은 스위치 역할을 하는 셀 트랜지스터와 데이터를 저장하는 셀 커패시터로 구성된다. 그런데, 셀 트랜지스터의 PN접합 등 메모리 셀의 구조상 누설 전류가 발생하기 때문에 셀 커패시터에 저장된 초기의 데이터가 소멸될 수 있다. 따라서, 반도체 메모리 장치는 데이터가 소멸되기 전에 메모리 셀 내의 데이터를 재충전하는 리프레쉬(refresh) 동작(이하, '노말 리프레쉬 동작'이라 칭함)이 요구된다.
상기 노말 리프레쉬 동작에는 오토 리프레쉬(auto refresh)와 셀프 리프레쉬(self refresh) 등이 있다. 오토 리프레쉬는 반도체 장치가 외부로부터 인가된 리프레쉬 커맨드에 따라 리프레쉬 동작을 수행하는 모드를 말하고, 셀프 리프레쉬는 외부로부터 인가된 리프레쉬 커맨드에 따라 자체적으로 내부 어드레스를 순차적으로 변화시키면서 리프레쉬 동작을 수행하는 모드를 말한다.
최근에는 노말 리프레쉬 동작 이외에도 로우 해머링(Row Hammering) 현상에 의해 데이터를 잃을 가능성이 높은 특정 워드라인의 메모리 셀에 대하여 추가 리프레쉬 동작을 수행하고 있다. 이를 통상적으로 타겟 로우 리프레쉬(Target-Row Refresh : TRR) 또는 스마트 리프레쉬(Smart Refresh : SR) 동작이라 한다.
본 발명의 실시예들이 해결하고자 하는 과제는, 다수의 영역 중 액세스가 많이 되는 타겟 영역 내에서 리프레쉬 동작을 수행할 수 있는 반도체 메모리 장치를 제공하고자 한다.
본 발명의 실시예에 따른 반도체 메모리 장치는, 다수의 메모리 영역; 상기 다수의 메모리 영역 각각의 액세스 횟수를 비교하여 타겟 영역을 지정하기 위한 타겟 영역 설정부; 상기 다수의 메모리 영역 각각에 대한 랜덤 어드레스를 생성하기 위한 랜덤 어드레스 생성부; 상기 타겟 영역 및 상기 랜덤 어드레스에 응답하여 타겟 어드레스를 생성하기 위한 타겟 어드레스 생성부; 및 상기 타겟 어드레스에 응답하여 스마트 리프레쉬 동작을 수행하기 위한 구동부를 포함할 수 있다.
바람직하게, 상기 타겟 영역 설정부는, 액티브 동작시 입력되는 로우 어드레스 중 일부 어드레스인 제1 로우 어드레스를 카운팅하여 다수의 카운팅 신호를 출력하기 위한 카운팅부; 상기 다수의 카운팅 신호 각각이 예정된 횟수만큼 카운팅되는지 검출하여 다수의 검출 신호를 출력하기 위한 검출부; 및 상기 다수의 검출 신호 중 활성화되는 검출 신호에 응답하여 상기 제1 로우 어드레스를 래칭하기 위한 타겟 영역 어드레스 래칭부를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 다수의 메모리 영역; 상기 다수의 메모리 영역 중 타겟 영역을 설정하고, 상기 타겟 영역 내에서 스마트 리프레쉬 동작을 위한 타겟 어드레스를 생성하는 스마트 리프레쉬 제어부; 리프레쉬 커맨드를 카운팅하여 노말 리프레쉬 동작을 위한 노말 리프레쉬 어드레스를 생성하는 리프레쉬 카운팅부; 상기 리프레쉬 커맨드에 응답하여 활성화되는 스마트 리프레쉬 인에이블 신호에 응답하여 상기 타겟 어드레스 또는 상기 노말 리프레쉬 어드레스를 최종 리프레쉬 어드레스로 출력하는 먹스부; 및 상기 최종 리프레쉬 어드레스에 응답하여 상기 스마트 리프레쉬 또는 상기 노말 리프레쉬 동작을 수행하는 구동부를 포함할 수 있다.
바람직하게, 상기 스마트 리프레쉬 제어부는, 상기 다수의 메모리 영역 각각의 액세스 횟수를 비교하여 타겟 영역을 지정하기 위한 타겟 영역 설정부; 상기 다수의 메모리 영역 각각에 대한 랜덤 어드레스를 생성하기 위한 랜덤 어드레스 생성부; 및 상기 타겟 영역 및 상기 랜덤 어드레스에 응답하여 상기 타겟 어드레스를 생성하기 위한 타겟 어드레스 생성부를 포함할 수 있다.
바람직하게, 상기 타겟 영역 설정부는, 액티브 동작시 입력되는 로우 어드레스 중 일부 어드레스인 제1 로우 어드레스를 카운팅하여 다수의 카운팅 신호를 출력하기 위한 카운팅부; 상기 다수의 카운팅 신호 각각이 예정된 횟수만큼 카운팅되는지 검출하여 다수의 검출 신호를 출력하기 위한 검출부; 및 상기 다수의 검출 신호 중 활성화되는 검출 신호에 대응하는 상기 제1 로우 어드레스를 래칭하기 위한 타겟 영역 어드레스 래칭부를 포함할 수 있다.
또한, 본 발명의 실시예에 따른 반도체 메모리 장치의 동작 방법은, 워드라인의 액세스 횟수를 카운팅하는 카운팅 타입에 대응하는 스마트 리프레쉬 동작을 위한 타겟 어드레스의 일부를 설정하는 단계; 랜덤하게 선택되는 랜덤 타입에 대응하는 상기 타겟 어드레스의 나머지를 설정하는 단계; 및 상기 타겟 어드레스에 응답하여 상기 스마트 리프레쉬 동작을 수행하는 단계를 포함할 수 있다.
바람직하게, 상기 타겟 어드레스의 일부를 설정하는 단계는, 액티브 동작시 입력되는 로우 어드레스 중 일부 어드레스를 카운팅하는 단계; 상기 카운팅하는 단계를 통해 출력된 다수의 카운팅 신호 중 예정된 횟수 이상 활성화되는 카운팅 신호를 검출하여 다수의 검출 신호를 출력하는 단계; 및 상기 다수의 검출 신호 중 활성화되는 검출 신호에 응답하여 상기 로우 어드레스 중 일부 어드레스를 래칭하여 상기 타겟 어드레스의 일부로 출력하는 단계를 포함할 수 있다.
본 발명의 실시예들에 의한 반도체 장치에 의하면, 다수의 영역 중 액세스가 빈번하게 발생되는 타겟 영역 내에서 타겟 어드레스를 생성할 수 있으므로, 스마트 리프레쉬 확률을 높여 셀 열화를 방지하는 것이 가능하다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 구성도이다.
도 2는 도 1에 도시된 타겟 영역 설정부의 구성도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라, 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 구성도이다.
도 1을 참조하면, 반도체 메모리 장치는 제1 내지 제4 영역(111 내지 114)을 포함하는 메모리 영역(110), 타겟 영역 설정부(120), 랜덤 어드레스 생성부(130), 타겟 어드레스 생성부(140) 및 워드라인 구동부(150)를 포함할 수 있다.
메모리 영역(110) 내의 제1 내지 제4 영역(111 내지 114) 각각은 다수의 로우 어드레스(ATROW<0:16>) 중 최상위 2비트의 로우 어드레스(ATROW<15:16>, 이하, '제1 로우 어드레스'라 칭함)에 의해 나뉠 수 있다. 여기서, 제1 내지 제4 영역(111 내지 114) 각각은 다수의 워드라인을 포함하는 메모리 셀 어레이 영역 또는 다수의 메모리 셀 어레이를 포함하는 메모리 뱅크 영역, 즉 단위 뱅크일 수 있다.
타겟 영역 설정부(120)는 제1 내지 제4 영역(111 내지 114) 각각의 액세스 횟수를 비교하여 타겟 영역을 설정할 수 있다. 타겟 영역 설정부(120)는 제1 로우 어드레스(ATROW<15:16>)의 디코딩 및 카운팅 동작을 통해 제1 내지 제4 영역(111 내지 114) 중 예정된 횟수 이상, 예컨대, 2^N 횟수만큼 액세스되는 영역에 대응하는 제1 로우 어드레스(ATROW_LAT<15:16>)를 출력할 수 있다. 타겟 영역 설정부(120)에 대한 상세한 구성 및 설명은 도 2에서 다시 하기로 한다.
랜덤 어드레스 생성부(130)는 다수의 로우 어드레스(ATROW<0:16>) 중 제1 로우 어드레스(ATROW<15:16>)를 제외한 로우 어드레스(ATROW<0:14>, 이하, '제2 로우 어드레스'라 칭함) 중 주기 신호(OSC)의 활성화 구간 동안 액티브 신호(ACT)가 활성화 될 확률이 높은 로우 어드레스(ATROW_RD<0:14>, 이하, '랜덤 어드레스'라 칭함)를 예측하여 출력할 수 있다. 다시 말하면, 랜덤 어드레스 생성부(130)는 제2 로우 어드레스(ATROW<0:14>) 중 액세스 될 확률이 높은 어드레스를 랜덤 어드레스(ATROW_RD<0:14>)로 출력할 수 있다.
타겟 어드레스 생성부(140)는 타겟 영역 설정부(120)로부터 출력된 타겟 영역에 대응하는 로우 어드레스(ATROW_LAT<15:16>) 및 랜덤 어드레스 생성부(130)로부터 출력된 랜덤 어드레스(ATROW_RD<0:14>)에 응답하여 스마트 리프레쉬 동작을 위한 타겟 어드레스(ATROW<0:16>)를 출력하는 것이 가능하다. 여기서 타겟 어드레스(ATROW<0:16>)는 제1 내지 제4 영역(111 내지 114) 중 가장 많이 액세스 되는 타겟 영역 내에서 랜덤하게 생성된 어드레스일 수 있다.
또한, 타겟 어드레스(ATROW_SR<0:16>)는 실질적으로 타겟 영역 내에서 랜덤하게 생성된 어드레스에 인접한 어드레스일 수 있다. 다시 말하면, 타겟 어드레스(ATROW_SR<0:16>)는 타겟 영역 내에서 랜덤하게 선택된 어드레스에 대응하는 워드라인, 즉 타겟 워드라인에 인접한 워드라인들에 대응하는 어드레스일 수 있다. 예컨대, 타겟 워드라인이 N번째 워드라인이라면, 인접한 워드라인들은 N+1 또는 N-1번째 워드라인일 수 있으며, 타겟 어드레스(ATROW_SR<0:16>)는 인접한 워드라인들에 대응하는 어드레스일 수 있다.
한편, 본 발명의 실시예에서는 타겟 어드레스(ATROW_SR<0:16>)를 생성함에 있어서 타겟 워드라인에 첫 번째로 인접한 워드라인, 예컨대 N+1/N-1번째 워드라인에 대응하는 어드레스를 예로 들었으나, 타겟 워드라인에 두 번째 및 그 이상 인접한 워드라인에 대응하는 어드레스일 수 있다.
워드라인 구동부(150)는 상기 타겟 어드레스(ATROW_SR<0:16>)에 응답하여 해당 어드레스에 대응하는 워드라인을 구동함으로써 리프레쉬 동작을 수행할 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치의 상세한 동작 방법은 도 2에서 하기로 한다.
도 2는 도 1에 도시된 타겟 영역 설정부(120)의 구성도이다.
도 1 및 도 2를 참조하면, 타겟 영역 설정부(120)는 디코딩부(121), 카운팅부(122), 검출부(123) 및 타겟 영역 어드레스 래칭부(124)를 포함할 수 있다.
디코딩부(121)는 제1 로우 어드레스(ATROW<15:16>)를 디코딩하여 다수의 디코딩 신호(SEL<0> 내지 SEL<3>)를 생성할 수 있다. 여기서, 제1 로우 어드레스(ATROW<15:16>)는 액티브 커맨드(ACT)가 활성화될 때마다 함께 입력될 수 있다. 디코딩부(121)는 제1 로우 어드레스(ATROW<15:16>)를 디코딩하여 제1 로우 어드레스(ATROW<15:16>)의 조합이 <0:0>이면 제1 디코딩 신호(SEL<0>)를, <0:1>이면 제2 디코딩 신호(SEL<1>)를, <1:0>이면 제3 디코딩 신호(SEL<2>)를, <1:1>이면 제4 디코딩 신호(SEL<3>)를 활성화시킬 수 있다.
카운팅부(122)는 디코딩부(123)로부터 출력된 제1 내지 제4 디코딩 신호(SEL<0> 내지 SEL<4>) 각각을 카운팅하여 다수의 카운팅 신호(CNT_SEL0<0:3> 내지 CNT_SEL3<0:3>)를 출력할 수 있다. 여기서 카운팅부(122)는 제1 내지 제4 디코딩 신호(SEL<0> 내지 SEL<4>) 각각을 카운팅하기 위한 다수의 카운팅 회로(미도시)를 포함할 수 있다.
검출부(123)는 다수의 카운팅 신호(CNT_SEL0<0:3> 내지 CNT_SEL3<0:3>) 각각이 예정된 횟수 이상, 예컨대 2^N 횟수 이상 입력되는 경우, 다수의 카운팅 신호(CNT_SEL0<0:3> 내지 CNT_SEL3<0:3>) 각각에 대응하는 디텍팅 신호(DET_SEL0 내지 DET_SEL3)를 출력할 수 있다. 예컨대, 검출부(123)는 다수의 카운팅 신호(CNT_SEL0<0:3> 내지 CNT_SEL3<0:3>) 중 제1 카운팅 신호(CNT_SEL0<0:3>)가 2^N 횟수 이상 입력되는 경우, 다수의 디텍팅 신호(DET_SEL0 내지 DET_SEL3) 중 제1 디텍팅 신호(DET_SEL0)를 출력할 수 있다. 여기서 검출부(123)는 다수의 카운팅 신호(DET_SEL0 내지 DET_SEL3) 각각을 디텍팅하기 위한 다수의 디텍팅 회로(미도시)를 포함할 수 있다.
타겟 영역 어드레스 래칭부(124)는 제1 로우 어드레스(ATROW<15:16>) 중 활성화되는 다수의 디텍팅 신호(DET_SEL0 내지 DET_SEL3) 중 활성화되는 디텍팅 신호에 대응하는 로우 어드레스를 래칭할 수 있다. 여기서, 로우 어드레스 정보는 상기 다수의 디텍팅 신호(DET_SEL0 내지 DET_SEL3)에 포함되어 활성화되는 디텍팅 신호에 대응하는 로우 어드레스가 래칭될 수 있다.
이하, 타겟 영역 설정부(120)를 포함하는 반도체 메모리 장치에 대한 동작을 설명하기로 한다.
액티브 커맨드(ACT)가 연속하여 6번 입력되는 경우를 예로 설명하기로 한다. 예컨대, 액티브 커맨드(ACT)가 입력될 때마다 함께 입력되는 제1 로우 어드레스(ATROW<15:16>)가 <0:0>, <0:1>, <0:0>, <1:0>, <0:0>, <0:0> 의 순서대로 조합되어 입력된다고 가정하면, 카운팅부(122)에 의해 제1 디코딩 신호(SEL<0>)에 대응하는 제1 카운팅 신호(CNT_SEL0<0:3>)는 4번 활성화될 것이고, 제2 디코딩 신호(SEL<1>)에 대응하는 제2 카운팅 신호(CNT_SEL1<0:3>) 및 제3 디코딩 신호(SEL<2>)에 대응하는 제3 카운팅 신호(CNT_SEL2<0:3>)는 각각 1번씩 활성화될 것이다.
이후, 검출부(123)는 제1 내지 제4 카운팅 신호(CNT_SEL0<0:3> 내지 CNT_SEL3<0:3>) 각각이 예정된 횟수만큼 활성화되는 경우를 검출하여 그에 대응하는 디텍팅 신호(DET_SEL0<0:3> 내지 DET_SEL3<0:3>)를 출력할 수 있다. 예컨대, 제1 카운팅 신호(CNT_SEL0<0:3>)가 예정된 횟수, 예컨대 2^N 이상 활성화되면, 그에 대응하는 제1 디텍팅 신호(DET_SEL0<0:3>)을 출력할 수 있다.
따라서, 타겟 영역 어드레스 래칭부(124)는 제1 디텍팅 신호(DET_SEL0<0:3>)에 대응하는 제1 로우 어드레스(ATROW_LAT<15:16>)를 출력할 수 있다.
한편, 랜덤 어드레스 생성부(130)는 제2 로우 어드레스(ATROW<0:14>) 중 액티브 확률이 높은 로우 어드레스로써 랜덤 어드레스(ATROW_RD)를 생성할 수 있다.
이후, 타겟 어드레스 생성부(140)는 타겟 영역에 대응하는 제1 로우 어드레스(ATROW<15:16>) 및 랜덤 어드레스(ATROW<0:14>)에 응답하여 타겟 영역 내에서 타겟 어드레스(ATROW<0:16>)를 생성하는 것이 가능하다.
정리하면, 본 발명의 실시예에 따른 반도체 메모리 장치는 메모리 영역(110) 전체가 아닌, 타겟 영역 내에서 랜덤하게 타겟 어드레스를 설정하므로, 스마트 리프레쉬 확률을 높이는 것이 가능하고, 이를 통해 셀 열화를 방지할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 구성도이다.
도 3을 참조하면, 반도체 메모리 장치는 제1 내지 제4 영역(311 내지 314)을 포함하는 메모리 영역(310), 타겟 영역 설정부(320), 랜덤 어드레스 생성부(330), 타겟 어드레스 생성부(340), 리프레쉬 카운팅부(350), 먹스부(360), 어드레스 제어부(370) 및 워드라인 구동부(380)를 포함할 수 있다.
메모리 영역(310), 타겟 영역 설정부(320), 랜덤 어드레스 생성부(330) 및 타겟 어드레스 생성부(340)는 도 1에 도시된 메모리 영역(110), 타겟 영역 설정부(120), 랜덤 어드레스 생성부(130) 및 타겟 어드레스 생성부(140)와 동일한 구성 및 동작을 수행하므로 상세한 설명은 생략하기로 한다.
리프레쉬 카운팅부(350)는 다수의 로우 어드레스(ATROW<0:16>)에 응답하여 노말 리프레쉬 동작을 수행하기 위한 노말 리프레쉬 어드레스(ATROW_NM<0:16>)를 생성할 수 있다.
먹스부(360)는 스마트 리프레쉬 인에이블 신호(SR_EN)에 응답하여 타겟 어드레스 생성부(340)로부터 출력된 스마트 리프레쉬 어드레스(ATROW_SR<0:16>) 또는 리프레쉬 카운팅부(350)로부터 출력된 노말 리프레쉬 어드레스(ATROW_NM<0:16>)를 리프레쉬 동작을 위한 리프레쉬 어드레스(RADD<0:16>)로써 출력할 수 있다. 여기서 스마트 리프레쉬 인에이블 신호(SR_EN)는 외부로부터 입력되는 리프레쉬 커맨드(REF)에 의해 활성화되는 신호일 수 있다.
어드레스 제어부(370)는 리프레쉬 커맨드(REF)에 응답하여 먹스부(360)로부터 출력된 리프레쉬 어드레스(RADD<0:16>) 또는 노말 어드레스(ADD<0:16>)를 최종 어드레스(ATROW_FIN<0:16>)로써 출력할 수 있다. 여기서 리프레쉬 동작을 위한 리프레쉬 커맨드(REF)가 입력되면 리프레쉬 어드레스(RADD<0:16>)가 최종 어드레스(ATROW_FIN<0:16>)로써 출력될 수 있으며, 리프레쉬 커맨드(REF)가 입력되지 않으면, 노말 동작을 위한 노말 어드레스(ADD<0:16>)가 최종 어드레스(ATROW_FIN<0:16>)로써 출력될 수 있다.
워드라인 구동부(380)는 최종 어드레스(ATROW_FIN<0:16>)에 응답하여 해당 어드레스에 대응하는 워드라인을 구동할 수 있다.
이하, 본 발명의 다른 실시예에 따른 반도체 메모리 장치에 대한 동작 설명을 하기로 한다.
스마트 리프레쉬 동작을 수행하는 경우, 타겟 어드레스 생성부(340)는 타겟 영역 설정부(320)로부터 출력된 제1 내지 제4 영역(311 내지 314) 중 타겟 영역에 대응하는 제1 로우 어드레스(ATROW_LAT<15:16>) 및 랜덤 어드레스 생성부(330)로부터 출력된 랜덤 어드레스(ATROW_RD<0:14>)에 응답하여 스마트 리프레쉬 동작을 위한 타겟 어드레스(ATROW_SR<0:16>)를 생성할 수 있다. 이후, 먹스부(360) 및 어드레스 제어부(370) 각각은 스마트 리프레쉬 인에이블 신호(SR_EN) 및 리프레쉬 커맨드(REF)에 응답하여 타겟 어드레스(ATROW_SR<0:16>)를 최종 어드레스(ATROW_FIN<0:16>)로써 워드라인 구동부(380)로 전달하며 이로 인해 제1 내지 제4 영역(311 내지 314) 중 타겟 영역 내에서 타겟 어드레스(ATROW_SR<0:16>)에 대응하는 워드라인이 활성화되어 리프레쉬 동작을 수행하는 것이 가능하다.
노말 리프레쉬 동작을 수행하는 경우, 리프레쉬 카운팅부(350)는 다수의 로우 어드레스(ATROW<0:16>)에 응답하여 노말 리프레쉬 동작을 위한 노말 리프레쉬 어드레스(ATROW_NM<0:16>)를 순차적으로 생성할 수 있다. 이후, 먹스부(360) 및 어드레스 제어부(370) 각각은 스마트 리프레쉬 인에이블 신호(SR_EN) 및 리프레쉬 커맨드(REF)에 응답하여 노말 리프레쉬 어드레스(ATROW_NM<0:16>)를 최종 어드레스(ATROW_FIN<0:16>)로써 워드라인 구동부(380)로 전달하며 이로 인해 메모리 영역(310) 내에서 순차적으로 활성화되는 최종 어드레스(ATROW_FIN<0:16>)에 대응하는 워드라인이 활성화되어 리프레쉬 동작을 수행하는 것이 가능하다.
리프레쉬 동작 이외의 노말 동작을 수행하는 경우, 어드레스 제어부(370)는 리프레쉬 커맨드(REF) 이외의 커맨드(미도시)가 입력됨에 따라서 해당 동작을 수행하기 위한 노말 어드레스(ADD)를 최종 어드레스(ATROW_FIN<0:16>)로써 워드라인 구동부(380)로 전달할 수 있다. 이후, 워드라인 구동부(380)는 최종 어드레스(ATROW_FIN<0:16>)에 대응하는 워드라인을 활성화하여 해당 동작을 수행하는 것이 가능하다.
정리하면, 본 발명의 다른 실시예에 따른 반도체 메모리 장치는 제1 내지 제4 영역(311 내지 314) 중, 액세스가 많이 되는 영역 내에서 타겟 어드레스(ATROW_SR<0:16>)를 생성할 수 있으므로 스마트 리프레쉬 확률을 높이는 것이 가능하며, 이를 통해 셀 열화를 방지할 수 있다.
이러한 동작을 위해서 본 발명의 다른 실시예에 따른 반도체 메모리 장치는 다음과 같은 방법으로 동작을 수행할 수 있다.
상기 반도체 메모리 장치는, 워드라인의 액세스 횟수를 카운팅하는 카운팅 타입에 대응하는 스마트 리프레쉬 동작을 위한 타겟 어드레스의 일부를 설정하는 단계, 랜덤하게 선택되는 랜덤 타입에 대응하는 상기 타겟 어드레스의 나머지를 설정하는 단계 및 상기 타겟 어드레스에 응답하여 상기 스마트 리프레쉬 동작을 수행하는 단계를 포함하여 동작하는 것이 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
110 : 메모리 영역 111-114 : 제1 영역 - 제4 영역
120 : 타겟 영역 설정부 121 : 디코딩부
122 : 카운팅부 123 : 검출부
124 : 타겟 영역 어드레스 래칭부 130 : 랜덤 어드레스 생성부
140 : 타겟 어드레스 생성부 150 : 워드라인 구동부

Claims (17)

  1. 다수의 메모리 영역;
    상기 다수의 메모리 영역 각각의 액세스 횟수를 비교하여 타겟 영역을 지정하기 위한 타겟 영역 설정부;
    상기 다수의 메모리 영역 각각에 대한 랜덤 어드레스를 생성하기 위한 랜덤 어드레스 생성부;
    상기 타겟 영역 및 상기 랜덤 어드레스에 응답하여 타겟 어드레스를 생성하기 위한 타겟 어드레스 생성부; 및
    상기 타겟 어드레스에 응답하여 스마트 리프레쉬 동작을 수행하기 위한 구동부
    를 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 타겟 영역 설정부는,
    액티브 동작시 입력되는 로우 어드레스 중 일부 어드레스인 제1 로우 어드레스를 카운팅하여 다수의 카운팅 신호를 출력하기 위한 카운팅부;
    상기 다수의 카운팅 신호 각각이 예정된 횟수만큼 카운팅되는지 검출하여 다수의 검출 신호를 출력하기 위한 검출부; 및
    상기 다수의 검출 신호 중 활성화되는 검출 신호에 응답하여 상기 제1 로우 어드레스를 래칭하기 위한 타겟 영역 어드레스 래칭부
    를 포함하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 랜덤 어드레스 생성부는 상기 로우 어드레스 중 상기 제1 로우 어드레스를 제외한 제2 로우 어드레스를 상기 랜덤 어드레스로 생성하는 반도체 메모리 장치.
  4. 제1항에 있어서,
    상기 다수의 메모리 영역 각각은 다수의 워드라인을 포함하는 단위 뱅크인 것을 특징으로 하는 반도체 메모리 장치.
  5. 제1항에 있어서,
    상기 다수의 메모리 영역은 한 개의 단위 뱅크인 것을 특징으로 하는 반도체 메모리 장치.
  6. 다수의 메모리 영역;
    상기 다수의 메모리 영역 중 타겟 영역을 설정하고, 상기 타겟 영역 내에서 스마트 리프레쉬 동작을 위한 타겟 어드레스를 생성하는 스마트 리프레쉬 제어부;
    리프레쉬 커맨드를 카운팅하여 노말 리프레쉬 동작을 위한 노말 리프레쉬 어드레스를 생성하는 리프레쉬 카운팅부;
    상기 리프레쉬 커맨드에 응답하여 활성화되는 스마트 리프레쉬 인에이블 신호에 응답하여 상기 타겟 어드레스 또는 상기 노말 리프레쉬 어드레스를 최종 리프레쉬 어드레스로 출력하는 먹스부; 및
    상기 최종 리프레쉬 어드레스에 응답하여 상기 스마트 리프레쉬 또는 상기 노말 리프레쉬 동작을 수행하는 구동부
    를 포함하는 반도체 메모리 장치.
  7. 제6항에 있어서,
    상기 스마트 리프레쉬 제어부는,
    상기 다수의 메모리 영역 각각의 액세스 횟수를 비교하여 타겟 영역을 지정하기 위한 타겟 영역 설정부;
    상기 다수의 메모리 영역 각각에 대한 랜덤 어드레스를 생성하기 위한 랜덤 어드레스 생성부; 및
    상기 타겟 영역 및 상기 랜덤 어드레스에 응답하여 상기 타겟 어드레스를 생성하기 위한 타겟 어드레스 생성부
    를 포함하는 반도체 메모리 장치.
  8. 제7항에 있어서,
    상기 타겟 영역 설정부는,
    액티브 동작시 입력되는 로우 어드레스 중 일부 어드레스인 제1 로우 어드레스를 카운팅하여 다수의 카운팅 신호를 출력하기 위한 카운팅부;
    상기 다수의 카운팅 신호 각각이 예정된 횟수만큼 카운팅되는지 검출하여 다수의 검출 신호를 출력하기 위한 검출부; 및
    상기 다수의 검출 신호 중 활성화되는 검출 신호에 대응하는 상기 제1 로우 어드레스를 래칭하기 위한 타겟 영역 어드레스 래칭부
    를 포함하는 반도체 메모리 장치.
  9. 제8항에 있어서,
    상기 랜덤 어드레스 생성부는 상기 로우 어드레스 중 제1 로우 어드레스를 제외한 제2 로우 어드레스를 상기 랜덤 어드레스로 생성하는 반도체 메모리 장치.
  10. 제6항에 있어서,
    상기 다수의 메모리 영역 각각은 다수의 워드라인을 포함하는 단위 뱅크인 것을 특징으로 하는 반도체 메모리 장치.
  11. 제6항에 있어서,
    상기 다수의 메모리 영역은 한 개의 단위 뱅크인 것을 특징으로 하는 반도체 메모리 장치.
  12. 워드라인의 액세스 횟수를 카운팅하는 카운팅 타입에 대응하는 스마트 리프레쉬 동작을 위한 타겟 어드레스의 일부를 설정하는 단계;
    랜덤하게 선택되는 랜덤 타입에 대응하는 상기 타겟 어드레스의 나머지를 설정하는 단계; 및
    상기 타겟 어드레스에 응답하여 상기 스마트 리프레쉬 동작을 수행하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 타겟 어드레스의 일부를 설정하는 단계는,
    액티브 동작시 입력되는 로우 어드레스 중 일부 어드레스를 카운팅하는 단계;
    상기 카운팅하는 단계를 통해 출력된 다수의 카운팅 신호 중 예정된 횟수 이상 활성화되는 카운팅 신호를 검출하여 다수의 검출 신호를 출력하는 단계; 및
    상기 다수의 검출 신호 중 활성화되는 검출 신호에 응답하여 상기 로우 어드레스 중 일부 어드레스를 래칭하여 상기 타겟 어드레스의 일부로 출력하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  14. 제13항에 있어서,
    상기 타겟 어드레스의 나머지는 상기 로우 어드레스 중 일부 어드레스를 제외한 어드레스가 랜덤하게 출력되는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  15. 제13항에 있어서,
    리프레쉬 커맨드에 응답하여 노말 리프레쉬 동작을 위한 노말 리프레쉬 어드레스를 생성하는 단계; 및
    상기 리프레쉬 커맨드에 응답하여 활성화되는 스마트 리프레쉬 인에이블 신호에 응답하여 상기 타겟 어드레스 또는 상기 노말 리프레쉬 어드레스를 선택적으로 출력하는 단계
    를 더 포함하는 반도체 메모리 장치의 동작 방법.
  16. 제12항에 있어서,
    상기 다수의 메모리 영역 각각은 다수의 워드라인을 포함하는 메모리 셀 어레이 영역인 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  17. 제12항에 있어서,
    상기 다수의 영역 각각은 메모리 뱅크인 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
KR1020150064271A 2015-05-08 2015-05-08 반도체 메모리 장치 KR20160132243A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150064271A KR20160132243A (ko) 2015-05-08 2015-05-08 반도체 메모리 장치
US14/887,931 US9570143B2 (en) 2015-05-08 2015-10-20 Semiconductor memory device for performing refresh operation
CN201610132959.XA CN106128498B (zh) 2015-05-08 2016-03-09 半导体存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150064271A KR20160132243A (ko) 2015-05-08 2015-05-08 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20160132243A true KR20160132243A (ko) 2016-11-17

Family

ID=57223376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150064271A KR20160132243A (ko) 2015-05-08 2015-05-08 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US9570143B2 (ko)
KR (1) KR20160132243A (ko)
CN (1) CN106128498B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786351B2 (en) 2015-12-29 2017-10-10 SK Hynix Inc. Semiconductor memory device for performing refresh operation and operating method therof
WO2023038867A1 (en) * 2021-09-07 2023-03-16 Micron Technology, Inc. Managing write disturb based on identification of frequently- written memory units

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102436992B1 (ko) * 2016-09-21 2022-08-29 에스케이하이닉스 주식회사 리프레시 제어 장치
KR20180075761A (ko) * 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR102410924B1 (ko) 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10726903B2 (en) * 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11881246B2 (en) * 2020-12-14 2024-01-23 SK Hynix Inc. Memory device for performing smart refresh operation and memory system including the same
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11854595B2 (en) 2021-03-15 2023-12-26 Changxin Memory Technologies, Inc. Refresh circuit and memory
EP4191592A1 (en) 2021-03-15 2023-06-07 Changxin Memory Technologies, Inc. Refresh control circuit and memory
US11869567B2 (en) 2021-03-15 2024-01-09 Changxin Memory Technologies, Inc. Refresh control circuit and memory
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
WO2022193607A1 (zh) * 2021-03-15 2022-09-22 长鑫存储技术有限公司 刷新控制电路及存储器
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2557113B2 (ja) * 1988-11-29 1996-11-27 松下電器産業株式会社 デュアルポートダイナミックメモリ
JP2004288226A (ja) * 2001-03-30 2004-10-14 Internatl Business Mach Corp <Ibm> Ｄｒａｍ及びｄｒａｍのリフレッシュ方法
KR100413484B1 (ko) * 2001-06-28 2003-12-31 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 회로
CN1303612C (zh) * 2001-08-01 2007-03-07 联华电子股份有限公司 选择性存储器刷新电路与刷新方法
US7088632B2 (en) * 2004-05-26 2006-08-08 Freescale Semiconductor, Inc. Automatic hidden refresh in a dram and method therefor
US7492656B2 (en) * 2006-04-28 2009-02-17 Mosaid Technologies Incorporated Dynamic random access memory with fully independent partial array refresh function
KR20140139849A (ko) 2013-05-28 2014-12-08 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
KR102122892B1 (ko) * 2013-09-25 2020-06-15 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR20160023274A (ko) * 2014-08-22 2016-03-03 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786351B2 (en) 2015-12-29 2017-10-10 SK Hynix Inc. Semiconductor memory device for performing refresh operation and operating method therof
WO2023038867A1 (en) * 2021-09-07 2023-03-16 Micron Technology, Inc. Managing write disturb based on identification of frequently- written memory units
US11853617B2 (en) 2021-09-07 2023-12-26 Micron Technology, Inc. Managing write disturb based on identification of frequently-written memory units

Also Published As

Publication number Publication date
US20160329089A1 (en) 2016-11-10
CN106128498B (zh) 2020-07-14
US9570143B2 (en) 2017-02-14
CN106128498A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
KR20160132243A (ko) 반도체 메모리 장치
US10971207B2 (en) Semiconductor memory device
CN109727624B (zh) 具有双单元模式的存储器件及其刷新方法
US10614873B2 (en) Memory device, memory system including the same, and address counting and comparing operation for refresh operation method thereof
US9214216B2 (en) Semiconductor device and operation method thereof
US10998033B2 (en) Semiconductor memory device and operating method thereof
US9691466B1 (en) Memory device including refresh controller
US9336852B2 (en) Memory and memory system including the same
US9190139B2 (en) Memory and memory system including the same
US9672892B2 (en) Memory device and memory system including the same
KR102157769B1 (ko) 메모리 시스템 및 이의 동작 방법
US10020073B2 (en) Memory device and operating method thereof
US9514798B2 (en) Address storage circuit and memory and memory system including the same
US8406074B2 (en) Semiconductor device
US9361954B2 (en) Memory device, memory system and operating method thereof
KR20150033949A (ko) 메모리 및 이를 포함하는 메모리 시스템
KR20150026227A (ko) 반도체 메모리 장치
US9472260B1 (en) Semiconductor memory device
US9589628B2 (en) Semiconductor device performing refresh operation and method for driving the same
US11107517B2 (en) Semiconductor memory device and method for refreshing memory with refresh counter
KR100656425B1 (ko) 반도체 메모리의 리프레쉬 제어장치 및 방법