KR20150026227A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20150026227A
KR20150026227A KR20130104766A KR20130104766A KR20150026227A KR 20150026227 A KR20150026227 A KR 20150026227A KR 20130104766 A KR20130104766 A KR 20130104766A KR 20130104766 A KR20130104766 A KR 20130104766A KR 20150026227 A KR20150026227 A KR 20150026227A
Authority
KR
South Korea
Prior art keywords
redundancy
normal
refresh
memory cell
cell array
Prior art date
Application number
KR20130104766A
Other languages
English (en)
Inventor
양종열
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20130104766A priority Critical patent/KR20150026227A/ko
Priority to US14/106,823 priority patent/US9455016B2/en
Priority to CN201410160296.3A priority patent/CN104425003B/zh
Publication of KR20150026227A publication Critical patent/KR20150026227A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 기술은 반도체 메모리 장치에 관한 것으로서, 노말 메모리 셀 어레이와 리던던시 메모리 셀어레이를 갖는 메모리 셀 어레이, 리프레쉬 모드시 상기 노말 메모리 셀 어레이를 제1 주기로 리프레쉬 하기 위한 노말 어드레스를 생성하는 노말 리프레쉬 카운터, 및 상기 리프레쉬 모드시 상기 리던던시 메모리 셀 어레이를 상기 제1 주기보다 작은 제2 주기로 리프레쉬 하기 위한 리던던시 어드레스를 생성하는 리던던시 리프레쉬 카운터가 제공된다.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}
본 특허 문헌은 반도체 설계 기술에 관한 것으로, 더욱 구체적으로는 리프레쉬(Refresh) 동작을 수행하는 반도체 메모리 장치에 관한 것이다.
반도체 메모리(Memory) 장치의 경우, 하나의 트랜지스터(Transistor)와 하나의 커패시터(Capacitor)로 기본 메모리 셀이 구성되고, 커패시터에 전하를 충방전하여 데이터를 저장한다. 그런데 반도체 기판 위에 형성되는 커패시터는 주변과 완전히 전기적으로 분리되지 않아 누설전류가 발생하며, 이로 인하여 커패시터에 저장된 전하가 유실된다. 즉, 메모리 셀에 저장된 데이터가 손상될 수 있다. 따라서 반도체 메모리 장치는 커패시터에 저장된 전하를 유지하기 위해 정기적으로 리프레쉬 동작을 수행한다.
리프레쉬 동작 모드를 갖는 메모리 장치는 외부 커맨드에 의하여 자체적으로 내부 어드레스를 순차적으로 변화시키면서 리프레쉬 동작을 수행한다. 즉, 외부 커맨드에 의해 리프레쉬 동작 모드로 진입하면 일정 주기마다 로우 어드레스가 순차적으로 증가되면서 메모리 셀의 워드라인이 선택된다. 워드라인에 대응하는 커패시터에 저장된 전하는 감지 증폭수단에 의하여 증폭되어 다시 커패시터에 저장된다. 이러한 일련의 리프레쉬 과정을 통하여 저장된 데이터가 손상 없이 보존된다.
한편, TRR(Target Row Refresh) 동작은 메모리 셀(Memory cell)의 동작 중 워드 라인(Word line)의 집중적인 동작시에 주변 셀의 특성 불량을 방지하기 위한 동작으로서, 타겟 워드 라인(Target word line)을 포함하여 주변 워드 라인에 대한 액티브(Active) & 프리차지(Precharge) 동작이 실행된다. 이 동작으로 인해 열화된 셀 특성이 리프레쉬 되어 정상적인 수준과 동일한 특성을 확보할 수 있다.
이 동작을 수행함에 있어서 노말 셀은 문제가 되지 않으나, 타겟 로우 워드라인이 리던던시 셀일 경우 회로 증가가 필요하며, 그 회로의 구성 및 제어 등이 복잡해진다. 또한, 회로 증가에 따른 면적 증가가 발생한다. 이로 인해 제조 단가가 증가하게 되는 문제점이 발생할 수 있다.
본 발명의 실시예들이 해결하려는 과제는 리던던시 셀(Redundancy memory cell)에 대한 리프레쉬 사이클(Refresh Cycle)을 제어 할 수 있는 반도체 메모리 장치를 제공하는 것이다.
본 발명의 실시예에 따른 반도체 메모리 장치는, 노말 메모리 셀 어레이와 리던던시 메모리 셀어레이를 갖는 메모리 셀 어레이; 리프레쉬 모드시 상기 노말 메모리 셀 어레이를 제1 주기로 리프레쉬 하기 위한 노말 어드레스를 생성하는 노말 리프레쉬 카운터; 및 상기 리프레쉬 모드시 상기 리던던시 메모리 셀 어레이를 상기 제1 주기보다 작은 제2 주기로 리프레쉬 하기 위한 리던던시 어드레스를 생성하는 리던던시 리프레쉬 카운터를 포함할 수 있다.
또한 본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 노말 메모리 셀 어레이와 리던던시 메모리 셀어레이를 갖는 메모리 셀 어레이; 리프레쉬 모드시 상기 노말 메모리 셀 어레이를 예정된 노말 주기로 리프레쉬하기 위한 노말 어드레스를 생성하는 노말 리프레쉬 카운터; 및 상기 리프레쉬 모드시 상기 리던던시 메모리 셀 어레이를 상기 예정된 노말 주기보다 작으며, 상기 노말 주기 내에 적어도 두 번 리프레쉬하기 위한 리던던시 어드레스를 생성하는 리던던시 리프레쉬 카운터를 포함할 수 있다.
전술한 본 기술은 리던던시 영역에 대한 집중적인 액티브 동작시 주변 셀의 열화 방지를 할 수 있으며, 셀 불량 저하 현상을 개선할 수 있다. 또한 칩(Chip)의 면적 증가 없이 TRR 동작에 대한 대응이 가능하다.
도 1은 본 발명의 실시예에 따른 노말 셀과 리던던시 셀에 대한 리프레쉬 주기를 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 블록 다이어그램이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예에 따른 노말 셀과 리던던시 셀에 대한 리프레쉬 주기를 나타낸 도면이다.
도 1을 참조하면, 노말 셀과 리던던시 셀의 리프레쉬 주기를 각각 차별화하여 리프레쉬 동작을 한다.
예를 들어, 리프레쉬 사이클(Refresh Cycle)이 총 256인 경우, 노말 셀 워드라인은 제1 주기(PER1)로 리프레쉬 되며, 리던던시 셀 워드라인은 제2 주기(PER2)로 리프레쉬 될 수 있다. 여기서 제1 주기(PER1)는 67ms이고, 제2 주기(PER2)는 8ms이다. 이와 같이 적용하여 노말 셀 워드라인의 리프레쉬 동작이 한 번 이루어지는 동안 중간에 리던던시 셀 워드라인의 리프레쉬 동작을 8번을 할 수 있다.
한편, 노말 셀 워드라인만 리프레쉬 동작을 할 경우, 64ms의 주기로 리프레쉬 동작을 할 수 있다. 하지만 노말 셀 워드라인의 리프레쉬가 이루어지는 동안 중간에 리던던시 셀 워드라인의 리프레쉬를 하면 도 1에서 보여지는 것과 같이 노말 셀 워드라인이 리프레쉬 되는 제1 주기(PER1)가 64ms가 아닌 67ms인 것을 확인할 수 있다. 이는 노말 셀 워드라인의 리프레쉬를 하는 중간마다 리던던시 셀 워드라인을 추가하여 리프레쉬 동작을 하기 때문에 리던던시 셀 워드라인을 추가한 만큼 노말 셀 워드라인의 주기가 길어지는 것이다. 이때, 64ms의 주기 그대로 동작을 하게 되면 노이즈가 발생하는 등의 부작용이 발생할 수 있다. 따라서 노말 셀 워드라인의 리프레쉬 주기를 조금 더 길게 하여 부작용이 발생하는 것을 방지할 수 있다.
이와 같이 리던던시 셀 워드라인에 대한 리프레쉬 동작을 노말 셀 워드라인보다 더 자주 해 줌으로써 리던던시 워드라인에 대한 집중적인 액티브 동작시 주변 셀의 열화 방지를 할 수 있으며, 셀 불량 저하 현상을 개선할 수 있다. 그리고 이러한 리프레쉬 동작을 통해 TRR(Target Row Refresh) 동작에 대한 대응이 가능하다.
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 블록 다이어그램이다. 도 2를 참조하면, 반도체 메모리 장치는 노말 리프레쉬 카운터(210), 리던던시 주기 제어부(220), 리던던시 리프레쉬 카운터(230), 노말 로우 디코더(240), 리던던시 로우 디코더(250), 및 메모리 셀 어레이(260)를 포함하여 구성할 수 있다.
여기서 메모리 셀 어레이(260)는 노말 메모리 셀 어레이(261)와 리던던시 메모리 셀 어레이(262)를 갖는다.
노말 리프레쉬 카운터(210)는 리프레쉬 모드시 리프레쉬 신호(REFAD)가 활성화됨에 따라 카운팅 동작을 수행하여 메모리 셀 어레이(260)의 노말 메모리 셀 어레이(261)를 리프레쉬하기 위한 노말 어드레스(ATROW[0:7])를 생성한다. 여기서 리프레쉬 신호(REFAD)는 /CS, /RAS, /CAS, /WE 등의 외부 커맨드 신호를 디코딩하여 생성되는 오토 리프레쉬(Auto Refresh) 신호 또는 셀프 리프레쉬(Self Refresh) 신호일 수 있다.
리던던시 주기 제어부(220)는 노말 리프레쉬 카운터(210)와 리던던시 리프레쉬 카운터(230)의 활성화 동작을 제어하기 위한 리던던시 주기신호(RED_PER)를 생성한다. 리던던시 주기신호(RED_PER)가 활성화되면 노말 리프레쉬 카운터(210)는 카운팅 동작을 중단하게 되고, 리던던시 리프레쉬 카운터(230)의 동작이 끝난 후 다시 활성화되어 동작을 수행한다. 즉, 노말 리프레쉬 카운터(210)와 리던던시 리프레쉬 카운터(230)는 오버랩 동작을 하지 않으며, 리던던시 주기신호(RED_PER)는 리던던시 리프레쉬 카운터(230)의 활성화 주기를 제어한다. 여기서 리던던시 주기신호(RED_PER)의 활성화 주기는 외부 또는 내부 제어신호에 의하여 조절이 가능하다.
리던던시 리프레쉬 카운터(230)는 리던던시 주기신호(RED_PER)의 활성화시 메모리 셀 어레이(260)의 리던던시 셀을 리프레쉬하기 위한 리던던시 어드레스(ATROW[0:2])를 생성한다.
노말 로우 디코더(240)는 노말 리프레쉬 카운터(210)로부터 생성된 노말 어드레스(ATROW[0:7])에 응답하여 노말 워드라인 신호(NWL[0:255])를 생성한다. 노말 워드라인 신호(NWL[0:255])는 각각 해당하는 메모리 셀 어레이(260)의 노말 셀 워드라인을 인에이블 시키기 위한 신호이다.
리던던시 로우 디코더(250)는 리던던시 리프레쉬 카운터(230)로부터 생성된 리던던시 어드레스(ATROW[0:2])에 응답하여 리던던시 워드라인 신호(RWL[0:7])를 생성한다. 리던던시 워드라인 신호(RWL[0:7])는 각각 해당하는 메모리 셀 어레이(260)의 리던던시 셀 워드라인을 인에이블 시키기 위한 신호이다.
이하, 본 발명의 실시예에 따른 반도체 메모리 장치의 리프레쉬 동작에 대하여 살펴보도록 한다.
노말 리프레쉬 카운터(210)는 리프레쉬 신호(REFAD)가 활성화됨에 따라 메모리 셀 어레이(260)의 노말 셀 영역을 제1 주기로 리프레쉬하기 위한 노말 어드레스(ATROW[0:7])를 생성한다. 여기서 제1 주기는 도 1에서 예를 들어 설명한 제1 주기(PER1)일 수 있다. 노말 로우 디코더(240)는 노말 어드레스(ATROW[0:7])에 응답하여 노말 셀 워드라인을 인에이블 하기 위한 노말 워드라인 신호(NWL[0:255])를 생성한다. 따라서 노말 워드라인 신호(NWL[0:255])에 의해 인에이블 된 메모리 셀 어레이(260)의 노말 셀에 저장된 데이터를 리프레쉬할 수 있다.
한편, 리던던시 주기 제어부(220)에서 설정된 제2 주기에 따라 리던던시 주기신호(RED_PER)가 생성되면 노말 리프레쉬 카운터(210)는 동작을 중단하고, 리던던시 리프레쉬 카운터(230)는 메모리 셀 어레이(260)의 리던던시 셀을 리프레쉬하기 위한 리던던시 어드레스(ATROW[0:2])를 생성한다. 여기서 제2 주기는 제1 주기보다 작으며, 제1 주기 내에 적어도 두 번 활성화된다. 또한 제2 주기는 도 1에서 예를 들어 설명한 제2 주기(PER2)일 수 있다. 리던던시 로우 디코더(250)는 리던던시 어드레스(ATROW[0:2])에 응답하여 리던던시 셀 워드라인을 인에이블 하기 위한 리던던시 워드라인 신호(RWL[0:7])를 생성한다. 따라서 리던던시 워드라인 신호(RWL[0:7])에 의해 인에이블된 메모리 셀 어레이(260)의 리던던시 셀에 저장된 데이터를 리프레쉬할 수 있다.
리던던시 셀의 리프레쉬 동작이 끝나고 나면 리던던시 주기신호(RED_PER)는 비활성화가 되고, 그에 응답하여 노말 리프레쉬 카운터(210)는 이어서 다시 동작을 수행한다. 즉, 노말 리프레쉬 카운터(210)와 리던던시 리프레쉬 카운터(230)는 오버랩 동작을 하지 않는다.
본 발명의 실시예에 따른 반도체 장치는 노말 셀 영역에 대한 리프레쉬 동작을 한 번 수행하는 동안 리던던시 셀 워드라인에 대한 리프레쉬 동작이 리던던시 주기신호(RED_PER)가 활성화될 때마다 적어도 두 번 이루어질 수 있다. 즉, 도 1과 같이 리던던시 셀 워드라인에 대한 리프레쉬 주기를 노말 셀 영역에 대한 리프레쉬 주기보다 작게 함으로써 리던던시 영역에 대한 리프레쉬를 더 자주 할 수 있다. 따라서 리던던시 워드라인에 대한 집중적인 액티브 동작시 주변 셀의 열화 방지를 할 수 있으며, 셀 불량 저하 현상을 개선할 수 있다. 그리고 이러한 리프레쉬 동작을 통해 TRR(Target Row Refresh) 동작에 대한 대응이 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
210 : 노말 리프레쉬 카운터 220 : 리던던시 주기 제어부
230 : 리던던시 리프레쉬 카운터 240 : 노말 로우 디코더
250 : 리던던시 로우 디코더 260 : 메모리 셀 어레이
261 : 노말 메모리 셀 어레이
262 : 리던던시 메모리 셀 어레이

Claims (10)

  1. 노말 메모리 셀 어레이와 리던던시 메모리 셀어레이를 갖는 메모리 셀 어레이;
    리프레쉬 모드시 상기 노말 메모리 셀 어레이를 제1 주기로 리프레쉬 하기 위한 노말 어드레스를 생성하는 노말 리프레쉬 카운터; 및
    상기 리프레쉬 모드시 상기 리던던시 메모리 셀 어레이를 상기 제1 주기보다 작은 제2 주기로 리프레쉬 하기 위한 리던던시 어드레스를 생성하는 리던던시 리프레쉬 카운터
    를 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 제2 주기를 제어하기 위한 리던던시 주기 제어부를 더 포함하는 반도체 메모리 장치.
  3. 제1항에 있어서,
    상기 노말 어드레스에 응답하여 상기 노말 메모리 셀 어레이를 선택하기 위한 노말 로우 디코더; 및
    상기 리던던시 어드레스에 응답하여 상기 리던던시 메모리 셀 어레이를 선택하기 위한 리던던시 로우 디코더
    를 더 포함하는 반도체 메모리 장치.
  4. 제1항에 있어서,
    상기 노말 리프레쉬 카운터 및 리던던시 리프레쉬 카운터는 오버랩 동작을 하지 않는 반도체 메모리 장치.
  5. 제1항에 있어서,
    상기 리프레쉬 모드는 외부 커맨드 신호를 디코딩하여 생성되는 오토 리프레쉬 신호 또는 셀프 리프레쉬 신호에 응답하여 활성화되는 반도체 메모리 장치.
  6. 노말 메모리 셀 어레이와 리던던시 메모리 셀어레이를 갖는 메모리 셀 어레이;
    리프레쉬 모드시 상기 노말 메모리 셀 어레이를 예정된 노말 주기로 리프레쉬하기 위한 노말 어드레스를 생성하는 노말 리프레쉬 카운터; 및
    상기 리프레쉬 모드시 상기 리던던시 메모리 셀 어레이를 상기 예정된 노말 주기보다 작으며, 상기 노말 주기 내에 적어도 두 번 리프레쉬하기 위한 리던던시 어드레스를 생성하는 리던던시 리프레쉬 카운터
    를 포함하는 반도체 메모리 장치
  7. 제6항에 있어서,
    상기 리던던시 리프레쉬 카운터의 동작 횟수를 제어하기 위한 리던던시 주기 제어부를 더 포함하는 반도체 메모리 장치.
  8. 제6항에 있어서,
    상기 노말 어드레스에 응답하여 상기 노말 메모리 셀 어레이를 선택하기 위한 노말 로우 디코더; 및
    상기 리던던시 어드레스에 응답하여 상기 리던던시 메모리 셀 어레이를 선택하기 위한 리던던시 로우 디코더
    를 더 포함하는 반도체 메모리 장치.
  9. 제6항에 있어서,
    상기 노말 리프레쉬 카운터 및 리던던시 리프레쉬 카운터는 오버랩 동작을 하지 않는 반도체 메모리 장치.
  10. 제6항에 있어서,
    상기 리프레쉬 모드는 외부 커맨드 신호를 디코딩하여 생성되는 오토 리프레쉬 신호 또는 셀프 리프레쉬 신호에 응답하여 활성화되는 반도체 메모리 장치.
KR20130104766A 2013-09-02 2013-09-02 반도체 메모리 장치 KR20150026227A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20130104766A KR20150026227A (ko) 2013-09-02 2013-09-02 반도체 메모리 장치
US14/106,823 US9455016B2 (en) 2013-09-02 2013-12-15 Semiconductor device
CN201410160296.3A CN104425003B (zh) 2013-09-02 2014-04-21 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130104766A KR20150026227A (ko) 2013-09-02 2013-09-02 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20150026227A true KR20150026227A (ko) 2015-03-11

Family

ID=52583083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130104766A KR20150026227A (ko) 2013-09-02 2013-09-02 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US9455016B2 (ko)
KR (1) KR20150026227A (ko)
CN (1) CN104425003B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160004098A (ko) * 2014-07-02 2016-01-12 삼성전자주식회사 리던던시 메모리 셀의 리프레쉬 동작을 제어하는 반도체 메모리 장치
US9711204B1 (en) 2016-02-22 2017-07-18 SK Hynix Inc. Semiconductor device(s) and method of refreshing the semiconductor device
US9858142B2 (en) 2015-11-09 2018-01-02 SK Hynix Inc. Semiconductor device
US9892779B2 (en) 2016-01-25 2018-02-13 Samsung Electronics Co., Ltd. Memory device performing hammer refresh operation and memory system including the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269436B2 (en) * 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US9449671B2 (en) * 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
KR102168115B1 (ko) * 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9812185B2 (en) * 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
US9741421B1 (en) * 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry
US10468076B1 (en) * 2018-08-17 2019-11-05 Micron Technology, Inc. Redundancy area refresh rate increase
CN116230048A (zh) * 2021-12-06 2023-06-06 长鑫存储技术有限公司 地址刷新电路、方法、存储器和电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63247997A (ja) * 1987-04-01 1988-10-14 Mitsubishi Electric Corp 半導体記憶装置
US6496437B2 (en) * 1999-01-20 2002-12-17 Monolithic Systems Technology, Inc. Method and apparatus for forcing idle cycles to enable refresh operations in a semiconductor memory
JP2002124096A (ja) * 2000-10-13 2002-04-26 Nec Corp 半導体記憶装置及びその試験方法
JP2003068071A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体メモリ
KR100819649B1 (ko) 2001-12-27 2008-04-04 주식회사 하이닉스반도체 반도체 메모리 소자의 로오 어드레스 카운트회로
JP2005116106A (ja) * 2003-10-09 2005-04-28 Elpida Memory Inc 半導体記憶装置とその製造方法
JP4291239B2 (ja) * 2004-09-10 2009-07-08 エルピーダメモリ株式会社 半導体記憶装置及びテスト方法
JP5018292B2 (ja) * 2007-07-10 2012-09-05 富士通セミコンダクター株式会社 メモリ装置
KR101879442B1 (ko) 2011-05-25 2018-07-18 삼성전자주식회사 휘발성 메모리 장치의 리프레쉬 방법, 리프레쉬 어드레스 생성기 및 휘발성 메모리 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160004098A (ko) * 2014-07-02 2016-01-12 삼성전자주식회사 리던던시 메모리 셀의 리프레쉬 동작을 제어하는 반도체 메모리 장치
US9858142B2 (en) 2015-11-09 2018-01-02 SK Hynix Inc. Semiconductor device
US9892779B2 (en) 2016-01-25 2018-02-13 Samsung Electronics Co., Ltd. Memory device performing hammer refresh operation and memory system including the same
US9711204B1 (en) 2016-02-22 2017-07-18 SK Hynix Inc. Semiconductor device(s) and method of refreshing the semiconductor device

Also Published As

Publication number Publication date
CN104425003A (zh) 2015-03-18
US9455016B2 (en) 2016-09-27
US20150063049A1 (en) 2015-03-05
CN104425003B (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
KR20150026227A (ko) 반도체 메모리 장치
US9214216B2 (en) Semiconductor device and operation method thereof
US9653139B1 (en) Simultaneous plural wordline within a bank refreshing control device and memory device including the same
US10971206B2 (en) Semiconductor memory device
US10614873B2 (en) Memory device, memory system including the same, and address counting and comparing operation for refresh operation method thereof
US10297305B1 (en) Memory device having twin cell mode and refresh method thereof
US9336852B2 (en) Memory and memory system including the same
US9570143B2 (en) Semiconductor memory device for performing refresh operation
US9672892B2 (en) Memory device and memory system including the same
US9030904B2 (en) Memory device and memory system having programmable refresh methods
US9514850B2 (en) Memory device with improved refresh scheme for redundancy word line
US9412432B2 (en) Semiconductor storage device and system provided with same
US9190139B2 (en) Memory and memory system including the same
US9165634B2 (en) Semiconductor memory device and refresh control system
KR102124973B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9123447B2 (en) Memory, memory system including the same and method for operating memory
US20150120999A1 (en) Memory system and method for operating the same
KR20150033949A (ko) 메모리 및 이를 포함하는 메모리 시스템
US10734058B2 (en) Memory device detecting and correcting data error and operating method thereof
US20140068171A1 (en) Refresh control circuit and semiconductor memory device including the same
JP2016212934A (ja) 半導体装置及びその制御方法
US11107517B2 (en) Semiconductor memory device and method for refreshing memory with refresh counter
US20160225432A1 (en) Semiconductor device performing refresh operation and method for driving the same
KR100857428B1 (ko) 반도체 메모리 장치의 워드 라인 선택회로 및 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid