CN116230048A - 地址刷新电路、方法、存储器和电子设备 - Google Patents

地址刷新电路、方法、存储器和电子设备 Download PDF

Info

Publication number
CN116230048A
CN116230048A CN202111476366.2A CN202111476366A CN116230048A CN 116230048 A CN116230048 A CN 116230048A CN 202111476366 A CN202111476366 A CN 202111476366A CN 116230048 A CN116230048 A CN 116230048A
Authority
CN
China
Prior art keywords
signal
address signal
address
level
pulse time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111476366.2A
Other languages
English (en)
Inventor
陈继兴
高恩鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111476366.2A priority Critical patent/CN116230048A/zh
Priority to PCT/CN2022/072027 priority patent/WO2023103148A1/zh
Priority to EP22902593.7A priority patent/EP4276832A1/en
Priority to US17/855,841 priority patent/US20230178135A1/en
Priority to TW111139291A priority patent/TWI835353B/zh
Publication of CN116230048A publication Critical patent/CN116230048A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本公开实施例公开了一种地址刷新电路、方法、存储器和电子设备，地址刷新电路包括：选择电路和译码电路；其中，选择电路用于获取选通信号、冗余地址信号和常规地址信号，且用于在第一脉冲时间和第二脉冲时间，基于选通信号，分别选择冗余地址信号和常规地址信号中的一个作为目标地址信号；第一脉冲时间和第二脉冲时间属于同一个刷新周期，第二脉冲时间晚于第一脉冲时间；译码电路，用于对目标地址信号进行译码，得到并输出译码信号。本公开能够节约消耗，提高性能。

Description

地址刷新电路、方法、存储器和电子设备
技术领域
本公开涉及集成电路领域，尤其涉及一种地址刷新电路、方法、存储器和电子设备。
背景技术
随着广泛用于电子装置中的半导体存储器装置的容量和速度的迅速发展，半导体存储器装置的功耗一直在增加。
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种通过使用存储在电容器中的电荷来存储数据的易失性半导体存储器装置。由于存储在电容器中的电荷可随着时间流逝以各种方式泄漏，所以DRAM具有有限的数据保持特性。为了解决有限的数据保持，DRAM通常需要根据存储在DRAM中的数据周期性地刷新以对电容器进行充电或放电。
然而，需要进行刷新的地址中包括了常规地址(normal address)和冗余地址(redundancy address)，如何完成对两种地址的刷新，影响到DRAM的性能。
发明内容
有鉴于此，本公开实施例提供了一种地址刷新电路、方法、存储器和电子设备，能够在一个刷新周期中，分别根据至少两种地址信号进行刷新，完成对常规地址和冗余地址的统一处理，从而节约了消耗，提高了性能。
本公开实施例的技术方案是这样实现的：
本公开实施例提供一种地址刷新电路，所述电路包括：选择电路和译码电路；其中，
所述选择电路用于获取选通信号、冗余地址信号和常规地址信号，且用于在第一脉冲时间和第二脉冲时间，基于所述选通信号，分别选择所述冗余地址信号和所述常规地址信号中的一个作为目标地址信号；所述第一脉冲时间和所述第二脉冲时间属于同一个刷新周期，所述第二脉冲时间晚于所述第一脉冲时间；
所述译码电路，用于对所述目标地址信号进行译码，得到并输出译码信号。
上述方案中，所述选择电路包括：
第一选择模块，用于接收所述冗余地址信号和所述选通信号，若所述选通信号具有第一电平，则输出所述冗余地址信号；
第二选择模块，用于接收所述常规地址信号和所述选通信号，若所述选通信号具有第二电平，则输出所述常规地址信号。
上述方案中，所述第一选择模块包括第一与门和第一反相器，所述第一与门的第一输入端与所述第一反相器的输出端连接，所述第一反相器的输入端用于接收所述选通信号，所述第一与门的第二输入端用于接收所述冗余地址信号；
所述第二选择模块包括第二与门，用于接收所述常规地址信号和所述选通信号；
所述选择电路还包括：第三选择模块；所述第三选择模块的输入端分别与所述第一与门的输出端和所述第二与门的输出端连接，所述第三选择模块的输出端与所述译码电路的输入端连接。
上述方案中，所述第三选择模块包括：或非门和第二反相器；
所述或非门的输出端连接所述第二反相器的输入端；
所述或非门的输入端作为所述第三选择模块的输入端，所述第二反相器的输出端作为所述第三选择模块的输出端。
上述方案中，所述译码电路包括：
使能模块，与所述选择电路的输出端连接，并用于接收使能信号，若所述使能信号为第二电平，则输出接收到的所述目标地址信号；
译码器，与所述使能模块的输出端连接，用于对所述目标地址信号进行译码，以得到并输出所述译码信号。
上述方案中，所述使能模块包括：与非门和第三反相器；
所述与非门的第一输入端作为所述使能模块的第一输入端，接收所述使能信号；所述与非门的第二输入端作为所述使能模块的第二输入端，连接所述选择电路的输出端；
所述与非门的输出端连接所述第三反相器的输入端；
所述第三反相器的输出端作为所述使能模块的输出端，连接所述译码器。
上述方案中，所述刷新周期中还包括：第三脉冲时间；
所述选择电路，还用于在所述第三脉冲时间，基于所述选通信号，分别选择所述冗余地址信号和所述常规地址信号中的一个作为目标地址信号。
本公开实施例还提供一种地址刷新方法，所述方法包括：
分别获取选通信号、冗余地址信号和常规地址信号；
在第一脉冲时间和第二脉冲时间，基于所述选通信号，分别选择所述冗余地址信号和所述常规地址信号中的一个作为目标地址信号；所述第一脉冲时间和所述第二脉冲时间属于同一个刷新周期，所述第二脉冲时间晚于所述第一脉冲时间；
对所述目标地址信号进行译码，得到并输出译码信号。
上述方案中，所述对所述目标地址信号进行译码，得到并输出译码信号，包括：
若所获取的使能信号为第二电平，则对所述目标地址信号进行译码，以得到并输出所述译码信号。
上述方案中，所述刷新周期中还包括：第三脉冲时间；所述方法还包括：
在所述第三脉冲时间，基于所述选通信号，分别选择所述冗余地址信号和所述常规地址信号中的一个作为目标地址信号。
上述方案中，所述基于所述选通信号，分别选择所述冗余地址信号和所述常规地址信号中的一个作为目标地址信号，包括：
若所述选通信号具有第一电平，则输出所述冗余地址信号作为所述目标地址信号；或者，
若所述选通信号具有第二电平，则输出所述常规地址信号作为所述目标地址信号。
上述方案中，所述第一电平表征逻辑0；所述若所述选通信号具有第一电平，则输出所述冗余地址信号作为所述目标地址信号，包括：
将所述选通信号的第一电平反相，并和所述冗余地址信号进行与运算，得到表征为所述冗余地址信号的第一中间信号；
对所述选通信号的第一电平和所述常规地址信号进行与运算，得到置为第一电平的第二中间信号；
对所述表征为所述冗余地址信号的第一中间信号和所述置为第一电平的第二中间信号进行或运算，得到表征为所述冗余地址信号的所述目标地址信号。
上述方案中，所述第二电平表征逻辑1；所述若所述选通信号具有第二电平，则输出所述常规地址信号作为所述目标地址信号，包括：
将所述选通信号的第二电平反相，并和所述冗余地址信号进行与运算，得到置为第一电平的第一中间信号；
对所述选通信号的第二电平和所述常规地址信号进行与运算，得到表征为所述常规地址信号的第二中间信号；
对所述置为第一电平的第一中间信号和所述表征为所述常规地址信号的第二中间信号进行或运算，得到表征为所述常规地址信号的所述目标地址信号。
上述方案中，所述第二电平表征逻辑1；所述若所获取的使能信号为第二电平，则对所述目标地址信号进行译码，以得到并输出所述译码信号，包括：
对所述目标地址信号和所获取的使能信号进行与运算，若所述使能信号为第二电平，则输出所述目标地址信号到译码器；
通过所述译码器对所述目标地址信号进行译码，以得到并输出所述译码信号。
本公开实施例还提供一种存储器，所述存储器包括上述方案中的地址刷新电路。
上述方案中，所述存储器至少包括：动态随机存取存储器DRAM。
本公开实施例还提供一种电子设备，所述电子设备包括上述方案中的存储器。
由此可见，本公开实施例提供了一种地址刷新电路、方法、存储器和电子设备，包括了选择电路和译码电路；其中，选择电路用于获取选通信号、冗余地址信号和常规地址信号，且用于在第一脉冲时间和第二脉冲时间，基于选通信号，分别选择冗余地址信号和常规地址信号中的一个作为目标地址信号；第一脉冲时间和第二脉冲时间属于同一个刷新周期，第二脉冲时间晚于第一脉冲时间；译码电路，用于对目标地址信号进行译码，得到并输出译码信号。由于第一脉冲时间和第二脉冲时间同属于一个刷新周期，一个脉冲时间可以执行一次地址刷新，因此，本公开实施例所提供的地址刷新电路可以在一个刷新周期内完成对常规行地址和冗余行地址的刷新，即采用一套电路便完成了对两种行地址的刷新，从而节约了消耗，提高了性能。
附图说明
图1是本公开实施例提供的一种地址刷新电路的结构示意图一；
图2是本公开实施例提供的一种地址刷新电路的分析示意图；
图3是本公开实施例提供的一种地址刷新电路的结构示意图二；
图4是本公开实施例提供的一种地址刷新电路的结构示意图三；
图5是本公开实施例提供的一种地址刷新电路的结构示意图四；
图6是本公开实施例提供的一种地址刷新电路的结构示意图五；
图7是本公开实施例提供的一种地址刷新电路的结构示意图六；
图8是本公开实施例提供的一种地址刷新电路的结构示意图七；
图9是本公开实施例提供的一种地址刷新方法的流程图一；
图10是本公开实施例提供的一种地址刷新方法的流程图二；
图11是本公开实施例提供的一种地址刷新方法的流程图三；
图12是本公开实施例提供的一种地址刷新方法的流程图四；
图13是本公开实施例提供的一种地址刷新方法的流程图五；
图14是本公开实施例提供的一种存储器的结构示意图；
图15是本公开实施例提供的一种电子设备的结构示意图。
具体实施方式
为了使本公开的目的、技术方案和优点更加清楚，下面结合附图和实施例对本公开的技术方案进一步详细阐述，所描述的实施例不应视为对本公开的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本公开保护的范围。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
如果申请文件中出现“第一/第二”的类似描述则增加以下的说明，在以下的描述中，所涉及的术语“第一/第二/第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一/第二/第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。
DRAM在进行刷新操作时，一次会同时刷新几根字线(word line)，例如，在译码电路中同时使R15、R15B、R14和R14B均为1，则可以一次同时刷新4根字线。这些字线中可能存在常规地址和冗余地址，即字线中的部分地址被替代成了冗余地址。
相关技术中，通常把常规地址和冗余地址分开刷新，这需要额外增加刷新的命令信号(Command，CMD)，从而占用了带宽资源，损失了单元留存时间(cell retention time)；或者，把常规地址和冗余地址一起刷新，这样则要求常规地址和冗余地址分开译码，会增大芯片的面积，不利于芯片的集成度。
图1是本公开实施例提供的一种地址刷新电路的结构示意图，如图1所示，本公开实施例提供了一种地址刷新电路10，包括：选择电路101和译码电路102；其中：
选择电路101用于获取选通信号、冗余地址信号和常规地址信号，且用于在第一脉冲时间和第二脉冲时间，基于选通信号，分别选择冗余地址信号和常规地址信号中的一个作为目标地址信号；第一脉冲时间和第二脉冲时间属于同一个刷新周期，第二脉冲时间晚于第一脉冲时间；
译码电路102，用于对目标地址信号进行译码，得到并输出译码信号。
本公开实施例中，冗余地址信号可以对应冗余行地址(Redundancy Row Address，RedRa)，常规地址信号可以对应常规行地址(Normal Row Address，Ra)，选通信号可以表示为RedEn(Redundancy Enable)。
本公开实施例中，如图2所示，在刷新命令(refresh command，REFCmd)和激活命令(active command，Active)之间为一个刷新周期，需要在一个刷新周期内完成字线地址的刷新。第一脉冲(1st pulse)时间和第二脉冲(2nd pulse)时间属于同一个刷新周期，第二脉冲时间晚于第一脉冲时间。脉冲时间表征了刷新状态(Refresh State)，在脉冲时间可对应执行一次地址刷新。
本公开实施例中，常规行地址和冗余行地址可以共用一套地址刷新电路10，将常规地址信号和冗余地址信号均输入选择电路101。当一个刷新周期中所有的行地址均为常规行地址时，则选择电路101在第一脉冲时间和第二脉冲时间均选择常规地址信号作为目标地址信号，即在一个刷新周期均执行常规行地址刷新。当一个刷新周期中所有的行地址均为冗余行地址时，则选择电路101在第一脉冲时间和第二脉冲时间均选择冗余地址信号作为目标地址信号，即在一个刷新周期均执行冗余行地址刷新。当一个刷新周期中既有冗余行地址，又有常规行地址时，则选择电路101可以在一个脉冲时间选择冗余地址信号作为目标地址信号，在另一个脉冲时间选择常规地址信号作为目标地址信号，即在一个刷新周期既执行常规行地址刷新，又执行冗余行地址刷新。
需要说明的是，在本公开实施例中，一个刷新周期中还可以包括更多的脉冲时间(如第三脉冲时间)。对应的，选择电路101可以在第三脉冲时间，基于选通信号，分别选择冗余地址信号和常规地址信号中的一个作为目标地址信号。若一个刷新刷新周期中只包括了两个脉冲时间，则对应的刷新模式为双脉冲刷新(two pulse refresh)；若一个刷新刷新周期中包括了两个以上脉冲时间，则对应的刷新模式为多脉冲刷新(multi pulse refresh)。
可以理解的是，地址刷新电路10可以在第一脉冲时间和第二脉冲时间，基于选通信号，分别选择冗余地址信号和常规地址信号中的一个作为目标地址信号，以进行译码。由于第一脉冲时间和第二脉冲时间同属于一个刷新周期，一个脉冲时间可以执行一次地址刷新，因此，地址刷新电路10可以在一个刷新周期内完成对常规行地址和冗余行地址的刷新，即采用一套电路便完成了对两种行地址的刷新，从而节约了消耗，提高了性能。
在本公开的一些实施例中，如图3所示，选择电路101包括：第一选择模块201、第二选择模块202和第三选择模块203；其中：第一选择模块201，用于接收冗余地址信号和选通信号，若选通信号具有第一电平，则输出冗余地址信号；第二选择模块202，用于接收常规地址信号和选通信号，若选通信号具有第二电平，则输出常规地址信号；第三选择模块203的输入端分别与第一选择模块201的输出端和第二选择模块202的输出端连接，第三选择模块的输出端与译码电路102的输入端连接。
本公开实施例中，高电平表征逻辑1，低电平表征逻辑0，第一电平和第二电平分别为高电平或低电平；具体的，若第一电平为高电平，则第二电平为低电平；若第一电平为低电平，则第二电平为高电平。
本公开实施例中，当一个刷新周期中所有的行地址均为常规行地址时，则选通信号在第一脉冲时间和第二脉冲时间均为第二电平，如此，选择电路101在第一脉冲时间和第二脉冲时间均选择常规地址信号作为目标地址信号，即在一个刷新周期均执行常规行地址刷新。当一个刷新周期中所有的行地址均为冗余行地址时，则选通信号在第一脉冲时间和第二脉冲时间均为第一电平，如此，选择电路101在第一脉冲时间和第二脉冲时间均选择冗余地址信号作为目标地址信号，即在一个刷新周期均执行冗余行地址刷新。当一个刷新周期中既有冗余行地址，又有常规行地址时，则选通信号可在一个脉冲时间为第一电平，在另一个脉冲时间为第二电平，如在第一脉冲时间为第一电平，在第二脉冲时间为第二电平，此时，选择电路101在第一脉冲时间选择冗余地址信号作为目标地址信号，在第二脉冲时间选择常规地址信号作为目标地址信号，即在一个刷新周期既执行常规行地址刷新，又执行冗余行地址刷新。
可以理解的是，第一选择模块201可以基于选通信号的第一电平，输出冗余地址信号；第二选择模块202可以基于选通信号的第二电平，输出常规地址信号，也就是说，选择电路101可以基于选通信号的电平状态，输出对应的地址信号。如此，可以在每个脉冲时间输出冗余地址信号和常规地址信号中的一个，以完成刷新，从而，可以在包含了第一脉冲时间和第二脉冲时间的刷新周期内，分别完成对冗余地址信号和常规地址信号的刷新，从而节约了消耗，提高了性能。
在本公开的一些实施例中，如图4所示，第一选择模块201包括：第一与门401和第一反相器402，第一与门401的第一输入端与第一反相器402的输出端连接，第一反相器402的输入端用于接收选通信号，第一与门401的第二输入端用于接收冗余地址信号；第二选择模块202包括第二与门403，用于接收常规地址信号和选通信号；第三选择模块203的输入端分别与第一与门401的输出端和第二与门402的输出端连接，第三选择模块203的输出端与译码电路102的输入端连接。
本公开实施例中，选通信号的第一电平为低电平，即逻辑0；选通信号的第二电平为高电平，即逻辑1。若选通信号为逻辑0，第一反相器402将选通信号的逻辑0反相为逻辑1，第一与门401对逻辑1和冗余地址信号进行与运算，得到表征为冗余地址信号的第一中间信号a；第二与门403对选通信号的逻辑0和常规地址信号进行与运算，得到置为逻辑0的第二中间信号b，即屏蔽常规地址信号。若选通信号为逻辑1，第一反相器402将选通信号的逻辑1反相为逻辑0，第一与门401对逻辑0和冗余地址信号进行与运算，得到置为逻辑0的第一中间信号a，即屏蔽冗余地址信号；第二与门403对选通信号的逻辑1和常规地址信号进行与运算，得到表征为常规地址信号的第二中间信号b。
本公开实施例中，第二与门403的输入端还可以接收其他信号，以调节第二与门403的输出结果。
需要说明的是，第一反相器402的输出端可以更换连接为第二与门403的输入端，此时，若选通信号为逻辑0时输出常规地址信号，若选通信号为逻辑1时输出冗余地址信号。另一方面，第一与门401和第二与门403可以更换为或门。上述变换都应涵盖在本公开的保护范围之内。
可以理解的是，通过第一与门401、第一反相器402和第二与门403，可以在选通信号为逻辑0时，屏蔽常规地址信号，输出冗余地址信号；在选通信号为逻辑1时，屏蔽冗余地址信号，输出常规地址信号。如此，实现了基于选通信号的电平状态，输出对应的地址信号，从而可以在包含了第一脉冲时间和第二脉冲时间的刷新周期内，分别完成对冗余地址信号和常规地址信号的刷新，节约了消耗，提高了性能。
在本公开的一些实施例中，如图5所示，第三选择模块203包括：或非门404和第二反相器405；其中，或非门404的输出端连接第二反相器405的输入端；或非门404的输入端作为第三选择模块203的输入端，第二反相器405的输出端作为第三选择模块203的输出端。
本公开实施例中，若选通信号为逻辑0，则第一中间信号a表征为冗余地址信号，第二中间信号b被置为逻辑0，即常规地址信号被屏蔽，此时，或非门404和第二反相器405对第一中间信号a和第二中间信号b进行或运算，得到并输出冗余地址信号作为目标地址信号。
若选通信号为逻辑1，则第一中间信号a被置为逻辑0，即冗余地址信号被屏蔽，第二中间信号b表征为常规地址信号，此时，或非门404和第二反相器405对第一中间信号a和第二中间信号b进行或运算，得到并输出常规地址信号作为目标地址信号。
本公开实施例中，第二反相器405可对输出的目标地址信号进行驱动，减少目标地址信号在传输中的衰减。
需要说明的是，若将第一与门401和第二与门403更换为或门，则需要将或非门404对应更换为与非门，变换后的电路仍可基于选通信号的电平状态，分别选择所述冗余地址信号和所述常规地址信号中的一个作为目标地址信号来输出。上述变换都应涵盖在本公开的保护范围之内。
可以理解的是，通过第一与门401、第一反相器402、第二与门403、或非门404和第二反相器405，可以基于选通信号的电平状态，分别选择所述冗余地址信号和所述常规地址信号中的一个作为目标地址信号来输出，从而可以在包含了第一脉冲时间和第二脉冲时间的刷新周期内，分别完成对冗余地址信号和常规地址信号的刷新，节约了消耗，提高了性能。
在本公开的一些实施例中，如图6所示，译码电路102包括：使能模块204，与选择电路101的输出端连接，并用于接收使能信号，若使能信号为第二电平，则输出接收到的目标地址信号；译码器301，与使能模块204的输出端连接，用于对目标地址信号进行译码，以得到并输出译码信号。
本公开实施例中，使能模块204的第一输入端与选择电路101的输出端连接，接收目标地址信号；使能模块204的第二输入端接收使能信号，若使能信号为第二电平，则输出接收到的目标地址信号。也就是说，使能模块204能够根据使能信号的电平，控制目标地址信号的输出。
本公开实施例中，译码器301所输出的译码信号，可以表征所要刷新的行地址的位置信息。根据译码信号，刷新模块可以确定并刷新对应的行地址。
可以理解的是，使能模块204可以基于使能信号的电平，控制目标地址信号的输出，如此，可以调整目标地址信号的时序，改善信号的时序状态。
在本公开的一些实施例中，如图7所示，使能模块204包括：与非门406和第三反相器407；其中，与非门406的第一输入端作为使能模块204的第一输入端，接收使能信号；与非门的406第二输入端作为使能模块204的第二输入端，连接选择电路101的输出端；与非门406的输出端连接第三反相器407的输入端；第三反相器407的输出端作为使能模块204的输出端，连接译码器301。
本公开实施例中，与非门406的输入端接收使能信号和目标地址信号，使能信号的第二电平为高电平，即逻辑1。与非门406和第三反相器407对使能信号和目标地址信号进行与运算。若使能信号为第二电平，即逻辑1，则第三反相器407输出经过与运算后的目标地址信号；若使能信号为逻辑0，则第三反相器407输出逻辑0，即目标地址信号被屏蔽。
本公开实施例中，第三反相器407可对输出的目标地址信号进行驱动，减少目标地址信号在传输中的衰减。
需要说明的是，与非门406可以更换为或非门，更换后，在使能信号为逻辑0时，输出接收到的目标地址信号，如此，也可以根据使能信号的电平，控制目标地址信号的输出。对应的，后续模块可以对目标地址信号进行识别，若目标地址信号恒为逻辑1，则判定其为无效信号，不执行地址刷新操作。上述变换都应涵盖在本公开的保护范围之内。
可以理解的是，与非门406和第三反相器407可以对使能信号和目标地址信号进行与运算，在使能信号为逻辑1时输出目标地址信号，而在使能信号为逻辑0时将目标地址信号屏蔽。如此，实现了基于使能信号的电平，控制目标地址信号的输出，从而可以调整目标地址信号的时序，改善信号的时序状态。
在本公开的一些实施例中，如图8所示，第二反相器405的输出端作为选择电路101的输出端，连接到与非门406的第二输入端。
本公开实施例中，第一与门401的输入端接收冗余地址信号和选通信号的反相信号，第二与门403接收常规地址信号和选通信号，第一与门401的输出端和第二与门403的输出端分别连接到或非门404的两个输入端。当选通信号为逻辑0时，第二反相器405将冗余地址信号作为目标地址信号输出到与非门406的第一输入端；当选通信号为逻辑1时，第二反相器405将常规地址信号作为目标地址信号输出到与非门406的第一输入端。如此，在一个刷新周期中的各个脉冲时间中，可以通过控制选通信号的电平，实现对冗余行地址或常规行地址的刷新。
与非门406的第一输入端接收目标地址信号，与非门406的第二输入端接收使能信号。当使能信号为逻辑1时，第三反相器407将目标地址信号输出到译码器301以进行译码。如此，可以通过使能信号来调整目标地址信号的时序，改善信号的时序状态。
图9是本公开实施例提供的地址刷新方法的一个可选的流程示意图，将结合图9示出的步骤进行说明。
S101、分别获取选通信号、冗余地址信号和常规地址信号。
本公开实施例中，选择电路101可以分别获取选通信号、冗余地址信号和常规地址信号。其中，冗余地址信号可以对应冗余行地址，常规地址信号可以对应常规行地址。
S102、在第一脉冲时间和第二脉冲时间，基于选通信号，分别选择冗余地址信号和常规地址信号中的一个作为目标地址信号；第一脉冲时间和第二脉冲时间属于同一个刷新周期，第二脉冲时间晚于第一脉冲时间。
本公开实施例中，脉冲时间表征了刷新状态，在脉冲时间可对应执行一次地址刷新。也就是说，选择电路101可以在第一脉冲时间和第二脉冲时间，分别对冗余行地址和常规行地址中的一个进行刷新，如此，可以在一个刷新周期内，分别完成对冗余地址信号和常规地址信号的刷新。
S103、对目标地址信号进行译码，得到并输出译码信号。
本公开实施例中，译码电路102可以对目标地址信号进行译码，得到并输出译码信号。译码信号表征了所要刷新的行地址的位置信息。根据译码信号，可以确定并刷新对应的行地址。
可以理解的是，本公开实施例可以在第一脉冲时间和第二脉冲时间，基于选通信号，分别选择冗余地址信号和常规地址信号中的一个作为目标地址信号，以进行译码。由于第一脉冲时间和第二脉冲时间同属于一个刷新周期，一个脉冲时间可以执行一次地址刷新，因此，本公开实施例可以在一个刷新周期内完成对常规行地址和冗余行地址的刷新，即采用一套电路便完成了对两种行地址的刷新，从而节约了消耗，提高了性能。
在本公开的一些实施例中，可以通过S1031来实现图9示出的S103，将结合各步骤进行说明。
S1031、若所获取的使能信号为第二电平，则对目标地址信号进行译码，以得到并输出译码信号。
本公开实施例中，使能模块204能够根据使能信号的电平，控制目标地址信号的输出。参考图6，使能模块204的第二输入端接收使能信号，若使能信号为第二电平，则使能模块204输出接收到的目标地址信号到译码器301；译码器301对目标地址信号译码并输出译码信号。
可以理解的是，基于使能信号的电平，控制目标地址信号的输出，如此，可以调整目标地址信号的时序，改善信号的时序状态。
在本公开的一些实施例中，刷新周期中还包括：第三脉冲时间；图9示出的S101之后还包括S104，将结合各步骤进行说明。
S104、在第三脉冲时间，基于选通信号，分别选择冗余地址信号和常规地址信号中的一个作为目标地址信号。
在本公开实施例中，一个刷新周期中还可以包括更多的脉冲时间(如第三脉冲时间)。对应的，选择电路101可以在第三脉冲时间，基于选通信号，分别选择冗余地址信号和常规地址信号中的一个作为目标地址信号。
可以理解的是，本公开实施例中的一个刷新周期可以包括两个以上脉冲时间，对应的刷新模式为多脉冲刷新。
在本公开的一些实施例中，可以通过图10示出的S1021～S1022来实现图9示出的S102，将结合各步骤进行说明。
S1021、若选通信号具有第一电平，则输出冗余地址信号作为目标地址信号。
在本公开实施例中，选择电路101可以在选通信号具有第一电平时，输出冗余地址信号作为目标地址信号。
S1022、若选通信号具有第二电平，则输出常规地址信号作为目标地址信号。
在本公开实施例中，选择电路101可以在选通信号具有第二电平时，输出常规地址信号作为目标地址信号。
需要说明的是，第一电平和第二电平分别为高电平或低电平。选择电路101可以通过与门或者或门，来实现基于选通信号的电平状态，选择目标地址信号的过程，在此不做限制。
可以理解的是，基于选通信号的电平状态，输出对应的地址信号。如此，可以在每个脉冲时间输出冗余地址信号和常规地址信号中的一个，以完成刷新，从而，可以在包含了第一脉冲时间和第二脉冲时间的刷新周期内，分别完成对冗余地址信号和常规地址信号的刷新，从而节约了消耗，提高了性能。
在本公开的一些实施例中，第一电平表征逻辑0；可以通过图11示出的S201～S203来实现图10示出的1021，将结合各步骤进行说明。
S201、将选通信号的第一电平反相，并和冗余地址信号进行与运算，得到表征为冗余地址信号的第一中间信号。
本公开实施例中，参考图5，选择电路101可以通过第一反相器402将选通信号的逻辑0反相为逻辑1；而后，通过第一与门401对逻辑1和冗余地址信号进行与运算，得到表征为冗余地址信号的第一中间信号a。
S202、对选通信号的第一电平和常规地址信号进行与运算，得到置为第一电平的第二中间信号。
本公开实施例中，参考图5，选择电路101可以通过第二与门403对选通信号的逻辑0和常规地址信号进行与运算，得到置为逻辑0的第二中间信号b，即屏蔽常规地址信号。
S203、对表征为冗余地址信号的第一中间信号和置为第一电平的第二中间信号进行或运算，得到表征为冗余地址信号的目标地址信号。
本公开实施例中，参考图5，选择电路101可以通过或非门404和第二反相器405对第一中间信号a和第二中间信号b进行或运算，得到并输出冗余地址信号作为目标地址信号。
在本公开的一些实施例中，第二电平表征逻辑1；可以通过图12示出的S301～S303来实现图10示出的1022，将结合各步骤进行说明。
S301、将选通信号的第二电平反相，并和冗余地址信号进行与运算，得到置为第一电平的第一中间信号。
本公开实施例中，参考图5，选择电路101可以通过第一反相器402将选通信号的逻辑1反相为逻辑0，第一与门401对逻辑0和冗余地址信号进行与运算，得到置为逻辑0的第一中间信号a，即屏蔽冗余地址信号。
S302、对选通信号的第二电平和常规地址信号进行与运算，得到表征为常规地址信号的第二中间信号。
本公开实施例中，参考图5，选择电路101可以通过第二与门403对选通信号的逻辑1和常规地址信号进行与运算，得到表征为常规地址信号的第二中间信号b。
S303、对置为第一电平的第一中间信号和表征为常规地址信号的第二中间信号进行或运算，得到表征为常规地址信号的目标地址信号。
本公开实施例中，参考图5，选择电路101可以通过或非门404和第二反相器405对第一中间信号a和第二中间信号b进行或运算，得到并输出常规地址信号作为目标地址信号。
可以理解的是，通过第一与门401、第一反相器402、第二与门403、或非门404和第二反相器405，可以基于选通信号的电平状态，分别选择所述冗余地址信号和所述常规地址信号中的一个作为目标地址信号来输出，从而可以在包含了第一脉冲时间和第二脉冲时间的刷新周期内，分别完成对冗余地址信号和常规地址信号的刷新，节约了消耗，提高了性能。
在本公开的一些实施例中，第二电平表征逻辑1；可以通过图13示出的S401～S403来实现上述实施例中的1031，将结合各步骤进行说明。
S401、对目标地址信号和所获取的使能信号进行与运算，若使能信号为第二电平，则输出目标地址信号到译码器。
本公开实施例中，参考图7，当使能信号为逻辑1时，使能模块204可以通过与非门406和第三反相器407对使能信号和目标地址信号进行与运算。若使能信号为第二电平，即逻辑1，则第三反相器407输出经过与运算后的目标地址信号；若使能信号为逻辑0，则第三反相器407输出逻辑0，即目标地址信号被屏蔽。
S402、通过译码器对目标地址信号进行译码，以得到并输出译码信号。
本公开实施例中，译码器301可以对目标地址信号进行译码，得到并输出译码信号。
可以理解的是，通过与非门406和第三反相器407可以对使能信号和目标地址信号进行与运算，如此，可以在使能信号为逻辑1时输出目标地址信号，而在使能信号为逻辑0时将目标地址信号屏蔽，实现了基于使能信号的电平，控制目标地址信号的输出，从而可以调整目标地址信号的时序，改善信号的时序状态。
本公开实施例还提供了一种存储器80，如图14所示，存储器80包括了前述实施例的地址刷新电路10，从而能够节约消耗，提高性能。
在本公开的一些实施例中，图14示出的存储器80至少包括动态随机存取存储器DRAM。
本公开实施例还提供了一种电子设备90，如图15所示，电子设备90包括存储器80。
需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种地址刷新电路，其特征在于，所述电路包括：选择电路和译码电路；其中，
所述选择电路用于获取选通信号、冗余地址信号和常规地址信号，且用于在第一脉冲时间和第二脉冲时间，基于所述选通信号，分别选择所述冗余地址信号和所述常规地址信号中的一个作为目标地址信号；所述第一脉冲时间和所述第二脉冲时间属于同一个刷新周期，所述第二脉冲时间晚于所述第一脉冲时间；
所述译码电路，用于对所述目标地址信号进行译码，得到并输出译码信号。
2.根据权利要求1所述的地址刷新电路，其特征在于，所述选择电路包括：
第一选择模块，用于接收所述冗余地址信号和所述选通信号，若所述选通信号具有第一电平，则输出所述冗余地址信号；
第二选择模块，用于接收所述常规地址信号和所述选通信号，若所述选通信号具有第二电平，则输出所述常规地址信号。
3.根据权利要求2所述的地址刷新电路，其特征在于，
所述第一选择模块包括第一与门和第一反相器，所述第一与门的第一输入端与所述第一反相器的输出端连接，所述第一反相器的输入端用于接收所述选通信号，所述第一与门的第二输入端用于接收所述冗余地址信号；
所述第二选择模块包括第二与门，用于接收所述常规地址信号和所述选通信号；
所述选择电路还包括：第三选择模块；所述第三选择模块的输入端分别与所述第一与门的输出端和所述第二与门的输出端连接，所述第三选择模块的输出端与所述译码电路的输入端连接。
4.根据权利要求3所述的地址刷新电路，其特征在于，所述第三选择模块包括：或非门和第二反相器；
所述或非门的输出端连接所述第二反相器的输入端；
所述或非门的输入端作为所述第三选择模块的输入端，所述第二反相器的输出端作为所述第三选择模块的输出端。
5.根据权利要求1所述的地址刷新电路，其特征在于，所述译码电路包括：
使能模块，与所述选择电路的输出端连接，并用于接收使能信号，若所述使能信号为第二电平，则输出接收到的所述目标地址信号；
译码器，与所述使能模块的输出端连接，用于对所述目标地址信号进行译码，以得到并输出所述译码信号。
6.根据权利要求5所述的地址刷新电路，其特征在于，所述使能模块包括：与非门和第三反相器；
所述与非门的第一输入端作为所述使能模块的第一输入端，接收所述使能信号；所述与非门的第二输入端作为所述使能模块的第二输入端，连接所述选择电路的输出端；
所述与非门的输出端连接所述第三反相器的输入端；
所述第三反相器的输出端作为所述使能模块的输出端，连接所述译码器。
7.根据权利要求1至6任一项所述的地址刷新电路，其特征在于，所述刷新周期中还包括：第三脉冲时间；
所述选择电路，还用于在所述第三脉冲时间，基于所述选通信号，分别选择所述冗余地址信号和所述常规地址信号中的一个作为目标地址信号。
8.一种地址刷新方法，其特征在于，所述方法包括：
分别获取选通信号、冗余地址信号和常规地址信号；
在第一脉冲时间和第二脉冲时间，基于所述选通信号，分别选择所述冗余地址信号和所述常规地址信号中的一个作为目标地址信号；所述第一脉冲时间和所述第二脉冲时间属于同一个刷新周期，所述第二脉冲时间晚于所述第一脉冲时间；
对所述目标地址信号进行译码，得到并输出译码信号。
9.根据权利要求8所述的地址刷新方法，其特征在于，所述对所述目标地址信号进行译码，得到并输出译码信号，包括：
若所获取的使能信号为第二电平，则对所述目标地址信号进行译码，以得到并输出所述译码信号。
10.根据权利要求8所述的地址刷新方法，其特征在于，所述刷新周期中还包括：第三脉冲时间；所述方法还包括：
在所述第三脉冲时间，基于所述选通信号，分别选择所述冗余地址信号和所述常规地址信号中的一个作为目标地址信号。
11.根据权利要求8所述的地址刷新方法，其特征在于，所述基于所述选通信号，分别选择所述冗余地址信号和所述常规地址信号中的一个作为目标地址信号，包括：
若所述选通信号具有第一电平，则输出所述冗余地址信号作为所述目标地址信号；或者，
若所述选通信号具有第二电平，则输出所述常规地址信号作为所述目标地址信号。
12.根据权利要求11所述的地址刷新方法，其特征在于，所述第一电平表征逻辑0；所述若所述选通信号具有第一电平，则输出所述冗余地址信号作为所述目标地址信号，包括：
将所述选通信号的第一电平反相，并和所述冗余地址信号进行与运算，得到表征为所述冗余地址信号的第一中间信号；
对所述选通信号的第一电平和所述常规地址信号进行与运算，得到置为第一电平的第二中间信号；
对所述表征为所述冗余地址信号的第一中间信号和所述置为第一电平的第二中间信号进行或运算，得到表征为所述冗余地址信号的所述目标地址信号。
13.根据权利要求11所述的地址刷新方法，其特征在于，所述第二电平表征逻辑1；所述若所述选通信号具有第二电平，则输出所述常规地址信号作为所述目标地址信号，包括：
将所述选通信号的第二电平反相，并和所述冗余地址信号进行与运算，得到置为第一电平的第一中间信号；
对所述选通信号的第二电平和所述常规地址信号进行与运算，得到表征为所述常规地址信号的第二中间信号；
对所述置为第一电平的第一中间信号和所述表征为所述常规地址信号的第二中间信号进行或运算，得到表征为所述常规地址信号的所述目标地址信号。
14.根据权利要求9所述的地址刷新方法，其特征在于，所述第二电平表征逻辑1；所述若所获取的使能信号为第二电平，则对所述目标地址信号进行译码，以得到并输出所述译码信号，包括：
对所述目标地址信号和所获取的使能信号进行与运算，若所述使能信号为第二电平，则输出所述目标地址信号到译码器；
通过所述译码器对所述目标地址信号进行译码，以得到并输出所述译码信号。
15.一种存储器，其特征在于，所述存储器包括如权利要求1至7任一项所述的地址刷新电路。
16.根据权利要求15所述的存储器，其特征在于，所述存储器至少包括：动态随机存取存储器DRAM。
17.一种电子设备，其特征在于，所述电子设备包括如权利要求15或16所述的存储器。
CN202111476366.2A 2021-12-06 2021-12-06 地址刷新电路、方法、存储器和电子设备 Pending CN116230048A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202111476366.2A CN116230048A (zh) 2021-12-06 2021-12-06 地址刷新电路、方法、存储器和电子设备
PCT/CN2022/072027 WO2023103148A1 (zh) 2021-12-06 2022-01-14 地址刷新电路、方法、存储器和电子设备
EP22902593.7A EP4276832A1 (en) 2021-12-06 2022-01-14 Address refresh circuit, method, memory, and electronic device
US17/855,841 US20230178135A1 (en) 2021-12-06 2022-07-01 Address refresh circuit and method, memory, and electronic device
TW111139291A TWI835353B (zh) 2021-12-06 2022-10-17 位址更新電路、方法、記憶體和電子設備

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111476366.2A CN116230048A (zh) 2021-12-06 2021-12-06 地址刷新电路、方法、存储器和电子设备

Publications (1)

Publication Number Publication Date
CN116230048A true CN116230048A (zh) 2023-06-06

Family

ID=86570223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111476366.2A Pending CN116230048A (zh) 2021-12-06 2021-12-06 地址刷新电路、方法、存储器和电子设备

Country Status (3)

Country Link
CN (1) CN116230048A (zh)
TW (1) TWI835353B (zh)
WO (1) WO2023103148A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116524973B (zh) * 2023-06-21 2023-09-12 上海海栎创科技股份有限公司 一种地址位译码电路、方法、电子设备和存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3736779B2 (ja) * 1998-02-26 2006-01-18 株式会社日立製作所 ダイナミック型ｒａｍ
JP2000048567A (ja) * 1998-05-22 2000-02-18 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2000285694A (ja) * 1999-03-30 2000-10-13 Mitsubishi Electric Corp 半導体記憶装置および半導体記憶装置を搭載する半導体集積回路装置
KR20150026227A (ko) * 2013-09-02 2015-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102471525B1 (ko) * 2016-06-01 2022-11-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 리프레쉬 방법
US9805782B1 (en) * 2017-02-02 2017-10-31 Elite Semiconductor Memory Technology Inc. Memory device capable of determining candidate wordline for refresh and control method thereof
US10490250B1 (en) * 2018-08-14 2019-11-26 Micron Technology, Inc. Apparatuses for refreshing memory of a semiconductor device

Also Published As

Publication number Publication date
WO2023103148A1 (zh) 2023-06-15
TW202305795A (zh) 2023-02-01
TWI835353B (zh) 2024-03-11

Similar Documents

Publication Publication Date Title
US20160180920A1 (en) Refresh request queuing circuitry
US20030218930A1 (en) Partial refresh for synchronous dynamic random access memory (sdram) circuits
US20070022245A1 (en) Method of controlling refresh operation in multi-port dram and a memory system using the method
US20020060940A1 (en) Semiconductor memory
US8284614B2 (en) Refresh control circuit and method for semiconductor memory device
JP2019125405A (ja) メモリデバイス及びそのデータリフレッシュ方法
US11250895B1 (en) Systems and methods for driving wordlines using set-reset latches
US6842391B2 (en) Semiconductor memory of a dynamic random access memory (DRAM) type having a static random access memory (SRAM) interface
US9741422B1 (en) Device for controlling a refresh operation to a plurality of banks in a semiconductor device
US7088635B2 (en) Bank based self refresh control apparatus in semiconductor memory device and its method
US6396758B2 (en) Semiconductor memory device
US7013368B2 (en) Arbitration apparatus utilizing mutlilevel priority for reducing memory access time
CN116230048A (zh) 地址刷新电路、方法、存储器和电子设备
JP2006155841A (ja) 半導体記憶装置及びリフレッシュ制御方法
US5018109A (en) Memory including address registers for increasing access speed to the memory
US6930943B2 (en) Methods, circuits, and systems for refreshing memory cells in a memory device that have different refresh periods
US9627026B1 (en) Refresh control device
EP4276832A1 (en) Address refresh circuit, method, memory, and electronic device
US6538948B2 (en) Semiconductor device, refreshing method thereof, memory system, and electronic instrument
JP2005108434A (ja) 半導体記憶装置
US11854653B2 (en) Signal masking circuit and semiconductor memory
CN118072787A (zh) Odt控制电路及存储器
JPS6182588A (ja) 半導体記憶装置
US6229748B1 (en) Memory device using one common bus line between address buffer and row predecoder
CN115620772A (zh) 访问字线的方法及字线解码电路结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination