JP2006155841A - 半導体記憶装置及びリフレッシュ制御方法 - Google Patents
半導体記憶装置及びリフレッシュ制御方法 Download PDFInfo
- Publication number
- JP2006155841A JP2006155841A JP2004348912A JP2004348912A JP2006155841A JP 2006155841 A JP2006155841 A JP 2006155841A JP 2004348912 A JP2004348912 A JP 2004348912A JP 2004348912 A JP2004348912 A JP 2004348912A JP 2006155841 A JP2006155841 A JP 2006155841A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- memory device
- semiconductor memory
- control
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
Abstract
ダイナミック型半導体記憶装置のリフレッシュ制御を改良し、テスト時間の短縮を図る半導体記憶装置の提供。
【解決手段】
スタンバイ状態のときには、半導体記憶装置外部から供給される外部リフレッシュ実行コマンドを受けてリフレッシュ動作を行い、アクティブ状態のときには、半導体記憶装置外部からの制御によらず、内蔵するタイマー108の制御によりリフレッシュ動作を行うように切り替えるセレクタ114を備えている。
【選択図】
図3
Description
10 メモリコア
11 リフレッシュアドレス発生回路
12 タイマー
100 メモリコア
101 ロウデコーダ
102 センスアンプ
103 カラムデコーダ
104 データ入出力コントローラ
105A、105B アドレスバッファ・ラッチ
106 マルチプレクサ
107 カウンタ
108 タイマー
109 リフレッシュコントロール回路
110 タイミングコントロール回路
111 リード/ライトコントロール回路
112 入力バッファ
113 出力バッファ
114 セレクタ
Claims (10)
- データ保持にリフレッシュを必要とする複数のメモリセルを含むメモリアレイと、
スタンバイ状態のときには、半導体記憶装置外部から供給されるリフレッシュ制御を受け該リフレッシュ制御に応答してリフレッシュを行い、アクティブ状態のときには、半導体記憶装置外部からの制御によらず、半導体記憶装置内部での制御によりリフレッシュを行うように制御する回路を備えている、ことを特徴とする半導体記憶装置。 - アクティブ状態におけるリフレッシュ周期を、スタンバイ状態における外部からの制御によるリフレッシュ周期よりも短い周期とする回路を備えている、ことを特徴とする請求項1記載の半導体記憶装置。
- アクティブ状態におけるリフレッシュアドレスに対応する選択ワード線の活性化期間は、スタンバイ状態におけるリフレッシュアドレスに対応する選択ワード線の活性化期間よりも短い周期とする制御を行う回路を備えている、ことを特徴とする請求項1記載の半導体記憶装置。
- スタンバイ状態のときのリフレッシュアドレスと、アクティブ状態におけるリフレッシュアドレスとが連続している、ことを特徴とする請求項1記載の半導体記憶装置。
- 周期的にリフレッシュ要求を行うためのトリガー信号を生成するタイマーと、
半導体記憶装置外部から供給されるリフレッシュ実行命令信号を入力する端子と、
リフレッシュ要求信号を受けてリフレッシュアドレスの生成及びリフレッシュ制御を行うリフレッシュ制御回路と、
半導体記憶装置外部から供給され、スタンバイ状態とアクティブ状態を制御する制御信号がスタンバイ状態を示すときは、前記端子より入力される前記リフレッシュ実行命令信号を前記リフレッシュ要求信号として前記リフレッシュ制御回路に供給し、一方、前記制御信号がアクティブ状態を示すときは、前記タイマーからのトリガー信号を前記リフレッシュ要求信号として前記リフレッシュ制御回路に供給するように切替制御するセレクタと、
を備えている、ことを特徴とする請求項1記載の半導体記憶装置。 - アクティブ状態のときには、ヒドン・リフレッシュを行い、入出力インタフェースがSRAM仕様に準拠したものとされてなる、ことを特徴とする請求項1記載の半導体記憶装置。
- データ保持にリフレッシュを必要とする複数のメモリセルを含むメモリアレイを備えた半導体記憶装置のリフレッシュ制御方法であって、
スタンバイ状態のときには、半導体記憶装置外部から供給されるリフレッシュ制御を受けてリフレッシュを行うように制御する工程と、
アクティブ状態のときには、半導体記憶装置外部からの制御によらず、半導体記憶装置内部での制御によりリフレッシュを行う工程と、
を含む、ことを特徴とする半導体記憶装置のリフレッシュ制御方法。 - アクティブ状態におけるリフレッシュ周期を、スタンバイ状態における外部からの制御によるリフレッシュ周期よりも短い周期とする、ことを特徴とする請求項7記載の半導体記憶装置のリフレッシュ制御方法。
- アクティブ状態におけるリフレッシュアドレスに対応する選択ワード線の活性化期間は、スタンバイ状態におけるリフレッシュアドレスに対応する選択ワード線の活性化期間よりも短い期間とする、ことを特徴とする請求項7記載の半導体記憶装置のリフレッシュ制御方法。
- スタンバイ状態のときのリフレッシュアドレスと、アクティブ状態におけるリフレッシュアドレスとが連続している、ことを特徴とする請求項7記載の半導体記憶装置のリフレッシュ制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004348912A JP2006155841A (ja) | 2004-12-01 | 2004-12-01 | 半導体記憶装置及びリフレッシュ制御方法 |
US11/273,014 US7362639B2 (en) | 2004-12-01 | 2005-11-15 | Semiconductor memory device and refresh control method |
CN200510127093.5A CN1805048A (zh) | 2004-12-01 | 2005-11-30 | 半导体存储装置和刷新控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004348912A JP2006155841A (ja) | 2004-12-01 | 2004-12-01 | 半導体記憶装置及びリフレッシュ制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006155841A true JP2006155841A (ja) | 2006-06-15 |
Family
ID=36567225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004348912A Pending JP2006155841A (ja) | 2004-12-01 | 2004-12-01 | 半導体記憶装置及びリフレッシュ制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7362639B2 (ja) |
JP (1) | JP2006155841A (ja) |
CN (1) | CN1805048A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005332538A (ja) * | 2004-05-21 | 2005-12-02 | Fujitsu Ltd | 半導体記憶装置及びメモリシステム |
WO2009107172A1 (ja) * | 2008-02-26 | 2009-09-03 | パナソニック株式会社 | 外部入出力信号とdramリフレッシュ信号の再同期化手法及びその回路 |
JP2010186530A (ja) * | 2009-01-14 | 2010-08-26 | Elpida Memory Inc | 半導体記憶装置、メモリシステム、及び半導体記憶装置のリフレッシュ制御方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7359271B2 (en) * | 2005-12-22 | 2008-04-15 | Infineon Technologies Ag | Gate induced drain leakage current reduction by voltage regulation of master wordline |
US7894290B2 (en) * | 2008-10-22 | 2011-02-22 | Qimonda Ag | Method and apparatus for performing internal hidden refreshes while latching read/write commands, address and data information for later operation |
JP5430484B2 (ja) * | 2010-04-15 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置、及びその制御方法 |
JP2012022751A (ja) * | 2010-07-15 | 2012-02-02 | Elpida Memory Inc | 半導体装置 |
KR101798920B1 (ko) * | 2010-11-30 | 2017-11-17 | 삼성전자주식회사 | 다중 주기 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및이의 검증 방법 |
IT1403296B1 (it) * | 2010-12-28 | 2013-10-17 | St Microelectronics Srl | Sistema di immagine ad ultrasuoni con dati in 4d e corrispondente processo di controllo |
WO2012115839A1 (en) | 2011-02-23 | 2012-08-30 | Rambus Inc. | Protocol for memory power-mode control |
JP5539916B2 (ja) * | 2011-03-04 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9007862B2 (en) * | 2012-07-12 | 2015-04-14 | Rambus Inc. | Reducing memory refresh exit time |
CN105374389B (zh) * | 2014-08-07 | 2018-09-07 | 华邦电子股份有限公司 | 存储器电路及其刷新方法 |
CN109979502B (zh) * | 2017-12-27 | 2021-03-16 | 华邦电子股份有限公司 | 动态随机存取存储器 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58182189A (ja) * | 1982-04-19 | 1983-10-25 | Hitachi Ltd | ダイナミツク型mosram |
JPS5940394A (ja) * | 1982-08-30 | 1984-03-06 | Hitachi Ltd | Mos記憶装置 |
JPS6320798A (ja) * | 1986-07-14 | 1988-01-28 | Pfu Ltd | リフレツシユ自動切替制御方式 |
JPH02123592A (ja) * | 1988-11-02 | 1990-05-11 | Nec Corp | ダイナミック型半導体メモリ |
JP2001006356A (ja) * | 1999-06-18 | 2001-01-12 | Nec Ic Microcomput Syst Ltd | セルフ・リフレッシュ制御回路およびセルフ・リフレッシュ制御方法 |
WO2002082454A1 (fr) * | 2001-04-02 | 2002-10-17 | Nec Electronics Corporation | Dispositif de memoire a semi-conducteur |
JP2002352577A (ja) * | 2001-05-28 | 2002-12-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2003297081A (ja) * | 2002-03-29 | 2003-10-17 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2003317473A (ja) * | 2002-04-15 | 2003-11-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2004005933A (ja) * | 2002-04-18 | 2004-01-08 | Samsung Electronics Co Ltd | 半導体メモリ装置の動作モードにより可変なリストア時間を有するリフレッシュ回路及びそのリフレッシュ方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5952495A (ja) | 1982-09-17 | 1984-03-27 | Hitachi Ltd | Mos−ram装置 |
US6094705A (en) * | 1999-03-10 | 2000-07-25 | Picoturbo, Inc. | Method and system for selective DRAM refresh to reduce power consumption |
US6434076B1 (en) * | 2001-01-22 | 2002-08-13 | International Business Machines Corporation | Refresh control circuit for low-power SRAM applications |
JP2003123470A (ja) | 2001-10-05 | 2003-04-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP4188640B2 (ja) * | 2002-08-08 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置、半導体記憶装置の制御方法及び半導体記憶装置の試験方法 |
US6894917B2 (en) * | 2003-01-17 | 2005-05-17 | Etron Technology, Inc. | DRAM refresh scheme with flexible frequency for active and standby mode |
KR100521375B1 (ko) * | 2003-02-13 | 2005-10-12 | 삼성전자주식회사 | 동작 모드에 따라 데이터 재저장 시간을 가변시킬 수 있는반도체 메모리 장치 |
JP2006073041A (ja) * | 2004-08-31 | 2006-03-16 | Seiko Epson Corp | 半導体メモリ装置および電子機器 |
-
2004
- 2004-12-01 JP JP2004348912A patent/JP2006155841A/ja active Pending
-
2005
- 2005-11-15 US US11/273,014 patent/US7362639B2/en not_active Expired - Fee Related
- 2005-11-30 CN CN200510127093.5A patent/CN1805048A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58182189A (ja) * | 1982-04-19 | 1983-10-25 | Hitachi Ltd | ダイナミツク型mosram |
JPS5940394A (ja) * | 1982-08-30 | 1984-03-06 | Hitachi Ltd | Mos記憶装置 |
JPS6320798A (ja) * | 1986-07-14 | 1988-01-28 | Pfu Ltd | リフレツシユ自動切替制御方式 |
JPH02123592A (ja) * | 1988-11-02 | 1990-05-11 | Nec Corp | ダイナミック型半導体メモリ |
JP2001006356A (ja) * | 1999-06-18 | 2001-01-12 | Nec Ic Microcomput Syst Ltd | セルフ・リフレッシュ制御回路およびセルフ・リフレッシュ制御方法 |
WO2002082454A1 (fr) * | 2001-04-02 | 2002-10-17 | Nec Electronics Corporation | Dispositif de memoire a semi-conducteur |
JP2002352577A (ja) * | 2001-05-28 | 2002-12-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2003297081A (ja) * | 2002-03-29 | 2003-10-17 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2003317473A (ja) * | 2002-04-15 | 2003-11-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2004005933A (ja) * | 2002-04-18 | 2004-01-08 | Samsung Electronics Co Ltd | 半導体メモリ装置の動作モードにより可変なリストア時間を有するリフレッシュ回路及びそのリフレッシュ方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005332538A (ja) * | 2004-05-21 | 2005-12-02 | Fujitsu Ltd | 半導体記憶装置及びメモリシステム |
WO2009107172A1 (ja) * | 2008-02-26 | 2009-09-03 | パナソニック株式会社 | 外部入出力信号とdramリフレッシュ信号の再同期化手法及びその回路 |
JP2010186530A (ja) * | 2009-01-14 | 2010-08-26 | Elpida Memory Inc | 半導体記憶装置、メモリシステム、及び半導体記憶装置のリフレッシュ制御方法 |
JP4723679B2 (ja) * | 2009-01-14 | 2011-07-13 | エルピーダメモリ株式会社 | 半導体記憶装置、メモリシステム、及び半導体記憶装置のリフレッシュ制御方法 |
US8576652B2 (en) | 2009-01-14 | 2013-11-05 | Elpida Memory, Inc. | Semiconductor memory device, memory system including memory controller, and refresh control method for a semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
US7362639B2 (en) | 2008-04-22 |
CN1805048A (zh) | 2006-07-19 |
US20060114735A1 (en) | 2006-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7203113B2 (en) | Semiconductor storage device | |
US7362639B2 (en) | Semiconductor memory device and refresh control method | |
US8094512B2 (en) | Semiconductor memory device with individual and selective refresh of data storage banks | |
US6646944B2 (en) | Semiconductor memory device | |
US7301842B2 (en) | Synchronous pseudo static random access memory | |
KR101257366B1 (ko) | 반도체 메모리 장치 및 리프레쉬 제어 방법 | |
KR20030014629A (ko) | 반도체기억장치 | |
US7054223B2 (en) | Semiconductor memory device | |
US8730742B2 (en) | Device | |
US7136312B2 (en) | Semiconductor device having read and write operations corresponding to read and write row control signals | |
KR100405582B1 (ko) | 동기형 반도체 기억 장치 | |
JP4608235B2 (ja) | 半導体記憶装置及び半導体記憶システム | |
KR100663771B1 (ko) | 반도체 기억 장치 | |
JP4407972B2 (ja) | 非同期式半導体記憶装置 | |
KR20080114406A (ko) | 컬럼 어드레스 제어 회로 | |
US7072228B2 (en) | Semiconductor memory device with improved precharge timing | |
US6917553B2 (en) | Semiconductor memory device | |
US20060004954A1 (en) | System and method for refreshing random access memory cells | |
JP3998539B2 (ja) | 半導体記憶装置 | |
JP2006099877A (ja) | 同期型半導体記憶装置 | |
KR20040088913A (ko) | 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬시간을 조절하는 셀프 리프레쉬 방법 | |
KR20070105500A (ko) | 반도체 메모리 장치 | |
KR100831971B1 (ko) | 듀얼 메모리 인터페이스를 가지는 듀얼 포트 메모리 장치,메모리 장치 및 듀얼 포트 메모리 장치 동작 방법 | |
KR20070021744A (ko) | 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111108 |