CN105374389B - 存储器电路及其刷新方法 - Google Patents

存储器电路及其刷新方法 Download PDF

Info

Publication number
CN105374389B
CN105374389B CN201410386130.3A CN201410386130A CN105374389B CN 105374389 B CN105374389 B CN 105374389B CN 201410386130 A CN201410386130 A CN 201410386130A CN 105374389 B CN105374389 B CN 105374389B
Authority
CN
China
Prior art keywords
memory
memory block
block
refresh operation
refreshing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410386130.3A
Other languages
English (en)
Other versions
CN105374389A (zh
Inventor
张昆辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201410386130.3A priority Critical patent/CN105374389B/zh
Publication of CN105374389A publication Critical patent/CN105374389A/zh
Application granted granted Critical
Publication of CN105374389B publication Critical patent/CN105374389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供一种存储器电路及其刷新方法。该存储器电路包括存储器阵列以及存储器控制器。该存储器阵列具有多个存储器区块,其中每一该存储器区块对应设置多个字线。该存储器控制器输出存取指令以定址所述字线而存取该存储器阵列。该存储器控制器每当输出刷新指令,则在刷新周期中循序地对每一所述存储器区块进行刷新操作。其中于该刷新周期,该存储器控制器于至少第一时间点,中断该刷新操作而对所述存储器区块中的第一存储器区块进行强制刷新操作,之后再回复该刷新操作;或是其中该存储器控制器每隔特定时间,从所述存储器区块中找出于该特定时间内被存取次数最多的第二存储器区块,以进行该强制刷新操作,从而减少数据遗失问题。

Description

存储器电路及其刷新方法
技术领域
本发明是有关于存储器电路,特别是有关于存储器电路的刷新方法以及应用此刷新方法的存储器电路。
背景技术
由于半导体制造工艺微缩,存储器产品中字线与字线间的互相干扰日益严重。在存储器产品中,当某一存储器区块中的多个字线在经过连续存取之后,与该多个字线相邻的多个字线会因此被干扰而造成所述相邻字线中的数据遗失(cell leak)。有鉴于此,本发明提出一种存储器电路及其刷新方法来解决上述问题。
发明内容
本发明的目的在于提供一种存储器电路及其刷新方法,用以解决存储器产品中相邻字线由于相互干扰而造成数据遗失的问题。
本发明的一实施例提供一种存储器电路。该存储器电路包括一存储器阵列以及一存储器控制器。该存储器阵列具有多个存储器区块,其中每一该存储器区块对应设置多个字线。该存储器控制器输出一存取指令以定址所述字线而存取该存储器阵列。该存储器控制器每当输出一刷新指令,则在一刷新周期中循序地对每一所述存储器区块进行刷新操作。其中于该刷新周期,该存储器控制器于至少一第一时间点,中断该刷新操作而对所述存储器区块中的一第一存储器区块进行一强制刷新操作,之后再回复该刷新操作;或是其中该存储器控制器每隔一特定时间,从所述存储器区块中找出于该特定时间内被存取次数最多的一第二存储器区块,以进行该强制刷新操作。
本发明的一实施例一种存储器电路刷新方法。该存储器电路刷新方法用以刷新一存储器阵列中的多个存储器区块。该存储器电路刷新方法包括输出一存取指令以定址字线而存取该存储器阵列;每当存储器控制器输出一刷新指令,则在一刷新周期中循序地对每一所述存储器区块进行刷新操作;以及于该刷新周期,该存储器控制器于至少一第一时间点,中断该刷新操作而对所述存储器区块中的一第一存储器区块进行一强制刷新操作,之后再回复该刷新操作;或是在每隔一特定时间,该存储器控制器从所述存储器区块中找出于该特定时间内被存取次数最多的一第二存储器区块,以进行该强制刷新操作。
本发明的存储器电路通过刷新操作加强维护存储器区块的存储数据,从而解决了存储器产品中相邻字线由于相互干扰而造成数据遗失的问题。
附图说明
图1是依据本发明的一第一实施例实现的一存储器电路10的区块图。
图2是以流程图说明第二和第三实施例的存储器电路刷新方法。
图3是以流程图说明第四实施例的存储器电路刷新方法。
符号说明:
10~存储器电路;
100~存储器控制器;
101~指令解码器;
102~刷新地址解码器;
110~检测器;
111-11n~存取计数器;
120~存储器阵列;
121-12n~存储器区块。
具体实施方式
本发明所附图示的实施例或例子将如以下说明。本发明的范畴并非以此为限。本领域的技术人员应能知悉在不脱离本发明的精神和架构的前提下,当可作些许更动、替换和置换。在本发明的实施例中,元件符号可能被重复地使用,本发明的数种实施例可能共用相同的元件符号,但为一实施例所使用的特征元件不必然为另一实施例所使用。
图1是依据本发明的一第一实施例实现的一存储器电路10的区块图。在第一实施例中,存储器电路10包括一存储器控制器100、一检测器110以及一存储器阵列120。存储器控制器100包括一指令解码器101、一刷新地址解码器102以及多个存取计数器111~11n,其中指令解码器101分别耦接刷新地址解码器102以及多个存取计数器111~11n。存储器控制器100接收一指令输入,输出一存取指令、一刷新指令或是一中断刷新指令至存储器阵列120。检测器110耦接存储器控制器100以及存储器阵列120。指令解码器101接收上述指令输入,输出上述存取指令至存储器阵列120,以及输出刷新信息或强制中断信息至刷新地址解码器102。刷新地址解码器102依据刷新信息输出上述刷新指令至存储器阵列120,或是依据强制中断信息输出上述中断刷新指令至存储器阵列120。存储器阵列120包括多个存储器区块121~12n。每一多个存储器区块121~12n皆对应设置相同数量的多个字线。存取计数器111用以在一既定时间内计数对应的存储器区块121被存取的次数。同理,多个存取计数器112~11n亦分别用以在该既定时间内计数对应的多个存储器区块122~12n被存取的次数。在第一实施例中,该既定时间等于该刷新周期。因此,每一多个存取计数器111~11n计数每一多个存储器区块121~12n在该刷新周期内被存取的次数。
在第一实施例中,指令解码器101接收该指令输入,并判断该指令输入是否为一存取指令,例如一ACT(Action)命令。若该指令输入为一存取指令,则指令解码器101输出该存取指令以定址该多个字线而存取存储器阵列120。刷新地址解码器102接收来自指令解码器101的刷新信息,并依据刷新信息输出该刷新指令至存储器阵列120。存储器控制器100再依据该刷新指令在一刷新周期中对存储器阵列120的每一多个存储器区块121~12n进行刷新操作。此外,值得注意的是在存储器阵列120对某一存储器区块(例如,存储器区块125)执行完刷新操作之后,指令解码器101就会重置某一存储器区块对应的存取计数器(例如,存取计数器115)中的一计数值,其中该计数值为存储器区块125被存取的次数(例如,存储器区块125接收ACT命令的次数)。
本发明的一第二实施例举例说明本发明的存储器电路10如何刷新存储器阵列120。本发明的第二实施例沿用第一实施例所述的存储器电路10。为求方便理解,在第二实施例中,存储器阵列120具有8个存储器区块121~128(n=8)。每一存储器区块121~128皆设置有8K条字线。因此,存储器阵列120总共设置有64K条字线。在第二实施例中,指令解码器101选定要执行强制刷新操作一第一存储器区块,其中该第一存储器区块可由存储器控制器100指定得到;或是,存储器电路10上的检测器110会检测多个存储器区块121~12n得到目前数据保存功能最差的存储器区块(即衰弱存储器区块),并告知指令解码器101将其作为该第一存储器区块;或是,在制造存储器阵列120时,烧保险绒丝决定该第一存储器区块。
在第二实施例中,指令解码器101选定存储器区块122作为该第一存储器区块,但本发明并不以此为限。接着,指令解码器101发出刷新信息至刷新地址解码器102。刷新信息包括存储器区块122的区块信息以及执行强制刷新操作的至少一第一时间点。在第二实施例中,指令解码器101选定存储器阵列120对存储器区块124执行完刷新操作的时间点作为该第一时间点。刷新地址解码器102接收来自指令解码器101的刷新信息,并依据刷新信息输出一刷新指令至存储器阵列120。该刷新指令包括要被执行刷新操作的所述字线的存储器地址顺序。因此,存储器阵列120得以依据该刷新指令中的存储器地址顺序在一刷新周期中对每一多个存储器区块121~128进行刷新操作。
当存储器阵列120开始执行该刷新指令,存储器阵列120先从存储器区块121的第一条字线刷新至最后一条字线,并依此循序地对存储器区块121~124进行刷新操作。当存储器阵列120刷新完存储器区块124的最后一条字线时(即到达上述第一时间点时),存储器阵列120中断原先的刷新操作,并开始对第一存储器区块122进行一强制刷新操作。在存储器阵列120强制刷新完第一存储器区块122的最后一条字线之后,存储器阵列120再回头循序地对存储器区块125~128进行刷新操作。借由上述方法,第一存储器区块122在一刷新周期中的刷新频率会是其他存储器区块121和123~128的两倍。
在第二实施例中,指令解码器101还可选定在对存储器阵列120的存储器区块128执行完刷新操作的时间点作为一第二时间点以再强制更新存储器区块122。如此以来,第一存储器区块122在该刷新周期中,会在该第一和第二时间点被强制更新,故第一存储器区块122的刷新频率会是其他存储器区块121和123~128的三倍。借由第二实施例所述的刷新方法,存储器电路10即可加强维护特定存储器区块的存储数据。
本发明的一第三实施例举例说明本发明的存储器电路10如何刷新存储器阵列120。本发明的第三实施例沿用第一实施例所述的存储器电路10以及第二实施例所述存储器阵列120的配置方式。在第三实施例中,多个存取计数器111~118刷新分别计数对应的多个存储器区块121~128被存取的次数。与第二实施例不同的是,指令解码器101选定最大计数值(即存取次数最多)的存取计数器所对应的存储器区块作为执行强制刷新操作的一第一存储器区块。此外,当存储器控制器100刷新完存储器阵列120的某一存储器区块时,指令解码器101会重置其对应存取计数器的计数值。举例来说,当存储器控制器100刷新完存储器区块127时,指令解码器101会重置存取计数器117的计数值。借由第三实施例的刷新方法,存储器电路10即可加强维护存取次数频繁的存储器区块的存储数据。
本发明的一第四实施例举例说明本发明的存储器电路10如何刷新存储器阵列120。本发明的第四实施例沿用上述第一至第三实施例所述存储器电路10的配置方式。在第四实施例中,指令解码器101每隔一特定时间检查多个存取计数器121~128的计数值,并发出一强制中断信息至刷新地址解码器102。强制中断信息包括被存取次数最多的一第二存储器区块的区块信息。在第四实施例中,上述被存取次数最多的第二存储器区块是存储器区块126。指令解码器101在发出强制中断信息之后,会重置被存取次数最多的存储器区块对应的存取计数器(即存取计数器116)。刷新地址解码器102依据强制中断信息发出一强制刷新指令至存储器阵列120。此时,若存储器控制器100与正对存储器阵列120进行刷新的话,则会先停止正在进行的刷新操作,并对存储器区块126进行一强制刷新操作。在存储器阵列120强制刷新完第一存储器区块126的最后一条字线之后,存储器阵列120再回头进行原先的刷新操作。
在第四实施例中,指令解码器101选定小于该刷新周期的一段时间作为上述特定时间,例如,选择该刷新周期的四分之一作为上述特定时间。如此以来,存储器电路10即可加强维护在短时间内存取次数频繁的存储器区块的存储数据。此外,指令解码器101还可选择在被存取次数最多的存储器区块的计数值超过某一既定值时,才发出该强制中断信息至刷新地址解码器102。借此避免存储器阵列120在上述特定时间内未进行存取却进行该强制刷新操作的情形。
图2是以流程图说明第二和第三实施例的存储器电路刷新方法。在步骤S201中,存储器控制器100循序地对存储器区块121~12n进行刷新操作,其中每当存储器控制器100对一存储器区块执行完刷新操作(即刷新完一存储器区块的最后一条字线),即进入步骤S202。在步骤S202中,存储器控制器100判断是否到达一特定时间点(即前述第一或第二时间点)。若是进入步骤S203;反之回到步骤S201以继续原先的刷新操作。在步骤S203中,存储器控制器100对一第一存储器区块进行一强制刷新操作,之后回到步骤S201以继续原先的刷新操作。
图3是以流程图说明第四实施例的存储器电路刷新方法。在步骤S301中,指令解码器101每隔一特定时间检查多个存取计数器121~128的计数值以找出被存取次数最多的一第二存储器区块,并发出一强制中断信息至刷新地址解码器102。在步骤S302中,刷新地址解码器102依据强制中断信息发出一强制刷新指令至存储器阵列120。在步骤S303中,存储器阵列120先停止正在进行的刷新操作,并对上述第二存储器区块进行一强制刷新操作。在步骤S304中,存储器阵列120在强制刷新完上述第二存储器区块的最后一条字线之后,即回复原先进行的刷新操作。
本发明虽以较佳实施例揭露如上,使得本领域的技术人员能够更清楚地理解本发明的内容。然而,本领域的技术人员应理解到他们可轻易地以本发明作为基础,设计或修改流程以及操作不同的存储器电路刷新方法进行相同的目的和/或达到这里介绍的实施例的相同优点。因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims (10)

1.一种存储器电路,其特征在于,包括:
一存储器阵列,具有多个存储器区块,其中每一该存储器区块对应设置多个字线;以及
一存储器控制器,输出一存取指令以定址所述字线而存取该存储器阵列;该存储器控制器每当输出一刷新指令,则在一刷新周期中循序地对每一所述存储器区块进行刷新操作;
其中于该刷新周期,该存储器控制器于至少一第一时间点,中断该刷新操作而对所述存储器区块中的一第一存储器区块进行一强制刷新操作,之后再回复该刷新操作;或是
其中该存储器控制器每隔一特定时间,从所述存储器区块中找出于该特定时间内被存取次数最多的一第二存储器区块,以进行该强制刷新操作;
其中该第一存储器区块为所述存储器区块于一既定时间内被存取次数最多者;或是由该存储器控制器指定得到;或是,所述存储器区块中数据保存功能最差的存储器区块;或是,在制造该存储器阵列时,烧保险绒丝决定该第一存储器区块。
2.如权利要求1所述存储器电路,其特征在于,还包括多个存取计数器对应于所述存储器区块而设置,用以计数每一所述存储器区块于该既定时间内被存取的次数。
3.如权利要求2所述存储器电路,其特征在于,该既定时间等于该刷新周期。
4.如权利要求1所述存储器电路,其特征在于,该第一时间点为该刷新操作完成一特定数目的所述存储器区块的刷新操作的时间点。
5.如权利要求4所述存储器电路,其特征在于,该特定数目是所述存储器区块数目的一半。
6.一种存储器电路刷新方法,用以刷新一存储器阵列中的多个存储器区块,其特征在于,该存储器电路刷新方法包括:
输出一存取指令以定址字线而存取该存储器阵列;
每当存储器控制器输出一刷新指令,则在一刷新周期中循序地对每一所述存储器区块进行刷新操作;以及
于该刷新周期,该存储器控制器于至少一第一时间点,中断该刷新操作而对所述存储器区块中的一第一存储器区块进行一强制刷新操作,之后再回复该刷新操作;或是在每隔一特定时间,该存储器控制器从所述存储器区块中找出于该特定时间内被存取次数最多的一第二存储器区块,以进行该强制刷新操作;
其中该第一存储器区块为所述存储器区块于一既定时间内被存取次数最多者;或是由该存储器控制器指定得到;或是,所述存储器区块中数据保存功能最差的存储器区块;或是,在制造该存储器阵列时,烧保险绒丝决定该第一存储器区块。
7.如权利要求6所述的存储器电路刷新方法,其特征在于,还包括计数每一所述存储器区块于该既定时间内被存取的次数。
8.如权利要求7所述的存储器电路刷新方法,其特征在于,该既定时间等于该刷新周期。
9.如权利要求6所述的存储器电路刷新方法,其特征在于,该第一时间点为该刷新操作完成一特定数目的所述存储器区块的刷新操作的时间点。
10.如权利要求9所述的存储器电路刷新方法,其特征在于,该特定数目是所述存储器区块数目的一半。
CN201410386130.3A 2014-08-07 2014-08-07 存储器电路及其刷新方法 Active CN105374389B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410386130.3A CN105374389B (zh) 2014-08-07 2014-08-07 存储器电路及其刷新方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410386130.3A CN105374389B (zh) 2014-08-07 2014-08-07 存储器电路及其刷新方法

Publications (2)

Publication Number Publication Date
CN105374389A CN105374389A (zh) 2016-03-02
CN105374389B true CN105374389B (zh) 2018-09-07

Family

ID=55376512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410386130.3A Active CN105374389B (zh) 2014-08-07 2014-08-07 存储器电路及其刷新方法

Country Status (1)

Country Link
CN (1) CN105374389B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660426A (zh) * 2018-06-28 2020-01-07 华邦电子股份有限公司 存储器装置及其刷新方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755834A (zh) * 2004-08-23 2006-04-05 恩益禧电子股份有限公司 半导体存储装置、测试电路和方法
CN1805048A (zh) * 2004-12-01 2006-07-19 恩益禧电子股份有限公司 半导体存储装置和刷新控制方法
CN103843069A (zh) * 2011-08-31 2014-06-04 美光科技公司 存储器刷新方法及设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355704B2 (en) * 2012-12-28 2016-05-31 Mediatek Inc. Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755834A (zh) * 2004-08-23 2006-04-05 恩益禧电子股份有限公司 半导体存储装置、测试电路和方法
CN1805048A (zh) * 2004-12-01 2006-07-19 恩益禧电子股份有限公司 半导体存储装置和刷新控制方法
CN103843069A (zh) * 2011-08-31 2014-06-04 美光科技公司 存储器刷新方法及设备

Also Published As

Publication number Publication date
CN105374389A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
US9431086B2 (en) Memory circuit and refresh method thereof
CN104376868B (zh) 存储器和包括其的存储器系统
US20170186480A1 (en) Semiconductor memory device for performing refresh operation and operating method therof
US9190137B2 (en) Memory performing target refresh operation and memory system including the same
US9117546B2 (en) Method for auto-refreshing memory cells in semiconductor memory device and semiconductor memory device using the method
CN104252878B (zh) 存储器和包括存储器的存储系统
CN104347108B (zh) 存储器、包括其的存储系统以及操作存储器的方法
US9478316B1 (en) Memory device
US20150170728A1 (en) Memory and memory system including the same
CN106158004A (zh) 存储器件及包括存储器件的存储系统
CN108231109B (zh) 动态随机存取存储器dram的刷新方法、设备以及系统
US9841744B2 (en) Programmable controller, peripheral device thereof, and table data access program of programmable controller
KR102011796B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
CN104733032B (zh) 地址检测电路和包括其的存储器件
CN106816180A (zh) 存储器件及其操作方法
CN104464792A (zh) 地址检测电路及包括其的存储器
JP2010039983A5 (zh)
CN105989870A (zh) 存储器件和包括存储器件的存储系统
KR102436992B1 (ko) 리프레시 제어 장치
CN104795109A (zh) 动态随机存取存储器与选择性地执行刷新操作的方法
CN103207659A (zh) 切换方法和电子设备
CN110322909A (zh) 针对存储器设备定制编程脉冲期间的电流幅度和持续时间
CN108932959A (zh) 针对被干扰行执行照顾操作的存储器装置及其操作方法
CN106547701B (zh) 记忆装置及数据读取方法
CN106128499A (zh) 一种用于DRAM或eDRAM刷新的装置及刷新方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant