CN110322909A - 针对存储器设备定制编程脉冲期间的电流幅度和持续时间 - Google Patents

针对存储器设备定制编程脉冲期间的电流幅度和持续时间 Download PDF

Info

Publication number
CN110322909A
CN110322909A CN201910148338.4A CN201910148338A CN110322909A CN 110322909 A CN110322909 A CN 110322909A CN 201910148338 A CN201910148338 A CN 201910148338A CN 110322909 A CN110322909 A CN 110322909A
Authority
CN
China
Prior art keywords
memory cell
current amplitude
memory
programming
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910148338.4A
Other languages
English (en)
Inventor
K·班纳吉
L·刘
S·兰格恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN110322909A publication Critical patent/CN110322909A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

描述了用于存储器设备的技术。存储器设备可以包括存储器单元的阵列和存储器控制器。存储器控制器可以接收对存储器单元的阵列内的存储器单元进行编程的请求。存储器控制器可以基于存储器单元的存取极性、存储器单元的先前写入周期的数量以及存储器单元与存储器单元的阵列内的字线/位线解码器之间的电气距离来针对编程设定脉冲选择电流幅度和电流幅度的持续时间。存储器控制器可以响应于该请求而启动编程设定脉冲，以对存储器单元的阵列内的存储器单元进行编程。可以在编程设定脉冲期间施加所选择的电流幅度和所选择的电流幅度的持续时间。

Description

针对存储器设备定制编程脉冲期间的电流幅度和持续时间
背景技术
存储器设备典型地作为计算机或其他电子设备中的内部、半导体、集成电路而提供。存在许多不同类型的存储器，包括诸如动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)之类的易失性存储器，以及诸如闪速存储器之类的非易失性存储器。
闪速存储器设备典型地使用单晶体管存储器单元，其允许高存储器密度、高可靠性和低功耗。通过对电荷存储节点编程(例如，浮动栅极或电荷俘获)而导致的单元的阈值电压的变化确定每个单元的数据状态。诸如相变(PRAM)之类的其他非易失性存储器使用诸如物理材料改变或极化之类的其他物理现象来确定每个单元的数据状态。闪存和其他固态存储器的常见用途包括个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、车辆、无线设备、蜂窝电话和可移除便携式存储器模块等。
附图说明
结合附图考虑，技术实施例的特征和优点将从以下详细描述中变得显而易见，附图与详细描述一起通过示例的方式示出了各种技术特征；并且其中：
图1A示出了根据示例实施例的用于包括选择设备(SD)和可编程存储器(PM)的存储器堆栈的传统多阶段编程设定过程；
图1B示出了根据示例实施例的用于包括选择设备(SD)和可编程存储器(PM)的存储器堆栈的新颖多阶段编程设定过程；
图2A示出了根据示例实施例的用于单个非晶硫属化合物存储器的传统矩形编程设定脉冲；
图2B示出了根据示例实施例的用于单个非晶硫属化合物存储器的新颖矩形编程设定脉冲；
图3是示出根据示例实施例的用于基于存储器单元的存取极性、存储器单元的先前写入周期的数量以及存储器单元的解码器距离来施加编程脉冲的技术的流程图；
图4示出了根据示例实施例的取决于存储器单元的存取极性的编程设定脉冲的电流幅度；
图5示出了根据示例实施例的取决于存储器单元的存取极性的编程设定脉冲的电流幅度的持续时间；
图6示出了根据示例实施例的取决于存储器单元的先前写入周期的数量的编程设定脉冲的电流幅度；
图7示出了根据示例实施例的取决于存储器单元的解码器距离的编程设定脉冲的电流幅度；
图8示出了根据示例实施例的包括存储器设备的计算系统；
图9是示出根据示例实施例的用于启动编程设定脉冲以对存储器单元进行编程的操作的流程图；并且
图10示出了根据示例实施例的包括数据存储设备的计算系统。
现在将参考所示出的示例性实施例，并且本文中将使用特定语言来描述所示出的示例性实施例。然而应理解，不会由此旨在限制技术范围。
具体实施方式
在描述所公开的技术实施例之前，应理解本公开不限于本文公开的特定结构、过程步骤或材料，而是如相关领域普通技术人员所认识到的扩展到其等同物。还应理解，本文采用的术语仅用于描述特定示例或实施例的目的，而不旨在是限制性的。不同附图中的相同附图标记表示相同元素。提供在流程图和过程中提供的数字是为了清楚地说明步骤和操作，而并不一定指示特定的次序或序列。
此外，所描述的特征、结构或特性可以在一个或多个实施例中以任何合适的方式组合。在以下描述中，提供了许多具体细节，例如，布局、距离、网络示例等的示例，以提供对各种发明实施例的透彻理解。然而，相关领域技术人员将认识到，这些详细实施例不限制本文所阐述的总体技术构思，而仅仅作为其代表。
如在所撰写的说明书中使用的，单数形式的“一(a)”、“一(an)”和“该(the)”包括对复数指示物的明确支持，除非上下文另有明确规定。因此，例如，对“位线”的引用包括多个这样的位线。
贯穿本说明书对“示例”的引用意味着结合该示例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，贯穿本说明书在各处出现的短语“在示例中”或“实施例”不一定都指代相同的实施例。
如本文所使用的，为方便起见，可以在公共列表中呈现多个项目、结构元素、组成元素和/或材料。然而，这些列表应该被解释为如同列表中的每个成员都被单独标识为单独且唯一的成员。因此，此类列表中的任何个体成员不应仅仅基于其在公共组中的呈现而没有相反的指示，被解释为相同列表中的任何其他成员的实际等同物。另外，可以在本文中对本发明的各种实施例和示例连同其各种组件的替代物一起进行参考。应理解，这些实施例、示例和替代物不应被解释为彼此的实际等同物，而是被视为本公开下的单独且自主的表示。
此外，所描述的特征、结构或特性可以在一个或多个实施例中以任何合适的方式组合。在以下描述中，提供了许多具体细节，例如，布局、距离、网络示例等的示例，以提供对发明实施例的透彻理解。然而，相关领域技术人员将认识到，可以在没有具体细节中的一个或多个具体细节的情况下或者利用其他方法、组件、布局等来实践该技术。在其他实例中，公知的结构、材料或操作可以不详细示出或描述，以避免模糊公开内容的方面。
在本公开中，“包括”、“包括有”、“含有”和“具有”等可以具有美国专利法中赋予它们的含义，并且可以表示“包含”、“包含有”等，并且通常被解释为开放式术语。术语“由……组成”或“由……构成”是封闭的术语，并且仅包括结合这些术语特别列出的组件、结构、步骤等，并且其符合美国专利法。“实质上由……组成”或“实质上由……构成”具有美国专利法通常赋予它们的含义。特别地，这些术语通常是封闭的术语，除了允许包含附加项目、材料、组件、步骤或元素，这些附加项目、材料、组件、步骤或元素不会实质性影响与其结合使用的(多个)项目的基本和新颖特性或功能。例如，存在于组合物中但不影响组合物性质或特性的微量元素如果以“实质上由……组成”的语境存在是允许的，即使没有明确列举在这样的术语之后的项目列表中。当在所撰写的说明书中使用开放式术语如“包括”或“包含”时，应理解为也应该对“实质上由……组成”语句以及“由……组成”语句提供直接支持，如同明确指出的那样，反之亦然。
如果存在，说明书和权利要求中的术语“第一”、“第二”、“第三”、“第四”等用于在类似的元素之间进行区分，而不一定用于描述特定的顺序或时间次序。应当理解，如此使用的术语在适当的情况下是可互换的，使得本文描述的实施例例如能够以不同于本文所示出或以其他方式描述的顺序操作。类似地，如果本文描述方法包括一系列步骤，则本文呈现的这些步骤的次序不一定是可以执行这些步骤的唯一次序，并且所陈述的步骤中的特定步骤可能被省略和/或本文中未描述的特定其他步骤可能被添加到该方法中。
如本文所使用的，诸如“增加的”、“降低的”、“更好的”、“更差的”、“更高的”、“更低的”、“增强的”、“最大化的”、“最小化的”等之类的比较术语是指设备、组件或活动的这种属性：与在周围或相邻区域中、在单个设备或多个可比较设备中、在组或类中、在多组或多类中的其他设备、组件或活动可测量地不同，或与已知现有技术相比可测量地不同。例如，具有“增加的”损坏风险的数据区域可以指代存储器设备的这样的区域：该区域比相同存储器设备中的其他区域更可能具有写入错误。许多因素可能导致这种增加的风险，包括位置、制造工艺、施加于该区域的程序脉冲数等。
如本文所使用的，术语“基本上”是指动作、特性、属性、状态、结构、项目或结果的完全或接近完全的范围或程度。例如，“基本上”封闭的对象意味着该对象或者完全封闭，或者接近完全封闭。在某些情况下，偏离绝对完全度的确切允许程度可能取决于特定上下文。然而，一般而言，完全的接近度将会达到相同的总体结果，就好像获得了绝对完全和总体完全一样。当在负面含义中使用时，“基本上”的使用同样适用于指代完全或接近完全缺乏动作、特性、属性、状态、结构、项目或结果。例如，“基本上不含”颗粒的组合物将完全不含颗粒，或接近完全不含颗粒，其效果与完全不含颗粒相同。换言之，“基本上不含”成分或元素的组合物实际上仍可能包含这样的项目，只要其没有可测量的影响。
如本文所使用的，术语“约”用于通过提供可能“稍高”或“稍低”于端点的给定值来为数值范围端点提供灵活性。然而，应该理解的是，即使当在本说明书中与特定数值结合使用术语“约”时，也提供对除了“约”术语之外所引用的确切数值的支持。
数字量和数据可以在本文中以范围格式表达或呈现。应理解，这种范围格式仅仅为了方便和简洁而使用，并且因此应该被灵活地解释为不仅包括作为范围限值明确列举的数值，而且还包括包含在该范围内的所有单个数值或子范围，就好像每个数值和子范围都被明确地列举。作为说明，“约1至约5”的数值范围应该被解释为不仅包括明确列举的约1至约5的值，并且还包括所指定的范围内的单个值和子范围。因此，包括在该数值范围内的是诸如2、3和4之类的单个值，以及诸如从1-3、从2-4和从3-5等之类的子范围，以及单个的1、1.5、2、2.3、3、3.8、4、4.6、5和5.1。
同样的原理适用于仅将一个数值作为最小值或最大值进行列举的范围。此外，无论范围的宽度或所描述的特性如何，都应适用这种解释。
下面提供技术实施例的初始概述，然后更详细地描述特定技术实施例。该初步总结旨在帮助读者更快速地理解该技术，而不旨在识别关键或必要的技术特征，也不旨在限制所要求保护的主题的范围。除非另外定义，否则本文使用的所有技术和科学术语具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。
存储器设备或存储器系统可以利用非易失性存储器(NVM)。NVM是不要求电力来维持介质存储的数据的状态的存储介质。NVM传统上用于数据存储或长期持久存储的任务，但新型且演进的存储器技术允许将NVM用于超出传统数据存储的角色。这种角色的一个示例是使用NVM作为主存储器或系统存储器。非易失性系统存储器(NVMsys)可以将传统存储的数据可靠性与超低延迟和高带宽性能组合，具有优于传统易失性存储器的许多优势，例如，高密度、大容量、低功耗以及降低的制造复杂度等等。例如，字节可寻址的原位写入NVM(例如，三维(3D)交叉点存储器)可以类似于动态随机存取存储器(DRAM)作为字节可寻址存储器操作，或者类似于NAND闪存作为块可寻址存储器操作。换言之，这种NVM可以作为系统存储器或作为持久存储存储器(NVMstor)操作。在NVM用作系统存储器的一些情形中，当NVMsys的电力中断时，存储的数据可能被丢弃或以其他方式呈现为不可读。NVMsys还通过提供可以位于更靠近计算设备中的处理器处的非易失性、低延迟存储器，在数据管理中允许增加的灵活性。在一些示例中，NVMsys可以位于DRAM总线上，从而NVMsys可以提供对数据的超快速类似DRAM存取。NVMsys还可以用于频繁存取大型、复杂数据集的计算环境，以及对因电力故障或系统崩溃导致的停机敏感的环境。
NVM的非限制性示例可以包括平面或三维(3D)NAND闪速存储器，包括单阈值级别或多阈值级别NAND闪速存储器、NOR闪速存储器、单级或多级相变存储器(PCM)(例如，硫属化合物玻璃PCM、平面或3D PCM)、交叉点阵列存储器(包括3D交叉点存储器)、基于非易失性双列直插式存储器模块(NVDIMM)的存储器(例如，基于闪存(NVDIMM-F)的存储器、基于闪存/DRAM(NVDIMM-N)的存储器、基于持久存储器(NVDIMM-P)的存储器、基于3D交叉点的NVDIMM存储器)、电阻RAM(ReRAM)(包括基于金属氧化物或基于氧空位的ReRAM(例如，基于HfO2、Hf/HfOx、Ti/HfO2、TiOx和TaOx的ReRAM)、基于细丝的ReRAM(例如，基于Ag/GeS2、ZrTe/Al2O3和Ag的ReRAM))、可编程金属化单元(PMC)存储器(例如，导电桥接RAM(CBRAM))、氧化硅氮氧化硅(SONOS)存储器、铁电RAM(FeRAM)、铁电晶体管RAM(Fe-TRAM)、反铁电存储器、聚合物存储器(例如，铁电聚合物存储器)、磁阻RAM(MRAM)、原位写入非易失性MRAM(NVMRAM)、自旋转移扭矩(STT)存储器、自旋轨道扭矩(SOT)存储器、纳米线存储器、电可擦除可编程只读存储器(EEPROM)、纳米管RAM(NRAM)、其他基于忆阻器和晶闸管的存储器、基于自旋电子磁结的存储器、基于磁隧道结(MTJ)的存储器、基于畴壁(DW)的存储器等，包括其组合。
术语“存储器设备”可以指管芯本身和/或封装的存储器产品。NVM可以是字节或块可寻址的。在一些示例中，NVM可以符合联合电子设备工程委员会(JEDEC)颁布的一个或多个标准，例如，JESD21-C、JESD218、JESD219、JESD220-1、JESD223B、JESD223-1或其他合适的标准(本文引用的JEDEC标准可在www.jedec.org处获得)。在一个特定示例中，NVM可以是3D交叉点存储器。在另一特定示例中，存储器可以是NAND或3D NAND存储器。在另一特定示例中，系统存储器可以是STT存储器。
在一种配置中，描述了一种用于定制编程设定过程期间的电流幅度和电流幅度的持续时间的技术，该编程设定过程用于基于存储器单元的存取极性、存储器单元的先前写入周期的数量以及解码器距离(例如，存储器单元与存储器单元的阵列内的字线/位线解码器之间的电气距离)对存储器单元进行编程。在一个示例中，可以基于存取极性、先前写入周期的数量以及解码器距离，针对用于相变存储器的多阶段编程设定过程中的低电流终止步骤定制电流幅度和持续时间。在替代示例中，可以基于存取极性、先前写入周期的数量以及解码器距离，针对用于单个非晶硫属化合物存储器的矩形编程设定过程来定制电流幅度和持续时间。
在一个示例中，编程设定过程可以涉及将编程脉冲施加于存储器堆栈。存储器堆栈可以包括可编程存储器(PM)和选择(即，进行选择的)设备(SD)。一般而言，在存储器阵列中，可以在给定时间对存储器阵列中的一个特定存储器单元进行存取。在3D存储器结构中，可能存在彼此交叉的多条字线和多条位线。对位置为(X，Y)的存储器单元进行解码可能涉及施加特定偏压。例如，在字线侧，X＝100，并且在位线侧，Y＝100。在这种情况下，仅位置为(100，100)的存储器单元可以接收完全偏压，而未被选择但在同一字线或位线上的其他存储器单元(例如，位置为(100，0)的存储器单元、位置为(100，1)的存储器单元等)可以接收大约一半的偏压。期望存储器单元能够利用完全偏压转为ON状态，但利用半偏压保持在OFF状态，使得仅选择所期望的存储器单元。为实现这一目的，SD可以位于字线与PM之间。例如，对于给定字线，SD可以位于字线之上，并且PM可以位于SD之上，其中给定位线可以位于PM之上。位线和字线可以在垂直方向上。电流可以流到PM和SD两者。SD的功能是：当特定存储器单元不会被选择时，SD可以使PM几乎接收不到电流。换言之，SD可以用作屏障。直到从字线和位线两者接收到电流，SD可以防止特定存储器单元具有读取事件或写入事件。因此，仅在施加完全偏压时才能选择特定存储器单元。换言之，响应于接收到完全偏压，特定存储器单元可以从OFF状态转换到ON状态。
在一个示例中，SD也可以提供其他效应。例如，虽然用于存储器单元的编程窗口通常来自PM，但SD也可以对编程窗口有贡献。例如，PM可以贡献编程窗口的大约80％，并且SD可以贡献编程窗口的大约20％。
在先前的解决方案中，已经在假设SD对编程电脉冲没有响应的情况下针对PM优化了编程设定过程。然而，SD可以显示对电脉冲形状、电流和/或持续时间敏感的存储器效应/保留特性，并且可以取决于存取极性、先前写入周期的数量以及与存储器单元的阵列内的字线/位线解码器的距离而变化。一般而言，SD可以用于选择性地接通目标单元，并且PM可以用于在置位状态和复位状态之间建立电压窗口。然而，SD实际上可以利用置位编程或复位编程显示非恒定电压阈值(Vt)。SD存储器效应或保留特性可以定义为来自SD的置位状态和复位状态之间的ΔVt，并且可以导致对电脉冲形状、电流和/或持续时间的敏感性，并且可以取决于存取极性、先前写入周期的数量以及与存储器单元的阵列内的字线/位线解码器的距离而变化。正存储器效应可以添加到PM编程窗口，并且可以增加置位状态与复位状态之间的总ΔVt。
在先前的解决方案中，编程设定过程期间的编程电脉冲不会将SD置于能量有利状态，从而导致增加的误差量和减少的存储器寿命。例如，在先前的解决方案中，多阶段编程设定过程将以固定的低电流阶段结束以确保PM结晶回退，或者在多阶段编程设定过程期间的电流幅度/持续时间将被调整为仅补偿解码器距离。因此，先前的解决方案不涉及针对SD优化电流幅度/持续时间，现在已经示出SD具有对存取极性和先前写入周期的数量敏感的存储器效应/保留特性。
在本技术中，不是在用于相变存储器的多阶段编程设定过程(或用于单个非晶硫属化合物存储器的矩形编程设定过程)期间实现固定电流幅度(I4)和固定持续时间(T4)或者仅补偿解码器距离，如在先前的解决方案中，可以基于存取极性(或极性平台(polaritydeck)来调整或定制电流幅度(I4)和持续时间(T4)(因为最佳电流幅度/持续时间可以随存取极性而变化)，并且可以基于先前写入周期的数量来调整或定制电流幅度(I4)(因为SD材料成分可以随时间随循环应力而改变)。
在一个示例中，可扩展3D存储器阵列可以在同一存储器堆栈中使用SD和PM。到目前为止，电脉冲仅针对PM进行了优化，而没有针对SD进行优化。因此，优化电流幅度(I4)和持续时间(T4)以扩展SD存储器效应并优化从初始时间(例如，时间0)到循环耐久度的SD保留可以改进存储器堆栈的整体读取窗口。类似地，可以针对采用单个非晶硫属化合物存储器的可扩展3D存储器阵列来优化电流幅度(I4)和持续时间(T4)。
在一种配置中，不是针对多阶段编程设定过程(或用于单个非晶硫属化合物存储器的矩形编程设定过程)实现固定电流幅度/持续时间(I4/T4)，而是电流幅度/持续时间(I4/T4)可以基于以下三个因素来定制或调整：存取极性(或极性平台)、先前写入周期的数量以及解码器距离。例如，首先，可以基于极性/平台来定制电流幅度/持续时间(I4/T4)。期望的SD存储器效应/漂移的最佳电流幅度/持续时间(I4/T4)可以取决于存取极性而变化，因为SD分离可以取决于存取极性而相反。其次，可以基于先前写入周期的数量来定制电流幅度(I4)，因为SD材料组成/分离可以由于循环应力而随时间改变。再次，可以基于与解码器的电气距离来定制电流幅度(I4)。例如，对于越大的电气距离(或远电气距离)，最佳电流幅度(I4)可以越低，而对于越小的电气距离(或近电气距离)，电流幅度(I4)可以越高，并且可以是SD保持对于所有电气距离产生最佳可能存储器效应的要求和阵列寄生电阻/电容的功能。
一般而言，SD可以由多个元件组成。SD分离表明元件将取决于电负性、电流方向、电流幅度和时间而逐渐迁移到不同方向的概念。该效应可以根据先前写入周期而改变SD的局部组成。另外，SD保持要求和阵列寄生电阻/电容表明对存储器单元的写入存取或读取存取需要SD在操作时间内转至稳定的导通状态的概念。稳定的导通状态需要编程电流高于阈值以避免关闭SD或电路振荡。可以基于SD特性以及外部RC(即，阵列中的电阻和电容)来确定阈值。
在一种配置中，可以基于各种输入参数(例如，存取极性、写入周期的数量以及与针对SD的存储器单元的阵列内的解码器的距离)来修改电流幅度(I4)和持续时间(T4)。取决于输入参数(其可以基于特定设备的特定属性)，可以优化电流幅度(I4)和持续时间(T4)以减少错误并且增加存储器的寿命。因此，输入参数对于所有设备而言不是静态的，而是可以取决于特定设备的特定属性而动态地调整的。
在一个示例中，一般而言，存储器单元的二维阵列可以包括正侧的位线和负侧(或非活动侧)的字线，或者可替代地，负侧的位线和正侧的字线，这取决于二维阵列的设计。在堆栈阵列结构中，不同的堆栈可以具有不同的设计。例如，双阵列结构可以共享一个位线，其中当在位线上驱动正电压时，上层和下层可以具有不同的极性。在这种情况下，对于两个层而言字线可能是负的。上层可以由字线、PM、SD和位线组成，而下层可以由位线、PM、SD和字线组成。不同的堆栈可以相反或作为彼此的镜像。由于极性可以改变SD属性，所以在编程设定过程期间当选择电流幅度和持续时间(I4，T4)时，可以考虑正被编程的存储器单元的存取极性。换言之，正被编程的存储器单元的存取极性可以用于相应地调整电流幅度和持续时间(I4，T4)。在特定示例中，当存储器单元的存取极性为负(即，负极性平台)时，可以针对编程脉冲选择与当存储器单元的存取极性为正(即，正极性平台)时相比增加的电流幅度(I4)和增加的持续时间(T4)。
在一个示例中，关于存取极性/极性平台，存储器设备可以具有两种存取极性。正极性可以对应于其中在单元堆栈内电流从PM流到SD的电气连接。负极性可以对应于其中电流从SD流到PM的电气连接。在以正电源电压共享相同位线的2平台配置中，下部平台可以具有正存取极性，而上部平台可以具有负存取极性。
在一个示例中，一般而言，固态设备(SSD)可以使写入周期跨整个阵列中的存储器单元相对均匀地分布，使得存储器单元具有相对相同的写入周期计数。写入周期的分布可以由SSD中的控制器维护。例如，控制器可以维护计数器以跟踪存储器单元的写入周期的数量。当对特定存储器单元编程时，写入周期的数量可以是当针对编程脉冲选择电流幅度(I4)时的输入参数。换言之，取决于写入周期的数量，可以相应地调整电流幅度(I4)。在特定示例中，可以取决于存储器单元的写入周期的数量来选择减小的电流幅度(I4)或增加的电流幅度(I4)。换言之，可以根据存储器单元的写入周期的数量来调整电流幅度(I4)。
在一个示例中，一般而言，对于存储器单元的二维阵列，可以施加电压以使用连接到存储器单元的线写入存储器单元。阵列可以包括经由金属线连接的解码器。从解码器通过金属线提供的电力可以取决于与电压源的距离(例如，相对近或远的距离)。在二维阵列中，可以存在一些位于更靠近解码器(其可以用作电源)处的存储器单元，同时可以存在一些位于更远离解码器处的存储器单元。位于远离解码器处的存储器单元可以由于金属线中的电阻而接收减小的偏压。换言之，当向远存储器单元输送电流时，由于金属线中的电阻，预期的电流可能不会被输送到远存储器单元。远存储器单元可能经历增加的电阻和增加的电流泄漏。位于相对靠近解码器处的存储器单元可以与位于相对远离解码器处的存储器单元表现不同。因此，使用具有共同幅度和/或持续时间的电流脉冲可能不是对于二维阵列中的所有存储器单元都是有利的，因为每个存储器单元可以与阵列中的解码器的距离不同。因此，如先前所解释的，在编程设定过程期间当选择电流幅度(I4)时，可以考虑正被编程的存储器单元的特定解码器距离。换言之，解码器与正被编程的存储器单元之间的距离可以用于相应地调整电流幅度(I4)。在特定示例中，对于与阵列中的解码器的远电气距离，电流幅度(I4)可以减小，或者对于与阵列中的解码器的近电气距离，电流幅度(I4)可以增加。
图1A示出了用于包括SD和PM的存储器堆栈的多阶段编程设定过程的示例。在多阶段编程设定过程的第一阶段期间，可以施加具有第一电流幅度和第一持续时间(I1，T1)的第一编程脉冲。在多阶段编程设定过程的第二阶段期间，可以施加具有第二电流幅度和第二持续时间(I2，T2)的第二编程脉冲。在多阶段编程设定过程的第三阶段期间，可以施加具有第三电流幅度和第三持续时间(I3，T3)的第三编程脉冲。在多阶段编程设定过程的第四阶段期间，可以施加具有第四电流幅度和第四持续时间(I4，T4)的第四编程脉冲。在第四阶段期间，对于所有位，第四电流幅度和第四持续时间(I4，T4)可以是固定的。换言之，在传统的多阶段编程设定过程中，第四电流幅度和第四持续时间(I4，T4)是固定的，并且不基于存取极性、先前写入周期的数量以及解码器距离进行调整。
图1B示出了用于包括SD和PM的存储器堆栈的多阶段编程设定过程的示例实施例。在多阶段编程设定过程的第一阶段期间，可以施加具有第一电流幅度和第一持续时间(I1，T1)的第一编程脉冲。在多阶段编程设定过程的第二阶段期间，可以施加具有第二电流幅度和第二持续时间(I2，T2)的第二编程脉冲。在多阶段编程设定过程的第三阶段期间，可以施加具有第三电流幅度和第三持续时间(I3，T3)的第三编程脉冲。在多阶段编程设定过程的第四阶段期间，可以施加具有可调整的第四电流幅度和可调整的第四持续时间(I4，T4)的第四编程脉冲。在第四阶段期间，第四电流幅度和第四持续时间(I4，T4)可以是可调整的，并且可以基于存取极性、先前写入周期的数量以及解码器距离进行优化。例如，可以基于存取极性、先前写入周期的数量以及解码器距离来调整和优化第四电流幅度(I4)，并且可以基于存取极性来调整和优化第四持续时间(T4)。因此，在新颖的多阶段编程设定过程中，第四电流幅度和第四持续时间(I4，T4)不是固定的，而是可基于存取极性、先前写入周期的数量以及解码器距离进行调整的。
图2A示出了用于单个非晶硫属化合物存储器的矩形编程设定脉冲的示例。矩形编程设定脉冲可以对于所有位具有固定的电流幅度(I)和固定的持续时间(T)。换言之，对于传统的矩形编程设定脉冲，电流幅度和持续时间(I，T)是固定的，并且不基于存取极性、先前写入周期的数量以及解码器距离进行调整。
图2B示出了用于单个非晶硫属化合物存储器的矩形编程设定脉冲的示例实施例。在矩形编程设定脉冲期间，可以施加可调整的电流幅度(I)和可调整的持续时间(T)。例如，电流幅度和持续时间(I，T)可以是可调整的，并且可以基于存取极性、先前写入周期的数量以及解码器距离进行优化。例如，可以基于存取极性、先前写入周期的数量以及解码器距离来调整和优化电流幅度(I)，并且可以基于存取极性来调整和优化持续时间(T)。因此，在新颖的矩形编程设定脉冲中，电流幅度和持续时间(I，T)不是固定的，而是可基于存取极性、先前写入周期的数量以及解码器距离进行调整。
图3是示出用于基于存储器单元的存取极性、存储器单元的先前写入周期的数量以及存储器单元的解码器距离来施加编程脉冲的技术的示例性流程图。可以接收对至少一个存储器单元(或位)进行编程或设定的编程请求(或写入请求)。可以对与要编程的存储器单元相关联的存储器地址是在正极性平台中还是在负极性平台中进行确定。当存储器地址在正极性平台中时，可以选择正极性电流/持续时间(I4/T4)。可替代地，当存储器地址在负极性平台中时，可以选择负极性电流/持续时间(I4/T4)。换言之，取决于存储器地址，可以了解存储器单元是来自上部平台还是下部平台，并且可以确定对应的极性(即，负的或正的)。然后，可以基于要编程的存储器单元的循环寿命来调整电流幅度(I4)。然后，可以基于要编程的存储器单元的解码器距离来调整电流幅度(I4)。因此，可以基于平台/极性、循环寿命和解码器距离(以该特定顺序)来执行优化。在相应地选择电流幅度和持续时间(I4，T4)之后，可以施加具有适当的电流幅度和持续时间(I4，T4)的编程脉冲，以对存储器单元进行编程。
图4示出了取决于存储器单元的存取极性的编程设定脉冲的示例性电流幅度(I4)。如所示出的，以微安(uA)为单位的电流幅度(I4)可以与以毫伏(mV)为单位的设定电压(Set Vt)相关。如所示出的，设定电压可以是期望的误码率(BER)对电流幅度(I4)，同时示出了最佳电流幅度(I4)的极性/平台偏移(即，极性/平台之间的最佳I4的偏移)。如所示出的，可以施加读取电压并且可以在极性/平台之间确定用于以最佳I4进行读取的裕度。在一个示例中，当存储器单元的存取极性为负时，可以针对编程设定脉冲选择与当存储器单元的存取极性为正时相比增加的电流幅度(I4)。作为示例，与正极性存取(即，正极性/平台0)相比，对于负极性存取(即，负极性/平台1)，电流幅度(I4)可以增加大约2.5uA。
图5示出了取决于存储器单元的存取极性的编程设定脉冲的示例性持续时间(T4)。如所示出的，以纳秒(nS)为单位的持续时间(T4)可以与以毫伏(mV)为单位的设定电压(Set Vt)相关。如所示出的，设定电压可以是期望的误码率(BER)对持续时间(T4)，同时示出了饱和持续时间(T4)的极性/平台偏移(即，极性/平台之间的饱和T4的偏移)。如所示出的，可以施加读取电压并且可以在极性/平台之间确定读取的最佳裕度。在一个示例中，当存储器单元的存取极性为负时，可以针对编程设定脉冲选择与当存储器单元的存取极性为正时相比增加的持续时间(T4)。作为示例，与正极性存取(即，正极性/平台0)相比，对于负极性存取(即，负极性/平台1)，持续时间(T4)可以增加大约20ns。
图6示出了取决于存储器单元的先前写入周期的数量的编程设定脉冲的示例性电流幅度(I4)。如所示出的，以微安(uA)为单位的电流幅度(I4)可以与以毫伏(mV)为单位的设定电压(Set Vt)相关。如所示出的，设定电压可以是期望的误码率(BER)对电流幅度(I4)，根据平台/极性和先前写入周期的数量(例如，一百万个先前写入周期对40个先前写入周期)。如所示出的，可以取决于先前写入周期的数量(每个平台/极性)选择不同的电流幅度(I4)值。可以存在前周期和后周期，并且在一些情况下，对于后周期，可以增加电流幅度(I4)。如所示出的，可以施加读取电压，并且可以取决于先前写入周期的数量和每个极性/平台来确定读取的最佳裕度。作为示例，取决于平台/极性，对于一百万个先前写入周期，与40个先前写入周期对比，电流幅度(I4)可以增加大约2.5uA或5uA。
在一个示例中，电流幅度(I4)可以是根据先前写入周期的数量的增加或减少的量。例如，在一百万个写入周期后，电流幅度(I4)可以增加2.5uA至5uA。然而，不同的过程/单元架构可以使用略微不同的数字。另外，在某些情形中，负移位是可能的。
图7示出了取决于存储器单元的解码器距离的编程设定脉冲的示例性电流幅度(I4)。解码器距离可以是存储器单元与字线/位线(WL/BL)解码器之间的电气距离(ED)。如所示出的，在先前的解决方案中，电流幅度(I4)将是固定的。相反，在如所示出的本技术中，可以基于解码器距离来调整或定制电流幅度(I4)。例如，对于与解码器的远电气距离，电流幅度(I4)可以减小，而对于与解码器的近电气距离，电流幅度(I4)可以增加。另外，ED(例如，ED1至ED12)可以关于E2裕度示出，E2裕度表示分界电压与存储器单元Vt之间的差量。
图8示出了计算系统800。计算系统800可以包括存储器设备810和主板840。存储器设备810可以包括(多个)存储器单元820和存储器控制器830。在一个示例中，(多个)存储器单元820可以包括相变存储器。在替代示例中，(多个)存储器单元820可以包括单个非晶硫属化合物存储器。
在一个示例中，存储器控制器830可以接收对存储器单元820的阵列内的存储器单元820进行编程的请求。存储器控制器830可以基于存储器单元820的存取极性、存储器单元820的先前写入周期的数量以及存储器单元820与存储器单元820的阵列内的字线/位线解码器之间的电气距离来针对编程设定脉冲选择电流幅度和电流幅度的持续时间。存储器控制器830可以响应于该请求而启动编程设定脉冲，以对存储器单元820的阵列内的存储器单元820进行编程，其中可以在编程设定脉冲期间施加所选择的电流幅度和所选择的电流幅度的持续时间。
在一个示例中，编程设定脉冲可以是多阶段编程设定脉冲。在替代示例中，编程设定脉冲可以是矩形编程设定脉冲。
在一个示例中，存储器控制器830可以基于存取极性、先前写入周期的数量以及电气距离来针对多阶段编程设定脉冲的终止阶段选择电流幅度和电流幅度的持续时间，其中可以在多阶段编程设定脉冲的终止阶段期间施加所选择的电流幅度和所选择的电流幅度的持续时间。
在一个示例中，存储器控制器830可以基于存取极性、先前写入周期的数量以及电气距离来针对矩形编程设定脉冲选择电流幅度和电流幅度的持续时间，其中可以在矩形编程设定脉冲期间施加所选择的电流幅度和所选择的电流幅度的持续时间。
在一个示例中，当存储器单元820的存储器地址与正极性平台相关联时，存储器控制器830可以确定存储器单元820的存取极性为正。当存储器单元820的存储器地址与负极性平台相关联时，存储器控制器830可以确定存储器单元820的存取极性为负。存储器控制器830可以根据存取极性为正或者存取极性为负来选择在编程设定脉冲期间的电流幅度和电流幅度的持续时间。
在一个示例中，当存储器单元820的存取极性为负时，存储器控制器830可以针对编程设定脉冲选择与当存储器单元820的存取极性为正时相比增加的电流幅度和增加的电流幅度的持续时间。
在一个示例中，存储器控制器830可以确定存储器单元820的先前写入周期的数量。存储器控制器830可以取决于存储器单元820的先前写入周期的数量针对编程设定脉冲选择增加的电流幅度或降低的电流幅度。
在一个示例中，存储器控制器830可以确定存储器单元820与存储器单元820的阵列内的字线/位线解码器之间的电气距离。存储器控制器830可以根据存储器单元820与字线/位线解码器之间的电气距离小于限定的阈值或大于限定的阈值来针对编程设定脉冲选择电流幅度。
在一个示例中，当存储器单元820与字线/位线解码器之间的电气距离大于限定的阈值从而指示存储器单元820位于相对远离字线/位线解码器处时，存储器控制器830可以针对编程设定脉冲选择降低的电流幅度。当存储器单元820与字线/位线解码器之间的电气距离小于限定的阈值从而指示存储器单元820位于相对接近字线/位线解码器处时，存储器控制器830可以针对编程设定脉冲选择增加的电流幅度。
在一个示例中，存储器控制器830可以启动用于包括可编程存储器(PM)和选择设备(SD)的存储器堆栈的编程设定脉冲。
在一个示例中，编程设定脉冲的电流幅度和电流幅度的持续时间可以是能够取决于存储器单元820的存取极性、存储器单元820的先前写入周期的数量以及存储器单元820与存储器单元820的阵列内的字线/位线解码器之间的电气距离而改变的。
另一示例提供了用于启动编程设定脉冲以对存储器单元进行编程的方法900，如图9中的流程图所示。该方法可以作为机器上的指令来执行，其中指令包括在至少一种计算机可读介质或一种非暂时性机器可读存储介质上。该方法可以包括以下操作：在存储器设备中的控制器处，接收对存储器设备中的存储器单元的阵列内的存储器单元进行编程的请求，如在框910中。该方法可以包括以下操作：在控制器处，基于存储器单元的存取极性、存储器单元的先前写入周期的数量以及存储器单元与存储器单元的阵列内的字线/位线解码器之间的电气距离，针对编程设定脉冲选择电流幅度和电流幅度的持续时间，如在框920中。该方法可以包括以下操作：在控制器处，响应于该请求而启动编程设定脉冲，以对存储器单元的阵列内的存储器单元进行编程，其中，在编程设定脉冲期间施加所选择的电流幅度和所选择的电流幅度的持续时间，如在框930中。
图10示出了可以在本技术中采用的通用计算系统或设备1000。计算系统1000可以包括与存储器1004通信的处理器1002。存储器1004可以包括能够存储、存取、组织和/或取回数据的任何设备、设备组合、电路等。非限制性示例包括SAN(存储区域网络)、云存储网络、易失性或非易失性RAM、相变存储器、光介质、硬盘驱动器类型介质等，包括其组合。
计算系统或设备1000另外包括用于系统的各种组件之间的连接的本地通信接口1006。例如，本地通信接口1006可以是本地数据总线和/或任何相关的地址或控制总线，如所期望的。
计算系统或设备1000还可以包括I/O(输入/输出)接口1008，用于控制系统的I/O功能，以及用于与计算系统1000外部的设备的I/O连接。还可以包括网络接口1010，用于网络连接。网络接口1010可以控制系统内和系统外的网络通信。网络接口可以包括有线接口、无线接口、蓝牙接口、光接口等，包括其适当组合。此外，计算系统1000可以另外包括用户接口1012、显示设备1014以及对这种系统有益的各种其他组件。
处理器1002可以是单个处理器或多个处理器，并且存储器1004可以是单个存储器或多个存储器。本地通信接口1006可以用作用于以任何有用组合促进单个处理器、多个处理器、单个存储器、多个存储器、各种接口等中的任一个之间的通信的路径。
各种技术或其特定方面或部分可以采取在以下有形介质中体现的程序代码(即，指令)的形式：例如，软盘、CD-ROM、硬盘驱动器、非暂时性计算机可读存储介质或任何其他机器可读存储介质，其中，当程序代码被加载到诸如计算机之类的机器中并由该机器执行时，该机器成为用于实践各种技术的装置。电路可以包括硬件、固件、程序代码、可执行代码、计算机指令和/或软件。非暂时性计算机可读存储介质可以是不包括信号的计算机可读存储介质。在程序代码在可编程计算机上执行的情况下，计算设备可以包括处理器、可由处理器读取的存储介质(包括易失性和非易失性的存储器和/或存储元件)、至少一个输入设备以及至少一个输出设备。易失性和非易失性的存储器和/或存储元件可以是RAM、EPROM、闪存驱动器、光驱动器、磁性硬盘驱动器、固态驱动器或用于存储电子数据的其他介质。节点和无线设备还可以包括收发器模块、计数器模块、处理模块和/或时钟模块或定时器模块。可以实现或利用本文描述的各种技术的一个或多个程序可以使用应用编程接口(API)、可重用控件等。这些程序可以用高级过程编程语言或面向对象的编程语言实现，以与计算机系统通信。然而，如果需要，(多个)程序可以用汇编语言或机器语言实现。在任何情况下，语言可以是编译语言或解释语言，并且与硬件实现方式组合。示例性系统或设备可以包括但不限于膝上型计算机、平板计算机、台式计算机、智能电话、计算机终端和服务器、存储数据库以及利用电路和可编程存储器的其他电子设备，例如，家用电器，智能电视，数字视频盘(DVD)播放器，加热、通风和空调(HVAC)控制器，灯开关等。
示例
以下示例涉及特定技术实施例，并且指出可以在实现这些实施例时使用或以其他方式组合的特定特征、元素或步骤。
在一个示例中，提供了一种存储器设备。该存储器设备可以包括存储器单元的阵列和存储器控制器。存储器控制器可以包括用于接收对存储器单元的阵列内的存储器单元进行编程的请求的逻辑。存储器控制器可以包括用于以下操作的逻辑：基于存储器单元的存取极性、存储器单元的先前写入周期的数量以及存储器单元与存储器单元的阵列内的字线/位线解码器之间的电气距离，针对编程设定脉冲选择电流幅度和电流幅度的持续时间。存储器控制器可以包括用于以下操作的逻辑：响应于该请求而启动编程设定脉冲以对存储器单元的阵列内的存储器单元进行编程，其中，所选择的电流幅度和所选择的电流幅度的持续时间在编程设定脉冲期间被施加。
在存储器设备的一个示例中，存储器控制器还包括用于以下操作的逻辑：基于存取极性、先前写入周期的数量以及电气距离来针对多阶段编程设定脉冲的终止阶段选择电流幅度和电流幅度的持续时间，其中，所选择的电流幅度和所选择的电流幅度的持续时间在多阶段编程设定脉冲的终止阶段期间被施加。
在存储器设备的一个示例中，存储器控制器还包括用于以下操作的逻辑：基于存取极性、先前写入周期的数量以及电气距离来针对矩形编程设定脉冲选择电流幅度和电流幅度的持续时间，其中，所选择的电流幅度和所选择的电流幅度的持续时间在矩形编程设定脉冲期间被施加。
在存储器设备的一个示例中，存储器控制器还包括用于当存储器单元的存储器地址与正极性平台相关联时确定存储器单元的存取极性为正的逻辑。存储器控制器还包括用于当存储器单元的存储器地址与负极性平台相关联时确定存储器单元的存取极性为负的逻辑。存储器控制器还包括用于根据存取极性为正或存取极性为负来选择在编程设定脉冲期间的电流幅度和电流幅度的持续时间的逻辑。
在存储器设备的一个示例中，存储器控制器还包括用于以下操作的逻辑：当存储器单元的存取极性为负时，针对编程设定脉冲选择与当存储器单元的存取极性为正时相比增加的电流幅度和增加的电流幅度的持续时间。
在存储器设备的一个示例中，存储器控制器还包括用于确定存储器单元的先前写入周期的数量的逻辑。存储器控制器还包括用于取决于存储器单元的先前写入周期的数量来针对编程设定脉冲选择增加的电流幅度或降低的电流幅度的逻辑。
在存储器设备的一个示例中，存储器控制器还包括用于确定存储器单元与存储器单元的阵列内的字线/位线解码器之间的电气距离的逻辑。存储器控制器还包括用于根据存储器单元与字线/位线解码器之间的电气距离小于限定的阈值或大于限定的阈值来针对编程设定脉冲选择电流幅度的逻辑。
在存储器设备的一个示例中，存储器控制器还包括用于以下操作的逻辑：当存储器单元与字线/位线解码器之间的电气距离大于限定的阈值从而指示存储器单元位于相对远离字线/位线解码器处时，针对编程设定脉冲选择降低的电流幅度。可替代地，存储器控制器还包括用于以下操作的逻辑：当存储器单元与字线/位线解码器之间的电气距离小于限定的阈值从而指示存储器单元位于相对接近字线/位线解码器处时，针对编程设定脉冲选择增加的电流幅度。
在存储器设备的一个示例中，存储器控制器还包括用于启动用于存储器堆栈的编程设定脉冲的逻辑，存储器堆栈包括可编程存储器元件(PM)和选择设备(SD)。
在存储器设备的一个示例中，编程设定脉冲的电流幅度和电流幅度的持续时间是能够取决于存储器单元的存取极性、存储器单元的先前写入周期的数量以及存储器单元与存储器单元的阵列内的字线/位线解码器之间的电气距离而改变的。
在存储器设备的一个示例中，编程设定脉冲是多阶段编程设定脉冲。
在存储器设备的一个示例中，编程设定脉冲是矩形编程设定脉冲。
在存储器设备的一个示例中，存储器单元的阵列包括相变存储器。
在存储器设备的一个示例中，其中，存储器单元的阵列包括单个非晶硫属化合物存储器。
在一个示例中，提供了一种计算系统。该计算系统可以包括主板和耦合到主板的存储器设备。
在计算系统的一个示例中，计算系统包括台式计算机、膝上型计算机、平板电脑、智能电话、可穿戴设备、服务器或其组合。
在计算系统的一个示例中，计算系统还包括可操作地耦合到主板的处理器、散热器、无线电、插槽、端口或其组合。
在一个示例中，提供了一种控制器，其被配置为启动编程设定脉冲以对存储器单元进行编程。控制器可以包括用于接收对存储器设备中的存储器单元的阵列内的存储器单元进行编程的请求的逻辑。控制器可以包括用于以下操作的逻辑：基于存储器单元的存取极性、存储器单元的先前写入周期的数量以及存储器单元与存储器单元的阵列内的字线/位线解码器之间的电气距离，针对编程设定脉冲选择电流幅度和电流幅度的持续时间。控制器可以包括用于以下操作的逻辑：响应于该请求而启动编程设定脉冲以对存储器单元的阵列内的存储器单元进行编程，其中，所选择的电流幅度和所选择的电流幅度的持续时间在编程设定脉冲期间被施加。
在控制器的一个示例中，控制器可以包括用于以下操作的逻辑：基于存取极性、先前写入周期的数量以及电气距离来针对多阶段编程设定脉冲的终止阶段选择电流幅度和电流幅度的持续时间，其中，所选择的电流幅度和所选择的电流幅度的持续时间在多阶段编程设定脉冲的终止阶段期间被施加。
在控制器的一个示例中，控制器可以包括用于以下操作的逻辑：基于存取极性、先前写入周期的数量以及电气距离来针对矩形编程设定脉冲选择电流幅度和电流幅度的持续时间，其中，所选择的电流幅度和所选择的电流幅度的持续时间在矩形编程设定脉冲期间被施加。
在控制器的一个示例中，控制器可以包括用于当存储器单元的存储器地址与正极性平台相关联时确定存储器单元的存取极性为正的逻辑。控制器可以包括用于当存储器单元的存储器地址与负极性平台相关联时确定存储器单元的存取极性为负的逻辑。控制器可以包括用于根据存取极性为正或存取极性为负来选择在编程设定脉冲期间的电流幅度和电流幅度的持续时间的逻辑。
在控制器的一个示例中，控制器可以包括用于以下操作的逻辑：当存储器单元的存取极性为负时，针对编程设定脉冲选择与当存储器单元的存取极性为正时相比增加的电流幅度和增加的电流幅度的持续时间。
在控制器的一个示例中，控制器可以包括用于确定存储器单元的先前写入周期的数量的逻辑。控制器可以包括用于取决于存储器单元的先前写入周期的数量来针对编程设定脉冲选择增加的电流幅度或降低的电流幅度的逻辑。
在控制器的一个示例中，控制器可以包括用于确定存储器单元与存储器单元的阵列内的字线/位线解码器之间的电气距离的逻辑。控制器可以包括用于根据存储器单元与字线/位线解码器之间的电气距离小于限定的阈值或大于限定的阈值来针对编程设定脉冲选择电流幅度的逻辑。
在控制器的一个示例中，控制器可以包括用于以下操作的逻辑：当存储器单元与字线/位线解码器之间的电气距离大于限定的阈值从而指示存储器单元位于相对远离字线/位线解码器处时，针对编程设定脉冲选择降低的电流幅度。可替代地，控制器可以包括用于以下操作的逻辑：当存储器单元与字线/位线解码器之间的电气距离小于限定的阈值从而指示存储器单元位于相对接近字线/位线解码器处时，针对编程设定脉冲选择增加的电流幅度。
在控制器的一个示例中，编程设定脉冲是多阶段编程设定脉冲。
在控制器的一个示例中，编程设定脉冲是矩形编程设定脉冲。
在控制器的一个示例中，存储器单元的阵列包括相变存储器。
在控制器的一个示例中，存储器单元的阵列包括单个非晶硫属化合物存储器。
在一个示例中，提供了一种用于启动编程设定脉冲以对存储器单元进行编程的方法。该方法可以包括以下操作：在存储器设备中的控制器处，接收对存储器设备中的存储器单元的阵列内的存储器单元进行编程的请求。该方法可以包括以下操作：在控制器处，基于存储器单元的存取极性、存储器单元的先前写入周期的数量以及存储器单元与存储器单元的阵列内的字线/位线解码器之间的电气距离，针对编程设定脉冲选择电流幅度和电流幅度的持续时间。该方法可以包括以下操作：在控制器处，响应于该请求而启动编程设定脉冲以对存储器单元的阵列内的存储器单元进行编程，其中，所选择的电流幅度和所选择的电流幅度的持续时间在编程设定脉冲期间被施加。
在用于启动编程设定脉冲以对存储器单元进行编程的方法的一个示例中，该方法还包括以下操作：基于存取极性、先前写入周期的数量以及电气距离来针对多阶段编程设定脉冲的终止阶段选择电流幅度和电流幅度的持续时间，其中，所选择的电流幅度和所选择的电流幅度的持续时间在多阶段编程设定脉冲的终止阶段期间被施加。
在用于启动编程设定脉冲以对存储器单元进行编程的方法的一个示例中，该方法还包括以下操作：基于存取极性、先前写入周期的数量以及电气距离来针对矩形编程设定脉冲选择电流幅度和电流幅度的持续时间，其中，所选择的电流幅度和所选择的电流幅度的持续时间在矩形编程设定脉冲期间被施加。
在用于启动编程设定脉冲以对存储器单元进行编程的方法的一个示例中，该方法还包括以下操作：当存储器单元的存储器地址与正极性平台相关联时，确定存储器单元的存取极性为正；当存储器单元的存储器地址与负极性平台相关联时，确定存储器单元的存取极性为负；以及根据存取极性为正或存取极性为负，选择在编程设定脉冲期间的电流幅度和电流幅度的持续时间。
在用于启动编程设定脉冲以对存储器单元进行编程的方法的一个示例中，该方法还包括以下操作：当存储器单元的存取极性为负时，针对编程设定脉冲选择与当存储器单元的存取极性为正时相比增加的电流幅度和增加的电流幅度的持续时间。
在用于启动编程设定脉冲以对存储器单元进行编程的方法的一个示例中，该方法还包括以下操作：确定存储器单元的先前写入周期的数量；以及取决于存储器单元的先前写入周期的数量，针对编程设定脉冲选择增加的电流幅度或降低的电流幅度。
在用于启动编程设定脉冲以对存储器单元进行编程的方法的一个示例中，该方法还包括以下操作：确定存储器单元与存储器单元的阵列内的字线/位线解码器之间的电气距离；以及根据存储器单元与字线/位线解码器之间的电气距离小于限定的阈值或大于限定的阈值，针对编程设定脉冲选择电流幅度。
在用于启动编程设定脉冲以对存储器单元进行编程的方法的一个示例中，该方法还包括以下操作：当存储器单元与字线/位线解码器之间的电气距离大于限定的阈值从而指示存储器单元位于相对远离字线/位线解码器处时，针对编程设定脉冲选择降低的电流幅度；或者当存储器单元与字线/位线解码器之间的电气距离小于限定的阈值从而指示存储器单元位于相对接近字线/位线解码器处时，针对编程设定脉冲选择增加的电流幅度。
在用于启动编程设定脉冲以对存储器单元进行编程的方法的一个示例中，编程设定脉冲是多阶段编程设定脉冲。
在用于启动编程设定脉冲以对存储器单元进行编程的方法的一个示例中，编程设定脉冲是矩形编程设定脉冲。
在用于启动编程设定脉冲以对存储器单元进行编程的方法的一个示例中，存储器单元的阵列包括相变存储器。
在用于启动编程设定脉冲以对存储器单元进行编程的方法的一个示例中，存储器单元的阵列包括单个非晶硫属化合物存储器。
虽然前述示例在一个或多个特定应用中说明了本发明实施例的原理，但是对于本领域普通技术人员而言显而易见的是，可以在不运用发明创造能力且不脱离本公开的原理和概念的情况下对形式、使用和实现细节进行多种修改。

Claims (26)

1.一种存储器设备，包括：
存储器单元的阵列；以及
存储器控制器，其具有：
用于接收对所述存储器单元的阵列内的存储器单元进行编程的请求的单元；
用于基于所述存储器单元的存取极性、所述存储器单元的先前写入周期的数量以及所述存储器单元与所述存储器单元的阵列内的字线/位线解码器之间的电气距离来针对编程设定脉冲选择电流幅度和所述电流幅度的持续时间的单元；以及
用于响应于所述请求而启动所述编程设定脉冲以对所述存储器单元的阵列内的所述存储器单元进行编程的单元，其中，所选择的电流幅度和所选择的所述电流幅度的持续时间在所述编程设定脉冲期间被施加。
2.如权利要求1所述的存储器设备，其中，所述存储器控制器还包括：
用于基于所述存取极性、所述先前写入周期的数量以及所述电气距离来针对多阶段编程设定脉冲的终止阶段选择所述电流幅度和所述电流幅度的持续时间的单元，其中，所选择的电流幅度和所选择的所述电流幅度的持续时间在所述多阶段编程设定脉冲的终止阶段期间被施加。
3.如权利要求1所述的存储器设备，其中，所述存储器控制器还包括：
用于基于所述存取极性、所述先前写入周期的数量以及所述电气距离来针对矩形编程设定脉冲选择所述电流幅度和所述电流幅度的持续时间的单元，其中，所选择的电流幅度和所选择的所述电流幅度的持续时间在所述矩形编程设定脉冲期间被施加。
4.如权利要求1所述的存储器设备，其中，所述存储器控制器还包括：
用于当所述存储器单元的存储器地址与正极性平台相关联时确定所述存储器单元的存取极性为正的单元；
用于当所述存储器单元的存储器地址与负极性平台相关联时确定所述存储器单元的存取极性为负的单元；以及
用于根据所述存取极性为正或所述存取极性为负来选择在所述编程设定脉冲期间的所述电流幅度和所述电流幅度的持续时间的单元。
5.如权利要求4所述的存储器设备，其中，所述存储器控制器还包括：用于当所述存储器单元的存取极性为负时，针对所述编程设定脉冲选择与当所述存储器单元的存取极性为正时相比增加的电流幅度和增加的所述电流幅度的持续时间的单元。
6.如权利要求1所述的存储器设备，其中，所述存储器控制器还包括：
用于确定所述存储器单元的先前写入周期的数量的单元；以及
用于取决于所述存储器单元的先前写入周期的数量来针对所述编程设定脉冲选择增加的电流幅度或降低的电流幅度的单元。
7.如权利要求1所述的存储器设备，其中，所述存储器控制器还包括：
用于确定所述存储器单元与所述存储器单元的阵列内的所述字线/位线解码器之间的所述电气距离的单元；以及
用于根据所述存储器单元与所述字线/位线解码器之间的所述电气距离小于限定的阈值或大于限定的阈值来针对所述编程设定脉冲选择所述电流幅度的单元。
8.如权利要求7所述的存储器设备，其中，所述存储器控制器还包括：
用于当所述存储器单元与所述字线/位线解码器之间的所述电气距离大于所述限定的阈值从而指示所述存储器单元位于相对远离所述字线/位线解码器处时，针对所述编程设定脉冲选择降低的电流幅度的单元；或者
用于当所述存储器单元与所述字线/位线解码器之间的所述电气距离小于所述限定的阈值从而指示所述存储器单元位于相对接近所述字线/位线解码器处时，针对所述编程设定脉冲选择增加的电流幅度的单元。
9.如权利要求1所述的存储器设备，其中，所述存储器控制器还包括：用于启动用于存储器堆栈的所述编程设定脉冲的单元，所述存储器堆栈包括可编程存储器元件(PM)和选择设备(SD)。
10.如权利要求1所述的存储器设备，其中，所述编程设定脉冲的所述电流幅度和所述电流幅度的持续时间是能够取决于所述存储器单元的存取极性、所述存储器单元的先前写入周期的数量以及所述存储器单元与所述存储器单元的阵列内的字线/位线解码器之间的所述电气距离而改变的。
11.如权利要求1所述的存储器设备，其中，所述编程设定脉冲是多阶段编程设定脉冲。
12.如权利要求1所述的存储器设备，其中，所述编程设定脉冲是矩形编程设定脉冲。
13.如权利要求1所述的存储器设备，其中，所述存储器单元的阵列包括相变存储器。
14.如权利要求1所述的存储器设备，其中，所述存储器单元的阵列包括单个非晶硫属化合物存储器。
15.一种用于启动编程设定脉冲以对存储器单元进行编程的方法，所述方法包括：
在存储器设备中的控制器处，接收对所述存储器设备中的存储器单元的阵列内的存储器单元进行编程的请求；
在所述控制器处，基于所述存储器单元的存取极性、所述存储器单元的先前写入周期的数量以及所述存储器单元与所述存储器单元的阵列内的字线/位线解码器之间的电气距离，针对编程设定脉冲选择电流幅度和所述电流幅度的持续时间；以及
在所述控制器处，响应于所述请求而启动所述编程设定脉冲，以对所述存储器单元的阵列内的所述存储器单元进行编程，其中，所选择的电流幅度和所选择的所述电流幅度的持续时间在所述编程设定脉冲期间被施加。
16.如权利要求15所述的方法，还包括：
基于所述存取极性、所述先前写入周期的数量以及所述电气距离，针对多阶段编程设定脉冲的终止阶段选择所述电流幅度和所述电流幅度的持续时间，其中，所选择的电流幅度和所选择的所述电流幅度的持续时间在所述多阶段编程设定脉冲的终止阶段期间被施加。
17.如权利要求15所述的方法，还包括：
基于所述存取极性、所述先前写入周期的数量以及所述电气距离，针对矩形编程设定脉冲选择所述电流幅度和所述电流幅度的持续时间，其中，所选择的电流幅度和所选择的所述电流幅度的持续时间在所述矩形编程设定脉冲期间被施加。
18.如权利要求15所述的方法，还包括：
当所述存储器单元的存储器地址与正极性平台相关联时，确定所述存储器单元的存取极性为正；
当所述存储器单元的存储器地址与负极性平台相关联时，确定所述存储器单元的存取极性为负；以及
根据所述存取极性为正或所述存取极性为负，选择在所述编程设定脉冲期间的所述电流幅度和所述电流幅度的持续时间。
19.如权利要求18所述的方法，还包括：当所述存储器单元的存取极性为负时，针对所述编程设定脉冲选择与当所述存储器单元的存取极性为正时相比增加的电流幅度和增加的所述电流幅度的持续时间。
20.如权利要求15所述的方法，还包括：
确定所述存储器单元的先前写入周期的数量；以及
取决于所述存储器单元的先前写入周期的数量，针对所述编程设定脉冲选择增加的电流幅度或降低的电流幅度。
21.如权利要求15所述的方法，还包括：
确定所述存储器单元与所述存储器单元的阵列内的所述字线/位线解码器之间的所述电气距离；以及
根据所述存储器单元与所述字线/位线解码器之间的所述电气距离小于限定的阈值或大于限定的阈值，针对所述编程设定脉冲选择所述电流幅度。
22.如权利要求21所述的方法，还包括：
当所述存储器单元与所述字线/位线解码器之间的所述电气距离大于所述限定的阈值从而指示所述存储器单元位于相对远离所述字线/位线解码器处时，针对所述编程设定脉冲选择降低的电流幅度；或者
当所述存储器单元与所述字线/位线解码器之间的所述电气距离小于所述限定的阈值从而指示所述存储器单元位于相对接近所述字线/位线解码器处时，针对所述编程设定脉冲选择增加的电流幅度。
23.如权利要求15所述的方法，其中，所述编程设定脉冲是多阶段编程设定脉冲。
24.如权利要求15所述的方法，其中，所述编程设定脉冲是矩形编程设定脉冲。
25.如权利要求15所述的方法，其中，所述存储器单元的阵列包括相变存储器。
26.如权利要求15所述的方法，其中，所述存储器单元的阵列包括单个非晶硫属化合物存储器。
CN201910148338.4A 2018-03-30 2019-02-28 针对存储器设备定制编程脉冲期间的电流幅度和持续时间 Pending CN110322909A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/942,329 US10360977B2 (en) 2018-03-30 2018-03-30 Tailoring current magnitude and duration during a programming pulse for a memory device
US15/942,329 2018-03-30

Publications (1)

Publication Number Publication Date
CN110322909A true CN110322909A (zh) 2019-10-11

Family

ID=65229814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910148338.4A Pending CN110322909A (zh) 2018-03-30 2019-02-28 针对存储器设备定制编程脉冲期间的电流幅度和持续时间

Country Status (3)

Country Link
US (2) US10360977B2 (zh)
EP (1) EP3547318B1 (zh)
CN (1) CN110322909A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10360977B2 (en) * 2018-03-30 2019-07-23 Intel Corporation Tailoring current magnitude and duration during a programming pulse for a memory device
KR20200120788A (ko) * 2019-04-11 2020-10-22 에스케이하이닉스 주식회사 저항 변화 메모리 장치
US11158358B2 (en) 2019-07-22 2021-10-26 Micron Technology, Inc. Adaptive write operations for a memory device
US10943657B1 (en) * 2019-08-19 2021-03-09 Micron Technology, Inc. Mitigation of voltage threshold drift associated with power down condition of non-volatile memory device
KR20210036457A (ko) 2019-09-25 2021-04-05 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작방법
US11100984B2 (en) 2020-01-21 2021-08-24 Intel Corporation Non volatile cross point memory having word line pass transistor with multiple active states
US11735276B2 (en) * 2021-06-28 2023-08-22 Micron Technology, Inc. Programming techniques for polarity-based memory cells

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408804B2 (en) * 2005-03-31 2008-08-05 Sandisk Corporation Systems for soft programming non-volatile memory utilizing individual verification and additional soft programming of subsets of memory cells
US7570520B2 (en) * 2006-12-27 2009-08-04 Sandisk Corporation Non-volatile storage system with initial programming voltage based on trial
US7551482B2 (en) * 2006-12-27 2009-06-23 Sandisk Corporation Method for programming with initial programming voltage based on trial
US7564715B2 (en) * 2007-02-20 2009-07-21 Sandisk Corporation Variable initial program voltage magnitude for non-volatile storage
KR101866293B1 (ko) * 2011-08-23 2018-06-14 삼성전자주식회사 라이트 신호 생성 회로 및 이를 포함하는 가변 저항 메모리 장치, 그 구동 방법
US9601193B1 (en) * 2015-09-14 2017-03-21 Intel Corporation Cross point memory control
US10360977B2 (en) * 2018-03-30 2019-07-23 Intel Corporation Tailoring current magnitude and duration during a programming pulse for a memory device
US10553286B2 (en) * 2018-09-28 2020-02-04 Intel Corporation Tailoring timing offsets during a programming pulse for a memory device

Also Published As

Publication number Publication date
US10360977B2 (en) 2019-07-23
EP3547318A1 (en) 2019-10-02
US20190043576A1 (en) 2019-02-07
EP3547318B1 (en) 2022-02-09
US20190348114A1 (en) 2019-11-14
US10796761B2 (en) 2020-10-06

Similar Documents

Publication Publication Date Title
CN110322909A (zh) 针对存储器设备定制编程脉冲期间的电流幅度和持续时间
US10043576B2 (en) Phase change memory devices and systems having reduced voltage threshold drift and associated methods
US10915791B2 (en) Storing and retrieving training data for models in a data center
US10910052B2 (en) Material implication operations in memory
CN108154894B (zh) 电子设备
US11854634B2 (en) Selectable trim settings on a memory device
US10553286B2 (en) Tailoring timing offsets during a programming pulse for a memory device
KR20140142316A (ko) 다기능 저항 변화 메모리 셀 및 이를 포함하는 장치
US10210932B2 (en) Electronic device with semiconductor memory having variable resistance elements for storing data and associated driving circuitry
KR102465169B1 (ko) 전자 장치
US10430108B2 (en) Concurrent copying of first and second subsets of pages from media such as SLC NAND to media such as QLC or MLC NAND for completion of copying of data
CN107533864A (zh) 相变存储器电流
US20240161846A1 (en) Trim setting determination for a memory device
CN104778974A (zh) 串行存储器装置向外部主机通知内部自计时操作的完成
WO2019090025A1 (en) Configurable trim settings on a memory device
US20170192711A1 (en) Encoding data within a crossbar memory array
US7826280B2 (en) Integrated circuit and method for reading the content of a memory cell
KR20190138702A (ko) 설정된 마진을 기준으로 메모리의 리프레시
US20190042137A1 (en) Memory device with separate memory controllers for program/erase and read operations
KR102371039B1 (ko) 메모리에서의 감지 동작
US12002510B2 (en) Program current controller and sense circuit for cross-point memory devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination