CN107533864A - 相变存储器电流 - Google Patents

相变存储器电流 Download PDF

Info

Publication number
CN107533864A
CN107533864A CN201680024445.0A CN201680024445A CN107533864A CN 107533864 A CN107533864 A CN 107533864A CN 201680024445 A CN201680024445 A CN 201680024445A CN 107533864 A CN107533864 A CN 107533864A
Authority
CN
China
Prior art keywords
memory cell
selection
current
current source
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680024445.0A
Other languages
English (en)
Other versions
CN107533864B (zh
Inventor
M·J·陶布
S·K·古丽亚尼
K·潘加尔
R·W·曾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107533864A publication Critical patent/CN107533864A/zh
Application granted granted Critical
Publication of CN107533864B publication Critical patent/CN107533864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本公开内容涉及相变存储器电流。一种装置包括存储器控制器，该存储器控制器包括字线(WL)控制模块和位线(BL)控制模块，该存储器控制器用于启动对存储器单元的选择。该装置还包括减轻模块，用于配置第一线路选择逻辑以减少存储器单元的瞬态能量消耗，该瞬态能量与选择存储器单元相关。

Description

相变存储器电流
技术领域
本公开内容涉及相变存储器电流。
背景技术
相变存储器是通常将硫族元素化物材料用于存储元件的存储器件。存储元件是实际储存信息的单元。在操作中，相变存储器通过在非晶相和晶相之间改变存储元件的相来在存储元件上储存信息。硫族元素化物材料可以呈现出晶相或非晶相，呈现出低电导率或高电导率。通常，非晶相具有低电导率(高阻抗)并且与复位状态(逻辑零)相关联，而晶相具有高电导率(低阻抗)并且与置位状态(逻辑一)相关联。存储元件可以被包括在存储器单元中，存储器单元还包括选择器，即，耦合到存储元件的选择器件。选择器件被配置为便于将多个存储元件组合成阵列。
相变存储器单元可以布置在包括被布置在网格中的行地址线和列地址线的交叉点存储器阵列中。分别被称为字线(WL)和位线(BL)的行地址线和列地址线在网格的形成中交叉，并且每个存储器单元在WL和BL交叉处(即，交叉点)耦合在WL和BL之间。应当注意，行和列是用于提供对WL和BL在交叉点存储器中的布置的定性描述的便利术语。
可以通过向存储器单元处交叉的WL和BL施加偏置电压来选择存储器单元。存储器单元两端的产生的存储器单元差分偏置电压被配置为大于存储器单元的阈值选择电压。对于读操作，阈值选择电压通常大于最大置位电压并且小于最小复位电压。对于写操作，即编程操作，阈值选择电压通常大于最大复位电压。
在读取操作中，存储元件两端的差分偏置电压被配置为大于存储元件的最大置位电压并且小于最小复位电压。作为响应，取决于存储元件是处于晶态(置位)还是非晶态(复位)，目标存储元件可以或者可以不“回跳(snap back)”。回跳是复合存储元件的特性，其导致存储元件的电导率的突然(例如，大约几十皮秒)增大(和对应的电阻降低)。耦合到存储元件的读出电路(sense circuit)被配置为在读出时间间隔中检测回跳的存在或不存在。于是，回跳的存在可以被解释为逻辑一，并且回跳的不存在被解释为逻辑零。
在编程操作期间，差分偏置电压可以在存储器单元两端保持足以使存储元件回跳的第一时间段。然后可以在第二时间段中控制通过存储元件的电流，以将存储元件从非晶态转变为晶态或从晶态转变为非晶态。
附图说明
根据以下对符合所要求保护的主题的实施例的具体描述，所要求保护的主题的特征和优点将变得显而易见，应当参考附图来考虑该描述，在附图中：
图1示出了符合本公开内容的若干实施例的系统框图；
图2示出了符合本公开内容的各个实施例的示例性电流路径框图；
图3A示出了符合本公开内容的一个实施例的一个示例性存储器单元电流路径框图；
图3B示出了图3A的电流路径框图的示例性时序图；
图4A示出了符合本公开内容的一个实施例的简化的存储器单元电流路径框图；
图4B是与图4A的电流路径相关的晶体管输出特征波形的图；以及
图5示出了符合本公开内容的各个实施例的用于控制通过存储器单元的电流的操作的流程图。
虽然以下具体实施方式将参考说明性实施例，但是对于本领域技术人员而言，其许多替代、修改和变型将是显而易见的。
具体实施方式
当回跳发生时，与存储器单元相关联的电阻在大约几十皮秒的时间间隔内突然减小，例如从大致开路到有限电阻。在回跳之前，可以将选定的WL、选定的BL、相关联的电容和/或读出电路充电到相应的偏置电压。当发生回跳时，存储器单元中的电阻变化产生电流路径，其允许瞬态电流经由存储器单元在选定的WL和选定的BL之间流动。刚好在回跳之后电流是最大的，因为电容开始充电(或放电)导致随时间衰减的电流尖峰(即，瞬态电流)。因此，瞬态电流具有与电流路径中的阻抗特别相关的峰值幅度和持续时间。由存储器单元消耗的能量的量与峰值电流(即，最大瞬态电流)和瞬态电流的衰减速率有关。这样的电流尖峰可能会损坏存储器单元，导致存储器单元在置位或复位状态写入操作期间不能正确置位或复位，增大存储器单元阈值电压，使得存储器单元状态将被读取为复位状态(在读取操作期间不存在回跳)和/或引起相邻存储器单元的热扰动。
消耗的最大能量可以通过增加电流路径中的电阻来减小和/或限制。增加电阻以限制消耗的能量可能导致将稳态电流限制在小于保持电流(维持所选定的存储器单元的最小电流)的值。当存储器单元电流小于保持电流时，存储器单元可能会振荡，在选定和未选定之间循环。增加电流路径中的电阻以限制消耗的能量可能会导致存储器单元两端的相同差分偏置电压的编程电流减小。这种减小的编程电流可能会降低编程效率并且可能以增加的电阻消耗相对更多的编程电流。
概括而言，本公开内容描述了被配置为控制通过相变存储器中的选定存储器单元的电流的系统和方法。该系统和方法被配置为通过减少作为时间的函数的瞬态电流来减少在存储器单元选择期间由存储器单元消耗的能量。该方法和系统还被配置为将选定存储器单元的稳态电流维持在处于该存储器单元的保持电流或者高于该保持电流。该方法和系统被配置为配置线路选择逻辑以减少由存储器单元选择而触发的电压变化。然后，该减小的电压变化可能导致瞬态电流的持续时间的对应减小，从而导致在存储器单元的选择期间所消耗的能量的减小。该方法和系统还被配置为将线路选择逻辑配置为允许在存储器访问操作(即，读取和/或写入)期间相对较大的电流。该系统和方法被配置为在存储器单元选择电流瞬变期间增加选定的存储器单元电流路径的电阻，并且减小在读取和/或编程期间选定的存储器单元电流路径的电阻。
该系统可以包括第一电流源(Iselection源)和第二电流源(Ipulse源)。Iselection源被配置为为选定存储器单元提供大于或等于最小保持电流Ihold的电流。Ihold是被配置为将选定存储器单元维持在选定状态的电流量。Ipulse源被配置为向存储器单元电流路径提供脉冲电流(Ipulse)。脉冲电流对应于存储器访问电流，并且可以包括读取和/或编程电流。
图1示出了符合本公开内容的若干实施例的系统框图100。系统100包括处理器102、存储器控制器104和存储器阵列106。处理器102通过总线108耦合到存储器控制器104。处理器102可以向存储器控制器104提供存储器访问请求(即，读取和/或写入请求)，包括存储器地址和/或相关联的数据，并且可以从存储器控制器104接收读取数据。应当注意，简化了系统100以便于说明和描述。
存储器阵列106对应于相变交叉点存储器的至少一部分，并且包括多条字线115、多条位线117和多个存储器单元，例如存储器单元107。每个存储器单元在字线(“WL”)和位线(“BL”)的交叉点处耦合在WL和BL之间。每个存储器单元包括被配置为储存信息的存储元件，并且可以包括耦合到存储元件的存储器单元选择器件。选择器件可以包括双向阈值开关、二极管、双极结型晶体管、场效应晶体管等。存储器阵列106被配置为储存二进制数据并且可被写入(即，编程)或从中读取。
存储器控制器104包括存储器控制器模块110、WL控制模块114和BL控制模块116。存储器控制器模块110被配置为执行与存储器控制器104相关联的操作。例如，存储器控制器模块110可以管理与处理器102的通信。存储器控制器模块110可以被配置为识别与每个接收到的存储器地址相关联的一个或多个目标WL。存储器控制器模块110被配置为至少部分地基于所识别的目标WL来管理WL控制模块114和BL控制模块116的操作。
WL控制模块114可以包括减轻模块(mitigation module)120。在一些实施例中，WL控制模块114可以包括读出模块126。WL控制模块114被配置为从存储器控制器模块110接收目标WL地址并且选择一条或多条WL用于读取和/或写入操作。WL控制模块114可以被配置为通过将VSEL WL(即，WL选择偏置电压)耦合到目标WL来选择目标WL。WL控制模块114可以耦合到包括在存储器阵列106中的多条WL 115。每条WL可以耦合到对应于多条BL 117的多个存储器单元。
BL控制模块116可以包括减轻模块124和/或读出模块126。BL控制模块116被配置为选择一条或多条BL用于读取和/或写入操作。BL控制模块116可以被配置为通过将VSEL BL(即，BL选择偏置电压)耦合到目标BL来选择目标BL。
减轻模块120和/或减轻模块124被配置为通过调整电流路径中的电流路径电阻来减少和/或最小化在通过存储器单元107的选择期间由存储器单元(例如，存储器单元107)消耗的瞬态能量，所述电流路径将BL控制模块116经由存储器单元107耦合到WL控制模块114。例如，减轻模块120和/或减轻模块124可以被配置为调整到第一线路选择逻辑的第一线路选择控制输入和/或到第二线路选择逻辑的第二线路选择控制输入，以配置相应的选择逻辑以减少存储器单元选择期间的瞬态能量消耗，如本文所述。相应的经调整的线路选择控制输入可以被配置为增加电流路径电阻并减小相关的电压摆动以减少存储器单元选择期间的瞬态能量消耗。在另一示例中，减轻模块120和/或减轻模块124可以被配置为调整到第一线路选择逻辑的第一线路选择控制输入(例如，电压)和/或到第二线路选择逻辑的第二线路选择控制输入(例如，电压)，以配置相应的选择逻辑以减小存储器单元编程期间的电流路径电阻并增大可允许电流。增大可允许电流被配置为有助于加热存储器单元，所述加热与存储器单元编程相关。如本文所述，减轻模块120和/或减轻模块124可以均包括Iselection电流源和/或Ipulse电流源。
图2示出了符合本公开内容的各个实施例的示例性电流路径框图200。电流路径200包括存储器单元107、第一线路选择逻辑202、第二线路选择逻辑204、线路路径电容208、第一线路212和第二线路214。电流路径200可以包括源选择逻辑206、选择电流源220和脉冲电流源222。脉冲电流源222被配置为提供存储器访问电流Ipulse。存储器单元107通过第一线路212耦合到第一线路选择逻辑202，并通过第二线路214耦合到第二线路选择逻辑204。
选择逻辑202、204、206和/或电流源220、222可以包括在图1的存储器控制器104和减轻模块120和/或减轻模块124中。WL控制模块114和/或BL控制模块116于是可以被配置为向选择逻辑202、204和/或206提供控制输入，如本文所述。
为了便于说明和描述，简化了示例性电流路径200。例如，没有明确示出全局WL和全局BL。线路212、214对应于局部线路(即，分别对应于局部WL和局部BL，或分别对应于局部BL和局部WL)。线路路径电容208与全局WL或全局BL相关，并且可以与读出电路相关，如本文所述。
在实施例中，第一线路212可以对应于WL，并且第二线路214可以对应于BL。在另一个实施例中，第一线路212可以对应于BL，而第二线路可以对应于WL。第一线路选择逻辑202和第二线路选择逻辑204被配置为通过提供大于或等于存储器单元的阈值电压的在存储器单元107两端的差分偏置电压来选择目标存储器单元107。例如，第一线路选择逻辑202可以被配置为将第一线路212及因此的存储器单元107耦合到第一偏置电压，并且第二线路选择逻辑204可以被配置为将第二线路214及因此的存储器单元107耦合到第二偏置电压。存储器单元107两端的所产生的差分偏置电压于是可以对应于第一偏置电压和第二偏置电压之间的差。第一线路选择逻辑202和第二线路选择逻辑204可以包括但不限于晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)、双极结型晶体管(BJT)等)、开关等。
线路路径电容208可以包括与第一线路选择逻辑202和源选择逻辑206之间的路径相关联的一个或多个电容(例如，寄生电容)。例如，线路路径电容208可以包括一个或多个局部(WL或BL)电容、全局线路(WL或BL)电容和/或与读出电路、编程选择电路和/或编程电路相关联的电容。线路路径电容208还可以包括不同于WL电容和/或BL电容的电容。启动存储器单元107的选择可以包括将线路路径电容208充电到与第一偏置电压相关的电荷和电压。如果存储器单元107响应于被选择而回跳，则瞬态电流可以经由节点Vx流到线路路径电容208，直到达到稳态电压(和电荷)。瞬态电流包括通过存储器单元的电流Icell。
第一线路选择逻辑202被配置为接收第一线路选择控制输入，第二线路选择逻辑204被配置为接收第二线路选择控制输入。第一线路选择控制输入和/或第二线路选择控制输入可以从图1的减轻模块120和/或减轻模块124接收。例如，对于对应于MOSFET的线路选择逻辑202、204，控制输入对应于栅极电压。继续该示例，第一线路选择控制输入(电压)减去电压Vx对应于第一线路选择逻辑202的栅极-源极偏置电压VGS。调整第一线路选择控制输入可以增大或减小第一线路选择逻辑202的漏极-源极电阻(RDS)。通过第一线路选择逻辑202的电流对应于存储器单元107电流Icell。调整第一线路选择控制输入可以增大或减小选择期间Vx的变化(ΔVx)。例如，对于ΔVx＝Vxf-Vxi，其中，Vxi是刚好在回跳之前的Vx处的电压，Vxf是回跳之后的Vx处的稳态电压，相对较大的RDS可以对应于相对较小的ΔVx，并且相对较小RDS可以对应于相对较大的ΔVx。电容器(例如，线路路径电容208)上的电荷Q为Q＝C*V，其中，C为电容，V为电压。电容器两端的电压变化对应于电荷的变化，即ΔQ＝C*ΔV。相对较小的ΔVx于是对应于相对较小的电荷变化ΔQ。相对较小的电荷变化于是可以对应于第一线路212上的瞬态电压，与相对较大的ΔQ(和对应的相对较大的ΔVx)相比，相对较快地达到稳态值。相对较快地达到稳态的线路212上的电压于是可以对应于存储器单元107在选择瞬变期间的相对较少的能量消耗。因此，至少部分地基于被施加到第一线路选择逻辑202的偏置电压，Vx可以被第一线路选择逻辑202约束。换言之，减小偏置电压可以增加漏极-源极电阻，导致在线路路径电容208上的电压从其在存储器单元回跳之前的值的相对较小的变化。于是相对较小的电压变化可以对应于相对较短的持续时间电流瞬变和存储器单元的相对较少的能量消耗。
源选择逻辑206被配置为将第一电流源220或第二电流源222耦合到第一线路选择逻辑202和线路路径电容208。源选择逻辑206可以包括但不限于一个或多个晶体管(例如，MOSFET、BJT等)、开关等。电流源220、222可以包括但不限于电流镜、恒流源等。电流源220、222可以包括例如被偏置以提供可以与负载无关的相应电流的一个或多个晶体管。源选择逻辑206被配置为接收源选择控制输入。源选择控制输入被配置为控制源选择逻辑206和相关联的耦合和/或解耦合，如本文所述。
选择电流源220被配置为在电流瞬变之后(即，稳定状态期间)向存储器单元107提供选择电流Iselection。稳态选择电流被配置为处于与存储器单元107相关联的最小保持电流(Ihold)或高于该最小保持电流。存储器单元的最小保持电流被配置为避免单元选择振荡。换言之，小于单元的Ihold的选择电流对应于小于Ihold的稳态Icell电流。当Icell小于Ihold时，存储器单元可能不保持被选定，并且存储器单元可能返回到其高阻抗状态，即可能会关断。在存储器单元关断之后，线路路径电容208于是可以充电到其初始预选值，存储器单元可以再次回跳，启动存储器单元电流瞬变，并且该循环可以重复。为了避免这种振荡，选择电流Iselection被配置为具有大于或等于Ihold的值。当Iselection大于或等于Ihold时，至少部分地由于Iselection，可以使选定的存储器单元保持被选定。因此，选择电流被配置为处于与稳定状态下的存储器单元107相关联的最小保持电流或高于该最小保持电流。
脉冲电流源Ipulse 222被配置为向选定的存储器单元107提供脉冲电流Ipulse。脉冲电流对应于存储器访问电流，并且可以包括读取电流和/或一个或多个编程电流。编程电流通常大于选择电流和/或读取电流。可以调整第一线路选择控制输入以减小在读取操作和/或编程操作之前和/或在其期间的与第一线路选择逻辑202相关联的电阻，并且增大通过第一线路选择逻辑202的可允许电流。相对较低的电阻可以通过消耗较少的能量(如，热)而相对更节能。相对较高的可允许电流被配置为有助于存储器访问操作。例如，对于对应于MOSFET的第一线路选择逻辑202，可以增加偏置电压VGS以减小RDS并增加可以流过第一线路选择逻辑202的电流量。
因此，可以控制第一线路选择逻辑202以减小与选择相关联的通过存储器单元107的作为时间(及因此的能量消耗)的函数的瞬态电流。Iselection电流源220和第一线路选择逻辑202被配置为在存储器单元107被选定时将Icell维持在处于Ihold或高于Ihold。可以进一步控制第一线路选择逻辑202以增大在读取操作和/或编程操作期间的Icell。
图3A示出了符合本公开内容的一个实施例的一个示例性存储器单元电流路径300框图。在该示例中，当选择存储器单元时，电流路径300的BL部分301被配置为相对较低的阻抗，并且WL部分303的阻抗被配置为在选择和/或存储器访问操作期间改变，即受控制，如本文所述。WL部分303还可以耦合到读出电路(未示出)。在另一个实施例中，当选择存储器单元时，电流路径的WL部分可以是相对较低的阻抗，可以控制BL部分的阻抗并且BL部分可以耦合到读出电路。在该实施例中，WL部分于是可以包括对应晶体管338、340的相应功能，并且BL部分于是可以包括对应元件306、320、322、336的相应功能。
电流路径300包括存储器单元307、局部WL(LWL)选择晶体管302、LWL 312、局部BL(LBL)选择晶体管304、LBL 314、线路路径电容308、源极选择逻辑306、Iselection电流源320和Ipulse电流源322。Iselection电流源320耦合到电压源HNVNN，并且Ipulse电流源322耦合到电压源HNVNN_RESET。HNVNN_RESET比HNVNN稍微更负一些，以最大化RESET电流容量。
在该示例300中，存储器单元307是存储器单元107的一个示例，LWL选择晶体管302对应于图2的第一线路选择逻辑202，LWL 312对应于第一线路212，LBL选择晶体管304对应于第二线路选择逻辑204，LBL 314对应于第二线路214，线路路径电容308对应于线路电容208，源选择逻辑306对应于源选择逻辑206，Iselection电流源320对应于Iselection电流源220，并且Ipulse电流源322对应于Ipulse电流源222。
电流路径300还包括全局WL(GWL)、GWL选择晶体管332、全局BL(GBL)、GBL选择晶体管334、电流源启用晶体管336、BL偏置晶体管338和BL监测晶体管340。BL监测晶体管340耦合到电源电压HPVPP。源选择逻辑306包括选择电流源启用晶体管321和脉冲电流源启用晶体管323。线路电容308包括与GWL相关联的电容cGWL，与读出电路相关联的电容cHNREG。
电流路径300的操作可以例如由图1的存储器控制器104和/或BL控制模块116控制。电流路径300被配置为示出选择和编程存储器单元307。通常，选择包括向LBL 314和LWL312施加偏置电压以在存储器单元307两端产生大于或等于存储器单元阈值电压的差分偏置电压。一旦选择了存储器单元307，就可以将编程电流施加到存储器单元307一段预定的持续时间以实现编程。当结合图3B考虑时，可以最好地理解电流路径300的操作。
图3B示出了与图3A的电流路径300框图相关联的示例性时序图350。时序图350包括作为时间的函数的电压波形和电流波形。电压波形和电流波形与选择存储器单元(例如，存储器单元307)以及对选定的存储器单元307执行存储器访问操作有关。时序图350包括LBL 314电压VLBL、LWL 312电压VLWL、VGWL和VHNREG电压、BL控制输入BLVDMONB、电流源启用输入MIREN、LWL 312选择控制输入电压LWLSEL、选择电流源320启用SELECT_MIREN、脉冲电流源启用PULSE_MIREN和单元电流Icell。应当注意，为了便于说明和描述，并不是所有可能与电流路径300相关联的控制输入信号都包括在时序图350中。
通常，为了选择存储器单元307，LBL 314可以通过BL偏置晶体管338、BL-VDMONB晶体管340、GBL选择晶体管334和LBL选择晶体管304的操作而被偏置到LBL选择电压VBL_SEL，并且LWL 312可以通过LWL选择晶体管302、GWL选择晶体管332、电流源启用晶体管336和源选择逻辑306的操作而被偏置到LWL选择电压VWL_SEL。VBL_SEL和VWL_SEL之间的差(即，差分偏置电压)被配置为大于或等于与存储器单元307相关联的阈值电压。
现在翻到图3B，首先，在时刻t0之前，VLBL、VHNREG、VGWL和VLWL处于或接近于零；BLVDMONB和SELECT_MIREN为高，MIREN和PULSE_MIREN为低。在该背景下，“低”和“高”是指控制输入信号电压。BLVDMONB高对应于未选择BL。SELECT_MIREN高对应于启用选择电流源320。MIREN和PULSE_MIREN低分别对应于电流源320和322未耦合到电流路径300，并且禁用脉冲电流源322。在时刻t0之前，通过存储器单元307的电流Icell处于或接近于零。到LWL选择晶体管302的控制输入LWLSEL为V_LO。V_LO被配置为将LWL选择晶体管302偏置(即，VGS＝V_LO-Vx)到小于最大偏置(即，不是完全接通)的电平。于是，小于最大值的VGS可以导致相比于相对较高的VGS的LWL 312与GWL之间增大的电阻(RDS)
在时刻t0，BLVDMONB从高转换为低，接通晶体管340，并将LBL 314和存储器单元307耦合到电压源HPVPP。VLBL开始向VLBL_SEL增大。在时刻t1，MIREN从低转换为高，接通晶体管336并将GWL耦合到选择电流源320。存储器单元307还可以经由LWL选择晶体管302和GWL耦合到选择电流源320。电压VHNREG、VGWL和VLWL开始向VWL_SEL斜降。在时刻t2，电压VHNREG、VGWL和VLWL达到VWL_SEL，VLBL继续向VBL_SEL斜升。
在时刻t3，VLBL减去VLWL(即，差分偏置电压)达到存储器单元307的阈值电压(VBL_SEL减去VWL_SEL)，存储器单元回跳，VLBL急剧下降。瞬态电流(Icell)开始流过存储器单元和LWL选择晶体管302。该瞬态电流由从零到时刻t3处的Imax的尖峰以及时刻t3和时刻t4之间的衰减来示出。瞬态电流(作为时间的函数)和由存储器单元307消耗的能量与LWL选择晶体管302的电阻和电压Vx(即，VGWL)从刚好在时刻t3之前到时刻t3与时刻t4之间的稳定状态的变化有关，如本文所述。换言之，针对LWLSEL＝V_LO(即，VGS<VGS最大值)，存储器单元307消耗的能量小于LWL选择晶体管302的针对最大VGS消耗的能量。
在时刻t3和时刻t4之间的时间间隔期间，VLBL、VHNREG、VGWL和VLWL增大到相应的稳态值，Icell减小到稳态值。VLBL和VLWL的增大以与线路路径电容308、与LWL和LBL相关联的其它寄生电容以及LWL选择晶体管302的电阻相关的时间常数而发生。VHNREG和VGWL的增大，即ΔVx，与LWLSEL和LWL选择晶体管302的对应偏置电压VGS相关。Icell的减小以与线路路径电容308和与LWL和LBL相关联的其它寄生电容、LWL选择晶体管302的电阻和ΔVx相关的时间常数发生。换言之，对于LWLSEL＝V_LO，Icell的减小相对较快，导致相比于例如LWLSEL＝V_HI，在选择瞬变期间存储器单元307的相对较少的能量消耗。
在时刻t4，电压VLBL、VHNREG、VGWL和VLWL和电流Icell已经达到相应的稳态值。与线路路径电容308相关的稳态电压(即，VHNREG和VGWL)可以小于LWL 312的稳态电压VLWL。例如，等于V_HI的LWLSEL可以对应于最小RDS和通过晶体管302的最大可允许电流(IDS)。IDS对应于Icell。V_LO小于V_HI，当LWLSEL等于V_HI时与IDS相比，等于V_LO的LWLSEL因此可以对应于晶体管302的相对较高的RDS和相对较低的IDS。VWL与VHNREG和VGWL之间的电压差于是可以与IDS和RDS相关。即，Vx＝VGWL≈VHNREG，且VLWL与Vx相差LWL选择晶体管302两端的电压降。例如，对于在选择期间等于-3.6伏的VWL_SEL和等于V_HI(例如，0伏)的LWLSEL(即，Icell电流不受限)，VHNREG和VGWL可以到时刻t4时增大到大约-1伏，电压变化2.6伏。相反，对于在选择期间等于-3.6伏的VWL_SEL和等于V_LO(例如，-2伏)的LWLSEL(即，Icell受限)，VHNREG和VGWL可以到时刻t4时增大到大约-3伏，电压变化0.6伏。因此，相比于RDS相对较小，当RDS相对较高时，线路路径电容308可以经历相对较小的电荷和电压变化。小的电压变化对应于响应于时刻t3时的回跳而到线路径电容308较少的能量传送。
等于V_LO的LWLSEL被配置为在时刻t3和时刻t4之间的时间间隔期间限制通过存储器单元307的瞬态电流(从而限制能量消耗)。V_LO还可以被配置为保持Icell大于或等于存储器单元307的保持电流(Ihold)。换言之，V_LO对应于被配置为产生大于或等于Ihold的LWL选择晶体管302的IDS的偏置电压。因此，可以避免存储器单元307在选定和未选定之间的振荡。
在时刻t5，LWLSEL可以开始从V_LO向V_HI增大。增大的LWLSEL被配置为减小RDS并增大可允许IDS，预期将Ipulse施加到存储器单元307。当RDS减小时，VHNREG和VGWL也可以开始增大。在时刻t6，LWLSEL达到V_HI，晶体管302因而被配置为通过Ipulse电流。
在时刻t7，控制输入SELECT_MIREN从高转换为低，取消选定选择电流源320。控制输入PULSE_MIREN从低转换为高，启用Ipulse电流源322。Icell开始增大，VLWL开始减小，VHNREG和VGWL开始减小。Icell、VWL、VHNREG和VGWL的变化不是瞬时的，而是以非零的时间常数发生。该时间常数与线路电容308和存储器单元307的电阻有关。
因此，通过控制LWL选择晶体管(例如，晶体管302)的偏置电压，可以限制(即，减小)存储器单元选择能量消耗，存储器单元电流可以维持在处于或高于存储器单元的保持电流，可以增大可允许存储器单元电流以便于编程。存储器单元电流也可以与电流源320、322所提供的电流有关。
图4A示出了符合本公开内容的一个实施例的简化的存储器单元电流路径框图400。图4B是与图4A的电流路径相关的晶体管输出特征波形450的图。当一起考虑时，可以最佳地理解图4A和4B。
首先翻到图4A，简化的电流路径400对应于图3A的电流路径300。电流路径400包括存储器单元407、LWL选择晶体管402、选择电流源晶体管420和线路路径电容408。电流路径400被简化以突出显示第一线路选择逻辑(即，LWL选择晶体管402)和选择电流源(即，晶体管420)之间的相互作用。LWL选择晶体管402、选择电流源晶体管420和线路路径电容408在节点409处耦合。VX是与节点409相关联的电压。
例如，对于MOSFET的晶体管402和420，LWL选择晶体管402的源极在节点409处耦合到选择电流源晶体管420的漏极。LWL选择晶体管402的栅极被配置为接收控制输入LWLSEL，选择电流源晶体管420的栅极被配置为接收控制输入iSELECTION_BIAS。
在操作期间，节点409处的电压Vx与电流路径400的操作以及调整控制输入LWLSEL和iSELECTION_BIAS的影响有关。Vx与被施加到LWL选择晶体管402的偏置电压VGS和被施加到选择电流源晶体管420的偏置电压有关。选择电流源晶体管420被配置为电流镜，即电流与负载无关。
翻到图4B，图450包括针对晶体管402和420的偏置电压VGS范围的多个IDS相对于VDS波形。波形452对应于针对控制输入iSELECTION_BIAS的晶体管420的IDS相对于VDS。iSELECTION_BIAS对应于选择电流源晶体管420的目标工作偏置，即Iselection大于或等于Ihold。图450还包括针对VGS数值范围的LWL选择晶体管402的IDS波形，例如波形456、458。图450示出了对于IDS相对于VDS的波形的饱和区域460和线性(即，欧姆)区域462。图450包括饱和时IDS大于晶体管420IDS波形452的LWL选择晶体管402IDS波形，例如波形456，以及饱和时小于晶体管420IDS波形452的晶体管402IDS波形，例如波形458。图450还包括表示存储器单元407的Ihold的恒定电流线454。
当晶体管420饱和时，选择电流Iselection被配置为大于Ihold，以便保持存储器单元407被选定并避免振荡。LWLSEL类似地配置为将晶体管402偏置在Iselection处或之上，即在饱和时的选择晶体管波形452处或之上。对于大于或等于Iselection的负载电流IDS的偏置晶体管402被配置为避免晶体管402将Icell限制为小于Iselection，并且因此避免将Icell限制为小于Ihold。
在操作中，晶体管402被配置为在饱和区域460中工作，并且晶体管420可以或可以不在饱和区域460中工作。当晶体管402被偏置以使得晶体管402饱和并且在选择晶体管波形452处或之上工作时，晶体管420被配置为饱和，且Icell对应于Iselection。当晶体管402被偏置以使得晶体管402饱和并且在选择晶体管波形452之下工作时，晶体管420可以在线性区域462中工作(不再与负载无关)，并且Icell对应于晶体管402的IDS。
因此，iSELECTION_BIAS被配置为将晶体管420偏置以使得Iselection处于或高于Ihold。等于V_LO的LWLSEL被配置为在选择电流瞬变期间限制作为时间的函数的Icell(以及因此的能量消耗)，并且在瞬变之后(即，在稳态期间)维持Icell在处于或高于Ihold。
图5示出了符合本公开内容的各个实施例的用于控制通过存储器单元的电流的操作的流程图500。该操作可以例如由存储器控制器(例如，包括WL控制模块114、BL控制模块116、减轻模块120和/或减轻模块124的存储器控制器104)执行。流程图500示出了被配置为控制在存储器访问操作期间通过存储器单元的电流的示例性操作。具体地，流程图500示出了被配置为在选择期间限制通过存储器单元的瞬态电流、在读取和/或写入操作期间将通过选定的存储器单元的电流维持在处于或高于保持电流并且允许相对较高的电流的示例性操作，如本文所述。
流程图500的操作可以从操作502处开始。在操作504处，第一线路选择逻辑可以被配置为减少存储器单元的瞬态能量消耗。例如，可以通过调整到第一线路选择逻辑的第一线路选择控制输入以配置第一线路选择逻辑以增大电流路径电阻并减小相关电压摆动，以减少存储器单元选择期间的瞬态能量消耗，来减少存储器单元选择期间的瞬态能量消耗。因此，作为时间的函数的瞬态电流可以通过调整到第一线路选择逻辑的第一线路选择控制输入来被限制。可以在操作506处启用选择电流源。在操作508处可以启动对存储器单元的选择。在操作510处可以增加到存储器单元的可允许电流。例如，可以调整到第一线路选择逻辑的第一线路选择控制输入，以配置相应的选择逻辑以减小电流路径电阻并增大可允许电流。在操作512处可以向存储器单元提供脉冲电流。脉冲电流的值与相关联的存储器访问操作是读取还是写入(即，编程)操作有关。然后在操作514处程序流程可以继续。
因此，流程图500的操作被配置为控制在选择瞬态期间、在选择稳定状态期间和在存储器访问(例如，读取和/或编程)期间通过存储器单元的电流。
尽管图5示出了根据一个实施例的各个操作，但是应当理解，并非图5中所示的所有操作对于其它实施例都是必需的。实际上，在本文中充分设想到，在本公开内容的其它实施例中，图5所示的操作和/或本文所述的其它操作可以以任何附图中未具体示出的方式组合，但仍完全符合本公开内容。因此，针对在一幅附图中未确切示出的特征和/或操作的权利要求被认为在本公开内容的范围和内容之内。
如本文中的任何实施例中所使用的，术语“逻辑”和/或术语“模块”可以指代被配置为执行上述操作中的任何一个操作的应用、软件、固件和/或电路。软件可以具体化为在非暂时性计算机可读储存介质上记录的软件包、代码、指令、指令集和/或数据。固件可以具体化为在存储器件中被硬编码(例如，非易失性)的代码、指令或指令集和/或数据。
如本文中的任何实施例中所使用的，“电路”可以例如单独地或以任意组合包括硬连线电路、诸如包括一个或多个个体指令处理核的计算机处理器之类的可编程电路、状态机电路和/或储存由可编程电路执行的指令的固件。逻辑和/或模块可以共同地或单独地具体化为形成较大系统的一部分的电路，该较大系统例如是集成电路(IC)、专用集成电路(ASIC)、片上系统(SoC)、台式计算机、膝上型计算机、平板计算机、服务器、智能手机等的。
在一些实施例中，可以使用硬件描述语言来指定本文描述的各个模块和/或电路的电路和/或逻辑实施方式。例如，在一个实施例中，硬件描述语言可以符合或兼容实现本文所描述的一个或多个电路和/或模块的半导体制造的超高速集成电路(VHSIC)硬件描述语言(VHDL)。VHDL可以符合或兼容IEEE标准1076-1987、IEEE标准1076.2、IEEE1076.1、VHDL-2006的IEEE草案3.0、VHDL-2008的IEEE草案4.0和/或其它版本的IEEE VHDL标准和/或其它硬件描述标准。
因此，一种系统和方法，其被配置为控制通过相变存储器中的选定的存储器单元的电流。该系统和方法被配置为配置线路选择逻辑以减少存储器单元选择期间的瞬态能量消耗，同时将选定的存储器单元的稳态电流维持在处于或高于存储器单元的保持电流。该方法和系统被配置为配置线路选择逻辑，以限制在选择期间通过存储器单元的作为时间的函数的瞬态电流，并且允许在存储器访问操作(即，读取和/或写入)期间相对较大的电流。该系统和方法被配置为增大存储器单元选择电流瞬变期间选定的存储器单元电流路径的电阻，并且减小在读取和/或编程期间选定的存储器单元电流路径的电阻。
示例
本公开内容的示例包括主题材料，例如方法、用于执行方法的动作的模块、与控制通过存储器单元的电流有关的系统或装置、或设备，如下所述。
示例1
根据该示例，提供了一种装置。该装置包括存储器控制器，该存储器控制器包括字线(WL)控制模块和位线(BL)控制模块。存储器控制器用于启动对存储器单元的选择。该装置还包括减轻模块，用于配置第一线路选择逻辑以减少存储器单元的瞬态能量消耗，该瞬态能量与选择存储器单元相关。
示例2
该示例包括示例1的元件，其中，减轻模块还用于启用选择电流源以提供选择电流，该选择电流大于或等于与存储器单元相关联的保持电流。
示例3
该示例包括示例1的元件，其中，减轻模块还用于配置第一线路选择逻辑以增大去往存储器单元的可允许电流并启用脉冲电流源以向存储器单元提供脉冲电流，所述脉冲电流用于以下中的至少一个：从所述存储器单元读取和/或对所述存储器单元进行编程。
示例4
该示例包括根据示例1至3中任一项的元件，其中，第一线路选择逻辑用于选择字线。
示例5
该示例包括根据示例1至3中任一项的元件，其中，第一线路选择逻辑用于选择位线。
示例6
该示例包括示例2的元件，其中，选择电流源是恒流源。
示例7
该示例包括示例3的元件，其中，减轻模块用于在脉冲电流源被启用时禁用选择电流源。
示例8
该示例包括根据示例1至3中任一项的元件，其中，减少瞬态能量消耗包括减小由存储器单元选择所触发的电压变化。
示例9
该示例包括根据示例1至3中任一项的元件，其中，减少瞬态能量消耗包括增大选定的存储器单元电流路径的电阻。
示例10
该示例包括示例3的元件，其中，增大可允许电流包括减小选定的存储器单元电流路径的电阻。
示例11
该示例包括示例2的元件，其中，保持电流用于将选定的存储器单元保持在选定状态。
示例12
该示例包括根据示例1至3中任一项的元件，其中，第一线路选择逻辑包括晶体管。
示例13
该示例包括根据示例1至3中任一项的元件，其中，配置第一线路选择逻辑包括调整到第一线路选择逻辑的第一线路选择控制输入。
示例14
该示例包括根据示例1至3中任一项的元件，其中，该瞬态能量与线路路径电容相关。
示例15
该示例包括示例2的元件，其中，选择电流源是电流镜。
示例16
该示例包括示例2的元件，其中，选择电流源包括晶体管。
示例17
该示例包括根据示例1至3中任一项的元件，其中，第一线路选择逻辑用于选择字线，并且还包括第二线路选择逻辑，其用于选择位线，该位线包括在低阻抗路径中。
示例18
该示例包括根据示例1至3中任一项的元件，其中，第一线路选择逻辑用于选择位线，并且还包括第二线路选择逻辑，其用于选择字线，该字线包括在低阻抗路径中。
示例19
根据该示例，提供了一种方法。该方法包括由存储器控制器启动对存储器单元的选择；以及由减轻模块配置第一线路选择逻辑以减少存储器单元的瞬态能量消耗，该瞬态能量与选择存储器单元相关。
示例20
该示例包括示例19的元素，并且还包括由减轻模块启用选择电流源以提供选择电流，该选择电流大于或等于与存储器单元相关联的保持电流。
示例21
该示例包括示例19的元素，并且还包括由减轻模块配置第一线路选择逻辑以增大去往存储器单元的可允许电流；以及由减轻模块启用脉冲电流源以向存储器单元提供脉冲电流，所述脉冲电流用于以下中的至少一个：从所述存储器单元读取和/或对所述存储器单元进行编程。
示例22
该示例包括示例19的元素，其中，第一线路选择逻辑用于选择字线。
示例23
该示例包括示例19的元件，其中，第一线路选择逻辑用于选择位线。
示例24
该示例包括示例20的元素，其中，选择电流源是恒流源。
示例25
该示例包括示例21的元素，并且还包括当脉冲电流源被启用时由减轻模块禁用选择电流源。
示例26
该示例包括示例19的元素，其中，减少瞬态能量消耗包括减小由存储器单元选择触发的电压变化。
示例27
该示例包括示例19的元素，其中，减少瞬态能量消耗包括增大选定的存储器单元电流路径的电阻。
示例28
该示例包括示例21的元素，其中，增大可允许电流包括减小选定的存储器单元电流路径的电阻。
示例29
该示例包括示例20的元素，其中，保持电流用于将选定的存储器单元保持在选定状态。
示例30
该示例包括示例19的元素，其中，第一线路选择逻辑包括晶体管。
示例31
该示例包括示例19的元素，其中，配置第一线路选择逻辑包括调整到第一线路选择逻辑的第一线路选择控制输入。
示例32
该示例包括示例19的元素，其中，该瞬态能量与线路路径电容相关。
示例33
该示例包括示例20的元素，其中，选择电流源是电流镜。
示例34
该示例包括示例20的元素，其中，选择电流源包括晶体管。
示例35
该示例包括示例19的元素，其中，第一线路选择逻辑用于选择字线，并且还包括由第二线路选择逻辑选择位线，该位线包括在低阻抗路径中。
示例36
该示例包括示例19的元素，其中，第一线路选择逻辑用于选择位线，并且还包括由第二线路选择逻辑选择字线，该字线包括在低阻抗路径中。
示例37
根据该示例，提供了一种系统。该系统包括处理器；交叉点存储器阵列和存储器控制器。交叉点存储器阵列包括存储器单元、字线(WL)和位线(BL)。存储器单元耦合在字线与位线之间。存储器控制器用于启动对目标存储器单元的选择。存储器控制器包括WL控制模块和BL控制模块以及减轻模块。减轻模块用于配置第一线路选择逻辑以减少存储器单元的瞬态能量消耗，该瞬态能量与选择存储器单元相关。
示例38
该示例包括示例37的元素，其中，减轻模块还用于启用选择电流源以提供选择电流，该选择电流大于或等于与存储器单元相关联的保持电流。
示例39
该示例包括示例37的元素，其中，减轻模块还用于配置第一线路选择逻辑以增大去往存储器单元的可允许电流并启用脉冲电流源以向存储器单元提供脉冲电流，所述脉冲电流用于以下中的至少一个：从所述存储器单元读取和/或对所述存储器单元进行编程。
示例40
该示例包括根据示例37至39中任一项的元素，其中，第一线路选择逻辑用于选择字线。
示例41
该示例包括根据示例37至39中任一项的元素，其中，第一线路选择逻辑用于选择位线。
示例42
该示例包括示例38的元素，其中，选择电流源是恒流源。
示例43
该示例包括示例39的元素，其中，减轻模块用于当脉冲电流源被启用时禁用选择电流源。
示例44
该示例包括根据示例37至39中任一项的元素，其中，减少瞬态能量消耗包括减小由存储器单元选择触发的电压变化。
示例45
该示例包括根据示例37至39中任一项的元素，其中，减少瞬态能量消耗包括增大选定的存储器单元电流路径的电阻。
示例46
该示例包括示例39的元素，其中，增大可允许电流包括减小选定的存储器单元电流路径的电阻。
示例47
该示例包括示例38的元素，其中，保持电流用于将选定的存储器单元保持在选定状态。
示例48
该示例包括根据示例37至39中任一项的元素，其中，第一线路选择逻辑包括晶体管。
示例49
该示例包括根据示例37至39中任一项的元素，其中，配置第一线路选择逻辑包括调整到第一线路选择逻辑的第一线路选择控制输入。
示例50
该示例包括根据示例37至39中任一项的元素，其中，该瞬态能量与线路路径电容相关。
示例51
该示例包括示例38的元素，其中，选择电流源是电流镜。
示例52
该示例包括示例38的元素，其中，选择电流源包括晶体管。
示例53
该示例包括根据示例37至39中任一项的元素，其中，第一线路选择逻辑用于选择字线并且还包括第二线路选择逻辑，其用于选择位线，该位线包括在低阻抗路径中。
示例54
该示例包括根据示例37至39中任一项的元素，其中，第一线路选择逻辑用于选择位线，并且还包括第二线路选择逻辑，其用于选择字线，该字线包括在低阻抗路径中。
示例55
一种系统，包括至少一个设备，其被布置为执行示例19至36中任一项所述的方法。
示例56
一种设备，包括用于执行示例19至36中任一项所述的方法的模块。
本文已经描述了各个特征、方面和实施例。如本领域技术人员将理解的，特征、方面和实施例易于彼此组合以及变化和修改。因此，本公开内容应被认为包含这样的组合、变化和修改。

Claims (23)

1.一种装置，包括：
存储器控制器，所述存储器控制器包括字线(WL)控制模块和位线(BL)控制模块，所述存储器控制器用于启动对存储器单元的选择；以及
减轻模块，所述减轻模块用于配置第一线路选择逻辑以减少所述存储器单元的瞬态能量消耗，所述瞬态能量与选择所述存储器单元相关。
2.根据权利要求1所述的装置，其中，所述减轻模块还用于启用选择电流源以提供选择电流，所述选择电流大于或等于与所述存储器单元相关联的保持电流。
3.根据权利要求1所述的装置，其中，所述减轻模块还用于配置所述第一线路选择逻辑以增大去往所述存储器单元的可允许电流并启用脉冲电流源以向所述存储器单元提供脉冲电流，所述脉冲电流用于以下中的至少一个：从所述存储器单元读取和/或对所述存储器单元进行编程。
4.根据权利要求1至3中任一项所述的装置，其中，所述第一线路选择逻辑用于选择字线。
5.根据权利要求1至3中任一项所述的装置，其中，所述第一线路选择逻辑用于选择位线。
6.根据权利要求2所述的装置，其中，所述选择电流源是恒流源。
7.根据权利要求3所述的装置，其中，所述减轻模块用于在所述脉冲电流源被启用时禁用选择电流源。
8.一种方法，包括：
由存储器控制器启动对存储器单元的选择；以及
由减轻模块配置第一线路选择逻辑以减少所述存储器单元的瞬态能量消耗，所述瞬态能量与选择所述存储器单元相关。
9.根据权利要求8所述的方法，还包括：
由所述减轻模块启用选择电流源以提供选择电流，所述选择电流大于或等于与所述存储器单元相关联的保持电流。
10.根据权利要求8所述的方法，还包括：
由所述减轻模块配置所述第一线路选择逻辑以增大去往所述存储器单元的可允许电流；以及
由所述减轻模块启用脉冲电流源以向所述存储器单元提供脉冲电流，所述脉冲电流用于以下中的至少一个：从所述存储器单元读取和/或对所述存储器单元进行编程。
11.根据权利要求8所述的方法，其中，所述第一线路选择逻辑用于选择字线。
12.根据权利要求8所述的方法，其中，所述第一线路选择逻辑用于选择位线。
13.根据权利要求9所述的方法，其中，所述选择电流源是恒流源。
14.根据权利要求10所述的方法，还包括：
当所述脉冲电流源被启用时由所述减轻模块禁用选择电流源。
15.一种系统，包括：
处理器；
交叉点存储器阵列，所述交叉点存储器阵列包括存储器单元、字线(WL)和位线(BL)，所述存储器单元耦合在所述字线与所述位线之间；以及
存储器控制器，所述存储器控制器用于启动对目标存储器单元的选择，所述存储器控制器包括：
WL控制模块和BL控制模块，以及
减轻模块，所述减轻模块用于配置第一线路选择逻辑以减少所述存储器单元的瞬态能量消耗，所述瞬态能量与选择所述存储器单元相关。
16.根据权利要求15所述的系统，其中，所述减轻模块还用于启用选择电流源以提供选择电流，所述选择电流大于或等于与所述存储器单元相关联的保持电流。
17.根据权利要求15所述的系统，其中，所述减轻模块还用于配置所述第一线路选择逻辑以增大去往所述存储器单元的可允许电流并启用脉冲电流源以向所述存储器单元提供脉冲电流，所述脉冲电流用于以下中的至少一个：从所述存储器单元读取和/或对所述存储器单元进行编程。
18.根据权利要求15至17中任一项所述的系统，其中，所述第一线路选择逻辑用于选择字线。
19.根据权利要求15至17中任一项所述的系统，其中，所述第一线路选择逻辑用于选择位线。
20.根据权利要求16所述的系统，其中，所述选择电流源是恒流源。
21.根据权利要求17所述的系统，其中，所述减轻模块用于在所述脉冲电流源被启用时禁用选择电流源。
22.一种系统，包括被布置为执行权利要求8至14中任一项所述的方法的至少一个设备。
23.一种设备，包括用于执行权利要求8至14中任一项所述的方法的模块。
CN201680024445.0A 2015-05-29 2016-04-29 相变存储器电流 Active CN107533864B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/725,826 2015-05-29
US14/725,826 US9792986B2 (en) 2015-05-29 2015-05-29 Phase change memory current
PCT/US2016/030101 WO2016195873A1 (en) 2015-05-29 2016-04-29 Phase change memory current

Publications (2)

Publication Number Publication Date
CN107533864A true CN107533864A (zh) 2018-01-02
CN107533864B CN107533864B (zh) 2021-08-24

Family

ID=57282095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680024445.0A Active CN107533864B (zh) 2015-05-29 2016-04-29 相变存储器电流

Country Status (6)

Country Link
US (1) US9792986B2 (zh)
EP (1) EP3304560B1 (zh)
CN (1) CN107533864B (zh)
DE (1) DE102016107907A1 (zh)
TW (1) TWI686801B (zh)
WO (1) WO2016195873A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7916544B2 (en) * 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
US10032508B1 (en) * 2016-12-30 2018-07-24 Intel Corporation Method and apparatus for multi-level setback read for three dimensional crosspoint memory
US10395738B2 (en) * 2017-11-30 2019-08-27 Micron Technology, Inc. Operations on memory cells
JP2019164873A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置およびその制御方法
KR102515463B1 (ko) * 2018-06-18 2023-03-30 에스케이하이닉스 주식회사 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
US11322546B2 (en) 2018-09-27 2022-05-03 Intel Corporation Current delivery and spike mitigation in a memory cell array
KR20200120788A (ko) 2019-04-11 2020-10-22 에스케이하이닉스 주식회사 저항 변화 메모리 장치
KR20200145320A (ko) 2019-06-21 2020-12-30 에스케이하이닉스 주식회사 리드 디스터번스를 완화시킬 수 있는 비휘발성 메모리 장치 및 이를 이용하는 시스템
US11004501B2 (en) 2019-06-26 2021-05-11 Macronix International Co., Ltd. Sensing a memory device
US20210090652A1 (en) * 2019-09-25 2021-03-25 Intel Corporation Techniques to generate & adjust program current pulses for cross-point nonvolatile memory

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1347121A (zh) * 2000-09-22 2002-05-01 三菱电机株式会社 高速且稳定地进行数据读出工作的薄膜磁性体存储器
CN1777956A (zh) * 2003-03-20 2006-05-24 皇家飞利浦电子股份有限公司 同时从/向不同的存储单元的读取/写入
CN101101791A (zh) * 2006-07-07 2008-01-09 尔必达存储器株式会社 非易失性存储器及其控制方法
CN101727982A (zh) * 2008-10-17 2010-06-09 三星电子株式会社 执行编程和验证操作的可变电阻存储器装置
WO2013036244A1 (en) * 2011-09-09 2013-03-14 Intel Corporation Path isolation in a memory device
CN103635971A (zh) * 2011-05-26 2014-03-12 株式会社东芝 半导体存储装置
CN103824591A (zh) * 2014-03-21 2014-05-28 中国科学院上海微系统与信息技术研究所 相变存储器系统
US20140268998A1 (en) * 2013-03-14 2014-09-18 Crossbar, Inc. Rram with dual mode operation
US20140362650A1 (en) * 2013-06-10 2014-12-11 Micron Technology, Inc. Apparatuses and methods for efficient write in a cross-point array
CN104299645A (zh) * 2014-10-22 2015-01-21 中国科学院微电子研究所 一种阻变存储器写操作电路
TW201514993A (zh) * 2013-08-26 2015-04-16 Intel Corp 在相變記憶體中的設置與重置操作及相關技術與組態

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3375503A (en) * 1963-09-13 1968-03-26 Ibm Magnetostatically coupled magnetic thin film devices
JP3031298B2 (ja) * 1997-06-18 2000-04-10 日本電気株式会社 電流検出型センスアンプ
US6571380B2 (en) * 2001-07-12 2003-05-27 Micron Technology, Inc. Integrated circuit with layout matched high speed lines
US6768665B2 (en) 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
US7457146B2 (en) 2006-06-19 2008-11-25 Qimonda North America Corp. Memory cell programmed using a temperature controlled set pulse
KR100882119B1 (ko) 2007-07-24 2009-02-05 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
KR20090016195A (ko) 2007-08-10 2009-02-13 주식회사 하이닉스반도체 상 변화 메모리 장치
US20110122683A1 (en) 2009-11-24 2011-05-26 Dodge Rick K Resetting Phase Change Memory Bits
US9437293B1 (en) * 2015-03-27 2016-09-06 Intel Corporation Integrated setback read with reduced snapback disturb
US9715930B2 (en) * 2015-06-04 2017-07-25 Intel Corporation Reset current delivery in non-volatile random access memory

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1347121A (zh) * 2000-09-22 2002-05-01 三菱电机株式会社 高速且稳定地进行数据读出工作的薄膜磁性体存储器
CN1777956A (zh) * 2003-03-20 2006-05-24 皇家飞利浦电子股份有限公司 同时从/向不同的存储单元的读取/写入
CN101101791A (zh) * 2006-07-07 2008-01-09 尔必达存储器株式会社 非易失性存储器及其控制方法
CN101727982A (zh) * 2008-10-17 2010-06-09 三星电子株式会社 执行编程和验证操作的可变电阻存储器装置
CN103635971A (zh) * 2011-05-26 2014-03-12 株式会社东芝 半导体存储装置
WO2013036244A1 (en) * 2011-09-09 2013-03-14 Intel Corporation Path isolation in a memory device
US20140268998A1 (en) * 2013-03-14 2014-09-18 Crossbar, Inc. Rram with dual mode operation
US20140362650A1 (en) * 2013-06-10 2014-12-11 Micron Technology, Inc. Apparatuses and methods for efficient write in a cross-point array
TW201514993A (zh) * 2013-08-26 2015-04-16 Intel Corp 在相變記憶體中的設置與重置操作及相關技術與組態
CN103824591A (zh) * 2014-03-21 2014-05-28 中国科学院上海微系统与信息技术研究所 相变存储器系统
CN104299645A (zh) * 2014-10-22 2015-01-21 中国科学院微电子研究所 一种阻变存储器写操作电路

Also Published As

Publication number Publication date
CN107533864B (zh) 2021-08-24
TWI686801B (zh) 2020-03-01
TW201711036A (zh) 2017-03-16
EP3304560B1 (en) 2023-01-04
WO2016195873A1 (en) 2016-12-08
US20160351258A1 (en) 2016-12-01
EP3304560A4 (en) 2019-02-13
EP3304560A1 (en) 2018-04-11
US9792986B2 (en) 2017-10-17
DE102016107907A1 (de) 2016-12-01

Similar Documents

Publication Publication Date Title
CN107533864A (zh) 相变存储器电流
US10043576B2 (en) Phase change memory devices and systems having reduced voltage threshold drift and associated methods
US11854615B2 (en) Stored charge use in cross-point memory
CN104835519B (zh) 存储器电路及相关方法
US20120026777A1 (en) Variable-resistance memory device
CN108154894B (zh) 电子设备
CN104718576A (zh) 用于读取电阻性随机访问存储器(rram)单元的系统和方法
CN105960678A (zh) 减轻交叉点存储器中的读取干扰
CN109155141A (zh) 铁电随机存取存储器-动态随机存取存储器混合存储器
JP2015531531A (ja) メモリデバイスに対する電力管理を提供する装置および方法
US9697896B2 (en) High throughput programming system and method for a phase change non-volatile memory device
US9460778B2 (en) Static random access memory with bitline boost
CN110322909A (zh) 针对存储器设备定制编程脉冲期间的电流幅度和持续时间
KR20160045595A (ko) 비트 라인 컨트롤 기능을 갖는 메모리
US20110075474A1 (en) Phase change random access memory apparatus and write control method for the same
US10360948B2 (en) Memory device and operating method of memory device
US10269444B2 (en) Memory with bit line short circuit detection and masking of groups of bad bit lines
JP5715306B2 (ja) クロスポイントアレイにおける結合キャパシタを利用したタイルレベルでのスナップバック検出
US9019783B2 (en) Semiconductor memory device including write driver and method of controlling the same
JP6047188B2 (ja) クロスポイントアレイにおける結合キャパシタを利用したタイルレベルでのスナップバック検出
US9165633B2 (en) Carbon nanotube memory cell with enhanced current control
TW201729190A (zh) 使用虛擬電力網路而降壓驅動之字線
US20180122461A1 (en) Resistive memory apparatus
KR20140028582A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US8760938B2 (en) Writing bit alterable memories

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant