CN101727982A - 执行编程和验证操作的可变电阻存储器装置 - Google Patents

执行编程和验证操作的可变电阻存储器装置 Download PDF

Info

Publication number
CN101727982A
CN101727982A CN200910205790A CN200910205790A CN101727982A CN 101727982 A CN101727982 A CN 101727982A CN 200910205790 A CN200910205790 A CN 200910205790A CN 200910205790 A CN200910205790 A CN 200910205790A CN 101727982 A CN101727982 A CN 101727982A
Authority
CN
China
Prior art keywords
write
pulse
programmed
memory device
resistance variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910205790A
Other languages
English (en)
Inventor
黄荣南
严昌镕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101727982A publication Critical patent/CN101727982A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0088—Write with the simultaneous writing of a plurality of cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一种执行编程和验证操作的可变电阻存储器装置，包括：存储器单元阵列，包括多个存储器单元；脉冲移位器，对多个编程脉冲进行移位以生成多个移位的编程脉冲；写及验证驱动器，接收所述多个移位的编程脉冲以将随所述多个移位的编程脉冲变化的编程电流提供给所述多个存储器单元；和控制逻辑，在编程/验证操作期间将所述多个编程脉冲提供给所述脉冲移位器和所述写及验证驱动器，使得在所述编程/验证操作期间至少两个写数据比特被并行地编程到所述存储器单元阵列。

Description

执行编程和验证操作的可变电阻存储器装置
相关申请的交叉引用
根据35U.S.C.§119，该美国非临时专利申请要求2008年10月17日提交的申请号为2008-102043的韩国专利申请的优先权，其主题通过引用结合到本文中。
技术领域
本公开涉及半导体存储器装置。更具体地，本公开涉及执行编程和验证操作的可变电阻存储器装置。
背景技术
半导体存储器装置一般可分为随机存取存储器(RAM)和只读存储器(ROM)。ROM是一种非易失性存储器，其能够在没有施加电源的情况下保持存储的数据。ROM包括可编程ROM(PROM)、可擦除可编程ROM(EPROM)和包括闪速存储器的电擦除可编程ROM(EEPROM)。闪速存储器可以进一步分为NOR型闪速存储器和NAND型闪速存储器。
RAM是一种易失性存储器并且在没有施加电源的情况下丢失存储的数据。RAM可以进一步分为动态RAM(DRAM)和静态RAM(SRAM)。DRAM以极大的商业成功已经被使用了几十年，并且通常使用常规的电容器部件存储数据。电容器的存在使得DRAM在操作特性上是非易失性的。
新兴形式的RAM寻求用在操作特性上是非易失性的其它部件代替电容器。铁电RAM(FRAM)使用铁电电容器存储数据。磁RAM(MRAM)使用隧道磁阻层存储数据，而相变存储器使用某些硫化物合金(chalcogenide alloys)的材料特性存储数据。
相变存储器是非易失性存储器的形式，其将热可变材料的相变和对应电阻解释为各自的数据状态。能够用相当简单的制造工艺以低成本来容易地制造相变存储器。
相变存储器通常包括写驱动器电路，其能够在编程操作期间提供编程电流给相变材料(例如GST)。写驱动器电路通常以两个状态中的一个提供编程电流：设置电流或重置电流。该编程电流共同来自外部提供的电源电压(例如2.5V)。按照通常的理解，设置电流将相变材料转换到设置状态，而重置电流将相变材料转换到重置状态。设置和重置状态对应于相变材料的各自的材料特性。将编程电流在限定的时段中以限定的水平施加到相变材料，以便在状态之间转换。
为了提高相变存储器中的编程操作的可靠性，执行组合的编程验证操作(“编程/验证操作”)。相变存储器通常通过以增量方式增加编程电流的水平来执行编程/验证操作。以限定的编程电流水平实施的每个编程/验证周期被称为“编程循环操作”，并且编程循环操作序列经常被用来(或者能够被用来)有效地编程相变存储器。
发明内容
本发明的实施例提供一种可变电阻存储器装置，包括：包括多个存储器单元的存储器单元阵列；脉冲移位器，用于对多个编程脉冲进行移位，以生成多个移位的编程脉冲；写及验证驱动器，用于接收所述多个移位的编程脉冲，以将随所述多个移位的编程脉冲变化的编程电流提供给所述多个存储器单元；和控制逻辑，用于在编程/验证操作期间将所述多个编程脉冲提供给所述脉冲移位器和所述写及验证驱动器，这样在所述编程/验证操作期间至少两个写数据比特被并行地编程到所述存储器单元阵列。
本发明的实施例还提供一种存储器系统，包括：微处理器，用于从输入/输出元件接收写数据并将所述写数据传输到可变电阻存储器装置，其中，所述可变电阻存储器装置包括存储器单元阵列，该存储器单元阵列包括多个存储器单元；脉冲移位器，用于对多个编程脉冲进行移位以生成多个移位的编程脉冲；写及验证驱动器，用于接收所述多个移位的编程脉冲，以将随所述多个移位的编程脉冲变化的编程电流提供给所述多个存储器单元；和控制逻辑，用于在编程/验证操作期间将所述多个编程脉冲提供给所述脉冲移位器和所述写及验证驱动器，这样在所述编程/验证操作期间至少两个写数据比特被并行地编程到所述存储器单元阵列。
附图说明
所包括的附图提供对本发明某些实施例的进一步理解。附图中：
图1是根据本发明实施例的可变电阻存储器装置的框图。
图2是描述根据本发明实施例的编程/验证操作的时序图。
图3是关于相变材料的电阻随时间变化的图。
图4是描述随着顺序执行编程/验证操作时的写时间的图。
图5是描述随着执行根据本发明实施例的编程/验证操作时的写时间的图。
图6是描述相对于根据本发明实施例执行的编程/验证操作的数目的写速度增长率的图。
图7是描述根据本发明实施例的执行编程/验证操作所需要的缓冲器存储器单元的数目的图。
图8是描述根据本发明实施例的与编程/验证操作中关闭(OFF)时间的增加相比的电阻的增加的图。
图9到16是描述根据本发明实施例的能够进行各种编程/验证操作的方法的图。
图17是根据本发明实施例的包括可变电阻存储器装置的便携式电子系统的框图。
具体实施方式
下面将参考附图在一些附加细节方面对本发明的实施例进行说明。然而，本发明能够以不同的形式被实现，不应该被解释为仅仅限于所说明的实施例。相反，这些实施例是作为教导例子而提出的。在整个附图和说明书中，相同的参考数字和标记用来指代相同或相似的元素。
下面的整个说明书使用了相变存储器，作为更广泛类别的可变电阻存储器装置的例子。本发明的实施例涵盖可变电阻存储器装置的全部类别，并非仅限于相变存储器。
图1是根据本发明实施例的可变电阻存储器装置的框图。参照图1，可变电阻存储器装置100包含存储器单元阵列110、写及验证驱动器120、写缓冲器130、数据输入/输出缓冲器140、地址解码器150、地址缓冲器160、控制逻辑170、脉冲移位器180和控制缓冲器电路190。根据可变电阻存储器装置的所说明的实施例，可以减少执行编程/验证操作所需的整个间隔，还可以减少编程/验证操作期间所消耗的峰值电流。
假设存储器单元阵列110包括多个相变存储器单元(未示出)。每个存储器单元包括存储器部件和选择部件。它是包括相变材料的存储器部件。选择部件可以采用很多不同的形式，然而可以使用NMOS晶体管或者二极管实现。进一步假设相变材料是与施加的温度相关来改变其状态(和对应电阻)的材料。这样的材料是本领域公知的并且包括诸如Ge-Sb-Te或GST的可变电阻材料。
相变材料可以依赖于施加的温度和其应用时段而以下述两个稳定状态中的一个状态存在：结晶(crystal)状态和非结晶(amorphous)状态。相变材料依赖于通过位线(BL)供应的(产生热能的)电流而在结晶状态和非结晶状态之间转换。这样，示例性可变电阻存储器装置100使用上面描述的相变材料的材料特性特征来编程数据。
写及验证驱动器120接收编程脉冲、验证脉冲和数据，并把编程电流和验证电流提供给存储器单元阵列110的位线(BL)。这里，编程脉冲可以是设置脉冲或重置脉冲。相应地，编程电流可以是设置电流或重置电流。写及验证驱动器120在要被写入到存储器单元的写数据为“0”时提供导致设置脉冲的设置电流，并且在写数据为“1”时提供导致重置脉冲的重置电流。
地址缓冲器160暂时存储地址信号A[m:1]，并且随后将地址信号A[m:1]传输给写缓冲器130和地址解码器150。地址解码器150把字线(WL)信号提供给存储器单元阵列110。
根据本发明的实施例，响应于控制逻辑170的控制，脉冲移位器180将多个编程脉冲和验证脉冲提供给写及验证驱动器120。脉冲移位器180通过移位编程脉冲和验证脉冲以使得多个编程脉冲和验证脉冲分别彼此不同步，来将多个编程脉冲和验证脉冲提供给写及验证驱动器120。
控制缓冲器电路190暂时存储控制信号并将控制信号传送给控制逻辑170。
数据输入/输出缓冲器140将从写缓冲器130获取的读数据DQ[n:1]输出到写缓冲器130，或者把从外部装置接收的写数据DQ[n:1]输入到写缓冲器130。
控制逻辑170响应于从控制缓冲器190传送的控制信号，对写缓冲器130和脉冲移位器180进行控制。
写缓冲器130暂时存储通过写及验证驱动器120要被写入的写数据和要被输出的读数据。因此，写缓冲器130可以用作数据高速缓冲存储器(cache)。当写缓冲器130存储从控制逻辑170存取的数据时，写缓冲器130通过数据输入/输出缓冲器140输出数据。
在本发明的某些实施例中，写缓冲器130可以包括写缓冲器控制器131、写缓冲器解码器132和写缓冲器寄存器133。
写缓冲器控制器131确定被外部装置存取的数据当前是位于存储器单元阵列110中还是位于写缓冲器130中。如果被存取的数据存在于写缓冲器130中，则写缓冲器控制器131输出数据，该数据通过写缓冲器解码器132被映射到数据输入/输出缓冲器140。对从写缓冲器解码器132存取的数据和与从写缓冲器解码器132存取的数据相对应的数据进行映射。
写缓冲器寄存器133暂时存储由控制逻辑170提供的命令、经由数据输入/输出缓冲器140传输的数据DQ[n:1]和经由地址解码器150传输的地址信号A[m:1]。
通常，为了节省编程操作时间和减少峰值编程电流，可变电阻存储器装置100不是同时编程16比特数据块(即DQ[16:0])中的所有比特。这样，16比特数据可以经过八(8)个时间段被顺序地编程，一次两比特，或者可以经过四(4)个时间段被顺序地编程，一次四比特。这样的编程方案一般地被称为x2I/O方法和x4I/O方法。
在此背景上下文下，根据本发明的所说明的实施例的可变电阻存储器装置100执行编程/验证操作。可变电阻存储器装置100的示例性编程/验证操作是假设编程16比特数据DQ[16:0]，且所有的16个数据比特被并行输入。在该编程/验证操作期间，对应的编程脉冲被脉冲移位器180控制，以使它们彼此不同步。这样，当根据本发明的实施例执行编程/验证操作时，可变电阻存储器装置能更快地并且以减少的峰值电流来编程组成数据。
图2是描述根据本发明实施例的编程/验证操作的时序图。参照图2，描述了从第一个周期到第“n”个周期的时序。每个周期包括编程时间(TW)、关闭时间(Toff)、验证时间(TR)和初始时间(TI)。
编程时间(TW)是与编程脉冲对应的编程电流被施加到选定存储器单元的相变材料的时间段。关闭时间(Toff)是相变材料能改变状态(即安定(settle)它的状态)以便展示预定的对应电阻作为编程操作结果的时间段。
图3是描述示例性相变材料达到预定的材料状态所需时间的图。参照图3，假设的GST相变材料的电阻在500ns之前急剧地改变而在500ns之后缓慢改变。这样，根据本发明的一个实施例，对应的关闭时间(Toff)是500ns左右。
验证时间(TR)是期间确定编程操作是否已经正常完成的时间段。如果目标数据(即要被写入到存储器单元的写数据值)在先前编程循环周期没有被适当地编程，则在修改(即增加或减小)编程脉冲之后执行下一个编程循环周期。
初始时间(TI)是期间为在当前编程/验证操作完成之后编程/验证操作的下一个编程循环周期做准备的时间段。
参照图1和2，脉冲移位器180暂时地逐渐地调整多个编程脉冲，以便使多个编程脉冲不同步。因此，施加到可变电阻存储器装置100的编程/验证操作能够编程上述的16比特数据DQ[16:0]。
如图2所述，可变电阻存储器装置100编程/验证操作期间的峰值电流消耗做为编程电流(IW)和验证电流(IR)之和出现。
图4是描述随着被顺序执行多个编程循环周期(V&W周期)时常规的编程/验证操作的写时间的图。相反，图5是描述在相似的条件下根据本发明实施例的编程/验证操作的写时间的图。
如图4所示，在常规的编程/验证操作中，随着关闭时间(Toff)增加，整个写时间也增加。然而，如图5所示，即使关闭时间(Toff)增加，根据本发明实施例的编程/验证操作的整个写时间没有本质的变化。因此，写时间不受关闭时间(Toff)的影响，而是受适当地编程写数据所需的编程循环周期的数目影响。
图6是示出相对于根据本发明实施例的编程循环周期的数目的写速度增长率的图。参照图6，随着关闭时间(Toff)增加，写速度的增长率减小。
图7是描述根据本发明实施例的执行编程/验证操作所需要的缓冲器存储器单元的数目作为关闭时间(Toff)的函数的图。由于根据本发明的实施例在编程/验证操作期间编程/验证操作显然是并行施加的输入数据比特的数目的函数，因此需要一些额外的存储器缓冲。例如，如图7所示，根据本发明的实施例，当关闭时间(Toff)为大约500ns时，编程/验证操作所需要的缓冲器存储器的量是128比特。
图8是描述根据本发明实施例在编程/验证操作期间电阻根据关闭时间(Toff)的增加而增加的图。图8中，随着关闭时间(Toff)增加，R漂移(R-drift)的电阻根据下面的公式增加。
R(T)＝R(T0)*(T/T0)d
参照图7和8，随着关闭时间(Toff)增加，所需要的缓冲器存储器的量也增加。然而，根据关闭时间(Toff)增加的漂移的电阻的增加是慢的。
根据本发明实施例的可变电阻存储器装置可以利用整个编程/验证操作顺序地执行多个编程循环周期。因此，可变电阻存储器装置需要一些额外的缓冲器存储器。然而，随着执行编程/验证操作所需时间的减少，编程/验证操作期间的峰值电流消耗也减少。
图9到16是描述根据本发明实施例的执行编程/验证操作的一些方法的图。
图9和10描述了一种方法，该方法作为中间步骤将可变电阻存储器单元改变为初始设置状态并更新数据，以便更新可变电阻存储器单元。参照图9和10，根据本发明实施例的可变电阻存储器装置在作为中间步骤经过初始设置状态之后更新数据，以便更新可变电阻存储器单元。
例如，如图10所述，根据本发明实施例的可变电阻存储器装置执行从初始设置状态到D10状态的编程和验证操作，以便更新第一数据DQ[1]。而且，根据所说明的实施例的可变电阻存储器装置执行从初始设置状态到D01状态的编程/验证操作，以便并行地更新第二数据DQ[2]。
图11和12描述了一种方法，该方法作为中间步骤将可变电阻存储器单元改变为初始重置状态并更新数据，以便更新可变电阻存储器单元。
参照图11和12，根据本发明实施例的可变电阻存储器装置在作为中间步骤经过初始重置状态之后更新数据，以便更新可变电阻存储器单元。例如，如图12所述，所说明的实施例的可变电阻存储器装置执行从初始重置状态到D01状态的编程/验证操作，以便更新第一数据DQ[1]。而且，根据所说明的实施例的可变电阻存储器装置执行从初始重置状态到D00状态的编程/验证操作，以便并行地更新第二数据DQ[2]。
图13和14描述了一种方法，该方法作为中间步骤读取可变电阻存储器单元的当前状态并从初始状态更新数据，以便更新可变电阻存储器单元。参照图13和14，所说明的实施例的可变电阻存储器装置读取可变电阻存储器单元的当前状态作为中间步骤并且基于可变电阻存储器单元的当前状态来更新输入的数据，以便更新可变电阻存储器单元。例如，如图14所述，如果假设可变电阻存储器装置的当前状态为D01，则可变电阻存储器装置执行从D01状态到D10状态的编程/验证操作，以便更新第一数据DQ[1]。而且，根据所说明的实施例的可变电阻存储器装置执行从D01状态到D00状态的编程/验证操作，以便并行地更新第二数据DQ[2]。
图15和16描述了一种方法，该方法不经过中间步骤而更新可变电阻存储器单元的数据，以便更新可变电阻存储器单元。参照图15和16，根据所说明的实施例的可变电阻存储器装置不经过中间步骤而更新输入到可变电阻存储器单元的数据，以便更新可变电阻存储器单元。例如，如图16所述，如果假设可变电阻存储器单元的当前状态为D 10，则根据所说明的实施例的可变电阻存储器装置执行从D10状态到D01状态的编程/验证操作，以便更新第一数据DQ[1]。而且，如果假设可变电阻存储器单元的当前状态为D00，则根据所说明的实施例的可变电阻存储器装置执行从D00状态到D01状态的编程/验证操作，以便并行地更新第二数据DQ[2]。
作为上述的结果，根据本发明实施例的可变电阻存储器装置100能够减少整个编程时间，并且通过省略了不必要的编程循环周期而减少了编程电流消耗。
图17是根据本发明实施例的包括可变电阻存储器装置的便携式电子系统的总体框图。通过总线(L3)连接到微处理器的可变电阻存储器装置100作用为便携式电子系统的主存储器。电池400通过电源线(L4)为微处理器500、输入/输出装置600和可变电阻存储器装置100供应电源。
当接收的数据通过线路(L1)被提供给输入/输出装置600时，微处理器500通过线路(L2)接收该接收的数据并处理该接收的数据，以及然后将该接收的数据或该处理的数据通过总线(L3)施加给可变电阻存储器装置100。可变电阻存储器装置100将通过总线(L3)接收的数据存储到存储器单元中。而且，存储在存储器单元中的数据被微处理器500读取，并且通过输入/输出装置600被输出到外部装置。
即使当电池400的电源没有提供给电源线(L4)时，由于可变电阻材料的非易失性特性，存储在可变电阻存储器装置100的存储器单元中的数据仍然保持有效。这是因为可变电阻存储器装置100是非易失性存储器而且可以在操作上取代常规的DRAM。可变电阻存储器装置100额外的益处在于，与其它类型的存储器装置相比，它的操作速度相对较高而功率消耗相对较低。
前面所述内容是对本发明的说明，不应解释为是对其进行限制。尽管已经说明了本发明的几个实施例，本领域技术人员很容易理解，在实质上不脱离本发明的创新性教导和优点的情况下，在这些实施例中许多修改是可能的。相应地，所有这些修改旨在被包括在如权利要求所定义的本发明的范围内。因此，应当明白，前面所述内容是对本发明的说明，不应解释为限于所公开的具体实施例，对所公开的实施例的修改以及其它的实施例旨在被包括在所附的权利要求的范围内。本发明由所附的权利要求以及包括在其中的所述权利要求的等价物进行限定。

Claims (17)

1.一种可变电阻存储器装置，包括：
存储器单元阵列，所述存储器单元阵列包括多个存储器单元；
脉冲移位器，所述脉冲移位器对多个编程脉冲进行移位，以生成多个移位的编程脉冲；
写及验证驱动器，所述写及验证驱动器接收所述多个移位的编程脉冲，以将编程电流提供给所述多个存储器单元，所述编程电流随所述多个移位的编程脉冲而变化；以及
控制逻辑，所述控制逻辑在编程/验证操作期间将所述多个编程脉冲提供给所述脉冲移位器和所述写及验证驱动器，使得在所述编程/验证操作期间至少两个写数据比特被并行地编程到所述存储器单元阵列。
2.如权利要求1的可变电阻存储器装置，其中所述脉冲移位器接收多个验证脉冲并生成对应的多个移位的验证脉冲。
3.如权利要求2的可变电阻存储器装置，其中所述多个移位的编程脉冲和所述多个移位的验证脉冲彼此不同步。
4.如权利要求3的可变电阻存储器装置，其中所述控制逻辑在所述编程操作期间将所述多个验证脉冲提供给所述脉冲移位器和所述写及验证驱动器。
5.如权利要求1的可变电阻存储器装置，其中所述多个存储器单元中的每一个是被配置为存储多个数据比特的相变存储器单元。
6.如权利要求1的可变电阻存储器装置，其中所述编程电流在所述编程/验证操作期间以增量方式增加或减少。
7.如权利要求1的可变电阻存储器装置，还包括：
写缓冲器，所述写缓冲器暂时存储从所述存储器阵列获取的读数据和将要经由所述写及验证驱动器被编程到所述存储器单元阵列的写数据。
8.如权利要求7的可变电阻存储器装置，还包括：
数据输入/输出缓冲器，所述数据输入/输出缓冲器传输来自外部装置的所述写数据和将所述读数据传输到所述外部装置。
9.如权利要求8的可变电阻存储器装置，其中所述写及验证驱动器为数据输入/输出缓冲器提供读数据。
10.一种存储器系统，包括：
微处理器，所述微处理器接收来自输入/输出元件的写数据并将所述写数据传输给可变电阻存储器装置，
其中所述可变电阻存储器装置包括：
存储器单元阵列，所述存储器单元阵列包括多个存储器单元；
脉冲移位器，所述脉冲移位器对多个编程脉冲进行移位，以生成多个移位的编程脉冲；
写及验证驱动器，所述写及验证驱动器接收所述多个移位的编程脉冲，以将编程电流提供给所述多个存储器单元，所述编程电流随所述多个移位的编程脉冲而变化；以及
控制逻辑，所述控制逻辑在编程/验证操作期间将所述多个编程脉冲提供给所述脉冲移位器和所述写及验证驱动器，使得在所述编程/验证操作期间至少两个写数据比特被并行地编程到所述存储器单元阵列。
11.如权利要求10的存储器系统，其中所述脉冲移位器接收多个验证脉冲并生成对应的多个移位的验证脉冲。
12.如权利要求11的存储器系统，其中所述多个移位的编程脉冲和所述多个移位的验证脉冲彼此不同步。
13.如权利要求12的存储器系统，其中所述控制逻辑在所述编程操作期间将所述多个验证脉冲提供给所述脉冲移位器和所述写及验证驱动器。
14.如权利要求10的存储器系统，其中所述多个存储器单元中的每一个是被配置为存储多个数据比特的相变存储器单元。
15.如权利要求10的存储器系统，其中所述编程电流在所述编程/验证操作期间以增量方式增加或减少。
16.如权利要求10的存储器系统，还包括：
写缓冲器，所述写缓冲器暂时存储从所述存储器阵列获取的读数据和将要经由所述写及验证驱动器被编程到所述存储器单元阵列的写数据。
17.如权利要求16的存储器系统，还包括：
数据输入/输出缓冲器，所述数据输入/输出缓冲器传输来自外部装置的所述写数据和将所述读数据传输到所述外部装置。
CN200910205790A 2008-10-17 2009-10-16 执行编程和验证操作的可变电阻存储器装置 Pending CN101727982A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080102043A KR101448915B1 (ko) 2008-10-17 2008-10-17 프로그램 및 검증 동작을 수행하는 가변 저항 메모리 장치
KR10-2008-0102043 2008-10-17

Publications (1)

Publication Number Publication Date
CN101727982A true CN101727982A (zh) 2010-06-09

Family

ID=42108550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910205790A Pending CN101727982A (zh) 2008-10-17 2009-10-16 执行编程和验证操作的可变电阻存储器装置

Country Status (3)

Country Link
US (1) US8644061B2 (zh)
KR (1) KR101448915B1 (zh)
CN (1) CN101727982A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820054A (zh) * 2011-06-08 2012-12-12 美光科技公司 用于相变存储器编程的设定脉冲
CN102982841A (zh) * 2012-12-18 2013-03-20 中国科学院上海微系统与信息技术研究所 一种相变存储器的编程系统及方法
CN103838676A (zh) * 2012-11-22 2014-06-04 华为技术有限公司 数据存储系统、数据存储方法及pcm桥
CN103871469A (zh) * 2012-12-12 2014-06-18 爱思开海力士有限公司 非易失性存储装置、操作方法和具有其的数据处理系统
CN104282335A (zh) * 2013-07-12 2015-01-14 株式会社东芝 非易失性半导体存储装置
CN107123442A (zh) * 2016-02-24 2017-09-01 三星电子株式会社 存储器装置和存储器系统
CN107533864A (zh) * 2015-05-29 2018-01-02 英特尔公司 相变存储器电流
CN108281167A (zh) * 2017-01-06 2018-07-13 三星电子株式会社 具有电阻变化材料的存储器件和该存储器件的操作方法
US11798641B2 (en) 2016-02-24 2023-10-24 Samsung Electronics Co., Ltd. Memory device and memory system

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5598363B2 (ja) * 2011-02-15 2014-10-01 ソニー株式会社 記憶装置およびその動作方法
US8787065B2 (en) * 2011-10-18 2014-07-22 Micron Technology, Inc. Apparatuses and methods for determining stability of a memory cell
KR101942274B1 (ko) * 2012-02-13 2019-01-28 삼성전자주식회사 저항성 메모리 장치
KR102154296B1 (ko) 2012-12-18 2020-09-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 및 비휘발성 메모리 장치
US9047944B2 (en) * 2013-04-24 2015-06-02 Micron Technology, Inc. Resistance variable memory sensing
US10062445B2 (en) * 2016-12-02 2018-08-28 Globalfoundries Inc. Parallel programming of one time programmable memory array for reduced test time
US11017856B1 (en) 2020-02-18 2021-05-25 Applied Materials, Inc. Soft reset for multi-level programming of memory cells in non-Von Neumann architectures
US11127458B1 (en) * 2020-04-28 2021-09-21 Applied Materials, Inc. Non-uniform state spacing in multi-state memory element for low-power operation
CN111727477A (zh) * 2020-05-06 2020-09-29 长江存储科技有限责任公司 3d nand闪存的控制方法和控制器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304486B1 (en) 1999-12-20 2001-10-16 Fujitsu Limited Sensing time control device and method
JP4055103B2 (ja) 2000-10-02 2008-03-05 株式会社ルネサステクノロジ 不揮発性メモリおよびそれを内蔵した半導体集積回路並びに不揮発性メモリの書込み方法
US7177197B2 (en) 2001-09-17 2007-02-13 Sandisk Corporation Latched programming of memory and method
US6741502B1 (en) 2001-09-17 2004-05-25 Sandisk Corporation Background operation for memory cells
US7355237B2 (en) * 2004-02-13 2008-04-08 Sandisk Corporation Shield plate for limiting cross coupling between floating gates
US7307884B2 (en) 2004-06-15 2007-12-11 Sandisk Corporation Concurrent programming of non-volatile memory
JP4524455B2 (ja) 2004-11-26 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
KR100773095B1 (ko) * 2005-12-09 2007-11-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
KR100809333B1 (ko) 2006-09-04 2008-03-05 삼성전자주식회사 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치
KR100819106B1 (ko) 2006-09-27 2008-04-02 삼성전자주식회사 상변화 메모리 장치에서의 라이트 동작방법
US7468920B2 (en) * 2006-12-30 2008-12-23 Sandisk Corporation Applying adaptive body bias to non-volatile storage
US7643348B2 (en) 2007-04-10 2010-01-05 Sandisk Corporation Predictive programming in non-volatile memory
US7948793B2 (en) * 2008-09-12 2011-05-24 Micron Technology, Inc. Temperature compensation in memory devices and systems
KR20110027939A (ko) * 2009-09-11 2011-03-17 삼성전자주식회사 상변화 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 프로그램 방법
KR101399230B1 (ko) * 2010-12-08 2014-05-27 에스케이하이닉스 주식회사 비휘발성 메모리 장치의 프로그램 방법 및 비휘발성 메모리 장치

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820054B (zh) * 2011-06-08 2015-08-26 美光科技公司 用于相变存储器编程的设定脉冲
CN102820054A (zh) * 2011-06-08 2012-12-12 美光科技公司 用于相变存储器编程的设定脉冲
CN103838676A (zh) * 2012-11-22 2014-06-04 华为技术有限公司 数据存储系统、数据存储方法及pcm桥
CN103838676B (zh) * 2012-11-22 2017-10-17 华为技术有限公司 数据存储系统、数据存储方法及pcm桥
CN103871469A (zh) * 2012-12-12 2014-06-18 爱思开海力士有限公司 非易失性存储装置、操作方法和具有其的数据处理系统
CN103871469B (zh) * 2012-12-12 2019-02-01 爱思开海力士有限公司 非易失性存储装置、操作方法和具有其的数据处理系统
CN102982841A (zh) * 2012-12-18 2013-03-20 中国科学院上海微系统与信息技术研究所 一种相变存储器的编程系统及方法
CN104282335B (zh) * 2013-07-12 2018-06-01 东芝存储器株式会社 非易失性半导体存储装置
CN104282335A (zh) * 2013-07-12 2015-01-14 株式会社东芝 非易失性半导体存储装置
CN107533864A (zh) * 2015-05-29 2018-01-02 英特尔公司 相变存储器电流
CN107533864B (zh) * 2015-05-29 2021-08-24 英特尔公司 相变存储器电流
CN107123442A (zh) * 2016-02-24 2017-09-01 三星电子株式会社 存储器装置和存储器系统
CN107123442B (zh) * 2016-02-24 2023-07-18 三星电子株式会社 存储器装置和存储器系统
US11798641B2 (en) 2016-02-24 2023-10-24 Samsung Electronics Co., Ltd. Memory device and memory system
CN108281167A (zh) * 2017-01-06 2018-07-13 三星电子株式会社 具有电阻变化材料的存储器件和该存储器件的操作方法
CN108281167B (zh) * 2017-01-06 2022-11-04 三星电子株式会社 具有电阻变化材料的存储器件和该存储器件的操作方法

Also Published As

Publication number Publication date
KR20100042853A (ko) 2010-04-27
KR101448915B1 (ko) 2014-10-14
US8644061B2 (en) 2014-02-04
US20100097849A1 (en) 2010-04-22

Similar Documents

Publication Publication Date Title
CN101727982A (zh) 执行编程和验证操作的可变电阻存储器装置
CN101004947B (zh) 相变存储器件及其编程方法
CN100590731C (zh) 半导体存储装置的写入方法
EP2003649B1 (en) Emulated combination memory device
KR100759441B1 (ko) 스텝 셋 전류를 발생하는 상 변화 메모리 장치
KR101552209B1 (ko) 멀티 비트를 프로그램하는 가변 저항 메모리 장치
US8077496B2 (en) Nonvolatile memory device and method of driving the same
KR101476773B1 (ko) 가변 저항 메모리 장치를 포함하는 반도체 메모리 장치 및메모리 시스템
EP1835508B1 (en) Pram and associated operation method and system
US10388340B2 (en) Apparatuses, circuits, and methods for biasing signal lines
US8363474B2 (en) Variable resistance memory device
US8451643B2 (en) Semiconductor memory device rewriting data after execution of multiple read operations
JP2008165964A (ja) 電力消費を制限するメモリ
US20120155162A1 (en) Semiconductor storage apparatus or semiconductor memory module
US20110075474A1 (en) Phase change random access memory apparatus and write control method for the same
US8711610B2 (en) Non-volatile memory array and device using erase markers
KR20100054465A (ko) 불휘발성 메모리 장치의 프로그램 방법
CN101174465B (zh) 用以快速编程非易失性存储器的方法与装置
CN102890963A (zh) 一种非易失性随机存储器及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20151202

C20 Patent right or utility model deemed to be abandoned or is abandoned