CN102820054B - 用于相变存储器编程的设定脉冲 - Google Patents
用于相变存储器编程的设定脉冲 Download PDFInfo
- Publication number
- CN102820054B CN102820054B CN201210184229.6A CN201210184229A CN102820054B CN 102820054 B CN102820054 B CN 102820054B CN 201210184229 A CN201210184229 A CN 201210184229A CN 102820054 B CN102820054 B CN 102820054B
- Authority
- CN
- China
- Prior art keywords
- pcm cell
- signal
- value level
- slope
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
Abstract
本文揭示的标的物涉及存储器装置,尤其涉及用于为相变存储器编程的单脉冲算法。
Description
技术领域
本文中所揭示的标的物涉及存储器装置,且更特别地涉及用于为相变存储器编程的单脉冲算法。
背景技术
相变存储器(PCM)可至少部分地基于(仅举几个实例)一种或一种以上特定相变材料(例如硫属化物玻璃或碲化锗锑(GST))的作用或性质而操作。此些材料的结晶或非结晶状态的电阻性彼此之间各不相同,因而展现可存储信息的基础。非结晶高电阻状态可表示所存储的第一二进制状态,且结晶低电阻状态可表示所存储的第二二进制状态。当然,所存储的信息的此二进制表示仅仅为实例:相变存储器还可用于存储多个存储器状态,例如由相变材料电阻率的不同程度来表示。
在PCM单元中,从非结晶状态转变为结晶状态可包括转变周期,所述转变周期足够短以提供相对较快的PCM写入操作,同时足够长以允许从非结晶状态到结晶状态的转变。因此,太短的转变周期可导致包括处于非结晶状态及结晶状态的材料的混合物的PCM单元,从而例如产生未界定的存储器单元状态而导致PCM单元失效。
发明内容
附图说明
将参考下面的附图描述非限制且非详尽的实施例,其中在各种图式中相同参考标号始终指代相同部分,除非另外指定。
图1是相变存储器的实施例的一部分的示意图。
图2是在存储器系统的实施例中的相变材料的一部分的横截面。
图3是在存储器系统的实施例中的电信号波形的特性的曲线图。
图4是展示在PCM的实施例中的存储器单元群体的设定率的分布的曲线图。
图5是在存储器系统的实施例中的电信号波形的特性的曲线图。
图6是在存储器系统的实施例中的用以产生电信号的设定部分的电子电路的示意图。
图7是在存储器系统的实施例中的电信号的设定部分的分量的特性的曲线图。
图8是在存储器系统的实施例中的电信号的设定部分的特性的曲线图。
图9是在存储器系统的实施例中的将电信号的设定部分施加到存储器单元的过程的流程图。
图10是说明计算系统的实施例的示意图。
具体实施方式
本说明书中对“一个实施例”或“一实施例”的参考意味着结合实施例所描述的特定特征、结构或特性被包含于所主张的标的物的至少一个实施例中。因而,在本说明书中不同地方所出现的词组(例如)“在一个实施例中”或“一实施例”不一定全部指代同一实施例。此外,在一个或一个以上实施例中可组合特定特征、结构或特性。
相变存储器(PCM)单元(如果用于存储二进制逻辑值)可设定或复位到两个状态中的一者。举例来说,非结晶高电阻状态可表示所存储的第一二进制状态,且结晶低电阻状态可表示所存储的第二二进制状态。PCM单元可通过施加相对较高的振幅、持续时间相对较短的电编程脉冲或信号以致熔化PCM单元的相变材料且然后相对较快地将其淬火而复位到非结晶状态。在复位状态中,相变材料的活性区可包括大致为圆顶形的非结晶区,其邻近于PCM单元中的电阻性焦耳加热器元件安置。结晶化的相变材料可环绕相变材料的非结晶区。在复位状态中,PCM单元可具有相对较高的电阻。在随后的过程中,可通过使圆顶形非结晶区结晶化来将PCM单元设定到结晶状态,使得相变材料的大致整个区可变为结晶。过程可包括减小施加到PCM单元的电信号的信号电平值以使相变材料结晶。在设定状态中,PCM单元可具有相对较低的电阻。可相对较快地执行使圆顶形非结晶区结晶的过程,以益于PCM单元的操作性能(例如,编程速度)。然而,太快执行结晶化可导致未结晶化的非结晶区或相变材料的缺陷,从而导致高于预期的电阻。所要的结晶过程可包括减小电信号以便提供时间以使圆顶形非结晶区结晶化,而不会不利地产生非结晶区或缺陷。选择电信号的减小速率以设定PCM单元的过程可包括(举例来说)在PCM写入速率与确信相变材料的相对较高百分比被结晶化之间的折衷。
存储器装置可包含多个可布置于阵列中的PCM单元。至少部分归因于半导体晶片上从块到块或从区到区的制作条件的变化,举例来说,在PCM单元之间PCM单元的特点或物理参数可变化。仅举几个实例,物理参数可包含PCM单元中的相变材料的体积或尺寸、相变材料与电阻性加热器之间的接触面积、电阻性加热器的电阻。当然,变化可因许多情形或事件中的任何一者而产生。对于另一个实例,电路中的PCM单元的物理位置可影响或修改所述PCM单元的物理参数。特别地,电容、磁场或电场或热量可有助于变化。因而,PCM阵列中的PCM单元的一个部分可不同于PCM单元的另一部分而运转。举例来说,特定电信号影响一些PCM单元的速率可不同于影响其它PCM单元的速率。PCM单元之间的物理参数或材料参数的变化可在许多导致给定电信号影响不同PCM单元的速率的变化的条件之中。
在一实施例中,操作PCM单元的方法可包括在PCM单元中施加电信号以熔化相变材料。举例来说,可在由存储器控制器执行的写入操作期间,将电信号施加到PCM单元的电阻性加热器,但所主张的标的物并非如此限制。可以第一特定信号值电平施加电信号以便熔化相变材料。在相变材料被熔化之后,可随后减小正施加的电信号的信号值电平,直到达到第二特定非零信号值电平为止。所述信号值电平可以使得在所述第一特定信号值电平与所述第二特定信号值电平之间不发生信号值电平的大致垂直下降的方式减小。举例来说,信号值电平的减小速率可小于约0.3到约12.0微安每纳秒(例如,结晶速率),但所主张的标的物并非如此限制。
例如上文所描述,一种方法可施加到包含于(举例来说)PCM单元阵列中的多个PCM单元。在多个PCM单元的情况下,电信号可以第一特定信号值电平施加到一个以上电阻性加热器,以便熔化一个以上PCM单元的相变材料。在熔化PCM单元的相变材料之后,如下面进一步详细解释,可以使得相变材料从所述PCM单元的外围向内结晶的方式减小信号值电平。在一个实施例中,可根据在对应于熔化的相变材料的第一特定信号值电平与第二特定信号值电平之间的近似线性斜坡而降低信号值电平。在一个实施例中,第二特定信号值电平可对应于处于或低于多个PCM单元之中具有最低结晶温度的PCM单元的相变材料温度的相变材料温度。
在一实施例中,操作PCM单元的方法可涉及一种装置,所述装置包括电阻性加热器,所述电阻性加热器用于以使得在阵列的单元的编程期间不发生温度的大致垂直下降的方式为PCM单元阵列中的PCM单元编程。电阻性加热器可通过(举例来说)将温度从复位温度等级降低到设定温度等级而为PCM单元阵列的单元编程。复位温度可包括处于或高于阵列的任何单元的最高熔化温度的温度。另一方面,设定温度等级可包括处于或低于阵列的任何单元的最低结晶温度的温度。
操作PCM单元的方法可包括将包含单信号脉冲的电信号施加到PCM单元。可以施加单信号脉冲,以便复位及接着设定多个PCM单元,一些PCM单元在与其它PCM单元不同的时间达到结晶温度等级。单信号脉冲可包括施加到PCM单元的加热元件的电流脉冲。单信号脉冲可包括施加到呈自加热单元架构的PCM单元的电流脉冲,其中该PCM单元自身包含加热元件。可以初始电平施加单信号脉冲,以便产生对应于或超过用于多个PCM单元中具有最高熔化温度的PCM单元的熔化温度的温度。可以施加单信号脉冲,以使得多个PCM单元可实质上完全结晶的方式。可以施加单信号脉冲,以使得温度改变,所述温度改变处于或低于对应于多个PCM单元中最慢PCM单元能够实质上完全结晶的速率的速率。单信号脉冲可产生后续温度,其对应于或低于用于多个PCM单元之中具有最低结晶温度的PCM单元的温度。
在一个实施例中,操作PCM单元的方法可使用包含包括多个PCM存储器单元的存储器阵列的集成电路来执行。多个PCM存储器单元可实质上完全熔化,且接着经由单脉冲实质上完全结晶,而在该单脉冲的施加期间无需所述多个PCM存储器单元中任一个的状态检验。作为反例,将PCM单元编程到特定状态的过程可使用多个脉冲来执行,在各脉冲之间检验所述PCM单元或其部分是否已被编程到所述特定状态。
图1是相变存储器100的实施例的一部分的图。图中显示此部分包含两个存储器单元,出于说明性目的,每一存储器单元正处于不同的存储器状态。半导体衬底150可包含N掺杂区155,但也可使用其它配置,包括使用P掺杂区。相变存储器100可包括字线105、位线120或字线触点110。为了表示一个存储器状态,接触相变材料125的一部分的加热器145可加热以熔化相变材料125的部分140,该部分接着可相对较快地冷却以包括(举例来说)非结晶的碲化锗锑(GST)。非结晶材料可具有相对较高的电阻,从而产生到位线触点120的高电阻连接。为了表示另一个存储器状态,接触相变材料115的一部分加热器135加热以熔化相变材料115的部分,该部分接着可相对较慢地冷却以包括结晶或多晶低电阻材料。多晶相变材料115因此可产生到触点120的低电阻连接。当然,PCM的此部分的细节仅仅为实例,且所主张的标的物并不仅限于此。
如以上所指示,多晶相变材料115可形成一个或一个以上缺陷130,其可包括因太快执行结晶过程而产生的未结晶的非结晶区。缺陷130可有害地增加到位线触点120的连接的电阻,从而导致存储器单元发生故障。举例来说,失效的存储器单元不能够读取由低电阻状态所表示的二进制值。
图2为存储器系统的实施例中的多晶相变材料210的一部分的横截面。相变材料的部分210可(举例来说)类似于图1中所示的相变材料125。在特定时间内,如上文所描述,圆顶形非结晶区220可响应于用以使圆顶形非结晶区220结晶化的电信号的信号值电平的降低而缩短为较小尺寸部分230。因为电信号的信号值电平持续降低,较小尺寸部分230可持续缩短,直到非结晶区220的大致整个部分变为结晶为止。此缩短或结晶的速率在(举例来说)圆顶形非结晶区220的高度240的降低方面可被量化。如上文所提到,对于施加到多个PCM单元的电信号的特定下降速率,缩短速率或结晶速率在PCM单元之间可改变。举例来说,包含于一个PCM单元中的圆顶形非结晶区220可比包含于另一PCM单元中的圆顶形非结晶区220更快地结晶,但两个PCM单元可经历同样的电信号速率。当然,相变材料的结晶的此些细节仅仅为实例,且所主张的标的物并非如此限制。
图3是在存储器系统的实施例中的包含可包括按时间绘制的下降的斜坡的设定部分310的设定脉冲或电信号300的特性的曲线图。电信号300可包括(举例来说)待施加的依赖于时间的单脉冲以编程多个PCM单元。电信号300可包含从启动电流到结束电流的经连接的平滑信号路径。举例来说,电信号300的参数可包括启动电流,所述启动电流产生对应于或超过用于多个PCM单元中具有最高熔化温度的PCM单元的熔化温度的温度。电信号300的另一个参数可包括结束电流,所述结束电流产生对应于或低于用于多个PCM单元中具有最低结晶温度的PCM单元的温度的温度。
从时间T0到时间T1,举例来说,施加到PCM单元的电信号300可在复位PCM单元的过程期间斜升到对应于相变材料的熔化温度的熔化电平。足够高的温度可使PCM单元的相变材料的有效体积变为熔融相。从时间T1到时间T2,此非结晶电阻性阶段可包括相变材料的有效体积的稳定状态,同时电信号300大致保持不变,但所主张的标的物并非如此限制。随后,从时间T2到时间T3,设定过程可包含递减电信号310以使相变材料的有效体积结晶化。为了实现相对较快的操作性能,设定过程可包含施加含相对陡峭的下降斜率320的电信号以便以相对较快的速率使相变材料结晶化。然而,如上文所论述,如果电信号的斜降速率大于某一特定的量,那么此速率可导致PCM单元的设定状态中未结晶化的相变材料的缺陷或穴区(pocket region)。另一方面,如果电信号的斜降速率(例如斜降斜率330)小于某一特定的量,那么此速率可导致PCM单元的性能下降(例如编程速率降低)。因而,可选择电信号310的斜降部分以具有针对PCM单元的所要操作性能的斜率,同时针对PCM单元的设定状态实现相变材料的大致完全结晶。举例来说,可在编程速度、编程可能性或编程良率之间作出折衷之后选择所要的操作性能。同样,可以使得产生温度改变的方式将电信号310施加到多个PCM单元,所述温度改变处于或低于对应于所述多个PCM单元中最慢的PCM单元能够大致完全结晶所处速率的速率电信号。
如上文所论述,例如由于制造条件的变化,PCM中PCM单元的特性或物理参数可改变。举例来说,特定电信号可影响一些与其它PCM单元不同的PCM单元。因此,PCM中的PVM单元的一部分可响应于所施加的具有特定斜降斜率的电信号以与PCM单元的另一部分不同的方式运转。举例来说,使用斜降斜率320的结晶过程对于PCM单元的一个部分来说所需同时对于PCM单元的另一部分来说太快(例如,导致相变材料的缺陷)。同样地,使用斜降斜率330的结晶过程对于PCM单元的一部分来说可为所要的,同时对于PCM单元的另一部分来说比必要速度慢(例如,不利地影响存储器性能速度)。因此,中等的斜降斜率(例如,电信号310的斜降部分)可导致对于一些PCM单元来说太快、对于其它PCM单元来说太慢且对于另一些PCM单元为所要的结晶速率。将在下文中详细论述可考虑到PCM单元的变化的斜降斜率的选择。
图4为展示根据实施例的PCM中的存储器单元群体400的合意设定率的分布405的曲线图。“合意”无意表示某一精确的条件。因此,“合意的设定率”宽松地指代电信号设定率,其足够慢以允许特定PCM单元(或相似PCM单元群体)中的相变材料的大致完全结晶,同时足够快以提供(举例来说)相对较高速率的存储器性能。如上文所论述,PCM装置可包含由于(举例来说)PCM单元的制作条件的变化而导致的设定率的变化的PCM单元。举例来说,如上文所描述,特定电信号影响一些PCM单元的速率可不同于特定电信号影响其它PCM单元的速率。为了说明使用图3中的电信号300的实例,设定PCM单元420的过程可包括使电信号以对应于斜降斜率320的特定速率斜降;设定PCM单元430的过程可包括使电信号以对应于斜降斜率330的特定速率斜降,且设定PCM单元410的过程可包括使电信号以对应于电信号310的斜降部分的特定速率斜降。PCM单元的特定群体435可对应于斜降偏压信号的相对较小的或逐渐的斜率。与其它PCM单元群体相比,特定群体435可具有最慢的结晶速率。举例来说,对于具有相对较大体积的相变材料或在加热器与相变材料之间具有相对较小的接触面积的PCM单元来说可为此情况,还有其它原因。当然,PCM单元的这种分布仅仅为实例,且所主张的标的物并非如此限制。
图5为可被施加到多个PCM单元的电信号500的示意图,举例来说,所述多个PCM单元可包括图4中所表示的群体。电信号500可包括对照时间绘制了曲线的设定部分510。从时间T0到时间T1,电信号500可斜升到对应于相变材料的熔化温度的熔化电平505。从时间T0到时间T1,可将电信号500施加到多个PCM单元,以便产生对应于或超过用于多个PCM单元中具有最高熔化温度的PCM单元的熔化温度的温度。随后,从时间T2到时间T3,设定过程可包含使电信号500斜降以使相变材料的有效体积结晶化。在特定实施例中,电信号500可包括具有在时间T2与T3之间使电信号500降低的斜率的大致线性部分510。施加包括大致线性部分510的斜降电信号可提供专用于改进PCM单元群体可结晶化到设定状态的速率的益处。明确地说,可执行结晶,而实质上不在最终的设定结构中产生相变材料的缺陷或非结晶区。在一个实施例中,可将电信号的线性部分510施加到具有合意设定速率分布的PCM单元群体,例如图4中所示。在施加中,可选择对应于特定群体435的大致线性部分510的斜率,其可具有相对于其它群体的PCM单元来说最慢的结晶速率。举例来说,可选择大致线性部分510的斜坡以对应于特定群体435的PCM单元的相变材料的温度改变速率,其大致等于这些PCM单元的结晶速率。可将电信号500施加到PCM单元,使得在设定过程期间的结晶速率可相对于PCM单元中的相变材料的圆顶形有效区的高度为线性。
大致线性部分510可在时间T3延伸到结晶电平,在时间T3时或之后,电信号500的斜率530可增加以改进编程速度。结晶电平可对应于大致所有群体的PCM单元的相变材料可结晶化的温度。换句话说,结晶电平可对应于某一温度,在所述温度下可存在所有PCM单元的相变材料可结晶化的相对较高的概率。电信号500的结晶电平可大致等于大致所有群体的PCM单元的读取偏压。举例来说,对于硫族化物玻璃,读取偏压可包括大约1.3伏的值,但所主张的标的物并非如此限制。电信号500可达到非零信号值电平535以终止设定PCM单元的过程,但所主张的标的物并非如此限制。
图6是在存储器系统的实施例中产生电信号的设定部分的电子电路600的示意图。举例来说,电路600仅包括许多用于产生或生产具有各种特性的电信号的设定部分的技术中的一者,且所主张的标的物不限于任何特定的技术。电路600可包括子电路610、620及630,其分别包含晶体管M1、M2及M3,电容器C1、C2及C3,电流源I1、I2及I3,两个开关S11、S12、S21、S22、S31及S32,及电压V1、V2及V3。可将供应电压Vsup提供到子电路610、620及630。举例来说,电路600可在设定过程期间产生待施加到PCM的电压Vout。Vout可包括类似于电信号500的信号。在此情况下,Vout可包括大致线性部分510,其可为分段连续的,包括可由电阻器-电容器(RC)组合650随时间而平均化的一个或一个以上斜率。虽然本文中将电路600描述为包括三个电路610、620及630,但波形产生电路可包括任何数量的子电路。举例来说,电路600可包括额外的子电路。因此,电路600的细节仅仅为实例,且所主张的标的物并非如此限制。
图7及8为例如可由电路600产生的电信号的设定部分的分量的特性的曲线图。举例来说,电信号可由存储器控制器进行的读取操作或写入操作期间被施加到PCM单元。明确地说,根据一实施例,波形700及800可包括绘制为时间的功能的Vout。返回到图6,三个开关S11、S21及S31最初可关闭,而三个开关S12、S22及S32可打开。一种配置可将电压Vg1、Vg2、Vg3分别初始化为电压V1、V2及V3。V1可大于V2,且V2可大于V3。一种情形可包括在t0与t1之间的初始状态710及810。在t1之前,三个开关S11、S21及S31可打开,且电容器C1、C2及C3可存储它们相应电压。在t1处,三个开关S12、S22及S32可关闭,从而将三个独立的电流源I1、I2及I3连接到电容器C1、C2及C3。在一实施例中,I1可大于I2,且I2可大于I3。电容器C1、C2及C3可以不同于彼此的速率开始放电:以最高电压V1开始的Vg1可以最快斜率730放电,Vg2以较慢速率740放电,且Vg3以最慢速率750放电。M1、M2及M3可包括源极跟随器,使得Vout可近似地跟随栅极电压中的一者减Vtn,其中Vtn可包括N信道MOSFET的阈值电压。Vout跟随的栅极可包括处于电路600中的最高电位的栅极。举例来说,仅在t1之后且在t2之前,因为启动电压V2及V3小于V1,所以M1可确定Vout,使得Vout可近似为Vg1-Vtn。如果M2及M3的源电压Vout高于(举例来说)Vg2-Vtn或Vg3-Vtn,那么M2及M3最初可关闭。最后,在t2处,M1的栅极电压可在M2的栅极电压下方穿过。此时,M2可接通,同时M1转变为次阈值状态且断开。因此,Vout可随后由Vg2确定,含较平缓的斜坡(较小的斜率)。在t3处,随着Vg2在Vg3下方穿过,M2可断开,M3可接通,且Vout可随后以较慢斜率跟随M3。当然,电路600的细节仅仅为实例,且所主张的标的物并非如此限制。
图8展示三部分分段线性输出电压Vout,举例来说,其近似于设定斜坡的下降部分。分段线性曲线可由子电路610、620及630产生,子电路610、620及630的输出电压在图7中个别地展示。举例来说,分段线性输出电压可经由电路600中的额外子电路或使用RC组合650来持续(例如平滑)增大。许多子电路的选择可至少部分地基于所产生的输出电压的理想分辨率。虽然电信号分辨率可增大,但增加的子电路可占据额外的空间,从而导致电路600具有不理想的大尺寸。
举例来说,波形700或800可包括在t4开始的相对较快的电压降,如图7及8中所示。虽然是任选的,但将快速转变到实质为零的电压施加到PCM单元可提供益处,包括通过以某一电压(该电压以下可不存在进一步的编程)终止设定过程来改进PCM单元的操作性能。换句话说,斜坡并非一直降至零伏,设定过程可终止于(举例来说)约1.3伏。
虽然本文中将波形700或800描述为包括三个离散斜率830、840及850,但电信号波形的设定部分可包括任何数目的离散斜率值或某范围的连续斜率值。因此,波形700及800的细节仅仅为实例,且所主张的标的物并不仅限于此。
图9是将电信号施加到多个PCM单元的过程900的流程图。过程900可涉及多个PCM单元,所述PCM单元包含具有不同熔化温度、结晶速率或结晶温度的PCM单元群体,以及其它可能特性。如上文所论述,不同特性可因(举例来说)PCM单元的制作条件的变化、电子系统中PCM单元的各种放置或许多其它可能性中的任一者而产生。因此,一个群体PCM单元可不同于另一群体的PCM单元而运转。在框910处,可以第一值将信号施加到多个PCM单元。第一值可对应于组合PCM单元群体中具有最高熔化温度的那些PCM单元群体之中的特定PCM单元群体的熔化温度。信号的第一值还可近似地与复位脉冲的量值相同,举例来说,所述复位脉冲用以将特定PCM单元群体转变为复位状态。
随后,在框920处,可以对应于组合PCM单元群体中具有最慢结晶速率的那些PCM单元群体之中的另一特定PCM单元群体的结晶速率的速率降低信号。举例来说,如上面关于图4所提到,特定群体435可在PCM单元的组合群体400中具有最慢的结晶速率。接着,在框930处,可以第二值将信号施加到多个PCM单元。第二值可对应于组合PCM单元群体中具有最低结晶温度的那些PCM单元群体之中的又一特定PCM单元群体的结晶温度。举例来说,信号的第二值还可近似地与用于在读取操作期间读取PCM单元的读取偏压的量级相同。当然,过程900的此些细节仅仅为实例,且所主张的标的物并非如此限制。
图10是说明包含存储器装置1010的计算系统1000的实施例的示意图。举例来说,计算系统1000可驱动能够编程多个PCM单元的设备,且调整将被施加以编程所述多个PCM单元的单脉冲的参数。参数可包括(举例来说)启动电流、结束电流及从启动电流到结束电流的依赖于时间的连接的平滑信号路径。计算系统1000可包含调整参数的能力,以便在以下各项的任一者之间作出折衷:编程速度、编程可靠性或编程良率。计算系统1000可包含调整参数的能力,以便减小编程速度,而不使多个PCM单元的几乎完全结晶显著降级。
计算装置可包括(举例来说)一个或一个以上执行应用程序或其它代码的处理器。举例来说,存储器装置1010可包括图1中所示的包含PCM 100的存储器。计算装置1004可代表经配置以管理存储器装置1010的任何装置、器具或机器。存储器装置1010可包含存储器控制器1015及存储器1022。作为实例而非限制,计算装置1004可包含:一个或一个以上计算装置或平台,例如,桌上型计算机、膝上型计算机、工作站、服务器装置等;一个或一个以上个人计算或通信装置或器具,例如,个人数字助理、移动通信装置等;计算系统或相关联的服务提供者能力,例如,数据库或数据存储服务提供者/系统,或其任何组合。
应认识到,系统1000中所示的各种装置的全部或部分及本文中进一步描述的过程及方法可使用硬件、固件、软件或其任何组合来实施或另外包含硬件、固件、软件或其任何组合。因而,作为实例而非限制,计算装置1004可包含至少一个处理单元1020,其通过总线1040及主机或存储器控制器1015操作地耦合到存储器1022。处理单元1020代表一个或一个以上可配置以执行数据计算程序或进程的至少一部分的电路。作为实例而非限制,处理单元1020可包含一个或一个以上处理器、控制器、微处理器、微控制器、专用集成电路、数字信号处理器、可编程逻辑装置、现场可编程门阵列等,或其任何组合。处理单元1020可包含经配置以与存储器控制器1015通信的操作系统。此操作系统可例如产生待经由总线1040发送到存储器控制器1015的命令。此些命令可包括读取命令或写入命令。响应于写入命令,举例来说,存储器控制器1015可提供电信号,例如上文描述的电信号500。
存储器1022代表任何数据存储机构。存储器1022可包含(举例来说)主要存储器1024或次要存储器1026。主要存储器1024可包含(举例来说)随机存取存储器、只读存储器等等。虽然在此实例中说明为与处理单元1020分开,但应理解,主要存储器1024的全部或部分可在处理单元1020内提供,或另外与处理单元1020位于同一位置/与处理单元1020耦合。
次要存储器1026可包含(举例来说)与主要存储器或一个或一个以上数据存储装置或系统(例如,磁盘驱动器、光盘驱动器、磁带驱动器、固态存储器驱动器等等)相同或类似类型的存储器。在某些实施例中,辅助存储器1026可操作地由计算机可读媒体1028接受,或另外可配置以耦合到计算机可读媒体1028。计算机可读媒体1028可包含(举例来说)可为系统1000中的装置中的一者或一者以上运载或获得数据、代码或指令的任何媒体。
计算装置1004可包含(举例来说)输入/输出1032。输入/输出1032代表可配置以接受或另外引入人类输入或机器输入的一个或一个以上装置或特征,或可配置以递送或另外提供人类输入或机器输入的一个或一个以上装置或特征。作为实例而非限制,输入/输出装置1032可包含经操作地配置的显示器、扬声器、键盘、鼠标、轨迹球、触摸屏、数据端口等等。
当然,将理解,虽然刚刚已描述了特定的实施例,但所主张的标的物的范围不限于特定实施例或实施例。举例来说,一个实施例可在硬件中实施,例如在装置或装置的组合上实施。另外,虽然所主张的标的物的范围不限于此方面中,但一个实施例可包括一个或一个以上物品,例如存储媒介或存储媒体,已经在其上存储了能够由特定或特殊目的系统或装置来执行的指令,例如以产生根据所主张的标的物的方法的实施例的性能,例如先前所描述的实施例中的一者。然而,当然,所主张的标的物不限于必要描述的实施例中的一者。此外,特定或特殊目的计算平台可包含一个或一个以上处理单元或处理器,一个或一个以上输入/输出装置,例如显示器、键盘或鼠标,或者一个或一个以上存储器,例如静态随机存取存储器、动态随机存取存储器、快闪存储器或硬盘驱动器,但再次,所主张的标的物的范围不限于此实例。
在前面的描述中,已经描述了所主张标的物的各种方面。为了解释的目的,可能已经陈述特定的数目、系统或配置以提供对所主张标的物的透彻理解。然而,受益于本发明的所属领域的技术人员应明白,可在没有那些特定细节的情况下实践所主张的标的物。在其它例子中,可省略或简化所属领域的技术人员将理解的特征,而不致使所主张的标的物模糊。虽然在本文中已说明或描述了某些特征,但所属领域的技术人员现在可想到许多修改、替代、改变或等效物。因此,将理解,所附权利要求书意在涵盖属于所主张的标的物的真实精神内的全部修改或改变。
Claims (26)
1.一种用于编程相变存储器的方法,它包括:
以第一特定信号值电平施加电信号,以便熔化相变存储器PCM单元;
在所述PCM单元被熔化之后,减小正施加的所述电信号的所述信号值电平,直到达到第二特定非零信号值电平,其特征在于,所述信号值电平以第一斜率减小,以便在所述第一特定信号值电平与所述第二特定非零信号值电平之间不发生信号值电平的实质垂直下降;及
随后,以第二斜率降低施加的所述电信号的所述信号值电平,直至达到第三特定非零信号电平,其中所述第一斜率与所述第二斜率不同。
2.根据权利要求1所述的方法,其特征在于,将所述电信号施加到电阻性加热器。
3.根据权利要求1所述的方法,其特征在于,所述施加所述电信号包括将所述第一特定信号值电平施加到一个以上电阻性加热器,以便熔化一个以上PCM单元。
4.根据权利要求3所述的方法,其特征在于,所述一个以上PCM单元包括PCM单元阵列。
5.根据权利要求3所述的方法,其特征在于,所述信号值电平减小,以使得所述一个以上PCM单元的相变材料从外部单元外围向内结晶。
6.根据权利要求2所述的方法,其特征在于,所述电阻性加热器物理地接触所述PCM单元的表面。
7.根据权利要求1所述的方法,其特征在于,将所述电信号施加到以自加热配置布置的PCM单元。
8.根据权利要求7所述的方法,其特征在于,所述施加所述电信号包括将所述第一特定信号值电平施加到一个以上PCM单元,以便熔化一个以上PCM单元。
9.根据权利要求1所述的方法,其特征在于,所述第一和第二斜率包括所述第一特定信号值电平与所述第二特定非零信号值电平之间的近似线性斜坡,及所述第二特定非零信号值电平与所述第三特定非零信号电平之间的近似线性斜坡。
10.根据权利要求1所述的方法,其特征在于,所述电信号包括电流信号。
11.根据权利要求1所述的方法,其特征在于,所述信号值电平减小,以使得所述PCM单元的相变材料从所述PCM单元的外部单元外围向内结晶。
12.一种用于编程相变存储器的方法,它包括:
施加单信号脉冲,以便复位且接着设定多个PCM单元,一些PCM单元在与其它PCM单元不同的时间达到结晶温度等级,所述施加包括:
在所述多个PCM单元融化之后,将施加的所述单信号脉冲的信号值电平从第一特定非零信号值降低,直至达到第二特定非零信号值电平,其中所述信号值电平以第一斜率下降,从而在所述第一特定信号值电平与所述第二特定非零信号值电平之间不会发生信号值电平的实质垂直下降;以及
随后,以第二斜率降低施加的所述单信号脉冲的所述信号值电平,直至达到第三特定信号电平,其中所述第一斜率与所述第二斜率不同;
其中所述多个PCM单元的第一群组在所述信号值电平以第一斜率降低期间结晶,且其中所述多个PCM单元的第二群组在所述信号值电平以第二斜率降低期间结晶。
13.根据权利要求12所述的方法,其特征在于,所述单信号脉冲包括施加到加热元件的电流脉冲。
14.根据权利要求12所述的方法,其特征在于,所述单信号脉冲包括施加到呈自加热单元架构的PCM单元的电流脉冲。
15.根据权利要求12所述的方法,其特征在于,以初始电平施加所述单信号脉冲,以便产生对应于或超过用于所述多个PCM单元中具有最高熔化温度的PCM单元的熔化温度的温度。
16.根据权利要求15所述的方法,其特征在于,施加所述单信号脉冲以使得所述多个PCM单元实质上完全结晶。
17.根据权利要求15所述的方法,其特征在于,施加所述单信号脉冲以产生温度改变,所述温度改变处于或低于对应于所述多个PCM单元中最慢的PCM单元能够实质上完全结晶的速率的速率。
18.根据权利要求15所述的方法,其特征在于,所述单信号脉冲产生稍后电平,所述电平导致对应于或低于用于所述多个PCM单元中具有最低结晶温度的PCM单元的温度的温度。
19.一种用于编程相变存储器单元的设备,它包括:
计算平台,其用于驱动能够编程多个PCM单元的设备;
所述计算平台能够调整待施加以编程所述多个PCM单元的单脉冲的参数;
所述参数包括启动电流、次级非零电流、结束电流及从所述启动电流到所述结束电流的依赖于时间的经连接的平滑信号路径;
其中所述计算平台经配置以第一速率将所述单脉冲从所述启动电流减小到所述次级非零电流,且随后以第二速率将所述次级非零电流减小到所述结束电流,其中所述第一速率与所述第二速率不同;
其中所述多个PCM单元的第一群组在所述单脉冲以第一速率减小期间结晶,且其中所述多个PCM单元的第二群组在所述单脉冲以第二速率减小期间结晶。
20.根据权利要求19所述的设备,其特征在于,所述计算平台包含调整所述参数以便在以下各项的任意项之间作出折衷的能力:编程速度、编程可靠性或编程良率。
21.根据权利要求19所述的设备,其特征在于,所述计算平台包含调整所述参数以便降低编程速度而不使所述多个PCM单元的几乎完全结晶显著降级的能力。
22.一种集成电路,它包括:
存储器阵列,其包括多个PCM存储器单元;
其特征在于,所述存储器阵列的所述多个PCM存储器单元实质上完全熔化,接着经由单脉冲实质上完全结晶,而在所述单脉冲的施加期间无需所述多个PCM存储器单元中任一个的状态检验;
其中所述单脉冲经配置以达到信号值电平以便将所述多个PCM存储器单元实质上完全融化;并以第一斜率减小到次级非零信号值电平;并随后以第二斜率减小到第三信号值电平,其中所述第一斜率与所述第二斜率不同;
其中所述多个PCM单元的第一群组在所述单脉冲以第一下降斜率减小期间结晶,且其中所述多个PCM单元的第二群组在所述单脉冲以第二下降斜率减小期间结晶。
23.根据权利要求22所述的集成电路,其特征在于,所述多个PCM存储器单元包括经焦耳加热器编程的存储器单元。
24.一种用于编程相变存储器的装置,它包括:电阻性加热器;所述电阻性加热器用于为PCM单元的阵列编程,以使得所述阵列的所述单元的结晶期间不发生温度的实质垂直下降;
所述电阻性加热器通过将温度以第一速率从复位温度等级降低到次级温度等级,并随后以第二速率将温度从所述次级温度等级降低到设定温度等级来为所述阵列的所述单元编程,其中所述第一速率与所述第二速率不同;
其中PCM单元的所述阵列的第一群组在所述温度以所述第一速率的所述减小期间结晶,且其中PCM单元的所述阵列的第二群组在所述温度以所述第二速率的所述减小期间结晶。
25.根据权利要求24所述的装置,其特征在于,所述复位温度包括处于或高于所述阵列的任何单元的最高熔化温度的温度。
26.根据权利要求24所述的装置,其特征在于,所述设定温度等级包括处于或低于所述阵列的任何单元的最低结晶温度的温度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/156,293 US8441848B2 (en) | 2011-06-08 | 2011-06-08 | Set pulse for phase change memory programming |
US13/156,293 | 2011-06-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102820054A CN102820054A (zh) | 2012-12-12 |
CN102820054B true CN102820054B (zh) | 2015-08-26 |
Family
ID=47220723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210184229.6A Active CN102820054B (zh) | 2011-06-08 | 2012-06-05 | 用于相变存储器编程的设定脉冲 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8441848B2 (zh) |
JP (1) | JP5354415B2 (zh) |
KR (1) | KR101385793B1 (zh) |
CN (1) | CN102820054B (zh) |
DE (1) | DE102012209151A1 (zh) |
TW (1) | TWI508071B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8441848B2 (en) * | 2011-06-08 | 2013-05-14 | Micron Technology, Inc. | Set pulse for phase change memory programming |
US8787095B2 (en) | 2012-02-28 | 2014-07-22 | Micron Technology, Inc. | Systems, and devices, and methods for programming a resistive memory cell |
US8913422B2 (en) * | 2012-09-28 | 2014-12-16 | Intel Corporation | Decreased switching current in spin-transfer torque memory |
US9311996B2 (en) | 2014-09-10 | 2016-04-12 | Kabushiki Kaisha Toshiba | Semiconductor storage device having resistance-change storage elements |
US10454025B1 (en) | 2018-06-13 | 2019-10-22 | International Business Machines Corporation | Phase change memory with gradual resistance change |
US10832770B2 (en) | 2019-03-13 | 2020-11-10 | Sandisk Technologies Llc | Single pulse memory operation |
JP6972059B2 (ja) * | 2019-03-18 | 2021-11-24 | 株式会社東芝 | 抵抗変化型メモリ |
JP2020155165A (ja) * | 2019-03-19 | 2020-09-24 | 株式会社東芝 | 抵抗変化型メモリ及びその駆動方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1892889A (zh) * | 2005-07-06 | 2007-01-10 | 三星电子株式会社 | 相变存储设备以及对其进行编程的方法 |
CN101727982A (zh) * | 2008-10-17 | 2010-06-09 | 三星电子株式会社 | 执行编程和验证操作的可变电阻存储器装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6115285A (en) | 1996-06-14 | 2000-09-05 | Siemens Aktiengesellschaft | Device and method for multi-level charge/storage and reading out |
KR100674983B1 (ko) * | 2005-07-13 | 2007-01-29 | 삼성전자주식회사 | 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치 |
CN101461071B (zh) * | 2005-12-20 | 2012-01-18 | Nxp股份有限公司 | 纵向相变存储器单元及其制造方法 |
KR100735525B1 (ko) * | 2006-01-04 | 2007-07-04 | 삼성전자주식회사 | 상변화 메모리 장치 |
KR101274190B1 (ko) * | 2007-07-30 | 2013-06-14 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 |
KR20090016199A (ko) * | 2007-08-10 | 2009-02-13 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치 및 그 동작방법 |
US7787291B2 (en) * | 2007-09-26 | 2010-08-31 | Intel Corporation | Programming a multilevel phase change memory cell |
US7897953B2 (en) | 2008-01-16 | 2011-03-01 | Micron Technology, Inc. | Multi-level programmable PCRAM memory |
US7821810B2 (en) | 2008-03-14 | 2010-10-26 | Micron Technology, Inc. | Phase change memory adaptive programming |
JP5205662B2 (ja) * | 2008-04-01 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2009266316A (ja) | 2008-04-25 | 2009-11-12 | Semiconductor Technology Academic Research Center | メモリ装置、電子機器、相変化メモリ素子への記録方法 |
JP5462490B2 (ja) * | 2009-01-19 | 2014-04-02 | 株式会社日立製作所 | 半導体記憶装置 |
US20100226168A1 (en) | 2009-03-04 | 2010-09-09 | Savransky Semyon D | Programming methods for phase-change memory |
US8351251B2 (en) | 2009-08-27 | 2013-01-08 | International Business Machines Corporation | Multilevel programming of phase change memory |
US8036016B2 (en) * | 2009-09-01 | 2011-10-11 | Micron Technology, Inc. | Maintenance process to enhance memory endurance |
US8199566B1 (en) * | 2009-11-23 | 2012-06-12 | Micron Technology, Inc. | Write performance of phase change memory using set-pulse shaping |
KR101756811B1 (ko) | 2010-08-11 | 2017-07-11 | 삼성전자주식회사 | 비트 시이퀀스 스킴을 수행할 수 있는 메모리 장치 |
US8194441B2 (en) * | 2010-09-23 | 2012-06-05 | Micron Technology, Inc. | Phase change memory state determination using threshold edge detection |
US8441848B2 (en) * | 2011-06-08 | 2013-05-14 | Micron Technology, Inc. | Set pulse for phase change memory programming |
-
2011
- 2011-06-08 US US13/156,293 patent/US8441848B2/en active Active
-
2012
- 2012-05-07 TW TW101116255A patent/TWI508071B/zh active
- 2012-05-10 JP JP2012108094A patent/JP5354415B2/ja active Active
- 2012-05-31 DE DE102012209151A patent/DE102012209151A1/de not_active Ceased
- 2012-06-05 CN CN201210184229.6A patent/CN102820054B/zh active Active
- 2012-06-07 KR KR1020120060907A patent/KR101385793B1/ko active IP Right Grant
-
2013
- 2013-05-03 US US13/886,564 patent/US9082477B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1892889A (zh) * | 2005-07-06 | 2007-01-10 | 三星电子株式会社 | 相变存储设备以及对其进行编程的方法 |
CN101727982A (zh) * | 2008-10-17 | 2010-06-09 | 三星电子株式会社 | 执行编程和验证操作的可变电阻存储器装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI508071B (zh) | 2015-11-11 |
US20130242650A1 (en) | 2013-09-19 |
JP2012256410A (ja) | 2012-12-27 |
US8441848B2 (en) | 2013-05-14 |
TW201306033A (zh) | 2013-02-01 |
KR101385793B1 (ko) | 2014-04-29 |
US9082477B2 (en) | 2015-07-14 |
US20120314491A1 (en) | 2012-12-13 |
CN102820054A (zh) | 2012-12-12 |
KR20120136301A (ko) | 2012-12-18 |
JP5354415B2 (ja) | 2013-11-27 |
DE102012209151A1 (de) | 2012-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102820054B (zh) | 用于相变存储器编程的设定脉冲 | |
Chen et al. | Compact modeling of RRAM devices and its applications in 1T1R and 1S1R array design | |
US8199566B1 (en) | Write performance of phase change memory using set-pulse shaping | |
CN102842341B (zh) | 高耐用度相变存储器装置及其操作方法 | |
US8467226B2 (en) | Programming an array of resistance random access memory cells using unipolar pulses | |
JP6042990B2 (ja) | メモリデバイスに対する電力管理を提供する装置および方法 | |
CN100492694C (zh) | 具有恢复功能的相变存储器和方法 | |
CN102411992B (zh) | 使用阈值边缘检测的相变存储器状态确定 | |
US8773899B2 (en) | Variable resistance memory programming | |
CN106504785A (zh) | 电阻飘移复原的存储装置及其操作方法 | |
US9552876B2 (en) | Descending set verify for phase change memory | |
US10839929B2 (en) | Memory device | |
JPWO2007141865A1 (ja) | 半導体装置及びその製造方法 | |
TW201801081A (zh) | 暫態電流保護之臨界切換裝置系統及方法 | |
US9336874B2 (en) | Mixed mode programming for phase change memory | |
CN105225692A (zh) | 操作存储单元的方法及整合电路 | |
CN104318955B (zh) | 基于二极管选通的相变存储器的数据读出电路及读出方法 | |
KR20160085976A (ko) | 다치형 상변화 메모리의 쓰기 방법 및 시스템 | |
CN112242154A (zh) | 用于减轻干扰的非易失性存储装置及其操作方法 | |
Chang et al. | A parameterized SPICE macromodel of resistive random access memory and circuit demonstration | |
TW202141492A (zh) | 電阻式記憶體儲存裝置及其操作方法 | |
CN113853654A (zh) | 存储器器件及其控制方法 | |
CN114913896A (zh) | 相变存储器、控制方法和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |