CN105225692A - 操作存储单元的方法及整合电路 - Google Patents

操作存储单元的方法及整合电路 Download PDF

Info

Publication number
CN105225692A
CN105225692A CN201510332780.4A CN201510332780A CN105225692A CN 105225692 A CN105225692 A CN 105225692A CN 201510332780 A CN201510332780 A CN 201510332780A CN 105225692 A CN105225692 A CN 105225692A
Authority
CN
China
Prior art keywords
storage unit
resistance
phase
data value
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510332780.4A
Other languages
English (en)
Other versions
CN105225692B (zh
Inventor
柯文昇
吴昭谊
苏资翔
李祥邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN105225692A publication Critical patent/CN105225692A/zh
Application granted granted Critical
Publication of CN105225692B publication Critical patent/CN105225692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种操作包括相变材料的第一存储单元的方法，其中第一存储单元是可编程的，以存储多个数据值中的一个数据值，所述数据值以第一存储单元的多个不重叠范围电阻表示。该方法包括：施加至少一测试脉冲给第一存储单元，以在一中间范围电阻建立第一存储单元的一单元电阻，该中间范围电阻包括多个表示所述数据值的这些不重叠范围电阻的第一与第二相邻范围之间的多个电阻值；以及在施加至少一测试脉冲给第一存储单元之后，依据中间范围电阻的单元电阻与中间范围电阻的一参考电阻的多个相对值，判断是否施加至少一热脉冲给第一存储单元。

Description

操作存储单元的方法及整合电路
技术领域
本发明涉及一种例如是相变材料存储技术的热基(thermal-based)存储技术。
背景技术
相变存储是一种热基的非挥发存储整合电路技术的议题。一相变存储单元可由顶及底电极，及一包含于这些电极之间的相变材料层所组成。相变材料具有至少二固相，例如是包括一般的非晶(amorphous)固相及一般结晶(crystalline)固相。相变材料通过电流经由相变材料层可改变相态。一般的非晶态的电阻率高于一般结晶态的电阻率。电阻率的差异通过可容易地被测出，以检测相变存储单元所存储的数据。
从非晶相到结晶相的变化，本文称为设定(SET)操作，可通过施加一电脉冲经由相变材料执行。在电脉冲中，于起始峰电流后，电流随脉冲期间减少，使相变材料缓慢地冷却成结晶态。
从结晶相到非晶相的变化，本文称为重设(RESET)操作，可通过施加一短高电流脉冲经由相变材料以熔融(melt)或破坏(breakdown)相变材料的结晶相结构执行。之后，相变材料快速冷却，压制相变过程且允许相变材料的至少一部分以稳定一非晶态。
相变存储具有稳定的特性，似DRAM及非挥发性的操作，为数据存储存储器提供一好条件。存储单元的相变材料的劣化与包含多个单元不再能存储数据的耐久性有关。建议的解决方案是依据各种不同的材料及结构发展，例如材料掺杂、局限单元结构(confinedcellstructure)及优化操作，去提升相变材料的耐久性。然而，建议方案并未提到将限制相变存储器的耐久性的相变材料的劣化。
因此，需要提供一种通过减少存储单元的相变材料劣化，以增加相变材料耐久度的方法。
发明内容
依据本发明的一实施例，提出一种操作一包括一相变材料的第一存储单元的方法，其中第一存储单元是可编程的，以存储多个数据值的一数据值，这些数据值以第一存储单元的多个不重叠范围电阻表示，方法包括：
施加至少一测试脉冲给第一存储单元，以于一中间范围电阻建立第一存储单元的一单元电阻，中间范围电阻包括多个表示这些数据值的这些不重叠范围电阻的第一与第二相邻范围之间的多个电阻值；以及
在施加至少一测试脉冲给第一存储单元之后，依据(i)中间范围电阻的单元电阻与(ii)中间范围电阻的一参考电阻的多个相对值，判断是否施加至少一热脉冲给第一存储单元。
依据本发明的另一实施例，还包括：
响应单元电阻落至参考电阻以下，施加至少一热脉冲给第一存储单元。
依据本发明的另一实施例，这些数据值具有一幂等于2的这些数据值的总量。
依据本发明的另一实施例，通过施加至少一第一电流脉冲给第一存储单元并持续一第一期间，第一存储单元是可编程的，以存储一以一第一相邻范围表示的第一数据值；
通过施加至少一第二电流脉冲给第一存储单元并持续一第二期间，第一存储单元是可编程的，以存储一以第二相邻范围表示的第二数据值，其中第二期间短于第一期间；其中方法包括：
施加至少一热脉冲给第一存储单元并持续一第三期间，第三期间长于第一期间及第二期间。
依据本发明的另一实施例，通过施加至少一第一电流脉冲给具有一第一电流最大值的第一存储单元，第一存储单元是可编程的，以存储一以第一相邻范围表示的第一数据值；
通过施加至少一第二电流脉冲给第一存储单元并持续一具有一第二电流最大值的第二期间，第一存储单元是可编程的，以存储一以第二相邻范围表示的第二数据值；方法还包括：
施加具有一第三电流最大值的至少一热脉冲给第一存储单元，其中第三电流最大值小于第一电流最大值及第二电流最大值。
依据本发明的另一实施例，还包括：
施加至少一热脉冲给第一存储单元。
依据本发明的另一实施例，还包括：
施加至少一热脉冲给一或更多邻近第一存储单元的一组第二存储单元。
依据本发明的另一实施例，还包括：
通过邻近于第一存储单元的至少一加热装置，施加至少一热脉冲。
依据本发明的另一实施例，至少一热装置是具有相变材料的至少一第二存储单元。
依据本发明的另一实施例，还包括：
施加至少一测试脉冲给达到一预设存取循环数的第一存储单元。
依据本发明的另一实施例，一种整合电路包括一存储单元阵。存储单元阵包括一相变材料及一控制电路。控制电路执行：
编程阵列的多个存储单元，以存储多个数据值的一数据值，这些数据值以多个不重叠范围电阻表示；
施加至少一测试脉冲给第一存储单元，以于一中间范围电阻建立第一存储单元的一单元电阻，中间范围电阻包括多个表示这些数据值的这些不重叠范围电阻的第一与第二相邻范围之间的多个电阻值；及
在施加至少一测试脉冲给第一存储单元之后，依据(i)中间范围电阻的单元电阻与(ii)中间范围电阻的一参考电阻的多个相对值，判断是否施加至少一热脉冲给第一存储单元。
依据本发明的另一实施例，控制电路执行：
响应单元电阻落至参考电阻以下，施加至少一热脉冲给第一存储单元。
依据本发明的另一实施例，这些数据值具有一幂等于2的这些数据值的总量。
依据本发明的另一实施例，通过施加至少一第一电流脉冲给第一存储单元并持续一第一期间，第一存储单元是可编程的，以存储一以第一相邻范围表示的第一数据值；
通过施加至少一第二电流脉冲给第一存储单元并持续一第二期间，第一存储单元是可编程的，以存储一以第二相邻范围表示的第二数据值，其中第二期间短于第一期间；
其中，控制电路执行：
施加至少一热脉冲给第一存储单元并持续一第三期间，第三期间长于第一期间及第二期间。
依据本发明的另一实施例，通过施加至少一第一电流脉冲给具有一第一电流最大值的第一存储单元，第一存储单元是可编程的，以存储一以第一相邻范围表示的第一数据值；
通过施加至少一第二电流脉冲给第一存储单元并持续一具有一第二电流最大值的第二期间，第一存储单元是可编程的，以存储一以第二相邻范围表示的第二数据值；
其中整合电路包括：
施加具有一第三电流最大值的至少一热脉冲给第一存储单元，其中第三电流最大值小于第一电流最大值及第二电流最大值。
依据本发明的另一实施例，整合电路执行：
施加至少一热脉冲给第一存储单元。
依据本发明的另一实施例，整合电路执行：
施加至少一热脉冲给一或更多邻近第一存储单元的一组第二存储单元。
依据本发明的另一实施例，整合电路执行：
通过邻近于第一存储单元的至少一加热装置，施加至少一热脉冲；
依据本发明的另一实施例，通过邻近于第一存储单元的至少一加热装置，施加至少一热脉冲。
依据本发明的另一实施例，其中控制电路执行：
施加至少一测试脉冲给达到一预设存取循环数的第一存储单元。
依据本发明的另一实施例，一种装置，具有一第一存储单元，第一存储单元包括一相变材料，第一存储单元是可编程的，以存储多个数据值的一数据值，这些数据值以第一存储单元的多个不重叠范围电阻表示，装置包括：
一用以施加至少一测试脉冲给第一存储单元以于一中间范围电阻建立第一存储单元的一单元电阻的手段(means)，其中中间范围电阻包括多个表示这些数据值的这些不重叠范围电阻的第一与第二相邻范围之间的多个电阻值；
一用以在施加至少一测试脉冲给第一存储单元之后，依据(i)中间范围电阻的单元电阻与(ii)中间范围电阻的一参考电阻的多个相对值，判断是否施加至少一热脉冲给第一存储单元的手段。
附图说明
图1A显示了存储单元的一部分处于设定状态；
图1B显示了存储单元的一部分处于重设状态；
图2显示了随循环增加设定及部分重设电阻的变化图；
图3A显示了历经右偏移阶段变化的施加电流与存储单元的电阻曲线图；
图3B显示了历经左偏移阶段变化的施加电流与存储单元的电阻曲线图；
图4A至4C显示了存储单元的一部分经历形成孔洞的相变材料劣化的不同阶段示意图；
图5A显示了劣化前相变存储单元的基本组成比例初始均匀分布的示意图；
图5B显示了经历劣化的相变存储单元的基本组成比例不均匀分布的示意图；
图6显示了包含相变存储单元的存储阵列示意图；
图7显示了实施例的设定、重设及恢复操作的脉冲形图；
图8显示了随存储单元循环增加，检测到的存储器的部分重设电阻；
图9显示了包括相变存储阵列的整合电路装置的方块图；
图10A及10B显示了表示被非挥发存储装置存储的不同数值的电阻范围及中间范围的示意图。
【附图标记说明】
100：存储单元
102、102A、102B、102C、102D：存储元件
104、104A：顶电极
106、106A：底电极
108：结晶相
110：非晶相
200、210：向下减少
202：部分重设电阻
204：向上复原
208：设定电阻
400：小孔洞
402：大孔洞
404：很大孔洞
600A、600B：第一存取线
602：位线译码器
604A：存取装置
606：字线译码
608A、608B：第二存取线
609：接地端点
610A、610B：第三存取线
701：设定操作波形
702：重设操作波形
703：恢复操作波形
801：部分重设电阻
803：参考电阻
960：存储阵列
961：字线译码器
963：列译码器
965：总线
966：区块
967：数据总线
969：偏压电路
970：启动机
972：数据输出线
974：电路
975：整合电路
984：恢复元件阵列
具体实施方式
以下将配合图示，对本发明的实施例提供更详细的说明。虽然以下说明将会参照特定的结构与方法。但必须注意的是，这些特定的实施案例与方法，并非用以限定本发明。本发明仍可采用其他特征、元件方法及实施例，来加以实施。优选实施例的提出，仅是用以例示本发明的技术特征，并非用以限定本发明的保护。本领域中的普通技术人员，将可根据以下说明书的描述，在不脱离本发明的精神范围内，作等同的修饰与变化。在不同实施例之中，相同的元件，将以相同的元件符号加以表示。
图1A及1B显示了根据一实施例的一存储单元的部分示意图。存储单元100包括位于一顶电极104与一底电极106之间的存储元件102。存储元件102包括相变材料(phasechangematerial)的一层。相变材料可于非晶相(amorphousphases)与结晶相(crystallinephases)之间变化。
实施例的存储单元包括相变存储材料(phasechangebasedmemorymaterial)，其包含硫系(chalcogenidebased)材料及其它材料。硫族(Chalcogens)包括氧(O)、硫(S)、硒(Se)与碲(Te)的任一者，其形成周期表中VI族的一部分。硫族化合物包括具有一硫族与更多的阳极元件或根的化合物。硫系合金包括硫族与其它例如是过渡金属的材料的组成。硫系合金通常包含周期表的列VI(columnsix)中的一个或更多元素，例如锗及锡。通常，硫系合金包括一组成，其包含锑(Sb)、镓(Ga)、铟(In)及银(Ag)。许多相变存储材料描述于技术文献，包含Ga/Sb，In/Sb，In/Se，Sb/Te，Ge/Te，Ge/Sb/Te，In/Sb/Te，Ga/Se/Te，Sn/Sb/Te，In/Sb/Ge，Ag/In/Sb/Te，Ge/Sn/Sb/Te，Ge/Sb/Se/Te及Te/Ge/Sb/S。在Ge/Sb/Te家族中，广大的合金组成可使用的。代表的组成为TeaGebSbl00-(a+b)。
显示于图1A的存储单元100的一部分处于设定状态(SETstate)，而存储元件102的相变材料处于结晶相108。显示于图1B的存储单元100的一部分处于重设状态(RESETstate)，而存储元件102的相变材料包括一大部分，其稳定于顶电极104与底电极106之间的电流路径的非晶相110且也包括处于结晶相108的多个部分。一通过存储单元100的顶电极104及底电极106施加的电流能导致存储元件102的热量，其允许于设定状态与重设状态之间改变。这些状态之间的改变于存储装置的正常操作期间在数千至数百万或更多的命令下完成，此处称为循环。此循环导致存储单元的应力，其导致相变材料的劣化。
存储元件102的相变材料的劣化显露二阶段。第一阶段，称为右偏移(rightshift)，是存储单元的电阻与于低至中度循环所发生的施加电流的偏移。第二阶段，称为左偏移(leftshift)，是存储单元的电阻与于中度至高度循环所发生的施加电流的偏移。右偏移能由部分重设电阻的改变去确定。在图2的实施例中，当循环增加时，右偏移能由部分重设电阻202的向下减少(downhilldecrease)200去确定。如图2所示，当循环增加时，随着增加的206设定电阻208，左偏移能由部分重设电阻202的向上复原(uphillrecovery)204去确定。此外，右偏移期间，重设电阻208的向下减少210也可伴随部分重设电阻202的向下减少200。图3A显示了历经右偏移阶段的电阻与存储单元的施加电流曲线，而图3B显示了历经左偏移阶段的电阻与存储单元的施加电流曲线。电阻与施加电流曲线显示当施加电流时电阻增加，且存储单元从低电阻设定状态变化至高电阻重设状态。曲线的中间部分于此本文称为部分重设状态。图3A的电阻与施加电流曲线包括从存储单元已循环零次的初始状态曲线至存储单元已经历1E8循环的曲线。在图3B，电阻与电流曲线包括从1E8至9E8循环的曲线，其中1E8循环曲线与图3A相同。如图3A所示，当循环增加，对于一给定电流，部分重设状态的电阻减少，因此曲线往右偏移。此外，如图3B所示，当循环再增加，部分重设状态的电阻增加，因此曲线往左偏移。这些图示是基于存储元件的相变材料于GST-225的经验数据。实施例可包括具有不同材料特性及物理组成的数种不同存储单元。这些实施例在不同循环状态时从右偏移过渡至左偏移。
如图3A所示的右偏移及如图3B所示的左偏移对应至图2的部分重设电阻202的减少200及复原204。如图3B所示，在左偏移发生后，开放失效条件发生，其电阻维持在一与施加电流独立的高常数值。实施例显示开放失效条件发生在4E8至9E8循环，证明9E8曲线具有一常数高电阻。右及左偏移期间，劣化可修补。在实施例中，在存储单元呈现左偏移征召前，劣化可更容易且更完整地修补。一旦开放失效条件发生，修补相变材料更困难。于不可修补的劣化发生前确定出劣化是有益的。
相变材料的劣化原因包括组成改变及孔洞(void)形成于存储元件的相变材料。第4A至4C图显示了在左偏移、右偏移及开放失效条件期间，孔洞形成的存储单元100的部分示意图。存储单元100从图1A所示的无劣化开始，其存储元件102无形成孔洞。当由设定/重设循环导致的应力(stress)发生，小孔洞400产生在存储元件内且为一右偏移的贡献原因，如图4A所示。当循环持续，更多小孔洞400产生，及存在的孔洞的结块(agglomeration)及累积(accumulation)形成朝向底电极106的大孔洞402，二者贡献左偏移的原因，如图4B所示。若循环持续，劣化将持续直到开放失效条件发生，如图4C所示，其中小孔洞400的结块及累积与大孔洞402创造一完全覆盖底电极106的很大孔洞404。
第5A及5B图显示了存储单元的相变材料组成改变的示意图。Y轴表示存储单元内一位置的相变材料的元素Ge、Sb、Te的相对数量，而x轴表示存储单元内的该位置。在此实施例中，存储元件的相变材料是GST-255，其包括Ge∶Sb∶Te的近似比例为2∶2∶5。图示包括二垂直线，左边线表示存储元件与底电极的接口，右边线表示顶电极。图5A显示了在Ge∶Sb∶Te三元素的比例于整个存储元件内均匀地为2∶2∶5下的初始预劣化分布。图5B显示了同一GST-225存储层受到组成改变的劣化影响的示意图。在图5B的组成改变的实施例中，Te往顶电极的迁徙导致一Te集中区(richregion)，且Sb朝向底电极的迁徙导致一Sb集中区。此外，其它不同元素的不均匀分布呈现于整个存储元件内。
施加热能给存储单元劣化的相变材料能够反转包括降低或消除孔洞的劣化，且回复元素比例分布朝向更均匀比例。本文的热量的应用称为恢复(healing)。随着相变材料的劣化，施加热能的阈值(thresholdamount)给存储单元造成劣化受到修复至一点，该点是存储单元在初始零循环状态时，存储单元显示一相似的电阻与施加电流曲线的一点，如图3A所示。一旦修复，存储单元的未来劣化趋势相似于尚未事先恢复的初始零循环状态的存储单元。由于实质上完全修复劣化的能力，相变材料的恢复能重复数次。热能的应用可以受控于存储装置的控制电路的恢复操作去执行。
图6显示了应用本发明实施例的存储阵列的示意图。四个代表的存储单元包括存储元件102A、102B、102C及102D，其表示能包括数百万个存储单元的一阵列的一小区域。如图所示，包括存储元件102A的存储单元包含顶电极104A及底电极106A，且存储元件102A包括具有顶电极及底电极的电通信(electricalcommunication)的相变材料。
多个第一存取线(accessline)600A及600B，以二位线为例，是与位线译码器602电通信。包括存储元件102A的存储单元的顶电极104A连接第一存取线600A。如实施例所示的存取晶体管，其包括存储元件102A的存储单元的底电极耦接于存取装置604A的第一端点。多个第二存取线608A及608B，以二源极线为例，耦接于源极线终端电路(terminationcircuit)，例如是接地端点609。第二存取线608A还连接于存取装置604A的第二端点。在一些实施例中，源极线终端电路包括例如是电压源极电流源的多个偏压电路(biascircuit)及非接地且用以施加偏压配置于源极线的解码电路(decodingcircuit)。多个第三存取线610A及610B，以二条字线为例，耦接于具有设定、重设及恢复模式的字线译码器606。包括具有存储元件102B、102B及102D的存储单元的阵列的其它多个存储单元是以相似趋势连接。位线译码器、源极线终端及字线译码器形成存储装置的控制电路的一部分。
在操作上，位线译码器及字线译码器操作于一读取模式、设定模式、重设模式及恢复模式。为了于重设、设定、读取及恢复模式中存取一单元，一经过所选择的存储单元(例如包括存储元件102A的存储单元)的电流路径由施加电流于第一存取线600A及施加足以开启存取晶体管604A的电压于第三存取线610A来建立，使电流流经第二存取线608A。
图7显示的是在设定、重设及恢复操作存取存储单元的冲波形。恢复操作波形703是比设定操作波形701及重设操作波形702更低的电流。例如，恢复操作波形703可具有一峰值电流，其少于一半，或在一些实施例中少于重设操作波形702的峰值电流的四分之一。从非晶状态至结晶状态的改变，称为设定操作，可由施加一初始峰值电流及随时间减少电流去执行，使得相变材料缓慢地冷却至结晶状态。本实施例中，设定操作波形701具有一初始峰值及然后减少类阶梯趋势(step-likefashion)直到不再施加电流。从结晶状态到非晶态的改变，于本文称为重设操作，可通过施加一短的高的电流脉冲以软化或破坏的结晶结构，在相变材料快速冷却后，压制相变过程及允许相变材料的至少一部分于非晶状态下稳定。在例示实施例中，重设操作波形702是一单矩形波。例示的恢复操作波形703包括多个低电流脉冲，其包含10个矩形脉冲。在实施例中，由于经由存储元件的恢复操作的一个或更多低电流脉冲，一被存取于恢复模式的存储单元受到加热。因为恢复存储单元的热量由受到恢复的存储单元产生，因此这些实施例称为自恢复(self-healing)。在实施例中，恢复操作波形可包括一个或更多脉冲，这些脉冲可具有相同或相异电流、形状及持续期间。
发生于恢复操作的存储修复的相对量正比于存储单元的相变材料接收热能的量。在自恢复实施例中，热能量由施加电流及电流持续期间决定。更多的恢复随着更高电流及/或更长脉冲期间发生。然而，若恢复操作波形的电流过高，由于应力导致的损害将超过所获得的益处效果。在实施例中，可发现自恢复电流的上边界是200微安培(μA)。脉冲震幅由必要的恢复能量及不会对相变材料导致非预期损害去决定。
在恢复目标存储单元的热能的实施例可单独或部分来自于被恢复的目标存储单元以外的一个或更多的源头。这些源头可包括一个或更多邻近存储单元及加热元件的组合。邻近存储单元可使用一相似波形加热，该相似波形如同使用去加热如上述自恢复实施例的一存储单元的波形。加热元件可邻近存储单元阵列配置，以能够传送热量至一个或更多邻近加热元件的存储单元。在实施例中，第一存储单元产生的热量可完全或部分修复第一存储单元的劣化的相变材料以及被第二存储单元接受的热量可完全或部分修复第二存储单元的劣化的相变材。
为了延长存储装置的耐久性，在劣化初期修复相变材料的劣化是有帮助的，因为初期是最容易修复的。劣化晚期可能无法完全修复或根本无法修复，例如在开放失效条件。在实施例中，为了检测初期劣化，一存储单元的一部分重设电阻被检测。若存储单元的部分重设电阻落至一预设参考值以下，将产生一警告信号。图8显示了由于存储单元的循环增加，一实施例的存储器的被检测的部分重设电阻801的流程图。为了检测一部分重设电阻，一部分重设脉冲，本文也称为一测试脉冲，发出至单元。在实施例中，部分重设脉冲是一信号脉冲，其电流150微安培且持续期间为50奈秒(ns)。在部分重设脉冲产生给单元，该单元将具有一介于设定与重设状态之间电阻范围的电阻。在数层单元中，用于测试劣化的部分重设电阻可在介于二相邻状态的单元之间的电阻范围内，其中二相邻状态的单元对应至多个存储数据值。邻近状态指的是存储单元的二状态，各与一存储数据值有关且各对应至一电阻范围，其中无另外的存储单元状态与二状态之间的电阻范围的电阻相关。
如图8所示，存储单元的部分重设电阻801具有一如同循环的U形，因此单元的劣化增加。曲线形状包括一对应至右偏移的左下降沿(leftdecreasingside)及一对应至左偏移的陡增右沿(steepincreasingrightside)。为了决定单元是否已达到初期劣化的一点，单元电阻与一参考电阻803比较。
参考电阻803是一部分重设电阻，其受选于对应循环状态，因此需要恢复劣化。当检测到部分重设电阻801落至参考电阻803之下，产生警告信号使恢复操作可被执行以恢复存储单元。如实施例所示，参考电阻设定为100000欧姆(100k-ohm)且存储单元的部分重设电阻在略高于104循环处掉落至此参考电阻以下。参考电阻可视如何恢复方案的企图而决定设为高或低。
一旦警告信号产生，恢复命令产出以启动恢复操作，如上所述，其可被完成，以修复具有已检测到劣化的相变材料的存储单元。
在一些实施例中，一监视电阻以决定劣化阶段的替代方案是监视实现一预设电阻所需要的电流。在这些实施例中，当电流超过参考电流，产生警告信号。例如，一预设参考电阻可设为100kΩ。实现此电阻的初始为80微安培的施加电流是需要的。在加强所需要施加电流可增加至120微安培。此参考电流的示例可设为120微安培，使当检测到此条件发生时，产生警告信号。
在一些实施例中，当需要恢复操作，决定去取代监视存储单元，可周期性地以默认数量的重设及/或设定循环执行恢复操作。
或者，或在组合上，恢复操作可通过启动电流路径通过一个或更多存储单元至所选择的存储单元去执行。
在另一实施例中，恢复操作可执行在另外的一存储单元，其接近触发警告信号的存储单元。
图9显示了依据本发明一实施例的一整合电路的简化方块图。整合电路包括一存储阵列960，其以使用相变存储单元实现。偏压电路969包括多个电压供应器及电流源，以产生用以执行经常性存储操作、测试及恢复操作的偏压。启动机970控制偏压电路969执行经常性的存储操作、测试及恢复操作。一具有读取、设定及恢复模式的字线译码器耦接于多个字线。一位线译码器耦接于沿存储阵列的数列配置的多个位线，用以读取、设定、重设及恢复存储阵列的多个存储单元。总线(bus)965提供地址给列译码器963及字线译码器961。区块966的感应放大器(Senseamplifier)及数据输入结构(date-instructure)包括用以读取、设定、重设及恢复模式的电流源，且通过数据总线967耦接于列译码器963。数据通过数据输入线(data-inline)971从整合电路的输入/输出端口或从整合电路的内部或外部的其它数据源提供给区块966的数据输入结构。在实施例中，整合电路975包含其它电路974，如一般目的的处理器或特别目的的应用电路，或提供受到相变材料存储单元阵列支持的片上系统(system-on-a-chip)功能的多个模块的组合。数据通过数据输出线(data-outline)972从区块966的感应放大器提供给整合电路975的输入/输出端口或给整合电路975的内部或外部的数据目的地。整合电路可还包括恢复元件阵列984，其可接收恢复命令及承担恢复操作以提供热量给相变存储阵列960。
第10A及10B图显示了表示被非挥发存储装置存储的不同数值的电阻范围及中间范围的示意图。第10A及10B图分别显示了二阶装置(例如是”单阶单元(singlelevelcell)”)及四阶装置(例如是”多阶单元(multilevelcell)”)的不同数值的电阻范围。其它实施例包括一八阶装置(例如是”三倍阶单元(triplelevelcell)”)及具有更多阶的装置。图10A随着各别不重叠电阻范围，具有一重设状态及一设定状态。在重设与设定状态之间，一中间范围电阻用于部分重设测试。图10B随着各别不同的不重叠电阻范围，具有一11状态、10状态01状态、00状态。在相邻的10状态与相邻的01状态之间，一中间范围电阻用于部分重设测试。或者，部分重设测试能使用介于相邻的11状态与相邻的10状态之间或介于相邻的01状态与相邻的00状态之间的中间范围电阻。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种操作包括相变材料的第一存储单元的方法，其中该第一存储单元是可编程的，用于存储多个数据值中的一个数据值，所述多个数据值是以该第一存储单元的多个不重叠范围电阻表示，该方法包括：
施加至少一测试脉冲给该第一存储单元，以在一中间范围电阻建立该第一存储单元的一单元电阻，该中间范围电阻包括多个表示所述数据值的所述不重叠范围电阻的第一与第二相邻范围之间的多个电阻值；以及
在施加该至少一测试脉冲给该第一存储单元之后，依据该中间范围电阻的该单元电阻与该中间范围电阻的一参考电阻的多个相对值，判断是否施加至少一热脉冲给该第一存储单元。
2.如权利要求1所述的方法，其特征在于，还包括：
响应该单元电阻落至该参考电阻以下，施加该至少一热脉冲给该第一存储单元；其中所述数据值具有一幂等于2的所述数据值的总量。
3.如权利要求1所述的方法，其特征在于，通过施加至少一第一电流脉冲给该第一存储单元并持续一第一期间，该第一存储单元是可编程的，以存储一以该第一相邻范围表示的第一数据值；
通过施加至少一第二电流脉冲给该第一存储单元并持续一第二期间，该第一存储单元是可编程的，以存储一以该第二相邻范围表示的第二数据值，其中该第二期间短于该第一期间；
其中该方法包括：
施加该至少一热脉冲给该第一存储单元并持续一第三期间，该第三期间长于该第一期间及该第二期间。
4.如权利要求1所述的方法，其特征在于，通过施加至少一第一电流脉冲给具有一第一电流最大值的该第一存储单元，该第一存储单元是可编程的，以存储一以该第一相邻范围表示的第一数据值；
通过施加至少一第二电流脉冲给该第一存储单元并持续一具有一第二电流最大值的第二期间，该第一存储单元是可编程的，以存储一以该第二相邻范围表示的第二数据值；
其中该方法包括：
施加具有一第三电流最大值的该至少一热脉冲给该第一存储单元，其中该第三电流最大值小于该第一电流最大值及该第二电流最大值。
5.如权利要求1所述的方法，其特征在于，还包括：
施加该至少一热脉冲给该第一存储单元；以及
施加该至少一热脉冲给一或更多邻近该第一存储单元的一组第二存储单元；
通过邻近于该第一存储单元的至少一加热装置，施加该至少一热脉冲；以及
施加该至少一测试脉冲给达到一预设存取循环数的该第一存储单元；
其中，该至少一热装置是具有相变材料的至少一第二存储单元。
6.如权利要求1所述的方法，其特征在于，通过施加至少一第一电流脉冲给具有一第一电流最大值的该第一存储单元，该第一存储单元是可编程的，以存储一以该第一相邻范围表示的第一数据值；
通过施加至少一第二电流脉冲给该第一存储单元并持续一具有一第二电流最大值的第二期间，该第一存储单元是可编程的，以存储一以该第二相邻范围表示的第二数据值；
其中该方法包括：
施加一具有一第三电流最大值的该至少一热脉冲，以修复该第一存储单元，其中该第三电流最大值大于该第一电流最大值与该第二电流最大值的至少一者。
7.一种用以操作存储单元的整合电路，包括：
一存储单元阵列，包括：
一第一存储单元，包括一相变材料及一控制电路，该控制电路执行：
编程该阵列的多个存储单元，以存储多个数据值的一数据值，所述数据值以多个不重叠范围电阻表示；
施加至少一测试脉冲给该第一存储单元，以在一中间范围电阻建立该第一存储单元的一单元电阻，该中间范围电阻包括多个表示所述数据值的所述不重叠范围电阻的第一与第二相邻范围之间的多个电阻值；及
在施加该至少一测试脉冲给该第一存储单元之后，依据该中间范围电阻的该单元电阻与该中间范围电阻的一参考电阻的多个相对值，判断是否施加至少一热脉冲给该第一存储单元。
8.如权利要求7所述的整合电路，其特征在于，该控制电路执行：
响应该单元电阻落至该参考电阻以下，施加该至少一热脉冲给该第一存储单元；
其中所述数据值具有一幂等于2的所述数据值的总量。
9.如权利要求7所述的整合电路，其特征在于，通过施加至少一第一电流脉冲给该第一存储单元并持续一第一期间，该第一存储单元是可编程的，以存储一以该第一相邻范围表示的第一数据值；
通过施加至少一第二电流脉冲给该第一存储单元并持续一第二期间，该第一存储单元是可编程的，以存储一以该第二相邻范围表示的第二数据值，其中该第二期间短于该第一期间；
其中该电路执行：
施加该至少一热脉冲给该第一存储单元并持续一第三期间，该第三期间长于该第一期间及该第二期间。
10.如权利要求7所述的整合电路，其特征在于，通过施加至少一第一电流脉冲给具有一第一电流最大值的该第一存储单元，该第一存储单元是可编程的，以存储一以该第一相邻范围表示的第一数据值；
通过施加至少一第二电流脉冲给该第一存储单元并持续一具有一第二电流最大值的第二期间，该第一存储单元是可编程的，以存储一以该第二相邻范围表示的第二数据值；
其中该整合电路包括：
施加具有一第三电流最大值的该至少一热脉冲给该第一存储单元，其中该第三电流最大值小于该第一电流最大值及该第二电流最大值。
11.如权利要求7所述的整合电路，其特征在于，该整合电路执行：
施加该至少一热脉冲给一或更多邻近该第一存储单元的一组第二存储单元；
通过邻近于该第一存储单元的至少一加热装置，施加该至少一热脉冲；
施加该至少一测试脉冲给达到一预设存取循环数的该第一存储单元；
其中，该至少一热装置是具有相变材料的至少一第二存储单元。
12.如权利要求7所述的整合电路，其特征在于，通过施加至少一第一电流脉冲给具有一第一电流最大值的该第一存储单元，该第一存储单元是可编程的，以存储以该第一相邻范围表示的第一数据值；
通过施加至少一第二电流脉冲给该第一存储单元并持续一具有一第二电流最大值的第二期间，该第一存储单元是可编程的，以存储一以该第二相邻范围表示的第二数据值；
其中，该控制电路执行：
施加一具有一第三电流最大值的该至少一热脉冲，以修复该第一存储单元，其中该第三电流最大值大于该第一电流最大值与该第二电流最大值的至少一者。
CN201510332780.4A 2014-06-18 2015-06-16 操作存储单元的方法及整合电路 Active CN105225692B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462013558P 2014-06-18 2014-06-18
US62/013,558 2014-06-18
US14/566,453 2014-12-10
US14/566,453 US9336878B2 (en) 2014-06-18 2014-12-10 Method and apparatus for healing phase change memory devices

Publications (2)

Publication Number Publication Date
CN105225692A true CN105225692A (zh) 2016-01-06
CN105225692B CN105225692B (zh) 2017-12-26

Family

ID=54870243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510332780.4A Active CN105225692B (zh) 2014-06-18 2015-06-16 操作存储单元的方法及整合电路

Country Status (3)

Country Link
US (2) US9336878B2 (zh)
CN (1) CN105225692B (zh)
TW (1) TWI564896B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463174A (zh) * 2014-06-25 2017-02-22 英特尔公司 在交叉点存储器中作为加热器的热干扰

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244180A (ja) 2011-05-24 2012-12-10 Macronix Internatl Co Ltd 多層接続構造及びその製造方法
US9336878B2 (en) 2014-06-18 2016-05-10 Macronix International Co., Ltd. Method and apparatus for healing phase change memory devices
US10388370B2 (en) * 2016-04-07 2019-08-20 Helmholtz-Zentrum Dresden—Rossendorf E.V. Method and means for operating a complementary analogue reconfigurable memristive resistive switch and use thereof as an artificial synapse
CN108932962A (zh) * 2017-05-25 2018-12-04 清华大学 相变存储器写入、读取、擦除数据的方法
US11574678B2 (en) * 2020-09-17 2023-02-07 Fujitsu Semiconductor Memory Solution Limited Resistive random access memory, and method for manufacturing resistive random access memory
US20230170022A1 (en) * 2021-11-30 2023-06-01 Stmicroelectronics S.R.L. Phase change memory device with improved retention characteristics and related method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101685669A (zh) * 2008-06-27 2010-03-31 旺宏电子股份有限公司 相变式存储装置和其操作方法
US20110080781A1 (en) * 2008-06-11 2011-04-07 Nxp B.V. Phase change memory device and control method
US20110235403A1 (en) * 2010-03-24 2011-09-29 Samsung Electronics Co., Ltd. Method and apparatus managing worn cells in resistive memories
CN102842341A (zh) * 2011-06-23 2012-12-26 旺宏电子股份有限公司 高耐用度相变存储器装置及其操作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004025659A1 (en) 2002-09-11 2004-03-25 Ovonyx, Inc. Programming a phase-change material memory
US7233520B2 (en) * 2005-07-08 2007-06-19 Micron Technology, Inc. Process for erasing chalcogenide variable resistance memory bits
KR100764738B1 (ko) * 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템
KR100802073B1 (ko) * 2006-05-31 2008-02-12 주식회사 하이닉스반도체 반도체메모리소자의 내부전압 공급장치
ITRM20070107A1 (it) 2007-02-27 2008-08-28 Micron Technology Inc Sistema di inibizione di autoboost locale con linea di parole schermata
US7646625B2 (en) * 2007-06-29 2010-01-12 Qimonda Ag Conditioning operations for memory cells
US8098517B2 (en) * 2007-10-31 2012-01-17 Ovonyx, Inc. Method of restoring variable resistance memory device
US7869270B2 (en) * 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8036016B2 (en) * 2009-09-01 2011-10-11 Micron Technology, Inc. Maintenance process to enhance memory endurance
US8824212B2 (en) 2011-05-02 2014-09-02 Macronix International Co., Ltd. Thermally assisted flash memory with segmented word lines
US8488387B2 (en) 2011-05-02 2013-07-16 Macronix International Co., Ltd. Thermally assisted dielectric charge trapping flash
US9064563B2 (en) * 2013-02-08 2015-06-23 Seagate Technology Llc Optimization of variable resistance memory cells
US9336878B2 (en) 2014-06-18 2016-05-10 Macronix International Co., Ltd. Method and apparatus for healing phase change memory devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110080781A1 (en) * 2008-06-11 2011-04-07 Nxp B.V. Phase change memory device and control method
CN102057438A (zh) * 2008-06-11 2011-05-11 Nxp股份有限公司 相变存储器装置和控制方法
CN101685669A (zh) * 2008-06-27 2010-03-31 旺宏电子股份有限公司 相变式存储装置和其操作方法
US20110235403A1 (en) * 2010-03-24 2011-09-29 Samsung Electronics Co., Ltd. Method and apparatus managing worn cells in resistive memories
CN102842341A (zh) * 2011-06-23 2012-12-26 旺宏电子股份有限公司 高耐用度相变存储器装置及其操作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463174A (zh) * 2014-06-25 2017-02-22 英特尔公司 在交叉点存储器中作为加热器的热干扰
CN106463174B (zh) * 2014-06-25 2019-03-01 英特尔公司 在交叉点存储器中作为加热器的热干扰

Also Published As

Publication number Publication date
US20150371704A1 (en) 2015-12-24
CN105225692B (zh) 2017-12-26
TWI564896B (zh) 2017-01-01
US9620210B2 (en) 2017-04-11
US9336878B2 (en) 2016-05-10
US20160225448A1 (en) 2016-08-04
TW201601153A (zh) 2016-01-01

Similar Documents

Publication Publication Date Title
CN105225692A (zh) 操作存储单元的方法及整合电路
CN102842341B (zh) 高耐用度相变存储器装置及其操作方法
CN102007541B (zh) 相变存储器自适应性编程
CN102016811B (zh) 用于实现pcram设备的自参考读取操作的方法和装置
CN102598143B (zh) 用于相变存储器的双脉冲写入
CN1637948B (zh) 用于相变存储阵列的置位编程方法和写入驱动器电路
CN1892889B (zh) 相变存储设备以及对其进行编程的方法
CN101236779B (zh) 储存装置与其程序化方法
CN103337256B (zh) 存储器结构单元的操作方法、数据读取方法及集成电路
US7050328B2 (en) Phase change memory device
CN101958147B (zh) 一种相变化存储装置及其操作方法
CN100492694C (zh) 具有恢复功能的相变存储器和方法
CN101577141B (zh) 存储器装置及其操作方法
CN109906482A (zh) 包含存储器单元的设备及其操作方法
CN101101791B (zh) 非易失性存储器及其控制方法
US8611135B2 (en) Method for programming a resistive memory cell, a method and a memory apparatus for programming one or more resistive memory cells in a memory array
EP1489622A1 (en) Writing circuit for a phase change memory device
CN101241757A (zh) 存储单元装置及编程方法
US10978146B2 (en) Single-ended phase-change memory device and reading method
Cobley et al. A model for multilevel phase-change memories incorporating resistance drift effects
US11355191B2 (en) Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system
US11557343B2 (en) Pulsing synaptic devices based on phase-change memory to increase the linearity in weight update
WO2010078483A1 (en) Capacitor block comprising capacitors that can be connected to each other and method for charging and discharging the capacitors to write a phase change material memory
US20100165727A1 (en) Phase change material memory having no erase cycle

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant