CN102057438A - 相变存储器装置和控制方法 - Google Patents

相变存储器装置和控制方法 Download PDF

Info

Publication number
CN102057438A
CN102057438A CN200980121842XA CN200980121842A CN102057438A CN 102057438 A CN102057438 A CN 102057438A CN 200980121842X A CN200980121842X A CN 200980121842XA CN 200980121842 A CN200980121842 A CN 200980121842A CN 102057438 A CN102057438 A CN 102057438A
Authority
CN
China
Prior art keywords
phase
electrode
current pulse
changing
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200980121842XA
Other languages
English (en)
Inventor
卢德维奇·古克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Koninklijke Philips NV
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC, Koninklijke Philips Electronics NV filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN102057438A publication Critical patent/CN102057438A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0033Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0073Write using bi-directional cell biasing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种相变存储器装置,包括:多个相变存储器单元,每一个单元均包括在第一电极(44)和第二电极(42)之间导电连接的相变材料(50),所述第一电极和所述第二电极用于在所述相变存储器装置的编程周期内向所述相变材料施加具有预定极性的复位电流脉冲;以及控制器(70),与所述第一电极和所述第二电极相连,用于在向相应单元施加第一数量的编程周期之后,对在下一个编程周期向所述相应单元施加的复位电流脉冲的极性进行反转。本发明还涉及用于控制这种存储器装置的方法。

Description

相变存储器装置和控制方法
技术领域
本发明涉及一种包括多个相变存储器单元的相变存储器装置,每一个单元包括在第一电极和第二电极之间导电连接的相变材料,所述第一电极和所述第二电极用于向所述相变材料施加具有预定极性的复位电流脉冲。
本发明还涉及控制这种相变存储器的方法。
背景技术
由于相变存储器(PCM)装置不要求持久电源就能够保持数据,相变存储器装置在半导体领域吸引了相当多的注意力。这使得PCM装置比得上广泛采用的闪速存储器装置。然而,因为PCM装置与闪速存储器装置相比具有较好的切换速度,普遍认为PCM装置更加具有吸引力,因为更高的切换速度将准许包括这种PCM装置或者存取这种PCM装置的集成电路处理性能的提高。
图1示出了PCM单元10的示意性表示。所述PCM单元10典型地包括二极管元件12,所述二极管元件可以使用一个或多个使能晶体管来实现,所述使能晶体与字线20和位线30之间的可变电阻器14串联连接。所述可变电阻器包括硫族元素材料,所述硫族元素材料可以在非晶态和结晶态之间切换,具有表现出不同本征电阻系数的两个状态。
在包括PCM单元的存储器装置的读取模式下,通过确定流过所述PCM单元的电流的幅度来利用这种差别,所述电流幅度与预定二进制值相关联。
在写入模式下,使所述可变电阻器受到电流脉冲,引起所述硫族元素材料中的相变。典型地,通过将所述硫族元素材料受到具有足以引起所述硫族元素熔化的幅度的电流脉冲来获得高阻非晶态,所述高阻非晶态有时也称作复位态,而通过使所述硫族元素材料受到具有比使得所述PCM单元成为复位态所要求的电流脉冲更低幅度但是更长持续时间的电流脉冲来获得所述低阻结晶态,所述低阻结晶态有时也称作设置态。
与PCM装置相关联的问题之一是其逐渐变得难以将所述硫族元素材料在这两个状态之间切换,导致停留在设置态和停留在复位态的故障。例如,M.H.R.Lankhorst等人在Nature Material,2005(4),第865-866页的“Low-cost and nanoscale non-volatile memory concept for future silicon chips”已经报道了由材料电阻对于相变的变化引起的这种故障。典型地,这种故障开始出现于PCM单元106~109次切换循环之后。
已经发现施加到PCM单元的脉冲宽度可以对于所述硫族元素材料的寿命具有影响。例如,S.Lai等人在IEDM 2003,第10.1.1-10.1.4页已经报道了在使用Ge2Sb3Te5作为硫族元素材料的垂直PCM单元中,复位-切换退化的程度依赖于施加到所述PCM单元的复位态的脉冲宽度。
在Lankhorst等人所公开的线单元中也观察到了类似的行为。例如单元的示例如图2所示。所述线单元具有由电介质46分离的第一电极42和第二电极44,包括安装到所述电极上的硫族元素材料50。这里是掺杂Sb-Te硫族元素的硫族元素材料50包括线部分52,所述线部分52具有预定的宽度W、长度L和厚度T。因为所述线部分52具有比体材料硫族元素部分50更高的电阻,可以将所述材料的相变限制在所述线部分52,这允许这种线单元非常迅速的切换。这种单元也论证了复位-切换退化行为,即设定态的退化行为,这直接涉及所采用的复位电流脉冲的脉冲宽度。
由于各种原因,诸如上述复位-切换退化之类的性能退化是不希望的,并且可以阻止PCM装置成为例如CMOS集成电路中的主流存储器装置,因为其在PCM装置的长期可靠性方面存在疑问。
Lee等人在2008年的非易失性半导体存储器工作组和2008年的存储器技术和设计国际会议NVSMW/ICMTD2008的第46-48页的“A novel programming method to refresh a long-cycled phase change memory cell”中公开了可以通过在编程周期期间周期性地引入纠正相反极性电流脉冲来解决由硫族元素材料的原子移动引起的基于Ge2Sb2Te5硫族元素材料PCM的停留在设置态的行为。然而,这具有以下缺点:必须暂时中断器件操作,从而允许在施加这些纠正脉冲期间执行这些修补周期。
发明内容
本发明试图提供一种具有防止停留在设置态和停留在复位态故障的改进鲁棒性的PCM,而不会对器件性能进行折中。
本发明还试图提供一种控制PCM改进其防止停留在设置态和停留在复位态故障的鲁棒性的方法,而不会对器件性能进行折中。
根据本发明的第一方面,提出了一种相变存储器装置,包括:多个相变存储器单元,每一个单元均包括在第一电极和第二电极之间导电连接的相变材料,所述第一电极和所述第二电极用于在所述相变存储器装置的编程周期内向所述相变材料施加具有预定极性的复位电流脉冲;以及控制器,与所述第一电极和所述第二电极相连,用于在向相应单元施加第一数量的编程周期之后,对在下一个数量编程周期内向所述相应单元施加的复位电流脉冲的极性进行反转。
本发明是基于以下认识:可以对在不同编程周期内施加的复位脉冲的极性进行反转,从而消除了对于在编程周期之间施加纠正反转极性脉冲的需要。这具有以下优势:本发明的存储器装置可以按照连续方式工作,而不需要引入修补周期。本发明的存储器装置可以是独立装置,或者可以嵌入到集成电路中。
可以选择周期的数量,使得当有理由假设硫族元素材料中的退化效果可能已经前进到PCM单元的确保正确功能已经达到其持续时间限制的那一点时,只对所述复位电流脉冲的极性进行反转。例如,可以通过仿真获得这种数量。在实施例中,所述相变存储器还包括与所述控制器相连的计数器,用于对施加到与所述第一电极相连的导体的复位电流脉冲的数量进行计数,其中所述控制器配置用于当所述数量达到这种预定值时,对所述复位电流脉冲的极性进行反转。例如,该计数器可以在对PCM单元进行寻址的每一个时刻进行计数。
可选地,所述计数器可以对向诸如位线之类的导体施加复位电流脉冲的每一个时刻进行计数,典型地多个PCM单元共享所述位线。这不会产生受监测PCM单元已经复位的次数的精确数量。然而,这不太可能是个缺点,因为将更加保守地施加所述复位电流脉冲极性的反转,即刚好在所述硫族元素材料达到其退化限制之前施加,从而减小了发生PCM单元故障的风险。
所述硫族元素材料的退化限制也可以按照材料电阻来表达。已知可以通过电阻下降来监测所述硫族元素材料的退化。因此,所述相变存储器还可以包括与所述控制器相连的测量装置,用于测量所述相变材料的电阻,其中所述控制器配置用于当所述相变材料的设置态的测量电阻下降到预定值以下时,对所述复位电流脉冲的极性进行反转,所述预定值典型地是可以确保PCM单元无错误切换的最小值。这种测量电阻可以是存储器单元的设置态电阻或者复位态电阻,并且典型地在向所述单元施加设置或复位脉冲之后进行测量。
在可选实施例中,所述控制器配置用于在相应单元的每一个写入周期之后对所述复位电流脉冲的极性进行反转。这消除了对于PCM装置的退化监测硬件的需要。
在优选实施例中,所述控制器配置用于向所述相变存储器单元施加双极性复位电流脉冲,这意味着在每一个编程周期内施加周期性的极性反转。这具有以下优点:不要求监测硬件来监测所述设置态的退化,因为双极性脉冲的使用实质上减小了退化率。
本发明的PCM装置可以结合在任意合适的电子设备中。这种电子设备将受益于本发明的PCM装置增加的寿命。
根据本发明的另一个方面,提出了一种控制相变存储器装置的方法,所述相变存储器装置包括多个相变存储器单元,每一个单元均包括在第一电极和第二电极之间导电连接的相变材料,所述方法包括:在所述相变存储器单元的编程周期期间向所述相变材料施加具有预定极性的复位电流脉冲;以及在多个编程周期之后,对下一个数量的编程周期的复位电流脉冲的极性进行反转。如上所述,这延长了所述相变存储器装置的寿命。
所述方法还可以包括:对施加到与所述第一电极相连的导体的复位电流脉冲的数量进行计数,其中在所述数量达到预定值之后执行所述反转步骤,以便只在必要的时候对所述极性进行反转。所述计数步骤可以包括对施加到所述相变存储器单元的编程周期的数量进行计数,以便给出何时应该对所述复位电流脉冲的极性进行反转的更加精确的表示。
可选地,所述方法还可以包括:测量所述相变存储器单元的相变材料的电阻,其中当所述相变材料的结晶态或非晶态的测量电阻下降到预定值以下时,执行所述反转步骤。相变材料的电阻是硫族元素材料的退化状态的另一种表示,并且可以用于及时改变所述复位电流脉冲的极性。
在另一个实施例中,在每一个写入周期之后执行所述反转步骤,这消除了监测所述硫族元素材料退化状态的需要。
附图说明
参考附图更加详细地并且作为非限制性示例描述本发明的实施例,其中:
图1示意性地示出了PCM单元的概念;
图2示意性地示出了已知的PCM单元;
图3示意性地示出了本发明PCM的实施例;
图4示意性地示出了本发明PCM的另一个实施例;
图5a-b示出了复位电流脉冲形状的非限制示例;
图6示出了复位电流脉冲的脉冲宽度对于PCM单元的退化特性的影响;以及
图7a-b示出了复位电流脉冲的周期性极性反转对于PCM单元的退化特性的影响。
应该理解的是附图只是示意性的,并且没有按比例绘制。还应该理解的是贯穿附图使用相同参考符号来表示相同或类似的部分。
具体实施方式
图3示出了根据本发明的PCM装置的第一实施例。作为非限制性示例,图2的PCM线单元用于说明本发明的原理。然而,应该理解的是所述PCM单元的特定布局对于本发明的教导并非是非常重要的,并且其他PCM单元体系结构同样可以是切实可行的。
本发明的PCM装置的PCM单元的第一电极42典型地与所述PCM单元外部的第一导体62相连,而本发明的PCM装置的PCM单元的第二电极44典型地与所述PCM单元外部的第二导体64相连。所述第一导体62可以是第一电源导轨(supply rail),而所述第二导体64可以是第二电源导轨。
在已知的PCM装置中,将所述第一电源导轨典型地保持在固定电势,例如地电势,而将所述电源导轨用作位线BL,所述位线用于周期性地向所述PCM单元提供电流脉冲,或者在PCM装置的读取模式用于建立所述硫族元素材料50的状态,或者在PCM装置的写入模式用于改变所述硫族元素材料50的状态。可以按照任意合适的方式产生这种电流脉冲。
例如,在所述位线64和第二电极44之间连接了使能晶体管66的情况下,可以向与所述使能晶体管66的栅极相连的字线WL提供低幅度脉冲,同时向位线BL提供高幅度电流脉冲,以重写所述PCM单元。在这种情况下,通过改变施加到所述位线BL的电流脉冲的幅度来改变待施加到所述硫族元素材料50上的电流的量。
可选地,可以向所述位线BL提供低幅度脉冲,同时向所述字线WL提供高幅度电流脉冲以重写所述PCM单元。在这种情况下,通过改变所述使能晶体管66的传导性来改变施加到所述硫族元素材料50的电流的量。应该理解的是例如作为上述驱动方案组合的其他驱动方案同样也是切实可行的。
已知驱动方案彼此一致的方面是通过所述硫族元素材料50的电流在所述PCM单元的每一个编程周期具有相同的方向,因为所述第一导体62和所述第二导体64之间的电势差具有固定的符号。例如,如果所述第一导体62是接地的电源导轨,并且所述第二导体64是与正电压源(例如Vdd)相连的电源导轨,通过所述PCM单元的电流将总是从所述第二电极44流到所述第一电极42。本发明的发明人已经发现:电离的硫族元素材料50的迁移对于PCM单元发生停留在设置态和停留在复位态的故障有贡献。这里指出,这也是对于在Lee等人的文献中公开的反转极性复位脉冲的情况,因为如前所述,在编程周期之间而不是编程周期期间施加这些反转极性脉冲。
本发明的PCM装置还包括控制器70,所述控制器配置用于至少在编程周期期间对通过所述PCM单元的电流的方向进行周期性地反转,以便对所述硫族元素材料50的迁移方向进行反转,从而至少部分地对所述硫族元素材料50中的退化效应进行反转。例如,所述控制器70可以配置用于对所述第一导体62和所述第二导体64两端电压的极性进行周期性地反转。这可以通过任意合适的方式来实现。例如,所述第一导体62可以周期性地与Vdd相连来代替接地,而同时所述第二导体64重新接地来代替与Vdd相连。所述控制器70可以包括驱动器电路(未示出),所述驱动器电路配置用于本发明的PCM装置的PCM单元。可选地,所述控制器70只配置用于向所述第一导体62和所述第二导体64提供预定电势,其中所述PCM装置还包括驱动器电路(未示出),用于将所述预定电势整形为合适的电流脉冲。所述控制器70可以包括计数器72,用于对已经激活PCM单元的字线WL的次数进行计数。可选地,所述计数器72可以配置用于对已经激活位线BL的次数进行计数。后一种情况并非意味着已经重写了所述受监测的PCM单元,因为典型地所述位线BL由多个PCM单元共享,例如由4、8、16或32个PCM单元共享,只有当同时激活所述受监测PCM单元的字线WL时才重写所述位线BL,使得所述使能晶体管66变为使能,并且使得将所述硫族元素材料50暴露到由所述第一导体62和所述位线BL之间的电势差限定的电流。
可选地,所述计数器72可以对给定单元的BL和WL两者同时寻址的次数进行计数,例如,这可以通过使得所述计数器72响应于其各个输入端与所述BL和WL相连的“与”门(未示出)来实现。
可以形成所述控制器70的一部分或者可以在所述控制器70外部的所述计数器72典型地配置用于将所述字线WL和/或位线BL激活的计数次数与预定次数进行比较,并且当已经满足所述预定次数时通知所述控制器70。典型地通过仿真来获得所述预定次数,从而给出所述硫族元素材料50的多少次复位周期之后开始在其复位态表现出较低电阻的表示,使得在所述硫族元素材料50的非晶态的电阻下降到临界值以下之前施加所述复位脉冲的反转,所述临界态是停留在故障的风险变得不可忽略时的值。所述控制器70使用这种触发器来对在下一个系列的编程周期施加的复位脉冲的极性进行反转,即使得所述硫族元素材料50进入复位态所述脉冲。
图4示出了本发明的PCM装置的替代实施例,其中用电阻表80来代替计数器72以获得所述硫族元素材料50电阻的表示。在图4中,作为非限制性示例,将所述电阻表80放置在使能晶体管66和第二电极44之间。在使能晶体管66和位线BL之间或者在位线BL中放置电阻表88同样切实可行。
所述电阻表80配置用于当所述硫族元素材料50的电阻下降预定阈值以下时向所述控制器发信号,从而表示所述硫族元素材料50已经达到退化态,在所述退化态时要求复位脉冲极性反转来防止发生停留在设置态的故障。可以按照任意合适的方式实现所述电阻表80。
所述控制器70可以配置用于所述电阻表80发信号表示在所述硫族元素材料50的电阻已经恢复到另外的预定值之前的后续编程周期期间施加所述反转极性复位脉冲,所述另外的预定值也可以通过仿真来获得。可以在PCM装置的寿命期间更改这种另外的预定值,以考虑所述硫族元素材料50中的老化效应和/或不可逆退化效应。为此目的,所述电阻表80可以包括或者响应于诸如计数器72之类的计数器,以基于执行的编程周期的数量来选择合适的另外预定值。
在实施例中,与所述编程周期复位电流脉冲相比,图4的控制器70配置用于使得一个或多个PCM单元在编程周期之间受到具有相反极性的纠正电流脉冲的脉冲串。所述控制器70响应于所述电阻表80,用于一旦所述硫族元素材料50的电阻已经到达已知的良好值,例如如上所述的另外预定值,就终止所述恢复脉冲的施加。
图3和图4的PCM装置包括一个或多个控制器70,用于监测所述PCM单元。在多个控制器70的情况下,所述控制器70可以配置用于使得一旦触发所述控制器之一对所述极性进行反转,就对施加到任意PCM单元的复位电流脉冲的极性进行反转。
在另外的实施例中,可以省略计数器72或电阻表80,并且所述控制器70可以配置用于在每一个周期之后改变所述复位电流脉冲的极性。这如图5a所示,其中正复位电流脉冲92之后的随后写入周期中是负复位电流脉冲94。可选地如图5b所示,可以将正电流脉冲92和负电流脉冲94组合成单一的双极复位电流脉冲。所述双极脉冲形状具有以下优点:有效地抵消了编程周期期间所述硫族元素材料50的净迁移,这在多个编程周期之后不要求对复位电流脉冲的极性进行反转的情况下增加了所述PCM装置的寿命,简化了PCM装置的设计,并且减小了专用于所述装置寿命延长的硬件所要求的面积开销。
图6示出了复位脉冲宽度对于图2所示的线单元电阻的影响,其中所述电极42和44是钨电极,所述硫族元素材料50是掺杂SbTe的硫族元素,所述线52具有T=20nm、W=100nm和L=450nm的尺度。如从图6可以看出,所述SbTe硫族元素复位态的退化率(空心符号)依赖于施加的复位脉冲宽度。需要强调的是,设置态的电阻也作为这种退化的结果而降低。这里清楚地表示出,将复位脉冲的脉冲宽度最小化对于PCM单元的复位态的耐久性具有有益效果。还发现所述复位态的耐久性与所施加电流的幅度无关。
图7a示出了使用脉冲宽度10μs的相同PCM单元的复位/设置态曲线,所述曲线在用复位脉冲对所述单元寻址105次之后在终止于停留在设置态故障。这里清楚地表示出所述复位态电阻(空心符号)受到几个复位电流脉冲显著地减小,从而表示出硫族元素材料50结构中的变化。图7b示出了在向所述停留在设置态单元施加几百个恢复脉冲之后所述复位态电阻(空心符号)的部分恢复,从而表示出所述单元的复位-切换故障是可逆的。只是部分恢复的事实表示这种退化过程不仅仅归咎于所述硫族元素材料50的迁移。
通过应用本发明的教导,已经论证了可以将PCM单元的寿命延长到超过1010个复位周期。优选地,在PCM装置的编程周期中施加的复位电流脉冲的脉冲宽度不应该超过50ns,因为这种短脉减小了PCM单元的退化率,如图6所示。更优选地,所述复位电流脉冲的脉冲宽度不应该超过20ns或者甚至不超过10ns,因为这进一步减小了PCM单元的退化率。所述复位电流脉冲的周期性极性反转和具有不超过上述优选脉冲宽度值的复位电流脉冲的脉冲宽度的组合特别有利,因为已经发现这将PCM单元的寿命增加了至少2倍。
应该注意的是上述实施例只是说明而不是限制本发明,并且本领域普通技术人员在不脱离所附权利要求范围的情况下将能够设计许多替代实施例。在权利要求中,放置在圆括号之间的任意参考符号不应该解释为限制权利要求。词语“包括”并不排除除了在权利要求中所列举之外的元件和步骤的存在。元件前的词语“一个”并不排除存在多个这种元件。本发明可以通过包括几个分立元件的硬件来实现。在枚举了几种装置的设备权利要求中,可以通过一个或相同项目的硬件来实现这些装置中的几个。唯一的事实在于,在相互不同的从属权利要求中引用的特定措施并不表示不能有利地使用这些措施的组合。

Claims (15)

1.一种相变存储器装置,包括:
多个相变存储器单元,每一个单元均包括在第一电极(44)和第二电极(42)之间导电连接的相变材料(50),所述第一电极和所述第二电极用于在所述相变存储器装置的编程周期内向所述相变材料施加具有预定极性的复位电流脉冲;以及
控制器(70),与所述第一电极和所述第二电极相连,用于在向相应单元施加第一数量的编程周期之后,对在下一个数量的编程周期内向所述相应单元施加的复位电流脉冲的极性进行反转。
2.根据权利要求1所述的相变存储器装置,还包括与所述控制器(70)相连的计数器(72),用于对施加到与所述第一电极(44)相连的导体(64)的复位电流脉冲的数量进行计数,其中所述控制器配置用于当所述数量达到预定值时对所述复位电流脉冲的极性进行反转
3.根据权利要求2所述的相变存储器装置,其中所述计数器(72)配置用于对所述相应相变存储器单元的复位数量进行计数。
4.根据权利要求1所述的相变存储器装置,还包括与所述控制器(70)相连的测量装置(80),用于测量所述相变材料(50)的电阻,其中所述控制器配置用于当所述相变材料(50)的结晶态或非晶态的测量电阻下降到预定值以下时,对所述复位电流脉冲的极性进行反转。
5.根据权利要求4所述的相变存储器装置,其中所述控制器配置用于在所述相变材料(50)的结晶态或非晶态的测量电阻已经恢复到另外的预定值之前,施加所述反转极性脉冲。
6.根据权利要求1所述的相变存储器装置,其中所述控制器(70)配置用于在所述相应单元的每一个写入周期之后对所述复位电流脉冲的极性进行反转。
7.一种相变存储器装置,包括:
多个相变存储器单元,每一个单元均包括在第一电极(44)和第二电极(42)之间导电连接的相变材料(50),所述第一电极和所述第二电极用于在所述相变存储器装置的编程周期内向所述相变材料施加具有预定极性的复位电流脉冲;以及
控制器(70),与所述第一电极和所述第二电极相连,用于向所述相变存储器单元施加双极性复位电流脉冲。
8.根据权利要求1至7中任一项所述的相变存储器装置,其中所述相变存储器单元包括连接在所述第一电极(44)和所述相变存储器的位线(BL)之间的使能晶体管(66),所述使能晶体管(66)具有与所述相变存储器的字线(WL)相连的栅极。
9.一种集成电路,包括根据权利要求1至8中任一项所述的相变存储器装置。
10.一种控制相变存储器装置的方法,所述相变存储器装置包括多个相变存储器单元,每一个单元均包括在第一电极(44)和第二电极(42)之间导电连接的相变材料,所述方法包括:
在所述相变存储器单元的编程周期期间向所述相变材料(50)施加具有预定极性的复位电流脉冲(92,94);以及
对在多个编程周期之后的编程周期期间施加的所述复位电流脉冲(92,94)的极性进行反转。
11.根据权利要求10所述的方法,还包括:
对施加到与所述第一电极(44)相连的导体(64)的复位电流脉冲的数量进行计数,其中在所述数量达到预定值之后执行所述反转步骤。
12.根据权利要求11所述的方法,其中所述计数步骤包括对施加到所述相变存储器单元的编程周期的数量进行计数。
13.根据权利要求10所述的方法,还包括测量所述相变存储器单元的相变材料(50)的电阻,其中当所述相变材料的结晶态或非晶态的测量电阻下降到预定值以下时,执行所述反转步骤。
14.根据权利要求13所述的方法,还包括在所述测量电阻已经恢复到另外的预定值之前,施加所述反转极性复位脉冲。
15.根据权利要求10所述的方法,其中在每一个编程周期之后执行所述反转步骤。
CN200980121842XA 2008-06-11 2009-06-09 相变存储器装置和控制方法 Pending CN102057438A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08104377.0 2008-06-11
EP08104377 2008-06-11
PCT/IB2009/052438 WO2009150608A1 (en) 2008-06-11 2009-06-09 Phase change memory device and control method

Publications (1)

Publication Number Publication Date
CN102057438A true CN102057438A (zh) 2011-05-11

Family

ID=41227201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980121842XA Pending CN102057438A (zh) 2008-06-11 2009-06-09 相变存储器装置和控制方法

Country Status (5)

Country Link
US (1) US20110080781A1 (zh)
EP (1) EP2291846A1 (zh)
JP (1) JP5143280B2 (zh)
CN (1) CN102057438A (zh)
WO (1) WO2009150608A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105225692A (zh) * 2014-06-18 2016-01-06 旺宏电子股份有限公司 操作存储单元的方法及整合电路
CN109906482A (zh) * 2016-10-28 2019-06-18 美光科技公司 包含存储器单元的设备及其操作方法
WO2020093387A1 (zh) * 2018-11-09 2020-05-14 华为技术有限公司 对相变存储单元的操作方法及相关装置
US11615844B2 (en) 2015-11-04 2023-03-28 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US11798620B2 (en) 2016-08-08 2023-10-24 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8289749B2 (en) 2009-10-08 2012-10-16 Sandisk 3D Llc Soft forming reversible resistivity-switching element for bipolar switching
US8848430B2 (en) 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
CN102893338A (zh) * 2010-02-18 2013-01-23 桑迪士克3D有限责任公司 可逆电阻率切换元件的分步软编程
KR101744757B1 (ko) 2010-06-22 2017-06-09 삼성전자 주식회사 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US8355271B2 (en) * 2010-11-17 2013-01-15 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternate polarity
US8462580B2 (en) 2010-11-17 2013-06-11 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternatrie polarity
JP2012244180A (ja) 2011-05-24 2012-12-10 Macronix Internatl Co Ltd 多層接続構造及びその製造方法
US8887025B2 (en) 2011-11-16 2014-11-11 HGST Netherlands B.V. Techniques for storing data in stuck memory cells
US9274884B2 (en) 2012-10-10 2016-03-01 HGST Netherlands B.V. Encoding and decoding data to accommodate memory cells having stuck-at faults
US9070483B2 (en) 2012-10-10 2015-06-30 HGST Netherlands B.V. Encoding and decoding redundant bits to accommodate memory cells having stuck-at faults
US8812934B2 (en) 2012-12-12 2014-08-19 HGST Netherlands B.V. Techniques for storing bits in memory cells having stuck-at faults
US8943388B2 (en) 2012-12-12 2015-01-27 HGST Netherlands B.V. Techniques for encoding and decoding using a combinatorial number system
KR102114875B1 (ko) * 2013-02-28 2020-05-26 에스케이하이닉스 주식회사 반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템
JP2018129109A (ja) * 2017-02-10 2018-08-16 東芝メモリ株式会社 磁気メモリ装置
JP2022147390A (ja) 2021-03-23 2022-10-06 キオクシア株式会社 記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819059A (zh) * 2005-02-10 2006-08-16 株式会社瑞萨科技 半导体集成电路装置
CN1996492A (zh) * 2006-01-05 2007-07-11 三星电子株式会社 用于相变存储器件的多位操作方法
CN101101960A (zh) * 2007-07-12 2008-01-09 复旦大学 一种可降低复位操作电流的电阻存储器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI431761B (zh) * 2005-02-10 2014-03-21 Renesas Electronics Corp 半導體積體電路裝置
JP4696715B2 (ja) * 2005-06-21 2011-06-08 ソニー株式会社 記憶装置及び記憶装置の駆動方法
TWI320180B (en) * 2007-01-12 2010-02-01 A driving method and a driving system for writing the phase change memory
US8125821B2 (en) * 2007-06-01 2012-02-28 Infineon Technologies Ag Method of operating phase-change memory
US20090027943A1 (en) * 2007-07-24 2009-01-29 Thomas Nirschl Resistive memory including bidirectional write operation
US8098517B2 (en) * 2007-10-31 2012-01-17 Ovonyx, Inc. Method of restoring variable resistance memory device
US7593255B2 (en) * 2007-12-07 2009-09-22 Qimonda North America Corp. Integrated circuit for programming a memory element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819059A (zh) * 2005-02-10 2006-08-16 株式会社瑞萨科技 半导体集成电路装置
CN1996492A (zh) * 2006-01-05 2007-07-11 三星电子株式会社 用于相变存储器件的多位操作方法
CN101101960A (zh) * 2007-07-12 2008-01-09 复旦大学 一种可降低复位操作电流的电阻存储器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SUYOUN LEE ETC: "《"A Novel Programming Method to Refresh a 》", 《 NON-VOLATILE SEMICONDUCTOR MEMORY WORKSHO》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105225692A (zh) * 2014-06-18 2016-01-06 旺宏电子股份有限公司 操作存储单元的方法及整合电路
CN105225692B (zh) * 2014-06-18 2017-12-26 旺宏电子股份有限公司 操作存储单元的方法及整合电路
US11615844B2 (en) 2015-11-04 2023-03-28 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US11798620B2 (en) 2016-08-08 2023-10-24 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
CN109906482A (zh) * 2016-10-28 2019-06-18 美光科技公司 包含存储器单元的设备及其操作方法
WO2020093387A1 (zh) * 2018-11-09 2020-05-14 华为技术有限公司 对相变存储单元的操作方法及相关装置
CN112041930A (zh) * 2018-11-09 2020-12-04 华为技术有限公司 对相变存储单元的操作方法及相关装置

Also Published As

Publication number Publication date
JP2011524061A (ja) 2011-08-25
US20110080781A1 (en) 2011-04-07
EP2291846A1 (en) 2011-03-09
JP5143280B2 (ja) 2013-02-13
WO2009150608A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
CN102057438A (zh) 相变存储器装置和控制方法
CN102422361B (zh) 非易失性存储装置和对非易失性存储装置的写入方法
US9672908B2 (en) Apparatuses and methods of reading memory cells based on response to a test pulse
US7719873B2 (en) Memory and semiconductor device with memory state detection
US8120944B2 (en) Control circuit for forming process on nonvolatile variable resistive element and control method for forming process
JP5209151B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
JP5551769B2 (ja) メモリ素子、積層体、メモリマトリックス及びそれらの動作方法
US20110222331A1 (en) Semiconductor memory device
CN102446548A (zh) 非易失性半导体存储器设备
US8451647B2 (en) Resistance control method for nonvolatile variable resistive element
JP2014032724A (ja) 半導体記憶装置
JP2006066052A (ja) 不揮発性半導体記憶装置及び読み出し方法
KR20220148866A (ko) 메모리 셀을 위한 카운터 기반 감지 증폭기 방법
US8976569B2 (en) Mitigation of inoperable low resistance elements in programable crossbar arrays
US10181350B2 (en) Selective writes in a storage element
US8861265B2 (en) Semiconductor storage device and data control method thereof
CN100485811C (zh) 非易失性半导体存储装置及读出方法
CN100527276C (zh) 存储设备和其擦除方法、以及半导体设备
CN104756191A (zh) 阻性器件及其操作方法
WO2015116107A1 (en) Memristor memory with volatile and non-volatile states
JP6972059B2 (ja) 抵抗変化型メモリ
Cabrini et al. Algorithms to Survive: Programming Operation in Non-Volatile Memories
CN115240730A (zh) 存储器单元及其操作方法、存储器阵列

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110511

WD01 Invention patent application deemed withdrawn after publication