JP2012244180A - 多層接続構造及びその製造方法 - Google Patents

多層接続構造及びその製造方法 Download PDF

Info

Publication number
JP2012244180A
JP2012244180A JP2012115192A JP2012115192A JP2012244180A JP 2012244180 A JP2012244180 A JP 2012244180A JP 2012115192 A JP2012115192 A JP 2012115192A JP 2012115192 A JP2012115192 A JP 2012115192A JP 2012244180 A JP2012244180 A JP 2012244180A
Authority
JP
Japan
Prior art keywords
contact
mask
level
opening
levels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012115192A
Other languages
English (en)
Other versions
JP2012244180A5 (ja
Inventor
Shih-Hung Chen
チェン シー−フン
Hang-Ting Lue
リュエ ハン−ティン
Hong-Ji Lee
リー ホン−ジ
Chin-Chen Yang
ヤン チン−チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/114,931 external-priority patent/US8383512B2/en
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of JP2012244180A publication Critical patent/JP2012244180A/ja
Publication of JP2012244180A5 publication Critical patent/JP2012244180A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Abstract

【課題】３次元積層ＩＣデバイスにおいて、相互接続領域のコンタクトレベルのスタックへの電気接続形成工程を簡略化する製造方法を提供する。
【解決手段】各コンタクトレベルは導電層と絶縁層とを有する。コンタクト開口を作り出すために、第１のコンタクトレベルを露出させるように上部層の一部が除去される。Ｎ個のマスクを用いて、最大２Ｎ個のコンタクトレベルまでコンタクト開口がエッチングされる。各マスクは、コンタクト開口のうちの実効的に半数をエッチングするために使用される。Ｎが３であるとき、第１のマスクにより１つのコンタクトレベルがエッチングされ、第２のマスクにより２つのコンタクトレベルがエッチングされ、第３のマスクにより４つのコンタクトレベルがエッチングされる。コンタクト開口の側壁に誘電体層が形成され得る。コンタクト開口内に導電体が形成され、前記誘電体層が該導電体を前記側壁から電気的に絶縁する。
【選択図】図１７

Description

本発明は、概して高密度集積回路デバイスに関し、より具体的には多階層３次元積層デバイスの相互接続構造に関する。
高密度メモリデバイスの製造においては、集積回路の単位面積当たりのデータ量が重要な因子となり得る。故に、メモリデバイスの限界寸法（クリティカル・ディメンジョン）がリソグラフィ技術の限界に近付くにつれ、より高い記憶密度とより低いビット当たりコストとを達成するため、メモリセルを複数レベル（階層）に積層する技術が提案されてきた。
例えば、非特許文献１及び２においては、薄膜トランジスタ技術が電荷トラップメモリに適用されている。
また、非特許文献３においては、クロスポイント・アレイ技術がアンチヒューズメモリに適用されている（「Three-Dimensional Memory」なる発明名称の特許文献１も参照）。
非特許文献４には、電荷トラップメモリ技術において縦型ＮＡＮＤセルを提供する別の構造が記載されている。
３次元積層メモリデバイスにおいて、下側レベルのメモリセルを復号回路などに結合するために使用される導電性相互接続（インターコネクト）が、上側レベルを通過する。相互接続を実装するためのコストは、必要とされるリソグラフィ工程の数とともに増大する。リソグラフィ工程数を削減するための１つの取り組みが非特許文献５に記載されている。
しかしながら、従来の３Ｄ積層メモリデバイスに伴う欠点の１つは、典型的にコンタクトレベルごとに別々のマスクが使用されることである。故に、例えば２０個のコンタクトレベルが存在する場合、各コンタクトレベルがそのレベル用のマスクの制作とそのレベル用のエッチング工程とを必要とし、一般に２０個の異なるマスクが必要とされる。
米国特許第７０８１３７７号明細書
Lai等、「A Multi-Layer Stackable Thin-Film Transistor （TFT） NAND-Type Flash Memory」、IEEE Int’l Electron Devices Meeting、2006年12月11-13日 Jung等、「Three Dimensionally Stacked NAND Flash Memory Technology Using Stacking Single Crystal Si Layers on ILD and TANOS Structure for Beyond 30nm Node」、IEEE Int’l Electron Devices Meeting、2006年12月11-13日 Johnson等、「512-Mb PROM With a Three-Dimensional Array of Diode/Anti-fuse Memory Cells」、IEEE J. of Solid-State Circuits、2003年11月、第38巻、第11号 Kim等、「Novel ３-D Structure for Ultra-High Density Flash Memory with VRAT and PIPE」、2008 Symposium on VLSI Technology Digest of Technical Papers、2008年6月17-19日、pp.122-123 Tanaka等、「Bit Cost Scalable Technology with Punch and Plug Process for Ultra High Density Flash Memory」、2007 Symposium on VLSI Technology Digest of Technical Papers、2007年6月12-14日、pp.14-15
３次元積層ＩＣデバイス及びその関連方法を提供する。
相互接続領域に少なくとも４つのコンタクトレベルのスタックを有する３次元積層ＩＣデバイスで使用される方法の一例は、コンタクトレベルのランドエリアにアライメントされ且つ該ランドエリアを露出させる相互接続コンタクト領域を作り出すために使用される。各コンタクトレベルは導電層と絶縁層とを有する。各コンタクトレベルのためのコンタクト開口を作り出すために、第１のコンタクトレベルを露出させるように、相互接続領域の上に位置する上部層の少なくとも一部が除去される。Ｎは２以上の整数として、コンタクトレベルのスタックに複数レベルの相互接続コンタクト領域を作り出すためのＮ個のエッチングマスクの組が選定される。Ｎ個のマスクを使用して、最大２Ｎ個のコンタクトレベルまでコンタクト開口がエッチングされる。このＮ個のマスクを使用するステップは、第１のマスクを使用して、コンタクト開口のうちの実効的に半数で、１つのコンタクトレベルをエッチングするステップと、第２のマスクを使用して、コンタクト開口のうちの実効的に半数で、２つのコンタクトレベルをエッチングするステップとを有する。除去するステップ、選定するステップ及び使用するステップは、コンタクト開口が２Ｎ個のコンタクトレベルまで延在するように実行される。コンタクト開口を通ってコンタクトレベルのランドエリアに接触するように導電体が形成され得る。一部の例において、除去するステップは更なるマスクを用いて実行される。一部の例において、第１のマスクを使用するステップは、第１のマスクを用いて１つおきのコンタクト開口で、１つのコンタクトレベルをエッチングすることを有し、第２のマスクを使用するステップは、第２のマスクを用いて、少なくとも一組の第１乃至第４のコンタクト開口のうちの第３及び第４のコンタクト開口で、２つのコンタクトレベルをエッチングすることを有する。一部の例において、Ｎ個のマスクを使用するステップは更に、第３のマスクを使用して、コンタクト開口のうちの実効的に半数で、４つのコンタクトレベルをエッチングするステップと、第４のマスクを使用して、コンタクト開口のうちの実効的に半数で、８つのコンタクトレベルをエッチングするステップとを有する。一部の例において、第３のマスクを使用するステップは、第３のマスクを用いて、少なくとも一組の第１乃至第８のコンタクト開口のうちの第５乃至第８のコンタクト開口で、４つのコンタクトレベルをエッチングすることを有し、第４のマスクを使用するステップは、前記第４のマスクを用いて、少なくとも一組の第１乃至第１６のコンタクト開口のうちの第９乃至第１６のコンタクト開口で、８つのコンタクトレベルをエッチングすることを有する。一部の例において、コンタクトレベルを貫通するグランドコンタクト開口が作り出され、コンタクトレベルの複数の導電層と電気的に接触するように、グランドコンタクト開口内にグランド導電体が形成される。一部の例において、グランドコンタクト開口はグランドコンタクト開口側壁を有し、グランド導電体が該グランド導電体とコンタクトレベルの複数の導電層との間に強化された電気接触を生成するように、グランド導電体を形成するステップに先立って、グランドコンタクト開口側壁において絶縁層の一部が除去される。
方法の他の一例は、３次元積層ＩＣデバイスの相互接続領域のコンタクトレベルのスタックにおいて、ランドエリアへの電気接続を提供する。該ＩＣデバイスは、相互接続領域を有するタイプである。相互接続領域は、上部層と該上部層の下のコンタクトレベルのスタックとを含む。各コンタクトレベルは導電層と絶縁層とを有する。各コンタクトレベルのためのコンタクト開口を作り出すために、第１のコンタクトレベルを露出させるように、相互接続領域の上に位置する上部層の少なくとも一部が除去される。Ｎは２以上の整数として、コンタクトレベルのスタックに複数レベルの相互接続コンタクト領域を作り出すためのＮ個のエッチングマスクの組が選定される。Ｎ個のマスクを使用して、最大２Ｎ個のコンタクトレベルまでコンタクト開口がエッチングされる。このＮ個のマスクを使用するステップは、第１のマスクを使用して、コンタクト開口のうちの実効的に半数で、１つのコンタクトレベルをエッチングするステップと、第２のマスクを使用して、コンタクト開口のうちの実効的に半数で、２つのコンタクトレベルをエッチングするステップとを有する。除去するステップ、選定するステップ及び使用するステップは、コンタクト開口が２Ｎ個のコンタクトレベルまで延在するように実行される。側壁に誘電体層が形成される。コンタクト開口を通ってコンタクトレベルのランドエリアに接触するように導電体が形成され、誘電体層が導電体を側壁から電気的に絶縁する。一部の例において、コンタクトレベルを貫通するグランドコンタクト開口が作り出され、コンタクトレベルの複数の導電層と電気的に接触するように、グランドコンタクト開口内にグランド導電体が形成される。一部の例において、グランドコンタクト開口はグランドコンタクト開口側壁を有し、グランド導電体が導電層と強化された電気接触を生成するようにグランドコンタクト開口に隣接する複数の導電層の部分が露出されるよう、グランド導電体を形成するステップに先立って、グランドコンタクト開口側壁において絶縁層の一部が除去される。
３次元積層ＩＣデバイスの第１の例は、相互接続領域の、少なくとも第１、第２、第３及び第４のコンタクトレベルのスタックを有する。各コンタクトレベルが導電層と絶縁層とを有する。第１、第２、第３及び第４の導電体がコンタクトレベルのスタックの一部を貫通している。第１、第２、第３及び第４の導電体は、それぞれ、第１、第２、第３及び第４の導電層と電気的に接触する。第２、第３及び第４の導電体がそれぞれ第２、第３及び第４の導電層とのみ電気的に接触するように、側壁スペーサが第２、第３及び第４の導電体の周囲を取り囲む。一部の例において、第１、第２、第３及び第４の導電体は一定のピッチを有する。一部の例において、第１、第２、第３及び第４の導電体の位置は、共通マスクによって決定可能である。一部の例において、積層ＩＣデバイスは更に、コンタクトレベルのスタックの一部を貫通するグランド導電体を有し、グランド導電体は、第１、第２、第３及び第４のコンタクトレベルの導電層の各々と電気的に接触する。
３次元積層ＩＣデバイスの第２の例は、相互接続領域の、少なくとも第１、第２、第３及び第４のコンタクトレベルのスタックを有する。各コンタクトレベルが導電層と絶縁層とを有する。第１、第２、第３及び第４の導電体がコンタクトレベルのスタックの一部を貫通している。第１、第２、第３及び第４の導電体は、それぞれ、第１、第２、第３及び第４の導電層と電気的に接触する。第１、第２、第３及び第４の導電体は一定のピッチを有する。一部の例において、第１、第２、第３及び第４の導電体の位置は、共通マスクによって決定可能である。
３次元積層ＩＣデバイスの第３の例は、相互接続領域の、少なくとも第１、第２、第３及び第４のコンタクトレベルのスタックを有する。各コンタクトレベルが導電層と絶縁層とを有する。第１、第２、第３及び第４の導電体がコンタクトレベルのスタックの一部を貫通している。第１、第２、第３及び第４の導電体は、それぞれ、第１、第２、第３及び第４の導電層と電気的に接触する。第２、第３及び第４の導電体がそれぞれ第２、第３及び第４の導電層とのみ電気的に接触するように、誘電体側壁スペーサが第２、第３及び第４の導電体の周囲を取り囲む。グランド導電体が、コンタクトレベルのスタックの一部を貫通し、第１、第２、第３及び第４の導電層の各々と電気的に接触する。第１、第２、第３及び第４の導電体は一定のピッチを有する。第１、第２、第３及び第４の導電体並びにグランド導電体の位置は、共通マスクによって決定可能である。
以下の詳細な説明及びそれに続く特許請求の範囲、並びに図面を精査することにより、本発明のその他の態様及び利点が理解されることになる。
図１−１６及び付随する記載は、本出願と同一の譲受人により２００９年１０月１４日に出願された「3D Integrated Circuit Layer Interconnect」なる発明名称の米国特許出願第１２／５７９１９２号から取ったものであり、その出願の開示内容をここに援用する。
デバイス内の様々なレベル１６０−１乃至１６０−４まで導電体１８０が延在した小フットプリントの相互接続構造１９０を有する３次元構造を含んだデバイスを示す断面図である。 ランドエリアを示すレベル１６０−１の平面図である。 ランドエリアに隣接する開口を示すレベル１６０−２の平面図である。 ランドエリアに隣接する開口を示すレベル１６０−３の平面図である。 ランドエリアに隣接する開口を示すレベル１６０−４の平面図である。 小フットプリントの３Ｄ相互接続構造を含んだ３次元積層集積回路デバイスの一部を示す断面図である。 小フットプリントの３Ｄ相互接続構造を含んだ３次元積層集積回路デバイスの一部を示す、図３Ａと直交する断面図である。 メモリの２辺の周辺部に相互接続構造を含むデバイスの一実施形態のレイアウトを示す上面図である。 メモリの４辺の周辺部に相互接続構造を含むデバイスの一実施形態のレイアウトを示す上面図である。 ここで説明される相互接続構造を含むメモリデバイスの一部を示す模式図である。 ここで説明される相互接続構造を有する３Ｄメモリアレイを含む集積回路デバイスを簡略化して示すブロック図である。 ここで説明される相互接続構造を製造するための製造シーケンスの工程を示す図である。 ここで説明される相互接続構造を製造するための製造シーケンスの工程を示す図である。 ここで説明される相互接続構造を製造するための製造シーケンスの工程を示す図である。 ここで説明される相互接続構造を製造するための製造シーケンスの工程を示す図である。 ここで説明される相互接続構造を製造するための製造シーケンスの工程を示す図である。 ここで説明される相互接続構造を製造するための製造シーケンスの工程を示す図である。 ここで説明される相互接続構造を製造するための製造シーケンスの工程を示す図である。 ここで説明される相互接続構造を製造するための製造シーケンスの工程を示す図である。 ここで説明される相互接続構造を製造するための製造シーケンスの工程を示す図である。 ここで説明される相互接続構造を製造するための製造シーケンスの工程を示す図である。 ここで説明される相互接続構造を製造するための製造シーケンスの工程を示す図である。 ここで説明される相互接続構造を製造するための製造シーケンスの工程を示す図である。 ここで説明される相互接続構造を製造するための製造シーケンスの工程を示す図である。 ここで説明される相互接続構造を製造するための製造シーケンスの工程を示す図である。 ここで説明される相互接続構造を製造するための製造シーケンスの工程を示す図である。 ここで説明される相互接続構造を製造するための製造シーケンスの工程を示す図である。 複数レベルのランドエリアの変化する幅を収容するようにステップ状に縦方向に変化する幅を有するマスクの開口を示す平面図である。 図１７−３４Ａは３次元積層ＩＣデバイスの他の一例の構造及び製造方法を示す図であり、図１７は３次元積層ＩＣデバイスの他の一例の相互接続領域を簡略化して示す断面図である。 ３次元積層ＩＣデバイスの他の一例の相互接続領域を簡略化して示す平面図である。 上部層を貫通して第１コンタクトレベルの上側の導電層を露出させるコンタクト開口を形成後の相互接続領域を示す断面図である。 上部層を貫通して第１コンタクトレベルの上側の導電層を露出させるコンタクト開口を形成後の相互接続領域を示す平面図である。 コンタクト開口を１つおきに露出させる図１８の構造上の第１のマスクを示す断面図である。 コンタクト開口を１つおきに露出させる図１８の構造上の第１のマスクを示す平面図である。 露出されたコンタクト開口の単一のコンタクトレベルを貫通させるエッチングの結果を示す断面図である。 露出されたコンタクト開口の単一のコンタクトレベルを貫通させるエッチングの結果を示す平面図である。 第１のマスクの除去及び図２０の構造上の第２のマスクの形成の結果を示す断面図であり、左から数えて１番目及び２番目のコンタクト開口が第２のマスクで覆われ、３番目及び４番目のコンタクト開口が開放されている。 第１のマスクの除去及び図２０の構造上の第２のマスクの形成の結果を示す平面図であり、左から数えて１番目及び２番目のコンタクト開口が第２のマスクで覆われ、３番目及び４番目のコンタクト開口が開放されている。 ３番目及び４番目のコンタクト開口の２つのコンタクトレベルを貫通させるエッチングの結果を示す断面図である。 ３番目及び４番目のコンタクト開口の２つのコンタクトレベルを貫通させるエッチングの結果を示す平面図である。 図２２の第２のマスクの除去後の図２２の構造を示す断面図である。 図２２の第２のマスクの除去後の図２２の構造を示す平面図である。 コンタクトレベルをコンタクト開口の内部から電気的に絶縁する開口の側壁の側壁スペーサの形成後の図２３の構造を示す断面図である。 コンタクトレベルをコンタクト開口の内部から電気的に絶縁する開口の側壁の側壁スペーサの形成後の図２３の構造を示す平面図である。 図２５にグランドコンタクト開口を通る断面図を追加した図２４の構造を示す断面図であり、コンタクト開口はフォトレジストで覆われ、グランドコンタクト開口は露出されたままである。 図２４の構造を示す平面図であり、コンタクト開口はフォトレジストで覆われ、グランドコンタクト開口は露出されたままである。 第４のコンタクトレベルの導電層を露出させるように３つのコンタクトレベルを貫通させるエッチング後の図２５の構造を示す断面図である。 第４のコンタクトレベルの導電層を露出させるように３つのコンタクトレベルを貫通させるエッチング後の図２５の構造を示す平面図である。 フォトレジストを除去した後の図２６の構造を示す断面図である。 フォトレジストを除去した後の図２６の構造を示す平面図である。 コンタクト開口及びグランドコンタクト開口を充填し且つ上側層を覆うポリシリコンの堆積後の図２７の構造を示す断面図であり、コンタクト開口及びグランドコンタクト開口内のポリシリコンが、それぞれ、導電体及びグランド導電体を形成している。 コンタクト開口及びグランドコンタクト開口を充填し且つ上側層を覆うポリシリコンの堆積後の図２７の構造を示す平面図であり、コンタクト開口及びグランドコンタクト開口内のポリシリコンが、それぞれ、導電体及びグランド導電体を形成している。 上部層を覆うポリシリコンをエッチング除去した後の図２８の構造を示す断面図である。 上部層を覆うポリシリコンをエッチング除去した後の図２８の構造を示す平面図である。 上表面の電荷トラップ層まで上表面を下方に化学機械研磨した結果を示す断面図である。 上表面の電荷トラップ層まで上表面を下方に化学機械研磨した結果を示す平面図である。 ストッパ層の堆積とそれに続くストッパ層上への層間誘電体酸化物の堆積との後の図３０の構造を示す断面図である。 ストッパ層の堆積とそれに続くストッパ層上への層間誘電体酸化物の堆積との後の図３０の構造を示す平面図である。 層間誘電体酸化物及びストッパ層を貫通して上記導電体及びグランド導電体に達するコンタクト開口延長部の形成と、それに続く導電体でのビア充填との後の図３１の構造を示す断面図であり、コンタクトレベル内を延在する第１の部分と上部層内を延在する第２の部分とを有する導電体及びグランド導電体が作り出されている。 層間誘電体酸化物及びストッパ層を貫通して上記導電体及びグランド導電体に達するコンタクト開口延長部の形成と、それに続く導電体でのビア充填との後の図３１の構造を示す平面図であり、コンタクトレベル内を延在する第１の部分と上部層内を延在する第２の部分とを有する導電体及びグランド導電体が作り出されている。 図１７の構造を作り出すように４つの異なる深さまでエッチングされた異なるコンタクト開口セットを例示する、１６個のコンタクト開口の組を示す図である。 ３次元積層ＩＣデバイスを示す断面図である。 ３次元積層ＩＣデバイスを示す平面図である。 図３３のマスキング・エッチング手順を異なる様式で示す図である。 エッチングシーケンスが変更された図３５と同様の図である。 マスクシーケンスが変更された図３５と同様の図である。 位置決めシーケンスが変更された図３５と同様の図である。 図３６−３８の変更を組み合わせた図３５と同様の図である。
図１は、３次元構造を含んだデバイスの断面図を示しており、該３次元構造は、デバイス内の様々なレベル（階層）１６０−１乃至１６０−４まで導電体１８０が延在した小さいフットプリント（設置面積）の相互接続構造１９０を有する。図示した例においては、４つのレベル１６０−１乃至１６０−４が示されている。より一般的には、ここで説明する小型相互接続構造１９０は、Ｎは少なくとも２として、レベル０乃至Ｎを有する構造で実現されることができる。
導電体１８０は、相互接続構造１９０内で、様々なレベル１６０−１乃至１６０−４のランドエリアに接触するように配設されている。より詳細に後述するように、各特定レベルの導電体１８０は、上に位置するレベル内の開口中を延在して、ランドエリア１６１−１ａ、１６１−１ｂ、１６１−２ａ、１６１−２ｂ、１６１−３ａ、１６１−３ｂ、１６１−４に接触している。導電体１８０は、この例において、コンタクトレベル１６０−１乃至１６０−４を、レベル１６０−１乃至１６０−４の上に位置する配線層の相互接続ライン１８５に結合させるために使用されている。
ランドエリアは、導電体１８０との接触のために使用されるコンタクトレベル１６０−１乃至１６０−４の部分である。ランドエリアのサイズは、導電体１８０が様々なコンタクトレベル１６０−１乃至１６０−４のランドエリア内で導電性ランドエリアを上に位置する相互接続ライン１８５に適切に結合するための場所を提供するように、且つ、例えば様々なレベルのランドエリアに関して導電体１８０と上に位置するレベル内の開口との間でのミスアライメントなどの問題を解決するように、十分な大きさにされる。
ランドエリアのサイズは、故に、使用される導電体のサイズ及び個数を含む多数の要因に依存し、実施形態ごとに異なったものとなる。また、導電体１８０の数は、ランドエリアごとに異なっていてもよい。
図示した例において、レベル１６０−１乃至１６０−４は、例えばドープトポリシリコンなどの材料のそれぞれの平面状導電層で構成され、絶縁材料の層１６５がレベル１６０−１乃至１６０−４を分離している。他の例では、レベル１６０−１乃至１６０−４は平面状の積層材料層である必要はなく、それに代えて、材料層は縦方向寸法において変化してもよい。
異なるレベル１６０−１乃至１６０−４に接触する複数の導電体１８０は、図１に示した断面に沿う方向に配列されている。この、異なるレベル１６０−１乃至１６０−４に接触する複数の導電体１８０の配列によって定められる方向を、ここでは、“長さ”方向と呼ぶ。“横断”方向は、長さ方向に垂直であり、図１に示した断面図に出入りする方向である。長さ方向及び横断方向は何れも、レベル１６０−１乃至１６０−４の平面図の２次元エリア内にある方向を意味し、“横方向の次元”であると見なされる。構造又は造形部の“長さ”は長さ方向におけるその長さであり、その“幅”は横断方向におけるその幅である。
レベル１６０−１は、複数のレベル１６０−１乃至１６０−４のうちの最も下のレベルである。レベル１６０−１は絶縁層１６４上にある。
レベル１６０−１は、導電体１８０との接触のための第１及び第２のランドエリア１６１−１ａ、１６１−１ｂを含んでいる。
図１において、レベル１６０−１は、２つのランドエリア１６１−１ａ、１６１−１ｂを、相互接続構造１９０の反対側の端部に含んでいる。一部の代替実施形態において、ランドエリア１６１−１ａ、１６１−１ｂのうちの一方は省略される。
図２Ａは、相互接続構造１９０のフットプリント内の、ランドエリア１６１−１ａ、１６１−１ｂを含むレベル１６０−１の部分の平面図である。相互接続構造１９０のフットプリントは、導電体のビアサイズの幅に近い幅とすることができ、且つ該幅より遙かに長いものとし得る長さを有することができる。図２Ａに示すように、ランドエリア１６１−１ａは、横断方向に幅２００を有し、長さ方向に長さ２０１を有する。ランドエリア１６１−１ｂは、横断方向に幅２０２を有し、長さ方向に長さ２０３を有する。図２Ａの実施形態において、ランドエリア１６１−１ａ、１６１−１ｂは各々、長方形の横断面を有している。実施形態において、ランドエリア１６１−１ａ、１６１−１ｂは各々、円形、楕円形、正方形、長方形、又は幾らか不規則な形状を有していてもよい。
レベル１６０−１は最も下のレベルであるため、導電体１８０は、レベル１６０−１を貫通して下地の層に達する必要はない。故に、この例において、レベル１６０−１は相互接続構造１９０内に開口を有していない。
再び図１を参照するに、レベル１６０−２はレベル１６０−１の上に位置する。レベル１６０−２は、レベル１６０−１のランドエリア１６１−１ａの上に位置する開口２５０を含んでいる。開口２５０は、開口２５０の長さ２５２を定める長さ方向の遠位の側壁２５１ａと長さ方向の近位の側壁２５２とを有する。開口２５０の長さ２５２は少なくとも、下に位置するランドエリア１６１−１ａの長さ２０１と同じ大きさであり、その結果、ランドエリア１６１−１ａのための導電体１８０はレベル１６０−２を通過することができる。
レベル１６０−２はまた、ランドエリア１６１−１ｂの上に位置する開口２５５を含んでいる。開口２５５は、開口２５５の長さ２５７を定める長さ方向の遠位及び近位の側壁２５６ａ、２５６ｂを有する。開口２５５の長さ２５７は少なくとも、下に位置するランドエリア１６１−１ｂの長さ２０３と同じ大きさであり、その結果、ランドエリア１６１−１ｂのための導電体１８０はレベル１６０−２を通過することができる。
レベル１６０−２はまた、開口２５０、２５５と隣接して、それぞれ、第１及び第２のランドエリア１６１−２ａ、１６１−２ｂを含んでいる。第１及び第２のランドエリア１６１−２ａ、１６１−２ｂは、導電体１８０との接触のために使用されるレベル１６０−２の部分である。
図２Ｂは、相互接続構造１９０内の、第１及び第２のランドエリア１６１−２ａ、１６１−２ｂ並びに開口２５０、２５５を含むレベル１６０−２の部分の平面図である。
図２Ｂに示すように、開口２５０は、長さ２５２を定める長さ方向の側壁２５１ａ、２５１ｂを有するとともに、開口２５０の幅２５４を定める横断方向の側壁２５３ａ、２５３ｂを有する。幅２５４は少なくとも、下に位置するランドエリア１６１−１ａの幅２００と同じ大きさであり、その結果、導電体１８０は開口２５０を通過することができる。
開口２５５は、長さ２５７を定める長さ方向の側壁２５６ａ、２５６ｂを有するとともに、幅２５９を定める横断方向の側壁２５８ａ、２５８ｂを有する。幅２５９は少なくとも、下に位置するランドエリア１６１−１ｂの幅２０２と同じ大きさであり、その結果、導電体１８０は開口２５５を通過することができる。
図２Ｂの平面図において、開口２５０、２５５は各々、長方形の横断面を有している。実施形態において、開口２５０、２５５は各々、それらを形成するために使用されるマスクの形状に応じて、円形、楕円形、正方形、長方形、又は幾らか不規則な形状の横断面を有していてもよい。
図２Ｂに示すように、ランドエリア１６１−２ａは開口２５０に隣接するとともに、横断方向の幅２０４と長さ方向の長さ２０５とを有する。ランドエリア１６１−２ｂは開口２５５に隣接するとともに、横断方向の幅２０６と長さ方向の長さ２０７とを有する。
再び図１を参照するに、レベル１６０−３はレベル１６０−２の上に位置する。レベル１６０−３は、レベル１６０−１のランドエリア１６１−１ａ及びレベル１６０−２のランドエリア１６１−２ａの上に位置する開口２６０を含んでいる。開口２６０は、開口２６０の長さ２６２を定める長さ方向の遠位及び近位の側壁２６１ａ、２６１ｂを有する。開口２６０の長さ２６２は少なくとも、下に位置するランドエリア１６１−１ａ及び１６１−２ａの長さ２０１及び２０５の和と同じ大きさであり、その結果、ランドエリア１６１−１ａ及び１６１−２ａのための導電体１８０はレベル１６０−３を通過することができる。
図１にて見て取れるように、開口２６０の長さ方向の遠位の側壁２６１ａは、下に位置する開口２５０の長さ方向の遠位の側壁２５１ａと縦方向に整列される。より詳細に後述する実施形態の製造において、これらの開口は、単一のエッチングマスクの開口及び該単一のエッチングマスクの開口上に形成される１つの追加マスクと、クリティカルなアライメント工程なしで該追加マスクをエッチングするプロセスとを用いて形成されることができ、該単一のエッチングマスクの周縁に沿って縦方向に整列された長さ方向の遠位側壁（２６１ａ、２５１ａ、・・・）を有する開口群の形成がもたらされる。
レベル１６０−３はまた、レベル１６０−１のランドエリア１６１−１ｂ及びレベル１６０−２のランドエリア１６１−２ｂの上に位置する開口２６５を含んでいる。開口２６５は、開口２６５の長さ２６７を定める長さ方向の外側及び内側の側壁２６６ａ、２６６ｂを有する。開口２６５の長さ方向の外側の側壁２６６ａは、下に位置する開口２５５の長さ方向の外側の側壁２５６ａと縦方向に整列される。
開口２６５の長さ２６７は少なくとも、下に位置するランドエリア１６１−１ｂ及び１６１−２ｂの長さ２０３及び２０７の和と同じ大きさであり、その結果、ランドエリア１６１−１ｂ及び１６１−２ｂのための導電体１８０はレベル１６０−３を通過することができる。
レベル１６０−３はまた、開口２６０、２６５と隣接して、それぞれ、第１及び第２のランドエリア１６１−３ａ、１６１−３ｂを含んでいる。第１及び第２のランドエリア１６１−３ａ、１６１−３ｂは、導電体１８０との接触のために使用されるレベル１６０−３の部分である。
図２Ｃは、相互接続構造１９０内の、第１及び第２のランドエリア１６１−３ａ、１６１−３ｂ並びに開口２６０、２６５を含むレベル１６０−３の部分の平面図である。
図２Ｃに示すように、開口２６０は、長さ２６２を定める長さ方向の外側及び内側の側壁２６１ａ、２６１ｂを有するとともに、開口２６０の幅２６４ａ、２６４ｂを定める横断方向の側壁２６３ａ、２６３ｂを有する。幅２６４ａは少なくとも、下に位置するランドエリア１６１−１ａの幅２００と同じ大きさであり、幅２６４ｂは少なくとも、下に位置するランドエリア１６１−２ａの幅２０４と同じ大きさであり、その結果、導電体１８０は開口２６０を通過することができる。
図示した実施形態において、幅２６４ａ及び２６４ｂは実質的に同一である。他の例では、幅２６４ａ及び２６４ｂは、異なる幅を有するランドエリアに適合するように異なっていてもよい。
開口２６５は、長さ２６７を定める長さ方向の側壁２６６ａ、２６６ｂを有するとともに、幅２６９ａ、２６９ｂを定める横断方向の側壁２６８ａ、２６８ｂを有する。幅２６９ａは少なくとも、下に位置するランドエリア１６１−１ｂの幅２０２と同じ大きさであり、幅２６９ｂは少なくとも、下に位置するランドエリア１６１−２ｂの幅２０６と同じ大きさであり、その結果、導電体１８０は開口２６５を通過することができる。
図２Ｃに示すように、ランドエリア１６１−３ａは開口２６０に隣接するとともに、横断方向の幅２１４と長さ方向の長さ２１５とを有する。ランドエリア１６１−３ｂは開口２６５に隣接するとともに、横断方向の幅２１６と長さ方向の長さ２１７とを有する。
再び図１を参照するに、レベル１６０−４はレベル１６０−３の上に位置する。レベル１６０−４は、レベル１６０−１のランドエリア１６１−１ａ、レベル１６０−２のランドエリア１６１−２ａ及びレベル１６０−３のランドエリア１６１−３ａの上に位置する開口２７０を含んでいる。開口２７０は、開口２７０の長さ２７２を定める長さ方向の側壁２７１ａ、２７１ｂを有する。開口２７０の長さ２７２は少なくとも、下に位置するランドエリア１６１−１ａ、１６１−２ａ及び１６１−３ａの長さ２０１、２０５及び２１５の和と同じ大きさであり、その結果、ランドエリア１６１−１ａ、１６１−２ａ及び１６１−３ａのための導電体１８０はレベル１６０−４を通過することができる。図１に示すように、開口２７０の長さ方向の側壁２７１ａは、下に位置する開口２６０の長さ方向の側壁２６１ａと縦方向に整列される。
レベル１６０−４はまた、レベル１６０−１のランドエリア１６１−１ｂ、レベル１６０−２のランドエリア１６１−２ｂ及びレベル１６０−３のランドエリア１６１−３ｂの上に位置する開口２７５を含んでいる。開口２７５は、開口２７５の長さ２７７を定める長さ方向の側壁２７６ａ、２７６ｂを有する。開口２７５の長さ方向の側壁２７６ａは、下に位置する開口２６５の長さ方向の側壁２６６ａと縦方向に整列される。
開口２７５の長さ２７７は少なくとも、下に位置するランドエリア１６１−１ｂ、１６１−２ｂ及び１６１−３ｂの長さ２０３、２０７及び２１７の和と同じ大きさであり、その結果、ランドエリア１６１−１ｂ、１６１−２ｂ及び１６１−３ｂのための導電体１８０はレベル１６０−４を通過することができる。
レベル１６０−４はまた、開口２７０と２７５との間にランドエリア１６１−４を含んでいる。ランドエリア１６１−４は、導電体１８０との接触のために使用されるレベル１６０−４の部分である。図１において、レベル１６０−４は１つのランドエリア１６１−４を有している。他の例では、レベル１６０−４は２つ以上のランドエリアを含んでいてもよい。
図２Ｄは、相互接続構造１９０内の、ランドエリア１６１−４及び開口２７０、２７５を含むレベル１６０−４の部分の平面図である。
図２Ｄに示すように、開口２７０は、長さ２７２を定める長さ方向の側壁２７１ａ、２７１ｂを有するとともに、開口２７０の幅２７４ａ、２７４ｂ、２７４ｃを定める横断方向の側壁２７３ａ、２７３ｂを有する。幅２７４ａ、２７４ｂ、２７４ｃは少なくとも、下に位置するランドエリア１６１−１ａ、１６１−２ａ、１６１−３ａの幅２００、２０４、２１４と同じ大きさであり、その結果、導電体１８０は開口２７０を通過することができる。
開口２７５は、長さ２７７を定める長さ方向の側壁２７６ａ、２７６ｂを有するとともに、幅２７９ａ、２７９ｂ、２７９ｃを定める横断方向の側壁２７８ａ、２７８ｂを有する。幅２７９ａ、２７９ｂ、２７９ｃは少なくとも、下に位置するランドエリア１６１−１ｂ、１６１−２ｂ、１６１−３ｂの幅２０２、２０６、２１６と同じ大きさであり、その結果、導電体１８０は開口２７５を通過することができる。
図２Ｄに示すように、ランドエリア１６１−４は開口２７０と２７５との間にあり、横断方向の幅２２４と長さ方向の長さ２２５とを有する。
再び図１を参照するに、開口２７０、２６０及び２５０の長さ方向の遠位側壁２７１ａ、２６１ａ及び２５１ａは縦方向にアライメントされており、故に、開口２７０、２６０及び２５０の長さの差は側壁２７１ｂ、２６１ｂ及び２５１ｂの横方向のオフセットによるものである。ここで使用される要素又は造形部が“縦方向にアライメントされる”は、横断方向及び長さ方向の双方に垂直な仮想平面と実質的に同一平面にあることを表す。ここでは、“実質的に同一平面にある”なる用語は、単一のエッチングマスク内の開口と側壁の平面性にバラつきを生じさせ得る複数のエッチングプロセスとを使用する開口の形成における製造公差を受け入れることを意図して使用される。
図１に示すように、開口２７５、２６５及び２５５の長さ方向の側壁２７６ａ、２６６ａ及び２５６ａも縦方向にアライメントされている。
同様に、これらのレベルの開口の横断方向の側壁も縦方向にアライメントされる。図２Ａ−２Ｄを参照するに、開口２７０、２６０及び２５０の横断方向の側壁２７３ａ、２６３ａ及び２５３ａは縦方向にアライメントされる。さらに、横断方向の側壁２７３ｂ、２６３ｂ及び２５３ｂは縦方向にアライメントされる。開口２７５、２６５及び２５５では、長さ方向の側壁２７６ａ、２７６ａ及び２５６ａが縦方向にアライメントされ、横断方向の側壁２７８ｂ、２６８ｂ及び２５８ｂは縦方向にアライメントされる。
図示した実施形態において、様々なレベル１６０−１乃至１６０−４の開口は、横断方向において実質的に同じ幅を有している。他の例では、これらの開口の幅は、異なる幅を有するランドエリア群に適合するように、例えばステップ状など、長さ方向に沿って変化することができる。
ここで説明する相互接続構造１９０のこの実装技術は、従来技術と比較して、複数のレベル１６０−１乃至１６０−４へのコンタクトを製造するのに必要な面積又はフットプリントを有意に削減する。結果として、より多くの空間が、様々なレベル１６０−１乃至１６０−４にメモリ回路を実装するために利用可能になる。これは、従来技術と比較して、上側のレベル群におけるより高いメモリ密度とより低いビット当たりコストとを可能にする。
図１の断面図において、相互接続構造１９０内の開口は、レベル１６０−４のランドエリア１６１−４の両側に階段状パターンを有するレベル群を生じさせる。すなわち、各レベルの２つの開口は、長さ方向及び横断方向の双方に垂直な軸を中心にして対称であり、各レベルの２つのランドエリアも該軸を中心にして対称である。ここでは、“対称”なる用語は、単一のエッチングマスク内の開口と開口の寸法にバラつきを生じさせ得る複数のエッチングプロセスとを使用する開口の形成における製造公差を受け入れることを意図して使用される。
各レベルが単一の開口と単一のランドエリアとを含む代替的な実施形態においては、レベル群は一方側にのみ階段状パターンを有する。
図示した例においては、４つのレベル１６０−１乃至１６０−４が示されている。より一般的には、ここで説明する小型相互接続構造は、Ｎは少なくとも２として、レベル０乃至Ｎ内に実装されることができる。一般に、（ｉ）は１乃至Ｎに等しいとして、レベル（ｉ）はレベル（ｉ−１）の上にあり、レベル（ｉ）のランドエリア（ｉ）に隣接した開口（ｉ）を有する。開口（ｉ）はレベル（ｉ−１）のランドエリア（ｉ−１）上に延在し、また、ｉが２以上では、レベル（ｉ−１）の隣接する開口（ｉ−１）上に延在する。開口（ｉ）は、レベル（ｉ−１）内の開口（ｉ−１）の長さ方向の遠位側壁にアライメントされた長さ方向の遠位側壁と、開口（ｉ）の長さを定める長さ方向の近位側壁とを有する。開口（ｉ）の長さは少なくとも、存在する場合には開口（ｉ−１）の長さを足し合わせた、ランドエリア（ｉ−１）の長さと同じ大きさである。（ｉ）が２以上の場合、開口（ｉ）は、レベル（ｉ−１）内の開口（ｉ−１）の横断方向の側壁とアライメントされた横断方向の側壁を有し、ランドエリア（ｉ−１）の幅と同じ大きさ以上の開口（ｉ）の幅を画成する。
代替的な実施形態において、その他の種類のメモリセル及び構成も使用され得る。使用され得るその他の種類のメモリセルの例には、誘電体電荷トラップ・フローティングゲートメモリセルが含まれる。例えば、一代替例において、デバイスのレベル群は、薄膜トランジスタ又は関連技術を用いてアクセスデバイス及びアクセスライン（配線）が当該レベル群内に形成された、絶縁材料によって分離された複数の平面状メモリセルアレイとして実装されてもよい。また、ここで説明する相互接続構造は、デバイスの様々なレベルに延在する導電体を小さいフットプリント内に有することが有用なその他の種類の３次元積層集積回路デバイス内に実装されることができる。
図３Ａは、メモリアレイ領域１１０とここで説明する相互接続構造１９０を有する周辺領域１２０とを含んだ３次元積層集積回路デバイス１００の一部を示す断面図である。
図３Ａにおいて、メモリアレイ領域１１０は、本願の譲受人によって所有されるＬｕｎｇによる米国特許出願第１２／４３０２９０号に記載されるようなワンタイムプログラマブル・マルチレベルメモリセルとして実装されている。なお、該米国特許出願の内容をここに援用する。ここでは、それを、ここで説明する３Ｄ相互接続構造を実装可能な代表的な集積回路構造として説明する。
メモリアレイ領域１１０は、横型電界効果トランジスタアクセスデバイス１３１ａ、１３１ｂを含んだメモリアクセス層１１２を含んでいる。デバイス１３１ａ、１３１ｂは、半導体基板１３０内にソース領域１３２ａ、１３２ｂ及びドレイン領域１３４ａ、１３４ｂを有している。基板１３０は、バルクシリコン、絶縁層上のシリコン層、又は集積回路を支持するための技術的に知られたその他の構造を有し得る。トレンチアイソレーション構造１３５ａ、１３５ｂが基板１３０内の領域群を分離している。ワードライン１４０ａ、１４０ｂがアクセスデバイス１３１ａ、１３１ｂのゲートとして機能する。コンタクトプラグ１４２ａ、１４２ｂが層間誘電体１４４を貫いて延在して、ドレイン領域１３４ａ、１３４ｂをビットライン１５０ａ、１５０ｂに結合している。
コンタクトパッド１５２ａ、１５２ｂが、下に位置するコンタクト１４６ａ、１４６ｂに結合され、アクセストランジスタのソース領域１３２ａ、１３２ｂへの接続を提供している。コンタクトパッド１５２ａ、１５２ｂ及びビットライン１５０ａ、１５０ｂは層間誘電体１５４内にある。
図示した例において、レベルは、例えばドープトポリシリコンなどの材料のそれぞれの平面状導電層で構成される。他の例では、レベルは平面状の積層材料層である必要はなく、それに代えて、材料層は縦方向寸法において変化してもよい。
絶縁層１６５−１乃至１６５−３がレベル１６０−１乃至１６０−４を互いに分離している。絶縁層１６６がレベル１６０−１乃至１６０−４及び絶縁層１６５−１乃至１６５−３の上に位置している。
複数の電極ピラー１７１ａ、１７１ｂが、メモリセルアクセス層１１２の頂部に配置され、レベル群を貫いて延在している。この図において、第１の電極ピラー１７１ａは、例えばタングステン又はその他の好適電極材料からなる中心の導電性コア１７０ａを含んでおり、導電性コア１７０ａはポリシリコンのシース（覆い）１７２ａによって囲まれている。アンチヒューズ材料又はその他のプログラム可能メモリ材料の層１７４ａが、ポリシリコンシース１７２ａと複数のレベル１６０−１乃至１６０−４との間に形成されている。この例において、レベル１６０−１乃至１６０−４は比較的高濃度にドープされたｎ型ポリシリコンを有し、ポリシリコンシース１７２ａは比較的低濃度にドープされたｐ型ポリシリコンを有する。好ましくは、ポリシリコンシース１７２ａの厚さは、ｐ−ｎ接合によって形成される空乏領域の深さより大きくされる。空乏領域の深さは、部分的に、ｐ−ｎ接合を形成するために使用されるｎ型及びｐ型のポリシリコンの相対的なドーピング濃度によって決定される。レベル１６０−１乃至１６０−４及びポリシリコンシース１７２ａはまた、アモルファスシリコンを用いて実装されてもよい。また、その他の半導体材料も使用され得る。
第１の電極ピラー１７１ａはパッド１５２ａに結合されている。導電性コア１７０ｂ、ポリシリコンシース１７２ｂ及びアンチヒューズ材料層１７４ｂを含んだ第２の電極ピラー１７１ｂは、パッド１５２ｂに結合されている。
複数のレベル１６０−１乃至１６０−４とピラー１７１ａ、１７１ｂとの間の界面領域は、より詳細に後述するように、整流器と直列にされたプログラム可能素子を有するメモリ素子を含んでいる。
ピラー１７１ａのアンチヒューズ材料の層１７４ａは、二酸化シリコン、酸窒化シリコン又はその他のシリコン酸化物とすることができ、生来状態において高い抵抗を有する。例えば窒化シリコンなどのその他のアンチヒューズ材料が使用されてもよい。ワードライン１４０、ビットライン１５０及び複数のレベル１６０−１乃至１６０−４に適切な電圧を印加することによってプログラムした後、アンチヒューズ材料層１７４ａは絶縁破壊し、対応するレベルに隣接するアンチヒューズ材料内のアクティブ領域が低い抵抗状態を担う。
図３Ａに示すように、レベル１６０−１乃至１６０−４の複数の導電層は周辺領域１２０内まで延在しており、そこには、複数のレベル１６０−１乃至１６０−４に対して支援回路及び導電体１８０が製造されている。周辺領域１２０には多様なデバイスが実装されて、集積回路１００上の復号化ロジック及びその他の回路を支援する。
導電体１８０は相互接続構造１９０内に配置され、様々なレベル１６０−１乃至１６０−４のランドエリアに接触している。より詳細に後述するように、各特定レベル１６０−１乃至１６０−４への導電体１８０は、上に位置するレベル内の開口を通って、導電性の相互接続配線１８５を含む配線層まで延在している。相互接続配線１８５は、レベル１６０−１乃至１６０−４と周辺１２０内の復号回路との間の相互接続を提供する。
図３Ａの破線によって表されるように、相異なるレベル１６０−１乃至１６０−４に接触する複数の導電体１８０が、図３Ａに示した断面に出入りする方向である長さ方向に配列されている。
図３Ｂは、図３Ａの相互接続構造１９０を通る直線Ｆｉｇ．３Ｂ−Ｆｉｇ．３Ｂに沿って取られた長さ方向の断面図であり、図１に示したものと同様の相互接続構造１９０の様子を示している。図３Ｂにて見て取れるように、各特定のレベルのための導電体１８０は、上に位置するレベル内の開口を通って延在して、ランドエリアに接触している。
図示した例においては、４つのレベル１６０−１乃至１６０−４が示されている。より一般的には、ここで説明する小型相互接続構造は、Ｎは少なくとも２として、レベル０乃至Ｎ内に実装されることができる。
代替的な実施形態において、その他の種類のメモリセル及び構成も使用され得る。例えば、一代替例において、デバイスのレベル群は、薄膜トランジスタ又は関連技術を用いてアクセスデバイス及びアクセスラインが当該レベル群内に形成された、絶縁材料によって分離された複数の平面状メモリセルアレイとして実装されてもよい。また、ここで説明する相互接続構造は、デバイスの様々なレベルに延在する導電体を小さいフットプリント内に有することが有用なその他の種類の３次元積層集積回路デバイス内に実装されることができる。
図３Ａ−３Ｂにおいては、単一の相互接続構造１９０が示されている。より均一な電力分布を実現するように、例えばメモリアレイ領域１１０を取り囲んでなど、デバイス内の様々な位置に複数の相互接続構造が配設されてもよい。図４は、アレイのそれぞれの側の周辺部１２０内の領域のシリーズ１９０−１及び１９０−２を含む２組の一連の相互接続構造を含んだデバイス１００の一実施形態の上面レイアウト図を示している。図５は、アレイの４辺全ての周辺部１２０内のシリーズ１９０−１、１９０−２、１９０−３及び１９０−４を含む４組の一連の相互接続構造を含んだ一実施形態の上面レイアウト図を示している。１０００列×１０００行のセルを含む一例に係るアレイサイズにおいて、１０レベルを有し、形状サイズＦがワードライン幅及びビットライン幅を規定し、レベル群のランドエリアのサイズがおよそＦである場合、１つの相互接続構造によって占有される領域の長さはレベル数のおよそ２Ｆ倍すなわち２０Ｆであり、ワードラインごとのピッチはおよそ２Ｆ以上であり、アレイの幅がおよそ２０００Ｆとなることがわかる。故に、この例によれば、およそ１００個の相互接続構造を、アレイ幅に沿った例えばシリーズ１９０−３などのシリーズにして形成することができ、同様の数をアレイ長さに沿って例えばシリーズ１９０−１などのシリーズにして形成することができる。
更なる他の代替実施形態において、周辺部１２０内に相互接続構造を有することに加えて、あるいは代えて、１つ以上の相互接続構造をメモリアレイ領域１１０内に実装することができる。また、相互接続構造は、メモリアレイ領域１１０の辺に平行ではなく、対角線方向又は何らかのその他の方向に延在されてもよい。
図６は、ここで説明する相互接続構造を含むメモリデバイスの一部を示す模式図である。第１の電極ピラー１７１ａが、ビットライン１５０ａ及びワードライン１４０ａを用いて選択されるアクセストランジスタ１３１ａに結合されている。ピラー１７１ａには複数のメモリ素子５４４−１乃至５４４−４が接続されている。各メモリ素子は、整流器５４９に直列のプログラム可能素子５４８を含んでいる。この直列構成は、アンチヒューズ材料の層がｐ−ｎ接合の位置に置かれてはいるが、図３Ａ−３Ｂに示した構造を表している。プログラム可能素子５４８は、アンチヒューズを指し示すためにしばしば使用される記号によって表されている。しかしながら、理解されるように、その他の種類のプログラム可能な抵抗材料及び構造も使用され得る。
また、導電面と電極ピラー内のポリシリコンとの間のｐ−ｎ接合によって実現される整流器５４９は、その他の整流器によって置き換えられることが可能である。例えば、整流器を提供するため、ゲルマニウムシリサイドのような固体電解質又はその他の好適材料に基づく整流器が使用され得る。その他の代表的な固体電解質材料については米国特許第７３８２６４７を参照することができる。
メモリ素子５４４−１乃至５４４−４の各々は、対応する導電性レベル１６０−１乃至１６０−４に結合されている。レベル１６０−１乃至１６０−４は導電体１８０及び相互接続配線１８５を介してプレイン（plane）デコーダ５４６に結合されている。プレインデコーダ５４６は、アドレスに応答して、選択されたレベルに、メモリ素子内の整流器が順バイアスされて導通するように例えばグランド５４７などの電圧を印加するとともに、選択されていないレベルに、メモリ素子内の整流器が逆バイアスされる、あるいは非導通となるように電圧を印加するかフローティングにするかする。
図７は、ここで説明する相互接続構造を有する３Ｄメモリアレイ３６０を含む集積回路デバイス３００の簡略化したブロック図である。ローデコーダ３６１が、メモリアレイ３６０のロー（行）群に沿って配列された複数のワードライン１４０に結合されている。コラムデコーダ３６３が、アレイ３６０内のメモリセルに対するデータの読み出し及びプログラミングを行うために、メモリアレイ３６０のコラム（列）群に沿って配列された複数のビットライン１５０に結合されている。プレインデコーダ５４６が、導電体１８０及び相互接続配線１８５を介して、メモリアレイ３６０内の複数のレベル１６０−１乃至１６０−４に結合されている。バス３６５上で、アドレスがローデコーダ３６１、コラムデコーダ３６３及びプレインデコーダ５４６に供給される。この例において、ブロック３６６内のセンス増幅器及びデータイン（data-in）構造が、データバス３６７を介してコラムデコーダ３６３に結合されている。データは、集積回路３００の入力／出力ポートからブロック３６６内のデータイン構造へ、データインライン３７１を介して供給される。図示した実施形態において、集積回路３００には、例えば、汎用プロセッサ若しくは専用アプリケーション回路、又はシステム・オン・チップ機能を提供する複数のモジュールの組み合わせなどの、その他回路３７４が含まれている。データは、ブロック３６６のセンス増幅器から、集積回路３００の入力／出力ポートへ、あるいは集積回路の内部又は外部のその他のデータ宛先へ、データアウトライン３７２を介して供給される。この例ではバイアス構成状態機械３６９を用いて実装されているコントローラが、ブロック３６８内の１つ又は複数の電源によって生成あるいは提供されるバイアス構成供給電圧、例えば読み出し電圧及びプログラム電圧など、の印加を制御する。コントローラは、技術的に知られた専用論理回路を用いて実装され得る。他の実施形態において、コントローラは、同一の集積回路上に実装され得る汎用プロセッサを有し、それがコンピュータプログラムを実行してデバイスの動作を制御する。更なる他の実施形態においては、コントローラの実装のために、専用論理回路と汎用プロセッサとの組み合わせが用いられてもよい。
図８Ａ−８Ｃ乃至図１５は、ここで説明する非常に小さいフットプリントを有する相互接続構造を製造するための製造シーケンスの一実施形態における工程群を示している。
図８Ａ及びＣは、製造シーケンスの第１の工程の断面図を示しており、図８Ｂはその上面図を示している。この用途の目的のため、第１の工程は、配設されたメモリセルアクセス層１１２の上に複数のレベル１６０−１乃至１６０−４を形成することを含む。図示した実施形態において、図８Ａ−８Ｃに示した構造は、本願の譲受人によって共通に所有されるＬｕｎｇによる米国特許出願第１２／４３０２９０号に記載されたプロセスを用いて形成される。なお、その内容をここに援用する。
他の実施形態において、レベル群は、技術的に知られた標準プロセスによって形成されることができ、ここで説明する相互接続構造が実装されるデバイスに応じて、例えばトランジスタ及びダイオード、ワードライン、ビットライン及びソースライン、導電性プラグ、並びに基板内のドープト領域など、アクセスデバイスを含んでいてもよい。
上述のように、他の実施形態において、その他の種類のメモリセル及びメモリアレイ領域１１０のその他の構成も用いられ得る。
次に、図８Ａ−８Ｃに示した構造上に、開口８１０を有する第１のマスク８００が形成され、図９Ａの上面図及び図９Ｂの断面図に示す構造が得られる。第１のマスク８００は、第１のマスク８００の層を堆積し、リソグラフィ技術を用いて、開口８１０を形成するように該層をパターニングすることによって形成され得る。第１のマスク８００は例えば、窒化シリコン、酸化シリコン又は酸窒化シリコンなどのハードマスク材料を有し得る。
第１のマスク８００内の開口８１０は、レベル１６０−１乃至１６０−４のランドエリアの組み合わせの周囲を取り囲む。故に、開口８１０の幅１９２は、後に形成される導電体１８０がレベル１６０−１乃至１６０−４の開口を通過することができるよう、少なくとも、レベル１６０−１乃至１６０−４のランドエリアの幅と同じ大きさである。開口８１０の長さ１９４は、後に形成される導電体１８０がレベル１６０−１乃至１６０−４の開口を通過することができるよう、少なくとも、レベル１６０−１乃至１６０−４のランドエリアの長さの和と同じ大きさである。
次に、図９Ａ−９Ｂに示した構造上に、開口８１０内を含めて、第２のエッチングマスク９００が形成され、図１０Ａの上面図及び図１０Ｂの断面図に示す構造が得られる。図示のように、第２のエッチングマスク９００は、開口８１０の長さ１９４より小さい長さ９１０を有するとともに、開口８１０の幅１９２と少なくとも同じ大きさの幅を有する。
図示した実施形態において、第２のエッチングマスク９００は、開口８１０内の第２のマスク９００の長さが後述の後続プロセス工程にて選択的に短縮されることができるよう、第１のマスク８００に対して選択的にエッチングされることが可能な材料を有する。換言すれば、第２のマスク９００の材料は、第２のマスク９００の長さを短縮するために使用されるプロセスに関して、第１のマスク８００の材料のエッチングレートより高いエッチングレートを有する。例えば、第１のマスク８００がハードマスク材料を有する実施形態において、第２のマスクはフォトレジストを有することができる。
次に、図１０Ａ−１０Ｂに示した構造上で、第１及び第２のマスク８００、９００をエッチングマスクとして用いてエッチング処理が実行され、図１１Ａの上面図及び図１１Ｂの断面図に示す構造が得られる。このエッチング処理は、例えばタイミングモードのエッチングを用いて、単一のエッチングケミストリを使用して実行され得る。他の例では、このエッチング処理は、絶縁層１６６、レベル１６０−４、絶縁材料１６５−３及びレベル１６０−３を個別にエッチングするように異なるエッチングケミストリを用いて実行され得る。
このエッチングは、レベル１６０−４を貫通してレベル１６０−３の一部を露出させる開口１０００を形成する。開口１０００は、レベル１６０−１のランドエリア１６１−１ａの上に位置する。開口１０００は、ランドエリア１６１−１ａの長さと少なくとも同じ大きさの長さ１００２を有するとともに、ランドエリア１６１−１ａの幅と少なくとも同じ大きさの幅１００４を有する。
このエッチングはまた、レベル１６０−４を貫通してレベル１６０−３の一部を露出させる開口１０１０を形成する。開口１０１０は、レベル１６０−１のランドエリア１６１−１ｂの上に位置する。開口１０１０は、ランドエリア１６１−１ｂの長さと少なくとも同じ大きさの長さ１０１２を有するとともに、ランドエリア１６１−１ｂの幅と少なくとも同じ大きさの幅１００４を有する。
次に、マスク９００の長さ９１０が短縮されて、長さ１１１０を有する短縮長マスク１１００が形成され、図１２Ａの上面図及び図１２Ｂの断面図に示す構造が得られる。図示した実施形態において、マスク９００はフォトレジストを有しており、例えばＣｌ２ベースあるいはＨＢｒベースのケミストリを用いた反応性イオンエッチングを用いて、トリミングされることができる。
次に、図１２Ａ−１２Ｂに示した構造上で、第１のマスク８００及び短縮長マスク１１００をエッチングマスクとして用いてエッチング処理が実行され、図１３Ａの上面図及び図１３Ｂの断面図に示す構造が得られる。
このエッチング処理は、レベル１６０−３を貫通して下に位置するレベル１６０−２の部分を露出させるように、開口１０００、１０１０を延長させる。
このエッチングはまた、開口１２００、１２１０を形成する。開口１２００、１２１０は、マスク１１００の長さの短縮によってもはやマスク１１００に覆われなくなったレベル１６０−４の部分を貫通し、それによってレベル１６０−３の部分を露出させる。開口１２００は、開口１０００に隣接して形成され、且つレベル１６０−２のランドエリア１６１−２ａの上に位置する。開口１２００は、ランドエリア１６１−２ａの長さと少なくとも同じ大きさの長さ１２０２を有するとともに、ランドエリア１６１−２ａの幅と少なくとも同じ大きさの幅１２０４を有する。
開口１２１０は、開口１０１０に隣接して形成され、且つレベル１６０−２のランドエリア１６１−２ｂの上に位置する。開口１２１０は、ランドエリア１６１−２ｂの長さと少なくとも同じ大きさの長さ１２１２を有するとともに、ランドエリア１６１−２ｂの幅と少なくとも同じ大きさの幅１２０４を有する。
次に、マスク１１００の長さ１１１０が短縮されて、長さ１３０５を有する短縮長マスク１３００が形成される。第１のマスク８００及びマスク１３００をエッチングマスクとして用いたエッチング処理が実行され、図１４Ａの上面図及び図１４Ｂの断面図に示す構造が得られる。
このエッチング処理は、レベル１６０−２を貫通してレベル１６０−１のランドエリア１６１−１ａ、１６１−１ｂを露出させるように、開口１０００、１０１０を延長させる。このエッチング処理はまた、レベル１６０−３を貫通してレベル１６０−２のランドエリア１６１−２ａ、１６１−２ｂを露出させるように、開口１２００、１２１０を延長させる。
このエッチングはまた、開口１３１０、１３２０を形成する。開口１３１０、１３２０は、マスク１３００の長さの短縮によってもはや覆われなくなったレベル１６０−４の部分を貫通し、それによってレベル１６０−３のランドエリア１６１−３ａ、１６１−３ｂを露出させる。
開口１３１０は、開口１２００に隣接して形成される。開口１３１０は、ランドエリア１６１−３ａの長さと少なくとも同じ大きさの長さ１３１２を有するとともに、ランドエリア１６１−３ａの幅と少なくとも同じ大きさの幅１３１４を有する。
開口１３２０は、開口１２１０に隣接して形成される。開口１３２０は、ランドエリア１６１−３ｂの長さと少なくとも同じ大きさの長さ１３２２を有するとともに、ランドエリア１６１−３ｂの幅と少なくとも同じ大きさの幅１３２４を有する。
次に、図１４Ａ−１４Ｂに示した構造上に絶縁充填材料１４００が堆積され、且つ例えば化学機械研磨（ＣＭＰ）などの平坦化プロセスが実行されてマスク８００、１３００が除去され、図１５の断面図に示す構造が得られる。
次に、導電体１８０のためのランドエリアへのビアを画成するようにリソグラフィパターンが形成される。反応性イオンエッチングを適用して、絶縁充填材料１４００を貫通する深い高アスペクト比のビアを形成することができ、それにより、導電体１８０用のビアが配設される。ビアを開口した後、ビアは、導電体１８０を形成するよう、タングステン又はその他の導電材料で充填される。その後、相互接続配線１８５を形成するようにメタライゼーションプロセスが適用され、導電体１８０とデバイスのプレインデコーダ回路との間の相互接続が提供される。最後に、バックエンドオブライン（ＢＥＯＬ）プロセスが適用されて集積回路が完成され、図３Ａ−３Ｂに示した構造が得られる。
下に位置するレベルのランドエリアまで導電体を通すために使用される様々なレベル内の開口群は、単一のエッチングマスク８００内の開口８１０と、クリティカルなアライメント工程を用いない追加マスクをエッチングするプロセスとを用いて、それらレベル群をパターニングすることによって形成される。結果として、縦方向にアライメントされた側壁を有する様々なレベル内の開口群がセルフアライン的に形成される。
上述の例において、マスク８００の開口８１０は、平面図において、長方形の断面を有する。その結果、様々なレベルの開口群は横断方向において実質的に同じ幅を有する。他の例では、マスク８００の開口は、様々なレベルのランドエリアの形状に応じて、円形、楕円形、正方形、長方形、又は幾らか不規則な形状である断面を有していてもよい。
例えば、マスク８００の開口の幅は、異なる幅を有するランドエリア群に適合するように、長さ方向に沿って変化することができる。図１６は、長さ方向においてステップ状に変化する幅を有するマスク８００の開口１５１０の平面図を示している。開口１５１０は、それに従って、レベル群の開口群の幅を変化させる。
続いて、主として図１７−３４Ａを参照して本発明を説明する。
以下の説明は典型的に、具体的な構造上の実施形態及び方法を参照してのものである。理解されるように、本発明は、具体的に開示される実施形態及び方法に限定されるものではなく、その他の特徴、要素、方法及び実施形態を用いて実施されてもよい。本発明を例示するために好適な実施形態を説明するが、本発明の範囲は、それらの実施形態によって限定されず、請求項によって定められる。当業者は、以下の説明を受けて、多様な均等な変形例を認識するであろう。様々な実施形態における同様の要素は、似通った参照符号をで用いて参照することとする。
図１７−３４Ａは、３次元積層ＩＣデバイスの他の一例の構造及び製造方法を示しており、同様の構造物には似通った参照符号が付されている。図１７及び１７Ａは、この例に係る３次元積層ＩＣデバイスの相互接続領域１７の簡略化した断面図及び平面図である。この例において、相互接続領域１７は、１８．１−１８．４を付した４つの相互接続レベル１８と、５４．１−５４．４を付した４つの導電体５４と、グランド導電体５５とを含んでいる。導電体５４は、コンタクトレベル１８の、３４．１−３４．４を付した導電層３４の、１４．１−１４．４を付した相互接続コンタクト領域１４のうちの１つに電気的に接続するために、コンタクトレベル１８を通る第１の部分５７と、層間誘電体５２及び電荷トラップ層２７を通る第２の部分５９とを有している。第１の部分５７は、誘電体の側壁スペーサ６１によって囲まれており、それにより、導電体５４は、その導電体が電気接触を形成しない導電層３４から電気的に分離されている。また、各コンタクトレベル１８の各導電層３４に電気的に接続されたグランド導電体５５が示されている。
図１８及び１８Ａは、相互接続領域１７の製造における初期工程を示している。フォトレジスト８８が、３３．１−３３．４を付したコンタクト開口３３及び図１８Ａに示すグランドコンタクト開口３５のエッチングに使用される。コンタクト開口３３及びグランドコンタクト開口３５は、上部層２４を貫通し、第１のコンタクト層１８．１の上側の導電層３４．１を露出させる。コンタクト開口３３のエッチングに続いて、フォトレジスト８８が剥離され、図１９及び１９Ａに示すように相互接続領域１７上に第１のフォトレジストマスク８９が形成される。第１のマスク８９は１つおきにコンタクト開口を露出させ、すなわち、この例ではコンタクト開口３３．２及び３３．４を露出させる。図１９Ａにて見て取れるように、マスク８９はまた、グランドコンタクト開口３５を覆う。図１７と図１８とを比較することによって理解されるように、コンタクト開口３３の位置は導電体５４の位置を決定し、グランドコンタクト開口３５の位置はグランド導電体５５の位置を決定する。この例において、導電体５４ひいては相互接続コンタクト領域１４は一定のピッチを有する。
図２０及び２０Ａは、露出されたコンタクト開口３３．２及び３３．４の下の単一のコンタクトレベル１８．１を貫通させるエッチングの結果を示している。その後、第１のマスク８９は剥離され、続いて、図２１及び２１Ａに示す第２のフォトレジストマスク９０が形成される。第２のマスク９０は、コンタクト開口３３．１及び３３．２並びにグランドコンタクト開口３５を覆いながらコンタクト開口３３．３及び３３．４を露出させるために使用される。図２１は、第１のマスク８９の除去及び図２０の構造上の第２のマスク９０の形成の結果を示しており、左から数えて１番目及び２番目のコンタクト開口３３．１及び３３．２が第２のマスクで覆われ、３番目及び４番目のコンタクト開口３３．３及び３３．４が開放されている。
図２２及び２２Ａは、３番目及び４番目のコンタクト開口３３．３及び３３．４の２つのコンタクトレベルを貫通させるエッチングの結果を示している。すなわち、コンタクト開口３３．３を介してコンタクトレベル１８．１及び１８．２がエッチングされ、コンタクト開口３３．４を介してコンタクトレベル１８．２及び１８．３がエッチングされる。図２３及び２３Ａは、図２２の第２のマスク９０の除去後の図２２の構造を示している。見て取れるように、コンタクト開口３３．１−３３．４は下方にコンタクトレベル１８．１−１８．４の導電層３４．１−３４．４まで延在している。
図２４及び２４Ａは、コンタクト開口３３．１−３３．４の側壁への側壁スペーサ６１の形成後の図２３の構造を示している。側壁スペーサ６１はコンタクト開口３３．２、３３．３及び３３．４を、それらのコンタクト開口が通過するコンタクトレベル１８の導電層３４から電気的に絶縁する。
図２５及び２５Ａは、図２５にグランドコンタクト開口３５を通る断面図を追加した図２４の構造を示している。コンタクト開口３３の全てがフォトレジスト９２で覆われ、グランドコンタクト開口３５は露出されたままにされている。図２６及び２６Ａは、導電層３４．１−３４．４をグランドコンタクト開口３５の内側に露出させる、グランドコンタクト開口３５の位置の３つのコンタクトレベル１８を貫通させるエッチングの後の、図２５の構造を示している。図２７及び２７Ａは、フォトレジスト９２を除去した後の図２６の構造を示している。
図２８及び２８Ａは、典型的にはポリシリコンである導電材料９３を堆積し、それにより、コンタクト開口３３及びグランドコンタクト開口３５を充填した後の、図２７の構造を示している。コンタクト開口３３及びグランドコンタクト開口３５内の材料９３は、それぞれ、導電体５４及びグランド導電体５５を形成する。所望の場合には、グランド導電体５５とコンタクトレベル１８の導電層３４との間の電気接触を強化するため、グランドコンタクト開口３５内にグランド導電体５５を形成するのに先立って、グランドコンタクト開口の側壁の絶縁層３６をエッチバックあるいはその他の方法で除去することができる。これは、図２８に、グランド導電体５５を囲む絶縁層３６内の破線によって指し示されている。導電材料９３はまた、上部層２４の誘電体層２６を覆っている。その後、図２８の構造がエッチングされて、誘電体層２６を覆う材料９３の層が除去される。これは、図２９及び２９Ａに示されている。図２９の構造は電荷トラップ層２７まで下方に、例えば化学機械研磨にかけられ、図３０の構造が得られる。
図３１及び３１Ａは、典型的には窒化シリコンであるストッパ層９６の堆積とそれに続くストッパ層上への層間誘電体９７の堆積との後の図３０の構造を示している。次に、図３１の構造は、５４．１−５４．４を付した導電体５４及びグランド導電体５５まで層間誘電体９７及びストッパ層９６を貫通するように形成された、コンタクト開口３３及びグランドコンタクト開口３５の延在部を有するようにされる。これに続いて、図３２及び３２Ａを参照するに、それら延在部への例えばタングステンなどの導電材料の充填が行われ、導電体５４及びグランド導電体５５が作り出される。導電体５４は、コンタクトレベル１８内を延在する第１の部分５７と、上部層２４内を延在する第２の部分５９とを有する。
一部の例において、層９６は窒化シリコンであり、層間誘電体９７は二酸化シリコンである。しかしながら、層９６は、例えば二酸化シリコン又は酸化シリコンと窒化シリコンとの交互層など、その他の誘電体材料を有していてもよい。側壁スペーサ３０は、窒化シリコンとし得るが、例えば二酸化シリコン又は多層の酸化物／窒化シリコンなど、その他の材料を有していてもよい。同様に、誘電体層２５は、典型的には窒化シリコンであるが、例えば二酸化シリコンなどであってもよい。導電体５４の第１の部分５７は、典型的にはポリシリコンであるが、例えばＮ＋ポリシリコン、タングステン、ＴｉＮなど、その他の導電材料であってもよい。また、導電体５４の長さ全体が、例えばタングステンなどの同一材料であってもよい。
図３３は、１６個のコンタクト開口の組を図式的に示したものであり、４つの異なるセットのコンタクト開口３３が、１６個のコンタクトレベル１８へのアクセスを提供するように、４つのマスクのみを用いて１６個の異なる深さまでエッチングされることを示している。
図３４及び３４Ａは、３次元積層ＩＣデバイスの断面図及び平面図である。図３４は、１つのワードライン９４を通るように取られており、ワードライン９４は、層９５によって、例えば誘電体層と半導体層とが交互にされたスタックから電気的に絶縁されている。層９５は、例えば、酸化シリコンと、電荷トラップ層として機能する窒化シリコンとの交互層とし得る。
以下の例は、３次元積層ＩＣデバイスの相互接続領域１７のコンタクトレベル１８のスタックにおいて、ランドエリア５６への電気接続を実現する方法を説明するものである。この例において、相互接続領域１７は上部層２４と上部層の下のコンタクトレベル１８のスタックとを含んでおり、各コンタクトレベルは導電層３４と絶縁層３６とを有する。相互接続領域１７の上に位置する上部層２４の少なくとも一部は、第１のコンタクトレベル１８．１を露出させ且つ各コンタクトレベル１８のコンタクト開口３３を作り出すために除去される。これは図１８に例示されている。
Ｎ個のエッチングマスクのセットを使用することで、コンタクトレベル１８のスタックにおける相互接続コンタクト領域１４の最大２Ｎ個のレベルが作り出される。殆どの図は４つのコンタクトレベル１８を有する例を示していたが、この例においては、コンタクトレベルの数は１６コンタクトレベル、故に、Ｎ＝４まで増加される。ここでの説明においては、１６個のコンタクト開口３３の図形表示を含んだ図３３も参照する。複数のマスクを用いて、最大２Ｎ個のコンタクトレベル、この例では１６コンタクトレベル、のコンタクト開口３３がエッチングされる。工程群は以下のように実行される。
第１のマスク８９（図１９参照）を用いて、１つおきのコンタクト開口にて、１つのコンタクトレベル１８をエッチングする。第１のマスク８９によって覆われないコンタクト開口は、図３３において、コンタクト開口３３．２、３３．４などを囲む点線の枠によって識別されている。次に、第２のマスク９０（図２１参照）を用いて、一連の１番目乃至４番目のコンタクト開口の組における３番目及び４番目のコンタクト開口にて、２つのコンタクトレベルをエッチングする。第２のマスク９０は、図３３において、４個のコンタクト開口の組のうちの２つの隣接コンタクト開口を各枠が囲む４個の短破線の枠によって識別されている。この例において、エッチングされる３番目及び４番目のコンタクト開口は、第１のコンタクト開口３３．１乃至第４のコンタクト開口３３．４の組におけるコンタクト開口３３．３及び３３．４と、コンタクト開口３３．５−３３．８の組におけるコンタクト開口３３．７及び３３．８と、等々である。図２２にて見て取れるように、第１及び第２のマスク８９、９０の使用により、４つのコンタクトレベル１８．１−１８．４の各々までのコンタクト開口３３が提供される。
１６個のコンタクトレベル１８を有するこの例を引き続き説明するに、第３のマスク（図示せず）を用いて、一連の１番目から８番目のコンタクト開口の組における５番目乃至８番目のコンタクト開口３３にて、４つのコンタクトレベルをエッチングする。これは、図３３に、２つの長破線の枠によって指し示されている。第４のマスク（図示せず）を用いて、一連の１番目乃至１６番目のコンタクト開口の少なくとも１つの組における９番目乃至１６番目のコンタクト開口にて、８つのコンタクトレベルをエッチングする。これは、図３３に、１つの実線の枠によって指し示されている。なお、第１、第２、第３及び第４のマスクの各々を用いて、コンタクト開口群の半数がエッチングされる。
コンタクト開口３３の側壁の各々に誘電体層６１（図２４参照）が形成される。そして、コンタクト開口３３を通ってコンタクトレベル１８の相互接続コンタクト領域１４まで、導電体５４が形成され、誘電体層が、導電体５４を、側壁に沿った導電層３４から電気的に絶縁する。
図１８及び１９を参照して説明したように、グランドコンタクト開口３５は典型的に、コンタクト開口３３．１と同じようにして形成される。しかしながら、コンタクト開口３３内に導電体５４を形成するのに先立って、上部層２４内のグランドコンタクト開口３５の部分が側壁スペーサで覆われ（図２４参照）、複数のコンタクトレベル１８を貫通するようにエッチングされ（図２６参照）、そしてその後に、図２８に示すように、グランド導電体５５を作り出すように導電材料で充填される。グランド導電体５５は各導電層３４に電気的に接触する。対照的に、導電体５４．１−５４．４は、誘電体側壁スペーサ６１の使用により、単一の導電層３４のみに接触する。一部の例において、各グランド導電体５５は、各導電層３４と電気的に接触しなくてもよい。
上述の例においては、コンタクト開口３３を左から右へと数えてきた。所望の場合には、コンタクト開口を、左から右又は右から左の何れで数えてもよいし、設計要求に応じてその他の順序で数えてもよい。重要なことは、各マスクによって常に、実効的に半数のコンタクトが開放されることである。すなわち、偶数個のコンタクト開口が存在するとき、各マスクはコンタクトのうちの半数を開放することになり、また、例えば１５など、奇数個のコンタクト開口が存在するとき、各マスクは、例えば７又は８など、半数より僅かに少なく、或いは多く開放することになる。各工程での１層／２層／４層／８層の除去は、各工程での２０乃至２（Ｎ−１）層の除去と表現することもできる。
図３５に、図３３のマスキング・エッチング手順を別の様式で示す。図３５及びそれに続く図３６−３９において、０はダーク、すなわち、フォトレジスト材料を有することを表し、１はオープン、すなわち、フォトレジスト材料を有しないことを表している。故に、各マスクに関して、１６個のコンタクト開口のうち８個がオープンにされている。
図３３及び３５のエッチングプロセス例がマスク１−４に関して１／２／４／８層（レイヤ）を除去する場合、エッチングシーケンスによって設置される（すなわち、そこまでエッチングされる）コンタクトレベルは、設置レイヤ宛先０−１５によって特定され得る。各位置Ａ−Ｐに設置される（そこまでエッチングされる）結果レベルは、設置レイヤ０、１、２、３等々として示されている。
その他のエッチングシーケンスも使用され得る。例えば、図３６は、マスク１及びマスク４によってエッチングされるレイヤ数が交換され、故に、マスク１によって８層が、マスク２によって２層が、マスク３によって４層が、そしてマスク４によって１層がエッチングされるエッチングシーケンス変更を示している。各位置Ａ−Ｐに設置される（そこまでエッチングされる）結果レベルは、設置レイヤ０、８、２、１０等々として示されている。
図３５と３６とを比較することによって例示されるようにエッチングシーケンスを変更する、すなわち、各マスクによってエッチングされるレイヤ数を変更することに代えて（あるいは加えて）、マスクシーケンスが変更されてもよい。これは図３７に例示されている。図３７においては、図３５と同様に、マスク２は２層をエッチングし、マスク３は４層をエッチングする。しかしながら、図３５の例におけるマスク２のマスクシーケンス（００１１００１１・・・）が、図３７の例ではマスク３のマスクシーケンスになっており、且つ図３５の例におけるマスク３のマスクシーケンス（００００１１１１００００・・・）が、図３７のマスク２のマスクシーケンスになっている。各位置Ａ−Ｐに設置される（そこまでエッチングされる）結果レベルは、設置レイヤ０、１、４、５等々として示されている。
図３８は、位置変更と称するものを例示している。この例においては、マスク１−４でエッチングされるレイヤ数は図３５においてと同じであり、各位置Ａ−Ｐの設置レイヤも位置Ａのレイヤ０及び位置Ｊのレイヤ９を含めて同じであるが、位置Ａと位置Ｊとが入れ替えられている。しかしながら、位置Ａ−Ｐの各々のエッチングは、図３５の例と図３８の例との双方で同じである。各位置Ｊ、Ｂ、Ｃ、Ｄ等々に設置される（そこまでエッチングされる）結果レベルは、設置レイヤ９、１、２、３等々として示されている。
図３９は、図３５の第１の例を用いて、図３６のエッチングシーケンス変更と、図３７のマスクシーケンス変更と、図３８の位置変更とを行うときの結果を示している。しかしながら、得られる構造は依然として、１６個の異なる位置に対して１６個の異なる設置レイヤを有する。各位置Ｊ、Ｂ、Ｃ、Ｄ等々に設置される（そこまでエッチングされる）結果レベルは、設置レイヤ９、８、４、１２等々として示されている。
以上にて参照した全ての特許、特許出願及び刊行物をここに援用する。
好適な実施形態及び例を参照することによって本発明を開示したが、理解されるように、これらの例は限定的なものではなく例示的なものである。当業者は容易に、本発明の精神の範囲内且つ以下の請求項の範囲内にある変更及び組み合わせに想到するであろう。
本出願は、２０１１年５月２４日に出願された米国特許出願第１３／１１４，９３１号の利益を主張するものであり、その内容をここに援用する。

Claims (16)

  1. 相互接続領域に少なくとも４つのコンタクトレベルのスタックを有する３次元積層ＩＣデバイスで使用され、前記コンタクトレベルのランドエリアにアライメントされ且つ該ランドエリアを露出させる相互接続コンタクト領域を形成する方法であって、各コンタクトレベルは導電層と絶縁層とを有し、当該方法は：
    各コンタクトレベルのためのコンタクト開口を作り出すために、第１のコンタクトレベルを露出させるように、前記相互接続領域の上に位置する上部層の少なくとも一部を除去するステップと、
    Ｎは２以上の整数として、前記コンタクトレベルの前記スタックに複数レベルの相互接続コンタクト領域を作り出すためのＮ個のエッチングマスクの組を選定するステップと、
    前記Ｎ個のマスクを使用して、前記コンタクト開口を最大２Ｎ個のコンタクトレベルまでエッチングするステップであり：
    第１のマスクを使用して、前記コンタクト開口のうちの実効的に半数で、１つのコンタクトレベルをエッチングするステップ；
    第２のマスクを使用して、前記コンタクト開口のうちの実効的に半数で、２つのコンタクトレベルをエッチングするステップ；及び
    前記コンタクト開口が前記２Ｎ個のコンタクトレベルまで延在するよう、前記除去するステップ、前記選定するステップ及び前記使用するステップを実行するステップ；
    を有するステップと、
    を有し、
    それにより、前記コンタクト開口を通って前記コンタクトレベルの前記ランドエリアに接触する導電体を形成することが可能にされる、
    方法。
  2. 前記除去するステップは、更なるマスクを用いて実行される、請求項１に記載の方法。
  3. 前記第１のマスクを使用するステップは、前記第１のマスクを用いて１つおきのコンタクト開口で、１つのコンタクトレベルをエッチングすることを有し、
    前記第２のマスクを使用するステップは、前記第２のマスクを用いて、少なくとも一組の第１乃至第４のコンタクト開口のうちの第３及び第４のコンタクト開口で、２つのコンタクトレベルをエッチングすることを有する、
    請求項１に記載の方法。
  4. 前記Ｎ個のマスクを使用するステップは更に：
    第３のマスクを使用して、前記コンタクト開口のうちの実効的に半数で、４つのコンタクトレベルをエッチングするステップ；及び
    第４のマスクを使用して、前記コンタクト開口のうちの実効的に半数で、８つのコンタクトレベルをエッチングするステップ；
    を有する、請求項１に記載の方法。
  5. 前記第３のマスクを使用するステップは、前記第３のマスクを用いて、少なくとも一組の第１乃至第８のコンタクト開口のうちの第５乃至第８のコンタクト開口で、４つのコンタクトレベルをエッチングすることを有し、
    前記第４のマスクを使用するステップは、前記第４のマスクを用いて、少なくとも一組の第１乃至第１６のコンタクト開口のうちの第９乃至第１６のコンタクト開口で、８つのコンタクトレベルをエッチングすることを有する、
    請求項４に記載の方法。
  6. 前記第１のマスクを使用するステップは、コンタクト開口２、４、６、８、１０、１２、１４、１６で１つのコンタクトレベルをエッチングするように実行され、
    前記第２のマスクを使用するステップは、コンタクト開口３、４、７、８、１１、１２、１５、１６で２つのコンタクトレベルをエッチングするように実行され、
    前記第３のマスクを使用するステップは、コンタクト開口５−８、１３−１６で４つのコンタクトレベルをエッチングするように実行され、
    前記第４のマスクを使用するステップは、コンタクト開口９−１６で８つのコンタクトレベルをエッチングするように実行される、
    請求項４に記載の方法。
  7. 前記第１のマスクを使用するステップは、コンタクト開口２、４、６、８、１０、１２、１４、１６で８つのコンタクトレベルをエッチングするように実行され、
    前記第２のマスクを使用するステップは、コンタクト開口５、６、７、８、１３、１４、１５、１６で２つのコンタクトレベルをエッチングするように実行され、
    前記第３のマスクを使用するステップは、コンタクト開口３、４、７、８、１１、１２、１５、１６で４つのコンタクトレベルをエッチングするように実行され、
    前記第４のマスクを使用するステップは、コンタクト開口９−１６で１つのコンタクトレベルをエッチングするように実行される、
    請求項４に記載の方法。
  8. 前記コンタクトレベルを貫通するグランドコンタクト開口を作り出すステップと、
    前記コンタクトレベルの複数の前記導電層と電気的に接触するように、前記グランドコンタクト開口内にグランド導電体を形成するステップと、
    を更に有する請求項１に記載の方法。
  9. 前記グランドコンタクト開口はグランドコンタクト開口側壁を有し、当該方法は更に：
    前記グランド導電体が前記グランド導電体と前記コンタクトレベルの前記複数の前記導電層との間に強化された電気接触を生成するように、前記グランド導電体を形成するステップに先立って、前記グランドコンタクト開口側壁において前記絶縁層の一部を除去するステップ、
    を更に有する請求項８に記載の方法。
  10. 前記使用するステップは、エッチングされるコンタクトレベルの数順とは異なる順序で実行される、請求項１に記載の方法。
  11. 前記コンタクト開口は側壁を有し、当該方法は更に、該側壁に誘電体層を形成するステップを有する、請求項１に記載の方法。
  12. 相互接続領域の、少なくとも第１、第２、第３及び第４のコンタクトレベルのスタックであり、各コンタクトレベルが導電層と絶縁層とを有する、スタックと、
    前記コンタクトレベルのスタックの一部を貫通する第１、第２、第３及び第４の導電体であり、それぞれ、前記第１、第２、第３及び第４のコンタクトレベルの前記導電層と電気的に接触する第１、第２、第３及び第４の導電体と、
    前記第２、第３及び第４の導電体がそれぞれ前記第２、第３及び第４の導電層とのみ電気的に接触するように、前記第２、第３及び第４の導電体の周囲を取り囲む誘電体側壁スペーサと、
    を有する３次元積層ＩＣデバイス。
  13. 前記第１、第２、第３及び第４の導電体は一定のピッチを有する、請求項１２に記載の積層ＩＣデバイス。
  14. 前記第１、第２、第３及び第４の導電体の位置は、共通マスクによって決定可能である、請求項１２又は１３に記載の積層ＩＣデバイス。
  15. 前記コンタクトレベルのスタックの一部を貫通し且つ前記第１、第２、第３及び第４のコンタクトレベルの前記導電層の各々と電気的に接触するグランド導電体、を更に有する請求項１２に記載の積層ＩＣデバイス。
  16. 前記第１、第２、第３及び第４の導電体並びに前記グランド導電体の位置は、共通マスクによって決定可能である、請求項１５に記載の積層ＩＣデバイス。
JP2012115192A 2011-05-24 2012-05-21 多層接続構造及びその製造方法 Pending JP2012244180A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/114,931 US8383512B2 (en) 2011-01-19 2011-05-24 Method for making multilayer connection structure
US13/114,931 2011-05-24

Publications (2)

Publication Number Publication Date
JP2012244180A true JP2012244180A (ja) 2012-12-10
JP2012244180A5 JP2012244180A5 (ja) 2014-07-17

Family

ID=47470261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012115192A Pending JP2012244180A (ja) 2011-05-24 2012-05-21 多層接続構造及びその製造方法

Country Status (4)

Country Link
US (3) US20160365407A1 (ja)
JP (1) JP2012244180A (ja)
CN (1) CN106252353B (ja)
TW (1) TWI566447B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9646987B2 (en) 2015-06-03 2017-05-09 Kabushiki Kaisha Toshiba Semiconductor memory device and production method thereof
JP2017084849A (ja) * 2015-10-22 2017-05-18 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US10559533B2 (en) 2017-09-07 2020-02-11 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
US10586804B2 (en) 2017-09-21 2020-03-10 Toshiba Memory Corporation Multi-layer wiring structure, method for manufacturing multi-layer wiring structure, and semiconductor device
JP2022529163A (ja) * 2020-03-13 2022-06-17 長江存儲科技有限責任公司 三次元メモリのためのコンタクト構造
US11792989B2 (en) 2017-03-07 2023-10-17 Yangtze Memory Technologies Co., Ltd. Word line structure of three-dimensional memory device

Families Citing this family (285)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
JP2016225614A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR102551799B1 (ko) * 2016-12-06 2023-07-05 삼성전자주식회사 반도체 소자
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10431591B2 (en) * 2017-02-01 2019-10-01 Micron Technology, Inc. NAND memory arrays
US10083981B2 (en) 2017-02-01 2018-09-25 Micron Technology, Inc. Memory arrays, and methods of forming memory arrays
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
CN109935593B (zh) 2017-03-08 2021-09-28 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
USD876504S1 (en) 2017-04-03 2020-02-25 Asm Ip Holding B.V. Exhaust flow control ring for semiconductor deposition apparatus
US10847529B2 (en) * 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
TWI640063B (zh) * 2017-04-17 2018-11-01 旺宏電子股份有限公司 三維堆疊半導體裝置及其製造方法
US10332936B2 (en) 2017-04-19 2019-06-25 Macronix International Co., Ltd. 3D stacking semiconductor device
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
CN108807452A (zh) * 2017-05-02 2018-11-13 上海磁宇信息科技有限公司 一种超高密度随机存储器架构
WO2018208717A1 (en) 2017-05-08 2018-11-15 Micron Technology, Inc. Memory arrays
KR102241839B1 (ko) 2017-05-08 2021-04-20 마이크론 테크놀로지, 인크 메모리 어레이
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10600796B2 (en) 2017-06-15 2020-03-24 Micron Technology, Inc. Methods of forming staircase structures
CN109119403B (zh) * 2017-06-22 2020-11-27 中芯国际集成电路制造(上海)有限公司 用于形成字线的掩膜版、半导体存储器件以及测试结构
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US11043499B2 (en) 2017-07-27 2021-06-22 Micron Technology, Inc. Memory arrays comprising memory cells
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US11195839B2 (en) 2017-09-29 2021-12-07 Intel Corporation 2S-1C 4F2 cross-point DRAM array
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
KR102393342B1 (ko) 2017-10-26 2022-05-03 삼성전자주식회사 반도체 메모리 및 방법
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
KR102443047B1 (ko) * 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102408621B1 (ko) 2017-11-20 2022-06-15 삼성전자주식회사 커패시터를 포함하는 불휘발성 메모리 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
CN111316417B (zh) 2017-11-27 2023-12-22 阿斯莫Ip控股公司 与批式炉偕同使用的用于储存晶圆匣的储存装置
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
CN108172565B (zh) * 2017-12-27 2020-12-11 上海艾为电子技术股份有限公司 一种mom电容及集成电路
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
WO2019158960A1 (en) 2018-02-14 2019-08-22 Asm Ip Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US10515810B2 (en) * 2018-04-10 2019-12-24 Macronix International Co., Ltd. Self-aligned di-silicon silicide bit line and source line landing pads in 3D vertical channel memory
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
TW202349473A (zh) 2018-05-11 2023-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
TW202013553A (zh) 2018-06-04 2020-04-01 荷蘭商Ａｓｍ 智慧財產控股公司 水氣降低的晶圓處置腔室
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10847452B2 (en) * 2018-07-05 2020-11-24 Sandisk Technologies Llc Non-volatile memory with capacitors using metal under signal line or above a device capacitor
US10818685B2 (en) * 2018-07-05 2020-10-27 Sandisk Technologies Llc Non-volatile memory with pool capacitor
US10825827B2 (en) 2018-07-05 2020-11-03 Sandisk Technologies Llc Non-volatile memory with pool capacitor
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10777567B2 (en) 2018-08-22 2020-09-15 International Business Machines Corporation Epitaxy lateral overgrowth for 3D NAND
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US10950618B2 (en) 2018-11-29 2021-03-16 Micron Technology, Inc. Memory arrays
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
JP7414411B2 (ja) * 2019-06-14 2024-01-16 キオクシア株式会社 半導体記憶装置
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TW202121506A (zh) 2019-07-19 2021-06-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR102587644B1 (ko) * 2019-08-23 2023-10-11 양쯔 메모리 테크놀로지스 씨오., 엘티디. 비휘발성 메모리 장치 및 그 제조 방법
CN113130502B (zh) * 2019-09-03 2022-11-22 长江存储科技有限责任公司 利用虚设存储块作为池电容器的非易失性存储器件
US11282849B2 (en) 2019-09-03 2022-03-22 Yangtze Memory Technologies Co., Ltd. Non-volatile memory device utilizing dummy memory block as pool capacitor
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
CN111092082B (zh) * 2019-11-01 2023-11-07 上海新储集成电路有限公司 一种混合架构存储器及其制作方法
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
JP2021086884A (ja) * 2019-11-26 2021-06-03 キオクシア株式会社 半導体記憶装置
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
US10984957B1 (en) * 2019-12-03 2021-04-20 International Business Machines Corporation Printed circuit board embedded capacitor
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210078405A (ko) 2019-12-17 2021-06-28 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 층을 형성하는 방법 및 바나듐 나이트라이드 층을 포함하는 구조
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
KR20220078102A (ko) 2020-12-03 2022-06-10 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템
KR20220082613A (ko) 2020-12-10 2022-06-17 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
US11842789B2 (en) 2022-03-30 2023-12-12 Macronix International Co., Ltd. Capacitor string structure, memory device and electronic device
TWI803265B (zh) * 2022-03-30 2023-05-21 旺宏電子股份有限公司 電容串結構、記憶體裝置及電子裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270225A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd 半導体装置の製造方法
JPH0492467A (ja) * 1990-08-08 1992-03-25 Sony Corp 半導体メモリ装置
JPH06236930A (ja) * 1992-12-30 1994-08-23 Sharp Corp 自己整合多層配線及びその製造方法
JP2009016400A (ja) * 2007-06-29 2009-01-22 Toshiba Corp 積層配線構造体及びその製造方法並びに半導体装置及びその製造方法
US20090310415A1 (en) * 2008-06-11 2009-12-17 Jin Beom-Jun Non-volatile memory devices including vertical nand strings and methods of forming the same
JP2010199311A (ja) * 2009-02-25 2010-09-09 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366519B1 (en) 1995-03-09 2002-04-02 Macronix International Co., Ltd. Regulated reference voltage circuit for flash memory device and other integrated circuit applications
US6063688A (en) 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
KR100821456B1 (ko) 2000-08-14 2008-04-11 샌디스크 쓰리디 엘엘씨 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법
US6891262B2 (en) 2001-07-19 2005-05-10 Sony Corporation Semiconductor device and method of producing the same
US7081377B2 (en) 2002-06-27 2006-07-25 Sandisk 3D Llc Three-dimensional memory
DE10297786B4 (de) 2002-09-11 2012-11-08 Ovonyx Inc. Programmierung eines Phasenübergangsmaterialspeichers
US6933224B2 (en) 2003-03-28 2005-08-23 Micron Technology, Inc. Method of fabricating integrated circuitry
US6879505B2 (en) 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
DE10349750A1 (de) 2003-10-23 2005-05-25 Commissariat à l'Energie Atomique Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein
US6906940B1 (en) 2004-02-12 2005-06-14 Macronix International Co., Ltd. Plane decoding method and device for three dimensional memories
US7378702B2 (en) 2004-06-21 2008-05-27 Sang-Yun Lee Vertical memory device structures
US7301818B2 (en) 2005-09-12 2007-11-27 Macronix International Co., Ltd. Hole annealing methods of non-volatile memory cells
US7495294B2 (en) 2005-12-21 2009-02-24 Sandisk Corporation Flash devices with shared word lines
US7351666B2 (en) 2006-03-17 2008-04-01 International Business Machines Corporation Layout and process to contact sub-lithographic structures
JP4909735B2 (ja) 2006-06-27 2012-04-04 株式会社東芝 不揮発性半導体メモリ
JP2008078404A (ja) 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
KR101169396B1 (ko) 2006-12-22 2012-07-30 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
ITRM20070107A1 (it) 2007-02-27 2008-08-28 Micron Technology Inc Sistema di inibizione di autoboost locale con linea di parole schermata
US7382647B1 (en) 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
US7560785B2 (en) 2007-04-27 2009-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having multiple fin heights
US7646625B2 (en) 2007-06-29 2010-01-12 Qimonda Ag Conditioning operations for memory cells
US7749855B2 (en) 2007-08-14 2010-07-06 Spansion Llc Capacitor structure used for flash memory
KR20090037690A (ko) 2007-10-12 2009-04-16 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
US8098517B2 (en) 2007-10-31 2012-01-17 Ovonyx, Inc. Method of restoring variable resistance memory device
KR20090079694A (ko) 2008-01-18 2009-07-22 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7910973B2 (en) 2008-03-17 2011-03-22 Kabushiki Kaisha Toshiba Semiconductor storage device
US8106519B2 (en) 2008-04-22 2012-01-31 Macronix International Co., Ltd. Methods for pitch reduction
JP2009295694A (ja) 2008-06-03 2009-12-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7915667B2 (en) 2008-06-11 2011-03-29 Qimonda Ag Integrated circuits having a contact region and methods for manufacturing the same
EP2291846A1 (en) 2008-06-11 2011-03-09 Nxp B.V. Phase change memory device and control method
KR20080091416A (ko) * 2008-08-14 2008-10-13 김성동 3차원 반도체 장치, 그 제조 방법 및 동작 방법
US8399336B2 (en) * 2008-08-19 2013-03-19 International Business Machines Corporation Method for fabricating a 3D integrated circuit device having lower-cost active circuitry layers stacked before higher-cost active circuitry layer
US8680650B2 (en) 2009-02-03 2014-03-25 Micron Technology, Inc. Capacitor structures having improved area efficiency
TWI433302B (zh) 2009-03-03 2014-04-01 Macronix Int Co Ltd 積體電路自對準三度空間記憶陣列及其製作方法
KR101565798B1 (ko) 2009-03-31 2015-11-05 삼성전자주식회사 콘택 패드와 도전 라인과의 일체형 구조를 가지는 반도체 소자
US8829646B2 (en) 2009-04-27 2014-09-09 Macronix International Co., Ltd. Integrated circuit 3D memory array and manufacturing method
US8036016B2 (en) 2009-09-01 2011-10-11 Micron Technology, Inc. Maintenance process to enhance memory endurance
US8154128B2 (en) 2009-10-14 2012-04-10 Macronix International Co., Ltd. 3D integrated circuit layer interconnect
US8383512B2 (en) 2011-01-19 2013-02-26 Macronix International Co., Ltd. Method for making multilayer connection structure
KR101624975B1 (ko) * 2009-11-17 2016-05-30 삼성전자주식회사 3차원 반도체 기억 소자
KR20110107190A (ko) 2010-03-24 2011-09-30 삼성전자주식회사 저항성 메모리의 마모 셀 관리 방법 및 장치
US8941166B2 (en) 2010-12-29 2015-01-27 Macronix International Co., Ltd. Multiple patterning method
US8432719B2 (en) 2011-01-18 2013-04-30 Macronix International Co., Ltd. Three-dimensional stacked and-type flash memory structure and methods of manufacturing and operating the same hydride
US8724390B2 (en) * 2011-01-19 2014-05-13 Macronix International Co., Ltd. Architecture for a 3D memory array
US8598032B2 (en) 2011-01-19 2013-12-03 Macronix International Co., Ltd Reduced number of masks for IC device with stacked contact levels
US9048341B2 (en) 2011-03-16 2015-06-02 Macronix International Co., Ltd. Integrated circuit capacitor and method
US8824212B2 (en) 2011-05-02 2014-09-02 Macronix International Co., Ltd. Thermally assisted flash memory with segmented word lines
US8488387B2 (en) 2011-05-02 2013-07-16 Macronix International Co., Ltd. Thermally assisted dielectric charge trapping flash
US8891293B2 (en) 2011-06-23 2014-11-18 Macronix International Co., Ltd. High-endurance phase change memory devices and methods for operating the same
US9082555B2 (en) 2011-08-22 2015-07-14 Micron Technology, Inc. Structure comprising multiple capacitors and methods for forming the structure
JP2013065382A (ja) 2011-09-20 2013-04-11 Toshiba Corp 不揮発性半導体記憶装置
KR101868047B1 (ko) * 2011-11-09 2018-06-19 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US8933502B2 (en) * 2011-11-21 2015-01-13 Sandisk Technologies Inc. 3D non-volatile memory with metal silicide interconnect
US8951859B2 (en) * 2011-11-21 2015-02-10 Sandisk Technologies Inc. Method for fabricating passive devices for 3D non-volatile memory
US8643142B2 (en) * 2011-11-21 2014-02-04 Sandisk Technologies Inc. Passive devices for 3D non-volatile memory
JP2013207123A (ja) 2012-03-29 2013-10-07 Toshiba Corp 半導体装置
US9064563B2 (en) 2013-02-08 2015-06-23 Seagate Technology Llc Optimization of variable resistance memory cells
JP2014187324A (ja) 2013-03-25 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
KR102193685B1 (ko) 2014-05-02 2020-12-21 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
US9336878B2 (en) 2014-06-18 2016-05-10 Macronix International Co., Ltd. Method and apparatus for healing phase change memory devices
KR20170022477A (ko) 2015-08-20 2017-03-02 에스케이하이닉스 주식회사 반도체 메모리 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270225A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd 半導体装置の製造方法
JPH0492467A (ja) * 1990-08-08 1992-03-25 Sony Corp 半導体メモリ装置
JPH06236930A (ja) * 1992-12-30 1994-08-23 Sharp Corp 自己整合多層配線及びその製造方法
JP2009016400A (ja) * 2007-06-29 2009-01-22 Toshiba Corp 積層配線構造体及びその製造方法並びに半導体装置及びその製造方法
US20090310415A1 (en) * 2008-06-11 2009-12-17 Jin Beom-Jun Non-volatile memory devices including vertical nand strings and methods of forming the same
JP2010199311A (ja) * 2009-02-25 2010-09-09 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9646987B2 (en) 2015-06-03 2017-05-09 Kabushiki Kaisha Toshiba Semiconductor memory device and production method thereof
JP2017084849A (ja) * 2015-10-22 2017-05-18 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US11792989B2 (en) 2017-03-07 2023-10-17 Yangtze Memory Technologies Co., Ltd. Word line structure of three-dimensional memory device
US10559533B2 (en) 2017-09-07 2020-02-11 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
US10586804B2 (en) 2017-09-21 2020-03-10 Toshiba Memory Corporation Multi-layer wiring structure, method for manufacturing multi-layer wiring structure, and semiconductor device
JP2022529163A (ja) * 2020-03-13 2022-06-17 長江存儲科技有限責任公司 三次元メモリのためのコンタクト構造
JP7217365B2 (ja) 2020-03-13 2023-02-02 長江存儲科技有限責任公司 三次元メモリのためのコンタクト構造
US11862565B2 (en) 2020-03-13 2024-01-02 Yangtze Memory Technologies Co., Ltd. Contact structures for three-dimensional memory
JP7217365B6 (ja) 2020-03-13 2024-02-08 長江存儲科技有限責任公司 三次元メモリのためのコンタクト構造

Also Published As

Publication number Publication date
US9716137B1 (en) 2017-07-25
US10388720B2 (en) 2019-08-20
US20160365407A1 (en) 2016-12-15
TW201644079A (en) 2016-12-16
US20170018570A1 (en) 2017-01-19
CN106252353B (zh) 2019-09-03
TWI566447B (zh) 2017-01-11
CN106252353A (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
JP2012244180A (ja) 多層接続構造及びその製造方法
TWI447851B (zh) 多層連線結構及製造方法
US8383512B2 (en) Method for making multilayer connection structure
US8154128B2 (en) 3D integrated circuit layer interconnect
KR101812987B1 (ko) 적층된 콘택 레벨들을 구비하는 집적 회로 장치를 위한 마스크들의 개수를 감소시키는 방법 및 집적 회로 장치를 위한 마스크들의 세트
US8829646B2 (en) Integrated circuit 3D memory array and manufacturing method
US8574992B2 (en) Contact architecture for 3D memory array
US9018047B2 (en) 3D NAND flash memory
US8659946B2 (en) Non-volatile memory devices including vertical NAND strings and methods of forming the same
US9236346B2 (en) 3-D IC device with enhanced contact area
JP7292403B2 (ja) 新規な３ｄ ｎａｎｄメモリデバイスおよびそれを形成する方法
US20110241077A1 (en) Integrated circuit 3d memory array and manufacturing method
KR101995910B1 (ko) 3차원 플래시 메모리
TWI440137B (zh) 用於具堆疊接觸層之ｉｃ裝置之減少數量的遮罩
JP5751552B2 (ja) 積層した接続レベルを有する集積回路装置用マスク数の低減法
TWI440167B (zh) 記憶體裝置及其製造方法
KR20120131115A (ko) 다층 연결 구조 및 이의 제조 방법
US11737274B2 (en) Curved channel 3D memory device
CN103094201B (zh) 存储器装置及其制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140529

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160308