CN1637948B - 用于相变存储阵列的置位编程方法和写入驱动器电路 - Google Patents

用于相变存储阵列的置位编程方法和写入驱动器电路 Download PDF

Info

Publication number
CN1637948B
CN1637948B CN2004100819739A CN200410081973A CN1637948B CN 1637948 B CN1637948 B CN 1637948B CN 2004100819739 A CN2004100819739 A CN 2004100819739A CN 200410081973 A CN200410081973 A CN 200410081973A CN 1637948 B CN1637948 B CN 1637948B
Authority
CN
China
Prior art keywords
current
phase change
amplitude
pulse
change cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2004100819739A
Other languages
English (en)
Other versions
CN1637948A (zh
Inventor
安洙珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1637948A publication Critical patent/CN1637948A/zh
Application granted granted Critical
Publication of CN1637948B publication Critical patent/CN1637948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Abstract

本发明的示范实施例提供了用于相变存储阵列的置位编程方法和写入驱动器电路。置位编程方法的示范实施例可包括将置位电流脉冲施加到可包括在相变存储阵列中的相变单元，这可使得该相变单元转变到置位阻抗状态。置位编程方法和/或写入驱动器电路的示范实施例可导致相变单元转变到置位阻抗状态。

Description

用于相变存储阵列的置位编程方法和写入驱动器电路
技术领域
本发明涉及用于相变存储阵列的置位编程方法和可执行置位编程方法的写入驱动器电路。
背景技术
PRAM(相变随机存取存储器)是可利用具有可响应于可能由温度变化引起的材料的相变而变化的阻抗的例如GST(Ge-Sb-Te)的材料来存储数据的非易失性存储器件。该材料可称为相变材料。
在PRAM器件的写入操作期间，当电流可能流过时，相变材料可将状态改变为晶态或非晶态。相变材料的晶态或非晶态的转变可取决于流过该相变材料的电流的强度和/或流量。较大量电流可流过该相变材料一段时间，并且该相变材料可改变为非晶态，这可称为复位状态。该复位状态可对应于数据1。
小于复位电流的电流可流过该相变材料一段时间，并且该相变材料可变换为晶态，这可称为置位状态。该置位状态可对应于数据0。
复位状态的相变材料的阻抗可大于置位状态的阻抗。存储单元可通过使可将该相变材料加热到大于熔化温度的温度的复位电流流过该相变材料，而从置位状态转变为复位状态，并且该相变材料可(例如很快)冷却。
存储单元可通过使可将该相变材料加热到大于结晶温度的温度的置位电流流过该相变材料，而从复位状态改变为置位状态，并保持此状态达一时间量，并且该相变材料可冷却。
图1是图示了用于向该相变材料写入数据的电流脉冲的例子的图。参考图1，具有减小周期的较大电流脉冲可施加到该相变材料并可熔化该相变材料。该相变材料可(例如很快)冷却，并且该相变材料可变换为非晶态(例如复位状态)。具有长周期的较小电流脉冲可施加到该相变材料，以将该相变材料改变为晶态(置位状态)，其中该具有长周期的较小电流脉冲可将该相变材料加热到结晶温度或更高。
在可包括多个相变存储单元的存储阵列中，存储单元可根据存储阵列的排列而包括不同寄生负载。可连接到存储单元的信号线可具有不同负载。因为存储阵列的区域可能增加，所以在制造过程期间，可产生存储单元之间的复位电流差。该复位电流差可导致置位电流差。一些存储单元不会通过一个置位电流而改变到置位状态。
例如，一些存储单元可响应于置位电流而改变到置位状态，而一些存储单元不会响应于置位电流而改变到置位状态。这可导致相变存储阵列故障。
发明内容
本发明的示范实施例可提供一种用于可具有多个相变单元的相变存储阵列的置位编程方法，所述相变单元可响应于可对其施加的电流脉冲而转变到复位阻抗状态或置位阻抗状态。该置位编程方法可包括将置位电流脉冲施加到相变单元，这可使该相变单元转变到置位阻抗状态。该置位电流脉冲可包括第1到第n阶段，其中电流幅度可(例如逐渐)减小。
在本发明的示范实施例中，第1阶段的置位电流脉冲的幅度可对应于用于将相变单元转变到置位阻抗状态的相变单元的最大电流。
在本发明的示范实施例中，第1阶段的置位电流脉冲的幅度不超过可将相变单元加热到它们的熔化温度的电流的幅度。
在本发明的示范实施例中，在相邻阶段的置位电流脉冲之间可存在电流幅度为0的周期，并且/或者可依次产生第1到第n阶段的置位电流脉冲。
在本发明的示范实施例中，n可为4。
本发明的另一示范实施例可提供一种用于可具有多个相变单元的相变存储阵列的置位编程方法，所述相变单元可响应于对其施加的电流脉冲而转变到复位阻抗状态或置位阻抗状态。该置位编程方法可包括：将具有一幅度的第1电流脉冲施加到相变单元，使得该相变单元可转变到置位阻抗状态；并依次将其幅度可小于第1电流脉冲的幅度的第2到第n电流脉冲施加到该相变单元。第2到第n电流脉冲的幅度可依次降低。
在本发明的示范实施例中，第1电流脉冲的电流幅度可为可将相变存储单元转变到置位阻抗状态的最大电流。
本发明的另一示范实施例可提供一种可具有多个相变单元的相变存储阵列的写入驱动器电路，所述相变单元响应于对其施加的电流脉冲而转变到复位阻抗状态或置位阻抗状态。写入驱动器电路可包括脉冲发生器和电流控制器。
在本发明的示范实施例中，脉冲发生器可产生可具有电压幅度可(例如逐渐)减小的第1到第n阶段的置位电压脉冲。
在本发明的示范实施例中，电流控制器可将置位电流脉冲施加到相变单元，其中该置位电流脉冲可具有第1到第n阶段，其中电流幅度可(例如逐渐)减小，并可响应于置位电压脉冲。
在本发明的示范实施例中，电流控制器可包括第一晶体管、第二晶体管和控制晶体管。
第一晶体管可具有连接到电源电压的第一端和连接到其栅极的第二端。该第二晶体管具有可连接到电源电压的第一端和通过其输出置位电流脉冲的第二端。第二晶体管的栅极可连接到第一晶体管的栅极。
控制晶体管可具有与第一晶体管的第二端相连接的第一端以及与地电压相连接的第二端。由可施加到其栅极的置位电压脉冲来确定可导通控制晶体管的程度。
在本发明的示范实施例中，第1阶段的置位电压脉冲的幅度可对应于可将该相变存储单元转变到置位阻抗状态的最大幅度。
在本发明的示范实施例中，第1阶段的置位电压脉冲的幅度不超过可产生置位电流脉冲并可将相变单元加热到它们的熔化温度的电压。
在本发明的示范实施例中，在相邻阶段的置位电压脉冲之间可存在电压幅度为0的周期，并且/或者可依次产生第1到第n阶段的置位电压脉冲。
在本发明的示范实施例中，n可为4。
本发明的另一示范实施例可提供一种电流控制器，可包括：第一晶体管，可具有连接到电源电压的第一端和连接到第一晶体管的栅极的第二端；第二晶体管，可具有连接到电源电压的第一端、适配为输出置位电流脉冲的第二端、以及连接到第一晶体管的栅极的栅极；以及控制晶体管，可具有与第一晶体管的第二端相连接的第一端以及与地电压相连接的第二端。至少由可施加到控制晶体管的栅极的置位电压脉冲来确定控制晶体管的功能。
本发明的另一示范实施例可提供一种写入驱动器电路，其可适配为在多个阶段期间，响应于多个置位电压脉冲而产生多个置位电流脉冲。置位电压脉冲和置位电流脉冲的幅度可(例如逐渐)减小，并且可将该置位电流脉冲施加到多个相变存储单元，使得所述多个相变单元可转变到置位状态。
附图说明
通过参考附图，本发明的示范实施例将变得更加清楚，其中：
图1是图示了用于向相变材料写入数据的电流脉冲的例子的图；
图2是图示了根据施加到相变存储单元的电流变化的相变存储单元的阻抗变化的例子的图；
图3A图示了根据本发明示范实施例的置位编程方法中施加到相变存储阵列的置位电流脉冲；
图3B图示了根据本发明另一示范实施例的置位编程方法中施加到相变存储阵列的置位电流脉冲；
图4是根据本发明另一示范实施例的写入驱动器电路的示意图；
图5A图示了由图4的脉冲发生器产生的第一置位电压脉冲；和
图5B图示了由图4的脉冲发生器产生的第二置位电压脉冲。
具体实施方式
现在将通过参考附图来描述本发明的示范实施例。然而，本发明可以许多不同形式来实施，并且不应被解释为限于这里阐述的实施例；而且，提供这些示范实施例使得该公开全面且完整，并将本发明的概念完全转达给本领域的技术人员。附图中，相同的附图标记表示相同元件。
图2是图示了根据施加到相变存储单元的电流的变化的相变存储单元的阻抗变化的例子的图。图2图示了相变存储阵列的存储单元中的存储单元A和B的例子。
参考图2，当施加到存储单元A的电流增加时，存储单元A的阻抗可降低，并且/或者当施加到存储单元A的电流为大约1mA时，存储单元A的阻抗可达到充分降低(例如最小)值。施加到存储单元A的电流可超过1mA，并且当该电流达到1.2mA或更大时，存储单元A的阻抗可(例如逐渐)增加到充分更大(例如最大)值。该阻抗可达到饱和状态，并且该阻抗不再增加。
当存储单元A的阻抗具有充分高(例如最大)的值时，施加到存储单元A的电流可降低，并且存储单元A的阻抗可减小。施加到存储单元A的电流可达到小于1mA，并且存储单元A的阻抗可保持一个值。当电流小于1mA时，存储单元A的阻抗可保持充分降低(例如最小)值，如图2中的线(i)所示。
施加到存储单元A的电流可为1mA，并且存储单元A的状态可为置位阻抗状态，当施加到存储单元A的电流增加和/或减小时，存储单元A可保持置位阻抗状态。
当施加到存储单元B的电流为大约0.8mA时，存储单元B的阻抗可达到降低的、或充分降低(例如最小)值。当施加到存储单元B的电流大于或等于0.9mA时，存储单元B的阻抗可达到更大的、或充分更大(例如最大)值。
存储单元B的阻抗可具有更大、或充分更大(例如最大)值，施加到存储单元B的电流可降低，并且存储单元B的阻抗可减小。施加到存储单元B的电流可小于或等于0.8mA，并且存储单元B的阻抗可保持一个值。存储单元B的阻抗可保持一个值，如图2中的线(i)所示，并且电流可降低为小于或等于0.8mA。
施加到存储单元B的电流可为0.8mA，并且存储单元B可处于置位阻抗状态。存储单元B可保持为置位阻抗状态，而对其施加的电流可增加和/或减小。
如图2所示，存储单元A和B转变为置位阻抗状态的电流可不同。图2仅示出了两个存储单元A和B，相变存储阵列的多个存储单元可需要不同电流以转变为置位阻抗状态。
在本发明的示范实施例中，可将一些电流施加到存储单元，并且允许存储单元维持置位阻抗状态的电流可降低。
当置位电流被施加到存储单元至少一次、但可能几次时，相变存储阵列的存储单元可转变为置位阻抗状态，并且施加的电流可(例如逐渐)减小。
图3A图示了根据本发明示范实施例的置位编程方法中可施加到相变存储阵列的置位电流脉冲，而图3B图示了根据本发明另一示范实施例的置位编程方法中可施加到相变存储阵列的置位电流脉冲。
在置位编程方法的示范实施例中，可将置位电流脉冲ISET施加到相变单元，使得该相变单元可处于置位阻抗状态。置位电流脉冲ISET可改变，并且该电流可(例如逐渐)减小。
参考图3A，在ST1中，置位电流脉冲ISET可具有更大、或充分更大(例如最大)幅度，而在STn中，置位电流脉冲ISET可具有更低、或充分更低(例如最小)幅度。ST1的置位电流脉冲的幅度可确保相变单元可具有转变到置位阻抗状态的更大的电流幅度。ST1到STn、以及可包括在其中的例如ST2、ST3等的全部可称为阶段，例如第1阶段、第2阶段、第3阶段、第n阶段等。
可为相变存储单元的图2的存储单元A可具有更大、或充分更大幅度(例如最大幅度)，并可转变为置位阻抗状态。ST1的置位电流脉冲ISET的幅度可为1mA。置位电流脉冲ISET的幅度可取决于存储阵列的存储单元，ST1的置位电流脉冲ISET的幅度可不大于或等于将该相变单元加热到可引起熔化的温度的幅度。
相变单元可被加热到大于可引起熔化的温度的温度，并且相变单元可转变到复位阻抗状态。ST1的置位电流脉冲ISET的幅度(例如，置位电流脉冲ISET的最大幅度)可小于或等于可将相变单元加热到可引起熔化的温度的电流幅度。
置位电流脉冲ISET可被施加到可具有多种形式的相变存储阵列，图3A和3B给出了示例。图3A的置位电流脉冲ISET在状态(例如，相邻状态)之间可具有一个周期或多个周期，其间电流幅度可为小、或充分小(例如零电流)。图3A中存在具有周期的一个或多个置位电流脉冲ISET，在其周期期间，在置位电流脉冲ISET之间，电流可不被施加到该相变存储器。ST1的置位电流脉冲ISET后面可跟随由ST2的置位电流脉冲ISET等跟随的具有小、或充分小(例如零电流)的周期。
可如图3B所示施加置位电流脉冲ISET。ST1的置位电流脉冲ISET和ST2的另一置位电流脉冲ISET可被施加到相变存储阵列。ST1到STn的置位电流脉冲ISET可被(例如顺序)施加到该相变存储阵列，并且可不存在具有小、或充分小的电压(例如零电压)的周期。图3B的置位电流脉冲ISET可具有与阶梯形波相同或基本相同的形状。
ST1到STn的置位电流脉冲ISET可具有图3A和3B中的矩形波形。
置位电流脉冲ISET可具有多个阶段。可由相变存储阵列的尺寸和/或ST1的置位电流脉冲ISET的幅度来确定可允许相变单元转变到置位阻抗状态的阶段的数目。当n等于4时，置位电流脉冲ISET可在ST1、ST2、ST3和/或ST4。这可以是相变存储阵列的单元转变到置位阻抗状态的阶段的数目。
在置位编程方法的另一示范实施例中，可将第1电流脉冲施加到相变材料，使得该相变单元可转变到置位阻抗状态。相变单元可将幅度小于或等于第1电流脉冲的幅度的第2到第n电流脉冲(例如顺序)传输到该相变单元。第2到第n电流脉冲的电流幅度可减小(例如顺序减小)。
在置位编程的另一示范实施例中，第1到第n电流脉冲可与图3A和3B中所示的ST1到STn的置位电流脉冲的例子相同或基本相同。
置位编程方法的示范实施例可将图3A和3B所示的ST1到STn的置位电流脉冲施加(例如顺序施加)到相变存储阵列。
图4是写入驱动器电路400的示范实施例的示意图。图5A图示了可由图4的脉冲发生器产生的第一置位电压脉冲，而图5B图示了可由图4的脉冲发生器产生的第二置位电压脉冲。
写入驱动器电路400可包括脉冲发生器410和电流控制器420。脉冲发生器410可产生ST1到STn的置位电压脉冲VSET，其中电压幅度可减小(例如，逐渐减小)。电流控制器420可将ST1到STn的置位电流脉冲ISET施加到该相变单元PCELL，其中电流幅度可响应于置位电压脉冲VSET而降低(例如，逐渐降低)。
图4示出了一个相变单元PCELL。该相变单元PCELL可包括可导通或关断的与字线W/L相连接的晶体管PTR，以及可根据对其施加的置位电流脉冲ISET和/或复位电流脉冲IRESET而改变其阻抗的相变材料GST。
图4的写入驱动器电路400可执行如上所述的置位编程方法的示范实施例。写入驱动器电路400可将置位电流脉冲ISET施加到相变存储阵列430的相变单元PCELL，并且该相变单元PCELL可转变到置位阻抗状态。置位电流脉冲ISET的例子可如图3A和3B所示，并可具有与上述相同或基本相同的特性。置位电流脉冲ISET可包括ST1到STn，其中电流幅度可减小(例如，逐渐减小)。
脉冲发生器410可产生具有图5A或5B所示电压波形的置位电压脉冲VSET，它可使写入驱动器电路400创建如图3A或3B所示的置位电流脉冲ISET的示范实施例。图5A中图示了可由脉冲发生器410产生的复位电压脉冲VRESET的示范实施例。脉冲发生器410可产生复位电压脉冲VRESET，并且写入驱动器电路400可将复位电流IRESET输出到相变存储阵列的相变单元PCELL。可由脉冲发生器410产生的置位电压脉冲VSET可如图5B中图示，并可具有与图3A中图示的置位电流脉冲ISET相同、或基本相同的形式。置位电压脉冲VSET可具有电压幅度小、或充分小(例如0)的部分。
图5B所示的置位电压脉冲VSET可具有与图3B所示置位电流脉冲ISET的示范实施例相同、或基本相同的形式。可产生(例如顺序产生)ST1到STn的置位电压脉冲VSET。
电流控制器420可产生置位电流脉冲ISET，其可具有与脉冲发生器410产生的置位电压脉冲VSET形状相似(或基本相似)的波形。可由脉冲发生器410产生的置位电压脉冲VSET的形式来控制施加到相变存储阵列430的相变单元PCELL的置位电流脉冲ISET的形式。
图5A和5B所示的可产生置位电压脉冲VSET的脉冲发生器410的结构可被本领域普通技术人员所理解，并因此省略详细解释。
脉冲发生器410可产生ST1的置位电压脉冲VSET的幅度。置位电压脉冲VSET的电压幅度可对应于可产生置位电流脉冲ISET的电压幅度。置位电流脉冲ISET可具有允许相变单元转变到置位阻抗状态的电流幅度(例如最大电流幅度)。ST1的置位电压脉冲VSET的幅度不可大于或等于可产生置位电流脉冲ISET的电压。置位电流脉冲ISET可将相变单元PCELL加热到可引起熔化的温度。
置位电压脉冲VSET可具有多个阶段(例如ST1到STn)。可由相变存储阵列430的尺寸和/或ST1的置位电压脉冲VSET的幅度来确定可将相变单元PCELL转变到置位阻抗状态的阶段的数目。与置位电流脉冲ISET类似，n可等于4，并且置位电压脉冲VSET可包括ST1、ST2、ST3和ST4。ST1、ST2、ST3和ST4可将相变存储阵列430的单元转变到置位阻抗状态。
电流控制器420可包括晶体管TR1和TR2以及控制晶体管CTR。晶体管TR1可具有与电源电压VDD相连接的一端以及与其栅极相连接的另一端。晶体管TR2可具有与电压VDD(例如电源电压)相连接的一端和可通过其输出该置位电流脉冲ISET的另一端。晶体管TR2的栅极可与晶体管TR1的栅极相连接。晶体管TR1和TR2可为电流反射镜(current mirror)。
控制晶体管CTR可具有与晶体管TR1的一端相连接的一端和与电压Vss(例如，地)相连接的另一端。可由施加到控制晶体管CTR的栅极的置位电压脉冲VSET来确定控制晶体管CTR可导通的程度。当将ST1的置位电压脉冲VSET施加到控制晶体管CTR的栅极时，控制晶体管CTR可导通的程度可大于或等于施加STn的置位电压脉冲VSET的情况。
当将ST1的置位电压脉冲VSET施加到控制晶体管CTR的栅极时，流过控制晶体管CTR的电流幅度可大于或等于当施加STn的置位电压脉冲VSET时流过控制晶体管CTR的电流幅度。
可传输到晶体管TR2一端的置位电流脉冲ISET的幅度可与流过控制晶体管CTR的电流成正比。传输到相变存储阵列430的置位电流脉冲ISET的幅度可与施加到控制晶体管CTR的置位电压脉冲VSET的幅度成正比。写入驱动器电路400可控制由脉冲发生器410产生的置位电压脉冲VSET的幅度，并可确定传输到相变存储阵列430的置位电流脉冲ISET的电流幅度。
相变存储阵列430的相变单元PCELL可通过减小(例如，逐渐减小)经由图4的写入驱动器电路400传输到相变存储阵列430的置位电流脉冲ISET的幅度，而转变为置位阻抗状态。
如上所述，在根据本发明示范实施例的置位编程方法和写入驱动器电路中，相变存储阵列的相变单元可通过将多个置位电流脉冲传输到该相变存储阵列而转变为置位阻抗状态，这可减小(例如，逐渐减小)置位电流脉冲的幅度。
尽管本发明的示范实施例已被描述为利用与阶梯形和/或矩形波类似的电流和/或电压脉冲的逐渐减小，但是应当理解，可如本领域普通技术人员期望的一样利用适于转变相变存储阵列内的相变存储单元的任何合适的幅度变化。
尽管已结合包括例如GST(Ge-Sb-Te)的PRAM(相变随机存取存储器)而描述了本发明的示范实施例，但是应当理解，可结合由如本领域普通技术人员期望的任何合适的材料而创建的任何合适存储器来利用本发明的示范实施例。
尽管已基于施加的电流脉冲的幅度变化而描述了本发明的示范实施例，但是应当理解，也可以与本领域普通技术人员期望的，利用电流脉冲的持续时间的变化，来以相同、或基本相同的方式实现相变存储单元和/或阵列。
尽管已将本发明的示范实施例描述为在图4所示的电路中实现，但是应当理解，可如本领域普通技术人员期望的一样利用任何合适的电路。
尽管已将本发明的示范实施例描述为将相变存储单元从复位状态转变为置位状态，但是应当理解，可如本领域普通技术人员期望的一样，也可利用本发明的示范实施例将相变存储单元从复位状态转变为置位状态。而且，应当理解，可如本领域普通技术人员期望的一样，可利用本发明的示范实施例将任何存储单元和/或阵列从一个状态转变为另一状态。
尽管以上已描述了关于对应于数据0的置位状态和对应于数据1的复位状态的示范实施例，但是应当理解，可如本领域普通技术人员期望的一样，任意状态可对应于任意数据值。
尽管本发明的范围不限于该方面，但是上述PRAM的示范实施例可为包含含有可编程为不同存储状态以存储数据的例如硫族化物(chalcogenide)材料的相变存储材料的多个存储单元的存储阵列。该材料可为例如展示从非晶态到晶态或多晶态的可逆结构相变的硫族化物合金。由于该可逆结构，相变材料可响应于温度改变而从非晶态改变到晶态，并可在其后变回到非晶态，或反之亦然。
上述PRAM的示范实施例可用作二值单元(非晶或晶体的)或多值单元(例如，非晶、基本非晶、晶体的、或基本晶体的)。
尽管已参考其示范实施例具体示出和描述了本发明，但本领域普通技术人员应当理解，在不脱离以下权利要求限定的本发明的精神和范围的情况下，可进行形式和细节的各种改变。
本申请要求2003年12月30日向韩国知识产权局提交的韩国专利申请第2003-100549号的优先权，这里通过引用而全部合并其公开。

Claims (25)

1.一种用于具有多个相变单元的相变存储阵列的置位编程方法，所述相变单元响应于对其施加的电流脉冲而转变到复位阻抗状态或置位阻抗状态，该方法包括：
作为将置位电流脉冲施加到相变单元的结果，而将该相变单元转变到置位阻抗状态；其中
该置位电流脉冲包括多个阶段，其中该置位电流脉冲的幅度逐渐减小。
2.根据权利要求1的置位编程方法，其中所述多个阶段至少包括第1到第n阶段，其中n大于或等于2。
3.根据权利要求2的置位编程方法，其中该第1阶段的置位电流脉冲的幅度对应于用于将相变单元转变到置位阻抗状态的最大电流。
4.根据权利要求2的置位编程方法，其中该第1阶段的置位电流脉冲的幅度不超过用于将该相变单元加热到它们的熔化温度的电流的幅度。
5.根据权利要求1的置位编程方法，还包括其间置位电流脉冲的幅度为0的阶段。
6.根据权利要求1的置位编程方法，其中依次产生所述多个阶段的置位电流脉冲。
7.根据权利要求1的置位编程方法，其中所述多个阶段包括4个阶段。
8.一种用于具有多个相变单元的相变存储阵列的置位编程方法，所述相变单元响应于对其施加的电流脉冲而转变到复位阻抗状态或置位阻抗状态，该方法包括：
将具有一幅度的第1电流脉冲施加到相变单元，使得该相变单元转变到置位阻抗状态；以及
依次将幅度小于第1电流脉冲的幅度的n-1个附加电流脉冲施加到该相变单元，其中n大于或等于2，第2到第n电流脉冲的幅度依次减小。
9.根据权利要求8的置位编程方法，其中该第1电流脉冲的电流幅度对应于用于将相变单元转变到置位阻抗状态的最大电流。
10.根据权利要求8的置位编程方法，其中该第1电流脉冲的幅度不超过用于将该相变单元加热到它们的熔化温度的电流的幅度。
11.根据权利要求8的置位编程方法，还包括其间置位电流脉冲的幅度为0的阶段。
12.根据权利要求8的置位编程方法，其中依次产生第1到第n电流脉冲。
13.根据权利要求8的置位编程方法，其中所述多个阶段包括4个阶段。
14.一种具有多个相变单元的相变存储阵列的写入驱动器电路，所述相变单元响应于对其施加的电流脉冲而转变到复位阻抗状态或置位阻抗状态，该写入驱动器电路包括：
脉冲发生器，适配为产生具有电压幅度逐渐减小的第1到第n阶段的置位电压脉冲，其中n大于或等于2；以及
电流控制器，适配为将置位电流脉冲施加到该相变单元，其中该置位电流脉冲具有电流幅度基于该置位电压脉冲而逐渐减小的第1到第n阶段，其中n大于或等于2。
15.根据权利要求14的写入驱动器电路，其中该电流控制器包括：
第一晶体管，具有连接到电源电压的第一端和连接到其栅极的第二端；
第二晶体管，具有连接到电源电压的第一端、通过其输出置位电流脉冲的第二端、和连接到第一晶体管的栅极的栅极；以及
控制晶体管，具有与第一晶体管的第二端相连接的第一端以及与地电压相连接的第二端，其中由施加到其栅极的置位电压脉冲确定该控制晶体管导通的程度。
16.根据权利要求14的写入驱动器电路，其中该第1阶段的置位电压脉冲的幅度对应于需要最大电流以转变到置位阻抗状态的相变单元的最大电压。
17.根据权利要求14的写入驱动器电路，其中该第1阶段的置位电压脉冲的幅度不超过产生用于将该相变单元加热到它们的熔化温度的置位电流脉冲所需的电压。
18.根据权利要求14的写入驱动器电路，还包括其间置位电流脉冲的幅度为0的阶段。
19.根据权利要求14的写入驱动器电路，其中依次产生第1到第n阶段的置位电压脉冲。
20.根据权利要求14的写入驱动器电路，其中n为4。
21.一种电流控制器，包括：
第一晶体管，具有连接到电源电压的第一端和连接到该第一晶体管的栅极的第二端；
第二晶体管，具有连接到电源电压的第一端、适配为输出置位电流脉冲的第二端、和连接到第一晶体管的栅极的栅极；以及
控制晶体管，具有与第一晶体管的第二端相连接的第一端以及与地电压相连接的第二端，其中由施加到该控制晶体管的栅极的置位电压脉冲确定该控制晶体管的功能。
22.一种写入驱动器电路，适配为在多个阶段期间，响应于多个置位电压脉冲而产生多个置位电流脉冲，其中，置位电压脉冲和置位电流脉冲的幅度逐渐减小，并且将该置位电流脉冲施加到多个相变存储单元，使得所述多个相变单元转变到置位状态。
23.一种实现权利要求1的置位编程方法的写入驱动器电路，包括：
电流控制器，作为将置位电流脉冲施加到相变单元的结果，而将该相变单元转变到置位阻抗状态；其中
该置位电流脉冲包括多个阶段，其中该置位电流脉冲的幅度逐渐减小。
24.一种实现权利要求8的置位编程方法的写入驱动器电路，包括：
电流控制器，将具有一幅度的第1电流脉冲施加到相变单元，使得该相变单元转变到置位阻抗状态；以及
依次将幅度小于第1电流脉冲的幅度的n-1个附加电流脉冲施加到该相变单元，其中n大于或等于2，第2到第n电流脉冲的幅度依次减小。
25.一种包括电流控制器的写入驱动器电路，该电流控制器包括：
第一晶体管，具有连接到电源电压的第一端和连接到该第一晶体管的栅极的第二端；
第二晶体管，具有连接到电源电压的第一端、适配为输出置位电流脉冲的第二端、和连接到第一晶体管的栅极的栅极；以及
控制晶体管，具有与第一晶体管的第二端相连接的第一端以及与地电压相连接的第二端，其中由施加到该控制晶体管的栅极的置位电压脉冲确定该控制晶体管的功能。
CN2004100819739A 2003-12-30 2004-12-30 用于相变存储阵列的置位编程方法和写入驱动器电路 Active CN1637948B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR100549/03 2003-12-30
KR100549/2003 2003-12-30
KR1020030100549A KR100564602B1 (ko) 2003-12-30 2003-12-30 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로

Publications (2)

Publication Number Publication Date
CN1637948A CN1637948A (zh) 2005-07-13
CN1637948B true CN1637948B (zh) 2011-02-23

Family

ID=34698777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100819739A Active CN1637948B (zh) 2003-12-30 2004-12-30 用于相变存储阵列的置位编程方法和写入驱动器电路

Country Status (6)

Country Link
US (2) US7149103B2 (zh)
JP (1) JP4847008B2 (zh)
KR (1) KR100564602B1 (zh)
CN (1) CN1637948B (zh)
DE (1) DE102004063767B4 (zh)
IT (1) ITMI20042452A1 (zh)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004039977B4 (de) * 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
KR100574975B1 (ko) * 2004-03-05 2006-05-02 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
KR100618836B1 (ko) * 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US7099180B1 (en) * 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
KR100855959B1 (ko) * 2005-04-04 2008-09-02 삼성전자주식회사 펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀어레이의 프로그래밍 방법
US7289351B1 (en) * 2005-06-24 2007-10-30 Spansion Llc Method of programming a resistive memory device
JP4669518B2 (ja) * 2005-09-21 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置
KR100674997B1 (ko) * 2005-10-15 2007-01-29 삼성전자주식회사 상 변화 메모리 장치 및 상 변화 메모리 장치의 독출 동작제어방법
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
KR100773095B1 (ko) * 2005-12-09 2007-11-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
US20070171705A1 (en) * 2005-12-15 2007-07-26 Parkinson Ward D Writing phase change memories
US7599209B2 (en) * 2005-12-23 2009-10-06 Infineon Technologies Ag Memory circuit including a resistive memory element and method for operating such a memory circuit
US7292466B2 (en) * 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
US7626859B2 (en) * 2006-02-16 2009-12-01 Samsung Electronics Co., Ltd. Phase-change random access memory and programming method
US20080043513A1 (en) * 2006-08-21 2008-02-21 Heinz Hoenigschmid Intergrated circuit having memory with resistive memory cells
KR100809334B1 (ko) * 2006-09-05 2008-03-05 삼성전자주식회사 상변화 메모리 장치
US8050084B2 (en) * 2006-09-05 2011-11-01 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage system having the same, and method of driving the nonvolatile memory device
KR100759441B1 (ko) 2006-09-08 2007-09-20 삼성전자주식회사 스텝 셋 전류를 발생하는 상 변화 메모리 장치
KR100763231B1 (ko) 2006-09-11 2007-10-04 삼성전자주식회사 상변화 메모리 장치
US20080101110A1 (en) * 2006-10-25 2008-05-01 Thomas Happ Combined read/write circuit for memory
JP4524684B2 (ja) * 2006-11-21 2010-08-18 エルピーダメモリ株式会社 メモリ読み出し回路及び方式
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
JP5539610B2 (ja) * 2007-03-02 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 相変化メモリのプログラム方法と読み出し方法
TWI330846B (en) * 2007-03-08 2010-09-21 Ind Tech Res Inst A writing method and system for a phase change memory
US7518934B2 (en) * 2007-03-23 2009-04-14 Intel Corporation Phase change memory with program/verify function
US7577023B2 (en) * 2007-05-04 2009-08-18 Qimonda North America Corp. Memory including write circuit for providing multiple reset pulses
KR100882119B1 (ko) * 2007-07-24 2009-02-05 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
US20090027943A1 (en) * 2007-07-24 2009-01-29 Thomas Nirschl Resistive memory including bidirectional write operation
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
JP5012312B2 (ja) * 2007-08-15 2012-08-29 ソニー株式会社 記憶装置の駆動方法
US8027186B2 (en) * 2007-09-26 2011-09-27 Intel Corporation Programming a phase change memory
KR101408876B1 (ko) 2007-11-13 2014-06-18 삼성전자주식회사 상 변화 메모리 장치의 기입 드라이버 회로
US7646632B2 (en) * 2007-12-21 2010-01-12 Qimonda Ag Integrated circuit for setting a memory cell based on a reset current distribution
JP5063337B2 (ja) * 2007-12-27 2012-10-31 株式会社日立製作所 半導体装置
US7916544B2 (en) * 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
US8158965B2 (en) * 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
JP4719233B2 (ja) 2008-03-11 2011-07-06 株式会社東芝 不揮発性半導体記憶装置
US7729163B2 (en) * 2008-03-26 2010-06-01 Micron Technology, Inc. Phase change memory
JP5085405B2 (ja) 2008-04-25 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
KR20100041470A (ko) * 2008-10-14 2010-04-22 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
JP2010123209A (ja) * 2008-11-20 2010-06-03 Elpida Memory Inc メモリ装置及びその書き込み方法
KR101001147B1 (ko) * 2008-12-12 2010-12-17 주식회사 하이닉스반도체 상변화 메모리 장치
US8301977B2 (en) * 2008-12-30 2012-10-30 Stmicroelectronics S.R.L. Accelerating phase change memory writes
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) * 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
JP4846813B2 (ja) * 2009-03-12 2011-12-28 株式会社東芝 不揮発性半導体記憶装置
KR101086858B1 (ko) * 2009-04-15 2011-11-25 주식회사 하이닉스반도체 라이트 전압을 생성하는 비휘발성 반도체 메모리 회로
US8084760B2 (en) * 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8250010B2 (en) * 2009-05-21 2012-08-21 International Business Machines Corporation Electronic learning synapse with spike-timing dependent plasticity using unipolar memory-switching elements
US8447714B2 (en) 2009-05-21 2013-05-21 International Business Machines Corporation System for electronic learning synapse with spike-timing dependent plasticity using phase change memory
US8350316B2 (en) * 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
KR20100137884A (ko) 2009-06-23 2010-12-31 삼성전자주식회사 워드 라인 저항을 보상하는 가변 저항 메모리 장치
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
KR101176503B1 (ko) * 2009-09-04 2012-08-24 에스케이하이닉스 주식회사 라이트 드라이버를 구비한 상변화 메모리 장치
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US20110069540A1 (en) * 2009-09-23 2011-03-24 Savransky Semyon D Method of a phase-change memory programming
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8817521B2 (en) 2009-11-24 2014-08-26 Industrial Technology Research Institute Control method for memory cell
TWI428929B (zh) * 2009-11-24 2014-03-01 Ind Tech Res Inst 控制方法
US8385100B2 (en) * 2009-12-08 2013-02-26 Intel Corporation Energy-efficient set write of phase change memory with switch
KR101131552B1 (ko) * 2010-02-24 2012-04-04 주식회사 하이닉스반도체 상 변화 메모리 장치
US8422269B2 (en) * 2010-02-25 2013-04-16 Kabushiki Kaisha Toshiba Semiconductor memory device
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8526227B2 (en) 2010-06-23 2013-09-03 Mosaid Technologies Incorporated Phase change memory word line driver
KR101218605B1 (ko) * 2010-09-30 2013-01-04 에스케이하이닉스 주식회사 반도체 메모리 장치
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8467239B2 (en) 2010-12-02 2013-06-18 Intel Corporation Reversible low-energy data storage in phase change memory
KR101586131B1 (ko) 2011-03-11 2016-01-15 마이크론 테크놀로지, 인크. 메모리 셀을 프로그래밍하는 디바이스 및 방법
JP5736988B2 (ja) * 2011-06-14 2015-06-17 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
TWI506627B (zh) 2011-08-30 2015-11-01 Ind Tech Res Inst 電阻式記憶體及其寫入驗證方法
US9287498B2 (en) 2011-09-14 2016-03-15 Intel Corporation Dielectric thin film on electrodes for resistance change memory devices
KR20130072842A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 프로그램 펄스 발생 회로 및 이를 구비하는 비휘발성 메모리 장치
US8971089B2 (en) 2012-06-27 2015-03-03 Intel Corporation Low power phase change memory cell
US8957700B2 (en) * 2012-09-28 2015-02-17 Analog Devices, Inc. Apparatus and methods for digital configuration of integrated circuits
KR20140080945A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치
CN103714852B (zh) * 2013-12-18 2017-03-01 华中科技大学 一种精确控制微纳尺寸相变材料非晶化率连续变化的方法
CN104882161B (zh) * 2014-02-28 2017-07-11 复旦大学 一种电阻型随机读取存储器及其写操作方法
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US10332085B2 (en) * 2015-01-30 2019-06-25 Loturas Llc Communication system and server facilitating message exchange and related methods
US10841260B2 (en) * 2015-01-30 2020-11-17 Loturas Incorporated Communication system and server facilitating job opportunity message exchange and related methods
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1351379A (zh) * 2000-10-27 2002-05-29 松下电器产业株式会社 存储器、写入设备、读取设备、写入方法和读取方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161916A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体集積回路
TW378321B (en) * 1996-02-29 2000-01-01 Sanyo Electric Co Semiconductor memory device
US5959892A (en) * 1997-08-26 1999-09-28 Macronix International Co., Ltd. Apparatus and method for programming virtual ground EPROM array cell without disturbing adjacent cells
US6011721A (en) * 1998-08-12 2000-01-04 Advanced Micro Devices Method for sensing state of erasure of a flash electrically erasable programmable read-only memory (EEPROM)
US6075719A (en) 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
JP4025527B2 (ja) 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
JP2002258955A (ja) * 2001-02-27 2002-09-13 Toshiba Corp 半導体装置
US6487113B1 (en) * 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
JP3749847B2 (ja) 2001-09-27 2006-03-01 株式会社東芝 相変化型不揮発性記憶装置及びその駆動回路
US6545907B1 (en) * 2001-10-30 2003-04-08 Ovonyx, Inc. Technique and apparatus for performing write operations to a phase change material memory device
EP1450373B1 (en) * 2003-02-21 2008-08-27 STMicroelectronics S.r.l. Phase change memory device
JP3999549B2 (ja) * 2002-04-01 2007-10-31 株式会社リコー 相変化材料素子および半導体メモリ
KR100564567B1 (ko) * 2003-06-03 2006-03-29 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
KR100532462B1 (ko) * 2003-08-22 2005-12-01 삼성전자주식회사 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1351379A (zh) * 2000-10-27 2002-05-29 松下电器产业株式会社 存储器、写入设备、读取设备、写入方法和读取方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2002-203392A 2002.07.19

Also Published As

Publication number Publication date
DE102004063767A1 (de) 2005-08-04
KR20050070700A (ko) 2005-07-07
KR100564602B1 (ko) 2006-03-29
US20070041245A1 (en) 2007-02-22
CN1637948A (zh) 2005-07-13
JP4847008B2 (ja) 2011-12-28
US7480167B2 (en) 2009-01-20
DE102004063767B4 (de) 2013-02-07
US7149103B2 (en) 2006-12-12
US20050141261A1 (en) 2005-06-30
JP2005196954A (ja) 2005-07-21
ITMI20042452A1 (it) 2005-03-22

Similar Documents

Publication Publication Date Title
CN1637948B (zh) 用于相变存储阵列的置位编程方法和写入驱动器电路
US7436693B2 (en) Phase-change semiconductor memory device and method of programming the same
US6928022B2 (en) Write driver circuit in phase change memory device and method for applying write current
US7940552B2 (en) Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
US7746688B2 (en) PRAM and method of firing memory cells
JP4636829B2 (ja) 相変化メモリのプログラミング方法および書込みドライバ回路
EP1489622B1 (en) Writing circuit for a phase change memory device
CN1892889B (zh) 相变存储设备以及对其进行编程的方法
CN101140806B (zh) 非易失性存储设备和相关操作方法
US7457151B2 (en) Phase change random access memory (PRAM) device having variable drive voltages
US7511993B2 (en) Phase change memory device and related programming method
TWI476770B (zh) 具有預讀操作電阻漂移回復的多階單元相變記憶體裝置，使用該裝置的記憶體系統，和讀取記憶體裝置的方法
US20090016099A1 (en) Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices
US7787316B2 (en) Semiconductor memory device and write control method thereof
CN101004947A (zh) 相变存储器件及其编程方法
CN104123960A (zh) 电阻式存储器件和其操作方法
SG184696A1 (en) A method for programming a resistive memory cell, a method and a memory apparatus for programming one or more resistive memory cells in a memory array
US11049559B1 (en) Subthreshold voltage forming of selectors in a crosspoint memory array
KR101150629B1 (ko) 비휘발성 메모리 장치 및 제어 방법
KR20070082473A (ko) 문턱 전압제어 ｐｒａｍ의 프로그램 방법
US8189373B2 (en) Phase change memory device using a multiple level write voltage
CN110021324A (zh) 可变电阻存储器件
US7710790B2 (en) Semiconductor memory device and write control method thereof
WO2009122344A1 (en) An electronic component, and a method of operating an electronic component
US20100165727A1 (en) Phase change material memory having no erase cycle

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant