JP4669518B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4669518B2 JP4669518B2 JP2007536363A JP2007536363A JP4669518B2 JP 4669518 B2 JP4669518 B2 JP 4669518B2 JP 2007536363 A JP2007536363 A JP 2007536363A JP 2007536363 A JP2007536363 A JP 2007536363A JP 4669518 B2 JP4669518 B2 JP 4669518B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- pulse
- voltage
- semiconductor device
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
Description
「2002年・アイ・イー・イー・イー、インターナショナル・ソリッドステート・サーキッツ・コンファレンス、ダイジェスト・オブ・テクニカル・ペーパーズ(2002 IEEE International Solid-State Circuits Conference, Digest of Technical Papers)」、p.202−203
図1は、本発明の一実施の形態による半導体装置において、そのメモリアレイの構成の一例を示す概略図である。図2は、図1の半導体装置において、そのメモリセルの構成の一例を示す回路図であり、(a)、(b)は、それぞれ異なる構成例を示すものである。図3は、図2の記憶素子に対する書き込み動作方式の一例を説明する波形図である。
図4は、図1の半導体装置において、その動作の一例を示す波形図である。図4においては、ビット線BL0の電圧を見やすいように拡大して示してある。ここでは、メモリセルCELL00にデータ‘1’を書き込み、その後読み出しを行い、さらにデータ‘0’を書き込み、読み出す場合を例として説明する。データ‘1’とは、相変化素子をリセットし、抵抗値を100kΩ〜1MΩとすることである。データ‘0’とは相変化素子をセットし、抵抗値を1kΩ〜10kΩとすることである。
図5は、図1の半導体装置で用いる各種電圧の生成回路の一例を示す回路図である。本実施の形態では、電圧はVDD>Vreset>Vset>Vreadの大小関係がある。ここでは、電源電圧VDDからリセット電圧Vresetおよびセット電圧Vsetを生成する電源回路について詳述する。
図1の構成例では、徐冷モードのセット動作を用いて動作マージンの拡大を実現するため、図4に示したように、はじめにVresetを印加後にVsetを印加し、このVsetに温度補正を加える方式を説明した。ここでは、同様に徐冷モードの動作マージンを拡大するための、図1等とは異なる方式について説明する。
図10は、本発明の一実施の形態による半導体装置において、記憶素子の各状態での抵抗値と、その温度特性の一例を示すグラフである。記憶素子となる相変化素子の抵抗値は、温度依存性を持っており、図10に示す例ではリセット状態での抵抗値が1桁/100℃の温度依存性を持っている。一方、セット状態での抵抗値は、ほとんど温度依存性を持たない。ここで、リセット抵抗の目標値を例えば100kΩ以上、セット抵抗の目標値を10kΩ以下とする。
図12は、図11の半導体装置において、その動作の一例を示す波形図である。リセット動作およびセット動作は図4と同一動作のため、ベリファイ動作VERIFYおよび読み出し動作READについて詳細に説明する。図12では、メモリセルCELL00にデータ‘1’を書き込み、その後ベリファイを行い、さらに通常の読み出しを行い、さらにデータ‘0’を書き込み、通常の読み出しを行う場合について説明する。データ‘1’とは相変化素子をリセットし抵抗値を100kΩ〜1MΩとすることである。データ‘0’とは相変化素子をセットし、抵抗値を1kΩ〜10kΩとすることである。
図13は、図11の半導体装置で用いる各種電圧の生成回路の一例を示す回路図である。本実施の形態では、電圧はVDD>Vreset>Vset>Vread>Vrefの大小関係がある。図13に示す電源回路VGEN1は、図5の電源回路VGENに対して、読み出し電源回路REG_READ、リファレンス電源回路REG_REF、ベリファイ時リファレンス電源回路REG_REF_VERIFY、読み出し基準電圧発生回路VREAD_REF、リファレンス基準電圧発生回路VREF_REF、ベリファイ時のリファレンス基準電圧発生回路VREF_VERIFY_REFを追加した構成となっている。
Claims (8)
- 第1方向に延在する複数のワード線と、前記複数のワード線と交差する第2方向に延在する複数のビット線と、前記複数のワード線と前記複数のビット線の交点に配置される複数のメモリセルとを含むメモリセルアレイと、
前記複数のワード線に接続される複数のワードドライバ回路と、
前記複数のビット線に接続される複数の読み出し回路および複数の書き込み回路とを備え、
前記複数のメモリセルの夫々は、
前記複数のワード線のうち対応する1本に接続される第1ノードと、
前記複数のビット線のうち対応する1本に接続される第2ノードと、
前記第2ノードに対応して設けられる第3ノードと、
セット動作によって結晶状態が形成され、リセット動作によってアモルファス状態が形成される記憶素子と、
前記第1ノードの制御を受けて、前記第2ノードから前記記憶素子を経て前記第3ノードに至るまでの電流経路を形成するスイッチ素子とを有し、
前記セット動作時には、はじめに前記記憶素子に第1パルスが入力され、その後連続して第2パルスが入力され、前記第2パルスの大きさを外部の温度に依存して変化させ、
前記リセット動作時には、第3パルスが入力され、
前記第3パルスの大きさは、外部の温度によらず一定であることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第1および第2パルスは電圧パルスであり、
前記第2パルスの電圧値は、前記第1パルスの電圧値よりも小さく、外部の温度が高くなる程小さくなることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第1および第2パルスは電流パルスであり、
前記第2パルスの電流値は、前記第1のパルス電流値よりも小さく、外部の温度が高くなる程小さくなることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第1パルスと前記第3パルスは同一であることを特徴とする半導体装置。 - 請求項2記載の半導体装置において、
前記第2パルスの電圧値を発生する電源回路を備え、
前記電源回路は、MOSトランジスタの温度特性を利用して温度に依存する電圧値を生成することを特徴とする半導体装置。 - 請求項5記載の半導体装置において、
前記電源回路は、
MOSトランジスタのオフ電流の温度特性を利用して温度に依存する電流を生成する回路と、
ドレイン電流−ゲート電圧特性の傾きがそれぞれ異なる2種類のMOSトランジスタに対して前記生成した電流を供給し、それぞれのMOSトランジスタで生じるゲート電圧の差分を抽出する回路とを含むことを特徴とする半導体装置。 - 請求項5記載の半導体装置において、
前記電源回路は、前記メモリセルアレイに近接する箇所の中で、比較的温度が低くなる箇所に配置されることを特徴とする半導体装置。 - 第1方向に延在する複数のワード線と、前記複数のワード線と交差する第2方向に延在する複数のビット線と、前記複数のワード線と前記複数のビット線の交点に配置される複数のメモリセルとを含むメモリセルアレイと、
前記複数のワード線に接続される複数のワードドライバ回路と、
前記複数のビット線に接続される複数の読み出し回路および複数の書き込み回路とを備え、
前記複数のメモリセルの夫々は、
前記複数のワード線のうち対応する1本に接続される第1ノードと、
前記複数のビット線のうち対応する1本に接続される第2ノードと、
前記第2ノードに対応して設けられる第3ノードと、
セット動作によって結晶状態が形成され、リセット動作によってアモルファス状態が形成される記憶素子と、
前記第1ノードの制御を受けて、前記第2ノードから前記記憶素子を経て前記第3ノードに至るまでの電流経路を形成するスイッチ素子とを有し、
前記セット動作時には、はじめに前記記憶素子に第1パルスが入力され、その後前記第1パルスが徐々に立ち下げられ、
前記第1パルスを徐々に立ち下げる際の速度を、温度が高くなる程早くし、
前記リセット動作時には、第2パルスが入力され、
前記第2パルスの大きさは、外部の温度によらず一定であることを特徴とする半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2005/017352 WO2007034542A1 (ja) | 2005-09-21 | 2005-09-21 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010262525A Division JP5092008B2 (ja) | 2010-11-25 | 2010-11-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007034542A1 JPWO2007034542A1 (ja) | 2009-03-19 |
JP4669518B2 true JP4669518B2 (ja) | 2011-04-13 |
Family
ID=37888603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007536363A Expired - Fee Related JP4669518B2 (ja) | 2005-09-21 | 2005-09-21 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7907435B2 (ja) |
JP (1) | JP4669518B2 (ja) |
CN (1) | CN101180683B (ja) |
WO (1) | WO2007034542A1 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5539610B2 (ja) * | 2007-03-02 | 2014-07-02 | ピーエスフォー ルクスコ エスエイアールエル | 相変化メモリのプログラム方法と読み出し方法 |
CN101335045B (zh) * | 2007-06-27 | 2011-03-09 | 财团法人工业技术研究院 | 相变存储器的写入电路 |
KR101390340B1 (ko) * | 2007-09-11 | 2014-05-07 | 삼성전자주식회사 | 다중 레벨 메모리 장치 및 그 동작 방법 |
JP5082130B2 (ja) * | 2008-02-19 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5259270B2 (ja) * | 2008-06-27 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101435128B1 (ko) * | 2008-07-21 | 2014-09-01 | 삼성전자 주식회사 | 저항체를 이용한 비휘발성 메모리 장치 |
JP5188328B2 (ja) * | 2008-08-29 | 2013-04-24 | 株式会社日立製作所 | 半導体装置 |
US8036014B2 (en) * | 2008-11-06 | 2011-10-11 | Macronix International Co., Ltd. | Phase change memory program method without over-reset |
JP2010123209A (ja) * | 2008-11-20 | 2010-06-03 | Elpida Memory Inc | メモリ装置及びその書き込み方法 |
JP5134522B2 (ja) * | 2008-12-16 | 2013-01-30 | シャープ株式会社 | 不揮発性半導体装置及びその負荷抵抗の温度補償回路 |
KR101047050B1 (ko) * | 2009-05-15 | 2011-07-06 | 주식회사 하이닉스반도체 | 상변화 메모리 장치 |
US8289762B2 (en) | 2009-10-30 | 2012-10-16 | Intel Corporation | Double-pulse write for phase change memory |
JP5968868B2 (ja) * | 2010-03-30 | 2016-08-10 | エイチジーエスティーネザーランドビーブイ | 少なくとも1つのマルチレベル相変化メモリ(pcm)セルをプログラミングするための方法、コンピュータ・プログラム、および装置 |
US8934293B1 (en) * | 2010-06-29 | 2015-01-13 | Contour Semiconductor, Inc. | Means and method for operating a resistive array |
JP5300796B2 (ja) * | 2010-07-13 | 2013-09-25 | 株式会社東芝 | 抵抗変化型メモリ |
JP5645778B2 (ja) * | 2011-08-26 | 2014-12-24 | 株式会社日立製作所 | 情報記憶素子 |
KR101278103B1 (ko) * | 2011-09-26 | 2013-06-24 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
US9245926B2 (en) | 2012-05-07 | 2016-01-26 | Micron Technology, Inc. | Apparatuses and methods including memory access in cross point memory |
US8675423B2 (en) * | 2012-05-07 | 2014-03-18 | Micron Technology, Inc. | Apparatuses and methods including supply current in memory |
JP2014010876A (ja) | 2012-07-02 | 2014-01-20 | Toshiba Corp | 半導体記憶装置 |
US8958235B2 (en) * | 2012-08-31 | 2015-02-17 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP5911814B2 (ja) | 2012-09-12 | 2016-04-27 | 株式会社東芝 | 抵抗変化メモリ |
KR20140080942A (ko) | 2012-12-21 | 2014-07-01 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 |
US8934284B2 (en) * | 2013-02-26 | 2015-01-13 | Seagate Technology Llc | Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory |
JP2014116067A (ja) * | 2014-02-05 | 2014-06-26 | Ps4 Luxco S A R L | 半導体記憶装置 |
US9928903B2 (en) | 2015-03-30 | 2018-03-27 | Toshiba Memory Corporation | Semiconductor storage device with voltage generator which generates voltages and currents for read and write operations |
KR102571185B1 (ko) * | 2016-08-25 | 2023-08-29 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
US10157650B1 (en) * | 2017-07-26 | 2018-12-18 | Micron Technology, Inc. | Program operations in memory |
US10283704B2 (en) * | 2017-09-26 | 2019-05-07 | International Business Machines Corporation | Resistive memory device |
KR102375913B1 (ko) | 2017-10-18 | 2022-03-18 | 삼성전자주식회사 | 플래시 메모리 장치 및 이의 프로그램 방법 |
KR102634840B1 (ko) * | 2018-08-24 | 2024-02-08 | 에스케이하이닉스 주식회사 | 전자 장치 |
US10650889B1 (en) * | 2018-12-14 | 2020-05-12 | Samsung Electronics Co., Ltd. | Energy efficient phase change random access memory cell array write via controller-side aggregation management |
US11139025B2 (en) | 2020-01-22 | 2021-10-05 | International Business Machines Corporation | Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62222314A (ja) * | 1986-03-25 | 1987-09-30 | Seiko Epson Corp | 温度センサ用定電流回路 |
US20030123277A1 (en) * | 2001-12-28 | 2003-07-03 | Tyler Lowrey | Method and apparatus to program a phase change memory |
WO2004081944A1 (de) * | 2003-03-11 | 2004-09-23 | Infineon Technologies Ag | Nicht-flüchtige, integrierte speicherzelle und verfahren zum einschreiben oder auslesen einer information in die / aus der speicherzelle |
JP2004273110A (ja) * | 2003-03-10 | 2004-09-30 | Sharp Corp | 温度補償rram回路 |
JP2005108395A (ja) * | 2003-09-12 | 2005-04-21 | Renesas Technology Corp | 記憶装置 |
JP2005122875A (ja) * | 2003-08-22 | 2005-05-12 | Samsung Electronics Co Ltd | 相変化メモリ装置のプログラミング方法及びその書込みドライバ回路 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4228524A (en) * | 1979-01-24 | 1980-10-14 | Harris Corporation | Multilevel sequence of erase pulses for amorphous memory devices |
JP4141520B2 (ja) * | 1997-11-14 | 2008-08-27 | 株式会社ルネサステクノロジ | 同期型半導体記憶装置 |
CN1225024C (zh) * | 2000-07-25 | 2005-10-26 | 松下电器产业株式会社 | 半导体存储装置及其驱动方法 |
US6570784B2 (en) * | 2001-06-29 | 2003-05-27 | Ovonyx, Inc. | Programming a phase-change material memory |
US6487113B1 (en) | 2001-06-29 | 2002-11-26 | Ovonyx, Inc. | Programming a phase-change memory with slow quench time |
US6590807B2 (en) * | 2001-08-02 | 2003-07-08 | Intel Corporation | Method for reading a structural phase-change memory |
JP3999549B2 (ja) | 2002-04-01 | 2007-10-31 | 株式会社リコー | 相変化材料素子および半導体メモリ |
DE60227534D1 (de) | 2002-11-18 | 2008-08-21 | St Microelectronics Srl | Schaltung und Anordnung zur Tempeaturüberwachung von chalcogenische Elementen, insbesondere von Phasenänderungsspeicherelementen |
US7085154B2 (en) * | 2003-06-03 | 2006-08-01 | Samsung Electronics Co., Ltd. | Device and method for pulse width control in a phase change memory device |
KR100564567B1 (ko) * | 2003-06-03 | 2006-03-29 | 삼성전자주식회사 | 상 변화 메모리의 기입 드라이버 회로 |
KR100505701B1 (ko) * | 2003-08-13 | 2005-08-03 | 삼성전자주식회사 | 상 변화 메모리의 셋(set) 시간을 최소화하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로 |
DE102004039977B4 (de) * | 2003-08-13 | 2008-09-11 | Samsung Electronics Co., Ltd., Suwon | Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle |
KR100564602B1 (ko) * | 2003-12-30 | 2006-03-29 | 삼성전자주식회사 | 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로 |
DE102005004338B4 (de) * | 2004-02-04 | 2009-04-09 | Samsung Electronics Co., Ltd., Suwon | Phasenänderungs-Speicherbauelement und zugehöriges Programmierverfahren |
KR100520228B1 (ko) * | 2004-02-04 | 2005-10-11 | 삼성전자주식회사 | 상변화 메모리 장치 및 그에 따른 데이터 라이팅 방법 |
US7327602B2 (en) * | 2004-10-07 | 2008-02-05 | Ovonyx, Inc. | Methods of accelerated life testing of programmable resistance memory elements |
KR100564636B1 (ko) * | 2004-10-26 | 2006-03-28 | 삼성전자주식회사 | 반도체 메모리 장치 |
TWI431761B (zh) * | 2005-02-10 | 2014-03-21 | Renesas Electronics Corp | 半導體積體電路裝置 |
KR100855959B1 (ko) * | 2005-04-04 | 2008-09-02 | 삼성전자주식회사 | 펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀어레이의 프로그래밍 방법 |
US7460389B2 (en) * | 2005-07-29 | 2008-12-02 | International Business Machines Corporation | Write operations for phase-change-material memory |
WO2007046130A1 (ja) * | 2005-10-17 | 2007-04-26 | Renesas Technology Corp. | 半導体装置 |
KR100857742B1 (ko) * | 2006-03-31 | 2008-09-10 | 삼성전자주식회사 | 상 변화 메모리 장치 및 그것의 프로그램 전류 인가 방법 |
TWI330846B (en) * | 2007-03-08 | 2010-09-21 | Ind Tech Res Inst | A writing method and system for a phase change memory |
US7564710B2 (en) * | 2007-04-30 | 2009-07-21 | Qimonda North America Corp. | Circuit for programming a memory element |
US7571901B2 (en) * | 2007-06-21 | 2009-08-11 | Qimonda North America Corp. | Circuit for programming a memory element |
TWI342022B (en) * | 2007-07-05 | 2011-05-11 | Ind Tech Res Inst | A writing circuit for a phase change memory |
TWI347607B (en) * | 2007-11-08 | 2011-08-21 | Ind Tech Res Inst | Writing system and method for a phase change memory |
-
2005
- 2005-09-21 US US11/915,126 patent/US7907435B2/en active Active
- 2005-09-21 WO PCT/JP2005/017352 patent/WO2007034542A1/ja active Application Filing
- 2005-09-21 JP JP2007536363A patent/JP4669518B2/ja not_active Expired - Fee Related
- 2005-09-21 CN CN2005800498656A patent/CN101180683B/zh not_active Expired - Fee Related
-
2011
- 2011-02-09 US US13/024,252 patent/US8031511B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62222314A (ja) * | 1986-03-25 | 1987-09-30 | Seiko Epson Corp | 温度センサ用定電流回路 |
US20030123277A1 (en) * | 2001-12-28 | 2003-07-03 | Tyler Lowrey | Method and apparatus to program a phase change memory |
JP2004273110A (ja) * | 2003-03-10 | 2004-09-30 | Sharp Corp | 温度補償rram回路 |
WO2004081944A1 (de) * | 2003-03-11 | 2004-09-23 | Infineon Technologies Ag | Nicht-flüchtige, integrierte speicherzelle und verfahren zum einschreiben oder auslesen einer information in die / aus der speicherzelle |
JP2005122875A (ja) * | 2003-08-22 | 2005-05-12 | Samsung Electronics Co Ltd | 相変化メモリ装置のプログラミング方法及びその書込みドライバ回路 |
JP2005108395A (ja) * | 2003-09-12 | 2005-04-21 | Renesas Technology Corp | 記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2007034542A1 (ja) | 2007-03-29 |
CN101180683A (zh) | 2008-05-14 |
US8031511B2 (en) | 2011-10-04 |
US7907435B2 (en) | 2011-03-15 |
CN101180683B (zh) | 2010-05-26 |
US20090073753A1 (en) | 2009-03-19 |
US20110128780A1 (en) | 2011-06-02 |
JPWO2007034542A1 (ja) | 2009-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4669518B2 (ja) | 半導体装置 | |
TWI398867B (zh) | Semiconductor device | |
JP4524455B2 (ja) | 半導体装置 | |
US7123535B2 (en) | Semiconductor integrated circuit device | |
JP4646636B2 (ja) | 半導体装置 | |
JP2006079812A (ja) | 半導体メモリ装置及びリード動作方法 | |
JP2007234133A5 (ja) | ||
JP2007234133A (ja) | 半導体記憶装置及び半導体集積回路システム | |
KR20090016195A (ko) | 상 변화 메모리 장치 | |
KR100944343B1 (ko) | 상 변화 메모리 장치 | |
JP5092008B2 (ja) | 半導体装置 | |
JP5657876B2 (ja) | 半導体メモリ装置 | |
JP4668668B2 (ja) | 半導体装置 | |
KR100944322B1 (ko) | 상 변화 메모리 장치 | |
KR100934853B1 (ko) | 상 변화 메모리 장치 | |
JP5135406B2 (ja) | 半導体装置 | |
JP5143205B2 (ja) | 半導体装置 | |
KR20090037765A (ko) | 상 변화 메모리 장치 | |
JP2013041662A (ja) | 半導体装置 | |
KR20090016198A (ko) | 상 변화 메모리 장치 및 그 동작방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110114 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4669518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |