CN101180683A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101180683A
CN101180683A CNA2005800498656A CN200580049865A CN101180683A CN 101180683 A CN101180683 A CN 101180683A CN A2005800498656 A CNA2005800498656 A CN A2005800498656A CN 200580049865 A CN200580049865 A CN 200580049865A CN 101180683 A CN101180683 A CN 101180683A
Authority
CN
China
Prior art keywords
mentioned
temperature
voltage
pulse
action
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800498656A
Other languages
English (en)
Other versions
CN101180683B (zh
Inventor
长田健一
北井直树
河原尊之
柳泽一正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101180683A publication Critical patent/CN101180683A/zh
Application granted granted Critical
Publication of CN101180683B publication Critical patent/CN101180683B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

例如在使相变元件变为结晶状态的置位动作(SET)时，对相变元件首先施加为了把元件熔化所需要的电压(Vreset)的脉冲后，接着施加比电压(Vreset)还低的、用于使元件结晶所需要的电压(Vset)的脉冲。然后，使该电压(Vset)的大小依存于外界温度而变化，越变得高温(TH)则电压(Vset)的大小越小。据此，置位动作和使元件变为非晶状态的复位动作(RESET)之间的写入动作容限提高。

Description

半导体器件
技术领域
本发明涉及半导体器件，尤其是涉及具有单片存储器(on chipmemory)的系统LSI(微型计算机等)或整体非易失性存储器这样的半导体器件。
背景技术
以谋求高速、高集成度的非易失性存储器为目的，目前正在进行相变存储器的开发。在非专利文献1和专利文献1、2中记载了相变存储器。
例如非专利文献1所示，在相变存储器中，利用称作硫属元素化物材料的相变元件根据状态的不同而其电阻不同的性质来存储信息。相变元件的改写是通过电流流经相变元件使其发热来进行的。在这样的改写动作中存在称作复位(RESET)动作的动作和称作置位(SET)动作的动作。复位动作是通过使相变元件保持较高温度而变为高阻抗状态(非晶状态)的电阻。置位动作是通过使相变元件在足够长的期间中保持较低温度而变为低阻抗状态(结晶状态)的动作。在不使相变元件的状态变化的范围内流过电流，识别其高阻抗/低阻抗，从而进行相变元件的读出。
此外，在专利文献1中记载着如下的方法，即：首先把相变元件保持在较高温度，然后按台阶状地下降到较低温度的状态，从而进行置位动作。此外，在专利文献2中记载着根据外界温度来改变写入条件和读出条件的方式。在专利文献2中，指出如下情况，即：由于所需要的置位电流和复位电流根据外界温度而发生变化，所以当将置位电流固定在最大值时，则由于外界温度的原因，由置位电流进行误动作的复位，将会丢失动作容限。此外，还指出了当将复位电流固定在最大值时，由于外界温度而产生过复位。进而，指出了因为复位状态的电阻值随外界温度而变化，所以将丢失读出判定时的动作容限。
因此，为了解决这些问题，示出使用与存储单元材料相同的硫属元素化物电阻而构成温度传感器，据此来进行温度修正的方法。即，在该方法中，由置于存储器阵列附近的温度传感器检测存储单元的温度变化，生成反映了该温度变化的基准电压，使用该基准电压生成依存于温度(反比例)的置位电流、复位电流和读出判定电流。
非专利文献1：“2002年IEEE国际固态电路会议，技术论文的摘要(2002 IEEE International Solid-State Circuits Conference，Digest ofTechnical Papers)”，p.202-203
专利文献1：美国专利第6487113号说明书
专利文献2：美国专利申请公开第2004/0151023号说明书
发明内容
本发明人研究了上述相变存储器的写入技术，得知了如下情况。
首先，本发明人在本申请之前，进行相变元件的特性评价，发现在考虑了元件等的离差时，只用温度修正无法确保动作容限。因此，研究首先把相变元件保持在较高温度然后保持在较低温度，从而进行复位动作的方法，改变外界温度来进行相变元件的特性评价。
其结果，发现如下情形，即：把相变元件保持在较高温度的条件采用几乎与复位时相同的写入条件是没有问题的，施加的电流也几乎不受外界的影响，动作容限宽。可是，在保持为较低温度时，由于外界温度而最佳的电压、电流条件发生改变。因此，如果着眼于这样的情况进行温度修正，就能扩大动作容限。
而作为进行温度修正的方式，例如考虑专利文献2所示那样的把相变元件作为温度传感器而加以利用的方式。这样一来就要求相变元件的电阻值依存于温度而发生变化，所以希望是非晶状态。可是，该状态不是稳定的状态，因此随着时间的经过，温度传感器自身的特性发生变化，有可能动作容限因该误差而降低。
本发明是鉴于这样的问题而提出的。本发明的上述及其他目的和新特征根据本说明书的记述和附图将会得到明确。
简单说明本申请所公开的发明中具有代表性的技术方案的概要如下。
本发明的半导体器件包括：通过置位动作而变为结晶状态，通过复位动作而变为非晶状态的存储元件；用于对该存储元件进行置位动作、复位动作和写入动作的各种输入输出电路。而且，在置位动作时，对存储元件施加第一脉冲后，连续施加第二脉冲，使该第二脉冲依存于外界的温度而发生变化。通过使用2阶段脉冲，使作为伴随着置位动作的写入电流值(电压值)和伴随着复位动作的写入电流值(电压值)的差的动作容限提高，进而，通过对第二脉冲施加温度修正，能抑制该动作容限伴随着温度依存的下降。
另外，对于复位动作，温度依存性对动作容限产生的影响小，最好是不施加这样的温度修正。据此，在MOS晶体管的耐压的确保和电路面积的降低方面能取得优势。
此外，所述的结构更具体而言，第一脉冲和第二脉冲为电压脉冲时，第二脉冲的电压值具有相对温度的负的温度特性。此外，代替电压脉冲而使用电流脉冲时也是同样的。进而，代替使第二脉冲的电压值变化，也可以使脉冲宽度变化，或者使第一脉冲的下降速度(倾斜)变化。
在此，采用使电压脉冲的电压值变化的方式时，生成该电压值的电路最好不是利用具有温度依存性的电阻元件的方式，而是采用利用了MOS晶体管的温度特性的方式等。据此，能够以高精度长时间地稳定供给依存于温度的电压值。
此外，本发明的半导体器件与上述那样的具有置位动作、复位动作和读出动作的结构相比，还具有校验动作。该校验动作在复位动作后进行，为了判定伴随着复位动作的存储元件的电阻值而进行。例如对存储元件施加电压或电流等而取得与存储元件的电阻值对应的电压电平或电流电平，将该电平与判定基准电平进行比较，从而进行该校验动作。在此，在本发明中，对于该判定基准电平施加上述的温度修正。
即，伴随着复位动作的存储元件的电阻值具有温度依存性，所以进行具有所述温度修正的校验动作，能把在各温度不同的电阻值作为判定基准。据此，能进行控制使得复位时的存储元件的电阻值在无论怎样的温度下都不会低于作为复位而规定的电阻值，所以伴随着复位动作的动作容限提高。
而读出动作与该校验动作同样进行，但最好是不对该读出动作的判定基准电平施加温度修正。即考虑到复位时的存储元件的电阻值有可能随时间一起变化(下降)，所以最好是确保判定复位一侧时的判断动作容限较大。如果不根据温度使读出动作的判定基准电平恒定，则能实现确保该判定动作容限。
对于本申请描述的发明中具有代表性的技术方案取得的效果，简单来说，能够使相对相变元件的动作容限提高。
附图说明
下面简要说明附图。
图1是表示在本发明一个实施例的半导体器件中的存储器阵列的结构的一个例子的概略图。
图2是表示在图1的半导体器件中的存储元件的结构的一个例子的电路图，(a)、(b)分别示出不同的结构例。
图3是说明对图2的存储元件的写入动作方式的一个例子的波形图。
图4是表示在图1的半导体器件的动作的一个例子的波形图。
图5是表示在图1的半导体器件中使用的各种电压的生成电路的一个例子的电路图。
图6是表示在图5的电路例中，其控制信号的生成电路的一个例子的电路图。
图7是表示在图5中使用的晶体管的特性的图。
图8是表示由图5的电源电路生成的电压的图。
图9是表示在本发明的一个实施例的半导体器件中，依存于外界温度控制渐冷模式时的各种方式的图，(a)～(e)分别是表示不同方式下的动作波形的一个例子的波形图。
图10是表示在本发明的一个实施例的半导体器件中存储元件的各状态下的电阻值及其温度特性的一个例子的曲线图。
图11是表示在本发明的一个实施例的半导体器件中存储器阵列结构的另外一个例子的概略图。
图12是表示图11的半导体器件的动作的一个例子的波形图。
图13是表示图11的半导体器件中使用的各种电压的生成电路的一个例子的电路图。
图14是表示在图13的电源电路中，各基准电压产生电路的结构的一个例子的电路图。
图15是表示图14中使用的晶体管的特性的图。
图16是表示由图13的电源电路生成的电压的图。
图17是在图11的半导体器件中，关于读出动作容限的说明图。
图18是把本发明的一个实施例的半导体器件应用于系统LSI(SOC)时的一个例子的配置图。
图19是表示实现图9(a)的动作波形的存储器阵列的结构的一个例子的概略图。
图20是表示实现图9(b)的动作波形的存储器阵列的结构的一个例子的概略图。
图21是表示实现图9(c)的动作波形的存储器阵列的结构的一个例子的概略图。
图22是表示实现图9(e)的动作波形的存储器阵列的结构的一个例子的概略图。
具体实施方式
下面，使用附图说明本发明的半导体器件的几个优选方式。构成实施例的各功能块的电路元件虽未特别限制，但是根据众所周知的CMOS(互补型MOS晶体管)等的集成电路技术，形成在单晶硅那样的一个半导体衬底上。此外，在附图中，对PMOS晶体管的栅极添加圆形的记号，使PMOS晶体管与NMOS晶体管相区别。在附图中，虽然未特别明确记录MOS晶体管的衬底电位的连接，但只要是MOS晶体管可正常工作的范围，则对其连接方法不做特别限定。此外，在没有特别的中断时，信号的低电平为“L”或“0”，高电平为“H”或“1”。
<存储器阵列结构>
图1是表示在本发明一个实施例的半导体器件的存储器阵列的结构的一个例子的概略图。图2是表示在图1的半导体器件中的存储单元的结构的一个例子的电路图，(a)、(b)分别表示不同的结构例。图3是说明对图2的存储元件的写入动作方式的一个例子的波形图。
图1的存储器阵列ARRAY作为单片存储器安装在微型计算机上，或者安装在整体非易失性存储器中。存储单元阵列MEM_ARY由多个字线WL和多个位线BL构成，在字线WL和位线BL的交点连接存储单元CELL。各存储单元CELL例如用存储单元CELL00示出的那样，在节点N1与字线WL连接，在节点N2与位线BL连接，在节点N3与源极线SL(在此为接地电压)连接。
存储单元CELL如图2的(a)、(b)所示，分别包括N沟道型MOS晶体管MN00、存储元件PCM00。图2的(a)成为存储元件PCM00的一端与节点N3(接地电压)连接的结构，图2的(b)成为存储元件PCM00的一端与节点N2(位线)连接的结构。
存储元件PCM00例如是称作相变元件的元件，例如是以在结晶状态下为10kΩ的低阻抗，在非晶状态下为100kΩ的高阻抗为特征的元件。存储元件PCM00能用施加在存储元件上的温度使其状态变化。具体而言，如图3所示，通过把高温施加在存储元件以使其熔化、急速冷却的复位动作(Reset)而变为非晶状态，通过在较长时间施加低温的置位动作(Set)而变为结晶状态(把它称作电流控制模式)。另一方面，也能通过首先把高温施加在存储元件使其熔化，然后慢慢冷却的置位动作而形成结晶状态(把它称作渐冷模式)。
在电流控制模式中，如果置位动作时过度流过电流，就会错误置位，而在渐冷模式中，置位动作、复位动作都暂时使存储元件熔化，所以不需要以置位动作、复位动作使最大电流量变化。因此，具有动作容限变大的特征。另外，通过变更在存储元件PCM00流过的电流值和流过电流的时间，能改变施加在元件上的温度。
在N沟道型MOS晶体管MN00的栅极上通过节点N1连接有字线WL，控制MN00使其在WL的选择状态变为导通状态，在非选择状态变为截止状态。此外，本实施例的存储单元根据存储元件PCM00的电阻值来读出信息，换言之，根据从位线BL流向源极线SL的电流值的大小来读出信息。因此，如图2(a)所示，相变元件PCM00的一个端子既可以通过节点N3连接在接地电压上，也可以如图2(b)所示，PCM00的一个端子通过节点N2连接在位线上。在本说明书中，只要未特别提到，就使用图2(b)所示的存储单元。
如图1所示，在字线WL上连接有字驱动电路。字驱动电路排列为列状，形成字驱动阵列WD_ARY。对译码电路ADEC输入X系列地址XADD，字驱动电路根据译码电路ADEC的输出而选择一条字线WL。
在位线BL连接有读出用预充电电路PCR。读出用预充电电路PCR配置为行状，构成预充电电路阵列PC_ARY。具体而言，例如，预充电电路PCR0由P沟道型MOS晶体管MP20构成，在P沟道型MOS晶体管MP20的漏极上连接有位线BL0，在栅极上连接有预充电信号PC0，在源极上连接有读出用电源电位线Vread。此外，读出用预充电电路PCR每隔一个连接在预充电信号(PC0、PC1)上。
在位线BL上连接有列选择电路YS。列选择电路YS配置为行状，构成列选择电路阵列YS_ARY。具体而言，列选择电路YS0由P沟道型MOS晶体管(MP30、MP31)构成，在P沟道型MOS晶体管MP30的漏极上连接有位线BL0，在栅极上连接有控制信号YSR0，在源极上连接有读出用放大电路RAMP0。此外，在P沟道型MOS晶体管MP31的漏极上连接有位线BL0，在栅极上连接控制信号YSW0，在源极上连接有写入用放大电路WAMP0。
列选择电路YS每隔一个连接在控制信号线(YSR0或YSR1、YSW0或YSW1)上。因此，每隔一个地控制并行读出或写入的位线BL。即与进行读出动作或写入动作的存储单元相邻的存储单元一定为非选择状态。据此，变为每隔一个存储单元就有一个能产生热的存储单元，能防止局部产生热，能提高半导体器件的稳定动作。另外，基于Y系列地址YADD通过控制电路CNTL而生成预充电信号PC和控制信号YSR、YSW。
读出用放大电路RAMP对位线BL的数据进行放大，将该放大后的数据输出到数据总线RDATA。写入用放大电路WAMP接受数据总线WDATA，对位线BL供给适当的写入电压。读出用放大电路RAMP和写入用放大电路WAMP排列为行状，形成放大器阵列AMP_ARY。写入用放大电路WAMP0包括把复位用电源Vreset提供给位线BL的P沟道型MOS晶体管MP40、把置位用电压Vset提供给位线BL的P沟道型MOS晶体管MP41、以及基于数据总线WDATA0的值控制P沟道型MOS晶体管(MP40、MP41)的栅极(Creset、Cset)的控制电路WCON。
<工作方式>
图4是表示图1的半导体器件的动作的一个例子的波形图。在图4中，为了容易观察位线BL0的电压而放大表示。在此，以对存储单元CELL00写入数据“1”后进行读出，再写入数据“0”并进行读出的情形为例来进行说明。数据“1”是指把相变元件复位，使电阻值为100kΩ～1MΩ。数据“0”是指把相变元件置位，使电阻值为1kΩ～10kΩ。
首先，在伴随着数据“1”的写入的复位动作RESET中，输入地址ADD和写入数据WDATA0。地址ADD划分为对译码电路ADEC输入的X系列地址XADD、对控制电路CNTL输入的Y系列地址YADD。X系列地址由译码电路ADEC译码，所选择出的一条字线WL从“L”转变为“H”。在此，设定为选择字线WL0。Y系列地址YADD由控制电路CNTL译码，成为选择列的信号(YSW、YSR)。在此，设定为选择写入控制信号YSW0，YSW0从“H”转变为“L”。
写入数据WDATA0被输入到写入用放大电路WAMP0，写入用放大电路WAMP0按照WDATA0是“0”还是“1”而把对应的电压供给到位线BL0。在写入数据“1”时，MP40变为导通，对位线BL0供给电压Vreset。在足够把存储元件PCM复位的期间(Treset)内施加了电压Vreset后，断开字线WL0，结束写入动作。通过以上动作，元件熔化后急速冷却，从而变为非晶状态。
接着，在来自存储单元CELL00的读出动作READ中，根据地址ADD而选择字线WL0和控制信号YSR0。另外，在字线WL0被选择之前，使预充电控制信号PC0从“H”变为“L”，预先把位线BL0预充电为读出用电压Vread。Vread是能不破坏存储元件而进行读出的电压，所以通常是小于Vset的值。
然后，使控制信号PC0从“L”变为“H”，把位线BL0的电荷通过存储单元CELL00向源极线SL(在此为接地电压)放电。在此，存储单元CELL00的存储元件PCM在复位状态下，电阻例如高达100kΩ～1MΩ，所以位线BL0的电压几乎不变化。读出用放大电路RAMP对该位线BL的电压进行放大，对数据总线RDATA0输出“1”。
接着，在置位动作SET中，输入地址ADD和写入数据WDATA0，选择字线WL0和控制信号YSW0。在此，因为写入“0”，所以写入用放大电路WAMP0首先对位线BL0供给电压Vreset。Vreset因为需要使存储元件熔化，所以通常是高于电压Vset的电压。在存储元件熔化的充裕期间(Treset)内施加了电压后，此时对位线BL0供给Vset。熔化了的存储元件由于该电压Vset而慢慢冷却，从而变为结晶状态。最适于结晶化的温度根据元件的特性而不同，例如为300℃左右。
在此，存储元件的温度依存于自身产生的电力和外界温度。例如，外界温度为150℃时，与结晶化温度的差变为150℃，但是外界温度为-50℃时，与结晶化温度的差变为350℃，温度差变为2倍以上。因此，为了变为结晶化温度所需要的电力存在2倍以上的差别。因此，使外界温度高(TH)时的Vset低于室温(TR)时的Vset，在外界温度低(TL)时，使Vset提高，从而维持最适于结晶的温度。在存储元件变为结晶的充裕时间(Tset)内施加了电压Vset后，断开字线WL0，结束写入动作。
另外，Vreset是用于使元件熔化的电压，与外界温度相比，熔化温度非常高，例如为600℃，所以不需要如Vset那样依存于外界温度来改变电压。此外，Vreset通常为高电压，所以例如像作为以往技术的专利文献2那样依存于温度使该电压变动的话，则反而有可能会产生必须强化MOS晶体管的耐压等情况。因此，最好是不对Vreset设置温度修正。
接着，在来自存储单元CELL00的读出动作READ中，根据地址ADD，选择字线WL0和控制信号YSR0。另外，在选择字线WL0之前，通过使预充电控制信号从“H”变为“L”，预先把位线BL0充电至读出用电压Vread。然后，把控制信号PC0从“L”变为“H”，使位线BL0的电荷通过存储单元CELL00放电而达到接地电压。在此，存储单元CELL00的存储元件为置位状态，其电阻例如低至10kΩ～1kΩ，所以位线BL0的电压下降。读出用放大电路RAMP0对该电压进行放大，并向数据总线RDATA0输出“0”。
另外，在图4中，例如Vreset是1.5V，Vset是1.0V，Vread是0.5V。其中，根据外界温度使Vset的电压变动。此外，为了较大地扩大动作容限，最好是对图4那样的渐冷模式的置位动作应用上述那样的温度修正，但是使用从开始处于较低温度的图2的电流控制模式那样的置位动作，对其应用温度修正也能取得某种程度的效果。
<电源电路方式>
图5是表示在图1的半导体器件中使用的各种电压的生成电路的一个例子的电路图。在本实施例中，电压具有VDD＞Vreset＞Vset＞Vread的大小关系。在此，详细描述从电源电压VDD生成复位电压Vreset和置位电压Vset的电源电路。
电源电路VGEN例如包括复位电源电路REG_RESET、置位电源电路REG_SET、复位基准电压产生电路VRESET_REF、以及置位基准电压产生电路VSET_REF。复位电源电路REG_RESET由比较器CMP0和P沟道型MOS晶体管MP52构成。而且，用比较器CMP0对复位基准电压Vreset_ref和复位电压Vreset进行比较，根据比较结果来控制P沟道型MOS晶体管MP52的栅极，从而供给稳定的复位电压Vreset。置位用电源电路REG_SET也同样用比较器CMP1对设定基准电压Vset_ref和设定电压Vset进行比较，根据比较结果，控制P沟道型MOS晶体管MP54的栅极，从而供给稳定的设定电压Vset。
复位基准电压产生电路VRESET_REF包括不依据温度而供给恒定电流I1的N沟道型MOS晶体管(MN53、MN54、MN55)和P沟道型MOS晶体管MP51、使电压产生的N沟道型MOS晶体管(MN50、MN51、MN52)和耗尽型MOS晶体管(DM10、DM11、DM12)构成。在此，图7使出N沟道型MOS晶体管和耗尽型MOS晶体管的漏极电流的栅极电压依存性。
耗尽型MOS晶体管DMOS的阈值被设定为低于N沟道型MOS晶体管NMOS，流过电流I1时的栅极电压的差成为Vr1。利用该特性，图5的VRESET_REF成为成为使该Vr1变为3倍的电路，在Vreset_ref输出Vr1的3倍的电压。另外，在N沟道型MOS晶体管(MN53、MN54、MN55)的栅极连接有进行控制使得电流I1流过的信号VNI1，在P沟道型MOS晶体管MP51的栅极连接有进行控制使得电流I1流过的信号VPI1。
置位基准电压产生电路VSET_REF是大致与VRESET_REF同样的电路结构，但是N沟道型MOS晶体管(MN58、MN59)和P沟道型MOS晶体管MP53分别由控制信号(VNI2、VPI2)控制使得供给具有温度特性的电流I2。电流I2如图7所示，被设定为高温(TH)时的值大于低温(TL)时值。在高温(TH)时，电流I2流到N沟道型MOS晶体管和耗尽型MOS晶体管时的栅极的电位差为Vr2，但是在低温(TL)时，变为较大的值Vr1。其结果是，对于置位基准电压Vset_ref，在低温(TL)输出Vr1的2倍的电压，在高温(TH)输出Vr2的2倍的电压。
图6是表示在图5的电路例中其控制信号(VNI1、VPI1、VNI2、VPI2)的生成电路的一个例子的电路图。N沟道型MOS晶体管MN60设定栅极长度或栅极宽度以使得电流I2流过，耗尽型MOS晶体管DM15设定栅极长度或栅极宽度以使得电流I1流过。I2中截止电流是主要成分，I1中导通电流是主要成分。因此，I2的温度依存性大(具有正的温度特性)，I1的温度依存性小。
而且，用于把这样的电流I1流到图5的电路的控制信号(栅极电压)VNI1和VPI1由图6的N沟道型MOS晶体管MN63和P沟道型MOS晶体管MP63生成。同样，用于流过电流I2的控制信号(栅极电压)VNI2和VPI2由图6的N沟道型MOS晶体管MN61和P沟道型MOS晶体管MP61生成。
根据以上的电路结构，如图8所示，Vreset不依存于温度而变为恒定，Vset在高温下变为较小的值。另外，在本实施例中，为了供给稳定的Vreset而设置复位用电源电路REG_RESET，但是，Vreset不需要进行温度修正，所以也可以使用电源电压VDD。据此，不需要Vreset的生成电路，能降低电路面积。此外，Vreset并不特别需要如Vset那样依存于温度的高精度的电压调整，所以也可以用带隙参考电路那样的普通的电路来生成基准电压。
此外，关于Vset，如图5和图6说明的那样，成为利用MOS晶体管的特性而生成具有温度特性的基准电压Vset_ref(和置位电压Vset)的方式。如果使用该方式，则能够没有时间变化所引起的误差地始终稳定生成具有温度依存性的高精度的电压。而且，据此，总能稳定确保置位动作和复位动作之间的写入动作容限。而在作为现有技术的专利文献2那样的利用相变元件的电阻值的方式中，电阻值需要温度依存性，所以如后面描述的图10所示那样，需要使用非晶状态(复位状态)的相变元件。可是，预想到该状态随着时间经过而接近结晶状态，有可能由于时间变化而导致精度下降，并且动作容限下降。
<其他实施例>
说明在图1的结构例中为了使用渐冷模式的置位动作实现动作容限的扩大，而如图4所示首先施加Vreset后施加Vset并对该Vset实施温度修正的方式。在此，说明同样用于扩大渐冷模式的动作容限的与图1等不同的方式。
图9示出在本发明的一个实施例的半导体器件中，依存于外界温度控制渐冷模式时的各种方式，(a)～(e)分别是表示不同方式下的动作波形的一个例子的波形图。
图9(a)是控制位线BL的下降速度的方式，与外界温度为高温(TH)时相比，在低温(TL)时使下降速度变慢，从而进行控制使得不依存于外界温度而将结晶中的温度变为恒定。例如使用图19所示的结构能实现这样的方式。图19是表示实现图9(a)的动作波形的存储器阵列的结构的一个例子的概略图。
图19所示的存储器阵列ARRAY9a的写入用放大电路WAMP0与图1的结构不同。在图19的结构例中，例如为如下结构：把通过初始的复位而施加的位线BL的电压(电流)在之后通过P沟道型MOS晶体管MP99连接至接地电压，从而能使其渐渐降低的结构。而且，该MP99的栅极电压由具有与Vset同样的温度特性的控制信号C_Vset所控制。据此，如图9(a)所示，越变为高温(TH)则位线BL的电压(电流)越降低。
图9(b)是控制字线的电压的方式，与外界温度为高温(TH)时相比，通过在低温(TL)时提高电压，控制为结晶中的温度不依存于外界温度而保持恒定。这样的方式例如能够使用图20所示的结构而得以实现。图20是表示实现图9(b)的动作波形的存储器阵列的结构的一个例子的概略图。
图20所示的存储器阵列ARRAY9b的字驱动阵列WD_ARY和写入用放大电路WAMP0与图1的结构不同。在图20的结构例中，例如为如下构成：不具有向WAMP0内作用Vset的MOS晶体管，WD_ARY内的字驱动器WD0成为能产生2阶段的电压。即在WD0，初始的复位阶段的字线WL0的电压通过P沟道型MOS晶体管MP100而施加，此后，第二阶段的字线WL0的电压通过P沟道型MOS晶体管MP101而施加。这时，MP101的源极电压成为具有与Vset同样的温度特性的电源电压V_Vset，据此，如图9(b)那样，越变为高温，越施加更低的电压。
图9(c)是控制源极线SL的电压的方式，与外界温度为高温(TH)时相比，在低温(TL)时使电压降低，从而控制为不依存于外界温度而使结晶中的温度保持恒定。例如，能使用图21所示的结构实现这样的方式。图21是表示实现图9(c)的动作波形的存储器阵列的结构的一个例子的概略图。
图21所示的存储器阵列ARRAY9c的字驱动阵列WD_ARY和写入用放大电路WAMP0与图1的结构不同。在图21的结构例中，例如不具有向WAMP0内施加Vset的MOS晶体管，在WD_ARY内具有由反相电路构成的字驱动器WD0和源驱动器SD0。而且，该SD0成为将具有与图8等中描述的Vset相反的温度特性的电源电压V_IVset向源极线SL0输出的结构。据此，如图9(c)所示，越变为高温，对源极线SL施加越高的电压。
图9(d)是控制流向元件的电流的方式，与外界温度为高温(TH)时相比，通过在低温(TL)时降低控制信号Cset的电压，增加流到位线的电流IBL，控制为不依存于外界温度而使结晶中的温度保持恒定。能使用与图1同样的结构实现这样的方式。即在图1中，使该控制信号Cset的电压为具有与图8等中描述的Vset相反的温度特性的电压。
图9(e)是增加熔化时间，加热元件周围，利用其余热使熔化的元件结晶的方式，与外界温度为高温(TH)时相比，在低温(TL)时增加脉冲宽度，进行控制使得加热元件周围，在脉冲作用后，不依存于外界温度而使结晶中的温度恒定。能够使用图22所示的结构实现这样的方式。图22是表示实现图9(e)的动作波形的存储器阵列的结构的一个例子的概略图。
图22所示的存储器阵列ARRAY9e的写入用放大电路WAMP0与图1的结构不同。在图22的结构例中，把开始通过P沟道型MOS晶体管MP40而施加的位线BL的电压(电流)此后通过P沟道型MOS晶体管MP99连接至接地电压，从而急速降低。然后，MP99的栅极电压由控制电路WCON内的反相电路INV100驱动。该INV100的输入通过P沟道型MOS晶体管MP104而输入，该MP104的栅极由具有与Vset同样的温度特性的控制电压C2_Vset驱动。据此，在INV100的输入中，具有正的温度特性的“H”信号被输入，所以温度越高，INV100向“L”的转换速度越快。因此，如图9(e)所示，温度越高，位线BL的电压(电流)降低得越快。
<考虑相变元件电阻的温度特性的读出方式>
图10是表示在本发明的一个实施例的半导体器件中，存储元件的各状态下的电阻值和温度特性的一个例子的曲线图。成为存储元件的相变元件的电阻值具有温度依存性，在图10所示的例子中复位状态的电阻值具有1位数/100℃的依存性。而置位状态的电阻值几乎不具有温度依存性。在此，将复位电阻的目标值例如取为100kΩ以上，将置位电阻的目标值例如取为10kΩ以下。
例如，在低温(TL)(例如-20℃)进行复位的写入时，由于写入偏移，某元件的电阻值是1MΩ(R3)，其他元件的电阻值是100kΩ(R1)。无论哪种情形都达到复位电阻的目标值，但是因为元件的温度特性，所以R1和R3的元件如果变为高温(TH)(例如95℃)的状态，电阻值就下降。这样一来，R3的元件变为接近100kΩ的R4，它处于目标值的范围内，所以不产生问题。可是，R1的元件变为小于100kΩ的R2，从目标值的范围脱离。
为了解决该问题，在任何温度进行写入使得电阻比R3即1MΩ大即可。据此，在高温(TH)时，也一定变为100kΩ以上，能实现目标。可是，在高温(TH)电阻为1MΩ的元件，在低温(TL)电阻变为10MΩ，与在低温(TL)为1MΩ时相比，将进行明显过剩的写入。
因此，考虑新的方案。即：在低温(TL)写入的电阻值的目标为1MΩ以上，在高温(TH)为100kΩ的方式。如果是该方式，在低温进行写入的元件在高温也变为100kΩ以上，成为目标电阻值。在高温(TH)写入的元件在低温(TL)时电阻进一步上升，所以变为100kΩ以上，成为目标电阻值。
为了实现这样的写入，重要的是校验能否写入。在校验时，在高温(TH)时检查电阻是否为100kΩ以上，在低温(TL)时，检查电阻是否为1MΩ以上。在不达到目标时，再次改变写入条件而进行写入。图11表示用于实现它的存储器阵列。
图11是表示在本发明一个实施例的半导体器件中，其存储器阵列结构的另外一个例子的概略图。图11所示的存储器阵列ARRAY1成为与图1相比详细描述读出用放大电路RAMP的一个例子的结构。读出用放大电路RAMP0由读出放大器SA和P沟道型MOS晶体管(MP42、MP43)构成。P沟道型MOS晶体管MP42是在通常的读出时对读出放大器SA供给参考电压Vref的晶体管，由控制信号CR控制。P沟道型MOS晶体管MP43是在校验时对读出放大器SA供给参考电压Vref_verify的晶体管，由控制信号CV控制。读出放大器激活信号SA_EN连接在读出放大器SA上。
<工作方式>
图12是表示图11的半导体器件的动作的一个例子的波形图。复位动作和置位动作是与图4相同的动作，所以详细说明校验动作VERIFY和读出动作READ。在图12中，说明对存储单元CELL00写入数据“1”，然后进行校验，再进行通常的读出的情况，再写入数据“0”，进行通常的读出的情形。数据“1”是指把相变元件复位，使电阻值为100kΩ～1MΩ。数据“0”是指对相变元件进行置位，使电阻值为1kΩ～10KΩ。
首先，根据地址ADD，选择字线WL0和控制信号YSW0，进行复位动作后，选择同一字线WL0和控制信号YSR0，校验写入到存储单元CELL00的值。进行该校验时，在选择字线WL0之前把预充电控制信号PC0从“H”变为“L”，预先把位线BL0预充电到读出用电压Vread。然后，把控制信号PC0从“L”变为“H”，使位线BL0的电荷通过存储单元CELL00向接地电压放电。
在此，存储单元CELL00的存储元件成为复位状态。因此，在高温(TH)时，只要是100KΩ以上的电阻就没有问题，把能检测该值的参考电压Vref_verify(TH)  供给到读出放大器SA，根据读出放大器激活信号SA EN，使读出放大器SA激活。如图12所示，如果位线BL0的电位高于参考电压Vref_verify(TH)，则能正确进行复位。这时，将由SA所放大的数据“1”输出到RDATA0，根据该值判断为校验结束。
而在低温(TL)时，需要1MΩ左右的电阻，作为参考电压，比Vref_verify(TH)高的Vref_verify(TL)被供给到读出放大器SA。虽未图示，但是如果位线BL0的电位参考电压高于Vref_verify(TL)，则能正确进行复位。在图1 2中，示出位线BL0的电位低于参考电压Vref_verify(TL)而无法进行正确复位的情况。当无法进行正确复位时，改变条件再次进行复位。
通过在低温时把参考电压设定得高，能实现各温度下的目标的电阻值。而且，据此，能确保对温度的动作容限。
接着，说明通常的读出动作。在选择字线WL之前，把预充电控制信号PC0从“H”变为“L”，预先把位线BL0预充电为读出用电压Vread。然后，控制信号PC0从“L”变为“H”，使位线BL0的电荷通过存储单元CELL00向接地电压放电。在此，存储单元CELL00的存储元件是复位状态。此外，作为参考电压，不依存于外界温度的Vref被供给到读出放大器SA。这时，位线BL0的电位高于Vref，所以对该电位差进行放大，把数据“1”  输出到RDATA0。另外，在该读出动作中，根据所述的校验动作，预先调整电阻值，因此能够不根据温度而取得可靠的读出数据。
接着进行置位动作SET，然后进行读出动作。在此，在选择字线WL之前，预充电控制信号PC0从“H”变为“L”，预先把位线BL0预充电为读出用电压Vread。然后，控制信号PC0从“L”变为“H”，使把位线BL0的电荷通过存储单元CELL00向接地电压放电。在此，存储单元CELL00的存储元件是置位状态，把不依存于外界温度的参考电压Vref供给到读出放大器SA。这时，位线BL0的电压低于Vref，因此对该电位差进行放大，将数据“0”  输出到RDATA0。另外，置位状态的电阻值几乎不具有温度依存性，所以，即使不进行校验动作，也能不根据温度地取得可靠的读出数据。
<电源电路方式>
图13是表示图11的半导体器件中使用的各种电压的生成电路的一个例子的电路图。在本实施例中，电压具有VDD＞Vreset＞Vset＞Vread＞Vref的大小关系。图13所示的电源电路VGEN1成为对图5的电源电路VGEN追加了读出电源电路REG_READ、参考电源电路REG_REF、校验时参考电源电路REG_REF_VERIFY、读出基准电压产生电路VREAD_REF、参考基准电压产生电路VREF_REF、校验时参考基准电压产生电路VREF_VERIFY_REF的结构。
读出电源电路REG_READ由比较器CMP2和P沟道型MOS晶体管MP72构成，根据读出基准电压Vread_ref，供给读出电压Vread。参考电源电路REG_REF由比较器CMP3和P沟道型MOS晶体管MP73构成，根据参考基准电压Vref_ref，供给参考电压Vref。校验时参考电源电路REG_REF_VERIFY由比较器CMP4和P沟道型MOS晶体管MP74构成，根据校验时参考基准电压Vref_ref，供给校验时的参考电压Vref_verify。
图14是表示在图13的电源电路中，各基准电压产生电路的结构的一个例子的电路图。复位基准电压产生电路VRESET_REF由供给不依存于温度的电流I1的电流源、产生电压的N沟道型MOS晶体管(MN50、MN51、MN52)和耗尽型MOS晶体管(DM10、DM11、DM12)构成。图15(a)表示N沟道型MOS晶体管和耗尽型MOS晶体管的漏极电流的栅极电压依存性。耗尽型MOS晶体管DMOS1的阈值被设定为低于N沟道型MOS晶体管NMOS，电流I1流过时的栅极电压的差成为Vr1。VRESET REF是把Vr1变为3倍的电路，在Vreset_ref输出Vr1的3倍的电压。
设定基准电压产生电路VSET_REF由供给具有正的温度特性的电流I2的电流源、产生电压的N沟道型MOS晶体管(MN56、MN57)和耗尽型MOS晶体管(DM13、DM14)构成。图15(a)表示N沟道型MOS晶体管和耗尽型MOS晶体管的漏极电流的栅极电压依存性。耗尽型MOS晶体管DMOS1的阈值被设定为低于N沟道型MOS晶体管NMOS，电流I2流过时的栅极电压的差在低温(TL)为Vr1，在高温(TH)变为Vr2。VSET REF成为把Vr1或Vr2变为2倍的电路，对于Vset_ref，在低温(TL)输出Vr1的2倍的电压，在高温(TH)输出Vr2的2倍的电压。
读出基准电压产生电路VREAD_REF包括供给具有正的温度特性的电流I2的电流源、产生电压的N沟道型MOS晶体管MN70和耗尽型MOS晶体管DM15。图15(a)表示N沟道型MOS晶体管和耗尽型MOS晶体管的漏极电流的栅极电压依存性。耗尽型MOS晶体管DMOS1的阈值被设定为低于N沟道型MOS晶体管NMOS，电流I2流过时的栅极电压的差在低温(TL)变为Vr1，在高温(TH)变为Vr2。VREAD_REF成为把Vr1或Vr2变为1倍的电路，对于Vread_ref，在低温(TL)输出Vr1的1倍的电压，在高温(TH)输出Vr2的1倍的电压。
参考基准电压产生电路VREF_REF包括供给不依存于温度的电流I3的电流源、产生电压的N沟道型MOS晶体管MN71和耗尽型MOS晶体管DM21。图15(b)表示N沟道型MOS晶体管和耗尽型MOS晶体管的漏极电流的栅极电压依存性。耗尽型MOS晶体管DMOS2的阈值被设定为低于N沟道型MOS晶体管NMOS，电流I3流过时的栅极电压的差为Vr4。VREF_REF是把Vr4变为1倍的电路，对于Vref_ref，输出Vr4的1倍的电压。
校验用参考基准电压产生电路VREF_VERIFY_REF包括供给具有正的温度特性的电流I2的电流源、产生电压的N沟道型MOS晶体管MN72和耗尽型MOS晶体管DM22。图15(b)表示N沟道型MOS晶体管和耗尽型MOS晶体管的漏极电流的栅极电压依存性。耗尽型MOS晶体管DMOS2的阈值被设定为低于N沟道型MOS晶体管NMOS，电流I2流过时的栅极电压的差在低温(TL)变为Vr3，在高温(TH)变为Vr4。VREF_VERIFY_REF成为把Vr3或Vr4变为1倍的电路，对于Vref_verify_ref，在低温(TL)输出Vr3的1倍的电压，在高温(TH)输出Vr4的1倍的电压。
根据以上的电路结构，如图16所示，Vreset、Vref不依存于温度而变为恒定，Vset、Vread、Vref verify在高温变为较小的值。另外，与图5的结构同样，不需要进行温度修正的Vreset也能使用电源电压VDD。
此外，关于Vref，最好是不进行温度修正，据此，能确保动作容限。图17是关于图11的半导体器件的读出动作容限的说明图。如图17所示，伴随着图10中描述的电阻值的变化，复位状态时的读出电压随着温度上升而下降，置位状态时的读出电压不依据温度而变为恒定。在此，如果例如像以往技术的专利文献2那样，对Vref实施温度修正，在图17中，读出判定电平就变为Vref_v那样，被认为是低温(TL)和高温(TH)都使与复位状态之间的读出动作容限保持恒定。
可是，复位状态(非晶状态)如上所述，不能说是稳定状态，所以预想随着时间变化，该读出动作容限下降。因此，希望总能确保与复位状态之间的较大的读出动作容限。因此，如果图17的Vref那样，不根据温度地使读出判定电平恒定，就能确保与复位状态之间的较大的读出动作容限，此外，不根据温度地使与设定状态之间的读出动作容限保持恒定，因此能够进行稳定的读出动作。
另外，在本实施例中，Vread也进行温度修正。这时外界为高温，复位元件的电阻下降，流过的电流增大，因为外界为高温，所以元件的温度容易上升，元件结晶的可能性变大，所以越是高温，电压就越降低。
图18是把本发明的一个实施例的半导体器件应用于系统LSI(SOC)时的一个例子的配置图。图18例如成为进行图像处理的系统LSI(SOC)。虽然未特别限定该结构，但是包含中央处理装置CPU、相变存储器PCM、易失性存储器RAM、图像处理加速器ACC、图像压缩处理部JPEG、3D图形加速器3DC ACC、外围电路PERI、摄像机用数字信号处理电路DSP等，由众所周知的半导体制造技术形成在一个半导体衬底上。
ACC和3DG_ACC进行显示图像和3D图形时的各种计算处理。JPEG进行图像的压缩和扩展的处理。DSP进行拍摄图像时的各种数字信号处理。另外，这样的加速器和DSP成为辅助CPU的处理的部件。PERI进行整个芯片的控制或与外部的数据输入输出等。
PCM具有此前的说明中所示的结构，例如与CPU相邻配置。而且，在PCM内配置图5、图6或图13所述的具有温度修正功能的电源电路VGEN。在此，VGEN在PCM内，配置在最远离CPU或加速器等计算处理部的位置。即，这些计算处理部(尤其是CPU)由于其功率的消耗而变为高温，而在PCM内，通过温度修正，越变为高温，置位动作的写入电流越下降。这样一来，为了避免由于过度的温度修正而导致写入电流不足的最差的状况，最好是在能反映PCM内的存储单元阵列的温度的位置，在其中也尽可能将VGEN配置在变为低温之处。
以上，根据实施例，具体说明由本发明者提出的发明，但是本发明并不局限于所述的实施例，在不脱离其要旨的范围中，当然能进行各种变更。
例如，通过利用所述的温度修正功能，复位元件的电阻的温度梯度根据元件而存在离差时，特别是在低温(TL)进行写入，在高温(TH)读出，从而能在出厂测试时，把具有预定以上的温度梯度的元件作为不良品选出。此外，安装纠错电路，救济对温度变化产生错误的元件也是有效的。此外，使用相变元件的环境温度始终恒定时，虽然不需要使写入动作具有温度特性，但是应用本发明也不会出现问题。
工业上的可利用性
本发明的半导体器件在例如以便携式仪器为代表的在任何温度调节下都有可能使用的产品中，作为其中安装的系统LSI(SOC)的单片存储器来进行应用是特别有益的技术，不限于此，对在各领域中使用的系统LSI或微型计算机、整体存储器产品等也能广泛应用。

Claims (13)

1.一种半导体器件，其特征在于：
包括
存储单元阵列，包括在第一方向延伸的多条字线、在与上述多条字线交叉的第二方向延伸的多条位线、以及配置在上述多条字线和多条位线的交点的多个存储单元；
多个字驱动电路，连接在上述多条字线上；
多个读出电路和多个写入电路，连接在上述多条位线上，
上述多个存储单元分别具有
第一节点，连接在上述多条字线中对应的一条上；
第二节点，连接在上述多条位线中对应的一条上；
第三节点，与上述第二节点对应设置；
存储元件，通过置位动作而形成结晶状态，通过复位动作而形成非晶状态；
开关元件，接受上述第一节点的控制，形成从上述第二节点经过上述存储元件到达上述第三节点的电流路径，
在上述置位动作时，首先对上述存储元件输入第一脉冲，然后连续输入第二脉冲，使上述第二脉冲的大小根据外部的温度而变化。
2.根据权利要求1所述的半导体器件，其特征在于：
在上述复位动作时输入第三脉冲，
上述第三脉冲的大小为不依存于外部的温度的恒定值。
3.根据权利要求1所述的半导体器件，其特征在于：
上述第一脉冲和第二脉冲是电压脉冲，
上述第二脉冲的电压值小于上述第一脉冲的电压值，外部的温度越高则电压值越小。
4.根据权利要求1所述的半导体器件，其特征在于：
上述第一脉冲和上述第二脉冲是电流脉冲，
上述第二脉冲的电流值小于上述第一脉冲的电流值，外部的温度越高则电流值越小。
5.根据权利要求2所述的半导体器件，其特征在于：
上述第一脉冲和上述第三脉冲相同。
6.根据权利要求3所述的半导体器件，其特征在于：
具有产生上述第二脉冲的电压值的电源电路，
上述电源电路利用MOS晶体管的温度特性生成依存于温度的电压值。
7.根据权利要求6所述的半导体器件，其特征在于：
上述电源电路包括
利用MOS晶体管的截止电流的温度特性生成依存于温度的电流的电路；以及
对漏极电流-栅极电压特性的斜率各不相同的2种MOS晶体管供给上述生成的电流，并抽取各MOS晶体管中产生的栅极电压的差值的电路。
8.根据权利要求6所述的半导体器件，其特征在于：
上述电源电路配置在与上述存储单元阵列接近的位置中的温度比较低的位置。
9.一种半导体器件，其特征在于：
包括
存储单元阵列，包括在第一方向延伸的多条字线、在与上述多条字线交叉的第二方向延伸的多条位线、以及配置在上述多条字线和多条位线的交点的多个存储单元；
多个字驱动电路，连接在上述多条字线上；
多个读出电路和多个写入电路，连接在上述多条位线上，
上述多个存储单元分别具有
第一节点，连接在上述多条字线中对应的一条上；
第二节点，连接在上述多条位线中对应的一条上；
第三节点，与上述第二节点对应设置；
存储元件，通过置位动作而形成结晶状态，通过复位动作而形成非晶状态；以及
开关元件，接受上述第一节点的控制，形成从上述第二节点经过上述存储元件到达上述第三节点的电流路径，
在上述置位动作时，首先对上述存储元件输入第一脉冲，然后使上述第一脉冲渐渐下降，
温度越高，使上述第一脉冲渐渐下降时的速度越快。
10.一种半导体器件，其特征在于：
包括
存储单元阵列，包括在第一方向延伸的多条字线、在与上述多条字线交叉的第二方向延伸的多条位线、以及配置在上述多条字线和多条位线的交点的多个存储单元；
多个字驱动电路，连接在上述多条字线上；以及
多个读出电路和多个写入电路，连接在上述多条位线上，
上述多个存储单元分别具有
第一节点，连接在上述多条字线中对应的一条上；
第二节点，连接在上述多条位线中对应的一条上；
第三节点，与上述第二节点对应设置；
存储元件，通过置位动作而形成结晶状态，通过复位动作而形成非晶状态；以及
开关元件，接受上述第一节点的控制，形成从上述第二节点经过上述存储元件到达上述第三节点的电流路径，
在上述复位动作后，使用被供给判断基准电平的上述读出电路，比较从上述存储元件生成的电平和上述判断基准电平，从而进行判断上述存储元件的电阻值的校验动作，使上述判断基准电平根据外部的温度而变化。
11.根据权利要求10所述的半导体器件，其特征在于：
在上述置位动作时，首先对上述存储元件输入第一脉冲，然后连续输入第二脉冲，
在上述复位动作时，对上述存储元件输入第三脉冲，
将上述复位动作时的第三脉冲不依存于外部的温度而取为恒定，使上述置位动作时的第二脉冲的大小和上述判断基准电平根据外部的温度而变化。
12.根据权利要求10所述的半导体器件，其特征在于：
上述读出电路为如下方式，即在读出动作和上述校验动作时，对上述位线供给电压，然后将经过一定时间后的上述位线的电压与成为上述判断基准电平的判断基准电压进行比较，
使上述校验动作时的判断基准电压根据外部的温度而变化，
将上述读出动作时的判断基准电压不依存于外部的温度而取为恒定。
13.根据权利要求12所述的半导体器件，其特征在于：
使在上述读出动作时和上述校验动作时对上述位线供给的电压根据外部的温度而变化。
CN2005800498656A 2005-09-21 2005-09-21 半导体器件 Expired - Fee Related CN101180683B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/017352 WO2007034542A1 (ja) 2005-09-21 2005-09-21 半導体装置

Publications (2)

Publication Number Publication Date
CN101180683A true CN101180683A (zh) 2008-05-14
CN101180683B CN101180683B (zh) 2010-05-26

Family

ID=37888603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800498656A Expired - Fee Related CN101180683B (zh) 2005-09-21 2005-09-21 半导体器件

Country Status (4)

Country Link
US (2) US7907435B2 (zh)
JP (1) JP4669518B2 (zh)
CN (1) CN101180683B (zh)
WO (1) WO2007034542A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785045A (zh) * 2016-08-25 2018-03-09 爱思开海力士有限公司 半导体存储装置及其操作方法
CN111149168A (zh) * 2017-09-26 2020-05-12 国际商业机器公司 电阻式存储器设备

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5539610B2 (ja) * 2007-03-02 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 相変化メモリのプログラム方法と読み出し方法
CN101335045B (zh) * 2007-06-27 2011-03-09 财团法人工业技术研究院 相变存储器的写入电路
KR101390340B1 (ko) * 2007-09-11 2014-05-07 삼성전자주식회사 다중 레벨 메모리 장치 및 그 동작 방법
JP5082130B2 (ja) * 2008-02-19 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置
JP5259270B2 (ja) * 2008-06-27 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
KR101435128B1 (ko) * 2008-07-21 2014-09-01 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치
JP5188328B2 (ja) * 2008-08-29 2013-04-24 株式会社日立製作所 半導体装置
US8036014B2 (en) * 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
JP2010123209A (ja) * 2008-11-20 2010-06-03 Elpida Memory Inc メモリ装置及びその書き込み方法
JP5134522B2 (ja) * 2008-12-16 2013-01-30 シャープ株式会社 不揮発性半導体装置及びその負荷抵抗の温度補償回路
KR101047050B1 (ko) * 2009-05-15 2011-07-06 주식회사 하이닉스반도체 상변화 메모리 장치
US8289762B2 (en) * 2009-10-30 2012-10-16 Intel Corporation Double-pulse write for phase change memory
WO2011121491A1 (en) * 2010-03-30 2011-10-06 International Business Machines Corporation Programming at least one multi-level phase change memory cell
US8934293B1 (en) * 2010-06-29 2015-01-13 Contour Semiconductor, Inc. Means and method for operating a resistive array
JP5300796B2 (ja) * 2010-07-13 2013-09-25 株式会社東芝 抵抗変化型メモリ
JP5645778B2 (ja) * 2011-08-26 2014-12-24 株式会社日立製作所 情報記憶素子
KR101278103B1 (ko) * 2011-09-26 2013-06-24 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US8675423B2 (en) * 2012-05-07 2014-03-18 Micron Technology, Inc. Apparatuses and methods including supply current in memory
US9245926B2 (en) 2012-05-07 2016-01-26 Micron Technology, Inc. Apparatuses and methods including memory access in cross point memory
JP2014010876A (ja) 2012-07-02 2014-01-20 Toshiba Corp 半導体記憶装置
US8958235B2 (en) * 2012-08-31 2015-02-17 Kabushiki Kaisha Toshiba Semiconductor memory device
JP5911814B2 (ja) 2012-09-12 2016-04-27 株式会社東芝 抵抗変化メモリ
KR20140080942A (ko) 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US8934284B2 (en) * 2013-02-26 2015-01-13 Seagate Technology Llc Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory
JP2014116067A (ja) * 2014-02-05 2014-06-26 Ps4 Luxco S A R L 半導体記憶装置
US9928903B2 (en) 2015-03-30 2018-03-27 Toshiba Memory Corporation Semiconductor storage device with voltage generator which generates voltages and currents for read and write operations
US10157650B1 (en) * 2017-07-26 2018-12-18 Micron Technology, Inc. Program operations in memory
KR102375913B1 (ko) 2017-10-18 2022-03-18 삼성전자주식회사 플래시 메모리 장치 및 이의 프로그램 방법
KR102634840B1 (ko) * 2018-08-24 2024-02-08 에스케이하이닉스 주식회사 전자 장치
US10650889B1 (en) * 2018-12-14 2020-05-12 Samsung Electronics Co., Ltd. Energy efficient phase change random access memory cell array write via controller-side aggregation management
US11139025B2 (en) 2020-01-22 2021-10-05 International Business Machines Corporation Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array
JP7185748B1 (ja) * 2021-12-07 2022-12-07 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4228524A (en) * 1979-01-24 1980-10-14 Harris Corporation Multilevel sequence of erase pulses for amorphous memory devices
JPS62222314A (ja) * 1986-03-25 1987-09-30 Seiko Epson Corp 温度センサ用定電流回路
JP4141520B2 (ja) * 1997-11-14 2008-08-27 株式会社ルネサステクノロジ 同期型半導体記憶装置
CN1225024C (zh) * 2000-07-25 2005-10-26 松下电器产业株式会社 半导体存储装置及其驱动方法
US6487113B1 (en) 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US6625054B2 (en) 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
JP3999549B2 (ja) * 2002-04-01 2007-10-31 株式会社リコー 相変化材料素子および半導体メモリ
DE60227534D1 (de) 2002-11-18 2008-08-21 St Microelectronics Srl Schaltung und Anordnung zur Tempeaturüberwachung von chalcogenische Elementen, insbesondere von Phasenänderungsspeicherelementen
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
DE10310573A1 (de) 2003-03-11 2004-09-30 Infineon Technologies Ag Nicht-flüchtige, integrierte Speicherzelle und Verfahren zum Einschreiben oder Auslesen einer Information in die / aus der Speicherzelle
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
KR100564567B1 (ko) * 2003-06-03 2006-03-29 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
KR100505701B1 (ko) * 2003-08-13 2005-08-03 삼성전자주식회사 상 변화 메모리의 셋(ｓｅｔ) 시간을 최소화하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
DE102004039977B4 (de) * 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
KR100532462B1 (ko) 2003-08-22 2005-12-01 삼성전자주식회사 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
JP4540352B2 (ja) 2003-09-12 2010-09-08 ルネサスエレクトロニクス株式会社 記憶装置
KR100564602B1 (ko) * 2003-12-30 2006-03-29 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
DE102005004338B4 (de) * 2004-02-04 2009-04-09 Samsung Electronics Co., Ltd., Suwon Phasenänderungs-Speicherbauelement und zugehöriges Programmierverfahren
KR100520228B1 (ko) * 2004-02-04 2005-10-11 삼성전자주식회사 상변화 메모리 장치 및 그에 따른 데이터 라이팅 방법
US7327602B2 (en) * 2004-10-07 2008-02-05 Ovonyx, Inc. Methods of accelerated life testing of programmable resistance memory elements
KR100564636B1 (ko) * 2004-10-26 2006-03-28 삼성전자주식회사 반도체 메모리 장치
TWI431761B (zh) * 2005-02-10 2014-03-21 Renesas Electronics Corp 半導體積體電路裝置
KR100855959B1 (ko) * 2005-04-04 2008-09-02 삼성전자주식회사 펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀어레이의 프로그래밍 방법
US7460389B2 (en) * 2005-07-29 2008-12-02 International Business Machines Corporation Write operations for phase-change-material memory
KR100947159B1 (ko) * 2005-10-17 2010-03-12 가부시끼가이샤 르네사스 테크놀로지 반도체 장치
KR100857742B1 (ko) * 2006-03-31 2008-09-10 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 전류 인가 방법
TWI330846B (en) * 2007-03-08 2010-09-21 Ind Tech Res Inst A writing method and system for a phase change memory
US7564710B2 (en) * 2007-04-30 2009-07-21 Qimonda North America Corp. Circuit for programming a memory element
US7571901B2 (en) * 2007-06-21 2009-08-11 Qimonda North America Corp. Circuit for programming a memory element
TWI342022B (en) * 2007-07-05 2011-05-11 Ind Tech Res Inst A writing circuit for a phase change memory
TWI347607B (en) * 2007-11-08 2011-08-21 Ind Tech Res Inst Writing system and method for a phase change memory

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785045A (zh) * 2016-08-25 2018-03-09 爱思开海力士有限公司 半导体存储装置及其操作方法
CN107785045B (zh) * 2016-08-25 2021-04-27 爱思开海力士有限公司 半导体存储装置及其操作方法
CN111149168A (zh) * 2017-09-26 2020-05-12 国际商业机器公司 电阻式存储器设备
CN111149168B (zh) * 2017-09-26 2023-10-27 国际商业机器公司 电阻式存储器设备

Also Published As

Publication number Publication date
US20110128780A1 (en) 2011-06-02
JPWO2007034542A1 (ja) 2009-03-19
CN101180683B (zh) 2010-05-26
US20090073753A1 (en) 2009-03-19
US8031511B2 (en) 2011-10-04
US7907435B2 (en) 2011-03-15
JP4669518B2 (ja) 2011-04-13
WO2007034542A1 (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
CN101180683B (zh) 半导体器件
US7929339B2 (en) Phase change memory device
US7123535B2 (en) Semiconductor integrated circuit device
JP4524455B2 (ja) 半導体装置
JP4646634B2 (ja) 半導体装置
KR101116407B1 (ko) 반도체 기억 장치
JP2007234133A5 (zh)
JP2007234133A (ja) 半導体記憶装置及び半導体集積回路システム
KR20110055366A (ko) 불휘발성 반도체 기억 장치
KR100944343B1 (ko) 상 변화 메모리 장치
JP2019169219A (ja) 半導体記憶装置
JP4668668B2 (ja) 半導体装置
KR100944322B1 (ko) 상 변화 메모리 장치
JP5092008B2 (ja) 半導体装置
KR100929304B1 (ko) 온도 보상 상 변화 메모리 장치
KR100895399B1 (ko) 상 변화 메모리 장치
KR101051166B1 (ko) 상 변화 메모리 장치
KR100905188B1 (ko) 상 변화 메모리 장치
KR100895398B1 (ko) 상 변화 메모리 장치
JP2011204358A (ja) 半導体記憶装置
JP2008071384A (ja) 半導体記憶装置
KR100919583B1 (ko) 상 변화 메모리 장치
KR20090016198A (ko) 상 변화 메모리 장치 및 그 동작방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20101020

Address after: Kanagawa

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Renesas Technology Corp.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20190921

CF01 Termination of patent right due to non-payment of annual fee