DE10310573A1 - Nicht-flüchtige, integrierte Speicherzelle und Verfahren zum Einschreiben oder Auslesen einer Information in die / aus der Speicherzelle - Google Patents

Nicht-flüchtige, integrierte Speicherzelle und Verfahren zum Einschreiben oder Auslesen einer Information in die / aus der Speicherzelle Download PDF

Info

Publication number
DE10310573A1
DE10310573A1 DE10310573A DE10310573A DE10310573A1 DE 10310573 A1 DE10310573 A1 DE 10310573A1 DE 10310573 A DE10310573 A DE 10310573A DE 10310573 A DE10310573 A DE 10310573A DE 10310573 A1 DE10310573 A1 DE 10310573A1
Authority
DE
Germany
Prior art keywords
layer
phase change
change material
memory cell
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10310573A
Other languages
English (en)
Inventor
Evangelos Dr. Stavrou
Koen Dr. van der Zanden
Manfred Pröll
Stephan Dr.-Ing. Schröder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10310573A priority Critical patent/DE10310573A1/de
Priority to PCT/DE2004/000456 priority patent/WO2004081944A1/de
Publication of DE10310573A1 publication Critical patent/DE10310573A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine nichtflüchtige, integrierte Speicherzelle (4) , umfaßt eine Wortleitung (20), eine Bitleitung (10), welche die Wortleitung (20) kreuzt und an einem Kreuzungspunkt ober- oder unterhalb der Wortleitung angeordnet ist, sowie eine Schicht (40) mit ein Phasenwechselmaterial, die zwischen der Bitleitung und der Wortleitung angeordnet ist und einen elektrischen Widerstand (R¶x¶) zwischen der Wort- (20) und der Bitleitung (10) bildet. Das Phasenwechselmaterial weist eine Übergangstemperatur (T¶krit¶) auf, oberhalb welcher das Phasenwechselmaterial eine amorph und unterhalb welcher es entweder amorph mit einem ersten elektrischen Widerstand oder kristallin mit einem zweiten elektrischen Widerstand ist. Der erste und der zweite elektrische Widerstand sind unterschiedlich. Die Speicherung logischer Zustände ("0", "1") wird möglich, indem durch einen gezielten Stromfluß (I¶x¶) die Schicht (40) erwärmt und anschließend durch einen reduzierten Stromfluß (I¶x¶) kontrolliert wirder abgekühlte wird. In Abhängigkeit von der Stärke des Stromflusses (I¶x¶) wird bei schnellem Abkühlen ein amorpher Zustand und bei langsamem Abkühlen ein kristalliner Zustand eingestellt, welcher zum Auslesen der logischen Information über eine Messung des elektrischen Widerstandes (R¶x¶) bestimmt werden kann.

Description

  • Die Erfindung betrifft eine nicht-flüchtige, integrierte Speicherzelle, einen Halbleiterspeicher mit einer Vielzahl von nicht-flüchtigen, integrierten Speicherzellen sowie ein Verfahren zum Einschreiben und zum Auslesen einer Information in die/aus der nicht-flüchtige(n), integrierte(n) Speicherzelle.
  • Informationen werden in Halbleiterspeicherbausteinen typischerweise in Zellen gespeichert, in denen der logische Inhalt der Information durch eine elektrische Ladung repräsentiert ist. Im Falle von wiederbeschreibbaren Speicherzellen werden oftmals dynamische Speicher eingesetzt, mit welchen eine hohe Packungsdichte der Zellen auf einer Substratoberfläche realisiert werden kann. Bei dynamischen Speicherzellen werden die elektrischen Ladungen in Kondensatoren, beispielsweise Grabenkondensatoren, die in dem Substrat gebildet sind, gespeichert. Ein Nachteil dieses dynamischen Speicherkonzeptes besteht darin, daß aufgrund von Ladungsverlusten in Form von Leckströmen in periodischen Abständen sogenannte Refresh-Vorgänge zum Wiederauffrischen des Ladungsinhaltes in dem Kondensator durchgeführt werden müssen. Dies verursacht einen Zeitverlust und erfordert zudem einen schaltungstechnischen Aufwand um das Wiederauffrischen zu ermöglichen.
  • Ein weiterer Nachteil besteht darin, daß der Herstellungsprozeß eine Vielzahl von lithographischen Schritten mit Abscheideprozessen sehr unterschiedlicher Materialien erforderlich macht. Der Herstellungsprozeß wird dadurch kostenintensiver. Ein weiterer Nachteil besteht darin, daß die dynamischen Speicherzellen empfindlich gegen von außen einwirkende Strahlung reagieren.
  • Eine Lösung des Problems besteht darin, das Konzept der dynamischen, aber flüchtigen Ladungsspeicherung durch die Bereitstellung von nicht-flüchtigen Speicherzellen zu ersetzen. Dazu wurden sogenannte magnetische Speicher, auch MRAM (Magnetic Random Access Memory) genannt, vorgeschlagen. Bei diesem Konzept werden, wie in 1 zu sehen ist, zwischen den die Speicherzellen definierenden Kreuzungspunkten von Wort- und Bitleitungen Schichtstapel aus dünnen magnetischen Schichten angeordnet. Logische Zustände "1" und "0" werden dabei durch den magnetischen Zustand der Schichten des Schichtstapels relativ zueinander repräsentiert. Der Schichtstapel weist üblicherweise zwei ferromagnetische Schichten auf, die durch eine dünne Oxidschicht z.B. als Tunnelschicht getrennt sein können.
  • Die magnetische Ausrichtung der einen ferromagnetischen Schicht ist im allgemeinen statisch, d.h. während eines Speicher- oder Lesevorgangs unveränderlich, vorgegeben. Die magnetische Ausrichtung der anderen ferromagnetischen Schicht kann eine dazu parallele oder antiparallele Richtung einnehmen. Ein Speichervorgang wird in dieser anderen Schicht ermöglicht, wenn sich das durch einen Stromfluß in der Wortbeziehungsweise Schreibleitung ergebende Magnetfeld mit demjenigen Magnetfeld überlagert, das durch einen gleichzeitig in der Bitleitung fließenden Strom gebildet wird. Übersteigt die Überlagerung der beiden Magnetfelder einen kritischen Wert, so kann die Magnetisierungsrichtung von einem parallelen in einen antiparallelen Zustand – oder umgekehrt – umgedreht werden, so daß eine geänderte Speicherinformation in der magnetischen Speicherzelle vorliegt.
  • Fließt hingegen nur durch eine der beiden Leitungen, entweder der Wortleitung oder der Bitleitung ein Strom, so ist das induzierte Magnetfeld zu schwach um eine Änderung der Magnetisierungsrichtung zu bewirken. Auf diese Weise kann nur eine bestimmte magnetische Speicherzelle in einem Speicherzellen feld beschrieben werden, die an dem Kreuzungspunkt einer aktivierten Wort- und Bitleitung angeordnet ist.
  • Beim Auslesevorgang der gespeicherten Information wird ein unterkritischer Strom erzeugt, der auf zwischen einer Wortleitung und der Bitleitung angelegten Spannung durch den magnetischen Schichtstapel fließt. Dabei wird Effekt ausgenutzt, daß der elektrische Widerstand der magnetischen Speicherzelle von der gegenseitigen Ausrichtung der Magnetisierungsrichtungen abhängt. Mit einer Auswerteeinheit kann dieser elektrische Strom gemessen werden. Somit sind die Spannung und der Stromfluß bekannt, so daß hieraus der Widerstand der magnetischen Speicherzelle festgestellt werden kann. Die Widerstandsänderung in Abhängigkeit von dem Magnetisierungszustand wird auf den tunnel- (TMR) oder giant-magnetoresistiven (GMR) Effekt zurückgeführt.
  • Durch das MRAM-Konzept können Speicherzellen mit nichtflüchtigem Speicherinhalt realisiert werden, deren Herstellung einen vergleichsweise geringen technologischen Aufwand erfordert.
  • Allerdings liegen bei diesem Speicherkonzept Nachteile vor. So gibt es beispielsweise eine herstellungsbedingte Streuung von Koerzitivfeldstärken, d.h. Feldstärken, welche für das Umschalten der Magnetisierungsrichtung der magnetischen Schicht einer jeweiligen Speicherzelle wenigstens erforderlich sind. Die magnetischen elektrischen Eigenschaften basieren dabei in Abhängigkeit von der Streuung der Dicken einzelnen Schichten in dem Schichtstapel. Besonders kritisch sind dabei schon geringe Abweichungen in der Dicke der Oxidzwischenschicht in dem Schichtstapel von einem Sollwert.
  • Des weiteren ist im Falle einer hohen Speicherdichte, d.h. einem großen Miniaturisierungsgrad, ein Übersprechen von Schreibvorgängen benachbarter Speicherzellen auf andere Speicherzellen durchaus möglich. Dieser Effekt wird bei besonders geringen Abständen zwischen benachbarten Speicherzellen aufgrund der magnetischen Dipolwechselwirkung der betreffenden Schichten verstärkt.
  • Daher muß auch die weitere Miniaturisierung von Speicherbausteinen im Falle des MRAM-Konzeptes sehr kritisch betrachtet werden. Für magnetische Materialien mit besonders geringen Abmessungen existiert zudem die sogenannte superparamagnetische Grenze, unterhalb welcher die Speicherung einer Information in Form einer Magnetisierungsrichtung nicht mehr möglich ist.
    •
  • Es ist daher die Aufgabe der vorliegenden Erfindung einen nicht-flüchtigen, mit geringem technologischen Aufwand herstellbaren Speicher zur Verfügung zu stellen, durch welchen die vorgenannten Nachteile vermieden werden. Insbesondere ist es die Aufgabe, einen Speicher anzubieten, bei welchem der Speichervorgang in benachbarten Speicherzellen keine Wechselwirkungen hervorruft. Es ist eine besondere Aufgabe der vorliegenden Erfindung eine Speicherzelle anzubieten, deren nicht-flüchtiger Speicherinhalt durch Messung eines elektrischen Stromes auswertbar ist.
  • Die Aufgabe wird gelöst durch eine nicht-flüchtige, integrierte Speicherzelle, umfassend: eine Wortleitung, eine Bitleitung, welche die Wortleitung kreuzt und an einem Kreuzungspunkt ober- oder unterhalb der Wortleitung angeordnet ist, eine Schicht umfassend ein Phasenwechselmaterial, die zwischen der Bitleitung und der Wortleitung angeordnet und einen elektrischen Widerstand zwischen der Wort- und der Bitleitung bildet, wobei das Phasenwechselmaterial eine Übergangstemperatur aufweist, oberhalb welcher das Phasenwechselmaterial eine amorphe Struktur aufweist und unterhalb welcher das Phasenwechselmaterial entweder eine amorphe Struktur mit einem ersten elektrischen Widerstand oder eine kristalline Struktur mit einem zweiten elektrischen Widerstand auf weist, wobei der erste und der zweite elektrische Widerstand unterschiedlich sind.
  • Die Aufgabe wird außerdem gelöst, durch einen Halbleiterspeicher, mit einer Vielzahl der genannten nicht-flüchtigen, integrierten Speicherzellen. Außerdem wird die Aufgabe gelöst durch ein Verfahren zum Einschreiben und zum Auslesen einer Information in der nicht-flüchtigen, integrierten Speicherzelle gemäß den unabhängigen Ansprüchen 9 und 10.
  • Durch das Verfahren wird eine Speicherung von Informationen aufgrund eines Phasenzustandes einer Schicht ermöglicht. Die Änderung eines Phasenzustandes, d.h. ein Speichervorgang wird durch eine Temperaturänderung erreicht. Die für die Temperaturänderung notwendige Wärmeaufnahme wird durch einen Strom erzielt, der zwischen der Wort- und Bitleitung durch die Speicherschicht hindurchfließt. Dabei gilt Pw ∼ I2 xRX wobei Pw die Wärmeleistung, Ix der durch die Schicht fließende Strom und Rx der durch die Schicht gebildete Widerstand ist. Neben den Materialeigenschaften hängt der Widerstand Rx auch von der Querschnittsfläche der Schicht ab. Es gilt Rx 1/A, wobei A die Querschnittsfläche ist.
  • Werden auf diese Weise konventionelle Materialien erhitzt, die bei Raumtemperatur beispielsweise eine kristalline Phasenstruktur aufweisen, so kann durch die gezielte Erwärmung aufgrund des zwischen der Wort- und der Bitleitung fließenden Stromes eine Änderung der Phasenstruktur erreicht werden. Das Material kann beispielsweise einen amorphen Phasenzustand einnehmen.
  • Kühlt nach dem Abschalten des Stromes die Schicht wieder ab, so tritt üblicherweise der ursprüngliche Phasenzustand wieder ein. Im Rahmen der Erfindung ist es nun vorgesehen, Materia lien mit besonderen Eigenschaften vorzusehen, die als Phasenwechselmaterialien bekannt sind. Bei ihnen hängt der Phasenzustand nach dem Unterschreiten einer kritischen Übergangstemperatur von der Geschwindigkeit der Temperaturabnahme ab. Sie können demnach beispielsweise bei Raumtemperatur zwei unterschiedliche Phasenzustände einnehmen. Für die Erfindung wird dabei ausgenutzt, daß die Geschwindigkeit der Temperaturabnahme durch eine gezielte Kontrolle des die Schicht durchfließenden Stromes gesteuert werden kann. Beispielsweise kann bei einer Temperaturabnahme die größer als ein Materialabhängiger Grenzwert ist, ein amorpher Phasenzustand, und bei einer Temperaturabnahme, die kleiner als der materialabhängige Grenzwert ist, ein kristalliner Zustand für das Phasenwechselmaterial eingestellt werden.
  • Liegen bei einer vorgegebenen Betriebstemperatur des Halbleiterspeichers für das betreffende Phasenwechselmaterial der Schicht zwischen der Wort- und Bitleitung materialabhängig drei oder noch mehr stabile Phasenzustände vor, die in Abhängigkeit von der Geschwindigkeit der Temperaturabnahme eingestellt werden, so werden durch die Erfindung sogar Speicher mit ternärer Logik oder noch höherer Ordnung möglich.
  • Der Speichervorgang besteht in dem Überschreiten der Übergangstemperatur, d.h. derjenigen Temperatur, aus der heraus im Wege einer Abkühlung wenigstens zwei unterschiedliche Phasenzustände erzielbar sind, sowie aus dem gezielt gesteuerten Abkühlvorgang. Die Übergangstemperatur kann überschritten werden, indem an die Bit- und Wortleitung eine hinreichend hohe Spannung angelegt wird, so daß die Stromstärke einen entsprechenden Wert übersteigt oder in dem die Querschnittsfläche A der Phasenwechselschicht hinreichend klein gewählt wird, so daß der Widerstand Rx eine für die entsprechende Leistungsaufnahme Pw entsprechenden Wert übersteigt.
  • Das Phasenwechselmaterial der vorliegenden Erfindung besitzt noch eine weitere Eigenschaft, die zum Auslesen der gespei cherten Informationen notwendig ist: der spezifische Widerstand des Materials hängt von der inneren Phasenstruktur ab. Es wird nun nämlich eine zweite Spannung, die geringer als jene der für das Einspeichern angelegten Spannung ist, zwischen Wort- und Bitleitung angelegt. Vorausgesetzt, es wird aufgrund der niedrigen Spannung ein Strom eingeprägt, der zu gering ist, als daß er einen Phasenwechsel bewirken könnte, so hängt die Stromstärke Ix gemäß der Beziehung Ix = U/Rx insbesondere auch von dem Widerstand der Phasenwechselschicht ab. Es ist vorgesehen, mit einer Auswerteeinheit bei vorgegebener Spannung zwischen Wort- und Bitleitung die Stromstärke zu messen, um eine Information über den Phasenzustand der Speicherschicht zu erhalten.
  • Die Eigenschaften von Phasenwechselmaterialien sind beispielweise in Wamwangi, D., Walter, N., Wuttig, M. in „Crystallization kinetics of Ge4Sb1Te5", Abstracts der Sitzung HL 35, Vortrag HL 35.4, der DPG-Frühjahrstagung in Dresden, 24.03.–28.03.2003 (http://dpg.rz.uni-ulm.de/prog/html/hl_35.html) beschrieben. Solche Materialien sind beispielsweise bekannt im Zusammenhang mit der Verwendung in wiederbeschreibbaren optischen Speichermedien wie DVD (Digital Video Discs).
  • Die erfindungsgemäßen Phasenwechselmaterialien besitzen eine Übergangstemperatur von höchstens 600°C, vorzugsweise weniger als 400°C. Mit diesen Materialien wird ein den gesamten Halbleiterspeicherbaustein schonender Betrieb ermöglicht. Insbesondere werden die die Leiterbahnen aus Titannitrid oder Wolframsilizid ummantelnden Glasschichten nicht zum Verfließen gebracht. Besonders vorteilhafte Ergebnisse können erzielt werden, wenn künftig Phasenwechselmaterialien gefunden werden, deren kritische Übergangstemperatur weniger als 200°C beträgt.
  • Gemäß einer Ausgestaltung der Erfindung ist vorgesehen als Phasenwechselmaterial eine binäre oder eine ternäre (pseudo binäre) Legierung zu verwenden. Diese weist eine besonders große Langzeitstabilität auf.
  • Gemäß einer weiteren Ausgestaltung der vorliegenden Erfindung ist es vorgesehen für die ternäre Legierung ein Material umfassend Germanium, Antimon oder Tellur zu verwenden. Diese Materialien haben sich in verschiedenen Mengenverhältnissen als besonders stabil erwiesen. Beispielhaft kann Ge4Sb1Te5 eingesetzt werden.
  • Der kurzfristige Erwärmungs- und Abkühlprozeß bewirkt, daß die Wechselwirkung benachbarter Speicherzellen in einem Halbleiterspeicher umfassend eine Vielzahl der erfindungsgemäßen nicht-flüchtigen integrierten Speicherzellen besonders gering ist. Durch das lediglich lokale Erhitzen wird ein Übersprechen bei einem Schreibvorgang von einer Zelle auf die nächste auch bei höchster Integrationsdichte sehr unwahrscheinlich. Es sind somit höhere Integrationsdichten als beispielsweise bei einem MRAM-Speicher möglich.
  • Des weiteren wirken sich herstellungsbedingt ergebende Streuungen der Schichtdicken nicht so nachteilhaft aus, wie es bei dem MRAM der Fall ist. Der elektrische Widerstand der Phasenwechselschicht variiert hier allenfalls linear mit der Schichtdicke, während sich beispielsweise bei dem tunnelmagnetorresistiven Effekt ein exponentieller Zusammenhang ergibt. Dazu dem erfindungsgemäß ein Schichtstapel umfassend Stapelmaterialien nicht notwendig ist, obwohl der Fall eingeschlossen sein soll, kann der erfindungsgemäße Speicher technologisch wesentlich einfacher realisiert werden als der nicht-flüchtige MRAM-Speicher.
  • Des weiteren liegen für den erfindungsgemäßen Speicher keine physikalischen Grenzen vor, die eine weitere Miniaturisierung verhindern würden. Es wird daher sowohl eine Kostenreduktion als auch ein weithin skalierbarer Halbleiterspeicher erzielt.
    •
  • Die Erfindung soll nun anhand eines Ausführungsbeispiels mit Hilfe einer Zeichnung näher erläutert werden. Darin zeigen:
  • 1 ein Ausführungsbeispiel einer Anordnung von magnetorresistiven Speicherzellen gemäß dem Stand der Technik,
  • 2 ein Ausführungsbeispiel des Phasenwechselspeichers gemäß der vorliegenden Erfindung,
  • 3 ein Diagramm mit einer zeitlich gesteuerten Stromstärke sowie der sich daraus ergebenden Temperatur zum Einspeichern einer Information in die erfindungsgemäße Speicherzellen.
  • 1 zeigt eine schematische Darstellung eines magnetischen Speichers mit vielen nicht-flüchtigen Speicherzellen 3–3'''. Die Speicherzellen 3–3''' sind zwischen Wortleitungen 20, 21 und Bitleitungen 10, 11 als Schichtstapel angeordnet. Die Speicherzelle 3 umfaßt beispielsweise eine antiferromagnetische Schicht 30, eine ferromagnetische Schicht 32 und eine zwischen ihnen angeordnete Oxidschicht 31. Ein Speicherzustand "1" wird beispielsweise durch die antiparallele Ausrichtung der Magnetisierungsrichtungen 37 und 38 der beiden magnetischen Schichten repräsentiert. Die Magnetisierungsrichtung der antiferromagnetischen Schicht 30 ist fixiert und wird bei Speichervorgängen nicht geändert. Der in 1 dargestellte magnetische Speicher ist ein nicht-flüchtiger Speicher gemäß dem Stand der Technik.
  • 2 zeigt ein erfindungsgemäßes Ausführungsbeispiel eines Halbleiterspeichers mit ausschnittsweise dargestellten drei Speicherzellen 4, 4', 4''. Zwischen einer Wortleitung 20 (und beispielsweise einer nicht dargestellten Wortleitung 21, etc.) und Bitleitungen 10, 11, 12 sind dabei jeweils Schichten umfassend ein Phasenwechselmaterial angeordnet. In dem Ausführungsbeispiel umfaßt die Schicht eine ternäre Legierung aus Ge4Sb1Te5. Eine Temperung dieses Materials oberhalb der Phasenübergangstemperatur Tkrit bewirkt eine Widerstandsänderung von 200 Ωcm auf 3.1·10–3 Ωcm. Die Widerstandsänderung entspricht einer Phasenänderung von einem amorphen Phasenzustand in einem kristallinen Steinsalz-Phasenzustand.
  • Die Wortleitung 20 sowie die Bitleitungen 10–12 sind jeweils an einer Spannungsquelle U1 bzw. U2 angeschlossen. Des weiteren sind sie über Abschlußwiderstände Rt an ein Grundpotential angeschlossen. Die Bitleitungen 10, 11, 12 sind außerdem mit Auswerteeinheiten 50, 51, 52 zum Auswerten des Stromstärkesignals verbunden.
  • In dem in 2 dargestellten Zustand sind die Speicherzellen 4, 4'' durch einen amorphen Zustand der Phasenwechselschicht 40, und die Speicherzellen 4' durch einen kristallinen Zustand gekennzeichnet. Der amorphe Zustand repräsentiert die logische "1" und der kristalline Zustand repräsentiert die logische "0". Im folgenden wird ein Einschreib- und Auslesevorgang an der Speicherzellen 4' beispielhaft beschrieben.
  • 3 zeigt den zeitlichen Verlauf der für einen Einschreibvorgang in die Wortleitung eingeprägten Stromstärke. In dem Ausführungsbeispiel wird mit Vorteil die Spannung U1 gleich dem negativen Betrag der Spannung U2 eingestellt. Dies kann beispielsweise durch einen Spannungsinverter realisiert werden. Der zeitliche Verlauf der Stromstärke wird durch gestrichelte Linien in 3 dargestellt. Es soll zunächst die logische "0" durch eine logische "1" überschrieben werden, d.h. der kristalline Zustand ist in eine amorphe Phase zu überführen. Zum Zeitpunkt t1 wird über die Wortleitung 20 durch die Speicherschicht 40 zu der Bitleitung 11 zwischen dem Spannungspotential U1 und dem Spannungspotential U2 geschaltet. Die Potentiale sind dabei so dimensioniert, daß ein hinreichend starker Strom durch die Speicherschicht 40 nur der Speicherzelle 4' fließt.
  • Es findet eine Erwärmung derart statt, daß die Übergangstemperatur Tk rit in der Phasenwechselschicht 40 übersprungen wird, wie in Figur in der durchgezogenen Linie zu sehen ist. Spätestens nach einem Zeitpunkt t2 ist der Phasenwechsel in die amorphe Phase vollzogen. Der Zeitunterschied t2 – t1 beträgt 6,5 ns (Nanosekunden). Zum Zeitpunkt t2 wird die Verbindung der Wortleitung 20 und der Bitleitung 11 zu den Spannungsquellen U1 und U2 geöffnet, d.h. der Strom wird abgeschaltet.
  • In Folge dessen kühlt sich die Temperatur der Phasenwechselschicht 40 ab. Da überhaupt keine Wärmequelle mehr zur Verfügung steht, nimmt die Abkühlrate einen Wert an, der oberhalb einer kritischen Abkühlrate liegt. Infolgedessen behält das Phasenwechselmaterial seine amorphe Phase bei. Nach einem Zeitintervall von etwa 25 ns ist die Temperatur auf einen Wert T1 abgesunken. Der Eintragzyklus ist nach dem Zeitpunkt T3 abgeschossen und ein nachfolgender Einschreib- oder Ausleseprozeß kann stattfinden. Die Speicherzelle 4' befindet sich nun in der amorphen Phase, d.h. die logische "1" ist eingespeichert worden.
  • Zu einem Zeitpunkt t4 soll nun wieder die logische "0" in die Speicherzelle 4' eingeschrieben werden, d.h. es ist ein kristalline Phase in dem Phasenwechselmaterial zu bilden. Wieder werden die Spannungsquellen U1 und U2 mit der Wort- beziehungsweise Bitleitung 20, 11 verbunden um eine maximale Stromstärke zu erzeugen. Die Phasenwechselschicht 40 wird dadurch amorphisiert. Nach einem Zeitpunkt von wiederholt 6,5 ns wird die Spannungsquelle U2 nun aber nicht von der Bitleitung 11 getrennt, sondern vielmehr auf das Grundpotential geschaltet. Die Spannungsdifferenz zwischen der Spannungsquelle U1 und der Spannungsquelle U2 trägt nun lediglich die Hälfte der maximalen Spannungsdifferenz. Es fließt damit immer noch ein Strom, welcher eine Restwärme in der Phasenwechselschicht erzeugt. Diese reicht zwar nicht aus die Temperatur oberhalb der kritischen Übergangstemperatur für die Amorphisierung zu halten, bewirkt jedoch ein langsameres Abkühlen der Phasenwechselschicht 40.
  • Nach einem Zeitpunkt t6 ist die Phasenwechselschicht 40 somit auf eine Temperatur T2 abgekühlt, die oberhalb der Temperatur T1 liegt, welche nach dem Abkühlvorgang bei dem ersten Speichern erreicht wurde. Die Abkühlrate ist somit geringer als im ersten Fall und liegt außerdem unterhalb einer kritischen Abkühlrate. Infolgedessen rekristallisiert das Phasenwechselmaterial der Schicht 40. Nach einem Zeitpunkt t6 wird auch der Reststrom abgeschaltet, so daß ein weiterer Einschreib- oder Auslesevorgang gestartet werden kann. Aufgrund der kristallinen Phase der Phasenwechselschicht 40 wird nun wieder eine logische "0" eingespeichert.
  • Ein Auslesevorgang wird vorgenommen, in dem eine der beiden Spannungsquellen U1 oder U2 wiederum auf Grundpotential geschaltet wird, so daß ein unterkritischer Strom durch die Speicherschicht 40 fließt. Mit der Auswerteeinheit 51 kann die Stärke dieses Stromsignals ausgewertet werden. Liegt eine amorphe Phase vor, so ist der Widerstand vergleichsweise groß und bei gegebener Spannungsdifferenz liegt somit ein niedriger Stromfluß vor. Liegt im Gegenzug eine kristalline Phase vor, so ist der Widerstand vergleichsweise gering und es wird eine große Stromstärke festgestellt. Technisch wird die Auswerteeinheit durch einen Komparator gegen einen Referenzstrom realisiert.
    • 3, 3', 3''
    MRAM-Speicherzellen (Stand der Technik)
    4, 4', 4''
    Phasenwechsel-Speicherzellen
    10–12
    Bitleitung
    20, 21
    Wortleitung
    50–52
    Auswerteinheiten
    Rx
    elektrischer Widerstand des Phasenwechselmediums
    Tkrit
    Übergangstemperatur des Phasenwechselmediums

Claims (10)

  1. Nichtflüchtige, integrierte Speicherzelle (4), umfassend – eine Wortleitung (20), – eine Bitleitung (10), welche die Wortleitung (20) kreuzt und an einem Kreuzungspunkt ober- oder unterhalb der Wortleitung angeordnet ist, – eine Schicht (40) umfassend ein Phasenwechselmaterial, die zwischen der Bitleitung und der Wortleitung angeordnet und einen elektrischen Widerstand (Rx) zwischen der Wort- (20) und der Bitleitung (10) bildet, – wobei das Phasenwechselmaterial eine Übergangstemperatur (Tkrit) aufweist, a) oberhalb welcher das Phasenwechselmaterial eine amorphe Struktur aufweist und b) unterhalb welcher das Phasenwechselmaterial in Abhängigkeit von der Geschwindigkeit einer Abkühlung ausgehend von der Übergangstemperatur (Tkrit) entweder eine amorphe Struktur mit einem ersten elektrischen Widerstand oder eine kristalline Struktur mit einem zweiten elektrischen Widerstand aufweist, wobei der erste und der zweite elektrische Widerstand unterschiedlich sind.
  2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Übergangstemperatur (Tkrit) des Phasenwechselmaterials weniger als 600 ° Celsius beträgt.
  3. Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß die Übergangstemperatur (Tkrit) des Phasenwechselmaterials weniger als 400 ° Celsius beträgt.
  4. Speicherzelle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Phasenwechselmaterial eine binäre, eine ternäre, eine quaternäre oder eine pseudobinäre Legierung umfaßt.
  5. Speicherzelle nach Anspruch 4, dadurch gekennzeichnet, daß die ternäre Legierung Germanium, Antimon und Tellur umfaßt.
  6. Speicherzelle nach Anspruch 1, gekennzeichnet durch eine erste Spannungsquelle, welche mit der Wortleitung (20) verbunden ist, und eine zweite Spannungsquelle, die mit der Bitleitung (10) verbunden ist, um einen Strom in die Phasenwechselschicht (40) einzuprägen.
  7. Speicherzelle nach Anspruch 1, gekennzeichnet durch eine Auswerteeinheit zum Messen eines zwischen der ersten und der zweiten Spannungsquelle fließenden Stromes zum Bestimmen des elektrischen Widerstandes (Rx) der Schicht.
  8. Halbleiterspeicher mit einer Vielzahl von nichtflüchtigen, integrierten Speicherzellen nach einem der Ansprüche 1 bis 7, wobei jeweils an den Kreuzungspunkten der sich überschneidenden Wort- (20) und Bitleitungen (10) eine Schicht (40) umfassend das Phasenwechselmaterial zwischen der Wort- (20) und der Bitleitung (10) angeordnet ist.
  9. Verfahren zum Einschreiben einer Information in die nichtflüchtige, integrierte Speicherzelle nach einem der Ansprüche 1 bis 7, umfassend – Anlegen einer Spannung mit einem ersten Wert zwischen der Wortleitung (20) und der Bitleitung (10), so daß ein Strom (Ix) zwischen der Wort- (20) und der Bitleitung (10) durch die Schicht (40) mit einem elektrischen Widerstand (Rx) fließt, – Umwandeln einer Leistung (Pw) des Stromes (Ix) in eine Erwärmung der Schicht, so daß die Übergangstemperatur (Tkrit) in der Schicht (40) überschritten wird, wobei das Phasenwechselmaterial in eine amorphe Phase übertritt, – zum Speichern eines ersten logischen Wertes ("0") in der Schicht (40) Reduzieren der Spannung auf einen zweiten Wert, welcher kleiner als der erste Wert ist, um die Schicht langsam abzukühlen, wobei das Phasenwechselmaterial der Schicht (40) von der amorphen Phase in eine kristalline Phase übertritt, oder – zum Speichern eines zweiten logischen Wertes ("1") in der Schicht (40) Reduzieren der Spannung auf einen dritten Wert, welcher kleiner ist als der zweite Wert, um die Schicht (40) schnell abzukühlen, wobei das Phasenwechselmaterial der Schicht (40) in der amorphen Phase verbleibt.
  10. Verfahren zum Auslesen einer Information aus der nichtflüchtigen, integrierten Speicherzelle (4) nach einem der Ansprüche 1 bis 7, umfassend – Anlegen einer Spannung zwischen der Wortleitung (20) und der Bitleitung (10), so daß ein Strom (Ix) zwischen der Wort- (20) und der Bitleitung (10) durch die Schicht (40) mit dem Phasenwechselmaterial fließt, – Messen der Stärke des durch die Schicht umfassend das Phasenwechselmaterial fließenden Stromes (Ix) durch die Auswerteeinheit, – Vergleich der gemessenen Stärke des Stromes (Ix) mit einem Referenzwert, – Zuordnen eines logischen Wertes ("0", "1") in Abhängigkeit von dem Vergleichsergebnis.
DE10310573A 2003-03-11 2003-03-11 Nicht-flüchtige, integrierte Speicherzelle und Verfahren zum Einschreiben oder Auslesen einer Information in die / aus der Speicherzelle Withdrawn DE10310573A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10310573A DE10310573A1 (de) 2003-03-11 2003-03-11 Nicht-flüchtige, integrierte Speicherzelle und Verfahren zum Einschreiben oder Auslesen einer Information in die / aus der Speicherzelle
PCT/DE2004/000456 WO2004081944A1 (de) 2003-03-11 2004-03-09 Nicht-flüchtige, integrierte speicherzelle und verfahren zum einschreiben oder auslesen einer information in die / aus der speicherzelle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10310573A DE10310573A1 (de) 2003-03-11 2003-03-11 Nicht-flüchtige, integrierte Speicherzelle und Verfahren zum Einschreiben oder Auslesen einer Information in die / aus der Speicherzelle

Publications (1)

Publication Number Publication Date
DE10310573A1 true DE10310573A1 (de) 2004-09-30

Family

ID=32920724

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10310573A Withdrawn DE10310573A1 (de) 2003-03-11 2003-03-11 Nicht-flüchtige, integrierte Speicherzelle und Verfahren zum Einschreiben oder Auslesen einer Information in die / aus der Speicherzelle

Country Status (2)

Country Link
DE (1) DE10310573A1 (de)
WO (1) WO2004081944A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180683B (zh) 2005-09-21 2010-05-26 株式会社瑞萨科技 半导体器件

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2845289A1 (de) * 1977-10-31 1979-06-07 Burroughs Corp Elektrisch veraenderbares speicherelement mit einer positiven elektrode, einer negativen elektrode und einer speicherfaehigen struktur zwischen den beiden elektroden
US4599705A (en) * 1979-12-13 1986-07-08 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US5296716A (en) * 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
EP0880130A2 (de) * 1997-05-19 1998-11-25 Nikon Corporation Optische Platte mit erhöhter Löscheffizienz
US5883827A (en) * 1996-08-26 1999-03-16 Micron Technology, Inc. Method and apparatus for reading/writing data in a memory system including programmable resistors
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US5933365A (en) * 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US6075719A (en) * 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
WO2000062301A1 (en) * 1999-04-12 2000-10-19 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
EP1047054A1 (de) * 1985-07-08 2000-10-25 Energy Conversion Devices, Inc. Datenspeichervorrichtung
US6284643B1 (en) * 1998-11-09 2001-09-04 Micron Technology, Inc. Electrical and thermal contact for use in semiconductor devices
US6487113B1 (en) * 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US20030002332A1 (en) * 2001-06-29 2003-01-02 Lowrey Tyler A. Programming a phase-change material memory
US20030036232A1 (en) * 2000-12-14 2003-02-20 Charles Dennison Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory.
EP1308961A2 (de) * 2001-10-31 2003-05-07 Hewlett-Packard Company Speicherzellestruktur
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922648A (en) * 1974-08-19 1975-11-25 Energy Conversion Devices Inc Method and means for preventing degradation of threshold voltage of filament-forming memory semiconductor device

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2845289A1 (de) * 1977-10-31 1979-06-07 Burroughs Corp Elektrisch veraenderbares speicherelement mit einer positiven elektrode, einer negativen elektrode und einer speicherfaehigen struktur zwischen den beiden elektroden
US4599705A (en) * 1979-12-13 1986-07-08 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
EP1047054A1 (de) * 1985-07-08 2000-10-25 Energy Conversion Devices, Inc. Datenspeichervorrichtung
US5296716A (en) * 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5883827A (en) * 1996-08-26 1999-03-16 Micron Technology, Inc. Method and apparatus for reading/writing data in a memory system including programmable resistors
EP0880130A2 (de) * 1997-05-19 1998-11-25 Nikon Corporation Optische Platte mit erhöhter Löscheffizienz
US5933365A (en) * 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US6284643B1 (en) * 1998-11-09 2001-09-04 Micron Technology, Inc. Electrical and thermal contact for use in semiconductor devices
WO2000062301A1 (en) * 1999-04-12 2000-10-19 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US6075719A (en) * 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US20030036232A1 (en) * 2000-12-14 2003-02-20 Charles Dennison Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory.
US6487113B1 (en) * 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US20030002332A1 (en) * 2001-06-29 2003-01-02 Lowrey Tyler A. Programming a phase-change material memory
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
EP1308961A2 (de) * 2001-10-31 2003-05-07 Hewlett-Packard Company Speicherzellestruktur

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
WAMWANGI,D., WALTER,N., WUTTIG,M.,: Crystallizati- on kine-tics of Ge4Sb1Te5
WAMWANGI,D., WALTER,N., WUTTIG,M.,: Crystallizati-on kine-tics of Ge4Sb1Te5 *

Also Published As

Publication number Publication date
WO2004081944A1 (de) 2004-09-23

Similar Documents

Publication Publication Date Title
DE60223573T2 (de) Magnetische speicheranordnung beschreibbar durch spin-polarisierten strom unter benützung von amorphen ferrimagnetischen legierungen, und schreibverfahren in dieser speicheranordnung
DE602004013391T2 (de) Temperaturkompensierte Widerstands-RAM (RRAM)-Schaltung
DE102008033129B4 (de) Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, sowie Speichermodul
DE602005004831T2 (de) Magnetische Multibit-Speicherzellenvorrichtung mit wahlfreiem Zugriff
DE69930129T2 (de) Mram speicher mit mehreren speicherbanken
DE10228560B4 (de) Dünnfilmmagnetspeichervorrichtung mit einer Datenlesestromeinstellungsfunktion
DE102008030418B4 (de) Quasi-Differenzielle Leseoperation
DE60223583T2 (de) Magnetspeicher mit schreibsperrauswahl und schreibverfahren dafür
DE102016006651A1 (de) Schaltvorrichtung mit spannungsgesteuerter magnetanisotropie, die einen externen ferromagnetischen vormagnetisierungsfilm verwendet
DE10255683A1 (de) Magnetische Dünnfilmspeichervorrichtung mit einer Dummyzelle als Datenlesereferenz
DE102019116876B4 (de) Asynchrone leseschaltung unter verwendung von verzögerungsabtastung in magnetoresistiven direktzugriffsspeichern (mram)
WO1999014760A1 (de) Speicherzellenanordnung und deren verwendung als magnetisches ram und als assoziativer speicher
WO2005041196A1 (de) Phasenwechselspeicher, phasenwechselspeicheranordnung, phasenwechselspeicherzelle, 2d-phasenwechselspeicherzellen-array, 3d-phasenwechselspeicherzellen-array und elektronikbaustein
DE112012004304B4 (de) Magnetoresistiver Direktzugriffsspeicher mit Mehrbit-Spinmomenttransfer mit einem einzelnen Stapel von Magnettunnelübergängen
DE10303073A1 (de) Magnetische Dünnfilmspeichervorrichtung mit einer Dummyzelle
DE102008010713A1 (de) Phasenwechselspeichereinrichtung
DE10244969A1 (de) Magnetische Dünnfilmspeichervorrichtung zum Durchführen eines Datenlesevorgangs ohne Verwendung einer Referenzzelle
DE60214374T2 (de) Magnetoresistiver Speicher mit weichmagnetischen Referenzschichte
DE102018123822A1 (de) Mram mit spannungsabhängiger, magnetischer anisotropie in der ebene
DE102004047666B4 (de) Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung
DE10303702A1 (de) Magnetische Dünnfilmspeichervorrichtung mit einem von einer Mehrzahl von Zellen gemeinsam genutzten Zugriffselement
DE10057820A1 (de) Magnetisches Element und Magnetspeichervorrichtung
EP1360692B1 (de) Verfahren zum beschreiben magnetoresistiver speicherzellen und mit diesem verfahren beschreibbarer magnetoresistiver speicher
DE102013101283A1 (de) Eine Speicherzelle, ein Verfahren zum Ausbilden einer Speicherzelle und ein Verfahren zum Betreiben einer Speicherzelle
EP1204120A2 (de) Magnetoresistiver Speicher und Verfahren zu seinem Auslesen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee