DE69930129T2

DE69930129T2 - Mram speicher mit mehreren speicherbanken

Info

Publication number: DE69930129T2
Application number: DE69930129T
Authority: DE
Inventors: K. Peter Phoenix NAJI
Original assignee: Freescale Semiconductor Inc
Current assignee: NXP USA Inc
Priority date: 1998-08-03
Filing date: 1999-08-03
Publication date: 2006-08-31
Anticipated expiration: 2019-08-04
Also published as: US6278631B1; WO2000008650A1; JP4574010B2; US6111781A; EP1105879A1; EP1105879B1; JP2002522864A; DE69930129D1; TW454185B

Description

Bereich der Erfindung
Die vorliegende Erfindung bezieht sich auf einen Magnet-RAM (RAM = "Random Access Memory"/Speicher mit wahlfreiem Zugriff bzw. Schreib-/Lesespeicher), und insbesondere auf einen Magnet-RAM mit einer Vielzahl an Speicherbänken, wobei jede Speicherbank Bitleitungen aufweist, die auf beiden Seiten einer Referenzleitung angeordnet sind.
Hintergrund der Erfindung
Ein magnetwiderstandsbeständiger Speicher mit wahlfreiem Zugriff (MRAM), welcher ein nicht-flüchtiges Speicherbauteil ist, enthält eine Vielzahl an Magnetspeicherzellen. Es ist bekannt, dass der magnetwiderstandsbeständige Effekt in Mehrschichtfilmen auftritt, welche abwechselnd aus magnetischen Schichten und nicht-magnetischen Schichten stapelartig aufgebaut sind. Der magnetische Widerstand über eine Magnetspeicherzelle zeigt jeweils minimale oder maximale Werte an, wenn Magnetisierungsvektoren in den magnetischen Schichten in dieselbe oder in entgegengesetzte Richtungen zeigen. Dieselben und entgegengesetzte Richtungen von Magnetisierungsvektoren in den zwei magnetischen Schichten werden jeweils als "parallele" und "antiparallele" Zustände bezeichnet. Wenn magnetisches Material für ein Speicherbauteil verwendet wird, werden parallele und antiparallele Richtungen beispielsweise jeweils als "0"- und "1"-Zustände bezeichnet. Die Magnetisierungsvektoren in den magnetischen Schichten werden durch Anlegen eines magnetischen Feldes über einem Umschaltpunkt sehr schnell in eine andere Richtung umgeschaltet und behalten die Magnetisierungsrichtung selbst ohne ein Magnetfeld bei.
Das MRAM-Bauteil weist normalerweise Magnetspeicherzellen auf, die auf Schnittpunkten von Metallleitungen angeordnet sind, welche in Reihen und Spalten angeordnet sind. Die MRAM-Schaltung wird beispielsweise in einer ebenso anhängigen US-Patentanmeldung beschrieben, die den Titel "MAGNETORESISTIVE RANDOM ACCESS MEMORY WITH SHARED WORD AND DIGIT LINES", Motorola-Aktenzeichen CR98-038, eingereicht im Juli 1998, die dem selben Abtretungsempfänger übertragen wurde.
Das MRAM-Bauteil wird im Allgemeinen auf einem Substrat ausgebildet, wie beispielsweise einem Halbleiter oder Glas. Magnetische und nicht-magnetische Schichten werden nacheinander auf dem Substrat abgelagert und abgeätzt, um Magnetspeicherzellen auszubilden, welche beispielsweise 0,2 μm bis 0,3 μm groß sind. Die magnetische Schicht hat gewöhnlich eine Dicke von 10–100 Å, während die nicht-magnetische Schicht 10–30 Å dick ist. Die Dicke der magne tischen und nicht-magnetischen Schichten wird auf dem Substrat so gleich bleibend und gleichmäßig wie möglich abgelagert, was jeder Magnetspeicherzelle auf dem Substrat erlaubt, stabile und konstante Hysterese-Eigenschaften bereitzustellen. Es ist in der Praxis sehr schwierig, eine Dicke jeder Schicht für jede Magnetspeicherzelle auf dem gesamten Substrat konstant zu halten.
Das MRAM-Bauteil enthält Magnetspeicherzellen zum Speichern spezifischer Informationen, und Referenz-Magnetspeicherzellen, wo ein Referenzzustand geführt wird. Um Zustände, die in einer Magnetspeicherzelle (Aktiv- oder Zielzelle) gespeichert sind einzulesen, werden jeweils ein Messstrom und ein Referenzstrom an die Zielzelle und eine Referenz-Magnetspeicherzelle (Referenzzelle) angelegt. Die Ziel- und Referenzzellen erzeugen jeweils einen Spannungsabfall über die Zellen, der einem magnetischen Widerstandswert der Ziel- und Referenzzelle entspricht. Diese Spannungen werden miteinander verglichen, um die Zustände in der Zielzelle zu bestimmen. Deshalb ist es wünschenswert, dass jede Magnetzelle so gut wie möglich dieselbe oder eine ähnliche Hysterese-Eigenschaft aufweist, um einen stabilen Lesevorgang auszuführen und um die Zustände korrekt zu erlangen.
EP-A-0 613 148 beschreibt ein nichtflüchtiges MR-Speicherbauteil (MR = "magnetoresistive"/magnetwiderstandsbeständig), mit einer Vielzahl an MR-Speicherelemten, von denen jedes ein Substrat und eine mehrschichtige Struktur einschließlich zweier dünner Filmschichten aus ferromagnetischem Material aufweist, die durch eine dünne Schicht aus nicht-magnetischem Metallmaterial getrennt sind. Die Leichtmagnetisierungsachse beider ferromagneti scher Schichten in jedem Speicherelement ist im Wesentlichen längs des Speicherelements und im Wesentlichen parallel zur Richtung eines angelegten Messstromes ausgerichtet:
Die Magnetisierungsrichtung einer der ferromagnetischen Schichten ist in einer Richtung fest, die im Wesentlichen längs des Speicherelements ist, und die Magnetisierungsrichtung der anderen Schicht ist frei, um zwischen zwei Digitalzuständen umzuschalten, in denen die Magnetisierung im Wesentlichen parallel oder im Wesentlichen antiparallel zur Magnetisierungsrichtung in der einen Schicht ist.
Die Erfindung ist gemäß Anspruch 1 definiert. Dementsprechend ist die Aufgabe der vorliegenden Erfindung ein verbessertes MRAM-Bauteil bereitzustellen, welches einen Speicher mit hoher Geschwindigkeit, hoher Dichte und niedriger Leistung aufweist.
Es ist eine andere Aufgabe der vorliegenden Erfindung ein verbessertes MRAM-Bauteil bereitzustellen, welches einen hochzuverlässigen Leseprozess aufweist.
Es ist ferner eine andere Aufgabe der vorliegenden Erfindung ein verbessertes MRAM-Bauteil bereitzustellen, welches eine hohe Toleranz gegenüber Temperaturvariationen aufweist.
Zusammenfassung der Erfindung
Diese und andere Erfordernisse werden im wesentlichen über die Bereitstellung eines MRAM-Bauteil (MRAM = "magnetoresistive random access memory"/magnetwiderstandsbeständiger Speicher mit wahlfreiem Zugriff) erfüllt, welcher Speicherbänke aufweist, wobei jede Speicherbank eine Referenzleitung, Bitleitungen und Stellenleitungen umfasst. Bitleitungen sind parallel zu den Referenzleitungen und auf beiden Seiten der Referenzleitung angeordnet. Wortleitungen und Stellenleitungen, welche senkrecht zu den Bitleitungen sind, bilden Schnittpunkte aus, auf denen die Magnetspeicherzellen angeordnet sind, um Informationen zu speichern. Referenz-Magnetspeicherzellen sind auf Schnittpunkten der Referenzleitungen und Stellenleitungen angeordnet. Eine Speicherzelle hat magnetische Schichten, die durch eine nicht-magnetische Schicht getrennt sind. Magnetische und nicht-magnetische Schichten sind beispielsweise jeweils auf einem Substrat mit Dicken von 10–100 Å und 10–30 Å abgelagert. Die Schwierigkeit, die Dicke und die Größe der Speicherelemente über das gesamte Substrat gleichmäßig auszubilden, erlaubt Speicherzellen, dass sie unterschiedliche Hysterese-Eigenschaften aufzeigen, welche in einem Lesefehler resultieren. Um falsche Lesezustände in einer Magnetspeicherzelle zu verhindern, unterteilt die vorliegende Erfindung ein Speicherarray in eine Vielzahl an Speicherbänke. Jede Speicherbank enthält eine Referenzleitung sowie Bitleitungen, welche auf beiden Seiten der Referenzleitung angeordnet sind. Da Bitleitungen benachbart zu den Referenzleitungen auf dem Substrat ausgebildet sind, haben Magnetspeicherzellen dieselbe oder ähnliche Hysterese-Eigenschaften wie Referenz-Speicherzellen.
Kurzbeschreibung der Zeichnungen
1 zeigt eine Speicherbankschaltung und andere Peripherieschaltungen in einem MRAM-Bauteil;
2 zeigt eine vereinfachte und vergrößerte Magnetspeicherzelle mit magnetischen Schichten, die durch eine nicht-magnetische Schicht getrennt sind;
3 zeigt einen Graphen, der Hysterese-Eigenschaften der in 2 dargestellten Magnetspeicherzelle veranschaulicht;
4 zeigt ein anderes Ausführungsbeispiel für eine MRAM-Bauteil-Schaltung; und
5 zeigt eine gesamte MRAM-Bauteil-Schaltung mit vier Speicherbänken.
Detaillierte Beschreibung der bevorzugten Ausführungsformen
1 zeigt eine Speicherbankschaltung 10 und andere Peripherieschaltungen einschließlich einem Bit/Referenzleitungsselektor 11, einer Stellenleitungssteuerung 12, einem Selektor 13, und einer Komparatorschaltung 14. Diese Schaltungen werden auf einem Halbleiter- oder Glassubstrat ausgebildet. Obwohl in 1 eine einzige Speicherbank veranschaulicht ist, sollte ersichtlich sein, das ein MRAM-Bauteil, welches nachfolgend unter Bezugnahme auf 5 beschrieben wird, für eine höhere Speicherkapazität eine Vielzahl an Speicherbänken aufweist.
Die Speicherbank 10 weist Magnetspeicherzellen (Speicherzellen) 15–18 und Referenzspeicherzellen 19 und 20 auf. Speicherzellen 15–18 werden auf Schnittpunkten der Mess- oder Bitleitung 21–24 mit "Torque-" beziehungsweise Wort- oder Stellenleitungen 25 und 26, die senkrecht zu den Bitleitungen 21–24 angeordnet sind, platziert, während Referenz-Speicherzellen (Referenzzellen) 19 und 20 auf Schnittpunkten einer Referenzleitung 27 mit Stellenleitungen 25 und 26 angeordnet werden. Speicherzellen 15–18 und Referenzzellen 19 und 20 bilden dieselbe Zellenstruktur wie in 3 veranschaulicht, deren Details später beschrieben werden. Speicherzellen 15–18 und Referenzzellen 19 und 20 werden in Reihe zu den Transistoren 9 und 28–32 gekoppelt, die einen Stromfluss in den Speicherzellen 15–18 und den Referenzzellen 19 und 20 auf Masse oder eine gemeinsame Leitung 33 steuern. Wie in 1 zu sehen ist, hat die Speicherbank 10 eine einzige Referenzleitung und vier Bitleitungen. Es sind jeweils zwei Leitungen von vier Bitleitungen symmetrisch auf beiden Seiten der Referenzleitung angeordnet, wodurch jede Speicherzelle auf Bit- und Referenzleitungen nahe zum Substrat angeordnet ist. Ebenso enthält die Speicherbank 10 auf beiden Seiten der Referenzleitung zwei Bitleitungen, des Weiteren ist es möglich, andere Bitleitungen zur Vergrößerung der Speicherkapazität hinzuzufügen.
Die Bitleitungen 21–24 und die Referenzleitung 27 werden an die Schalttransistoren 34–38 gekoppelt, wobei der Selektor 11 bewirkt, dass jeweils ein Messstrom und ein Referenzstrom bereitgestellt werden. Eine Stellenleitungssteuerung 12 ordnet Stellenleitungen 25 und 26 benachbart zu den Speicherzellen an und koppelt die Leitungen 39–40 an die Transistoren 28–32. Transistoren 41 und 42 koppeln ansprechend auf ein Signal am Anschluss 43 die Bitleitungen 21 und 23 an nicht-invertierende Eingänge 44 und 45 von Komparatoren 46 und 47, während Transistoren 48 und 49 ansprechend auf ein Signal am Anschluss 50 die Bitleitungen 22 und 24 ebenso an die nicht-invertierenden Eingänge 44 und 45 der Komparatoren 46 und 47 koppeln. Ein Transistor 51 koppelt, gesteuert durch ein Signal an einem Anschluss 52, eine Referenzleitung 27 an invertierende Eingänge 53 und 54 der Komparatoren 46 und 47. Die Komparatoren 46 und 47 vergleichen Spannungen an den nicht-invertierenden Eingängen 44 und 45 mit Referenzspannungen an den invertierenden Eingängen 53 und 54, um Ausgangssignale O₀ und O₁ an Ausgabeanschlüssen 55 und 56 zu erzeugen.
Bei einem Betrieb zum Lesen der Zustände in den Zielzellen 15 und 17 sendet beispielsweise der Selektor 11 Einschaltsignale an Gate-Elektroden der Transistoren 34 und 36 und des Transistors 38, um jeweils die Bitleitungen 21 und 23 und die Referenzleitung 27 zu aktivieren. Als nächstes liefert die Leitungssteuerung 12 ein Einschaltsignal auf Leitung 39, um den Transistoren 28–32 ein Einschalten zu erlauben. In Folge dessen strömt ein Messstrom Is, der durch einen Pfeil 57 gekennzeichnet ist, von einer Stromversorgungsleitung 58 durch den Transistor 34, die Zielzelle 15 und den Transistor 28 an die gemeinsame Leitung 33, während ein Messstrom Is', der durch einen Pfeil 59 gekennzeichnet ist, von der Stromversorgungsleitung 58 durch den Transistor 36, die Zielzelle 17 und den Transistor 30 zu der gemeinsamen Leitung 33 strömt. So wie die Messströme Is und Is' wird ein Referenzstrom Ir, der durch einen Pfeil 60 ausgedrückt wird, von der Stromversorgungsleitung 58 über den Transistor 38, die Referenzzelle 19 und den Transistor 32 an die gemeinsame Leitung 33 zugeführt. Die Messströme Is und Is' erzeugen Spannungsabfälle über die Zielzellen 15 und 17, welche an nicht-invertierende Eingänge 44 und 45 der Komparatoren 46 und 47 angelegt werden, nachdem die Transistoren 41 und 42 eingeschaltet werden. Des Weiteren erzeugt ein Referenzstrom Ir einen Spannungsabfall über die Referenzzelle 19, der durch den Transistor 51 an beide in vertierende Eingänge 53 und 54 der Komparatoren 46 und 47 geleitet wird. Die Komparatoren 46 und 47 vergleichen Spannungswerte an den nicht-invertierenden und invertierenden Eingängen. Der Komparator 46 liefert beispielsweise ein Hochspannungssignal an den Ausgabeanschluss 55, wenn der Spannungsabfall über die Zielzelle 15 größer als der der Referenzzelle 19 ist; ansonsten wird eine Niederspannung am Ausgangsanschluss 55 ausgegeben.
Eine Gate-Spannung, die an den Transistor 38 vom Leitungsselektor 11 angelegt wird, steuert den Referenzstrom Ir. Angenommen eine Magnetspeicherzelle erzeugt eine Maximalspannung Vmax bei einem antiparallelen Zustand und eine Minimalspannung Vmin bei einem parallelen Zustand, dann stellt der Referenzstrom Ir eine Referenzspannung Vref ein, die über eine Referenzmagnetzelle hinweg erzeugt wird, um die halbe Spannung zwischen Vmax und Vmin zu erlangen; das heißt Vref = (Vmax + Vmin)/2
Um Zustände in Zielzellen 15 zu schreiben, schaltet der Leitungsselektor 11 beispielsweise einen Transistor 61 ein, und ein Einschaltsignal wird an den Anschluss 43 geliefert, um den Transistor 41 einzuschalten, was es erlaubt, die Bitleitung 21 zu aktivieren. Gleichzeitig schaltet eine Bitleitungsprogrammsteuerung 62 einen Transistor 63 ein. Dann strömt der Bitstrom Ib, der durch einen Pfeil 64 gekennzeichnet ist, von der Stromversorgungsleitung 58 durch den Transistor 61, die Bitleitung 21, den Transistor 41 und den Transistor 63 zur gemeinsamen Leitung 33. Des Weiteren aktiviert die Leitungssteuerung 12 die Stellenlei tung 25, um einen Stellenstrom Ib bereitzustellen, der durch einen Pfeil 65 gekennzeichnet ist. Der Bitstrom Ib und der Stellenstrom Id erzeugen jeweils Magnetfelder. Diese Magnetfelder werden an der Zielzelle 15 kombiniert. Die Kombination aus Magnetfeldern von Ib und Id ist ausreichend, um die Magnetisierungsvektoren in der Zielzelle 15 umzuschalten, jedoch sind hinsichtlich anderer Zellen 16–18 die individuellen Magnetfelder geringer als die Magnetfelder, die für die Änderung der Magnetisierungsrichtung in einer Speicherzelle erforderlich sind. Zumindest der Bitstrom oder der Stellenstrom muss umkehrbar sein, um die zwei unterschiedlichen Zustände in der ausgewählten Zielzelle zu speichern. In diesem Ausführungsbeispiel handhabt die Stellenleitungssteuerung 12 die Richtungen des Stellenstroms Id. Während eines Programmmodus zieht die Stellenleitungssteuerung 12 die Leitungen 39 und 40 auf einen niedrigen Pegel, was die Transistoren 28–32 abschaltet. Ebenso werden die Komparatoren 46 und 47 abgeschaltet und es strömt während eines Programmmodus kein Strom durch die Referenzleitung 23.
Die 2 und 3 zeigen eine räumliche Darstellung einer vereinfachten und vergrößerten Speicherzellenstruktur 70 und der Hysterese-Eigenschaften 75 der Speicherzelle 70 aus 2. Es ist ersichtlich, dass andere Arten an Magnetspeicherzellen für das Speicherbauteil verwendet werden können. Die Speicherzelle 70 hat drei Schichten, umfassend eine erste und zweite magnetische Schicht 71 und 72, die durch eine nicht-magnetische Schicht 73 getrennt sind. Bei der ersten und zweiten magnetischen Schicht 71 und 72 wird jeweils magnetisches Material verwendet, wie beispielsweise CoFe und NiFeCo. Die Magnetisierungsvektoren in der ersten magnetischen Schicht 71 werden beispielsweise magnetisch durch eine antiferromagnetische Schicht (nicht dargestellt) festgelegt, welche angrenzend an Schicht 71 angeordnet wird. Die zweite magnetische Schicht 72, welche magnetisch frei ist, wechselt Magnetisierungsvektoren ansprechend auf ein externes Magnetfeld. Die nicht-magnetische Schicht 73 wird beispielsweise aus einem Isolationsmaterial, wie beispielsweise Al₂O₃ ausgebildet und hat eine Dicke von ungefähr 30 Å. Die dünne Dicke erlaubt, dass die nicht-magnetische Schicht 73 eine Tunnelverbindung zwischen der ersten und zweiten magnetischen Schicht 71 und 72 ausbildet, über die ein Tunnelstrom strömt. Wie in 3 zu sehen ist, verändert sich ein magnetischer Widerstand der Speicherzelle entsprechend der Magnetisierungsrichtungen in der zweiten magnetischen Schicht 72, was einen Tunnelstrom in der nicht-magnetischen Tunnelschicht 73 dazu veranlasst, sich zu verändern. Die magnetischen Schichten wären mit einem Muster zu versehen, so dass sie im Wesentlichen die Magnetisierung ausrichten, wie in US-Patent Nr. 5,757,695 dargestellt.
Erneut Bezug nehmend auf 3 kennzeichnet die Abszisse der 3 eine Richtung und eine Stärke eines Magnetfelds, das an die Speicherzelle 70 angelegt wird. Die Ordinate repräsentiert den magnetischen Widerstand der Speicherzelle 70. Angenommen die Speicherzelle 70 befindet sich im Zustand, dass die Magnetisierungsvektoren in den Schichten 71 und 72 ohne externes Magnetfeld in den parallelen Zustand (dieselbe Richtung) zeigen, ändert sich das externe Magnetfeld auf einen Wert H1 unter Verschiebung nach rechts entlang der Abszisse. Wie durch die Kennlinie 76 dargestellt, werden die Magnetisierungsvektoren in der zweiten magnetischen Schicht 72 (magnetisch frei) am Magnetfeld H1 nach links umgeschaltet und die Magnetisierungsvektoren in den Schichten 71 und 72 werden in den antiparallelen Zustand (entgegengesetzte Richtungen), wie durch die Pfeile 77 gekennzeichnet, ausgerichtet. In Folge dessen erhöht sich ein magnetischer Widerstand der Speicherzelle 70 von R um ΔR als nächstes werden beim Verändern des Magnetfeldes von H1, wie durch die Kurve 78 dargestellt, die Magnetisierungsvektoren in der zweiten magnetischen Schicht 72 an einem Magnetfeld H2 nach rechts umgeschaltet. In Folge dessen wird der magnetische Widerstand R um ΔR abgesenkt und die Magnetisierungsvektoren in den Schichten 71 und 72 zeigen in die parallele Richtung, wie durch die Pfeile 79 gekennzeichnet. Ein Beispiel der Speicherzellenstruktur ist in US-Patent Nr. 5,768,181 dargestellt.
Sich nun 4 zuwendend, ist ein anderes Ausführungsbeispiel eines Array 80 aus Zellen ähnlich zur Zelle 70 aus 2 veranschaulicht, wobei die Zellen in Reihen und Spalten ausgerichtet sind. Der Einfachheit halber sind nur vier Zellen 81 bis 84 veranschaulicht, aber es ist ersichtlich, dass jede gewünschte Anzahl an Zellen verwendet werden kann, die praktisch hergestellt werden kann. Es ist eine Vielzahl an Dioden 85 bis 88 vorgesehen, wobei jede jeweils einer Zelle 81 bis 84 zugeordnet ist. In diesem Ausführungsbeispiel ist ein Anschluss der zugeordneten Diode der unteren oder oberen magnetischen Schicht der zugehörigen Zelle mittels eines elektrisch leitenden Abschnittes verbunden, der Material, wie beispielsweise eine leitende Schicht oder Lötzinn, enthalten kann oder die Dioden können in eine Substratschicht oder eine obere Schicht integriert sein und mit dem leitenden Abschnitt als einem Abschnitt der Diode ausgebildet werden. Ein zweiter Anschluss der Diode ist mit einer Messleitung verbunden und die andere der ersten und zweiten magnetischen Schicht der Zelle ist mit einer Wortleitung verbunden, wie in US-Patent Nr. 5,734,605 dargestellt.
In 4 weist die Zelle 81 eine magnetische Schicht auf, die mit einem Anschluss der Diode 85 verbunden ist und die andere magnetische Schicht ist mit einer Bitleitung B₀ verbunden. Der zweite Anschluss der Diode 85 ist mit einer Wortleitung Wo verbunden. Folglich ist die Zelle 81 einzigartig durch Auswählen der Bitleitung B₀ und der Wortleitung W₀ adressiert. Jede Veränderung des Widerstandes der Zelle 81 kann leicht und schnell durch Verbinden eines Messgeräts zwischen der Bitleitung B₀ und der Wortleitung Wo gemessen werden. Um die Zelle 81 auszuwählen, ist die Diode 85 vorwärts vorgespannt. Wenn die Diode 85 einmal vorwärts vorgespannt ist, strömt Strom von der Bitleitung B₀ über die Zelle 81 und die Diode 85 zur Wortleitung Wo. Alle anderen Dioden 86–88 sind rückwärts vorgespannt. Infolgedessen strömt kein Strom durch die Zelle 82–84.
5 zeigt eine gesamte MRAM-Schaltung 90, welche Speicherbänke 91–94, eine Bit/Referenzleitungssteuerung 95, eine Stellenleitungssteuerung 96, einen Selektor 97 und eine Komparatorschaltung 98 umfasst. Diese Schaltungen werden auf einem Halbleiter- oder Glassubstrat hergestellt. Die MRAM-Schaltung 90 hat vier Speicherbänke 91–94. Es sollte ersichtlich sein, dass mehrere Speicherbänke bei Erfordernis einer höheren Speicherkapazität errichtet werden können. Nachfolgend wird nur die Speicherbank 91 beschrieben, weil die Speicherbänke 92–94 dieselbe Schaltungsstruktur und die gleiche Funktion wie die Speicherbank 91 aufweisen.
Die Speicherbank 91 enthält eine einzige Referenzleitung R.LEITUNG0 und einhundertachtundzwanzig Bitleitungen B.LEITUNG0–B.LEITUNG127, welche in vier Gruppen unterteilt sind, d.h. eine erste Gruppe für die Bitleitungen B.LEITUNG0–B.LEITUNG31, eine zweite Gruppe für die Bitleitungen B.LEITUNG32–B.LEITUNG63, eine dritte Gruppe für die Bitleitungen B.LEITUNG64–B.LEITUNG95 und eine vierte Gruppe für die Bitleitungen B.LEITUNG96–B.LEITUNG127. Die erste und zweite Gruppe und die dritte und vierte Gruppe sind symmetrisch und physikalisch auf beiden Seiten der Referenzleitung R.LEITUNG0 auf einem Substrat angeordnet. Die magnetischen Speicherzellen sind auf Schnittpunkten der Bitleitungen B.LEITUNG0–B.LEITUNG127 mit den Stellenleitungen D.LEITUNG0–D.LEITUNG N angeordnet, während Referenzmagnetspeicherzellen auf Schnittpunkten der Referenzleitung R.LEITUNG0 mit den Stellenleitungen D.LEITUNG0–D.LEITUNG N angeordnet sind. Jede Speicherzelle, beispielsweise eine Zelle 101, ist an einen Transistor 105 gekoppelt, welcher ansprechend auf ein Signal an der Wortleitung W.LEITUNG0 einen Messstrom, der von der Bitleitung B.LEITUNG0 an die Zelle 101 zugeführt wird, um. Wie vorstehend in Verbindung mit 4 erwähnt, ist der Transistor 105 gegen eine Diode austauschbar.
Beim Lesebetriebsmodus wird eine Bitleitung in jeder Gruppe ausgewählt und aktiviert, um magnetische Zustände in einer Zielzelle zu lesen. Wenn beispielsweise die Leitungssteuerung 95 die Bitleitungen B.LEITUNG0 in der ersten Gruppe, B.LEITUNG32 in der zweiten Gruppe, B.LEITUNG64 in der dritten Gruppe und B.LEITUNG96 in der vierten Gruppe auswählt und gleichzeitig die Leitungssteuerung 96 ein Einschaltsignal auf der Wortleitung W.LEITUNG0 sendet. Dann werden die Zielzellen 101–104 aktiviert, um darin jeweils Messströme bereitzustellen. Gleichzeitig mit der Aktivierung der Bitleitungen liefert die Leitungssteuerung 95 einen Referenzstrom in die Referenzleitung R.LEITUNG0, um eine Referenzspannung über eine Referenzspeicherzelle 106 zu erzeugen. Spannungsabfälle über die Zielzellen 101–104 und die Referenzspannung werden über den Selektor 97 an die Komparatoren 111–114 angelegt. Ein Spannungsabfall über die Zielzelle 101 wird beispielsweise in. den Selektor 97 mittels der Bitleitung B.LEITUNG0 eingeleitet, während die Referenzspannung über die Referenzleitung R.LEITUNG0 an den Selektor 97 geliefert wird. Der Selektor 97 verbindet die Bitleitung B.LEITUNG0 und die Referenzleitung R.LEITUNG0 jeweils mit dem nicht-invertierenden Eingang 115 und dem invertierenden Eingang 116 des Komparators 111. Der Komparator 111 evaluiert schließlich die Spannungen an beiden Eingängen um ein Ausgangssignal O₀ an einem Ausgabeanschluss 117 zu setzen.
Derselbe Prozess wie der Obige für die erste Gruppe, funktioniert bei der zweiten, dritten und vierten Gruppe ebenso und erlaubt den Komparatoren 118–119 jeweils, Ausgabesignale O₁–O₃ an Ausgabeanschlüssen 118–120 bereitzustellen. Des Weiteren funktionieren Speicherbänke 92–94 wie die Speicherbank 91, wodurch als Ergebnis Ausgabesignale O₄–O₁₅ geliefert werden. Dementsprechend liefert das Speicherbauteil 90, welches vier Speicherbänke hat, wobei jede Bank vier Gruppen enthält, gleichzeitig sechzehn Ausgaben.
Somit wurde ein neues und verbessertes MRAM-Bauteil vollständig offenbart, welches Speicherbänke auf einem Substrat zuordnet, wobei jede Speicherbank Bitleitungen und Referenzleitungen enthält, auf denen Magnetspeicherzellen und Referenzspeicherzellen angeordnet sind.
Diese Zellen haben sehr dünne Schichten. Im Allgemeinen ist es sehr schwierig die Breite der Schichten über das gesamte Substrat einheitlich zu steuern, damit alle Zellen dieselben Hysterese-Eigenschaftskennlinien aufweisen. Bei diesem MRAM-Bauteil werden in jeder Speicherbank Bitleitungen auf beiden Seiten der Referenzleitung angeordnet. Dieses Merkmal stellt eine stabile Lesefunktion bereit, weil eine Zielzelle, die nahe einer Referenzzelle ist, ausgewählt und aktiviert wird, und beide Zellen im Wesentlichen dieselben Hysterese-Eigenschaften aufweisen.

Claims

Magnet-RAM-Array (10) ("RAM = Random Access Memory"/Speicher mit wahlfreiem Zugriff), umfassend: ein Halbleitersubstrat, auf dem das Magnet-RAM-Array gebildet ist; eine Mehrzahl von Speicherzellen (15–18); und Referenz-Magnetspeicherzellen (19, 20), die auf einer Referenzleitung (27) liegen, die elektrisch leitfähig ist, wobei das Magnet-RAM-Array (10) dadurch gekennzeichnet ist, dass die Speicherzellen auf beiden Seiten der Referenzleitung angeordnet sind.
Magnet-RAM-Array nach Anspruch 1, das weiterhin aufweist: eine Mehrzahl von Gruppen aus ersten Leitungen, jede mit einer Mehrzahl erster Leitungen (21–24), die parallel angeordnet und elektrisch leitfähig sind; eine Mehrzahl zweiter Leitungen (25, 26), die senkrecht zu der Mehrzahl erster Leitungen angeordnet und elektrisch leitfähig sind, wobei jeweils eine aus der Mehrzahl von Speicherzellen auf jedem Schnittpunkt der ersten Leitungen und der zweiten Leitungen angeordnet und elektrisch mit einer ersten Leitung an dem Schnittpunkt gekoppelt ist; dadurch gekennzeichnet, dass die Referenzleitung (27) zu der Mehrzahl von ersten Leitungen parallel und elektrisch leitfähig ist, wobei jeweils eine der Mehrzahl von Referenz-Magnetspeicherzellen auf jedem Schnittpunkt der Referenzleitung und der Mehrzahl von zweiten Leitungen angeordnet und elektrisch mit der Referenzleitung gekoppelt ist, wobei jede Magnetspeicherzelle und jede Referenz-Magnetspeicherzelle magnetische Schichten (71, 72) aufweist, die durch eine nicht-magnetische Schicht getrennt sind.
Magnet-RAM-Array nach Anspruch 2, das weiterhin eine Mehrzahl von Komparatoren (46, 47) aufweist, wobei jeder Komparator einen ersten Eingang (44, 45), einen zweiten Eingang (53, 54) und einen Ausgang (55, 56) aufweist, wobei der erste Eingang an die Mehrzahl von ersten Leitungen in jeder Gruppe aus ersten Leitungen gekoppelt ist und der zweite Eingang an die Referenzleitung gekoppelt ist.
Magnet-RAM-Array nach Anspruch 3, das weiterhin einen Leitungsselektor (11) zum elektrischen Verbinden des ersten Eingangs mit einer aus der Mehrzahl von ersten Leitungen der jeweiligen Gruppe aus ersten Leitungen aufweist.
Magnet-RAM-Array nach Anspruch 2, das weiterhin eine Mehrzahl von Schaltern (34–37) und eine Mehrzahl von Referenzschaltern (38) aufweist, wobei jeder Schalter mit jeder Magnetspeicherzelle verbunden ist, was das Fließen eines Stromes in der jeweiligen Magnetspeicherzelle ermöglicht, und wobei jeder Referenzschalter mit jeder Referenz-Magnetspeicherzelle verbunden ist, was ein Fließen eines Refe renzstromes in der jeweiligen Referenz-Magnetspeicherzelle ermöglicht.
Magnet-RAM-Array nach Anspruch 2, das weiterhin einen zweiten Leitungscontroller (12) zum Aktivieren einer der Mehrzahl von zweiten Leitungen aufweist.
Magnet-RAM-Vorrichtung nach Anspruch 1, die weiterhin eine Mehrzahl von Speicherarrays (90) umfasst, wobei jedes Speicherarray eine Mehrzahl von Speicherbänken (91–94) umfasst, wobei jede Speicherbank die Mehrzahl von Magnetspeicherzellen (15–18) aufweist.
Magnet-RAM-Vorrichtung nach Anspruch 7, wobei jede Speicherbank eine Mehrzahl von Magnetspeicherzellen (15–18) aufweist, die auf Schnittpunkten der ersten Leitungen (21–24) und der zweiten Leitungen (25, 26), die senkrecht zu den ersten Leitungen sind, angeordnet sind, wobei die ersten und die zweiten Leitungen elektrisch leitfähig sind und jede Magnetspeicherzelle elektrisch an eine erste Leitung an jeder Schnittstelle gekoppelt ist, und wobei die Mehrzahl von Referenz-Magnetspeicherzellen (19, 20) auf Schnittpunkten einer Referenzleitung, die parallel mit den zweiten Leitungen ist, und den zweiten Leitungen angeordnet sind, wobei die Referenzleitung elektrisch leitfähig ist und jede Referenz-Magnetspeicherzelle elektrisch mit der Referenzleitung auf jedem Schnittpunkt gekoppelt ist; ein erster Controller (46), der an die Mehrzahl von ersten Leitungen und die Referenzleitung gekoppelt ist, um eine aus der Mehrzahl von ersten Leitungen und die Referenzleitung in jeder Speicherbank zu aktivieren; ein zweiter Controller, der an die Mehrzahl von zweiten Leitungen gekoppelt ist, um eine aus der Mehrzahl von zweiten Leitungen zu aktivieren; ein Leitungsselektor (11) zum Auswählen der einen aus der Mehrzahl von ersten Leitungen in jeder Speicherbank; und eine Mehrzahl von Komparatoren (46, 47), wobei jeder Komparator einen ersten Eingang (44, 45), einen zweiten Eingang (53, 54) und einen Ausgang (55, 56) aufweist, wobei der erste Eingang an die eine aus der Mehrzahl von ersten Leitungen gekoppelt ist und der zweite Komparator an die Referenzleitung gekoppelt ist.
Magnet-RAM-Vorrichtung nach Anspruch 8, wobei die Magnet-Speicherzelle eine erste magnetische Schicht (71), eine zweite magnetische Schicht (72) und eine nicht-magnetische Schicht (73), die sich sandwichartig zwischen der ersten und der zweiten magnetischen Schicht befindet, aufweist, wobei die erste magnetische Schicht elektrisch mit der ersten Leitung verbunden ist.
Magnet-RAM-Array nach Anspruch 9, das weiterhin eine Mehrzahl von Schaltern (28–30) aufweist, wobei jeder Schalter mit jeder zweiten Leitung verbunden ist, um die zweite Schicht jedes Magnetspeichers mit einer gemeinsamen Leitung (33) elektrisch zu koppeln.