JP5138056B2 - 薄膜磁性体記憶装置 - Google Patents

Description

この発明は、薄膜磁性体記憶装置に関し、より特定的には、磁気トンネル接合（ＭＴＪ：Magnetic Tunneling Junction）を有するメモリセルを備えたランダムアクセスメモリに関する。

低消費電力で不揮発的なデータの記憶が可能な記憶装置として、ＭＲＡＭ（Magnetic Random Access Memory）デバイスが注目されている。ＭＲＡＭデバイスは、半導体集積回路に形成された複数の薄膜磁性体を用いて不揮発的なデータ記憶を行ない、薄膜磁性体の各々に対してランダムアクセスが可能な記憶装置である。

特に、近年では磁気トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）を利用した薄膜磁性体をメモリセルとして用いることによって、ＭＲＡＭ装置の性能が飛躍的に進歩することが発表されている。磁気トンネル接合を有するメモリセルを備えたＭＲＡＭデバイスについては、“A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell”, ISSCC Digest of Technical Papers, TA7.2, Feb. 2000.および“Nonvolatile RAM based on Magnetic Tunnel Junction Elements”, ISSCC Digest of Technical Papers, TA7.3, Feb. 2000.等の技術文献に開示されている。

図８８は、磁気トンネル接合部を有するメモリセル（以下、単に「ＭＴＪメモリセル」とも称する）の構成を示す概略図である。

図８８を参照して、ＭＴＪメモリセルは、記憶データのデータレベルに応じて抵抗値が変化する磁気トンネル接合部ＭＴＪと、アクセストランジスタＡＴＲとを備える。アクセストランジスタＡＴＲは、電界効果トランジスタで形成され、磁気トンネル接合部ＭＴＪと接地電圧Ｖｓｓとの間に結合される。

ＭＴＪメモリセルに対しては、データ書込を指示するためのライトワード線ＷＷＬと、データ読出を指示するためのリードワード線ＲＷＬと、データ読出時およびデータ書込時において記憶データのレベルに対応した電気信号を伝達するためのデータ線であるビット線ＢＬとが配置される。

図８９は、ＭＴＪメモリセルからのデータ読出動作を説明する概念図である。
図８９を参照して、磁気トンネル接合部ＭＴＪは、一定方向の固定磁界を有する磁性体層（以下、単に「固定磁気層」とも称する）ＦＬと、自由磁界を有する磁性体層（以下、単に「自由磁気層」とも称する）ＶＬとを有する。固定磁気層ＦＬおよび自由磁気層ＶＬとの間には、絶縁体膜で形成されるトンネルバリアＴＢが配置される。自由磁気層ＶＬにおいては、記憶データのレベルに応じて、固定磁気層ＦＬと同一方向の磁界および固定磁気層ＦＬと異なる方向の磁界のいずれか一方が不揮発的に書込まれる。

データ読出時においては、アクセストランジスタＡＴＲがリードワード線ＲＷＬの活性化に応じてターンオンされる。これにより、ビット線ＢＬ〜磁気トンネル接合部ＭＴＪ〜アクセストランジスタＡＴＲ〜接地電圧Ｖｓｓの電流経路に、図示しない制御回路から一定電流として供給されるセンス電流Ｉｓが流れる。

磁気トンネル接合部ＭＴＪの抵抗値は、固定磁気層ＦＬと自由磁気層ＶＬとの間の磁界方向の相対関係に応じて変化する。具体的には、固定磁気層ＦＬの磁界方向と自由磁気層ＶＬに書込まれた磁界方向とが同一である場合には、両者の磁界方向が異なる場合に比べて磁気トンネル接合部ＭＴＪの抵抗値は小さくなる。

したがって、データ読出時においては、センス電流Ｉｓによって磁気トンネル接合部ＭＴＪで生じる電圧変化は、自由磁気層ＶＬに記憶された磁界方向に応じて異なる。これにより、ビット線ＢＬを一旦所定電圧にプリチャージした状態とした後にセンス電流Ｉｓの供給を開始すれば、ビット線ＢＬの電圧レベル変化の監視によってＭＴＪメモリセルの記憶データのレベルを読出すことができる。

図９０は、ＭＴＪメモリセルに対するデータ書込動作を説明する概念図である。
図９０を参照して、データ書込時においては、リードワード線ＲＷＬは非活性化され、アクセストランジスタＡＴＲはターンオフされる。この状態で、自由磁気層ＶＬに磁界を書込むためのデータ書込電流がライトワード線ＷＷＬおよびビット線ＢＬにそれぞれ流される。自由磁気層ＶＬの磁界方向は、ライトワード線ＷＷＬおよびビット線ＢＬをそれぞれ流れるデータ書込電流の向きの組合せによって決定される。

図９１は、データ書込時におけるデータ書込電流の方向と磁界方向との関係を説明する概念図である。

図９１を参照して、横軸で示される磁界Ｈｘは、ライトワード線ＷＷＬを流れるデータ書込電流によって生じる磁界Ｈ（ＷＷＬ）の方向を示す。一方、縦軸に示される磁界Ｈｙは、ビット線ＢＬを流れるデータ書込電流によって生じる磁界Ｈ（ＢＬ）の方向を示す。

自由磁気層ＶＬに記憶される磁界方向は、磁界Ｈ（ＷＷＬ）とＨ（ＢＬ）との和が図中に示されるアステロイド特性線の外側の領域に達する場合においてのみ、新たに書込まれる。すなわち、アステロイド特性線の内側の領域に相当する磁界が印加された場合においては、自由磁気層ＶＬに記憶される磁界方向は更新されない。

したがって、磁気トンネル接合部ＭＴＪの記憶データを書込動作によって更新するためには、ライトワード線ＷＷＬとビット線ＢＬとの両方に電流を流す必要がある。磁気トンネル接合部ＭＴＪに一旦記憶された磁界方向すなわち記憶データは、新たなデータ書込が実行されるまでの間不揮発的に保持される。

データ読出時においても、ビット線ＢＬにはセンス電流Ｉｓが流れる。しかし、センス電流Ｉｓは一般的に、上述したデータ書込電流よりは１〜２桁程度小さくなるように設定されるので、センス電流Ｉｓの影響によりデータ読出時においてＭＴＪメモリセルの記憶データが誤って書換えられる可能性は小さい。

上述した技術文献においては、このようなＭＴＪメモリセルを半導体基板上に集積して、ランダムアクセスメモリであるＭＲＡＭデバイスを構成する技術が開示されている。

ロイ・ショイアーライン（Roy Scheuerline)他６名、"各セルにＦＥＴスイッチおよび磁気トンネル接合を用いた、１０ｎｓ読出・書込の不揮発メモリアレイ(A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell)",（米国），２０００年米国電気電子学会国際固体回路会議・技術論文集ＴＡ７．２（2000 IEEE ISSCC Digest of Technical Papers, TA7.2），ｐ．１２８−１２９。

図９２は、行列状に集積配置されたＭＴＪメモリセルを示す概念図である。
図９２を参照して、半導体基板上に、ＭＴＪメモリセルを行列状に配置することによって、高集積化されたＭＲＡＭデバイスを実現することができる。図９２においては、ＭＴＪメモリセルをｎ行×ｍ列（ｎ，ｍ：自然数）に配置する場合が示される。

既に説明したように、各ＭＴＪメモリセルに対して、ビット線ＢＬ、ライトワード線ＷＷＬおよびリードワード線ＲＷＬを配置する必要がある。したがって、行列状に配されたｎ×ｍ個のＭＴＪメモリセルに対して、ｎ本のライトワード線ＷＷＬ１〜ＷＷＬｎおよびリードワード線ＲＷＬ１〜ＲＷＬｎと、ｍ本のビット線ＢＬ１〜ＢＬｍとを配置する必要がある。すなわち、読出動作と書込動作とのそれぞれに対応して独立したワード線を設ける構成が必要となる。

図９３は、半導体基板上に配置されたＭＴＪメモリセルの構造図である。
図９３を参照して、半導体主基板ＳＵＢ上のｐ型領域ＰＡＲにアクセストランジスタＡＴＲが形成される。アクセストランジスタＡＴＲは、ｎ型領域であるソース／ドレイン領域１１０，１２０とゲート１３０とを有する。ソース／ドレイン領域１１０は、第１の金属配線層Ｍ１に形成された金属配線を介して接地電圧Ｖｓｓと結合される。ライトワード線ＷＷＬには、第２の金属配線層Ｍ２に形成された金属配線が用いられる。また、ビット線ＢＬは第３の金属配線層Ｍ３に設けられる。

磁気トンネル接合部ＭＴＪは、ライトワード線ＷＷＬが設けられる第２の金属配線層Ｍ２とビット線ＢＬが設けられる第３の金属配線層Ｍ３との間に配置される。アクセストランジスタＡＴＲのソース／ドレイン領域１２０は、コンタクトホールに形成された金属膜１５０と、第１および第２の金属配線層Ｍ１およびＭ２と、バリアメタル１４０とを介して、磁気トンネル接合部ＭＴＪと電気的に結合される。バリアメタル１４０は、磁気トンネル接合部ＭＴＪと金属配線との間を電気的に結合するために設けられる緩衝材である。

既に説明したように、ＭＴＪメモリセルにおいては、リードワード線ＲＷＬはライトワード線ＷＷＬとは独立の配線として設けられる。また、ライトワード線ＷＷＬおよびビット線ＢＬは、データ書込時において所定値以上の大きさの磁界を発生させるためのデータ書込電流を流す必要がある。したがって、ビット線ＢＬおよびライトワード線ＷＷＬは金属配線を用いて形成される。

一方、リードワード線ＲＷＬは、アクセストランジスタＡＴＲのゲート電圧を制御するために設けられるものであり、電流を積極的に流す必要はない。したがって、集積度を高める観点から、リードワード線ＲＷＬは、独立した金属配線層を新たに設けることなく、ゲート１３０と同一の配線層において、ポリシリコン層やポリサイド構造などを用いて形成されていた。

このように、データ読出およびデータ書込に必要な配線が多いことから、ＭＴＪメモリセルを半導体基板上に集積し配置する場合において、これらの配線の配置スペースとの関係でセルサイズが大型化してしまう問題点があった。

また、ＭＴＪメモリセルの集積化を図るには、配線のピッチを小さくしたり配線層数を多くする必要があり、プロセス工程の複雑化に起因する製造コストの上昇を招いていた。

さらに、配線数および配線層数が多いことから、ワード線とビット線との交点の各々にＭＴＪメモリセルを配置する、いわゆるクロスポイント配置を採用せざるを得ないため、データ読出およびデータ書込の動作マージンを十分に確保することが困難であった。

また、データ書込時において、ビット線ＢＬに比較的大きなデータ書込電流を流す必要があり、かつ書込データのレベルに応じて、このデータ書込電流の方向を制御する必要がある。このため、データ書込電流を制御するための回路が複雑化するという問題点もあった。

この発明は、このような問題点を解決するためになされたものであって、この発明の目的は、ＭＴＪメモリセルを有するＭＲＡＭデバイスにおいて、メモリアレイ全体に配置される配線数を削減して、ＭＲＡＭデバイスの高集積化を図ることである。

この発明の他の目的は、いわゆる折返し型ビット線構成を適用することによって、ＭＲＡＭデバイスのデータ読出および書込動作の安定性を向上することである。

この発明のさらに他の目的は、データ書込電流を供給するための制御回路の構成を簡素化して、ＭＲＡＭデバイスのチップ面積を削減することである。

この発明による薄膜磁性体記憶装置は、行列状に配置された複数の磁性体メモリセルを有するメモリアレイを備え、複数の磁性体メモリセルの各々は、第１および第２のデータ書込電流によって書き込まれる記憶データのレベルに応じて抵抗値が変化する記憶部と、データ読出時において記憶部にデータ読出電流を通過させるためのメモリセル選択ゲートとを含み、磁性体メモリセルの行に対応して設けられ、データ読出時において、行選択結果に応じて対応するメモリセル選択ゲートを作動させるための複数の読出ワード線と、磁性体メモリセルの列に対応して設けられ、データ書込時およびデータ読出時において第１のデータ書込電流およびデータ読出電流をそれぞれ流すための複数のデータ線と、行に対応して設けられ、データ書込時において第２のデータ書込電流を流すために行選択結果に応じて選択的に活性化される複数の書込ワード線と、行および列のいずれかに対応して設けられ、データ読出時に用いる基準電圧を供給するための複数の基準電圧配線とをさらに備え、隣接する磁性体メモリセルは、複数の書込ワード線、複数の読出ワード線、複数のデータ線および複数の基準電圧配線のうちの少なくとも１つのうちの対応する１本を共有する。

この発明の他の局面による薄膜磁性体記憶装置は、行列状に配置された複数の磁性体メモリセルを有するメモリアレイを備え、複数の磁性体メモリセルの各々は、第１および第２のデータ書込電流によって書き込まれる記憶データのレベルに応じて抵抗値が変化する記憶部と、データ読出時において記憶部にデータ読出電流を通過させるためのメモリセル選択ゲートとを含み、磁性体メモリセルの行に対応して設けられ、データ読出時において行選択結果に応じて対応するメモリセル選択ゲートを作動させるための複数の読出ワード線と、磁性体メモリセルの列に対応して設けられ、データ書込時およびデータ読出時において第１のデータ書込電流およびデータ読出電流をそれぞれ流すための複数のデータ線と、行に対応して設けられ、データ書込時において第２のデータ書込電流を流すために行選択結果に応じて選択的に活性化される複数の書込ワード線と、データ読出に用いる基準電圧と書込ワード線とを結合するための複数のワード線電流制御回路とをさらに備え、隣接する磁性体メモリセルは、複数の書込ワード線、複数の読出ワード線および複数のデータ線のうちの少なくとも１つのうちの対応する１本を共有する。

好ましくは、隣接する磁性体メモリセルは、対応する書込ワード線およびデータ線のうちの記憶部からより遠い一方を共有し、書込ワード線およびデータ線のうちの一方は、書込ワード線および信号配線のうちの他方よりも大きい断面積を有する。

また好ましくは、書込ワード線およびデータ線のうちの一方は、書込ワード線およびデータ線のうちの他方よりも、エレクトロマイグレーション耐性の大きい材質で形成される。

あるいは好ましくは、列方向に隣接する磁性体メモリセルは、複数の書込ワード線のうちの対応する１本を共有し、複数のデータ線のうちの２本ずつは、データ読出時においてデータ線対を構成し、同一の読出ワード線によって選択される複数個の磁性体メモリセルは、データ線対を構成する２本のデータ線の一方ずつとそれぞれ接続され、データ読出電
流は、列選択結果に対応するデータ線対を構成する２本のデータ線の各々に対して供給される。

また好ましくは、列方向に隣接する磁性体メモリセルは、複数の読出ワード線のうちの対応する１本を共有し、複数のデータ線のうちの２本ずつは、データ書込時においてデータ線対を構成し、同一の書込ワード線によって選択される複数個の磁性体メモリセルは、データ線対を構成する２本のデータ線の一方ずつとそれぞれ接続され、第１のデータ書込電流は、列選択結果に対応するデータ線対を構成する２本のデータ線のそれぞれに対して、互いに逆方向の電流として供給される。

あるいは好ましくは、複数のデータ線のうちの２本ずつは、データ読出時およびデータ書込時においてデータ線対を構成し、同一の読出ワード線および同一の書込ワード線によってそれぞれ選択される複数個の磁性体メモリセルは、データ線対を構成する２本のデータ線の一方ずつとそれぞれ接続され、データ読出電流は、列選択結果に対応するデータ線対を構成する２本のデータ線の各々に対して供給され、第１のデータ書込電流は、２本のデータ線のそれぞれに対して、互いに逆方向の電流として供給される。
さらに好ましくは、データ書込時において、データ線対を構成する２本のデータ線同士を電気的に結合するためのスイッチ回路と、データ書込時において、列選択結果に対応するデータ線対を構成する２本のデータ線のそれぞれに対して、第１および第２の電圧の一方ずつを供給するデータ書込回路とをさらに備える。

この発明のさらに他の局面による薄膜磁性体記憶装置は、行列状に配置された複数の磁性体メモリセルを有するメモリアレイを備え、複数の磁性体メモリセルの各々は、第１および第２のデータ書込電流によって書き込まれる記憶データのレベルに応じて抵抗値が変化する記憶部と、データ読出時において記憶部にデータ読出電流を通過させるためのメモ
リセル選択ゲートとを含み、磁性体メモリセルの行に対応して設けられ、データ読出時において、行選択結果に応じて対応するメモリセル選択ゲートを作動させるための複数の読出ワード線と、磁性体メモリセルの列に対応して設けられる複数の信号配線とをさらに備え、行方向に隣接する磁性体メモリセルは、複数の信号配線のうちの対応する１本を共有し、データ書込時およびデータ読出時において、第１のデータ書込電流およびデータ読出電流を信号配線にそれぞれ供給するための読出書込制御回路と、行に対応して設けられ、データ書込時において第２のデータ書込電流を流すために行選択結果に応じて選択的に活性化される複数の書込ワード線と、複数の信号配線に対応してそれぞれ設けられ、データ読出時に用いる基準電圧と複数の信号配線のうちの対応する１本とを電気的に結合するための複数の制御スイッチとをさらに備え、複数の制御スイッチは、各磁性体メモリセルに対応する２本の信号配線のうちの列選択結果に応じて選択される１本を基準電圧と結合する。

好ましくは、列方向に隣接する磁性体メモリセルは、複数の読出ワード線および複数の書込ワード線の少なくとも１つのうちの対応する１本を共有する。

また好ましくは、隣接する磁性体メモリセルは、対応する書込ワード線および信号配線のうちの記憶部からより遠い一方を共有し、書込ワード線および信号配線のうちの一方は、書込ワード線および信号配線のうちの他方よりも大きい断面積を有する。

あるいは好ましくは、書込ワード線および信号配線のうちの一方は、対応する書込ワード線および信号配線のうちの他方よりも、エレクトロマイグレーション耐性の大きい材質で形成される。

この発明のさらにもう１つの局面による薄膜磁性体記憶装置は、行列状に配置された複数の磁性体メモリセルを有するメモリアレイを備え、複数の磁性体メモリセルの各々は、
第１および第２のデータ書込電流によって印可されるデータ書込磁界が所定磁界よりも大きい場合に書き込まれる記憶データのレベルに応じて抵抗値が変化する記憶部と、データ読出時において記憶部にデータ読出電流を通過させるためのメモリセル選択ゲートとを含み、磁性体メモリセルの行に対応して設けられ、データ書込時において第１のデータ書込電流を流すために行選択結果に応じて選択的に活性化される複数の書込ワード線と、行に対応して設けられ、データ読出時において行選択結果に応じて対応するメモリセル選択ゲートを作動させるための複数の読出ワード線と、磁性体メモリセルの列に対応して設けられ、データ書込時において第２のデータ書込電流を流すための複数の書込データ線と、列に対応して設けられ、データ読出時においてデータ読出電流を流すための複数の読出データ線とをさらに備え、隣接する磁性体メモリセルは、複数の書込ワード線、複数の読出ワード線、複数の読出データ線および複数の書込データ線の少なくとも１つのうちの対応する１本を共有する。

好ましくは、隣接する磁性体メモリセルは、対応する書込ワード線および書込データ線のうちの記憶部からより遠い一方を共有し、書込ワード線および書込データ線のうちの一方は、書込ワード線および書込データ線のうちの他方よりも大きい断面積を有する。

また好ましくは、書込ワード線および書込データ線のうちの一方は、書込ワード線および書込データ線のうちの他方よりも、エレクトロマイグレーション耐性の大きい材質で形成される。

あるいは好ましくは、列方向に隣接する磁性体メモリセルは、複数の書込ワード線のうちの対応する１本を共有し、複数の読出データ線のうちの２本ずつは、データ読出時において読出データ線対を構成し、同一の読出ワード線によって選択される複数個の磁性体メモリセルは、読出データ線対を構成する２本の読出データ線の一方ずつとそれぞれ接続され、データ読出電流は、列選択結果に対応する読出データ線対を構成する２本の読出データ線の各々に対して供給される。

また好ましくは、列方向に隣接する磁性体メモリセルは、複数の読出ワード線のうちの対応する１本を共有し、複数の書込データ線のうちの２本ずつは、データ書込時において書込データ線対を構成し、同一の書込ワード線によって選択される複数個の磁性体メモリセルは、書込データ線対を構成する２本の書込データ線の一方ずつとそれぞれ接続され、第２のデータ書込電流は、列選択結果に対応する書込データ線対を構成する２本の書込データ線のそれぞれに対して、互いに逆方向の電流として供給される。

あるいは好ましくは、複数の書込データ線および読出データ線のうちの２本ずつは、書込データ線対および読出データ線対をそれぞれ構成し、同一の読出ワード線によって選択される複数個の磁性体メモリセルは、読出データ線対を構成する２本の読出データ線の一方ずつとそれぞれ接続され、同一の書込ワード線によってそれぞれ選択される複数個の磁性体メモリセルは、書込データ線対を構成する２本の書込データ線の一方ずつとそれぞれ接続され、データ読出電流は、列選択結果に対応する読出データ線対を構成する２本の読出データ線の各々に対して供給され、第２のデータ書込電流は、列選択結果に対応する書込データ線対を構成する２本の書込データ線のそれぞれに対して、互いに逆方向の電流として供給される。

さらに好ましくは、薄膜磁性体記憶装置は、データ書込時において、書込データ線対を構成する２本の書込データ線同士を電気的に結合するためのスイッチ回路と、データ書込時において、列選択結果に対応する書込データ線対を構成する２本の書込データ線のそれぞれに対して、第１および第２の電圧の一方ずつを供給するデータ書込回路とをさらに備える。

請求項１記載の薄膜磁性体記憶装置は、書込ワード線、読出ワード線、データ線および基準電圧配線を用いてデータ読出およびデータ書込を実行する磁性体メモリセルが配置されるメモリアレイに設けられる配線数を削減できる。この結果、メモリアレイを高集積化してチップ面積を削減することができる。

請求項２記載の薄膜磁性体記憶装置は、書込ワード線、読出ワード線およびデータ線を用いてデータ読出およびデータ書込を実行する磁性体メモリセルが配置されるメモリアレイに設けられる配線数を削減できる。この結果、メモリアレイを高集積化してチップ面積を削減することができる。

請求項３記載の薄膜磁性体記憶装置は、データ書込電流が流される２種類の配線のうち、より大きなデータ書込電流を流す必要がある一方について、共有化によって配線ピッチを緩和して大きな断面積を確保できる。この結果、請求項１または２に記載の薄膜磁性体記憶装置が奏する効果に加えて、データ書込電流が流される配線のエレクトロマイグレーション耐性を向上させ、動作の信頼性を向上させることができる。

請求項４記載の薄膜磁性体記憶装置は、データ書込電流が流される２種類の配線のうち、より大きなデータ書込電流を流す必要がある一方を、エレクトロマイグレーション耐性の高い材質によって形成する。この結果、請求項１または２に記載の薄膜磁性体記憶装置が奏する効果に加えて、動作の信頼性を向上させることができる。

請求項５記載の薄膜磁性体記憶装置は、書込ワード線を共有することによって高集積化を図り、チップ面積を削減することができる。さらに、対を成す２本のデータ線を用いてデータ読出を実行するので、請求項１または２に記載の薄膜磁性体記憶装置が奏する効果に加えて、データ読出時における動作マージンを確保することができる。

請求項６記載の薄膜磁性体記憶装置は、読出ワード線を共有することによって高集積化を図り、チップ面積を削減することができる。さらに、対を成す２本のデータ線を用いてデータ書込を実行するので、請求項１または２に記載の薄膜磁性体記憶装置が奏する効果に加えて、データ書込時における動作マージン確保および磁界ノイズ低減を図ることができる。

請求項７記載の薄膜磁性体記憶装置は、対を成す２本のデータ線を用いてデータ読出およびデータ書込を実行するので、請求項１または２に記載の薄膜磁性体記憶装置が奏する効果に加えて、データ読出およびデータ書込時における動作マージンを確保するとともに、データ書込ノイズの低減を図ることができる。

請求項８記載の薄膜磁性体記憶装置は、請求項６または７に記載の薄膜磁性体記憶装置が奏する効果に加えて、データ線にデータ書込電流を供給するための周辺回路の構成を簡略化できる。

請求項９記載の薄膜磁性体記憶装置は、書込ワード線と、読出ワード線と、データ線および基準電圧配線の機能を併有する共通配線を用いてデータ読出およびデータ書込を実行する磁性体メモリセルを、共通配線の配線数を削減してメモリアレイに配置できる。この結果、メモリアレイを高集積化してチップ面積を削減することができる。

請求項１０記載の薄膜磁性体記憶装置は、書込ワード線および読出ワード線の少なくとも一方の配線数をさらに削減できる。この結果、請求項９記載の薄膜磁性体記憶装置が奏する効果に加えて、メモリアレイをさらに高集積化してチップ面積を削減することができる。

請求項１１記載の薄膜磁性体記憶装置は、データ書込電流が流される２種類の配線のうち、より大きなデータ書込電流を流す必要がある一方について、共有化によって配線ピッチを緩和して大きな断面積を確保できる。この結果、請求項９または１０に記載の薄膜磁性体記憶装置が奏する効果に加えて、データ書込電流が流される配線のエレクトロマイグレーション耐性を向上させ、動作の信頼性を向上させることができる。

請求項１２記載の薄膜磁性体記憶装置は、データ書込電流が流される２種類の配線のうち、より大きなデータ書込電流を流す必要がある一方を、エレクトロマイグレーション耐性の高い材質によって形成する。この結果、請求項９記載の薄膜磁性体記憶装置が奏する効果に加えて、動作の信頼性を向上させることができる。

請求項１３記載の薄膜磁性体記憶装置は、書込ワード線、読出ワード線、書込データ線および読出データ線を用いてデータ読出およびデータ書込を実行する磁性体メモリセルが配置されるメモリアレイに設けられる配線数を削減できる。この結果、メモリアレイを高集積化してチップ面積を削減することができる。

請求項１４記載の薄膜磁性体記憶装置は、データ書込電流が流される２種類の配線のうち、より大きなデータ書込電流を流す必要がある一方について、共有化によって配線ピッチを緩和して大きな断面積を確保できる。この結果、請求項１３記載の薄膜磁性体記憶装置が奏する効果に加えて、データ書込電流が流される配線のエレクトロマイグレーション耐性を向上させ、動作の信頼性を向上させることができる。

請求項１５記載の薄膜磁性体記憶装置は、データ書込電流が流される２種類の配線のうち、より大きなデータ書込電流を流す必要がある一方を、エレクトロマイグレーション耐性の高い材質によって形成する。この結果、請求項１３記載の薄膜磁性体記憶装置が奏する効果に加えて、動作の信頼性を向上させることができる。

請求項１６記載の薄膜磁性体記憶装置は、書込ワード線を共有することによって高集積化を図り、チップ面積を削減することができる。さらに、対を成す２本の読出データ線を用いてデータ読出を実行するので、請求項１３記載の薄膜磁性体記憶装置が奏する効果に加えて、データ読出時における動作マージンを確保することができる。

請求項１７記載の薄膜磁性体記憶装置は、読出ワード線を共有することによって高集積化を図り、チップ面積を削減することができる。さらに、対を成す２本の書込データ線を用いてデータ書込を実行するので、請求項１３記載の薄膜磁性体記憶装置が奏する効果に加えて、データ書込時における動作マージン確保および磁界ノイズ低減を図ることができる。

請求項１８記載の薄膜磁性体記憶装置は、対を成す２本の読出データ線および書込データ線をそれぞれ用いてデータ読出およびデータ書込を実行するので、請求項１３記載の薄膜磁性体記憶装置が奏する効果に加えて、データ読出およびデータ書込時における動作マージンを確保するとともに、データ書込ノイズを低減することができる。

請求項１９記載の薄膜磁性体記憶装置は、請求項１７または１８に記載の薄膜磁性体記憶装置が奏する効果に加えて、データ線にデータ書込電流を供給するための周辺回路の構成を簡略化できる。

本発明の実施の形態１に従うＭＲＡＭデバイス１の全体構成を示す概略ブロック図である。 実施の形態１に従うＭＴＪメモリセルと信号配線との間の接続関係を示す回路図である。 実施の形態１に従うメモリセルに対するデータ書込およびデータ読出を説明するタイミングチャートである。 実施の形態１に従うメモリセルの配置を説明する構造図である。 実施の形態１に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態１の変形例１に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態１の変形例２に従うメモリアレイ１０の構成を示すブロック図である。 ライトワード線ＷＷＬの配置を説明する構造図である。 実施の形態１の変形例３に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態１の変形例４に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態１の変形例５に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 共通配線制御トランジスタＣＣＴのオン／オフに対応した共通配線ＳＢＬの動作を示すタイミングチャートである。 実施の形態２に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 データ書込回路５０ｗおよびデータ読出回路５０ｒの構成を示す回路図である。 実施の形態２の変形例１に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態２の変形例２に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 データ読出回路５１ｒの構成を示す回路図である。 実施の形態３に従うメモリセルと信号配線との間の接続関係を示す回路図である。 実施の形態３に従うメモリセルの配置を説明する構造図である。 実施の形態３に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態３の変形例１に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態３の変形例２に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態３の変形例３に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態３の変形例４に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態３の変形例５に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態３の変形例６に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態３の変形例７に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態３の変形例８に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態４に従うメモリセルと信号配線との間の接続関係を示す回路図である。 実施の形態４に従うメモリセルの配置を説明する構造図である。 実施の形態４に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態４の変形例１に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態４の変形例２に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態４の変形例３に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態４の変形例４に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態４の変形例５に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態４の変形例６に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態４の変形例７に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態４の変形例８に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態５に従うメモリセルと信号配線との間の接続関係を示す回路図である。 実施の形態５に従うメモリセルの配置を説明する構造図である。 実施の形態５に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態５の変形例１に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態５の変形例２に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態５の変形例３に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態５の変形例４に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態５の変形例５に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態５の変形例６に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態５の変形例７に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態５の変形例８に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態６に従うＭＴＪメモリセルと信号配線との間の接続関係を示す回路図である。 実施の形態６に従うＭＴＪメモリセルの配置を説明する構造図である。 実施の形態６に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態６の変形例１に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態６の変形例２に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態６の変形例３に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態６の変形例４に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態６の変形例５に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態６の変形例６に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態７に従うメモリセルと信号配線との間の接続関係を示す回路図である。 実施の形態７に従うメモリセルの配置を示す構造図である。 実施の形態７に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態７の変形例１に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態７の変形例２に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態７の変形例３に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態７の変形例４に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態７の変形例５に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態７の変形例６に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態８に従うメモリセルと信号配線との間の接続関係を示す回路図である。 実施の形態８に従うＭＴＪメモリセルに対するデータ書込およびデータ読出を説明するタイミングチャートである。 実施の形態８に従うＭＴＪメモリセルの配置を示す構造図である。 実施の形態８に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態８の変形例１に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態８の変形例２に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態８の変形例３に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態８の変形例４に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態８の変形例５に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態８の変形例６に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態９に従うメモリセルと信号配線との間の接続関係を示す回路図である。 実施の形態９に従うＭＴＪメモリセルの配置を説明する構造図である。 実施の形態９に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態９の変形例１に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態９の変形例２に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態９の変形例３に従うメモリアレイ１０の構成を示すブロック図である。 実施の形態９の変形例４に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態９の変形例５に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 実施の形態９の変形例６に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。 磁気トンネル接合部を有するメモリセルの構成を示す概略図である。 ＭＴＪメモリセルからのデータ読出動作を説明する概念図である。 ＭＴＪメモリセルに対するデータ書込動作を説明する概念図である。 データ書込時におけるデータ書込電流の方向と磁界方向との関係を説明する概念図である。 行列状に集積配置されたＭＴＪメモリセルを示す概念図である。 半導体基板上に配置されたＭＴＪメモリセルの構造図である。

以下において、本発明の実施の形態について図面を参照して詳細に説明する。
［実施の形態１］
図１は、本発明の実施の形態１に従うＭＲＡＭデバイス１の全体構成を示す概略ブロック図である。

図１を参照して、ＭＲＡＭデバイス１は、外部からの制御信号ＣＭＤおよびアドレス信号ＡＤＤに応答してランダムアクセスを行ない、書込データＤＩＮの入力および読出データＤＯＵＴの出力を実行する。

ＭＲＡＭデバイス１は、制御信号ＣＭＤに応答してＭＲＡＭデバイス１の全体動作を制御するコントロール回路５と、行列状に配置された複数のＭＴＪメモリセル（以下、単に「メモリセル」とも称する）を有するメモリアレイ１０とを備える。メモリアレイ１０の構成は後に詳細に説明するが、ＭＴＪメモリセルの行（以下、単に「メモリセル行」とも称する）に対応して複数のライトワード線ＷＷＬおよびリードワード線ＲＷＬが配置され、ＭＴＪメモリセルの列（以下、単に「メモリセル列」とも称する）に対応して複数のビット線ＢＬおよび基準電圧配線ＳＬが配置される。

ＭＲＡＭデバイス１は、さらに、アドレス信号ＡＤＤによって示されるロウアドレスＲＡのデコード結果に応じて、メモリアレイ１０における行選択を実行する行デコーダ２０と、アドレス信号ＡＤＤによって示されるコラムアドレスＣＡのデコード結果に応じて、メモリアレイ１０における列選択を実行する列デコーダ２５と、行デコーダ２０の行選択結果に基づいてリードワード線ＲＷＬおよびライトワード線ＷＷＬを選択的に活性化するためのワード線ドライバ３０と、データ書込時においてライトワード線ＷＷＬにデータ書込電流を流すためのワード線電流制御回路４０と、データ読出およびデータ書込時のそれぞれにおいてデータ書込電流およびセンス電流を流すための読出／書込制御回路５０，６０とを備える。

読出／書込制御回路５０および６０は、メモリアレイ１０の両端部におけるビット線ＢＬの電圧レベルを制御して、データ書込およびデータ読出をそれぞれ実行するためのデータ書込電流およびセンス電流をビット線ＢＬに流す。

［メモリセルの構成および動作］
図２は、実施の形態１に従うＭＴＪメモリセルと信号配線との間の接続関係を示す回路図である。

図２を参照して、メモリセルに対して、リードワード線ＲＷＬ、ライトワード線ＷＷＬ、ビット線ＢＬおよび基準電圧配線ＳＬが設けられる。

メモリセルは、直列に結合された磁気トンネル接合部ＭＴＪおよびアクセストランジスタＡＴＲを含む。既に説明したように、アクセストランジスタＡＴＲには、半導体基板上に形成された電界効果トランジスタであるＭＯＳトランジスタが代表的に適用される。

アクセストランジスタＡＴＲのゲートはリードワード線ＲＷＬと結合される。アクセストランジスタＡＴＲは、リードワード線ＲＷＬが選択状態（Ｈレベル，電源電圧Ｖｃｃ）に活性化されるとターンオンして、磁気トンネル接合部ＭＴＪと基準電圧配線ＳＬとを電気的に結合する。基準電圧配線ＳＬは、接地電圧Ｖｓｓを供給する。磁気トンネル接合部ＭＴＪは、ビット線ＢＬとアクセストランジスタＡＴＲとの間に電気的に結合される。

したがって、アクセストランジスタＡＴＲのターンオンに応答して、ビット線ＢＬ〜磁気トンネル接合部ＭＴＪ〜アクセストランジスタＡＴＲ〜基準電圧配線ＳＬの電流経路が形成される。この電流経路にセンス電流Ｉｓを流すことにより、磁気トンネル接合部ＭＴＪの記憶データのレベルに応じた電圧変化がビット線ＢＬに生じる。

一方、リードワード線ＲＷＬが非選択状態（Ｌレベル，接地電圧Ｖｓｓ）に非活性化される場合には、アクセストランジスタＡＴＲはターンオフして、磁気トンネル接合部ＭＴＪと基準電圧配線ＳＬとの間を電気的に遮断する。

ライトワード線ＷＷＬは、リードワード線ＲＷＬと平行に、磁気トンネル接合部ＭＴＪと近接して設けられる。データ書込時においては、ライトワード線ＷＷＬおよびビット線ＢＬにデータ書込電流が流され、これらのデータ書込電流によってそれぞれ生じる磁界の和によってメモリセルの記憶データのレベルが書換えられる。

図３は、実施の形態１に従うメモリセルに対するデータ書込およびデータ読出を説明するタイミングチャートである。

まず、データ書込時の動作について説明する。
ワード線ドライバ３０は、行デコーダ２０の行選択結果に応じて、選択行に対応するライトワード線ＷＷＬの電圧を選択状態（Ｈレベル）に駆動する。非選択行においては、ライトワード線ＷＷＬの電圧レベルは非選択状態（Ｌレベル）のままである。

リードワード線ＲＷＬは、データ書込時においては、活性化されず非選択状態（Ｌレベル）に維持される。ワード線電流制御回路４０によって、各ライトワード線ＷＷＬは、接地電圧Ｖｓｓと結合されているので、選択行のライトワード線ＷＷＬにはデータ書込電流Ｉｐが流される。一方、非選択行のライトワード線ＷＷＬには電流は流れない。

読出／書込制御回路５０および６０は、メモリアレイ１０の両端におけるビット線ＢＬの電圧を制御することによって、書込データのデータレベルに応じた方向のデータ書込電流を生じさせる。たとえば“１”の記憶データを書込む場合には、読出／書込制御回路６０側のビット線電圧を高電圧状態（電源電圧Ｖｃｃ）に設定し、反対側の読出／書込制御回路５０側のビット線電圧を低電圧状態（接地電圧Ｖｓｓ）に設定する。これにより、読出／書込制御回路６０から５０へ向かう方向にデータ書込電流＋Ｉｗがビット線ＢＬを流れる。一方、“０”の記憶データを書込む場合には、読出／書込制御回路５０側および６０側のビット線電圧を高電圧状態（電源電圧Ｖｃｃ）および低電圧状態（接地電圧Ｖｓｓ）にそれぞれ設定し、読出／書込制御回路５０から６０へ向かう方向にデータ書込電流−Ｉｗがビット線ＢＬを流れる。

この際に、データ書込電流±Ｉｗを各ビット線に流す必要はなく、読出／書込制御回路５０および６０は、列デコーダ２５の列選択結果に応じて、選択列に対応する一部のビット線に対してデータ書込電流±Ｉｗを選択的に流すように、上述したビット線ＢＬの電圧を制御すればよい。

このようにデータ書込電流Ｉｐおよび±Ｉｗの方向を設定することによって、データ書込時において、書込まれる記憶データのレベル“１”，“０”に応じて、逆方向のデータ書込電流＋Ｉｗおよび−Ｉｗのいずれか一方を選択し、ライトワード線ＷＷＬのデータ書込電流Ｉｐをデータレベルに関係なく一定方向に固定することによって、ライトワード線ＷＷＬに流れるデータ書込電流Ｉｐの方向を常に一定にすることができる。この結果、以下に説明するようにワード線電流制御回路４０の構成を簡略化することができる。

次にデータ読出動作について説明する。
データ読出時において、ワード線ドライバ３０は、行デコーダ２０の行選択結果に応じて、選択行に対応するリードワード線ＲＷＬを選択状態（Ｈレベル）に駆動する。非選択行に対応するリードワード線ＲＷＬの電圧レベルは、非選択状態（Ｌレベル）に維持される。データ読出時においては、ライトワード線ＷＷＬは活性化されることなく非選択状態（Ｌレベル）に維持されたままである。

データ読出動作前において、ビット線ＢＬはたとえば高電圧状態（電源電圧Ｖｃｃ）にプリチャージされる。この状態からデータ読出が開始されて、選択行においてリードワード線ＲＷＬがＨレベルに活性化されると、対応するアクセストランジスタＡＴＲがターンオンする。

これに応じて、メモリセルにおいては、アクセストランジスタＡＴＲを介して、接地電圧Ｖｓｓを供給する基準電圧配線ＳＬとビット線ＢＬとの間にセンス電流Ｉｓの電流経路が形成される。センス電流Ｉｓにより、メモリセルの記憶データのデータレベルに応じて異なる電圧降下がビット線ＢＬに生じる。図３においては、一例として記憶されるデータレベルが“１”である場合に、固定磁気層ＦＬと自由磁気層ＶＬとにおける磁界方向が同一であるとすると、記憶データが“１”である場合にビット線ＢＬの電圧降下ΔＶ１は小さく、記憶データが“０”である場合のビット線ＢＬの電圧降下ΔＶ２は、ΔＶ１よりも大きくなる。これらの電圧降下ΔＶ１およびΔＶ２の差を検知することによって、メモリセルに記憶されたデータのレベルを読出すことができる。

基準電圧配線ＳＬの電圧レベルは、データ読出時においては、センス電流を流すために接地電圧Ｖｓｓに設定される必要がある。一方、データ書込時においては、アクセストランジスタＡＴＲがターンオフされるため、基準電圧配線ＳＬが磁気トンネル接合部ＭＴＪに特に影響を及ぼすことはない。よって、基準電圧配線ＳＬの電圧レベルは、データ読出時と同様に接地電圧Ｖｓｓに設定できる。したがって、基準電圧配線ＳＬは、接地電圧Ｖｓｓを供給するノードと結合する態様とすればよい。

図４は、実施の形態１に従うメモリセルの配置を説明する構造図である。
図４を参照して、アクセストランジスタＡＴＲは、半導体主基板ＳＵＢ上のｐ型領域ＰＡＲに形成される。基準電圧配線ＳＬは、第１の金属配線層Ｍ１に配置されて、アクセストランジスタＡＴＲの一方のソース／ドレイン領域１１０と電気的に結合される。また、基準電圧配線ＳＬは、半導体基板上のいずれかのノードにおいて、接地電圧Ｖｓｓを供給するノードと結合される。

他方のソース／ドレイン領域１２０は、第１の金属配線層Ｍ１および第２の金属配線層Ｍ２に設けられた金属配線、コンタクトホールに形成された金属膜１５０およびバリアメタル１４０を経由して、磁気トンネル接合部ＭＴＪと結合される。ライトワード線ＷＷＬは、磁気トンネル接合部と近接して第２の金属配線層Ｍ２に設けられる。リードワード線ＲＷＬは、アクセストランジスタＡＴＲのゲート１３０と同一層に配置される。

ビット線ＢＬは、磁気トンネル接合部ＭＴＪと電気的に結合するように、第３の金属配線層Ｍ３に配置される。

［メモリアレイにおける信号線の共有］
図５は、実施の形態１に従うメモリアレイ１０の構成を示すブロック図である。

図５を参照して、メモリアレイ１０は、行列状に配置された複数のメモリセルＭＣを有する。実施の形態１に従う構成においては、各メモリセル行に対応してリードワード線ＲＷＬおよびライトワード線ＷＷＬが設けられ、各メモリセル列に対応してビット線ＢＬおよび基準電圧配線ＳＬが配置される。リードワード線ＲＷＬおよびライトワード線ＷＷＬは、行方向に沿って配置される。ビット線ＢＬおよび基準電圧配線ＳＬは、列方向に沿って配置される。

行方向に隣接するメモリセルは、同一の基準電圧配線ＳＬを共有する。たとえば、第１番目および第２番目のメモリセル列に属するメモリセル群は、１本の基準電圧配線ＳＬ１を共有する。他のメモリセル列に対しても、基準電圧配線ＳＬは、同様に配置される。基準電圧配線ＳＬは、基本的には一定電圧（本実施の形態においては、接地電圧Ｖｓｓ）を供給するので、特別な電圧制御等を行なうことなく、このように共有することができる。

ワード線電流制御回路４０は、各ライトワード線ＷＷＬを接地電圧Ｖｓｓと結合する。これにより、ライトワード線ＷＷＬを選択状態（Ｈレベル，電源電圧Ｖｃｃ）に活性化した場合に、各ライトワード線にデータ書込電流Ｉｐを流すことができる。

なお、以下においては、ライトワード線、リードワード線、ビット線および基準電圧配線を総括的に表現する場合には、符号ＷＷＬ、ＲＷＬ、ＢＬおよびＳＬをそれぞれ用いて表記することとし、特定のライトワード線、リードワード線およびビット線を示す場合には、これらの符号に添字を付してＲＷＬ１，ＷＷＬ１のように表記するものとする。

基準電圧配線ＳＬを行方向に隣接するメモリセル間で共有することにより、メモリアレイ１０全体に配置される配線数を削減することができる。この結果、メモリアレイ１０を高集積化して、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態１の変形例１］
図６は、実施の形態１の変形例１に従うメモリアレイ１０の構成を示すブロック図である。

図６を参照して、実施の形態１の変形例１に従うメモリアレイ１０においては、行方向に隣接するメモリセルは、同一のビット線ＢＬを共有する。たとえば、第１番目および第２番目のメモリセル列に属するメモリセル群は、１本のビット線ＢＬを共有する。他のメモリセル列に対しても、ビット線ＢＬは、同様に配置される。

ただし、同一のビット線ＢＬに対応して、複数のメモリセルＭＣがデータ読出もしくはデータ書込の対象となるとデータ衝突が発生して、ＭＲＡＭデバイスは誤動作を生じてしまう。したがって、実施の形態１の変形例１に従うメモリアレイ１０においては、メモリセルＭＣは、メモリセル行およびメモリセル列のそれぞれについて、１行および１列おきに配置される。以下においては、メモリアレイ１０におけるこのようなメモリセルの配置を「交互配置」とも称する。一方、基準電圧配線ＳＬは、各メモリセル列ごとに配置される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態１と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、メモリアレイ１０におけるビット線ＢＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態１の変形例２］
図７は、実施の形態１の変形例２に従うメモリアレイ１０の構成を示すブロック図である。

図７を参照して、実施の形態１の変形例２に従うメモリアレイ１０においては、列方向に隣接するメモリセルは、同一のライトワード線ＷＷＬを共有する。たとえば、第１番目および第２番目のメモリセル行に属するメモリセル群は、１本のライトワード線ＷＷＬ１を共有する。他のメモリセル行に対しても、ライトワード線ＷＷＬは、同様に配置される。

ここで、データ書込を正常に実行するためには、同一のライトワード線ＷＷＬおよび同一のビット線ＢＬの交点に配置されるメモリセルＭＣが複数個存在しないことが必要である。したがって、実施の形態１の変形例１の場合と同様に、メモリセルＭＣは交互配置される。

図７においては、基準電圧配線ＳＬが各メモリセル列ごとに配置される構成を示しているが、図５の構成と同様に、隣接する２個のメモリセル列で形成されるメモリセル列の組ごとに基準電圧配線ＳＬを共有する構成としてもよい。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態１と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、メモリアレイ１０におけるライトワード線ＷＷＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

また、ライトワード線ＷＷＬの配線ピッチの緩和によって、ライトワード線ＷＷＬの配線幅をより広く確保することができる。これにより、以下に述べる効果がさらに生じる。

図８は、ライトワード線ＷＷＬの配置を説明する構造図である。
図８（ａ）には、図５および図６の構成に対応するメモリセルＭＣの構造が示される。図８（ａ）の構造においては、ライトワード線ＷＷＬは、隣接するメモリセル列間で共有されないため、各ライトワード線ＷＷＬの配線幅を確保することが困難である。

既に説明したように、データ書込時においては、ビット線ＢＬおよびライトワード線ＷＷＬの両方にデータ書込電流を流すことが必要である。ライトワード線ＷＷＬは、磁気トンネル接合部ＭＴＪとの間に配線層間絶縁膜を介して配置されるので、高さ方向におけるライトワード線ＷＷＬと磁気トンネル接合部ＭＴＪとの間の距離は、ビット線ＢＬと磁気トンネル接合部ＭＴＪとの間の距離よりも大きくなる。したがって、データ書込時において、磁気トンネル接合部ＭＴＪに同じ強さの磁界を生じさせるためには、磁気トンネル接合部ＭＴＪとの間の距離が大きいライトワード線ＷＷＬに対して、より大きな電流を流す必要が生じる。

一方、ライトワード線ＷＷＬ等が形成される金属配線においては、電流密度が過大になると、エレクトロマイグレーションと呼ばれる現象によって、断線や配線間短絡が発生するおそれがある。したがって、ライトワード線ＷＷＬの電流密度を小さくすることが望ましい。

図８（ｂ）には、図７の構成に対応するメモリセルＭＣの構造が示される。図８（ｂ）の構造においては、ライトワード線ＷＷＬは、隣接するメモリセル列間で共有されるため、メモリセル行２行分の配置スペースを用いてライトワード線ＷＷＬを配置することができる。したがって、各ライトワード線ＷＷＬの配線幅を広くして、少なくともビット線ＢＬよりも広い配線幅、すなわち大きな断面積を確保できる。この結果、ライトワード線ＷＷＬにおける電流密度を抑制して、ＭＲＡＭデバイスの信頼性を向上させることができる。

また、磁気トンネル接合部ＭＴＪとの間の距離が大きい金属配線（図８（ａ），（ｂ）においてはライトワード線ＷＷＬ）を、エレクトロマイグレーション耐性の高い材料によって形成することも信頼性の向上に効果がある。たとえば、他の金属配線がアルミ合金（Ａｌ合金）で形成される場合に、エレクトロマイグレーション耐性を考慮する必要のある金属配線を銅（Ｃｕ）によって形成すればよい。

［実施の形態１の変形例３］
図９は、実施の形態１の変形例３に従うメモリアレイ１０の構成を示すブロック図である。

図９を参照して、実施の形態１の変形例３に従うメモリアレイ１０においては、列方向に隣接するメモリセルは、同一のリードワード線ＲＷＬを共有する。たとえば、第１番目および第２番目のメモリセル行に属するメモリセル群は、１本のリードワード線ＲＷＬ１を共有する。他のメモリセル行に対しても、リードワード線ＲＷＬは、同様に配置される。

ここで、データ読出を正常に実行するためには、同一のリードワード線ＲＷＬによって選択される複数メモリセルＭＣが、同一のビット線ＢＬに同時に結合されないことが必要である。したがって、実施の形態１の変形例１の場合と同様に、メモリセルＭＣは交互配置される。

基準電圧配線ＳＬについては、各メモリセル列ごとに配置される構成を示しているが、図５の構成と同様に、隣接する２個のメモリセル列で形成されるメモリセル列の組ごとに基準電圧配線ＳＬを共有する構成としてもよい。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態１と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、メモリアレイ１０におけるリードワード線ＲＷＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態１の変形例４］
図１０は、実施の形態１の変形例４に従うメモリアレイ１０の構成を示すブロック図である。

図１０を参照して、実施の形態１の変形例４に従うメモリアレイ１０においては、実施の形態１の変形例２と同様に、列方向に隣接するメモリセルは、同一のライトワード線ＷＷＬを共有する。たとえば、第１番目および第２番目のメモリセル行に属するメモリセル群は、１本のライトワード線ＷＷＬ１を共有する。他のメモリセル行に対しても、ライトワード線ＷＷＬは、同様に配置される。

さらに、リードワード線ＲＷＬが、列方向に隣接するメモリセル間で共有される。たとえば、第２番目および第３番目のメモリセル行に属するメモリセル群は、リードワード線ＲＷＬ２を共有する。以降のメモリセル行に対しても、リードワード線ＲＷＬは、同様に配置される。

既に説明したように、データ読出およびデータ書込を正常に行なうためには、１本のリードワード線ＲＷＬによって選択される複数のメモリセルＭＣが、同一のビット線ＢＬと同時に結合されないこと、および１本のライトワード線ＷＷＬによって同時に選択される複数のメモリセルＭＣが、同一のビット線ＢＬからデータ書込磁界を同時に与えられないことが必要である。したがって、実施の形態１の変形例４においても、メモリセルＭＣは交互配置される。

基準電圧配線ＳＬについては、各メモリセル列ごとに配置される構成を示しているが、図５の構成と同様に、隣接する２個のメモリセル列で形成されるメモリセル列の組ごとに基準電圧配線ＳＬを共有する構成としてもよい。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態１と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、メモリアレイ１０におけるライトワード線ＷＷＬおよびリードワード線ＲＷＬの配線ピッチを緩和できる。この結果、メモリセルＭＣをより効率的に配置して、実施の形態１の変形例２および３の場合よりも、メモリアレイ１０をさらに高集積化して、ＭＲＡＭデバイスのチップ面積を削減することができる。

また、実施の形態１の変形例２の場合と同様に、ライトワード線ＷＷＬのエレクトロマイグレーション耐性を向上させて、ＭＲＡＭデバイスの信頼性を向上させることができる。

［実施の形態１の変形例５］
図１１は、実施の形態１の変形例５に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図１１を参照して、実施の形態１の変形例５に従うメモリアレイ１０においては、基準電圧配線ＳＬおよびビット線ＢＬは、共通配線ＳＢＬに統合される。共通配線ＳＢＬは、メモリセル列に対応してそれぞれ配置される。図１１においては、第１番目から第５番目のメモリセル列にそれぞれ対応する共通配線ＳＢＬ１〜ＳＢＬ５が代表的に示される。

読出／書込制御回路５０は、データ書込電流およびセンス電流を供給するための電流供給回路５１と、メモリセル列に対応してそれぞれ配置されるコラム選択ゲートとを含む。図１１においては、共通配線ＳＢＬ１〜ＳＢＬ５にそれぞれ対応するコラム選択ゲートＣＳＧ１〜ＣＳＧ５が代表的に示される。以下においては、これらの複数のコラム選択ゲートを総称して、単にコラム選択ゲートＣＳＧとも称する。

列デコーダ２５は、列選択結果に応じて、メモリセル列に対応してそれぞれ設けられる複数のコラム選択線のうちの１本を選択状態に活性化する。図１１においては、共通配線ＳＢＬ１〜ＳＢＬ５にそれぞれ対応するコラム選択線ＣＳＬ１〜ＣＳＬ５が代表的に示される。以下においては、これらの複数のコラム選択線を総称して、単にコラム選択線ＣＳＬとも称する。

各コラム選択ゲートＣＳＧは、対応するコラム選択線ＣＳＬの電圧レベルに応じてオンする。

読出／書込制御回路６０は、データ書込電流を供給するための電流供給回路６１と、メモリセル列に対応してそれぞれ配置されるライトコラム選択ゲートとを含む。さらに、メモリセル列にそれぞれ対応して複数の共通配線制御トランジスタが設けられる。図１１においては、共通配線ＳＢＬ１〜ＳＢＬ５にそれぞれ対応するライトコラム選択ゲートＷＣＧ１〜ＷＣＧ５および共通配線制御トランジスタＣＣＴ１〜ＣＣＴ５が代表的に示される。以下においては、これらの複数のライトコラム選択ゲートおよび共通配線制御トランジスタを総称する場合には、符号ＷＣＧおよびＣＣＴをそれぞれ用いることとする。

列デコーダ２５は、さらに、コラムアドレスＣＡのデコード結果に応じて、メモリセル列に対応してそれぞれ設けられる複数のライトコラム選択線のうちの１本を選択状態に活性化する。ライトコラム選択線は、データ書込時のみにおいて活性化の対象とされる。図１１においては、共通配線ＳＢＬ１〜ＳＢＬ５にそれぞれ対応するライトコラム選択線ＷＣＳＬ１〜ＷＣＳＬ５が代表的に示される。以下においては、これらの複数のライトコラム選択線を総称して、単にライトコラム選択線ＷＣＳＬとも称する。

各ライトコラム選択ゲートＷＣＧは、対応するライトコラム選択線ＷＣＳＬの電圧レベルに応じてオンする。

共通配線制御トランジスタＣＣＴは、共通配線ＳＢＬに対して、基準電圧配線ＳＬおよびビット線ＢＬの機能を併有させるために設けられる。

共通配線ＳＢＬはビット線ＢＬとしても機能するので、同一の共通配線ＳＢＬに対応して、複数のメモリセルＭＣがデータ読出もしくはデータ書込の対象となることがないようにメモリセルＭＣを配置する必要がある。したがって、実施の形態１の変形例５に従うメモリアレイ１０においても、メモリセルＭＣは交互配置される。

図１２は、共通配線制御トランジスタＣＣＴのオン／オフに対応した共通配線ＳＢＬの動作を示すタイミングチャートである。

図１２を参照して、ライトワード線ＷＷＬおよびリードワード線ＲＷＬのデータ書込時およびデータ読出時における動作は、図３で説明したのと同様である。

共通配線制御トランジスタＣＣＴがオンする場合には、対応する共通配線ＳＢＬは、接地電圧Ｖｓｓと結合されて基準電圧配線ＳＬとして機能する。

一方、対応する共通配線制御トランジスタＣＣＴがオフされる場合においては、共通配線ＳＢＬは、コラム選択ゲートＣＳＧおよびライトコラム選択ゲートＷＣＧを介して、電流供給回路５１および６１の間に結合される。

データ書込時においては、列選択結果に応じて、コラム選択ゲートＣＳＧおよびライトコラム選択ゲートＷＣＧがオンして、共通配線ＳＢＬには図３の場合と同様のデータ書込電流が流される。

データ読出時においては、列選択結果に応じてコラム選択ゲートＣＳＧがオンして、共通配線ＳＢＬにはセンス電流が流される。共通配線ＳＢＬを用いる構成においては、データ読出前におけるプリチャージ電圧を接地電圧Ｖｓｓとすることによって、共通配線ＳＢＬによるビット線ＢＬおよび基準電圧配線ＳＬの共用を円滑に行なうことができる。したがって、データ読出の対象となるメモリセルに保持された記憶データのレベルは、接地電圧Ｖｓｓからの電圧上昇量に応じて検知される。

さらに、データ読出時において、各共通配線ＳＢＬを基準電圧配線ＳＬおよびビット線ＢＬのいずれとして動作させるかについては、行デコード結果に対応させて定める必要がある。すなわち、選択行のメモリセルＭＣにおいて、アクセストランジスタＡＴＲと結合される側の共通配線ＳＢＬを基準電圧配線ＳＬとして機能させ、磁気トンネル接合部ＭＴＪと結合される側の共通配線ＳＢＬをビット線ＢＬとして機能させる必要がある。

奇数番目のメモリセル列に対応して設けられる共通配線制御トランジスタＣＣＴ１、ＣＣＴ３，…のゲートには、制御信号ＲＡ１が入力される。制御信号ＲＡ１は、データ読出時において、奇数番目のメモリセル行が選択された場合にＨレベルに活性化される。

偶数番目のメモリセル列に対応して設けられる共通配線制御トランジスタＣＣＴ２，ＣＣＴ４，…のゲートには、制御信号／ＲＡ１が入力される。制御信号／ＲＡ１は、データ読出時において、偶数番目のメモリセル行が選択された場合にＨレベルに活性化される。

データ書込時においては、制御信号ＲＡ１および／ＲＡ１の両方は、Ｌレベルに非活性化される。これにより、各共通配線制御トランジスタＣＣＴはオフされるので、コラム選択結果に応じて、共通配線ＳＢＬにデータ書込電流±Ｉｗを流すことができる。

このような構成とすることにより、基準電圧配線ＳＬおよびビット線ＢＬの機能を統合した共通配線ＳＢＬを用いて、実施の形態１と同様のデータ読出およびデータ書込を行なうことができる。

この結果、列方向の信号線ピッチを緩和して、メモリセルＭＣを効率的に配することによりメモリアレイ１０を高集積化することができる。

図１１においては、さらに、実施の形態１の変形例２と同様に、列方向に隣接するメモリセルは、同一のライトワード線ＷＷＬを共有する。

したがって、メモリアレイ１０におけるライトワード線ＷＷＬの配線ピッチを緩和できる。この結果、メモリアレイ１０をさらに高集積化して、ＭＲＡＭデバイスのチップ面積を削減することができる。また、ライトワード線ＷＷＬのエレクトロマイグレーション耐性を向上させて、ＭＲＡＭデバイスの信頼性を向上させることができる。

なお、この変形例で示した、共通配線ＳＢＬによる基準電圧配線ＳＬおよびビット線ＢＬの統合は、この他に、実施の形態１の変形例３および４でそれぞれ説明した、隣接メモリセル行間におけるリードワード線ＲＷＬの共有および、隣接メモリセル行間におけるリードワード線ＲＷＬとライトワード線ＷＷＬとの双方の共有のいずれかと組合せて適用することも可能である。

［実施の形態２］
実施の形態２においては、折返し型ビット線構成の適用について説明する。

図１３は、実施の形態２に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図１３を参照して、メモリアレイ１０は、行列状に配置された複数のメモリセルＭＣを有する。リードワード線ＲＷＬ、ライトワード線ＷＷＬは、メモリセル行にそれぞれ対応して行方向に沿って配置され、ビット線ＢＬは、メモリセル列にそれぞれ対応して、列方向に沿って配置される。また、基準電圧配線ＳＬは、隣接する２個のメモリセル列で形成されるメモリセル列の組ごとに配置され、同一の組に属するメモリセル列間で共有される。ワード線電流制御回路４０は、各ライトワード線ＷＷＬを接地電圧Ｖｓｓと結合する。これにより、ライトワード線ＷＷＬを選択状態（Ｈレベル，電源電圧Ｖｃｃ）に活性化した場合に、各ライトワード線にデータ書込電流Ｉｐを流すことができる。

メモリセルＭＣは、メモリセル行およびメモリセル列の１行および１列ごとに交互配置されるので、各ビット線ＢＬに対しては、メモリセルＭＣは１行おきに接続される。したがって、隣接する２個のメモリセル列によって形成されるメモリセル列の組ごとに、対応する２本のビット線を用いてビット線対を構成できる。たとえば、第１番目および第２番目のメモリセル列にそれぞれ対応するビット線ＢＬ１およびＢＬ２によって、ビット線対ＢＬＰ１を構成することができる。この場合は、ビット線ＢＬ２は、ビット線ＢＬ１と相補のデータを伝達するので、ビット線／ＢＬ１とも表記する。以降のメモリセル列に対しても同様に、メモリセル列の組ごとにビット線対を構成するように、各ビット線は配置される。

以下においては、各ビット線対を構成するビット線のうち、奇数番目のメモリセル列に対応する一方および、偶数番目のメモリセル列に対応する他方のそれぞれをビット線ＢＬおよび／ＢＬとも総称する。これにより、いわゆる折返し型ビット線構成に基づいて、データ読出およびデータ書込を実行することができる。

読出／書込制御回路６０は、ビット線イコライズ信号ＢＬＥＱに応じてオン／オフされるイコライズトランジスタと、ビット線プリチャージ信号ＢＬＰＲに応じてオン／オフされるプリチャージトランジスタとを有する。

イコライズトランジスタは、ビット線対ごとに、メモリセル列の組ごとに設けられる。図１３においては、ビット線ＢＬ１およびＢＬ２（／ＢＬ１）に対応するイコライズトランジスタ６２−１および、ビット線ＢＬ３およびＢＬ４（／ＢＬ３）に対応するイコライズトランジスタ６２−２が代表的に示される。たとえば、イコライズトランジスタ６２−１は、ビット線イコライズ信号ＢＬＥＱの活性化（Ｈレベル）に応答して、ビット線ＢＬ１とＢＬ２（／ＢＬ１）とを電気的に結合する。以下においては、これらの複数のイコライズトランジスタを総称して、単にイコライズトランジスタ６２とも称する。

その他のビット線対の各々に対応して設けられるイコライズトランジスタ６２も同様に、ビット線イコライズ信号ＢＬＥＱの活性化に応答して、対応するビット線対を構成するビット線ＢＬおよび／ＢＬの間を電気的に結合する。

ビット線イコライズ信号ＢＬＥＱは、コントロール回路５によって生成される。ビット線イコライズ信号ＢＬＥＱは、ＭＲＡＭデバイス１のスタンバイ期間、ＭＲＡＭデバイス１のアクティブ期間のうちメモリアレイ１０が非選択状態である場合およびアクティブ期間内でデータ書込動作時において、各ビット線対を構成するビット線間を短絡するために、Ｈレベルに活性化される。

一方、ＭＲＡＭデバイスのアクティブ期間におけるデータ読出動作時においては、ビット線イコライズ信号ＢＬＥＱはＬレベルに非活性化される。これに応答して、各ビット線対を構成するビット線ＢＬおよび／ＢＬの間は遮断される。

プリチャージトランジスタは、ビット線ごとに設けられる。図１３においては、ビット線ＢＬ１〜ＢＬ４にそれぞれ対応するプリチャージトランジスタ６４−１〜６４−４が代表的に示される。以下においては、これらの複数のプリチャージトランジスタを総称して、単にプリチャージトランジスタ６４とも称する。その他のビット線の各々に対応しても、プリチャージトランジスタ６４が同様に配置される。

ビット線プリチャージ信号ＢＬＰＲは、コントロール回路５によって生成される。ビット線プリチャージ信号ＢＬＰＲは、ＭＲＡＭデバイス１のアクティブ期間において、データ読出動作の開始に先立ってＨレベルに活性化される。これに応答して各プリチャージトランジスタ６４がオンすることにより、各ビット線は所定のプリチャージ電圧にプリチャージされる。図１３においては、プリチャージ電圧が電源電圧Ｖｃｃである場合の構成が例示される。

コラム選択線は、ビット線対ごとに、すなわちメモリセル列の組ごとに設けられる。図１３においては、第１番目および第２番目のメモリセル列に対応するコラム選択線ＣＳＬ１および、第３番目および第４番目のメモリセル列に対応するコラム選択線ＣＳＬ２が代表的に示される。以下においては、これらの複数のコラム選択線を総称して、単にコラム選択線ＣＳＬとも称する。

列デコーダ２５は、列選択結果に応じて、複数のコラム選択線ＣＳＬのうちの１本を選択状態（Ｈレベル）に活性化する。

データＩ／Ｏ線対ＤＩ／ＯＰは、データ線ＩＯおよび／ＩＯを含み、データ書込時におけるデータ書込電流±Ｉｗおよびデータ読出時におけるセンス電流Ｉｓを伝達する。すなわち、データＩ／Ｏ線対ＤＩ／ＯＰは、データ読出時とデータ書込時において共有される。

次に、読出／書込制御回路５０に含まれるコラム選択ゲート、データ書込回路５０ｗ、データ読出回路５０ｒおよび電流切換回路５３ａの構成について説明する。

コラム選択ゲートは、メモリセル列に対応してそれぞれ配置される。図１３においては、第１番目〜第４番目のメモリセル列に対応するコラム選択ゲートＣＳＧ１〜ＣＳＧ４が代表的に示される。

同一のビット線対に対応する２個のコラム選択ゲートＣＳＧは、共通のコラム選択線ＣＳＬに応じてオンする。たとえば、ビット線対ＢＬＰ１に対応するコラム選択ゲートＣＳＧ１およびＣＳＧ２は、共通のコラム選択線ＣＳＬ１の電圧レベルに応じてオン／オフする。

コラムアドレスＣＡのデコード結果、すなわち列選択結果に応じて、いずれか１つのビット線対が選択される。列選択結果に応じて活性化されたコラム選択線ＣＳＬに応答して、対応するコラム選択ゲートＣＳＧがオンする。この結果、選択されたビット線対を構成するビット線ＢＬおよび／ＢＬは、データＩ／Ｏ線対ＤＩ／ＯＰを構成するデータ線ＩＯおよび／ＩＯのそれぞれと電気的に結合される。

図１４は、データ書込回路５０ｗおよびデータ読出回路５０ｒの構成を示す回路図である。

図１４を参照して、データ書込回路５０ｗは、データ書込時において活性化される制御信号ＷＥに応答して動作する。データ書込回路５０ｗは、ノードＮｗ０に一定電流を供給するためのＰ型ＭＯＳトランジスタ１５１と、トランジスタ１５１の通過電流を制御するためのカレントミラー回路を構成するＰ型ＭＯＳトランジスタ１５２および電流源回路１５３とを含む。

データ書込回路５０ｗは、さらに、ノードＮｗ０から動作電流の供給を受けて動作するインバータ１５４、１５５および１５６を有する。インバータ１５４は、書込データＤＩＮの電圧レベルを反転してノードＮｗ１に伝達する。インバータ１５５は、書込データＤＩＮの電圧レベルを反転してインバータ１５６の入力ノードに伝達する。インバータ１５６は、インバータ１５４の出力を反転してノードＮｗ２に伝達する。したがって、データ書込回路５０ｗは、書込データＤＩＮの電圧レベルに応じて、ノードＮｗ１およびＮｗ２の電圧レベルを電源電圧Ｖｃｃおよび接地電圧Ｖｓｓの一方ずつに設定する。

データ読出回路５０ｒは、データ読出時において活性化される制御信号ＲＥに応答して動作して、読出データＤＯＵＴを出力する。

データ読出回路５０ｒは、電源電圧Ｖｃｃを受けてノードＮｓ１およびＮｓ２に一定電流をそれぞれ供給するための電流源回路１６１および１６２と、ノードＮｓ１とノードＮｒ１との間に電気的に結合されるＮ型ＭＯＳトランジスタ１６３と、ノードＮｓ２とノードＮｒ２との間に電気的に結合されるＮ型ＭＯＳトランジスタ１６４と、ノードＮｓ１およびＮｓ２の間の電圧差を増幅して読出データＤＯＵＴを出力する増幅器１６５とを有する。

トランジスタ１６３および１６４のゲートには参照電圧Ｖｒｅｆが与えられる。電流源回路１６１および１６２の供給電流量および参照電圧Ｖｒｅｆは、センス電流Ｉｓの電流量に応じて設定される。抵抗１６６および１６７は、ノードＮｓ１およびＮｓ２を接地電圧Ｖｓｓにプルダウンするために設けられる。このような構成とすることにより、データ読出回路５０ｒは、ノードＮｒ１およびＮｒ２の各々からセンス電流Ｉｓを供給することができる。

データ読出回路５０ｒは、さらに、コラム選択ゲートおよびビット線対を介して接続されるメモリセルの記憶データのレベルに応じて、ノードＮｒ１およびＮｒ２にそれぞれ生じる電圧変化の差を増幅して、読出データＤＯＵＴを出力する。

電流切換回路５３ａは、データ書込回路５０ｗのノードＮｗ１とデータ読出回路５０ｒのノードＮｒ１の一方とデータ線ＩＯとを選択的に結合するためのスイッチＳＷ１ａと、データ書込回路５０ｗのノードＮｗ２とデータ読出回路５０ｒのノードＮｒ２の一方をデータ線／ＩＯと選択的に結合するスイッチＳＷ１ｂとを有する。

スイッチＳＷ１ａおよびＳＷ１ｂは、データ読出時およびデータ書込時のそれぞれにおいて信号レベルの異なる制御信号ＲＷＳに応じて動作する。

データ読出時においては、スイッチＳＷ１ａおよびＳＷ１ｂは、データ読出回路５０ｒの出力ノードＮｒ１およびＮｒ２をデータ線ＩＯおよび／ＩＯとそれぞれ結合する。一方、データ書込時においては、スイッチＳＷ１ａおよびＳＷ１ｂはデータ書込回路５０ｗのノードＮｗ１およびＮｗ２をデータ線ＩＯおよび／ＩＯとそれぞれ結合する。

再び図１３を参照して、データ読出およびデータ書込時の動作について説明する。以下においては、一例として第３番目のメモリセル列が選択された場合について説明する。

まず、データ書込時における動作について説明する。列選択結果に応答して、コラム選択線ＣＳＬ２が選択状態（Ｈレベル）に活性化されて、コラム選択ゲートＣＳＧ３およびＣＳＧ４がオンする。これにより、データ線ＩＯおよび／ＩＯは、ビット線対ＢＬＰ２を構成するビット線ＢＬ３およびＢＬ４（／ＢＬ３）とそれぞれ電気的に結合される。また、データ書込時においては、各イコライズトランジスタ６２はオンするので、ビット線ＢＬ３およびＢＬ４（／ＢＬ３）の間は短絡される。

データ書込回路５０ｗは、電流切換回路５３ａを介して接続されるデータ線ＩＯおよび／ＩＯの電圧レベルを、電源電圧Ｖｃｃおよび接地電圧Ｖｓｓのいずれか一方ずつに設定する。たとえば、書込データＤＩＮのデータレベルがＬレベルである場合には、図１４に示すインバータ１５４および１５６の出力は、それぞれ電源電圧Ｖｃｃ（高電圧状態）および接地電圧Ｖｓｓ（低電圧状態）にそれぞれ設定されるので、データ線ＩＯにＬレベルデータを書込むためのデータ書込電流−Ｉｗが流される。

データ書込電流−Ｉｗは、コラム選択ゲートＣＳＧ３を介してビット線ＢＬ３に供給される。ビット線ＢＬ３に伝達されるデータ書込電流−Ｉｗは、イコライズトランジスタ６２−２によって折返されてもう一方のビット線ＢＬ４（／ＢＬ３）においては、反対方向のデータ書込電流＋Ｉｗとして伝達される。ビット線ＢＬ４（／ＢＬ３）に流れるデータ書込電流＋Ｉｗは、コラム選択ゲートＣＳＧ４を介してデータ線／ＩＯに伝達される。したがって、読出／書込制御回路６０に電流シンクのための手段を設ける必要がなく、その構成を簡略化できる。

データ書込時においては、ライトワード線ＷＷＬのいずれか１個が選択状態（Ｈレベル）に活性化されて、データ書込電流Ｉｐが流される。したがって、ビット線ＢＬ３に対応するメモリセル列において、対応するライトワード線ＷＷＬにデータ書込電流Ｉｐが流されたメモリセルに対してＬレベルデータのデータ書込が実行される。

一方、書込データＤＩＮのデータレベルがＨレベルである場合には、ノードＮｗ１およびＮｗ２の電圧レベルの設定が上記の場合とは反対となり、ビット線ＢＬ３および／ＢＬ３（ＢＬ４）には、上記と逆方向のデータ書込電流が流れて、上記とは逆のデータレベルが書込まれる。このようにして、書込データＤＩＮのデータレベルに応じた方向を有するデータ書込電流±Ｉｗが、イコライズトランジスタ６２によって折返されて、ビット線ＢＬおよび／ＢＬに供給される。

以上においては、奇数番目のメモリセル列が選択された場合のデータ書込について説明した。この場合においては、ビット線ＢＬと結合されるメモリセルＭＣに対して、書込データＤＩＮのデータレベルがそのまま書込まれる。

ビット線／ＢＬにはビット線ＢＬと反対方向のデータ書込電流が流されるため、偶数番目のメモリセル列が選択された場合には、書込データＤＩＮのデータレベルと反対のデータレベルが、ビット線／ＢＬと結合されるメモリセルＭＣに書込まれる。しかし、以下の説明で明らかになるように、この場合にも、書込データＤＩＮのデータレベルを正しく読出すことができる。

次にデータ読出について説明する。
メモリセルＭＣは、１行ごとにビット線ＢＬおよび／ＢＬのいずれか一方ずつと結合される。たとえば、第１番目のメモリセル行に属するメモリセルは、ビット線ＢＬ１，ＢＬ３，…、すなわちＢＬと結合され、第２行目のメモリセルは、ビット線ＢＬ２，ＢＬ４，…、すなわち／ＢＬと結合される。以下同様に、メモリセルの各々は、奇数行において各ビット線対の一方ずつのＢＬと接続され、偶数行において各ビット線対の他方ずつの／ＢＬと接続される。

この結果、リードワード線ＲＷＬが行選択結果に応じて選択的に活性化されると、各ビット線対において、ビット線ＢＬおよび／ＢＬのいずれか一方が、メモリセルＭＣと結合される。

メモリアレイ１０は、さらに、メモリセル列に対応してそれぞれ設けられる複数のダミーメモリセルＤＭＣを有する。ダミーメモリセルＤＭＣは、ダミーリードワード線ＤＲＷＬ１およびＤＲＷＬ２のいずれか一方と結合されて、２行×複数列に配置される。ダミーリードワード線ＤＲＷＬ１と結合されるダミーメモリセルは、ビット線ＢＬ１，ＢＬ３，…（すなわち各ビット線対における一方のビット線ＢＬ）とそれぞれ結合される。一方、ダミーリードワード線ＤＲＷＬ２と結合される残りのダミーメモリセルは、ビット線ＢＬ２，ＢＬ４，…（すなわち各ビット線対における他方のビット線／ＢＬ）とそれぞれ結合される。

ダミーリードワード線ＤＲＷＬ１およびＤＲＷＬ２は、各ビット線対の一方ＢＬおよび他方／ＢＬのうち、選択されたメモリセル行に対応して、メモリセルＭＣと非接続となった一方をダミーメモリセルＤＭＣとそれぞれ結合するように選択的に活性化される。たとえば、行選択結果に応じて、奇数番目のメモリセル行が選択された場合には、各ビット線対においてビット線／ＢＬとダミーメモリセルＤＭＣとを接続するために、ダミーリードワード線ＤＲＷＬ２が選択状態に活性化される。反対に、偶数番目のメモリセル行が選択された場合には、ダミーリードワード線ＤＲＷＬ１が選択状態に活性化される。

この結果、各ビット線対を構成するビット線ＢＬおよび／ＢＬは、選択されたメモリセル行に対応するメモリセルおよびダミーメモリセルＤＭＣとの一方ずつとそれぞれ結合される。

データ読出時においても、一例として第３番目のメモリセル列が選択された場合について説明する。

データ読出動作に先立って、ビット線プリチャージ信号ＢＬＰＲが一定期間Ｈレベルに活性化され、各ビット線は電源電圧Ｖｃｃにプリチャージされる。

プリチャージ後、列選択結果に応答してコラム選択線ＣＳＬ２が選択状態（Ｈレベル）に活性化される。これに応答して、コラム選択ゲートＣＳＧ３および４がオンする。この結果、データＩ／Ｏ線対ＤＩ／ＯＰを構成するデータ線ＩＯおよび／ＩＯは、データ書込時と同様にビット線ＢＬ３およびＢＬ４（／ＢＬ３）とそれぞれ結合される。

データ読出回路５０ｒは、電流切換回路５３ａを介して、データ線ＩＯおよび／ＩＯに、同一方向のセンス電流Ｉｓを供給する。データ読出時においては、イコライズトランジスタ６２−２はターンオフされているので、データ読出回路５０ｒから供給されるセンス電流Ｉｓは、ビット線ＢＬ３およびＢＬ４（／ＢＬ３）上を、同一方向に流れる。

行選択結果に応じてリードワード線ＲＷＬが選択状態（Ｈレベル）に活性化されて、対応するメモリセルがビット線ＢＬ３およびＢＬ４（／ＢＬ３）の一方と結合される。また、ダミーリードワード線ＤＲＷＬ１およびＤＲＷＬ２の一方が活性化されて、メモリセルと非接続である、ビット線ＢＬ３およびＢＬ４（／ＢＬ３）の他方は、ダミーメモリセルＤＭＣと結合される。

既に説明したように、メモリセルＭＣの抵抗値は、記憶データのレベルによって変化する。ここで、Ｈレベルデータを記憶した場合におけるメモリセルＭＣの抵抗値をＲｈとし、Ｌレベルデータを記憶した場合におけるメモリセルＭＣの抵抗値をＲｌとすると、ダミーメモリセルＤＭＣの抵抗値Ｒｍは、ＲｌとＲｈの中間値に設定される。

したがって、センス電流Ｉｓによって、ダミーメモリセルに結合されたビット線の一方に生じる電圧変化と、メモリセルＭＣと結合されたビット線の他方に生じる電圧変化とをデータ読出回路５０ｒで比較することにより、データ読出の対象となった記憶データのレベルを検知することができる。

ビット線ＢＬ３およびＢＬ４（／ＢＬ３）の間に生じた電圧差は、データＩ／Ｏ線対ＤＩ／ＯＰを介して、データ読出回路５０ｒ中のノードＮｓ１およびＮｓ２に伝達される。増幅器１６５によって、ノードＮｓ１およびＮｓ２の電圧差は増幅されて、読出データＤＯＵＴが出力される。

したがって、ビット線ＢＬ３（ＢＬ）と結合されるメモリセルにＬレベルデータが記憶されている場合、およびビット線ＢＬ４（／ＢＬ）と結合されるメモリセルＭＣにＨレベルデータが記憶されている場合において、読出データＤＯＵＴにＬレベルが出力される。反対に、ビット線ＢＬ３（ＢＬ）と結合されるメモリセルにＨレベルデータが記憶されている場合、およびビット線ＢＬ４（／ＢＬ）と結合されるメモリセルＭＣにＬレベルデータが記憶されている場合において、読出データＤＯＵＴにＨレベルが出力される。

このように、折返し型ビット線構成に基づいてデータ読出およびデータ書込を実行できる。この結果、データ読出およびデータ書込の動作マージンを確保することができる。

また、データ書込電流をイコライズトランジスタ６２によって折返して、ビット線対を構成するビット線ＢＬおよび／ＢＬに流すので、極性の異なる電圧（負電圧）を用いることなくデータ書込を行なえる。さらに、データ書込電流の方向は、データ線ＩＯおよび／ＩＯの電圧を電源電圧Ｖｃｃおよび接地電圧Ｖｓｓのいずれか一方ずつに設定するのみで切換えられる。したがって、データ書込回路５０ｗの回路構成を簡易にすることができる。読出／書込制御回路６０も同様に、電流をシンクする手段を具備することなく、イコライズトランジスタ６２−１〜６２−ｍのみで簡易に形成することができる。

さらに、折返されて供給される相補のデータ書込電流のそれぞれに起因して生じる磁界ノイズは互いに打ち消し合う方向に発生するので、データ書込ノイズの低減を図ることができる。

［実施の形態２の変形例１］
実施の形態２の変形例１においては、実施の形態２に示した折返し型ビット線構成に加えて、隣接するメモリセル間におけるライトワード線ＷＷＬの共有が図られる。

図１５は、実施の形態２の変形例１に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図１５を参照して、実施の形態２の変形例１に従うメモリアレイ１０においては、列方向に隣接するメモリセルは、同一のライトワード線ＷＷＬを共有する。

リードワード線ＲＷＬが活性化されるデータ読出時においては、各ビット線に対して１本おきにメモリセル列が接続されるので、隣接する２個のメモリセル列で形成されるメモリセル列の組ごとにビット線対を形成して、折返し型ビット線構成に基づく、実施の形態２の場合と同様のデータ読出を実行できる。

一方、異なる行に属するメモリセル間で共有されるライトワード線ＷＷＬが活性化されるデータ書込時においては、折返し型ビット線構成に基づくデータ書込を行なうことはできない。したがって、データ読出時とデータ書込時におけるコラム選択を独立に行なう必要がある。

実施の形態２の変形例１においては、コラム選択ゲートは、リードコラム選択ゲートＲＣＧとライトコラム選択ゲートＷＣＧとに分割して配置される。同様に、コラム選択線は、リードコラム選択線ＲＣＳＬとライトコラム選択線ＷＣＳＬとに分割して配置される。

リードコラム選択線ＲＣＳＬおよびリードコラム選択ゲートＲＣＧは、図１３におけるコラム選択線ＣＳＬおよびコラム選択ゲートＣＳＧと同様に配置され、各ビット線対に対応するメモリセル列の組ごとに制御される。したがって、実施の形態２に従う構成と同様に、データ読出の動作マージンを確保することができる。

一方、ライトコラム選択線ＷＣＳＬおよびライトコラム選択ゲートＷＣＧは、メモリセル列にそれぞれ対応して配置され、各メモリセル列に対応して独立に制御される。

奇数番目のメモリセル列に対応して設けられるライトコラム選択ゲートＷＣＧ１，ＷＣＧ３，…は、列選択結果に応じて、対応するビット線ＢＬ１，ＢＬ３，…とデータ線ＩＯとを電気的に結合するために配置される。一方、偶数番目のメモリセル列に対応して設けられるライトコラム選択ゲートＷＣＧ２，ＷＣＧ４，…は、列選択結果に応じて、対応するビット線ＢＬ２，ＢＬ４，…とデータ線／ＩＯとを電気的に結合するために配置される。

読出／書込制御回路６０は、メモリセル列に対応してそれぞれ配置される書込電流制御トランジスタを含む。書込電流制御トランジスタは、対応するライトコラム選択線の活性化に応答してオンする。図１１においては、第１番目から第４番目のメモリセル列、すなわちビット線ＢＬ１〜ＢＬ４に対応してそれぞれ設けられる書込電流制御トランジスタ６３−１〜６３−４が代表的に示される。以下においては、これらの複数の書込電流制御トランジスタを総称する場合には、符号６３を用いることとする。一方、プリチャージトランジスタ６４の配置は、図１３の場合と同様である。

奇数番目のメモリセル列に対応して設けられる書込電流制御トランジスタ６３−１，６３−３，…は、列選択結果に応じて、対応するビット線ＢＬ１，ＢＬ３，…とデータ線／ＩＯとを電気的に結合するために配置される。一方、偶数番目のメモリセル列に対応して設けられる書込電流制御トランジスタ６３−２，６３−４，…は、列選択結果に応じて、対応するビット線ＢＬ２，ＢＬ４，…とデータ線ＩＯとを電気的に結合するために配置される。

したがって、選択されたメモリセル列において、データ線ＩＯ（／ＩＯ）〜ライトコラム選択ゲートＷＣＳＧ〜ビット線ＢＬ〜書込電流制御トランジスタ６３〜データ線／ＩＯ（ＩＯ）の経路に、データ書込電流±Ｉｗを流すことができる。なお、データ書込電流±Ｉｗの方向は、実施の形態２と同様にデータ線ＩＯ，／ＩＯの電圧を設定することによって制御できる。したがって、実施の形態２と同様に、データ書込に関連する周辺回路、すなわちデータ書込回路５０ｗおよび読出／書込制御回路６０の構成を簡易にすることができる。

また、折返し型ビット線構成に基づくデータ書込を実行することはできないものの、メモリアレイ１０におけるライトワード線ＷＷＬの配線ピッチを緩和することができる。この結果、実施の形態１の変形例２の場合と同様に、メモリアレイ１０の高集積化によるＭＲＡＭデバイスのチップ面積削減および、ライトワード線ＷＷＬのエレクトロマイグレーション耐性向上によるＭＲＡＭデバイスの信頼性向上を図ることができる。

［実施の形態２の変形例２］
実施の形態２の変形例２においては、実施の形態２に示した折返し型ビット線構成に加えて、隣接するメモリセル間におけるリードワード線ＲＷＬの共有が図られる。

図１６は、実施の形態２の変形例２に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図１６を参照して、実施の形態２の変形例２に従うメモリアレイ１０においては、列方向に隣接するメモリセルは、同一のリードワード線ＲＷＬを共有する。

読出／書込制御回路６０は、実施の形態２と同様に配置されるイコライズトランジスタ６２およびプリチャージトランジスタ６４を有する。

ライトワード線ＷＷＬが活性化されるデータ書込時においては、各ビット線に対して１本おきにメモリセル列が接続されるので、隣接する２個のメモリセル列で形成されるメモリセル列の組ごとにビット線対を形成できる。この結果、折返し型ビット線構成に基づく、実施の形態２の場合と同様のデータ書込を実行できる。したがって、実施の形態２と同様にデータ書込の動作マージンを確保できる。また、データ書込に関連する周辺回路、すなわちデータ書込回路５０ｗおよび読出／書込制御回路６０の構成を簡易にするとともに、データ書込時のノイズを低減することができる。

一方、複数のメモリセル行間で共有されるリードワード線ＲＷＬが活性化されるデータ読出時においては、折返し型ビット線構成に基づくデータ読出を行なうことはできない。しかし、データ読出時においては、選択されたメモリセル列に対応するデータ線ＩＯおよび／ＩＯのいずれか一方にセンス電流を流すことが必要であるが、データ線ＩＯおよび／ＩＯの他方については、フローティング状態としても、データ読出動作に悪影響を与えることはない。したがって、コラム選択線およびコラム選択ゲートの配置は、図１３の場合と同様とすることができる。

すなわち、データ読出時においては、データ線ＩＯおよび／ＩＯのそれぞれは独立したデータ線ＩＯ１およびＩＯ２として動作し、列選択結果に応じて、いずれか一方にセンス電流が供給される。

一方、データ書込時においては、データ線ＩＯおよび／ＩＯは、図１３の場合と同様にデータＩ／Ｏ線対ＤＩ／ＯＰを形成して、相補のデータ書込電流の供給線として働く。

なお、図１５に示される実施の形態２の変形例１の場合と同様に、コラム選択ゲートおよびコラム選択線をリード／ライトで独立に配置する構成としてもよい。この場合には、図１５の構成おいて、リードコラム選択ゲートＲＣＧとライトコラム選択ゲートＷＣＧの配置、およびリードコラム選択線ＲＣＳＬとライトコラム選択線ＷＣＳＬとの配置をそれぞれ入替ればよい。

実施の形態２の変形例２に従う構成においては、電流切換回路５３ａおよびデータ読出回路５０ｒに代えて、電流切換回路５３ｂおよびデータ読出回路５１ｒがそれぞれ配置される。

図１７は、データ読出回路５１ｒの構成を示す回路図である。
図１７を参照して、データ読出回路５１ｒは、図１４に示したデータ読出回路５０ｒと比較して、ノードＮｒ１に対してのみセンス電流Ｉｓを供給する点で異なる。これに対応して、図１４に示されたトランジスタ１６４は省略され、参照電圧Ｖｒｅｆは、トランジスタ１６３のゲートのみに入力される。

データ読出回路５１ｒは、センス電流Ｉｓによって生じる電圧降下を、基準となる電圧降下ΔＶｒと比較して読出データＤＯＵＴのデータレベルを検知する。ΔＶｒは、Ｈレベルデータを読出した場合におけるデータ線の電圧降下をΔＶｈとし、Ｌレベルデータを読出した場合におけるデータ線の電圧降下をΔＶｌとすると、ΔＶｈとΔＶｌとの中間値となるように設定される。

したがって、データ読出回路５１ｒにおいては、ノードＮｓ２の電圧レベルが（Ｖｃｃ−ΔＶｒ）となるように抵抗１６７の抵抗値は設定される。

再び図１６を参照して、電流切換回路５３ｂは、制御信号ＲＲＳに応じて、データ読出回路５０ｒの出力ノードＮｒ１と、データ線ＩＯ１（ＩＯ）およびＩＯ２（／ＩＯ）との間の接続を制御する。データ読出時において、列選択結果に応じて、データ読出回路５０ｒの出力ノードＮｒ１とデータ線ＩＯ１（ＩＯ）およびＩＯ２（／ＩＯ）の一方とを接続する。

具体的には、奇数番目のメモリセル列が選択される場合には、データ線ＩＯ１（ＩＯ）にセンス電流Ｉｓを供給するために、電流切換回路５３ｂは、ノードＮｒ１とデータ線ＩＯ１（ＩＯ）とを接続する。データ線ＩＯ２（／ＩＯ）は、プリチャージ電圧のままフローティング状態とされる。

反対に、偶数番目のメモリセル列が選択される場合には、電流切換回路５３ｂは、データ線ＩＯ２（／ＩＯ）にセンス電流Ｉｓを供給するために、ノードＮｒ１とデータ線ＩＯ２（／ＩＯ）とを接続する。一方、データ線ＩＯ１（ＩＯ）は、プリチャージ電圧のままフローティング状態とされる。

一方、データ書込回路５０ｗによってデータ書込電流がデータ線ＩＯ，／ＩＯに流されるデータ書込時においては、電流切換回路５３ｂは、出力ノードＮｒ１をデータ線ＩＯおよび／ＩＯのいずれとも接続しない。

このような構成とすることにより、データ読出時において、折返し型ビット線構成による動作マージン確保を図ることはできないものの、メモリアレイ１０におけるリードワード線ＲＷＬの配線ピッチを緩和してデータ読出を正常に実行できる。さらに、折返し型ビット線構成に基づくデータ書込を実行するとともに、実施の形態１の変形例３の場合と同様に、メモリアレイ１０の高集積化によるＭＲＡＭデバイスのチップ面積削減を図ることができる。

［実施の形態３］
実施の形態３以降においては、他の構成を有するメモリセルの配置における、信号線の共有について説明する。

図１８は、実施の形態３に従うメモリセルと信号配線との間の接続関係を示す回路図である。

図１８を参照して、実施の形態３に従うメモリセルは、直列に結合された磁気トンネル接合部ＭＴＪおよびアクセストランジスタＡＴＲを含む。アクセストランジスタＡＴＲは、磁気トンネル接合部ＭＴＪとビット線ＢＬとの間に電気的に結合される。アクセストランジスタＡＴＲのゲートはリードワード線ＲＷＬと結合される。

磁気トンネル接合部ＭＴＪは、接地電圧Ｖｓｓを供給する基準電圧配線ＳＬとアクセストランジスタＡＴＲとの間に電気的に結合される。したがって、ビット線ＢＬは、直接磁気トンネル接合部ＭＴＪと結合されず、アクセストランジスタＡＴＲを介して接続される。

実施の形態３に従うメモリセルは、実施の形態１に従うメモリセルと比較して、基準電圧配線ＳＬとビット線ＢＬとを入替えて配置したものに相当する。したがって、配置される信号線の種類は実施の形態１の場合と同様であり、データ読出およびデータ書込時における各信号線の電圧および電流波形は、実施の形態１と同様であるので詳細な説明は繰り返さない。

図１９は、実施の形態３に従うメモリセルの配置を説明する構造図である。
図１９を参照して、アクセストランジスタＡＴＲは、半導体主基板ＳＵＢ上のｐ型領域ＰＡＲに形成される。ビット線ＢＬは、第１の金属配線層Ｍ１に形成されて、アクセストランジスタＡＴＲの一方のソース／ドレイン領域１１０と電気的に結合される。

他方のソース／ドレイン領域１２０は、第１の金属配線層Ｍ１および第２の金属配線層Ｍ２に設けられた金属配線、コンタクトホールに形成された金属膜１５０およびバリアメタル１４０を経由して、磁気トンネル接合部ＭＴＪと結合される。ライトワード線ＷＷＬは、磁気トンネル接合部と近接して第２の金属配線層Ｍ２に設けられる。リードワード線ＲＷＬは、アクセストランジスタＡＴＲのゲート１３０と同一層に配置される。

基準電圧配線ＳＬは、独立した金属配線層である第３の金属配線層Ｍ３に配置される。基準電圧配線ＳＬは、半導体基板上のいずれかのノードにおいて、接地電圧Ｖｓｓを供給するノードと結合される。

このように、実施の形態３に従うメモリセルにおいては、磁気トンネル接合部ＭＴＪとビット線ＢＬとは直接的に結合されず、アクセストランジスタＡＴＲを介して結合される。これにより、各ビット線ＢＬは、対応するメモリセル列に属する多数の磁気トンネル接合部ＭＴＪと直接結合されず、データ読出の対象となる、すなわち対応するリードワード線ＲＷＬが選択状態（Ｈレベル）に活性化されたメモリセル行に属するメモリセルとのみ電気的に結合される。したがって、ビット線ＢＬの容量を抑制することができ、特にデータ読出時の動作を高速化できる。

図２０は、実施の形態３に従うメモリアレイ１０の構成を示すブロック図である。

図２０を参照して、メモリアレイ１０においては、図１８に示される構成を有するメモリセルＭＣが行列状に配置される。さらに、図５に示される実施の形態１に従う構成と同様に、行方向に隣接するメモリセルは、同一の基準電圧配線ＳＬを共有する。

リードワード線ＲＷＬ、ライトワード線ＷＷＬ、ビット線ＢＬの配置および、ワード線電流制御回路４０の構成については、図５と同様であるので説明は繰り返さない。

このように、実施の形態３に従うメモリセルの配置においても、基準電圧配線ＳＬを複数のメモリセル列間で共有することができる。これにより、メモリアレイ１０全体に配置される配線数を削減することができる。この結果、メモリアレイ１０を高集積化して、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態３の変形例１］
図２１は、実施の形態３の変形例１に従うメモリアレイ１０の構成を示すブロック図である。

図２１を参照して、実施の形態３の変形例１に従うメモリアレイ１０においては、行方向に隣接するメモリセルは、図６の場合と同様に同一のビット線ＢＬを共有する。一方、基準電圧配線ＳＬは、各メモリセル列ごとに配置される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態３と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、データ読出の高速化を図ることが可能な実施の形態３に従うメモリセルを配置する場合においても、メモリアレイ１０におけるビット線ＢＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

また、実施の形態３に従うメモリセルの構成においては、ビット線ＢＬと磁気トンネル接合部ＭＴＪとの間の距離が、ライトワード線ＷＷＬと磁気トンネル接合部ＭＴＪとの間の距離に比較して大きくなるので、ビット線ＢＬにより大きなデータ書込電流を流す必要が生じる。したがって、ビット線ＢＬのエレクトロマイグレーション耐性を考慮することが、ＭＲＡＭデバイスの信頼性向上に有効である。

すなわち、実施の形態３に従うメモリセルの配置においては、ビット線ＢＬの配線幅（断面積）を、磁気トンネル接合部との距離が小さいライトワード線ＷＷＬよりも大きく確保することによって、ビット線ＢＬのエレクトロマイグレーション耐性を高めて、ＭＲＡＭデバイスの信頼性を向上させることができる。また、材質面においても、ビット線ＢＬをエレクトロマイグレーション耐性の高い材料で形成することが望ましい。

［実施の形態３の変形例２］
図２２は、実施の形態３の変形例２に従うメモリアレイ１０の構成を示すブロック図である。

図２２を参照して、実施の形態３の変形例２に従うメモリアレイ１０においては、列方向に隣接するメモリセルは、図７の場合と同様に同一のライトワード線ＷＷＬを共有する。メモリセルＭＣは、図７の場合と同様の理由によって交互配置される。また、図２２においては、基準電圧配線ＳＬが各メモリセル列ごとに配置される構成を示しているが、図２０の構成と同様に、行方向に隣接するメモリセル間で基準電圧配線ＳＬを共有する構成としてもよい。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態３と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態３に従うメモリセルの配置においても、メモリアレイ１０におけるライトワード線ＷＷＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態３の変形例３］
図２３は、実施の形態３の変形例３に従うメモリアレイ１０の構成を示すブロック図である。

図２３を参照して、実施の形態３の変形例３に従うメモリアレイ１０においては、列方向に隣接するメモリセルは、図９の場合と同様に同一のリードワード線ＲＷＬを共有する。また、メモリセルＭＣは、図９の場合と同様の理由によって交互配置される。図２３においては、基準電圧配線ＳＬが各メモリセル列ごとに配置される構成を示しているが、図２０の構成と同様に、隣接する２個のメモリセル列で形成されるメモリセル列の組ごとに基準電圧配線ＳＬを共有する構成としてもよい。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態３と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態３に従うメモリセルの配置においても、メモリアレイ１０におけるリードワード線ＲＷＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態３の変形例４］
図２４は、実施の形態３の変形例４に従うメモリアレイ１０の構成を示すブロック図である。

図２４を参照して、実施の形態３の変形例４に従うメモリアレイ１０においては、実施の形態３の変形例２と同様に、列方向に隣接するメモリセルは、同一のライトワード線ＷＷＬを共有する。さらに、リードワード線ＲＷＬも、列方向に隣接するメモリセル間で共有される。たとえば、第２行および第３行のメモリセル行に属するメモリセル群は、同一のリードワード線ＲＷＬ２を共有する。以降のメモリセル行に対しても、リードワード線ＲＷＬおよびライトワード線ＷＷＬは、同様に配置される。

メモリセルＭＣは、図１０の場合と同様の理由によって交互配置される。また、図２４においては、基準電圧配線ＳＬが各メモリセル列ごとに配置される構成を示しているが、図２０の構成と同様に、列方向に隣接するメモリセルによって、１本の基準電圧配線ＳＬを共有する構成としてもよい。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態３と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態３に従うメモリセルの配置においても、メモリアレイ１０におけるライトワード線ＷＷＬおよびリードワード線ＲＷＬの両方の配線ピッチを緩和できる。この結果、メモリセルＭＣをより効率的に配置して、実施の形態３の変形例２および３の場合よりも、メモリアレイ１０をさらに高集積化して、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態３の変形例５］
図２５は、実施の形態３の変形例５に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図２５を参照して、実施の形態３の変形例５に従うメモリアレイ１０および周辺回路の構成は、図１１に示される実施の形態１の変形例５に従う構成と類似する。

実施の形態３に従うメモリセルにおいては、データ読出時において、アクセストランジスタＡＴＲと結合された共通配線ＳＢＬをビット線ＢＬとして機能させ、磁気トンネル接合部ＭＴＪと結合された共通配線ＳＢＬを基準電圧配線ＳＬとして機能させることが必要である。これは、実施の形態１の変形例５における共通配線ＳＢＬの機能の設定とは逆である。

すなわち、実施の形態１の変形例５の場合と比較して、行選択結果に対応した共通配線制御トランジスタＣＣＴのオン／オフを入れ替える必要がある。したがって、実施の形態３の変形例５においては、奇数番目のメモリセル列に対応して設けられる共通配線制御トランジスタＣＣＴ１，ＣＣＴ３，…のゲートには、制御信号／ＲＡ１が入力される。偶数番目のメモリセル列に対応して設けられる共通配線制御トランジスタＣＣＴ２，ＣＣＴ４，…のゲートには、制御信号ＲＡ１が入力される。制御信号ＲＡ１および／ＲＡ１の設定は、実施の形態１の変形例５と同様である。

共通配線制御トランジスタＣＣＴの制御以外については、実施の形態１の変形例５と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態３に従うメモリセルの配置においても、基準電圧配線ＳＬおよびビット線ＢＬの機能を統合した共通配線ＳＢＬを用いて、実施の形態１と同様のデータ読出およびデータ書込を行なうことができる。

この結果、列方向の配線ピッチを緩和してメモリセルＭＣを効率的に配することにより、メモリアレイ１０を高集積化することができる。さらに、データ書込時に大きなデータ書込電流が流れる共通配線ＳＢＬの配線幅、すなわち断面積を確保して、共通配線ＳＢＬのエレクトロマイグレーション耐性を向上させて、ＭＲＡＭデバイスの信頼性を向上させることができる。

また図２５においては、さらに、実施の形態３の変形例２と同様に、列方向に隣接するメモリセルは、１本のライトワード線ＷＷＬを共有する。

したがって、メモリアレイ１０におけるライトワード線ＷＷＬの配線ピッチを緩和できる。この結果、メモリアレイ１０をさらに高集積化して、ＭＲＡＭデバイスのチップ面積を削減することができる。

なお、この変形例で示した、共通配線ＳＢＬによる基準電圧配線ＳＬおよびビット線ＢＬの統合は、この他に、実施の形態３の変形例３および４でそれぞれ説明した、隣接メモリセル行間におけるリードワード線ＲＷＬの共有および、隣接メモリセル行間におけるリードワード線ＲＷＬとライトワード線ＷＷＬとの双方の共有のいずれかと組合せて適用することも可能である。

［実施の形態３の変形例６］
図２６は、実施の形態３の変形例６に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図２６を参照して、行列状に配置された実施の形態３に従うメモリセルに対して、実施の形態２と同様に、隣接する２個のメモリセル列によって形成されるメモリセル列の組ごとに、対応する２本のビット線を用いて折返し型ビット線構成が実現される。

図２６においては、各メモリセルＭＣにおいて、アクセストランジスタＡＴＲとビット線とが接続され、磁気トンネル接合部ＭＴＪと基準電圧配線ＳＬとが接続される点が、図１３の構成と異なる。

その他の部分の構成と、データ読出およびデータ書込時における動作とは、図１３の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態３に従うメモリセルの配置においても、折返し型ビット線構成を用いて、データ読出およびデータ書込の動作マージンを確保することができる。また、実施の形態２と同様に、周辺回路の簡単化およびデータ書込ノイズ低減を図ることができる。

［実施の形態３の変形例７］
実施の形態３の変形例７においては、実施の形態３の変形例６に示した折返し型ビット線構成に加えて、隣接するメモリセル行間におけるライトワード線ＷＷＬの共有が図られる。

図２７は、実施の形態３の変形例７に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図２７においては、各メモリセルＭＣにおいて、アクセストランジスタＡＴＲとビット線とが接続され、磁気トンネル接合部ＭＴＪと基準電圧配線ＳＬとが接続される点が、図１５の構成と異なる。

その他の部分の構成と、データ読出およびデータ書込時における動作とは、図１５の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態３に従うメモリセルの配置においても、折返し型ビット線構成に基づくデータ読出による動作マージン確保と、ライトワード線の共有化に基づくメモリアレイ１０の高集積化とを両立して実現することができる。

［実施の形態３の変形例８］
実施の形態３の変形例８においては、実施の形態３の変形例６に示した折返し型ビット線構成に加えて、隣接するメモリセル行間におけるリードワード線ＲＷＬの共有が図られる。

図２８は、実施の形態３の変形例８に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図２８においては、各メモリセルＭＣにおいて、アクセストランジスタＡＴＲとビット線とが接続され、磁気トンネル接合部ＭＴＪと基準電圧配線ＳＬとが接続される点が、図１６の構成と異なる。

その他の部分の構成と、データ読出およびデータ書込時における動作とは、図１６の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態３に従うメモリセルの配置においても、折返し型ビット線構成に基づくデータ書込による、動作マージン確保、周辺回路の簡易化およびデータ書込ノイズの低減と、リードワード線の共有化に基づくメモリアレイ１０の高集積化とを両立して実現することができる。

［実施の形態４］
図２９は、実施の形態４に従うメモリセルと信号配線との間の接続関係を示す回路図である。

図２９を参照して、実施の形態４に従うメモリセルに対しては、メモリセルに対して、リードワード線ＲＷＬ、ライトワード線ＷＷＬ、ビット線ＢＬおよび基準電圧配線ＳＬが設けられる。

アクセストランジスタＡＴＲは、磁気トンネル接合部ＭＴＪと接地電圧Ｖｓｓを供給する基準電圧配線ＳＬとの間に電気的に結合される。アクセストランジスタＡＴＲのゲートは、リードワード線ＲＷＬと結合される。磁気トンネル接合部ＭＴＪは、ビット線ＢＬと結合される。

リードワード線ＲＷＬは、メモリセルの行方向に沿って配置される。ライトワード線ＷＷＬは、リードワード線ＲＷＬと平行に、磁気トンネル接合部ＭＴＪと近接して設けられる。基準電圧配線ＳＬは、ライトワード線ＷＷＬおよびリードワード線ＲＷＬと平行に配置される。

実施の形態４に従うメモリセルは、実施の形態１に従うメモリセルと比較すると、基準電圧配線ＳＬが行方向に沿って、すなわちリードワード線ＲＷＬおよびライトワード線ＷＷＬと平行に配置される点がのみ異なる。したがって、配置される信号線の種類は実施の形態１の場合と同様であり、データ読出およびデータ書込時における各信号線の電圧および電流波形は、実施の形態１と同様であるので詳細な説明は繰り返さない。

図３０は、実施の形態４に従うメモリセルの配置を説明する構造図である。
図３０を参照して、アクセストランジスタＡＴＲは、半導体主基板ＳＵＢ上のｐ型領域ＰＡＲに形成される。基準電圧配線ＳＬは、第１の金属配線層Ｍ１に形成されて、アクセストランジスタＡＴＲの一方のソース／ドレイン領域１１０と電気的に結合される。基準電圧配線ＳＬは、半導体基板上のいずれかのノードにおいて、接地電圧Ｖｓｓを供給するノードと結合される。

他方のソース／ドレイン領域１２０は、第１の金属配線層Ｍ１および第２の金属配線層Ｍ２に設けられた金属配線、コンタクトホールに形成された金属膜１５０およびバリアメタル１４０を経由して、磁気トンネル接合部ＭＴＪと結合される。ライトワード線ＷＷＬは、磁気トンネル接合部と近接して第２の金属配線層Ｍ２に設けられる。リードワード線ＲＷＬは、アクセストランジスタＡＴＲのゲート１３０と同一層に配置される。

ビット線ＢＬは、独立した金属配線層である第３の金属配線層Ｍ３に配置され、磁気トンネル接合部ＭＴＪと電気的に結合される。

図３１は、実施の形態４に従うメモリアレイ１０の構成を示すブロック図である。
図３１を参照して、メモリアレイ１０においては、図２９に示される構成を有するメモリセルＭＣが行列状に配置される。列方向に隣接するメモリセルは、同一の基準電圧配線ＳＬを共有する。たとえば、第１番目および第２番目のメモリセル行に属するメモリセル群は、１本の基準電圧配線ＳＬ１を共有する。他のメモリセル列に対しても、基準電圧配線ＳＬは、同様に配置される。基準電圧配線ＳＬは、基本的には一定電圧（本実施の形態においては、接地電圧Ｖｓｓ）を供給するので、特別な電圧制御等を行なうことなく、このように共有することができる。

リードワード線ＲＷＬ、ライトワード線ＷＷＬ、ビット線ＢＬの配置および、ワード線電流制御回路４０の構成については、図５と同様であるので説明は繰り返さない。

このように、基準電圧配線ＳＬを行方向に沿って配置する実施の形態４に従うメモリセルの配置においても、基準電圧配線ＳＬを隣接するメモリセル間で共有することができる。これにより、メモリアレイ１０全体に配置される配線数を削減してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態４の変形例１］
図３２は、実施の形態４の変形例１に従うメモリアレイ１０の構成を示すブロック図である。

図３２を参照して、実施の形態４の変形例１に従うメモリアレイ１０においては、行方向に隣接するメモリセルは、同一のビット線ＢＬを共有する。たとえば、第１番目および第２番目のメモリセル列に属するメモリセル群は、同一のビット線ＢＬ１を共有する。一方、基準電圧配線ＳＬは、各メモリセル列ごとに配置される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態４と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態４に従うメモリセルを配置する場合においても、メモリアレイ１０におけるビット線ＢＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態４の変形例２］
図３３は、実施の形態４の変形例２に従うメモリアレイ１０の構成を示すブロック図である。

図３３を参照して、実施の形態４の変形例２に従うメモリアレイ１０においては、基準電圧配線ＳＬおよびビット線ＢＬの双方が共有される。基準電圧配線ＳＬは、図３１と同様に、列方向に隣接するメモリセルによって共有され、ビット線ＢＬは、図３２と同様に、行方向に隣接するメモリセルによって共有される。

このような構成とすることにより、行方向および列方向に沿ってそれぞれ配置される配線の両方を削減してメモリアレイ１０をさらに高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態４の変形例３］
図３４は、実施の形態４の変形例３に従うメモリアレイ１０の構成を示すブロック図である。

図３４を参照して、実施の形態４の変形例３に従うメモリアレイ１０においては、基準電圧配線ＳＬが共有される図３１の構成に加えて、列方向に隣接するメモリセルによって、同一のライトワード線ＷＷＬがさらに共有される。メモリセルＭＣは、図７の場合と同様の理由によって交互配置される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態４と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態４に従うメモリセルの配置においても、メモリアレイ１０におけるライトワード線ＷＷＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

また、実施の形態４に従うメモリセルの構成においては、ライトワード線ＷＷＬと磁気トンネル接合部ＭＴＪとの間の距離がより大きくなるので、実施の形態１に従うメモリセルの場合と同様に、ライトワード線ＷＷＬに大きなデータ書込電流を流す必要が生じる。

したがって、ライトワード線ＷＷＬの配線ピッチの緩和によって断面積を確保することによってライトワード線ＷＷＬの電流密度を軽減すれば、エレクトロマイグレーション耐性を向上させてＭＲＡＭデバイスの信頼性向上を図ることができる。また、材質面においても、ライトワード線ＷＷＬをビット線ＢＬよりもエレクトロマイグレーション耐性の高い材料で形成することが望ましい。

［実施の形態４の変形例４］
図３５は、実施の形態４の変形例４に従うメモリアレイ１０の構成を示すブロック図である。

図３５を参照して、実施の形態４の変形例４に従うメモリアレイ１０においては、基準電圧配線ＳＬおよびビット線ＢＬが共有される図３３の構成に加えて、列方向に隣接するメモリセルによって、同一のリードワード線ＲＷＬが共有される。たとえば、第１番目および第２番目のメモリセル行に属するメモリセル群によって、同一のリードワード線ＲＷＬ１が共有される。メモリセルＭＣは、図９の場合と同様の理由によって交互配置される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態４と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態４に従うメモリセルの配置においても、メモリアレイ１０におけるリードワード線ＲＷＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態４の変形例５］
図３６は、実施の形態４の変形例５に従うメモリアレイ１０の構成を示すブロック図である。

図３６を参照して、実施の形態４の変形例５に従うメモリアレイ１０においては、実施の形態４の変形例３と同様に、列方向に隣接するメモリセルは、同一のライトワード線ＷＷＬおよび基準電圧配線ＳＬを共有する。

実施の形態４の変形例５においては、さらに、リードワード線ＲＷＬが、列方向に隣接するメモリセル間で共有される。たとえば、第２行および第３行のメモリセル行に属するメモリセル群は、同一のリードワード線ＲＷＬ２を共有する。以降のメモリセル行に対しても、ライトワード線ＷＷＬおよびリードワード線ＲＷＬは、同様に配置される。

メモリセルＭＣは、図１０の場合と同様の理由によって交互配置される。また、基準電圧配線ＳＬは、ライトワード線ＷＷＬと同様に、列方向に隣接するメモリセルによって共有される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態４と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態４に従うメモリセルの配置においても、メモリアレイ１０におけるライトワード線ＷＷＬおよびリードワード線ＲＷＬの両方の配線ピッチを緩和できる。この結果、メモリセルＭＣをより効率的に配置して、実施の形態４の変形例３および４の場合よりも、メモリアレイ１０をさらに高集積化して、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態４の変形例６］
図３７は、実施の形態４の変形例６に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図３７を参照して、行列状に配置された実施の形態４に従うメモリセルに対して、実施の形態２と同様に、隣接する２個のメモリセル列によって形成されるメモリセル列の組ごとに、対応する２本のビット線を用いて折返し型ビット線構成が実現される。

図３７においては、基準電圧配線ＳＬが行方向に配置される点が、図１３の構成と異なる。

その他の部分の構成と、データ読出およびデータ書込時における動作とは、図１３の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態４に従うメモリセルの配置においても、折返し型ビット線構成を用いて、データ読出およびデータ書込の動作マージンを確保することができる。また、実施の形態２と同様に、データ書込回路５０ｗおよび読出／書込制御回路６０の周辺回路の構成を簡易化するとともに、データ書込ノイズを低減できる。

［実施の形態４の変形例７］
実施の形態４の変形例７においては、実施の形態４の変形例６に示した折返し型ビット線構成に加えて、隣接するメモリセル行間におけるライトワード線ＷＷＬの共有が図られる。

図３８は、実施の形態４の変形例７に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図３８においては、基準電圧配線ＳＬが行方向に配置される点が、図１５の構成と異なる。

その他の部分の構成と、データ読出およびデータ書込時における動作とは、図１５の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態４に従うメモリセルの配置においても、折返し型ビット線構成に基づくデータ読出による動作マージン確保と、ライトワード線の共有化に基づくメモリアレイ１０の高集積化とを両立して実現することができる。

［実施の形態４の変形例８］
実施の形態４の変形例８においては、実施の形態４の変形例６に示した折返し型ビット線構成に加えて、隣接するメモリセル行間におけるリードワード線ＲＷＬの共有が図られる。

図３９は、実施の形態４の変形例８に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図３９においては、各メモリセルＭＣにおいて、基準電圧配線ＳＬが行方向に配置される点が図１６の構成と異なる。

その他の部分の構成と、データ読出およびデータ書込時における動作とは、図１６の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態４に従うメモリセルの配置においても、折返し型ビット線構成に基づくデータ書込による、動作マージン確保、周辺回路の簡易化およびデータ書込ノイズの低減と、リードワード線の共有化に基づくメモリアレイ１０の高集積化とを両立して実現することができる。

［実施の形態５］
図４０は、実施の形態５に従うメモリセルと信号配線との間の接続関係を示す回路図である。

図４０を参照して、実施の形態５に従うメモリセルは、直列に結合された磁気トンネル接合部ＭＴＪおよびアクセストランジスタＡＴＲを含む。アクセストランジスタＡＴＲは、磁気トンネル接合部ＭＴＪとビット線ＢＬとの間に電気的に結合される。アクセストランジスタＡＴＲのゲートはリードワード線ＲＷＬと結合される。基準電圧配線ＳＬは、実施の形態４と同様に、行方向に沿って配置される。

磁気トンネル接合部ＭＴＪは、接地電圧Ｖｓｓを供給する基準電圧配線ＳＬとアクセストランジスタＡＴＲとの間に電気的に結合される。したがって、ビット線ＢＬは、直接磁気トンネル接合部ＭＴＪと結合されず、アクセストランジスタＡＴＲを介して接続される。

実施の形態５に従うメモリセルは、実施の形態４に従うメモリセルと比較して、基準電圧配線ＳＬおよびビット線ＢＬと、磁気トンネル接合部ＭＴＪおよびアクセストランジスタＡＴＲの接続関係を入替えて配置したものに相当する。したがって、配置される信号線の種類は実施の形態１の場合と同様であり、データ読出およびデータ書込時における各信号線の電圧および電流波形は、実施の形態１と同様であるので詳細な説明は繰り返さない。

図４１は、実施の形態５に従うメモリセルの配置を説明する構造図である。
図４１を参照して、アクセストランジスタＡＴＲは、半導体主基板ＳＵＢ上のｐ型領域ＰＡＲに形成される。ビット線ＢＬは、第１の金属配線層Ｍ１に形成されて、アクセストランジスタＡＴＲの一方のソース／ドレイン領域１１０と電気的に結合される。

他方のソース／ドレイン領域１２０は、第１の金属配線層Ｍ１および第２の金属配線層Ｍ２に設けられた金属配線、コンタクトホールに形成された金属膜１５０およびバリアメタル１４０を経由して、磁気トンネル接合部ＭＴＪと結合される。ライトワード線ＷＷＬは、磁気トンネル接合部と近接して第２の金属配線層Ｍ２に設けられる。リードワード線ＲＷＬは、アクセストランジスタＡＴＲのゲート１３０と同一層に配置される。

基準配線ＳＬは、独立した金属配線層である第３の金属配線層Ｍ３に配置される。基準配線ＳＬは、半導体基板上のいずれかのノードにおいて、接地電圧Ｖｓｓを供給するノードと結合される。

このように、実施の形態５に従うメモリセルにおいては、磁気トンネル接合部ＭＴＪとビット線ＢＬとは直接的に結合されず、アクセストランジスタＡＴＲを介して結合される。これにより、各ビット線ＢＬは、対応するメモリセル列に属する多数の磁気トンネル接合部ＭＴＪと直接結合されず、データ読出の対象となる、すなわち対応するリードワード線ＲＷＬが選択状態（Ｈレベル）に活性化されたメモリセル行に属するメモリセルとのみ電気的に結合される。したがって、ビット線ＢＬの容量を抑制することができ、特にデータ読出時の動作を高速化できる。

図４２は、実施の形態５に従うメモリアレイ１０の構成を示すブロック図である。
図４２を参照して、メモリアレイ１０においては、図４０に示される構成を有するメモリセルＭＣが行列状に配置される。さらに、図３１に示される実施の形態４に従う構成と同様に、列方向に隣接するメモリセルは、同一の基準電圧配線ＳＬを共有する。

リードワード線ＲＷＬ、ライトワード線ＷＷＬ、ビット線ＢＬの配置および、ワード線電流制御回路４０の構成については、図３１と同様であるので説明は繰り返さない。

このように、実施の形態５に従うメモリセルの配置においても、基準電圧配線ＳＬを列方向に隣接するメモリセル間で共有することができる。これにより、メモリアレイ１０全体に配置される配線数を削減することができる。この結果、メモリアレイ１０を高集積化して、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態５の変形例１］
図４３は、実施の形態５の変形例１に従うメモリアレイ１０の構成を示すブロック図である。

図４３を参照して、実施の形態５の変形例１に従うメモリアレイ１０においては、行方向に隣接するメモリセルは、図３２の場合と同様に同一のビット線ＢＬを共有する。一方、基準電圧配線ＳＬは、各メモリセル列ごとに配置される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態５と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、データ読出の高速化を図ることが可能な実施の形態５に従うメモリセルを配置する場合においても、メモリアレイ１０におけるビット線ＢＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

また、実施の形態５に従うメモリセルの構成においては、実施の形態３の場合と同様に、ビット線ＢＬと磁気トンネル接合部ＭＴＪとの間の距離が、ライトワード線ＷＷＬと磁気トンネル接合部ＭＴＪとの間の距離に比較して大きくなるので、ビット線ＢＬにより大きなデータ書込電流を流す必要が生じる。したがって、ビット線ＢＬのエレクトロマイグレーション耐性を考慮することが、ＭＲＡＭデバイスの信頼性向上に有効である。

すなわち、実施の形態５に従うメモリセルの配置においては、ビット線ＢＬの配線幅（断面積）を、磁気トンネル接合部との距離が小さいライトワード線ＷＷＬよりも大きく確保することによって、ビット線ＢＬのエレクトロマイグレーション耐性を高めて、ＭＲＡＭデバイスの信頼性を向上させることができる。また、材質面においても、ビット線ＢＬをエレクトロマイグレーション耐性の高い材料で形成することが望ましい。

［実施の形態５の変形例２］
図４４は、実施の形態５の変形例２に従うメモリアレイ１０の構成を示すブロック図である。

図４４を参照して、実施の形態５の変形例２に従うメモリアレイ１０においては、図３３の場合と同様に、基準電圧配線ＳＬおよびビット線ＢＬの双方が共有される。基準電圧配線ＳＬは、図４２と同様に、列方向に隣接するメモリセルによって共有され、ビット線ＢＬは、図４３と同様に、行方向に隣接するメモリセルによって共有される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態５と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、行方向および列方向に沿ってそれぞれ配置される配線の両方を削減してメモリアレイ１０をさらに高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態５の変形例３］
図４５は、実施の形態５の変形例３に従うメモリアレイ１０の構成を示すブロック図である。

図４５を参照して、実施の形態５の変形例３に従うメモリアレイ１０においては、基準電圧配線ＳＬが共有される図４２の構成に加えて、列方向に隣接するメモリセルによって、同一のライトワード線ＷＷＬがさらに共有される。メモリセルＭＣは、図７の場合と同様の理由によって交互配置される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態５と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態５に従うメモリセルの配置においても、メモリアレイ１０におけるライトワード線ＷＷＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態５の変形例４］
図４６は、実施の形態５の変形例４に従うメモリアレイ１０の構成を示すブロック図である。

図４６を参照して、実施の形態５の変形例４に従うメモリアレイ１０においては、列方向に隣接するメモリセルは、同一のリードワード線ＲＷＬを共有する。また、メモリセルＭＣは、図９の場合と同様の理由によって交互配置される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態５と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態５に従うメモリセルの配置においても、メモリアレイ１０におけるリードワード線ＲＷＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態５の変形例５］
図４７は、実施の形態５の変形例５に従うメモリアレイ１０の構成を示すブロック図である。

図４７を参照して、実施の形態５の変形例５に従うメモリアレイ１０においては、実施の形態５の変形例３と同様に、列方向に隣接するメモリセルは、同一のライトワード線ＷＷＬを共有する。さらに、リードワード線ＲＷＬも、列方向に隣接するメモリセル間で共有される。たとえば、第２行および第３行のメモリセル行に属するメモリセル群は、同一のリードワード線ＲＷＬ２を共有する。以降のメモリセル行に対しても、リードワード線ＲＷＬおよびライトワード線ＷＷＬは、同様に配置される。メモリセルＭＣは、図１０の場合と同様の理由によって交互配置される。また、基準電圧配線ＳＬは、ライトワード線ＷＷＬと同様に、列方向に隣接するメモリセルによって共有される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態５と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態５に従うメモリセルの配置においても、メモリアレイ１０におけるライトワード線ＷＷＬおよびリードワード線ＲＷＬの両方の配線ピッチを緩和できる。この結果、メモリセルＭＣをより効率的に配置して、実施の形態５の変形例３および４の場合よりも、メモリアレイ１０をさらに高集積化して、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態５の変形例６］
図４８は、実施の形態５の変形例６に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図４８を参照して、行列状に配置された実施の形態５に従うメモリセルに対して、実施の形態２と同様に、隣接する２個のメモリセル列によって形成されるメモリセル列の組ごとに、対応する２本のビット線を用いて折返し型ビット線構成が実現される。

図４８においては、各メモリセルＭＣにおいてアクセストランジスタＡＴＲおよび磁気トンネル接合部ＭＴＪがビット線ＢＬおよび基準電圧配線ＳＬとそれぞれ接続される点と、基準電圧配線ＳＬが行方向に配置される点とが、図１３の構成と異なる。

その他の部分の構成と、データ読出およびデータ書込時における動作とは、図１３の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態５に従うメモリセルの配置においても、折返し型ビット線構成を用いて、データ読出およびデータ書込の動作マージンを確保することができる。また、実施の形態２と同様に、データ書込回路５０ｗおよび読出／書込制御回路６０の周辺回路の構成を簡単化するとともに、データ書込ノイズを低減できる。

［実施の形態５の変形例７］
実施の形態５の変形例７においては、実施の形態５の変形例６に示した折返し型ビット線構成に加えて、隣接するメモリセル行間におけるライトワード線ＷＷＬの共有が図られる。

図４９は、実施の形態５の変形例７に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図４９においては、各メモリセルＭＣにおいてアクセストランジスタＡＴＲおよび磁気トンネル接合部ＭＴＪがビット線ＢＬおよび基準電圧配線ＳＬとそれぞれ接続される点と、基準電圧配線ＳＬが行方向に配置される点とが、図１５の構成と異なる。

その他の部分の構成と、データ読出およびデータ書込時における動作とは、図１５の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態５に従うメモリセルの配置においても、折返し型ビット線構成に基づくデータ読出による動作マージン確保と、ライトワード線の共有化に基づくメモリアレイ１０の高集積化とを両立して実現することができる。

［実施の形態５の変形例８］
実施の形態５の変形例８においては、実施の形態５の変形例６に示した折返し型ビット線構成に加えて、隣接するメモリセル行間におけるリードワード線ＲＷＬの共有が図られる。

図５０は、実施の形態５の変形例８に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図５０においては、各メモリセルＭＣにおいてアクセストランジスタＡＴＲおよび磁気トンネル接合部ＭＴＪがビット線ＢＬおよび基準電圧配線ＳＬとそれぞれ接続される点と、基準電圧配線ＳＬが行方向に配置される点とが、図１６の構成と異なる。

その他の部分の構成と、データ読出およびデータ書込時における動作とは、図１６の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態５に従うメモリセルの配置においても、折返し型ビット線構成に基づくデータ書込による、動作マージン確保、周辺回路の簡易化およびデータ書込ノイズの低減と、リードワード線の共有化に基づくメモリアレイ１０の高集積化とを両立して実現することができる。

［実施の形態６］
図５１は、実施の形態６に従うＭＴＪメモリセルと信号配線との間の接続関係を示す回路図である。

図５１を参照して、アクセストランジスタＡＴＲは、磁気トンネル接合部ＭＴＪとライトワード線ＷＷＬとの間に電気的に結合される。磁気トンネル接合部ＭＴＪは、アクセストランジスタＡＴＲとビット線ＢＬとの間に結合される。アクセストランジスタＡＴＲのゲートはリードワード線ＲＷＬと結合される。

ライトワード線ＷＷＬは、データ読出時において、接地電圧Ｖｓｓに設定される。これにより、データ読出時においてリードワード線ＲＷＬが選択状態（Ｈレベル）に活性化されると、アクセストランジスタＡＴＲがターンオンして、ビット線ＢＬ〜磁気トンネル接合部ＭＴＪ〜アクセストランジスタＡＴＲ〜ライトワード線ＷＷＬの経路にセンス電流Ｉｓを流すことができる。

一方、データ書込時においては、アクセストランジスタＡＴＲをターンオフして、ビット線ＢＬおよびライトワード線ＷＷＬにデータ書込電流を流すことによって磁気トンネル接合部ＭＴＪに書込まれる記憶データのレベルに対応した磁界を発生させることができる。

図５２は、実施の形態６に従うＭＴＪメモリセルの配置を説明する構造図である。
図５２を参照して、ライトワード線ＷＷＬおよびビット線ＢＬは第１の金属配線層Ｍ１および第２の金属配線層Ｍ２にそれぞれ配置される。リードワード線ＲＷＬは、アクセストランジスタＡＴＲのゲート１３０と同一層に配置される。

ライトワード線ＷＷＬを、データ読出時において接地電圧Ｖｓｓに設定することによって、基準配線ＳＬを設けることなく２層の金属配線層Ｍ１およびＭ２によって、ＭＴＪメモリセルを配置することができる。この結果、金属配線層の数を削減して製造コストを低減できる。

次に、実施の形態６に従うＭＴＪメモリセルに対するデータ読出およびデータ書込動作を説明する。

再び図３を参照して、データ読出時においては、ライトワード線ＷＷＬは非選択状態（Ｌレベル）に維持される。ワード線電流制御回路４０によって、各ライトワード線ＷＷＬは接地電圧Ｖｓｓと結合されるので、データ読出時におけるライトワード線ＷＷＬの電圧は、基準電圧配線ＳＬの電圧レベルと同一の接地電圧Ｖｓｓである。一方、データ書込時において、基準電圧配線ＳＬには電流が流れないため、ＭＴＪメモリセルに対して磁界を発生させることもない。

したがって、基準電圧配線ＳＬを省略しても、ライトワード線ＷＷＬ、リードワード線ＲＷＬおよびビット線ＢＬの電圧と電流とを図３と同様に設定して、実施の形態６に従うＭＴＪメモリセルに対してデータ読出およびデータ書込動作を実行することが可能である。

図５３は、実施の形態６に従うメモリアレイ１０の構成を示すブロック図である。
図５３を参照して、実施の形態６に従うメモリアレイ１０においては、行方向に隣接するメモリセルは、同一のビット線ＢＬを共有する。たとえば、第１番目および第２番目のメモリセル列に属するメモリセル群は、同一のビット線ＢＬ１を共有する。リードワード線ＲＷＬ、ライトワード線ＷＷＬおよびワード線電流制御回路４０の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、図５と同様であるので説明は繰り返さない。

このような構成とすることにより、より少ない配線数によってデータ読出およびデータ書込を行なうことが可能な実施の形態６に従うメモリセルを配置する場合においても、メモリアレイ１０におけるビット線ＢＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態６の変形例１］
図５４は、実施の形態６の変形例１に従うメモリアレイ１０の構成を示すブロック図である。

図５４を参照して、実施の形態６の変形例１に従うメモリアレイ１０においては、列方向に隣接するメモリセルは、同一のライトワード線ＷＷＬを共有する。したがって、メモリセルＭＣは、図７の場合と同様の理由によって交互配置される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態６と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態６に従うメモリセルの配置においても、メモリアレイ１０におけるライトワード線ＷＷＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

また、実施の形態６に従うメモリセルの構成においては、実施の形態１の場合と同様に、ライトワード線ＷＷＬと磁気トンネル接合部ＭＴＪとの間の距離が、ビット線ＢＬと磁気トンネル接合部ＭＴＪとの間の距離よりも大きくなるので、ライトワード線ＷＷＬにより大きなデータ書込電流を流す必要が生じる。したがって、ライトワード線ＷＷＬのエレクトロマイグレーション耐性を考慮することが、ＭＲＡＭデバイスの信頼性向上に有効である。

すなわち、実施の形態６に従うメモリセルの配置においても、ライトワード線ＷＷＬの配線幅（断面積）を、磁気トンネル接合部との距離が小さいビット線ＢＬよりも大きく確保することによって、ライトワード線ＷＷＬのエレクトロマイグレーション耐性を高めて、ＭＲＡＭデバイスの信頼性を向上させることができる。また、材質面においても、ライトワード線ＷＷＬをエレクトロマイグレーション耐性の高い材料で形成することが望ましい。

［実施の形態６の変形例２］
図５５は、実施の形態６の変形例２に従うメモリアレイ１０の構成を示すブロック図である。

図５５を参照して、実施の形態６の変形例２に従うメモリアレイ１０においては、列方向に隣接するメモリセルは、同一のリードワード線ＲＷＬを共有する。したがって、メモリセルＭＣは、図９の場合と同様の理由によって交互配置される。その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態６と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態６に従うメモリセルの配置においても、メモリアレイ１０におけるリードワード線ＲＷＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態６の変形例３］
図５６は、実施の形態６の変形例３に従うメモリアレイ１０の構成を示すブロック図である。

図５６を参照して、実施の形態６の変形例３に従うメモリアレイ１０においては、実施の形態６の変形例１と同様に、列方向に隣接するメモリセルは、同一のライトワード線ＷＷＬを共有する。さらに、リードワード線ＲＷＬも、列方向に隣接するメモリセル間で共有される。たとえば、第２行および第３行のメモリセル行に属するメモリセル群は、同一のリードワード線ＲＷＬ２を共有する。以降のメモリセル行に対しても、リードワード線ＲＷＬおよびライトワード線ＷＷＬは、同様に配置される。

したがって、メモリセルＭＣは、図１０の場合と同様の理由によって交互配置される。その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態６と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態６に従うメモリセルの配置においても、メモリアレイ１０におけるライトワード線ＷＷＬおよびリードワード線ＲＷＬの両方の配線ピッチを緩和できる。この結果、メモリセルＭＣをより効率的に配置して、実施の形態６の変形例１および２の場合よりも、メモリアレイ１０をさらに高集積化して、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態６の変形例４］
図５７は、実施の形態６の変形例４に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図５７を参照して、行列状に配置された実施の形態６に従うメモリセルに対して、実施の形態２と同様に、隣接する２個のメモリセル列によって形成されるメモリセル列の組ごとに、対応する２本のビット線を用いて折返し型ビット線構成が実現される。

図５７においては、基準電圧配線ＳＬの配置が省略される点と、リードワード線ＲＷＬ、ライトワード線ＷＷＬおよびビット線ＢＬの信号配線とメモリセルＭＣとの間の接続関係とが図１３の構成と異なる。ビット線ＢＬに対してデータ書込電流およびセンス電流を供給する周辺回路の構成と、データ読出およびデータ書込時における動作とは、図１３の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態６に従うメモリセルの配置においても、折返し型ビット線構成を用いて、データ読出およびデータ書込の動作マージンを確保することができる。また、実施の形態２と同様に、データ書込回路５０ｗおよび読出／書込制御回路６０の周辺回路の回路構成を簡単化するとともに、データ書込ノイズを低減できる。

［実施の形態６の変形例５］
実施の形態６の変形例５においては、実施の形態６の変形例４に示した折返し型ビット線構成に加えて、隣接するメモリセル行間におけるライトワード線ＷＷＬの共有が図られる。

図５８は、実施の形態６の変形例５に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図５８においては、基準電圧配線ＳＬの配置が省略される点と、リードワード線ＲＷＬ、ライトワード線ＷＷＬおよびビット線ＢＬの信号配線とメモリセルＭＣとの間の接続関係とが図１５の構成と異なる。ビット線ＢＬに対してデータ書込電流およびセンス電流を供給する周辺回路の構成と、データ読出およびデータ書込時における動作とは、図１５の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態６に従うメモリセルの配置においても、折返し型ビット線構成に基づくデータ読出による動作マージン確保と、ライトワード線の共有化に基づくメモリアレイ１０の高集積化とを両立して実現することができる。

［実施の形態６の変形例６］
実施の形態６の変形例６においては、実施の形態６の変形例４に示した折返し型ビット線構成に加えて、隣接するメモリセル行間におけるリードワード線ＲＷＬの共有が図られる。

図５９は、実施の形態６の変形例６に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図５９においては、基準電圧配線ＳＬの配置が省略される点と、リードワード線ＲＷＬ、ライトワード線ＷＷＬおよびビット線ＢＬの信号配線とメモリセルＭＣとの間の接続関係とが図１６の構成と異なる。ビット線ＢＬに対してデータ書込電流およびセンス電流を供給する周辺回路の構成と、データ読出およびデータ書込時における動作とは、図１６の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態６に従うメモリセルの配置においても、折返し型ビット線構成に基づくデータ書込による、動作マージン確保、周辺回路の簡易化およびデータ書込ノイズの低減と、リードワード線の共有化に基づくメモリアレイ１０の高集積化とを両立して実現することができる。

［実施の形態７］
図６０は、実施の形態７に従うメモリセルと信号配線との間の接続関係を示す回路図である。

図６０を参照して、ビット線ＢＬは、アクセストランジスタＡＴＲを介して磁気トンネル接合部ＭＴＪと電気的に結合される。磁気トンネル接合部ＭＴＪは、ライトワード線ＷＷＬおよびアクセストランジスタＡＴＲの間に結合される。リードワード線ＲＷＬは、アクセストランジスタＡＴＲのゲートと結合される。リードワード線ＲＷＬとライトワード線ＷＷＬは平行に配置され、ビット線ＢＬは、これらのワード線と交差する方向に配置される。

実施の形態７に従うメモリセルは、実施の形態６に従うメモリセルと比較して、ビット線ＢＬおよびライトワード線ＷＷＬと磁気トンネル接合部ＭＴＪおよびアクセストランジスタＡＴＲとの間の接続関係を入替えて配置したものに相当する。したがって、配置される信号線の種類は実施の形態６の場合と同様であり、データ読出およびデータ書込時における各信号線の電圧および電流波形は、実施の形態６と同様であるので詳細な説明は繰り返さない。

図６１は、実施の形態７に従うメモリセルの配置を示す構造図である。
図６１を参照して、ビット線ＢＬおよびライトワード線ＷＷＬは、第１の金属配線層Ｍ１および第２の金属配線層Ｍ２にそれぞれ配置される。リードワード線ＲＷＬは、アクセストランジスタＡＴＲのゲート１３０と同一層に配置される。磁気トンネル接合部ＭＴＪは、ライトワード線ＷＷＬと直接結合される。

このように実施の形態７に従うメモリセルの構成においても、基準配線ＳＬを省略して、２つの金属配線層Ｍ１およびＭ２を用いてＭＴＪメモリセルを配置できる。

また、ビット線ＢＬは、アクセストランジスタＡＴＲを介して磁気トンネル接合部ＭＴＪと結合される構成となっているので、各ビット線ＢＬは、データ読出の対象となる、すなわち対応するリードワード線ＲＷＬが選択状態（Ｈレベル）に活性化されたメモリセル行に属するＭＴＪメモリセルとのみ電気的に結合される。この結果、実施の形態３と同様に、ビット線ＢＬの容量を抑制することができ、特にデータ読出時の動作を高速化できる。

図６２は、実施の形態７に従うメモリアレイ１０の構成を示すブロック図である。
図６２を参照して、実施の形態７に従うメモリアレイ１０においては、行方向に隣接するメモリセルは、同一のビット線ＢＬを共有する。

リードワード線ＲＷＬ、ライトワード線ＷＷＬおよびワード線電流制御回路４０の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態６と同様であるので説明は繰り返さない。

このような構成とすることにより、信号配線数の削減およびデータ読出の高速化を図ることが可能な実施の形態７に従うメモリセルを配置する場合においても、メモリアレイ１０におけるビット線ＢＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

また、実施の形態７に従うメモリセルの構成においては、実施の形態３の場合と同様に、ビット線ＢＬと磁気トンネル接合部ＭＴＪとの間の距離が、ライトワード線ＷＷＬと磁気トンネル接合部ＭＴＪとの間の距離に比較して大きくなるので、ビット線ＢＬにより大きなデータ書込電流を流す必要が生じる。したがって、ビット線ＢＬのエレクトロマイグレーション耐性を考慮することが、ＭＲＡＭデバイスの信頼性向上に有効である。

すなわち、実施の形態７に従うメモリセルの配置においても、ビット線ＢＬの配線幅（断面積）を、磁気トンネル接合部との距離が小さいライトワード線ＷＷＬよりも大きく確保することによって、ビット線ＢＬのエレクトロマイグレーション耐性を高めて、ＭＲＡＭデバイスの信頼性を向上させることができる。また、材質面においても、ビット線ＢＬをエレクトロマイグレーション耐性の高い材料で形成することが望ましい。

［実施の形態７の変形例１］
図６３は、実施の形態７の変形例１に従うメモリアレイ１０の構成を示すブロック図である。

図６３を参照して、実施の形態７の変形例１に従うメモリアレイ１０においては、列方向に隣接するメモリセルは、図５４の場合と同様に同一のライトワード線ＷＷＬを共有する。したがって、メモリセルＭＣは、図７の場合と同様の理由によって交互配置される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態７と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態７に従うメモリセルの配置においても、メモリアレイ１０におけるライトワード線ＷＷＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態７の変形例２］
図６４は、実施の形態７の変形例２に従うメモリアレイ１０の構成を示すブロック図である。

図６４を参照して、実施の形態７の変形例２に従うメモリアレイ１０においては、列方向に隣接するメモリセルは、図５５の場合と同様に同一のリードワード線ＲＷＬを共有する。メモリセルＭＣは、図９の場合と同様に交互配置される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態７と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態７に従うメモリセルの配置においても、メモリアレイ１０におけるリードワード線ＲＷＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態７の変形例３］
図６５は、実施の形態７の変形例３に従うメモリアレイ１０の構成を示すブロック図である。

図６５を参照して、実施の形態７の変形例３に従うメモリアレイ１０においては、実施の形態７の変形例１と同様に、列方向に隣接するメモリセルは、同一のライトワード線ＷＷＬを共有する。さらに、リードワード線ＲＷＬも、列方向に隣接するメモリセル間で共有される。たとえば、第２行および第３行のメモリセル行に属するメモリセル群は、同一のリードワード線ＲＷＬ２を共有する。以降のメモリセル行に対しても、リードワード線ＲＷＬおよびライトワード線ＷＷＬは、同様に配置される。メモリセルＭＣは、図１０の場合と同様に交互配置される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態７と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態７に従うメモリセルの配置においても、メモリアレイ１０におけるライトワード線ＷＷＬおよびリードワード線ＲＷＬの両方の配線ピッチを緩和できる。この結果、メモリセルＭＣをより効率的に配置して、実施の形態７の変形例１および２の場合よりも、メモリアレイ１０をさらに高集積化して、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態７の変形例４］
図６６は、実施の形態７の変形例４に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図６６を参照して、行列状に配置された実施の形態７に従うメモリセルに対して、実施の形態２と同様に、隣接する２個のメモリセル列によって形成されるメモリセル列の組ごとに、対応する２本のビット線を用いて折返し型ビット線構成が実現される。

図６６においては、各メモリセルＭＣにおいて、アクセストランジスタＡＴＲとビット線ＢＬとが接続され、磁気トンネル接合部ＭＴＪとライトワード線ＷＷＬとが接続される点が、図５７の構成と異なる。

その他の部分の構成と、データ読出およびデータ書込時における動作とは、図５７の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態７に従うメモリセルの配置においても、折返し型ビット線構成を用いて、データ読出およびデータ書込の動作マージンを確保することができる。また、実施の形態２と同様に、データ書込回路５０ｗおよび読出／書込制御回路６０の周辺回路の回路構成を簡単化するとともに、データ書込ノイズを低減できる。

［実施の形態７の変形例５］
実施の形態７の変形例５においては、実施の形態７の変形例４に示した折返し型ビット線構成に加えて、隣接するメモリセル行間におけるライトワード線ＷＷＬの共有が図られる。

図６７は、実施の形態７の変形例５に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図６７においては、各メモリセルＭＣにおいて、アクセストランジスタＡＴＲとビット線ＢＬとが接続され、磁気トンネル接合部ＭＴＪとライトワード線ＷＷＬとが接続される点が、図５８の構成と異なる。

その他の部分の構成と、データ読出およびデータ書込時における動作とは、図５８の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態７に従うメモリセルの配置においても、折返し型ビット線構成に基づくデータ読出による動作マージン確保と、ライトワード線の共有化に基づくメモリアレイ１０の高集積化とを両立して実現することができる。

［実施の形態７の変形例６］
実施の形態７の変形例６においては、実施の形態７の変形例４に示した折返し型ビット線構成に加えて、隣接するメモリセル行間におけるリードワード線ＲＷＬの共有が図られる。

図６８は、実施の形態７の変形例６に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図６８においては、各メモリセルＭＣにおいて、アクセストランジスタＡＴＲとビット線ＢＬとが接続され、磁気トンネル接合部ＭＴＪとライトワード線ＷＷＬとが接続される点が、図５９の構成と異なる。

その他の部分の構成と、データ読出およびデータ書込時における動作とは、図５９の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態７に従うメモリセルの配置においても、折返し型ビット線構成に基づくデータ書込による、動作マージン確保、周辺回路の簡易化およびデータ書込ノイズの低減と、リードワード線の共有化に基づくメモリアレイ１０の高集積化とを両立して実現することができる。

［実施の形態８］
図６９は、実施の形態８に従うメモリセルと信号配線との間の接続関係を示す回路図である。

図６９を参照して、実施の形態８においては、データ読出時にセンス電流Ｉｓを供給するためのリードビット線ＲＢＬと、データ書込時にデータ書込電流±Ｉｗを供給するためのライトビット線ＷＢＬとは独立に設けられる。

アクセストランジスタＡＴＲは、磁気トンネル接合部ＭＴＪとリードビット線ＲＢＬとの間に電気的に結合される。すなわち、リードビット線ＲＢＬは、アクセストランジスタＡＴＲを介して磁気トンネル接合部ＭＴＪと電気的に結合される。

磁気トンネル接合部ＭＴＪは、アクセストランジスタＡＴＲおよびライトビット線ＷＢＬと結合される。リードワード線ＲＷＬおよびライトワード線ＷＷＬは、リードビット線ＲＢＬおよびライトビット線ＷＢＬと交差する方向に設けられる。リードワード線ＲＷＬは、アクセストランジスタＡＴＲのゲートと結合される。

図７０は、実施の形態８に従うＭＴＪメモリセルに対するデータ書込およびデータ読出を説明するタイミングチャートである。

まずデータ書込時の動作について説明する。
ワード線ドライバ３０は、行デコーダ２０の行選択結果に応じて、選択行に対応するライトワード線ＷＷＬの電圧を選択状態（Ｈレベル）に駆動する。非選択行においては、ライトワード線ＷＷＬの電圧レベルは非選択状態（Ｌレベル）のままである。ワード線電流制御回路４０によって各ライトワード線ＷＷＬを接地電圧Ｖｓｓと結合することにより、選択行においてライトワード線ＷＷＬにデータ書込電流Ｉｐを流すことができる。

また、ライトビット線ＷＢＬの電圧を、図３で説明したデータ書込時におけるビット線ＢＬの電圧と同様に制御することによって、ライトビット線ＷＢＬに、書込まれる記憶データのデータレベルに応じたデータ書込電流±Ｉｗを流すことができる。これにより、ＭＴＪメモリセルに対するデータ書込を実行することができる。

リードワード線ＲＷＬは、データ書込時においては、非選択状態（Ｌレベル）のままに維持される。リードビット線ＲＢＬは、高電圧状態（Ｖｃｃ）にプリチャージされる。アクセストランジスタＡＴＲがターンオフ状態を維持するので、データ書込時においては、リードビット線ＲＢＬには電流が流れない。

一方、データ読出時においては、ライトワード線ＷＷＬは非選択状態（Ｌレベル）に維持され、その電圧レベルはワード線電流制御回路４０によって接地電圧Ｖｓｓに固定される。

ワード線ドライバ３０は、行デコーダ２０の行選択結果に応じて、選択行に対応するリードワード線ＲＷＬを選択状態（Ｈレベル）に駆動する。非選択行においては、リードワード線ＲＷＬの電圧レベルは非選択状態（Ｌレベル）のままである。読出／書込制御回路５０および６０は、データ読出を実行するための一定量のセンス電流Ｉｓをリードビット線ＲＢＬに供給するとともに、ライトビット線ＷＢＬの電圧を接地電圧Ｖｓｓに設定する。

リードビット線ＲＢＬは、データ読出前において高電圧状態（Ｖｃｃ）にプリチャージされているので、リードワード線ＲＷＬの活性化に応答したアクセストランジスタＡＴＲのターンオンによって、リードビット線ＲＢＬ〜アクセストランジスタＡＴＲ〜磁気トンネル接合部ＭＴＪ〜ライトビット線ＷＢＬ（接地電圧Ｖｓｓ）に、センス電流Ｉｓの電流経路を形成することができる。これにより、記憶データに応じた電圧降下がリードビット線ＲＢＬに現われるので、図３に示したのと同様のデータ読出動作を実行することが可能となる。

図７１は、実施の形態８に従うＭＴＪメモリセルの配置を示す構造図である。
図７１を参照して、リードビット線ＲＢＬは第１の金属配線層Ｍ１に形成されて、アクセストランジスタＡＴＲのソース／ドレイン領域１１０と結合される。ライトワード線ＷＷＬは第２の金属配線層Ｍ２に配置される。ライトビット線ＷＢＬは、磁気トンネル接合部ＭＴＪと結合されて第３の金属配線層Ｍ３に形成される。ＭＴＪメモリセルは、第１および第２の金属配線層Ｍ１，Ｍ２、金属膜１５０およびバリアメタル１４０を介してアクセストランジスタＡＴＲのソース／ドレイン領域１２０と結合される。

リードビット線ＲＢＬは、磁気トンネル接合部ＭＴＪと直接結合されず、アクセストランジスタＡＴＲを介して、データ読出の対象となるＭＴＪメモリセルの磁気トンネル接合部ＭＴＪのみと接続することができる。これにより、リードビット線ＲＢＬの容量を抑制して、データ読出時の動作を高速化できる。

ライトビット線ＷＢＬについては、磁気トンネル接合部ＭＴＪとの距離を小さくすることができるので、データ書込時における磁気カップリングを大きく設定して、データ書込時にライトビット線ＷＢＬを流れるデータ書込電流±Ｉｗの電流値を小さくすることができる。この結果、データ書込電流によって発生する磁気ノイズの減少やライトビット線の電流密度抑制によって、動作の信頼性を向上できる。

リードビット線ＲＢＬとライトビット線ＷＢＬとを分割して配置することにより、上記の効果を両立して享受できる。

図７２は、実施の形態８に従うメモリアレイ１０の構成を示すブロック図である。
図７２を参照して、実施の形態８に従うメモリアレイ１０においては、図６９に示される構成を有するメモリセルＭＣが行列状に配置される。リードワード線ＲＷＬおよびライトワード線ＷＷＬは、行方向に沿って配置され、リードビット線ＲＢＬおよびライトビット線ＷＢＬは、列方向に沿って配置される。

ワード線電流制御回路４０は、各ライトワード線ＷＷＬを接地電圧Ｖｓｓと結合する。これにより、データ読出時およびデータ書込時における、ライトワード線ＷＷＬの電圧および電流を図７０に示されるように制御することができる。

行方向に隣接するメモリセルは、リードビット線ＲＢＬおよびライトビット線ＷＢＬのいずれか一方を共有する。

たとえば、第１番目および第２番目のメモリセル列に属するメモリセル群は、１本のリードビット線ＲＢＬ１を共有し、第２番目および第３番目のメモリセル列に属するメモリセル群は、１本のライトビット線ＷＢＬ１を共有する。以降のメモリセル列に対しても、リードビット線ＲＢＬおよびライトビット線ＷＢＬは、同様に交互に配置される。

同一のリードビット線ＲＢＬもしくはライトビット線ＷＢＬに対応して、複数のメモリセルＭＣがデータ読出もしくはデータ書込の対象となるとデータ衝突が発生するので、メモリセルＭＣは交互配置される。

このような構成とすることにより、メモリアレイ１０におけるリードビット線ＲＢＬおよびライトビット線ＷＢＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

次に、データ書込電流±Ｉｗおよびセンス電流Ｉｓを流すための周辺回路の構成について説明する。

コラム選択線は、メモリセル列ごと、すなわちビット線ごとに、データ読出用とデータ書込用とに独立して設けられる。図７２においては、第１番目〜第３番目のメモリセル列にそれぞれ対応する、リードコラム選択線ＲＣＳＬ１〜ＲＣＳＬ３およびライトコラム選択線ＷＣＳＬ１〜ＷＣＳＬ３が代表的に示される。以下においては、これらの複数のリードコラム選択線およびライトコラム選択線を総称する場合には、符号ＲＣＳＬおよびＷＣＳＬをそれぞれ用いることとする。

列デコーダ２５は、列選択結果に応じて、データ読出時においては複数のリードコラム選択線ＲＣＳＬのうちの１本を選択状態（Ｈレベル）に活性化し、データ書込時においては複数のライトコラム選択線ＷＳＬのうちの１本を選択状態（Ｈレベル）に活性化する。

コラム選択ゲートは、コラム選択線と同様に、メモリセル列ごとにデータ読出用とデータ書込用とに独立して設けられる。図７２においては、リードコラム選択ゲートＲＣＧ１〜ＲＣＧ３およびライトコラム選択ゲートＷＣＧ１〜ＷＣＧ３が代表的に示される。以下においては、これらの複数のリードコラム選択ゲートおよびライトコラムゲートを総称する場合には、符号ＲＣＧおよびＷＣＧをそれぞれ用いることとする。

ライトコラム選択ゲートＷＣＧは、対応するライトビット線ＷＢＬとデータ線ＩＯとの間に電気的に結合される。リードコラム選択ゲートＲＣＧは、対応するリードビット線ＲＢＬとデータ線／ＩＯとの間に電気的に結合される。

データ線ＩＯおよび／ＩＯによって構成されるデータＩ／Ｏ線対ＤＩ／ＯＰは、データ書込時におけるデータ書込電流±Ｉｗを伝達する。一方、データ読出時におけるセンス電流は、一方のデータ線／ＩＯによって伝達される。

データ書込電流±Ｉｗを供給するためのデータ書込回路５０ｗのノードＮｗ１およびＮｗ２は、データ線ＩＯおよび／ＩＯとそれぞれ接続される。データ読出回路５１ｒのノードＮｒ１は、データ線／ＩＯと接続される。データ書込回路５０ｗおよびデータ読出回路５１ｒの構成および動作は、図１４および図１７でそれぞれ説明したとおりであるので、詳細な説明は繰り返さない。

各リードコラム選択線ＲＣＳＬと各リードコラム選択ゲートＲＣＧおよび各ライトコラム選択線ＷＣＳＬとライトコラム選択ゲートＷＣＧとは、それぞれ１対１に対応付けられる。たとえば、ビット線ＢＬ１に対応する、リードコラム選択ゲートＲＣＧ１およびライトコラム選択ゲートＷＣＧ１は、リードコラム選択線ＲＣＳＬ１およびライトコラム選択線ＷＣＳＬ１の電圧レベルにそれぞれ応じてオン／オフする。

コラムアドレスＣＡのデコード結果、すなわち列選択結果に応じて、いずれか１つのビット線が選択される。列選択結果に応じて活性化されたリードコラム選択線ＲＣＳＬもしくはライトコラム選択線ＷＣＳＬに応答して、対応するリードコラム選択ゲートＲＣＧもしくはライトコラム選択ゲートＷＣＧがオンする。この結果、選択されたリードビット線ＲＢＬもしくはライトビット線ＷＢＬは、データＩ／Ｏ線対ＤＩ／ＯＰを構成するデータ線ＩＯおよび／ＩＯの一方と電気的に結合される。

読出／書込制御回路６０は、メモリセル列に対応してそれぞれ配置される、書込電流制御トランジスタ、プリチャージトランジスタおよびライトビット線電圧制御トランジスタを含む。図７２においては、第１番目から第３番目のメモリセル列、すなわちライトビット線ＷＢＬ１〜ＷＢＬ３に対応してそれぞれ設けられる書込電流制御トランジスタ６３−１〜６３−３およびライトビット線電圧制御トランジスタ６５−１〜６５−３と、リードビット線ＲＢＬ１〜ＲＢＬ３に対応してそれぞれ設けられるプリチャージトランジスタ６４−１〜６４−３とが代表的に示される。以下においては、これらの複数のライトビット線電圧制御トランジスタを総称する場合には、符号６５を用いることとする。

ライトビット線電圧制御トランジスタ６５の各々は、データ読出時においてオンして、センス電流Ｉｓの電流経路を確保するために、対応するライトビット線ＷＢＬを接地電圧Ｖｓｓと結合する。データ読出時以外には、各ライトビット線電圧制御トランジスタ６５はオフされて、各ライトビット線ＷＢＬは接地電圧Ｖｓｓと切離される。書込電流制御トランジスタ６３およびプリチャージトランジスタ６４の配置および動作は、図１５の場合と同様であるので、説明は繰り返さない。

このような構成とすることにより、データ書込時においては、選択されたメモリセル列において、データ線ＩＯ〜ライトコラム選択ゲートＷＣＧ〜ライトビット線ＷＢＬ〜書込電流制御トランジスタ６３〜データ線／ＩＯの経路にデータ書込電流±Ｉｗを流すことができる。なお、データ書込電流±Ｉｗの方向は、実施の形態２と同様にデータ線ＩＯ，／ＩＯの電圧を設定することによって制御できる。したがって、実施の形態２と同様に、データ書込に関連する周辺回路、すなわちデータ書込回路５０ｗおよび読出／書込制御回路６０の構成を簡易にすることができる。

このように、リードビット線ＲＢＬとライトビット線ＷＢＬとを独立に設ける構成においても、行選択結果および列選択結果に応じて、図７０に示したようなデータ読出およびデータ書込を実行することができる。

［実施の形態８の変形例１］
図７３は、実施の形態８の変形例１に従うメモリアレイ１０の構成を示すブロック図である。

図７３を参照して、メモリアレイ１０においては、実施の形態８と同様に、行方向に隣接するメモリセルは、リードビット線ＲＢＬおよびライトビット線ＷＢＬのいずれか一方を共有する。さらに、実施の形態８の変形例１においては、列方向に隣接するメモリセルが、同一のライトワード線ＷＷＬを共有する。たとえば、第１番目および第２番目のメモリセル行に属するメモリセル群は、同一のライトワード線ＷＷＬ１を共有する。また、メモリセルＭＣは交互配置される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態８と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、リードビット線ＲＢＬとライトビット線ＷＢＬとを独立に配置する実施の形態８に従うメモリセルの配置においても、メモリアレイ１０におけるライトワード線ＷＷＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

また、実施の形態８に従うメモリセルの構成においては、ライトワード線ＷＷＬと磁気トンネル接合部ＭＴＪとの間の距離がライトビット線ＷＢＬと磁気トンネル接合部ＭＴＪとの間の距離よりも大きくなるので、実施の形態１に従うメモリセルの場合と同様に、ライトワード線ＷＷＬに大きなデータ書込電流を流す必要が生じる。

したがって、ライトワード線ＷＷＬの配線ピッチを緩和して断面積を確保することによって、ライトワード線ＷＷＬの電流密度を軽減できる。これにより、大きなデータ書込電流が流れるライトワード線ＷＷＬのエレクトロマイグレーション耐性を向上させてＭＲＡＭデバイスの信頼性向上を図ることができる。また、材質面においても、ライトワード線ＷＷＬをライトビット線ＷＢＬよりもエレクトロマイグレーション耐性の高い材料で形成することが望ましい。

［実施の形態８の変形例２］
図７４は、実施の形態８の変形例２に従うメモリアレイ１０の構成を示すブロック図である。

図７４を参照して、メモリアレイ１０においては、実施の形態８と同様に、行方向に隣接するメモリセルは、リードビット線ＲＢＬおよびライトビット線ＷＢＬのいずれか一方を共有する。さらに、実施の形態８の変形例２においては、列方向に隣接するメモリセルが、同一のリードワード線ＲＷＬを共有する。たとえば、第１番目および第２番目のメモリセル行に属するメモリセル群は、同一のリードワード線ＲＷＬ１を共有する。また、メモリセルＭＣは交互配置される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態８と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、リードビット線ＲＢＬとライトビット線ＷＢＬとを独立に配置する実施の形態８に従うメモリセルの配置においても、メモリアレイ１０におけるリードワード線ＲＷＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態８の変形例３］
図７５は、実施の形態８の変形例３に従うメモリアレイ１０の構成を示すブロック図である。

図７５を参照して、実施の形態８の変形例３に従うメモリアレイ１０においては、実施の形態８の変形例１と同様に、列方向に隣接するメモリセルは、同一のライトワード線ＷＷＬを共有する。さらに、リードワード線ＲＷＬも、列方向に隣接するメモリセル間で共有される。たとえば、第２行および第３行のメモリセル行に属するメモリセル群は、同一のリードワード線ＲＷＬ２を共有する。以降のメモリセル行に対しても、リードワード線ＲＷＬおよびライトワード線ＷＷＬは、同様に配置される。

しかし、リードワード線ＲＷＬおよびライトワード線ＷＷＬの両方を共有する配置においては、列方向に隣接するメモリセル間でリードビット線ＲＢＬおよびライトビット線ＷＢＬを共有することができない。したがって、図７５の構成においては、リードビット線ＲＢＬおよびライトビット線ＷＢＬは、各メモリセル列ごとに配置される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態８と同様であるので、詳細な説明は繰り返さない。なお表記の都合上、図７５においては図示を省略しているが、図７２〜図７４の場合と同様に、各リードビット線ＲＢＬに対応してプリチャージトランジスタ６４が配置される。

このような構成とすることにより、実施の形態８に従うメモリセルの配置においても、メモリアレイ１０におけるライトワード線ＷＷＬおよびリードワード線ＲＷＬの両方の配線ピッチを緩和できる。この結果、行方向に配置される配線のピッチを集中的に緩和して、メモリセルＭＣを配置することができる。これにより、メモリアレイ１０を高集積化して、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態８の変形例４］
図７６は、実施の形態８の変形例４に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図７６を参照して、行列状に配置された実施の形態８に従うメモリセルに対して、実施の形態２と同様に、隣接する２個のメモリセル列によって形成されるメモリセル列の組ごとに、対応する２本のリードビット線およびライトビット線を用いて折返し型ビット線構成が実現される。たとえば、第１番目および第２番目のメモリセル列にそれぞれ対応するライトビット線ＷＢＬ１およびＷＢＬ２によって、ライトビット線対を構成することができる。この場合は、ライトビット線ＷＢＬ２は、ライトビット線ＷＢＬ１と相補のデータを伝達するので、ビット線／ＷＢＬ１とも表記する。同様に、第１番目および第２番目のメモリセル列にそれぞれ対応するリードビット線ＲＢＬ１およびＲＢＬ２（／ＲＢＬ１）によって、リードビット線対を構成することができる。

以降のメモリセル列に対しても同様に、メモリセル列の組ごとにライトビット線対およびリードビット線対を構成するように、各リードビット線ＲＢＬおよびライトビット線ＷＢＬは配置される。

以下においては、各ライトビット線対を構成するライトビット線のうち、奇数番目のメモリセル列に対応する一方および、偶数番目のメモリセル列に対応する他方のそれぞれをライトビット線ＷＢＬおよび／ＷＢＬとも総称する。これにより、いわゆる折返し型ビット線構成に基づいてデータ書込を実行することができる。

同様に、各リードビット線対を構成するリードビット線のうち、奇数番目のメモリセル列に対応する一方および、偶数番目のメモリセル列に対応する他方のそれぞれをリードビット線ＲＢＬおよび／ＲＢＬとも総称する。データ読出には、リードビット線ＲＢＬに対して実施の形態２と同様に配置された、ダミーメモリセルを用いて実行される。これにより、いわゆる折返し型ビット線構成に基づいてデータ読出を実行することができる。

リードコラム選択線およびライトコラム選択線は、リードビット線対およびライトビット線対ごとに、すなわちメモリセル列の組ごとに設けられる。したがって、同一の組に対応する２個のリードコラム選択ゲートＲＣＧおよびライトコラム選択ゲートＷＣＧは、共通のリードコラム選択線ＲＣＳＬおよびライトコラム選択線ＷＣＳＬにそれぞれ応答して、オン／オフする。

たとえば、第１番目および第２番目のメモリセル列に対応するリードコラム選択ゲートＲＣＧ１およびＲＣＧ２は、共通のリードコラム選択線ＲＣＳＬ１に応じて動作する。同様に、ライトコラム選択ゲートＷＣＧ１およびＷＣＧ２は、共通のライトコラム選択線ＷＣＳＬ１に応じて動作する。

奇数列のライトビット線ＷＢＬに対応して設けられるライトコラム選択ゲートＷＣＧ１，ＷＣＧ３，…は、対応するライトビット線ＷＢＬとデータ線ＩＯとの間に電気的に結合される。一方、偶数列のライトビット線／ＷＢＬに対応して設けられるライトコラム選択ゲートＷＣＧ２，ＷＣＧ４，…は、対応するライトビット線／ＷＢＬとデータ線／ＩＯとの間に電気的に結合される。

同様に、奇数列のリードビット線ＲＢＬに対応して設けられるリードコラム選択ゲートＲＣＧ１，ＲＣＧ３，…は、対応するリードビット線ＲＢＬとデータ線ＩＯとの間に電気的に結合される。一方、偶数列のリードビット線／ＲＢＬに対応して設けられるリードコラム選択ゲートＲＣＧ２，ＲＣＧ４，…は、対応するリードビット線／ＲＢＬとデータ線／ＩＯとの間に電気的に結合される。

データ線ＩＯおよび／ＩＯによって構成されるデータＩ／Ｏ線対ＤＩ／ＯＰは、データ書込時においてはデータ書込電流±Ｉｗを伝達し、データ読出時においてはセンス電流を伝達する。

データ書込電流±Ｉｗを供給するためのデータ書込回路５０ｗおよびデータ読出回路５０ｒは、電流切換回路５３ａを介して、データ線ＩＯ，／ＩＯと接続される。データ書込回路５０ｗ、データ読出回路５０ｒおよび電流切換回路５３ａの構成および動作は、図１４に示したとおりであるので、詳細な説明は繰り返さない。

コラムアドレスＣＡのデコード結果、すなわち列選択結果に応じて活性化されたリードコラム選択線ＲＣＳＬもしくはライトコラム選択線ＷＣＳＬに応答して、対応する２個のリードコラム選択ゲートＲＣＧもしくはライトコラム選択ゲートＷＣＧがオンする。この結果、選択されたリードビット線対を構成するリードビット線ＲＢＬおよび／ＲＢＬ、もしくは選択されたライトビット線対を構成するライトビット線ＷＢＬおよび／ＷＢＬは、データＩ／Ｏ線対ＤＩ／ＯＰを構成するデータ線ＩＯおよび／ＩＯのそれぞれと電気的に結合される。

読出／書込制御回路６０は、各ライトビット線対に対応して設けられ、制御信号ＷＥに応じてオン／オフするイコライズトランジスタ６２と、各ライトビット線ＷＢＬに対応して設けられデータ読出時において対応するライトビット線と接地電圧Ｖｓｓとを電気的に結合するライトビット線電圧制御トランジスタ６５とを含む。さらに、図７６においては図示を省略しているが、ビット線プリチャージ信号ＢＬＰＲに応じてオン／オフされるプリチャージトランジスタ６４が図７２〜図７４と同様に、各リードビット線ＲＢＬに対応して配置される。

このような構成とすることにより、選択されたリードビット線対は、データ読出時における実施の形態２のビット線対と同様にセンス電流を流して、データ読出を行なう。同様に、選択されたライトビット線対は、対応するイコライズトランジスタ６２を介して、データ書込時における実施の形態２のビット線対と同様にデータ書込電流を流して、データ書込を行なう。

したがって、実施の形態８に従うメモリセルの配置においても、折返し型ビット線構成を用いて、データ読出およびデータ書込の動作マージンを確保することができる。また、実施の形態２と同様に、データ書込回路５０ｗおよび読出／書込制御回路６０の周辺回路の回路構成を簡単化するとともに、データ書込ノイズを低減できる。

［実施の形態８の変形例５］
実施の形態８の変形例５においては、実施の形態８の変形例４に示した折返し型ビット線構成に加えて、隣接するメモリセル行間におけるライトワード線ＷＷＬの共有が図られる。

図７７は、実施の形態８の変形例５に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図７７を参照して、実施の形態８の変形例５に従うメモリアレイ１０においては、列方向に隣接するメモリセルは、同一のライトワード線ＷＷＬを共有する。

リードワード線ＲＷＬが活性化されるデータ読出時においては、各リードビット線ＲＢＬに対して１本おきにメモリセル列が接続されるので、隣接する２個のメモリセル列で形成されるメモリセル列の組ごとにリードビット線対を形成して、折返し型ビット線構成に基づく、実施の形態８の変形例４と同様のデータ読出を実行できる。

一方、複数のメモリセル行間で共有されるライトワード線ＷＷＬが活性化されるデータ書込時においては、折返し型ビット線構成に基づくデータ書込を行なうことはできない。したがって、実施の形態８の変形例５においては、データ書込時におけるコラム選択線の活性化は、各メモリセル列ごとに制御される。

読出／書込制御回路６０は、イコライズトランジスタ６２に代えて、メモリセル列にそれぞれ対応して配置される書込電流制御トランジスタ６３を含む。書込電流制御トランジスタは、対応するライトコラム選択線の活性化に応答してオンする。図７７においては、第１番目から第４番目のメモリセル列、すなわちライトビット線ＷＢＬ１〜ＷＢＬ４に対応してそれぞれ設けられる書込電流制御トランジスタ６３-１〜６３−４が代表的に示さ
れる。図示は省略されているが、プリチャージトランジスタ６４は、図７２〜７４の場合と同様に、各リードビット線ＲＢＬに対応して配置される。

奇数番目のメモリセル列に対応して設けられる書込電流制御トランジスタ６３−１，６３−３，…は、列選択結果に応じて、対応するライトビット線ＷＢＬ１，ＷＢＬ３，…とデータ線／ＩＯとを電気的に結合するために配置される。一方、偶数番目のメモリセル列に対応して設けられる書込電流制御トランジスタ６３−２，６３−４，…は、列選択結果に応じて、対応するライトビット線ＷＢＬ２，ＷＢＬ４，…とデータ線ＩＯとを電気的に結合するために配置される。

したがって、選択されたメモリセル列において、データ線ＩＯ（／ＩＯ）〜ライトコラム選択ゲートＷＣＳＧ〜ライトビット線ＷＢＬ〜書込電流制御トランジスタ６３〜データ線／ＩＯ（ＩＯ）の経路に、データ書込電流±Ｉｗを流すことができる。データ書込電流±Ｉｗの方向は、実施の形態２と同様にデータ線ＩＯ，／ＩＯの電圧を設定することによって制御できる。したがって、実施の形態２と同様に、データ書込に関連する周辺回路、すなわちデータ書込回路５０ｗおよび読出／書込制御回路６０の構成を簡易にすることができる。

また、折返し型ビット線構成に基づくデータ書込を実行することはできないものの、メモリアレイ１０におけるライトワード線ＷＷＬの配線ピッチを緩和することができる。この結果、実施の形態８の変形例１の場合と同様に、メモリアレイ１０の高集積化によるＭＲＡＭデバイスのチップ面積削減および、ライトワード線ＷＷＬのエレクトロマイグレーション耐性向上によるＭＲＡＭデバイスの信頼性向上を図ることができる。

［実施の形態８の変形例６］
実施の形態８の変形例６においては、実施の形態８の変形例４に示した折返し型ビット線構成に加えて、隣接するメモリセル間におけるリードワード線ＲＷＬの共有が図られる。

図７８は、実施の形態８の変形例６に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図７８を参照して、実施の形態８の変形例６に従うメモリアレイ１０においては、列方向に隣接するメモリセルは、同一のリードワード線ＲＷＬを共有する。

読出／書込制御回路６０は、実施の形態８の変形例４と同様に配置されるイコライズトランジスタ６２およびライトビット線電圧制御トランジスタ６５とを含む。読出／書込制御回路６０は、さらに、図示は省略されるが、図７２〜図７４と同様に、各リードビット線ＲＢＬに対応して配置されるプリチャージトランジスタ６４を有する。

ライトワード線ＷＷＬが活性化されるデータ書込時においては、各ライトビット線ＷＢＬに対して１本おきにメモリセル列が接続されるので、隣接する２個のメモリセル列で形成されるメモリセル列の組ごとにライトビット線対を形成できる。この結果、折返し型ビット線構成に基づく、実施の形態８の変形例４と同様のデータ書込を実行できる。したがって、実施の形態２と同様にデータ書込の動作マージンを確保できる。また、データ書込に関連する周辺回路、すなわちデータ書込回路５０ｗおよび読出／書込制御回路６０周辺回路の回路構成を簡単化するとともに、データ書込時に発生する磁界ノイズを低減できる。

一方、複数のメモリセル行間で共有されるリードワード線ＲＷＬが活性化されるデータ読出時においては、折返し型ビット線構成に基づくデータ読出を行なうことはできない。

実施の形態８の変形例６に従う構成においては、電流切換回路５３ａおよびデータ読出回路５０ｒに代えて、電流切換回路５３ｂおよびデータ読出回路５１ｒがそれぞれ配置される。電流切換回路５３ｂおよびデータ読出回路５１ｒの構成および動作については、図１６および図１７で既に説明しているので、詳細な説明は繰り返さない。

このような構成とすることにより、折返し型ビット線構成による動作マージン確保を図ることはできないものの、メモリアレイ１０におけるリードワード線ＲＷＬの配線ピッチを緩和してデータ読出を正常に実行できる。この結果、実施の形態２の変形例３の場合と同様に、メモリアレイ１０を高集積化によるＭＲＡＭデバイスのチップ面積削減を図ることができる。

したがって、実施の形態８に従うメモリセルの配置においても、折返し型ビット線構成に基づくデータ書込による、動作マージン確保、周辺回路の簡易化およびデータ書込ノイズの低減と、リードワード線ＲＷＬの共有化に基づくメモリアレイ１０の高集積化とを両立して実現することができる。

［実施の形態９］
図７９は、実施の形態９に従うメモリセルと信号配線との間の接続関係を示す回路図である。

図７９を参照して、実施の形態９に従うメモリセルにおいては、アクセストランジスタＡＴＲは、リードビット線ＲＢＬと磁気トンネル接合部ＭＴＪとの間に電気的に結合される。磁気トンネル接合部ＭＴＪは、アクセストランジスタＡＴＲおよびライトワード線ＷＷＬの間に結合される。アクセストランジスタＡＴＲのゲートはリードワード線ＲＷＬと結合される。

図７０で説明したように、データ読出時におけるライトワード線ＷＷＬの電圧レベルは接地電圧Ｖｓｓに設定されるので、ライトワード線ＷＷＬをリードビット線ＲＢＬに代えて磁気トンネル接合部ＭＴＪと結合することができる。これによりデータ読出時においては、リードワード線ＲＷＬの活性化に応答して、アクセストランジスタＡＴＲがターンオンして、リードビット線ＲＢＬ〜アクセストランジスタＡＴＲ〜磁気トンネル接合部ＭＴＪ〜ライトワード線ＷＷＬの間にセンス電流Ｉｓの電流経路を形成して、磁気トンネル接合部ＭＴＪの記憶データに応じた電圧変化をリードビット線ＲＢＬに生じさせることができる。

一方、データ書込時においては、ライトワード線ＷＷＬおよびライトビット線ＷＢＬをそれぞれ流れるデータ書込電流によって、互いに直交する磁界を磁気トンネル接合部ＭＴＪに発生することができる。

したがって、実施の形態９に従うＭＴＪメモリセルに対するデータ書込およびデータ読出動作は、リードワード線ＲＷＬ、ライトワード線ＷＷＬ、リードビット線ＲＢＬおよびライトビット線ＷＢＬの電圧および電流を図７０と同様に設定することによって実行できる。

図８０は、実施の形態９に従うＭＴＪメモリセルの配置を説明する構造図である。
図８０を参照して、実施の形態９においては、ライトビット線ＷＢＬは、他の配線やＭＴＪメモリセルと結合させる必要がないので、磁気トンネル接合部ＭＴＪとの磁気カップリングの向上を優先して自由に配置することができる。ライトビット線ＷＢＬは、たとえば第２の金属配線層Ｍ２を用いて、磁気トンネル接合部ＭＴＪの直下に配置される。

ライトワード線ＷＷＬは、磁気トンネル接合部ＭＴＪと電気的に結合されて第３の金属配線層Ｍ３に配置される。リードワード線ＲＷＬ、アクセストランジスタＡＴＲおよびリードビット線ＲＢＬの配置については図７１と同様であるので説明は繰返さない。

このような構成とすることにより、リードビット線ＲＢＬをアクセストランジスタＡＴＲを介して磁気トンネル接合部ＭＴＪと結合するので、リードビット線ＲＢＬを同一メモリセル列に属する多数の磁気トンネル接合部ＭＴＪと直接接続することなく、リードビット線ＲＢＬの容量を抑制できる。この結果、データ読出動作を高速化できる。

また、磁気トンネル接合部ＭＴＪとライトワード線ＷＷＬとの間隔を狭くできるので、データ書込時における磁気カップリングを大きくすることができ、ライトワード線ＷＷＬのデータ書込電流Ｉｐの電流量を小さく設定することができる。この結果、データ書込電流によって発生する磁気ノイズの減少やライトビット線の電流密度抑制によって、動作の信頼性を向上できる。

したがって、実施の形態８に従うメモリセルと同様に、リードビット線ＲＢＬとライトビット線ＷＢＬとを分割して配置することにより、データ読出およびデータ書込の両方において、上記の効果を両立して享受できる。

図８１は、実施の形態９に従うメモリアレイ１０の構成を示すブロック図である。
図８１を参照して、実施の形態９に従うメモリアレイ１０においては、図７２の場合と同様に、行方向に隣接するメモリセルは、リードビット線ＲＢＬおよびライトビット線ＷＢＬのいずれか一方を共有する。

たとえば、第１番目および第２番目のメモリセル列に属するメモリセル群は、１本のリードビット線ＲＢＬ１を共有し、第２番目および第３番目のメモリセル列に属するメモリセル群は、１本のライトビット線ＷＢＬ１を共有する。以降のメモリセル列に対しても、リードビット線ＲＢＬおよびライトビット線ＷＢＬは、同様に交互に配置される。

また、メモリセルの構成上、読出／書込制御回路６０中におけるライトビット線電圧制御トランジスタ６５の配置は不要となる。

メモリセルＭＣ、リードワード線ＲＷＬ、ライトワード線ＷＷＬ、ワード線電流制御回路４０、および列選択結果に応じてデータ書込電流およびセンス電流を供給するための周辺回路の配置および構成は、実施の形態８と同様であるので説明は繰り返さない。

このような構成とすることにより、実施の形態９に従うメモリセルを配置する場合においても、メモリアレイ１０におけるリードビット線ＲＢＬおよびライトビット線ＷＢＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

また、実施の形態９に従うメモリセルの構成においては、ライトビット線ＷＢＬと磁気トンネル接合部ＭＴＪとの間の距離が、ライトワード線ＷＷＬと磁気トンネル接合部ＭＴＪとの間の距離に比較して大きくなるので、ライトビット線ＷＢＬにより大きなデータ書込電流を流す必要が生じる。したがって、ライトビット線ＷＢＬのエレクトロマイグレーション耐性を考慮することが、ＭＲＡＭデバイスの信頼性向上に有効である。

すなわち、実施の形態９に従うメモリセルの配置においても、ライトビット線ＷＢＬの配線幅（断面積）を、磁気トンネル接合部との距離が小さいライトワード線ＷＷＬよりも大きく確保することによって、ライトビット線ＷＢＬのエレクトロマイグレーション耐性を高めて、ＭＲＡＭデバイスの信頼性を向上させることができる。また、材質面においても、ライトビット線ＷＢＬをエレクトロマイグレーション耐性の高い材料で形成することが望ましい。

［実施の形態９の変形例１］
図８２は、実施の形態９の変形例１に従うメモリアレイ１０の構成を示すブロック図である。

図８２を参照して、実施の形態９の変形例１に従うメモリアレイ１０においては、列方向に隣接するメモリセルは、図７３の場合と同様に同一のライトワード線ＷＷＬを共有する。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態９と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態９に従うメモリセルの配置においても、メモリアレイ１０におけるライトワード線ＷＷＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態９の変形例２］
図８３は、実施の形態９の変形例２に従うメモリアレイ１０の構成を示すブロック図である。

図８３を参照して、実施の形態９の変形例２に従うメモリアレイ１０においては、列方向に隣接するメモリセルは、図７４の場合と同様に同一のリードワード線ＲＷＬを共有する。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態９と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態９に従うメモリセルの配置においても、メモリアレイ１０におけるリードワード線ＲＷＬの配線ピッチを緩和できる。この結果、メモリセルＭＣを効率的に配置してメモリアレイ１０を高集積化し、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態９の変形例３］
図８４は、実施の形態９の変形例３に従うメモリアレイ１０の構成を示すブロック図である。

図８４を参照して、実施の形態９の変形例３に従うメモリアレイ１０においては、実施の形態９の変形例１と同様に、列方向に隣接するメモリセルは、同一のライトワード線ＷＷＬを共有する。さらに、リードワード線ＲＷＬも、列方向に隣接するメモリセル間で共有される。たとえば、第２行および第３行のメモリセル行に属するメモリセル群は、同一のリードワード線ＲＷＬ２を共有する。以降のメモリセル行に対しても、リードワード線ＲＷＬおよびライトワード線ＷＷＬは、同様に配置される。

図７５の場合と同様に、リードワード線ＲＷＬおよびライトワード線ＷＷＬの両方を共有する配置においては、行方向に隣接するメモリセル間でリードビット線ＲＢＬおよびライトビット線ＷＢＬを共有することができない。リードビット線ＲＢＬおよびライトビット線ＷＢＬは、各メモリセル列ごとに配置される。

その他の部分の構成と、データ読出およびデータ書込時における各メモリセルの動作とは、実施の形態９と同様であるので、詳細な説明は繰り返さない。

このような構成とすることにより、実施の形態９に従うメモリセルの配置においても、メモリアレイ１０におけるライトワード線ＷＷＬおよびリードワード線ＲＷＬの両方の配線ピッチを緩和できる。この結果、行方向に配置される配線のピッチを集中的に緩和して、メモリセルＭＣを配置することができる。これにより、メモリアレイ１０を高集積化して、ＭＲＡＭデバイスのチップ面積を削減することができる。

［実施の形態９の変形例４］
図８５は、実施の形態９の変形例４に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図８５を参照して、行列状に配置された実施の形態７に従うメモリセルに対して、実施の形態８の変形例４と同様に、隣接する２個のメモリセル列によって形成されるメモリセル列の組ごとに、対応する２本のリードビット線およびライトビット線を用いて折返し型ビット線構成が実現される。

図８５においては、各メモリセルＭＣにおいて、ライトワード線ＷＷＬが磁気トンネル接合部ＭＴＪと接続される点および、ライトビット線ＷＢＬが磁気トンネル接合部ＭＴＪと接続されない点が、実施の形態８の変形例４に従う図７６の構成と異なる。また、メモリセルの構成上、読出／書込制御回路６０中におけるライトビット線電圧制御トランジスタ６５の配置は不要となる。

その他の部分の構成と、データ読出およびデータ書込時における動作とは、図７６の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態９に従うメモリセルの配置においても、折返し型ビット線構成を用いて、データ読出およびデータ書込の動作マージンを確保することができる。また、実施の形態２と同様に、データ書込回路５０ｗおよび読出／書込制御回路６０周辺回路の回路構成を簡単化するとともに、データ書込ノイズを低減できる。

［実施の形態９の変形例５］
実施の形態９の変形例５においては、実施の形態９の変形例４に示した折返し型ビット線構成に加えて、隣接するメモリセル行間におけるライトワード線ＷＷＬの共有が図られる。

図８６は、実施の形態９の変形例５に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図８６においては、各メモリセルＭＣにおいて、ライトワード線ＷＷＬが磁気トンネル接合部ＭＴＪと接続される点および、ライトビット線ＷＢＬが磁気トンネル接合部ＭＴＪと接続されない点が、実施の形態８の変形例５に従う図７７の構成と異なる。また、メモリセルの構成上、読出／書込制御回路６０中におけるライトビット線電圧制御トランジスタ６５の配置は不要となる。

その他の部分の構成と、データ読出およびデータ書込時における動作とは、図７７の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態９に従うメモリセルの配置においても、折返し型ビット線構成に基づくデータ読出による動作マージン確保と、ライトワード線の共有化に基づくメモリアレイ１０の高集積化とを両立して実現することができる。

［実施の形態９の変形例６］
実施の形態９の変形例６においては、実施の形態９の変形例４に示した折返し型ビット線構成に加えて、隣接するメモリセル行間におけるリードワード線ＲＷＬの共有が図られる。

図８７は、実施の形態９の変形例６に従うメモリアレイ１０および周辺回路の構成を示すブロック図である。

図８７においては、各メモリセルＭＣにおいて、ライトワード線ＷＷＬが磁気トンネル接合部ＭＴＪと接続される点および、ライトビット線ＷＢＬが磁気トンネル接合部ＭＴＪと接続されない点が、実施の形態８の変形例６に従う図７８の構成と異なる。また、メモリセルの構成上、読出／書込制御回路６０中におけるライトビット線電圧制御トランジスタ６５の配置は不要となる。

その他の部分の構成と、データ読出およびデータ書込時における動作とは、図７８の場合と同様であるので、詳細な説明は繰り返さない。

したがって、実施の形態９に従うメモリセルの配置においても、折返し型ビット線構成に基づくデータ書込による、動作マージン確保、周辺回路の簡単化およびデータ書込ノイズ低減と、リードワード線の共有化に基づくメモリアレイ１０の高集積化とを両立して実現することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１０ メモリアレイ、２０ 行デコーダ、２５ 列デコーダ、３０ ワード線ドライバ、４０ ワード線電流制御回路、５０，６０ 読出／書込制御回路、５０ｗ データ書込回路、５０ｒ，５１ｒ データ読出回路、５３ａ，５３ｂ 電流切換回路、６２ イコライズトランジスタ、６３ 書込電流制御トランジスタ、６４ プリチャージトランジスタ、６５ ライトビット線電圧制御回路、ＡＴＲ アクセストランジスタ、ＢＬ，／ＢＬ ビット線、ＣＣＴ 共通配線制御トランジスタ、ＣＳＧ コラム選択ゲート、ＦＬ 固定磁気層、ＭＴＪ 磁気トンネル接合部、ＲＢＬ リードビット線、ＲＣＧ リードコラム選択ゲート、ＲＷＬ リードワード線、ＳＬ 基準電圧配線、ＳＢＬ 共通配線、ＴＢ トンネルバリア、ＶＬ 自由磁気層、ＷＣＧ ライトコラム選択ゲート、ＷＢＬ，／ＷＢＬ ライトビット線、ＷＷＬ ライトワード線。

Claims (5)

1. 薄膜磁性体記憶装置であって、
   行列状に配置された複数の磁性体メモリセルを有するメモリアレイを備え、
   前記複数の磁性体メモリセルの各々は、
   第１および第２のデータ書込電流によって書き込まれる記憶データのレベルに応じて抵抗値が変化する記憶部と、
   データ読出時において前記記憶部にデータ読出電流を通過させるためのメモリセル選択ゲートとを含み、
   前記磁性体メモリセルの行に対応して設けられ、前記データ読出時において、行選択結果に応じて対応する前記メモリセル選択ゲートを作動させるための複数の読出ワード線と、
   前記磁性体メモリセルの列に対応して設けられ、データ書込時および前記データ読出時において前記第１のデータ書込電流および前記データ読出電流をそれぞれ流すための複数のデータ線と、
   前記行に対応して設けられ、前記データ書込時において前記第２のデータ書込電流を流すために行選択結果に応じて選択的に活性化される複数の書込ワード線と、
   前記行および前記列のいずれかに対応して設けられ、前記データ読出時に用いる基準電圧を供給するための複数の基準電圧配線とをさらに備え、
   前記複数の磁性体メモリセルは、前記複数の読出ワード線および前記複数の書込ワード線と前記複数のデータ線との交点に対して、１つの前記行および１つの前記列おきに交互配置されるように設けられ、
   列方向に隣接する前記磁性体メモリセルは、前記複数の書込ワード線のうちの対応する１本を共有する、薄膜磁性体記憶装置。
2. 薄膜磁性体記憶装置であって、
   行列状に配置された複数の磁性体メモリセルを有するメモリアレイを備え、
   前記複数の磁性体メモリセルの各々は、
   第１および第２のデータ書込電流によって書き込まれる記憶データのレベルに応じて抵抗値が変化する記憶部と、
   データ読出時において前記記憶部にデータ読出電流を通過させるためのメモリセル選択ゲートとを含み、
   前記磁性体メモリセルの行に対応して設けられ、前記データ読出時において、行選択結果に応じて対応する前記メモリセル選択ゲートを作動させるための複数の読出ワード線と、
   前記磁性体メモリセルの列に対応して設けられ、データ書込時および前記データ読出時において前記第１のデータ書込電流および前記データ読出電流をそれぞれ流すための複数のデータ線と、
   前記行に対応して設けられ、前記データ書込時において前記第２のデータ書込電流を流すために行選択結果に応じて選択的に活性化される複数の書込ワード線と、
   前記行および前記列のいずれかに対応して設けられ、前記データ読出時に用いる基準電圧を供給するための複数の基準電圧配線とをさらに備え、
   前記複数の磁性体メモリセルは、前記複数の読出ワード線および前記複数の書込ワード線と前記複数のデータ線との交点に対して、１つの前記行および１つの前記列おきに交互配置されるように設けられ、
   列方向に隣接する前記磁性体メモリセルは、前記複数の読出ワード線のうちの対応する１本を共有する、薄膜磁性体記憶装置。
3. 前記行選択結果に応じて、前記複数の書込ワード線のうちの活性化された書込ワード線の一端を第１の電圧と接続するためのワード線ドライバと、
   前記複数の書込ワード線の他端を第２の電圧と結合するための複数のワード線電流制御回路とをさらに備える、請求項１または２に記載の薄膜磁性体記憶装置。
4. 前記複数のデータ線のうちの２本ずつは、前記データ読出時においてデータ線対を構成し、
   同一の前記読出ワード線によって選択される複数個の前記磁性体メモリセルは、前記データ線対を構成する２本のデータ線の一方ずつとそれぞれ接続され、
   前記データ読出電流は、列選択結果に対応する前記データ線対を構成する２本のデータ線の各々に対して供給される、請求項１または２に記載の薄膜磁性体記憶装置。
5. 前記複数のデータ線のうちの２本ずつは、前記データ書込時においてデータ線対を構成し、
   同一の前記書込ワード線によって選択される複数個の前記磁性体メモリセルは、前記データ線対を構成する２本のデータ線の一方ずつとそれぞれ接続され、
   前記第１のデータ書込電流は、列選択結果に対応する前記データ線対を構成する２本のデータ線のそれぞれに対して、互いに逆方向の電流として供給される、請求項１または２に記載の薄膜磁性体記憶装置。

Images