DE102012111359A1 - Differenzielle MRAM-Struktur mit zueinander umgekehrten magnetischen Tunnelübergangselementen, welche das Schreiben unter Verwendung desselben Polaritätsstroms ermöglichen - Google Patents

Differenzielle MRAM-Struktur mit zueinander umgekehrten magnetischen Tunnelübergangselementen, welche das Schreiben unter Verwendung desselben Polaritätsstroms ermöglichen Download PDF

Info

Publication number
DE102012111359A1
DE102012111359A1 DE102012111359A DE102012111359A DE102012111359A1 DE 102012111359 A1 DE102012111359 A1 DE 102012111359A1 DE 102012111359 A DE102012111359 A DE 102012111359A DE 102012111359 A DE102012111359 A DE 102012111359A DE 102012111359 A1 DE102012111359 A1 DE 102012111359A1
Authority
DE
Germany
Prior art keywords
tunnel junction
magnetic tunnel
junction elements
elements
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102012111359A
Other languages
English (en)
Inventor
Hung-Chang Yu
Kai-Chun Lin
Yue-Der Chih
Chun-Jung Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102012111359A1 publication Critical patent/DE102012111359A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

Ein magnetoresistiver Speicher weist erste und zweite magnetische Tunnelübergangselemente (MTJ-Elemente) auf, welche differenziell betrieben werden und jeweils eine festgelegte magnetische Schicht und eine freie magnetische Schicht umfassen, welche Feldanordnungen aufweisen, die parallel oder antiparallel sein können, und differenzielle Zustände hohen und niedrigen Widerstands aufweisen, welche einen Bitzellenwert darstellen. Das Schreiben eines Zustands hohen Widerstands in ein Element erfordert eine entgegengesetzte Schreibstrompolarität durch die festgelegten und freien Schichten, und ein differentieller Betrieb erfordert, dass die beiden MTJ-Elemente in unterschiedliche Widerstandszustände geschrieben werden. Ein Aspekt besteht darin, die Schichten bezüglich einer Vorspannungsstromquelle in normaler und umgekehrter Reihenfolge anzuordnen oder zu verbinden, um dadurch bezüglich der Schichten unter Verwendung derselben Strompolarität bezüglich der Vorspannungsstromquelle entgegengesetzte Schreibstrompolaritäten zu erreichen. Die differentiell betriebenen MTJ-Elemente können einzelne MTJ-Elemente in einer nicht-flüchtigen Speicherbitzellenanordnung ergänzen oder ersetzen.

Description

  • Hintergrund
  • Spin-Transfer-Drehmoment-MRAM-Speichermedien (Spin-Transfer Torque Magnetoresistive Random Access Memories, STT-MRAM) sind nichtflüchtige Speicher, welche veränderliche Bitdatenwerte in den relativen Orientierungen magnetischer Felder in einer oder mehreren magnetischen Tunnelübergangselementen (Magnetic Terminal Junction, MTJ) speichern, welche eine festgelegte magnetische Schicht und eine veränderliche Schicht, die durch eine nichtmagnetische leitfähige Sperrschicht getrennt sind, umfassen.
  • Ein binärer Datenwert wird in einem MTJ-Element durch Orientieren der veränderlichen magnetischen Schicht parallel zu der festgelegten magnetischen Schicht, welches ein Zustand niedrigen Widerstands ist, oder antiparallel dazu, welches ein Zustand hohen Widerstands ist, dargestellt. Zum Auslesen des gespeicherten Datenbitwerts wird der Reihenwiderstand durch die Schichten durch Vergleich mit einem Schwellwert erfasst, wobei typischerweise ein Stromparameter oder ein Spannungsparameter, welcher sich mit dem Widerstandswert verändert, mit einem Schwellwert der Stromstärke oder Spannung, welcher einen Widerstand zwischen den Zuständen hohen und niedrigen Widerstands darstellt, verglichen wird.
  • Wenn ein Datenwert in ein MTJ-Element geschrieben wird, wird eine Schreibvorspannungsstromstärke einer bestimmten Strompolarität und wenigstens einer minimalen Amplitude durch das Element geleitet. Schreibströme entgegengesetzter Polarität sind nötig, um entgegengesetzte Datenwerte, welche durch die Zustände hohen und niedrigen Widerstands repräsentiert werden, einzustellen. Wenn der in dem MTJ-Element gespeicherte Wert ausgelesen wird (d. h., wenn sein Widerstandszustand erfasst wird), muss die Stromstärke oder die Spannung, welche an das Element gekoppelt ist, um gemäß dem Ohmschen Gesetz V = IR eine Spannung bzw. Stromstärke zu erzeugen, die eine oder die andere Polarität aufweisen. Daher besteht die Möglichkeit, dass einige Kombinationen eines vorliegenden Widerstandszustandes und einer bestimmten Lesestrompolarität in unbeabsichtigter Weise den Zustand des MTJ-Elements während einer Leseoperation ändern können. Dies ist unter der Bezeichnung Lesestörungsfehler bekannt.
  • Ein Speicherschaltkreis, welcher MTJ-Elemente umfasst, weist typischerweise zahlreiche adressierbare Datenwörter mit Bit-Positionen auf, wobei jedes Wort und jede Bit-Position ein zugeordnetes MTJ-Element aufweist, welches an einen als ein Komparator arbeitenden Leseverstärker gekoppelt sein kann, um den Datenwert dieses Bits auszulesen. Da die hohen und niedrigen Widerstandswerte der zahlreichen MTJ-Elemente über einen Bereich verteilt sind, besteht ein Problem darin, wie der beste Schwellwert definiert werden soll, welcher verwendet wird, um festzustellen zu versuchen, ob das MTJ-Element sich in seinem hohen oder seinem niedrigen Widerstandszustand befindet. In einigen möglichen Verfahren zum Unterscheiden des Widerstandswertes unter Verwendung von Vergleichsschwellen kann die gewählte Schwelle außerhalb des Bereichs zwischen dem hohen Widerstandswert RH und dem niedrigen Widerstandswert RL einiger der MTJ-Elemente fallen, wodurch diese Bits fehlerhaft werden, obwohl die MTJ-Elemente funktionsbereit sind, um eindeutige Widerstandszustände anzunehmen. Gemäß Produktionsauswahlkriterien kann bei einer bestimmten Anzahl von fehlerhaften Bits (möglicherweise bei nur einem Bit) der Speicherschaltkreis als fehlerhaft angesehen werden.
  • Anstatt zu versuchen, einen festen Widerstandswert (oder einen zugehörigen Spannungs- oder Stromstärkeparameter) als einen Vergleichsschwellwert zu spezifizieren, können zwei oder mehr MTJ-Elemente als eine Bitzelle mit mehreren MTJ-Elementen zusammengefasst werden. Unter der Annahme von zwei MTJ-Elementen kann eines der zwei MTJ-Elemente in einem Zustand hohen Widerstands gehalten werden, wenn das andere in einem Zustand niedrigen Widerstands ist. Der binäre Datenwert, welcher von der Bitzelle gespeichert wird, ist dadurch definiert, welches der beiden Elemente in dem Zustand hohen Widerstands und welches in dem Zustand niedrigen Widerstands vorliegt.
  • Das Schreiben irgendeines Wertes an eine Bitzelle mit zwei MTJ-Elementen erfordert das Anwenden von Schreibeströmen entgegengesetzter Polarität an die beiden entsprechenden MTJ-Elemente der Bitzelle. Der spezifische logische Wert, welcher geschrieben wird, hängt ab von der Richtung der entgegengesetzen Polaritäten, wie beispielsweise positiv/negativ, um eine binäre Eins zu schreiben, und negativ/positiv, um eine binäre Null zu schreiben. Die zwei logischen Werte werden in den beiden MTJ-Elementen durch Widerstandszustände Hoch/Niedrig bzw. Niedrig/Hoch dargestellt.
  • Zwei MTJ-Elemente in einer Bitzelle vorliegen zu haben ist nützlich, weil die Widerstandswerte der beiden Elemente (oder ein mit einem Widerstandswert verbundene Parameter, wie beispielsweise eine Spannung oder eine Stromstärke) miteinander verglichen werden können, anstatt mit einer externen Referenz verglichen zu werden. Aber das Entwickeln von Parameterwerten, welche verglichen werden können, erfordert das Anlegen von Vorspannungsströmen, und die Vorspannung liegt notwendigerweise in der einen oder anderen Polarität vor. Der in einer Bitzelle gespeicherte logische Wert ist willkürlich und unbekannt, bis er ausgelesen wird. Die beiden MTJ-Elemente werden in entgegengesetzten Widerstandszuständen gehalten, unabhängig von dem logischen Wert. Es scheint daher einen inhärentes Risiko von Lesestörungsfehlern zu bestehen und ein Bedarf, die Amplitude des Lesevorspannungsstroms für alle Bitzellen auf eine Amplitude zu beschränken, welche den Widerstandszustand des empfindlichsten MTJ-Elements in der Speicheranordnung nicht stören wird.
  • Techniken sind erforderlich, um den Betrieb mehrerer MTJ-Elemente, welche in Gruppen von zwei oder mehr komplementären Elementen, die eine Bitzelle ausbilden, verwendet werden, zu optimieren. Solche Techniken sollten das Gleichgewicht zwischen der Auswahlrate von MTJ-Elementen (unter Berücksichtigung der Variation ihrer hohen und niedrigen Widerstandswerte gemäß einer statistischen Verteilung) und der Anforderung, Schaltkreisfläche einzusparen (unter Berücksichtigung der Tatsache, dass zwei MTJ-Elemente den doppelten Platz beanspruchen wie ein einzelnes MTJ-Element) optimieren. Solche Techniken sollten auch berücksichtigen, dass das Bedürfnis nach Lese-und-Schreib-Vorspannungsströmen entgegengesetzter Polarität und das Bedürfnis, als Funktion des Logikniveaus zwischen diesen entgegengesetzten Polariäten hin und her zu schalten, erfordern, dass ein Teil der Schaltkreisfläche für Schalteinheiten anstatt für MTJ-Elemente zum nichtflüchtigen Speichern von Information in einem veränderlichen Widerstandswert reserviert wird.
  • Zusammenfassung
  • Ein Ziel der vorliegenden Offenbarung besteht darin, eine effektive STT-MRAM-Konfiguration anzugeben, welche in einer Speichereinrichtung eine optimierte Kombination von MTJ-Elementen verwendet, die derart angeordnet sind, dass einige MTJ-Elemente eine normale Reihenfolge und andere eine umgekehrte Reihenfolge ihrer freien und festgelegten magnetischen Schichten aufweisen, verglichen mit der Vorspannungsstromquelle und den Schaltelementen, welche die Bitzellen in der Speichereinrichtung zum Lesen und Schreiben ihrer logischen Werte adressieren.
  • Ein weiteres Ziel besteht darin, eine Speichereinheit bereitzustellen, in welcher wenigstens einige Bitzellen mehrfache MTJ-Element-Bitzellen sind, welche wenigstens zwei miteinander gepaarte MTJ-Elemente aufweisen, welche in komplementärer Weise betrieben werden, sodass das eine in einem Zustand hohen Widerstands ist, wenn das andere in einem Zustand niedrigen Widerstands ist, wobei solche Zustände reversibel geschaltet werden können und wobei die beiden MTJ-Elemente zum Betrieb in dem Schaltkreis unter Verwendung derselben Schalt- und Vorspannungsstrombereitstellungskonfiguration angeordnet sind wie eine Bitzelle mit nur einem MTJ-Element.
  • Ein weiteres Ziel besteht darin, eine Speichereinheit mit Bitzellen zu konfigurieren, welche zwei in komplementärer Weise betriebene komplementäre MTJ-Elemente verwenden und dieselbe Schalt- und Vorspannungsstromversorgungskonfiguration für beide MTJ-Elemente in dieser Bitzelle verwenden, indem reguläre und umgekehrt angeordnete MTJ-Elemente bereit gestellt werden. Die regulär und umgekehrt angeordneten Elemente können in unterschiedlichen Bereichen eines oder mehrerer integrierter Schaltkreise angeordnet sein, sodass der Herstellungsprozess dahingehend vereinfacht wird, dass die festgelegten oder die freien magnetischen Schichten für die MTJ-Elemente in der gleichen Reihenfolge für alle MTJ-Elemente in lokalen Bereichen des Schaltkreises oder in separaten Schaltkreisen, welche zusammen verwendet werden, um MTJ-Elemente mit unterschiedlichen Reihenfolgen der freien/festgelegten und festgelegten/freien Schichten bereitzustellen, aufgebracht werden.
  • In einem weiteren Aspekt können einige der Bitzellen in der Speichereinheit zwei miteinander gepaarte magnetische Tunnelübergangselemente (MTJ-Elemente) pro Bitzelle umfassen, wohingegen andere Bitzellen nur ein MTJ-Element pro Bitzelle verwenden. Bitzellen, welche eine höhere Zuverlässigkeit erfordern, können vorläufig in einem Auswahlprozess getestet werden, um zu bestätigen, dass ihre hohen und niedrigen Widerstandswerte in zuverlässiger Weise höher und niedriger als eine Vergleichsreferenz, beispielsweise ein fester Referenzwert, sind. Nicht gewählte/abgelehnte Bitzellen können unter Verwendung einer Sicherungsanordnung deaktiviert werden. Alternativ oder zusätzlich können Bitzellen in derselben Speichereinrichtung mit zwei MTJ-Elementen, welche in umgekehrter festgelegter/freier und freier/festgelegter Reihenfolge abgeschieden oder verdrahtet sind, bereitgestellt werden, während andere Bitzellen nur ein MTJ-Element aufweisen, und doch verwenden alle Bitzellen, sowohl die einzelnen als auch die doppelten MTJ-Element-Bitzellen und sowohl die normalen als auch die in der festgelegten/freien oder freien/festgelegten Reihenfolge umgekehrten Bitzellen, dieselben Schaltanordnungen, um die Lese- und Schreibströme an alle MTJ-Elemente und alle Bitzellen zu koppeln und die Polaritäten der Lese- und Schreibvorspannungsströme zu schalten.
  • Die vorliegende Erfindung bezieht sich auf eine digitale Speichervorrichtung mit wenigstens einer Anordnung magnetoresitiver Speicherbitzellen wobei jede Bitzelle in wenigstens einer Teilmenge der Anordnung wenigstens ein erstes magnetisches Tunnelübergangselement und wenigstens ein zweites magnetisches Übergangselement umfasst, wobei jedes der ersten und zweiten magnetischen Tunnelübergangselemente eine festgelegte magnetische Schicht mit einem permanenten magnetischen Feld, welches entlang einer Referenzrichtung ausgerichtet ist, und eine freie magnetische Schicht mit einem magnetischen Feld, welches veränderlich ausgerichtet ist parallel zu der Referenzrichtung in einem Zustand niedrigen Widerstands oder anti-parallel zu der Referenzrichtung in einen Zustand hohen Widerstands, umfasst;
    wobei die ersten und zweiten magnetischen Tunnelübergangselemente dazu eingerichtet sind, komplementäre Widerstandszustände beizubehalten, sodass eines der ersten und zweiten magnetischen Tunnelübergangselemente in einem Zustand niedrigen Widerstands ist, wenn sich das andere in einem Zustand hohen Widerstands befindet, und umgekehrt, um dadurch einen veränderlichen logischen Wert der Bitzelle darzustellen;
    wobei eines der ersten und zweiten magnetischen Tunnelübergangselemente eine normale Reihenfolge der festgelegten Schicht und der freien Schicht bezüglich eines Strompfades, welcher für ein Lesen und/oder Schreiben an die Bitzelle verwendet wird, aufweist und das andere der ersten und zweiten magnetischen Tunnelübergangselemente eine umgekehrte Reihenfolge der festgelegten Schicht und der freien Schicht bezüglich des Strompfades aufweist;
    und wobei ein Vorspannungsstrom wenigstens zum Schreiben eines logischen Werts der Bitzelle an die Bitzelle an den Strompfad in derselben Polarität an das erste und das zweite magnetische Tunnelübergangselement angelegt wird, um dadurch aufgrund der normalen Reihenfolge und der umgekehrten Reihenfolge der festgelegten Schicht und der freien Schicht der ersten und zweiten magnetischen Tunnelübergangselemente die komplementären Widerstandszustände zu induzieren.
  • In einer bevorzugten Ausführungsform sind die ersten und zweiten magnetischen Tunnelübergangselemente in entsprechenden Spalten, welche durch komplementäre Bitlinien-Signale adressiert werden, und Zeilen, welche durch Wortlinien adressiert werden, angeordnet.
  • Vorzugsweise sind die ersten und zweiten magnetischen Tunnelübergangselemente in verschiedenen Bereichen eines Speicherschaltkreises angeordnet und die freien und festgelegten Schichten in einem der verschiedenen Bereiche in normaler Reihenfolge angeordnet und in dem anderen der verschiedenen Speicherschaltkreise in der umgekehrten Reihenfolge angeordnet.
  • In einer bevorzugten Ausführungsform sind die ersten und zweiten magnetischen Tunnelübergangselemente in separaten Speicherschaltkreisen angeordnet und die freien und festgelegten Schichten in einem der separaten Speicherschaltkreise in normaler Reihenfolge angeordnet und in dem anderen der separaten Speicherschaltkreise in der umgekehrten Reihenfolge angeordnet.
  • In einer weiteren bevorzugten Ausführungsform sind die ersten und zweiten magnetischen Tunnelübergangselemente entlang des Strompfades verbunden, sodass die freien und festgelegten Schichten eines der ersten und zweiten magnetischen Tunnelübergangselemente in der normalen Reihenfolge vorliegen und die anderen in der umgekehrten Reihenfolge vorliegen.
  • In einer Weiterbildung der Erfindung sind die ersten und zweiten magnetischen Tunnelübergangselemente in benachbarten Zeilen einer Anordnung der Bitzellen angeordnet, wobei jede der Bitzellen durch komplementäre Bitliniensignale BL und Bitlinienkomplementsignale BL' mit derselben Strompolarität adressiert wird.
  • In einer Weiterbildung wird dieselbe Strompolarität zum Schreiben der ersten und zweiten Tunnelübergangselemente in einen komplementären Widerstandszustand mit hohem/niedrigem Widerstandswert gegenüber einem komplementären Widerstandszustand mit niedrigem/hohem Widerstandswert invertiert.
  • In einer bevorzugten Ausführungsform umfasst die digitale Speichervorrichtung zusätzlich wenigstens eine zweite Teilmenge der Anordnung, welche Bitzellen mit einzelnen magnetischen Tunnelübergangselementen für die Bitzellen der zweiten Teilmenge umfasst, wobei die einzelnen magnetischen Tunnelübergangselemente festgelegte und freie Schichten in der bezüglich des Strompfads normalen Reihenfolge aufweisen und wobei die ersten und zweiten magnetischen Tunnelübergangselemente und einzelne magnetische Tunnelübergangselemente beim Schreiben des logischen Werts der Bitzelle unter Verwendung derselben Strompolarität beschrieben werden.
  • In einer Weiterbildung umfasst die digitale Speichervorrichtung zusätzlich einen Erfassungsschaltkreis zum Auslesen des logischen Werts der Bitzelle, wobei ein Lesevorspannungsstrom zum Senden des logischen Werts der Bitzelle an das erste und zweite magnetische Tunnelübergangselement in derselben Polarität angelegt wird.
  • Die digitale Speichereinrichtung kann zusätzlich einen Erfassungsschaltkreis zum Auslesen des logischen Werts der Bitzelle umfassen, wobei ein Lesevorspannungsstrom zum Senden des logischen Bitwerts in derselben Polarität an das erste und das zweite magnetische Tunnelübergangselement angelegt wird.
  • In einer bevorzugten Ausführungsform umfasst die digitale Speichervorrichtung zusätzlich einen Erfassungsschaltkreis zum Auslesen des logischen Werts der Bitzelle, wobei ein Lesevorspannungsstrom zum Senden des logischen Werts der Bitzelle mit derselben Polarität an die einzelnen magnetischen Tunnelübergangselemente angelegt wird.
  • Die Erfindung bezieht sich auch auf ein Verfahren zum Konfigurieren einer STT-MRAM-Speichervorrichtung mit magnetoresistiven Speicherbitzellen, welche Bitzellen definieren, die jeweils ein erstes magnetisches Tunnelübergangselement und ein zweites magnetisches Tunnelübergangselement aufweisen, wobei jedes der magnetischen Tunnelübergangselemente eine festgelegte magnetische Schicht mit einem magnetischen Feld, welches entlang einer Referenzrichtung ausgerichtet ist, und eine freie magnetische Schicht mit einem magnetischen Feld, welches veränderlich ausgerichtet ist parallel zu der Referenzrichtung in einem Zustand niedrigen Widerstands oder antiparallel zu der Referenzrichtung in einem Zustand hohen Widerstands umfasst, wobei die ersten und zweiten magnetischen Tunnelübergangselemente in komplementären Zuständen hohen und niedrigen oder niedrigen und hohen Widerstands gehalten werden, welche einen veränderlichen logischen Wert der Bitzelle darstellen, wobei das Verfahren die folgenden Schritte umfasst:
    Anordnen der festgelegten Schicht und der freien Schicht der ersten bzw. zweiten magnetischen Tunnelübergangselemente relativ zueinander in einer normalen Reihenfolge und einer umgekehrten Reihenfolge entlang eines Vorspannungsstrompfads;
    Schreiben eines der komplementären Widerstandszustände in die ersten und zweiten magnetischen Tunnelübergangselemente unter Verwendung eines Schreibestroms mit derselben Polarität an sowohl das erste magnetische Tunnelübergangselement als auch das zweite magnetische Tunnelübergangselement sowie Schreiben des jeweils anderen der komplementären Widerstandszustände in die ersten und zweiten magnetischen Tunnelübergangselemte unter Verwendung einer entgegengesetzten Schreibstrompolarität, welche für sowohl das erste als auch das zweite magnetische Tunnelübergangselement von derselben entgegengesetzten Polarität ist.
  • In einer bevorzugten Ausführungsform umfasst das Verfahren ferner den Schritt des Bereitstellens wenigstens einer zweiten Anordnung von Bitzellen mit einzelnen magnetischen Tunnelübergangselementen, wobei die einzelnen magnetischen Tunnelübergangselemente festgelegte und freie Schichten in der bezüglich des Strompfades normalen Reihenfolge aufweisen, und den Schritt des Schreibens an die einzelnen magnetischen Tunnelübergangselemente unter Verwendung derselben Strompolarität wie zum Schreiben von logischen Werten der Bitzelle an die ersten und zweiten magnetischen Tunnelübergangselemente.
  • Vorzugsweise umfasst das Verfahren auch das Einrichten der normalen und umgekehrten Reihenfolge der festgelegten Schicht und der freien Schicht der ersten und zweiten magnetischen Tunnelübergangselemente durch Abscheiden in der normalen und umgekehrten Reihenfolge auf getrennten Bereichen eines Schaltkreises.
  • In einer weiteren Ausführungsform umfasst das Verfahren das Einrichten der normalen und umgekehrten Reihenfolge der festgelegten Schicht und der freien Schicht der ersten und zweiten magnetischen Tunnelübergangselemente durch Abscheiden in derselben Reihenfolge auf einem Schaltkreis und Bereitstellen zugehöriger Leiter zum Anschließen der ersten und zweiten magnetischen Tunnelübergangselemente in der normalen und umgekehrten Reihenfolge entlang des Strompfades.
  • In einer Weiterbildung umfasst das Verfahren auch den Schritt des Auslesens der komplementären Widerstandszustände der ersten und zweiten magnetischen Tunnelübergangselemente zum Ermitteln eines logischen Werts der Bitzelle unter Verwendung einer festen Lesestrompolarität.
  • In einem weiteren Aspekt bezieht sich die Erfindung auf eine digitale Speichervorrichtung mit einer Anordnung von magnetoresistiven Speicherbitzellen, welche als Speicherwörter adressierbar sind, wobei eine Bitzelle in der Anordnung ein erstes magnetisches Tunnelübergangselement und ein zweites magnetisches Tunnelübergangselement umfasst, wobei jedes der ersten und zweiten magnetischen Tunnelübergangselemente der Bitzelle eine festgelegte magnetische Schicht mit einem permanenten magnetischen Feld, welches in einer Referenzrichtung ausgerichtet ist, und eine freie magnetische Schicht mit einem magnetischen Feld, welches veränderlich ausgerichtet ist parallel zu der Referenzrichtung in einem Zustand niedrigen Widerstands oder antiparallel zu der Referenzrichtung in einem Zustand hohen Widerstands, umfasst;
    wobei die ersten und zweiten magnetischen Tunnelübergangselemente dazu eingerichtet sind, komplementäre Widerstandszustände beizubehalten, sodass eines der ersten oder zweiten magnetischen Tunnelübergangselemente in einem Zustand niedrigen Widerstands ist, wenn das andere in einem Zustand hohen Widerstands ist, und umgekehrt, um dadurch einen veränderlichen logischen Wert der Bitzelle darzustellen.
  • Die Speichervorrichtung umfasst auch einen Vergleichsschaltkreis zum Bestimmen des logischen Bitzellenwerts der Bitzelle bei der Adressierung für eine Leseoperation;
    wobei eines der ersten und zweiten magnetischen Tunnelübergangselemente entlang eines Strompfades, welcher für das Schreiben und/oder Lesen an die Bitzelle verwendet wird, eine gegebene Reihenfolge der festgelegten Schicht und der freien Schicht aufweist und das andere der ersten und zweiten magnetischen Tunnelübergangselemente eine zu der gegebenen Reihenfolge und dem Strompfad umgekehrte Reihenfolge der festgelegten Schicht und der freien Schicht aufweist;
    und wobei ein Vorspannungsstrom wenigstens zum Schreiben eines logischen Bitzellenwerts an die Bitzelle an den Strompfad in derselben Polarität an das erste und zweite magnetische Übergangselement angelegt wird, um dadurch aufgrund der normalen Reihenfolge und der umgekehrten Reihenfolge der festgelegten Schicht und der freien Schicht der ersten und zweiten magnetischen Tunnelübergangselemente die komplementären Widerstandszustände zu induzieren.
  • Vorzugsweise ist die Bitzelle ein Element einer Teilmenge von Bitzellen in der Speichervorrichtung, wobei wenigstens eine weitere Teilmenge von Bitzellen in der Speichervorrichtung mit einem magnetischen Tunnelübergangselement pro Bitzelle ausgebildet ist.
  • In einer bevorzugten Ausführungsform sind die ersten bzw. zweiten magnetischen Tunnelübergangselemente auf separaten Speicherschaltkreisen angeordnet, wobei die freien und festgelegten Schichten in normaler Reihenfolge auf einem der separaten Speicherschaltkreise angeordnet sind und in der umgekehrten Reihenfolge auf dem anderen der separaten Speicherschaltkreise angeordnet sind.
  • In einer Weiterbildung sind die separaten Speicherschaltkreise auf separaten Schaltkreischips angeordnet.
  • Zusätzliche Ziele und Aspekte dieser Offenbarung werden aus der nachfolgenden Diskussion beispielhafter Ausführungsformen deutlich werden:
  • Kurze Beschreibung
  • In den Zeichnungen werden bestimmte exemplarische Ausführungsformen gezeigt, welche dazu dienen sollen, Aspekte der offenbarten Gegenstände zu illustrieren. Die entwickelten Gegenstände sind nicht auf die als Bespiele veranschaulichten Ausführungsformen beschränkt, und um den Umfang des Gegenstandes einzuschätzen, sollte auf die Ansprüche Bezug genommen werden. In den Zeichnungen wird folgendes gezeigt:
  • 1 ist eine vereinfachte schematische Darstellung, welche Bedingungen für Lesevorspannungsströme zeigt, die zum Schreiben eines Zustands hohen Widerstands und eines Zustands niedrigen Widerstands in ein magnetisches Tunnelübergangselement (magnetic tunnel junction element, MTJ) wirksam sind, beispielsweise zum Einstellen des Wertes einer Bitzelle mit einem MTJ-Element in einer Speichereinheit. Dabei ist zu beachten, dass die erforderliche Strompolarität von dem Widerstandszustand, welcher eingestellt oder in das MTJ-Element einbeschrieben werden soll, abhängt.
  • 2 ist ein der 1 entsprechendes schematisches Diagramm, in dem jedoch zwei MTJ-Elemente in jeder Bitzelle bereitgestellt werden und in entgegengesetzten Widerstandszuständen hoch/niedrig oder niedrig/hoch, welche die beiden möglichen logischen Werte der Bitzelle darstellen, gehalten werden. Die Schreibströme in den Verbindungen BL und BL' weisen innerhalb jeder Bitzelle entgegengesetzte Polaritäten auf.
  • 3, welche als Stand der Technik gekennzeichnet ist, vergleicht ein schematisches Diagramm einer Anordnung eines integrierten Schaltkreises für eine Bitzelle, welche für einen Schreibvorspannungsstrom entgegengesetzter Polarität eingerichtet ist.
  • 4 vergleicht schematisch den Betrieb von Bitzellen mit einem einzelnen MTJ-Element und doppelten MTJ-Elementen während der Leseoperationen. Eine Vergleichstechnik erkennt, ob eine Bitzelle verglichen mit einem Referenzwiderstandszustand niedrig/hoch oder hoch/niedrig in einem Zustand niedrigen oder hohen Widerstands ist. In doppelten MTJ-Bitzellen erkennt der Vergleich, welches der doppelten MTJ-Elemente im Vergleich mit dem jeweils anderen einen höheren oder niedrigeren Widerstandswert aufweist.
  • 5 stellt eine Konfiguration gemäß einer Ausführungsform dar, in welcher die freien und festgelegten Schichten zweier MTJ-Elemente zueinander in umgekehrter Reihenfolge angeordnet sind, um auf diese Weise zu ermöglichen, dass die Schreibvorspannungsströme für beide MTJ-Elemente dieselbe Polarität aufweisen. Die Polarität des Schreibvorspannungsstroms an beide MTJ-Elemente bestimmt, ob die sich ergebenden Widerstandsniveaus niedrig/hoch oder hoch/niedrig sind, wobei diese Niveaus unterschiedliche logische Zustände darstellen.
  • 6 ist ein schematisches Diagramm einer Ausführungsform einer selbstreferenzierten Bitzelle, bei welcher die Polarität des Schreibvorspannungsstromes für zwei eine Bitzelle ausbildende MTJ-Elemente dieselbe ist.
  • 7 ist ein Flussdiagramm, welches Verfahrensschritte zeigt, die beim Konfigurieren und Betreiben von beschriebenen MRAM-Vorrichtungen ausgeführt werden.
  • Detaillierte Beschreibung
  • Eine magnetische Schicht eines magnetoresistiven magnetischen Tunnelübergangselements (magnetoresistive magnetic tunnel junction, MTJ) weist ein permanent ausgerichtetes Feld auf und wird im Allgemeinen als festgelegte Schicht oder Referenzschicht bezeichnet. Die andere magnetische Schicht weist ein veränderlich ausgerichtetes Feld auf, welches entweder mit dem Feld der festgelegten Schicht ausgerichtet ist (parallel und mit derselben Nord/Süd-Polarität) oder dem Feld der festgelegten Schicht direkt entgegengesetzt (antiparallel) ausgerichtet ist. Die Schicht mit der veränderlichen Feldorientierung wird als freie Schicht oder Ausleseschicht bezeichnet. Die freien und festgelegten Schichten werden durch eine Sperrschicht getrennt.
  • Wenn die Felder in den beiden Schichten parallel zueinander sind, ist der elektrische Widerstand gegenüber dem durch die beiden Schichten und die trennende leitfähige Sperrschicht des MTJ-Elements fließenden Strom vergleichsweise geringer, und wenn die Felder in den beiden Schichten zueinander antiparallel sind, ist der elektrische Widerstand vergleichsweise höher. Gemäß dem Ohmschen Gesetz (V = IR) erzeugt der Widerstand des Elements eine Spannung, wenn ein Strom durch die Zelle geleitet wird. Wenn eine vorbestimmte Vorspannungsstromamplitude an das MTJ angelegt wird, wobei die Stromstärkeamplitude gleich ist, wenn das MTJ in diesen Zuständen hohen oder niedrigen Widerstands vorliegt, wird daher in Abhängigkeit des gegenwärtigen Widerstandszustands des MTJ eine höhere oder niedrigere Spannungsdifferenz erreicht. Wenn eine vorbestimmte gleiche Spannung an ein MTJ-Element angelegt wird, ist in ähnlicher Weise der durch das Element gezogene Strom unterschiedlich, wenn das MTJ in dem Zustand hohen Widerstands bzw. niedrigen Widerstands ist. Durch das Anlegen eines Vorspannungsstroms (oder einer Vorspannung) und das Verwenden einer Vergleichsschaltung zum Unterscheiden, ob die sich ergebende Spannung (oder der Strom) höher oder niedriger als ein mittleres Schwellwertniveau ist, kann der Zustand des MTJ theoretisch danach unterschieden werden, ob er in dem Zustand hohen oder niedrigen Widerstands vorliegt. Das MTJ-Element kann deshalb als ein Ein-Bit-Speicherelement nützlich sein, dessen Widerstandszustand einen logischen Wert darstellt, der in dieser Weise ausgelesen wird.
  • Das Schreiben eines Wertes in das MTJ-Element umfasst das Aufprägen einer Ausrichtung des magnetischen Feldes auf die freie Schicht, die entweder parallel oder antiparallel zu der magnetischen Feldausrichtung der festgelegten Schicht ist. Eine Schreibetechnik besteht darin, die magnetische Feldausrichtung der festgelegten Schicht auf die freie Schicht zu übertragen, indem ein Schreibstrom mit einer Strompolarität, welche Elektronen erst durch die festgelegte Schicht und von dort in die freie Schicht hinein führt, an die beiden Elementschichten angelegt wird. Die Spins der Elektronen richten sich beim Propagieren durch die festgelegte Schicht zu dem Feld in der festgelegten Schicht aus. Die ausgerichteten Elektronenspins tragen diese Ausrichtung in die freie Schicht hinein und, sofern die Schreibstromamplitude ausreichend ist, bewirken, dass die freie Schicht eine zu der festgelegten Schicht parallele Ausrichtung annimmt.
  • Eine Schreibstromamplitude der entgegengesetzten Polarität kann von dem Zustand niedrigen Widerstands in den Zustand hohen Widerstands schreiben. In diesem Fall haben die in dem Schreibstromfluss in die freie Schicht eintretenden Elektronen zufällige Elektronenspinorientierungen. Falls die Amplitude ausreichend ist, löst der Schreibstrom jede vorhergehende Ausrichtung der freien Schicht. Eine gegenüber dem Feld der festgelegten Schicht antiparallele Feldausrichtung wird der freien Schicht magnetisch aufgeprägt, weil die Nähe zu dem permanenten magnetischen Feld der festgelegten Schicht ein magnetisches Feld mit einer antiparallelen Ausrichtung induziert. Dieser Effekt ist ähnlich zur Magnetisierung eines vorangehend unmagnetisierten ferromagnetischen Stabes durch das Platzieren eines Permanentmagnets am ferromagnetischen Stab, durch den in dem Stab ein magnetisches Feld induziert wird, welches komplementär zu demjenigen des Permanentmagneten ist.
  • Aus der vorangegangenen Beschreibung kann entnommen werden, dass die Schreibstrompolarität, welche zum Induzieren eines Zustands hohen Widerstandes erforderlich ist, einschließlich des Schreibens von einem bestehenden. Zustand niedrigen Widerstands in einen Zustand hohen Widerstands, der Polarität, welche zum Induzieren eines Zustands niedrigen Widerstands, zum Beispiel zum Schreiben von einem bestehenden Zustand hohen Widerstands in einen Zustand niedrigen Widerstands, entgegengesetzt ist. Andererseits kann beim Lesen des MTJ-Widerstands ein Strom jeder Polarität einen Widerstand gemäß dem Ohmschen Gesetz erfassen und kann zusammen mit einer Vergleichsschaltung und einer Vergleichsschwellwertreferenz verwendet werden, um einen Zustand hohen oder niedrigen Widerstandes auszulesen. Eine Lesestromamplitude sollte vorsichtshalber niedriger gehalten werden als die Amplitude, welche in unbeabsichtigter Weise einen Änderung in dem Widerstandszustand induzieren könnte. Eine Lesestrompolarität sollte ebenso vorzugsweise in einer Polarität angelegt werden, welche der Polarität, die eine Änderung eines Zustands an den MTJ-Widerstand schreiben könnte, entgegengesetzt ist. Aber ein gegebenes MTJ-Element kann zu jeder Zeit beliebig entweder in dem Zustand hohen Widerstands oder in dem Zustand niedrigen Widerstands (logische 1 oder logisch 0) vorliegen, und die Polarität, welche einen Lesestörungsfehler riskieren würde, ist unbekannt. Wenn ein gewünschter Widerstandszustand in ein MTJ-Element geschrieben wird, ist es möglich, die Polarität anzuwenden, welche den Zustand unabhängig davon, ob das Element vor der Leseoperation in dem Zustand hohen oder niedrigen Widerstands war, erreicht. Beim Lesen eines unbekannten Widerstandszustandes besteht ein Risiko eines Lesestörungsfehlers, falls das MTJ-Element in einem seiner zwei möglichen Widerstandszustände vorliegt.
  • Obwohl sie noch nicht weithin akzeptiert sind, haben magnetoresistive RAM-Speicher vorteilhafte Aspekte. Magnetische Tunnelübergangselemente können auf Schaltkreissubstraten aus Silizium dicht aufgebracht werden. Verbindungen zum Lesen und Schreiben können unter Verwendung epitaktischer Produktionsprozesse durch Wortleitungen und Bitleitungen zur Adressierung ausgebildet werden. Die Wortleitungen und Bitleitungen können einander kreuzen und ein Netzmuster ausbilden, wobei die MTJ-Elemente an den Kreuzungspunkten angeordnet sind. MRAM-Vorrichtungen speichern Informationen, wenn keine Leistung anliegt (sie sind nicht-flüchtig). Die für Lese- und Schreiboperationen erforderliche elektrische Leistung ist niedrig. Der Betrieb ist möglich bei Frequenzen, welche mit den Betriebsfrequenzen flüchtiger Speicher mit aktiven Schaltern vergleichbar sind. MRAM-Elemente haben jedoch einen geringeren Leckstrom.
  • Andererseits bestehen praktische Herausforderungen. Die hohen und niedrigen Widerstandswerte der magnetischen Tunnelübergangselemente und das Verhältnis ihrer Widerstandswerte hängen von den Dimensionen ab, beispielsweise von der Dicke der magnetischen Schichten und von der unmagnetischen Trennschicht. Flächen und Dicken können unter den Schaltkreisen und auf demselben Schaltkreis auch von einem magnetischen Tunnelübergangselement zum anderen variieren, wodurch sich für unterschiedliche MTJ-Elemente in derselben Schaltkreiseinrichtung Unterschiede in den Widerständen der Zustände hohen Widerstands und niedrigen Widerstands ergeben. Die Leiter, welche die Elemente an Ausleseschaltkreise koppeln, variieren in ihren Dimensionen (Länge und Querschnittsfläche), wodurch sich Unterschiede im Widerstand der Reihenschaltkreise, welche die MTJ-Elemente umfassen, oder sogar in den Elementen selbst ergeben. Aufgrund dieser Faktoren ergibt sich für die MTJ-Elemente einer Speicheranordnung eine statistische Verteilung unterschiedlich hoher und niedriger Widerstandswerte.
  • Jedes MTJ-Element in der Population weist in seinen parallelen und antiparallelen Feldzuständen einen erkennbar verschiedenen elektrischen Widerstand auf. Aber der Widerstand in dem antiparallelen Zustand (hohen Widerstands) einiger MTJ-Elemente in der Population kann tatsächlich einen niedrigeren Widerstandswert aufweisen als der Widerstand anderer MTJ-Elemente in der gleichen Anordnung, welche in ihrem parallelen Zustand (niedrigen Widerstands) vorliegen. Als eine Folge der Elementvariationen können Lesestörungsfehler in einigen MTJ-Elementen in der Population auftreten, falls eine einfache Vorspannungsstromquelle, eine feste Spannungsreferenz für den Schwellwertvergleich und eine Spannungsvergleichsschaltung verwendet werden, um das logische Niveau einer Bitzelle auszulesen, indem unterschieden wird, ob die Widerstandswerte von zwei oder mehr MTJ-Elementen höher oder niedriger als die Referenz sind. (Obwohl diese Beschreibung sich im allgemeinen auf das Vergleichen von Widerstandswerten mit einem Schwellwert bezieht, versteht sich, dass Ausführungsformen typischerweise einen widerstandsverwandten Parameter, beispielsweise eine Spannung oder eine Stromstärke, unter Verwendung einer Spannungs- oder Stromstärke-Vergleichsschaltung mit einer Vergleichsschwelle vergleichen).
  • Ein Qualitätssicherungstestverfahren kann verwendet werden, um zu überprüfen und zu verifizieren, dass jedes der MTJ-Elemente in einer Anordnung von MTJ-Elementen einen hohen Widerstand über einer Schwelle und einen niedrigen Widerstand unter einer Schwelle, welche beim Auslesen der Werte individueller MTJ-Elemente als eine Referenz für den Vergleich verwendet wird, aufweist. Die Elemente, welche den Testkriterien nicht entsprechen, können mittels Schaltsicherung deaktiviert werden, und ihre Bitleitungen/Wortleitungen können umgangen werden. Es wäre jedoch vorteilhaft, das Erfordernis zum Deaktivieren von MTJ-Elementen zu minimieren.
  • Für jedes gegebene MTJ-Element ist der Widerstandswert RH verlässlich größer als der Widerstandswert RL, auch wenn die Widerstandswerte oder das Verhältnis RH/RL variieren können. Selbstreferenzverfahren sind deshalb möglich. Beispielsweise kann eine Leseoperation die Aufgabe haben, den Widerstandswert an einem vorliegenden unbekannten Widerstandszustand eines MTJ-Elements mit einem Widerstandszustand, welcher nach dem Versuch, demselben MTJ-Element einen Zustand hohen oder niedrigen Widerstands aufzuprägen, erhalten wird, zu vergleichen. Fall der Widerstandswert sich nicht verändert, waren der geschriebene Zustand und der unbekannte Zustand derselbe Zustand. Diese Technik ist verlässlich, aber langsam, da der originäre Zustand des MTJ-Elements zurückgeschrieben werden muss, nachdem ermittelt wurde, ob der originäre Zustand ein Zustand paralleler magnetischer Feldorientierung (niedrigen Widerstands) oder antiparalleler magnetischer Feldorientierung (hohen Widerstands) war. Es besteht auch die Gefahr eines Speicherverlustes, falls Operationen während des Prozesses des Ermittelns und Zurückschreiben des originären Zustands verlorengehen.
  • Eine weitere Technik besteht darin, zwei MTJ-Elemente anstatt eines Elements zu verwenden. Zwei oder mehr MTJ-Elemente in unterschiedlichen Widerstandszuständen können einen Schwellwertvergleich auf Grundlage ihrer durchschnittlichen Widerstandswerte an einer Vergleichsschaltung ausführen. Zwei oder mehr MTJ-Elemente können für individuelle Bitzellen bereitgestellt werden, wobei die MTJ-Elemente einer Bitzelle in entgegengesetzten Widerstandszuständen gehalten werden. Der logische Wert der Bitzelle wird danach bestimmt, ob die beiden MTJ-Elemente in den Widerstandszuständen hoch/niedrig oder niedrig/hoch sind. Die Widerstandswerte für individuelle MTJ-Elemente in einer Anordnung können variieren, doch der Effekt von Variationen der individuellen Widerstandswerte wird abgemildert, falls der Mittelwert oder die Unterschiede zwischen hohen und niedrigen Widerstandswerten von zwei gepaarten MTJ-Elementen die Grundlage des Vergleichs bilden.
  • Das Verwenden eines einzigen MTJ-Elements und der Versuch, seinen Widerstandszustand als hoch oder niedrig durch Vergleich mit einem festen Spannungsreferenzwert zu bestimmen, wird zu Fehlern führen (eine Zahl fehlerhafter MTJ-Elemente), weil die hohen und niedrigen Widerstandswerte einiger MTJ-Elemente außerhalb der erwarteten maximalen und minimalen hohen und niedrigen Widerstandswerte liegen. Das Verwenden von zwei gepaarten MTJ-Elementen macht es auf verlässlichere Weise möglich, den logischen Zustand einer Bitzelle zu unterscheiden, indem bestimmt wird, ob die gepaarten MTJ-Elemente hohe/niedrige oder niedrige/hohe Widerstandszustände aufweisen. Es bestehen Wechselbeziehungen zwischen der Auswahlrate, weil ein Anteil der Bitzellen mit individuellen MTJ-Elementen abgelehnt werden muss, und der räumlichen Dichte der Bitzellen, weil nur halb so viele Bitzellen in einem gegebenen Schaltkreisbereich bereit gestellt werden können, falls für jede Bitzelle zwei MTJ-Elemente erforderlich sind.
  • Wie bereits erwähnt, muss die Schreibstromvorspannungspolarität je nachdem, ob in den Zustand hohen Widerstands oder in den Zustand niedrigen Widerstands geschrieben wird, unterschiedlich sein. Wenn zwei komplementäre MTJ-Elemente für eine Bitzelle bereit gestellt werden und die beiden MTJ-Zellen in komplementären Widerstandszuständen (hoch/niedrig oder niedrig/hoch) gehalten werden, muss die Polarität des Schreibstroms beim Schreiben in die zwei MTJ-Zellen unterschiedlich sein und zwischen entgegengesetzten Polaritäten umgeschaltet werden, wenn in einen hohen/niedrigen Zustand bzw. in einen niedrigen/hohen Zustand geschrieben wird. Die Lesevorspannungsstrompolarität kann optional in komplementärer Weise ebenfalls gesteuert werden, sodass die Vorspannungsstromstärke, welche zum Lesen des Widerstandszustands des MTJ-Elementes angelegt wird, immer bei der Strompolarität liegt, welche der Polarität entgegengesetzt ist, die eine Änderung eines Widerstandszustandes in das MTJ-Element schreiben würde (d. h., um Lesestörungsfehler zu vermeiden). Alternativ kann die Lesevorspannungsstromstärke stets bei der gleichen Polarität gehalten werden, aber die Amplitude des Lesestroms muss in jedem gegebenen logischen Zustand der Bitzelle in zuverlässiger Weise geringer sein als die Stromstärke, welche einen neuen Widerstandszustand in das MTJ-Element schreiben könnte.
  • Es ist möglich, einen Schaltkreis bereitzustellen, um das Schalten von komplementärentgegengesetzten Strompolaritäten für zwei MTJ-Elemente in einer Bitzelle zu verwalten, ebenso wie Schaltkreise zum Schalten zwischen Polaritäten, die zum Schreiben in einen hohen/niedrigen Zustand gegenüber einem niedrigen/hohen Zustand erforderlich sind. Aber solche Schaltkonfigurationen erfordern Raum für den Schaltkreis, und Schalterfordernisse beeinträchtigen die zum Durchführen von Lese- und Schreiboperationen erforderliche Zeit und beschränken damit die maximale Frequenz, mit welcher ein Speicherelement betrieben werden kann. Da die logischen Werte, welche in Abhängigkeit davon, ob ihre gepaarten MTJ-Elemente in hohen/niedrigen oder niedrigen/hohen Widerstandszuständen vorliegen, gespeichert sind, völlig willkürlich sind, müssen die Schaltanordnungen ferner für jede Bitzelle in einem Speicherelement konfiguriert werden. Die notwendigen Lese- und Schreibstrompolaritäten ändern sich mit den logischen Datenwerten, welche in die Speichereinheit geschrieben werden.
  • Beim Ausführen einer Speichereinrichtung unter Verwendung von MTJ-Elementen werden mittels epitaktischer Verfahren Tausende einzelner Elemente auf einem Schaltkreischip bereitgestellt, wobei die Schichten, welche die festgelegte Schicht, die unmagnetische Trennschicht und die freie Schicht bilden, typischerweise in Schichten übereinander abgeschieden werden. Zur Vereinfachung der Herstellung in einem Verfahren des Abscheidens von Schichten werden dieselben funktionalen Schichten aller MTJ-Elemente wenigstens in einem lokalen Schaltkreisbereich in einem bestimmten Herstellungsschritt aufgebracht. Als Ergebnis ist der Schaltkreischip für alle MTJ-Elemente in diesem Bereich mit der freien Schicht über der festgelegten Schicht oder mit der festgelegten Schicht über der freien Schicht strukturiert. Sofern einzelne MTJ-Elemente komplementär in Paaren betrieben werden sollen, müssen Schaltanordnungen getroffen werden, um die angelegten Strompolaritäten zu ändern, da die Reihenfolge, in welcher die Schichten aufgebracht sind, es für zu einem Paar verbundene benachbarte MTJ-Elemente impraktikabel machen kann, in einer solchen Weise aufgebracht zu werden, dass die Reihenfolge der freien und festgelegten Schichten für die zwei MTJ-Elemente in dem Paar unterschiedlich ist.
  • Verschiedene beispielhafte, aber nicht beschränkende Ausführungsformen von STT-MRAM-Elementen und Speicherelementen (Bitzellen) sind in den Figuren gezeigt. In jedem Fall sind die Speicherbitzellen nicht-flüchtige Speicherelemente, welche veränderliche Bitdatenwerte mittels der relativen Orientierungen magnetischer Felder in Platten oder Schichten magnetischen Materials, welche aneinander anliegen und dabei von einer nicht-magnetischen leitfähigen Sperrschicht getrennt sind, speichern. Der Übergang wird als magnetischer Terminalübergang oder MTJ bezeichnet, und die zusammengefügten Schichten bilden zusammen ein magnetisches Terminalübergangselement 20. Wie in 1 gezeigt ist, kann ein MTJ-Element als eine grundlegende Speichereinheit für ein Bit fungieren. In einigen Ausführungsformen, wie in der in 2 gezeigten, werden wenigstens zwei MTJ-Elemente gepaart und in komplementären hohen und niedrigen Widerstandszuständen gehalten, deren Reihenfolge einen logischen Bitwert darstellt. Die MTJ-Elemente 20 sind mit wenigstens einem Schalttransistor 23 gekoppelt, um während der Lese- und Schreiboperationen einen Vorspannungsstrom anzulegen. In 1 sind beispielsweise die MTJ-Elemente 20 zwischen einer Bitleitung BL, welche bei einer positiven Spannung als eine Stromquelle fungiert, und einem NMOS-Transistor 23, welcher als Antwort auf eine positive Spannung an einer Wortleitung WL einen Strom durch das MTJ-Element 20 leitet, gekoppelt.
  • Eine magnetische Schicht, welche als die festgelegte Schicht bezeichnet wird, weist ein permanentes magnetisches Feld auf, welches in Richtung des auf der linken Seite der 1 gezeigten einköpfigen Pfeils ausgerichtet ist. Die andere magnetische Schicht, welche als die freie Schicht bezeichnet wird, ist bezüglich der Ausrichtung ihres magnetischen Feldes veränderlich. Eine unsichere oder veränderliche magnetische Ausrichtung für die freie Schicht ist als eine Linie mit einem Pfeil an beiden Enden gezeigt.
  • Das MTJ-Element 20 kann einen Zustand niedrigen Widerstands annehmen, falls das magnetische Feld der freien Schicht zu dem Feld der festgelegten Schicht parallel und in die gleiche Richtung ausgerichtet ist, oder einen Zustand hohen Widerstands annehmen, falls das magnetische Feld der freien Schicht der Ausrichtung der festgelegten Schicht direkt entgegengesetzt und dazu antiparallel ist. Um zu schreiben oder das MTJ-Element zu veranlassen, einen Zustand niedrigen Widerstands anzunehmen, wird ein Schreibstrom ausreichende Amplitude durch das MTJ-Element 20 geleitet mit einer Polarität, welche Elektronen veranlasst, von der festgelegten Schicht in die freie Schicht zu propagieren. Die Elektronen sind polarisiert, um eine Spinorientierung anzunehmen, während sie durch die festgelegte Schicht propagieren. Mit ausreichender Amplitude führen die polarisierten Elektronen dieselbe magnetische Feldausrichtung wie in der festgelegten Schicht in die freie Schicht ein. Das Anlegen eines positiven Vorspannungsstromes von der freien Schicht in die festgelegte Schicht, wie es durch den Strompfeil oben links in 1 gezeigt ist, führt zur Propagation von Elektronen von der festgelegten Schicht in die freie Schicht und erzeugt das oben rechts in 1 gezeigte Ergebnis. Die freien und festgelegten Schichten des MTJ-Elements 20 werden veranlasst, dieselbe parallele Ausrichtung anzunehmen. Dies ist der Zustand niedrigen Widerstands RL des MTJ-Elements 20, welcher wie gezeigt durch eine Schreibstrompolarität erreicht wird.
  • Im Vergleich und wie in 1 unten gezeigt, veranlasst ein Schreibstrom ausreichender Amplitude und entgegengesetzter Polarität Elektronen ohne eine spezifische Spinorientierung dazu, in die freie Schicht hinein und durch die freie Schicht hindurch zu der festgelegten Schicht zu propagieren (die Elektronen haben zufällig ausgerichtete Spins). Bei ausreichender Amplitude beseitigt der Schreibstrom jedwedes vorherbestehende magnetische Feld in der freien Schicht, wodurch dem magnetischen Feld der festgelegten Schicht ermöglicht wird, ein komplementäres Feld in der freien Schicht magnetisch zu induzieren, welches antiparallel zu dem Feld in der festgelegten Schicht ausgerichtet ist. Dies ist der Zustand hohen Widerstands RH des MTJ-Elements 20, wie er unten rechts in 1 gezeigt ist und durch die entgegengesetzte Schreibstrompolarität erreicht wird, wie gezeigt.
  • Die einzelnen Widerstandswerte bei RL und RH variieren mit den Materialien und Abmessungen der MTJ-Schichten. Ein typisches MTJ-Element 20 kann eine RL/RH-Charakteristik von 200 Ohm und 400 Ohm aufweisen, aber die von Variationen bei der routinemäßigen Herstellung herrührenden Variationen sind derart, dass einige MTJ-Elemente in einer Anordnung von MTJ-Elementen auf einem integrierten Schaltkreis Widerstandswerte aufweisen, welche höher oder niedriger als die Widerstandswerte anderer Elemente sind.
  • Wie in 2 gezeigt, ist es möglich, zwei MTJ-Elemente 20 für jede Bitzelle bereitzustellen und die beiden MTJ-Elemente in komplementärer Weise zu betreiben, sodass eine stets in einem der Zustände RL oder RH ist und das andere in dem komplementären Zustand RH oder RL ist. Wie vorangehend diskutiert, ist die Redundanz eines komplementären Paares von MTJ-Elementen 20 nützlich, insbesondere um den Anteil der MTJ-Elemente in einer Anordnung zu reduzieren, der als defekt angesehen werden muss, weil Herstellungsvariationen dazu geführt haben, dass sowohl ihre RL- als auch ihre RH-Zustände auf dieselbe Seite einer Referenzschwelle fallen (höher oder niedriger sind). Wie jedoch in 2 gezeigt ist, bedeutet die Tatsache, dass MTJ-Elemente bestehen, die auf unterschiedliche RL- bzw. RH-Zustände geschrieben werden sollen, dass es nötig ist, zwei Schreibstromquellen unterschiedlicher Polaritäten bereitzustellen. Während es möglich ist, als eine Funktion des Datenwerts, welcher in die Zelle geschrieben werden soll, zwei Stromquellen und schaltbare Vorspannungsstromanordnungen für den Polaritätsstrom bereitzustellen, führen solche Anordnungen zu erhöhter Komplexität und beanspruchen Fläche des integrierten Schaltkreises, die für andere Funktionen reserviert werden könnte.
  • 3 zeigt schematisch und physisch eine Zwei-MTJ-Bitzelle mit Bezug auf eine Schaltkreisanordnung, eine praktische Anwendung einer Quellenvorspannungsstromversorgung, Eingangssignalen für eine Bitleitung und eine Wortleitung und eines Schalttransistors 23. Das Auswählen von Polaritäten als eine Funktion des zu schreibenden Logikniveaus kann sechs Schalttransistoren in einer dualen MTJ-Konfiguration für das Schreiben eines von zwei Logikzuständen erfordern. Wenigstens ein zusätzlicher Transistor einer entgegengesetzten MOS-Polarität kann erforderlich sein, um das Schreiben des komplementären Zustands zu verwalten, wie gezeigt in den komplementären CMOS-Transistoren 25 (NMOS) und 27 (PMOS). In diesem Beispiel, welches als Stand der Technik bezeichnet ist, sind die MTJ-Elemente 20 durch Umschaltschaltkreise mit unterschiedlichen PMOS- und NMOS-Transistoranordnungen, welche bezüglich der Vorspannungsquelle Vwrite und dem Massepotenzial entgegengesetzt angeordnet sind, mit Vorspannungsanordnungen entgegengesetzter Polarität gekoppelt.
  • 4 zeigt weitere Anordnungen zum Anwenden einer Lesestromvorspannung und zum Bestimmen, ob die Widerstände der MTJ-Elemente größer oder kleiner als ein Referenzniveau sind. In dieser Ausführungsform sind einige Bit-Werte als die Widerstandszustände einzelner MTJ-Elemente 20 dargestellt, und andere Bit-Werte sind dargestellt durch die komplementären Widerstandszustände von zwei MTJ-Elementen 20, welche als ein Paar verbunden sind.
  • Die linke Seite der 4 veranschaulicht das Vergleichen der über einzelne MTJ-Elemente 20 abfallenden Spannung mit einem Referenzspannungswert „Referenz”, welcher idealerweise zwischen den Spannungen liegt, die zu den hohen und niedrigen Widerstandszuständen des MTJ 20 führen, durch Anlegen einer vorbestimmten Lesestromvorspannung. In einer dualen MTJ-Anordnung, welche auf der rechten Seite der 4 gezeigt ist, werden die Widerstände von zwei gepaarten MTJ-Elementen 20 miteinander verglichen (Widerstände hoch-gegen-niedrig oder niedrig-gegen-hoch), anstatt mit einem vorbestimmten Schwellwiderstandswert verglichen zu werden, nämlich dem Widerstand, welcher eine feste Spannung erzeugt, die an einen Eingang an einer Spannungsvergleichsschaltung 32 angelegt wird, um ein Erfassungsausgangssignal SO zu erzeugen, wie in 4 gezeigt. Die Technik des Verwendens von zwei MTJ-Elementen 20, welche bei komplementären Widerstandszuständen hoch/niedrig oder niedrig/hoch gehalten werden, vermeidet das Verlassen auf eine feste Referenz. Die komplementäre Technik ist wirksam, sofern der RH-Widerstand jedes der MTJ in dem Paar von MTJ größer ist als der RL-Widerstand des anderen MTJ in dem Paar. Diese Beziehung ist für einen hohen Prozentsatz von MTJ-Elementen erfüllt, selbst unter angemessener Berücksichtigung von Herstellungsvariationen.
  • Ein Problem mit diesen Leseanordnungen besteht darin, dass dieselbe Strompolarität verwendet wird, um beide MTJ-Elemente in dem Paar auszulesen, unabhängig von ihren RL- oder RH-Zustand. Falls der Strom, welcher an eines der MTJ-Elemente angelegt wird, dieselbe Polarität aufweist wie die Polarität, welche aufgrund von dessen vorbestehendem Widerstandszustand das MTJ-Element beschreiben könnte, besteht eine Gefahr eines Lesestörungsfehlers, bei welchem sich der Widerstandszustand eines MTJ-Elements unabsichtlich ändert, weil die Lesestromamplitude ausreichend war, um in der freien Schicht eine Änderung ihrer magnetischen Feldausrichtung zu induzieren. Eine Vermeidung des Risikos erfordert im Allgemeinen, dass die Lesestromamplitude weit unterhalb der Amplitude gehalten wird, welche eine Änderung des Widerstandszustands hervorruft.
  • In einer Ausführungsform, welche beispielsweise in 5 gezeigt ist, werden zwei MTJ-Elemente in einer Bitzelle bereit gestellt, welche so konfiguriert ist, dass die relative Anordnung der freien und festgelegten Schichten der beiden MTJ-Elemente in der Bitzelle gegeneinander vertauscht ist. Das Anlegen eines Stroms einer gegebenen Polarität an die beiden MTJ-Schaltkreise durchsetzt daher die freien und festgelegten Schichten des MTJ-Elements in entgegengesetzer Reihenfolge. In dieser Ausführungsform werden die RH- und RL-Widerstandszustände der beiden MTJ-Elemente in der Bitzelle komplementär zueinander gehalten, wie vorangehend beschrieben. Die Lesestromvorspannung liegt bei einer vorbestimmten Lesestrompolarität und bei einer Amplitude, welche in sicherer Weise niedriger ist als die erforderliche Lesestromamplitude für dasjenige der dualen MTJ-Elemente, welches für einen Lesestörungsfehler empfänglich wäre. Die Leseerfassungsoperation wird durch Vergleichen der Widerstände der beiden MTJ-Elemente erreicht, von denen eines jeweils in dem Zustand hohen Widerstands ist, während das andere in einem Zustand niedrigen Widerstands ist, und umgekehrt. Die Vergleichsschaltung 32 ist ein invertierender Verstärker mit hoher Verstärkung, und das logische Niveau der dualen MTJ-Bitzelle wird ausgelesen als ein hoher oder niedriger Ausgabewert der Vergleichsschaltung, welcher in entsprechenden RH/RL- oder RL/RH-Zuständen der beiden MTJ-Elemente erreicht wird. Insofern, wie die beiden MTJ-Elemente in komplementären Widerstandszuständen gehalten werden und der gespeicherte Datenwert unbekannt ist, besteht während jeder Leseoperation ein Lesestörungsrisiko bei wenigstens einem der MTJ-Elemente.
  • Wenn in das duale MTJ-Element in 5 geschrieben wird, ändert sich die zu verwendende Lesestrompolarität mit dem logischen Wert, welcher in die Bitzelle geschrieben werden soll. Eine positive Polarität ist gezeigt für das Schreiben von RL/RH, und eine negative Polarität wird gewählt für das Schreiben von RH/RL. Außer der Auswahl der Schreibstrompolarität als eine Funktion der gewünschten geschriebenen Widerstandszustände sind für die beiden MTJ-Elemente keine unterschiedlichen Vorkehrungen nötig, weil die magnetischen Schichten der beiden MTJ-Elemente in entgegengesetzter Reihenfolge, festgelegt-frei für ein MTJ 20 und frei-festgelegt für das andere MTJ 20, angeordnet sind, abhängig davon, ob die Bitzelle zu RL/RH beschrieben werden soll. Die Schreibströme, welche an die beiden MTJ-Zweige angelegt werden, haben die gleiche Polarität.
  • Demzufolge wird durch das Vorsehen einer normalen Reihenfolge der freien und festgelegten Schichten in einem von zwei dualen MTJ-Elementen 20 und einer umgekehrten Reihenfolge von festgelegten und freien Schichten für das andere der MTJ-Elemente ein wesentlicher Teil der Stromschaltkomplexität vermieden, welcher anderenfalls nötig wäre, um die nötigen zwei Schreibpolaritäten als eine Funktion der RH- und RL-Widerstandszustände zu erreichen.
  • In 6 ist die Lesestromvorspannung positiv von der Quelle Vwrite zur Masse und wird eingeschaltet, wenn die Signale WL und Vw_mux hoch sind und das komplementäre Signale V'w_mux niedrig ist. Dieser Strom schreibt einen Zustand hohen Widerstands in eines der zwei MTJ-Elemente und einen Zustand niedrigen Widerstands in das andere. Die Signale Vw_mux und V'w_mux ermöglichen Strom entlang der Spalten in der Anordnung der MTJ-Elemente in dem abgeschiedenen Schaltkreis als eine Bitlinie, welche alle Bitzellen in der Spalte auswählt. Das Wortliniensignal WL wählt die Zeile aus. Nur die Bitzelle an der Kreuzung der Wortlinie WL (Zeile) und die durch Vw_mux und V'w_mux ausgewählte Bitlinie werden ausgewählt, und der logische Wert der Bitzelle wird geschrieben.
  • Weil die MTJ-Elemente in 6 nicht in derselben Reihenfolge von festgelegten und freien magnetischen Schichten sind, kann die identische Konfiguration zum Adressieren von Signalen für Zeilen und Spalten, welche für eine Bitzelle mit einem einzelnen MTJ-Element 20 verwendet würde, für zwei MTJ-Elemente 20, welche zueinander benachbart gezeigt sind und in einer Bitzelle miteinander verbunden sind und in komplementären Widerstandszuständen gehalten werden, verwendet werden. Dieselben Signale Vw_mux und V'w_mux und dieselben Signale WL werden verwendet. Diese Konfiguration weist geringe zusätzliche Schaltkomplikationen auf, und dieselben Schaltkreisanordnungen, welche für Bitzellen mit einem einzelnen MTJ-Element verwendet wurden, können nun für Bitzellen mit zwei komplementären MTJ-Elementen verwendet werden. Ferner kann eine einzelne integrierte Schaltkreisanordnung logisch oder physisch partizioniert werden, um einige Bitzellen bereitzustellen, welche einzelne MTJ-Elemente 20 verwenden, um einen Bitwert darzustellen und andere Bitzellen bereitzustellen, welche zwei gepaarte komplementäre MTJ-Elemente 20 verwenden, um einen Bitwert darzustellen.
  • Eine Speicheranordnung mit Bitzellen, die magnetoresistive Techniken verwendet, wie sie hier dargestellt sind, kann eine Gesamtanordnung von Bitzellen umfassen, welche alle zwei magnetische Tunnelübergangselemente (MTJ-Elemente) in einer dualen Konfiguration, wie vorangehend diskutiert, verwenden, wobei eines von zwei komplementären MTJ-Elementen 20 in jedem Paar in der normalen Reihenfolge von festgelegten/freien magnetischen Schichten ist, wohingegen das andere MTJ 20 in einer dazu umgekehrten Reihenfolge freie/festgelegte Schicht ist. Die Schreibstromvorspannung, welche an beide MTJ-Elemente angelegt ist, weist dieselbe Strompolarität auf, wird jedoch die festgelegten-freien MTJ-Schichten der beiden MTJ-Elemente 20 in entgegengesetzter Reihenfolge, festgelegt-nach-frei und frei-nach-festgelegt, queren.
  • Dieselbe Strompolarität ist vorteilhafterweise dieselbe Polarität wie die Polarität, welche an eine oder mehrere Bitzellen, welche nur ein MTJ-Element 20 pro Bitzelle aufweisen, angelegt wird. Dieselben Anordnungen für die Schalttransistoren sind nützlich für jede Schichtungsreihenfolge und duale oder einzelne MTJ-Zellen, welches vereinfacht wird durch das Umkehren der Anordnung der freien und festgelegten Schichten der beiden gepaarten MTJ-Elemente 20 in Bitzellen mit zwei MTJ-Elementen.
  • Einzelne MTJ-Bitzellen und gepaarte MTJ-Bitzellen in normaler Reihenfolge und umgekehrter Reihenfolge werden in vorteilhafter Weise in einer Schaltkreisanordnung verwendet, beispielsweise in nebeneinander angeordneten Teilen von einem oder zwei integrierten Schaltkreisanordnungen. Obwohl es möglich ist, einen Schaltkreis mit MTJ-Zellen mit Schichten in unterschiedlicher körperlicher Reihenfolge bereit zu stellen, kann es praktikabler sein, Schaltkreise oder diskrete Anordnungen innerhalb von Schaltkreisen herzustellen, bei denen alle der umfassten MTJ-Elemente Schichten aufweisen, welche in diesem Schaltkreis oder in separaten Anordnungen oder Teilmengen von Speicherelementen, welche epitaktisch auf demselben Schaltkreischip oder auf separaten Schaltkreischips ausgebildet werden, alle in derselben Reihenfolge sind. In einer solchen Anordnung, in welcher alle festgelegten und freien Schichten in derselben Reihenfolge vorliegen, können leitfähige Pfade angeordnet werden, welche für die MTJ-Elemente, welche körperlich dieselbe Abscheidungsanordnung aufweisen, verschieden sind, sodass die MTJ-Elemente aufgrund des Bereitstellens von unterschiedlichen Leiterpfaden zum Koppeln der MTJ-Schichten in die Schreibvorspannungsschaltkreiskonfiguration auf Schreibvorspannungsströme in umgekehrter Reihenfolge der festgelegten-freien oder freien-festgelegten Schichtordnung treffen.
  • In einer anderen Ausführungsform ist es möglich, zwei separat produzierte Schaltkreiselemente (oder getrennte, unterschiedliche Bereiche desselben Schaltkreises) bereitzustellen, wobei die Reihenfolge der freien und festgelegten Schichten aufgrund der Reihenfolge ihrer Abscheidung in epitaktischen Prozessen auf den beiden Schaltkreiselementen unterschiedlich ist.
  • Eine Menge dualer MTJ-Bitzellen mit normaler und umgekehrter Reihenfolge kann in einem Randbereich einer Schaltkreisanordnung bereit gestellt werden, welche einen größeren Bereich für einzelne MTJ-Bitzellen mit normaler Reihenfolge aufweist. In dieser Ausführungsform können die dualen MTJ-Bitzellen mit normaler und umgekehrter Reihenfolge angeordnet werden, um einzelne MTJ-Bitzellen zu ersetzen, welche einen Qualitätssicherungsauswahltest nicht bestanden haben, oder die dualen MTJ-Bitzellen können verwendet werden, um einen bestimmten Informationstyp zu speichern, welcher möglicherweise für ein Korrigieren des Betriebs wesentlich ist, wohingegen die einzelnen MTJ-Bitzellen mit normaler Reihenfolge für vorübergehende Informationen genutzt werden, welche eine größere Fehlertoleranz aufweist.
  • Wie beschrieben und gezeigt wurde, weist eine hier beschriebene digitale Speichervorrichtung wenigstens eine Anordnung von magnetoresistiven Speicherbitzellen auf, wobei jede Bitzelle in wenigstens einer Teilmenge der Anordnung wenigstens ein erstes magnetisches Tunnelübergangselement 20 und wenigsten ein zweites magnetisches Übergangselement 20 aufweist, wobei jedes der ersten und zweiten magnetischen Tunnelübergangselemente eine festgelegte magnetische Schicht mit einem permanenten magnetischen Feld, welches in einer Referenzrichtung ausgerichtet ist, aufweist, wobei die magnetischen Schichten über eine Sperrschicht aneinander grenzen. Eine freie magnetische Schicht weist ein magnetisches Feld auf, welches veränderlich ausgerichtet ist parallel zu der Referenzrichtung in einem Zustand niedrigen Widerstands RL oder antiparallel zu der Referenzrichtung in einem Zustand hohen Widerstands RH. Die ersten und zweiten magnetischen Tunnelübergangselemente 20 sind dazu eingerichtet, komplementäre Widerstandszustände RH/RL oder RL/RH beizubehalten, sodass eines der ersten und zweiten magnetischen Tunnelübergangselemente in einem Zustand niedrigen Widerstands ist, wenn sich das andere in einem Zustand hohen Widerstands befindet, und umgekehrt. Dieser Zustand stellt einen veränderlichen logischen Wert 0 oder 1 der Bitzelle dar.
  • Eines der ersten oder zweiten magnetischen Tunnelübergangselemente MTJ kann als eine „normale” Reihenfolge der festgelegten Schicht und der freien Schicht bezüglich eines Strompfades, welcher für eine Schreiboperation und/oder Leseoperation an die Bitzelle verwendet wird, aufweisend angesehen werden. Im Vergleich weist jeweils das andere der ersten und zweiten Tunnelübergangselemente eine bezüglich des Strompfades umgekehrte Reihenfolge der festgelegten Schicht und der freien Schicht auf. Eine Stromvorspannung wenigstens zum Schreiben eines logischen Werts der Bitzelle an die Bitzelle wird an den Strompfad in derselben Polarität für das erste und das zweite magnetische Tunnelübergangselement 20 angelegt, deren festgelegte und freie Schichten bzgl. des Pfades des Schreibstroms in normaler bzw. umgekehrter Reihenfolge angeordnet sind. Aufgrund der normalen Reihenfolge und umgekehrten Reihenfolge der festgelegten Schicht und der freien Schicht des ersten und zweiten magnetischen Tunnelübergangselements induziert dies die komplementären Widerstandszustände. Gleichfalls wird ein logischer Zustand (RL/RH oder RH/RL) erreicht, wenn ein Schreibstrom in einer Polarität angelegt wird, und der andere logische Zustand wird erreicht, wenn ein Schreibstrom in der entgegengesetzten Polarität angelegt wird.
  • Die MTJ-Zellen und die Bitzellen, zu denen sie sich zusammensetzen, sind als Bitzellen in einer Anordnung von Bitzellen in einem integrierten Schaltkreis nützlich, wobei die ersten und zweiten magnetischen Tunnelübergangselemente 20 einzeln und/oder in verbundenen komplementären Paaren bereitgestellt werden und in entsprechenden Spalten, welche durch Bitliniensignale BL, BL' adressiert werden, und Zeilen, welche durch Wortliniensignale WL adressiert werden, angeordnet sind. Die ersten und zweiten magnetischen Tunnelübergangselemente können in separaten Bereichen eines Speicherschaltkreises angeordnet werden, wobei die freien und festgelegten Schichten innerhalb eines der separaten Bereiche in normaler Reihenfolge angeordnet sind und innerhalb des anderen Bereichs der separaten Schaltkreise in umgekehrter Reihenfolge angeordnet sind. Die Bereiche mit normaler und umgekehrter Reihenfolge können auf demselben integralen Schaltkreis (demselben Substrat) oder auf körperlich getrennten Schaltkreiselementen (unterschiedlichen Substraten) vorliegen.
  • Diese Anordnungen betreffen Verfahren und Vorrichtungen, wie in dem Flussdiagramm der 7 gezeigt. Ein Verfahren zum Konfigurieren einer STTM-MRAM-Speichereinrichtung mit magnetoresistiven Speicherbitzellen, welche Bitzellen definieren, die jeweils erste und zweite magnetische Tunnelübergangselemente 20 aufweisen, wobei jedes Element 20 eine „festgelegte” magnetische Schicht mit einem in einer Referenzrichtung ausgerichteten Feld und eine „freie” magnetische Schicht mit einem magnetischen Feld, welches veränderlich ausgerichtet ist parallel zu der Referenzrichtung in einem Zustand niedrigen Widerstands oder antiparallel zu der Referenzrichtung in einem Zustand hohen Widerstands, aufweist, wobei die ersten und zweiten magnetischen Tunnelübergangselemente in komplementären hohen und niedrigen oder niedrigen und hohen Widerstandszuständen gehalten werden, welche einen veränderlichen logischen Wert der Bitzelle darstellen. Das Verfahren umfasst das Anordnen der festgelegten Schicht und der freien Schicht des ersten bzw. zweiten magnetischen Tunnelübergangselements zueinander in einer normalen Reihenfolge bzw. einer umgekehrten Reihenfolge entlang eines Vorspannungsstrompfads, das Schreiben eines der komplementären Widerstandszustände in das erste und zweite magnetische Übergangselement unter Verwendung eines Schreibstroms mit derselben Polarität an sowohl das erste als auch das zweite magnetische Tunnelübergangselement und das Schreiben des anderen der komplementären Widerstandszustände in das erste und zweite magnetische Tunnelübergangselement unter Verwendung einer entgegengesetzten Schreibstrompolarität, welche für sowohl das erste als auch als das zweite magnetische Tunnelübergangselement von der gleichen entgegengesetzten Polarität ist.
  • Durch Bereitstellen solch einer ersten Anordnung 44 und auch wenigstens einer zweiten Anordnung 42 von Bitzellen mit einzelnen magnetischen Tunnelübergangselementen können die Bitzellen mit einzelnen MTJ-Elementen und die Bitzellen mit gepaarten komplementären MTJ-Elementen unter Verwendung derselben Strompolaritäten zum Beschreiben der Bitzellen betrieben werden. Die einzelnen magnetischen Tunnelübergangselemente weisen vorzugsweise festgelegte und freie Schichten in der bzgl. des Strompfads normalen Reihenfolge auf. Das Schreiben in die einzelnen magnetischen Tunnelübergangselemente verwendet daher dieselbe Strompolarität wie das Schreiben von logischen Werten der Bitzelle in das erste und zweite magnetische Tunnelübergangselement. Zum Auslesen aus den Bitzellen werden die einzelnen MTJ-Elemente beim Ausführen eines Lesevorspannungsstroms unter Verwendung einer Spannungsvergleichsschaltung an eine Referenzspannung gekoppelt. Die gepaarten komplementären MTJ-Elemente werden in ähnlicher Weise mit den Eingängen einer Spannungsvergleichsschaltung 32 gekoppelt, um ihre Widerstandswerte zu vergleichen. Die Ausgänge SO der Spannungsvergleichsschaltungen 32 sind logische Werte, welche aus den Bitzellen ausgelesen werden.
  • Die normalen und umgekehrten Reihenfolgen der festgelegten Schicht und der freien Schicht der ersten und zweiten magnetischen Tunnelübergangselemente 20 können durch Abscheidung in normaler und umgekehrter Reihenfolge auf getrennten Bereichen eines Schaltkreises oder auf getrennten Schaltkreisen ausgebildet werden. Alternativ können die Leiterpfade, welche einen Vorspannungsstrom an die MTJ-Elemente 20 anlegen, derart angeordnet werden, dass sie die Elemente entlang des Vorspannungspfads in normaler und umgekehrter Reihenfolge anschließen, obwohl die freien und festgelegten Schichten eventuell in der gleichen Reihenfolge abgeschieden wurden und daher körperlich in derselben Abscheidungsreihenfolge angeordnet sind.
  • Der Gegenstand wurde in Verbindung mit beispielhaften Ausführungsformen und Beispielen offenbart. Es versteht sich, dass der Gegenstand nicht auf die Beispiele beschränkt ist, und es sollte Bezug genommen werden auf die beigefügten Ansprüche, um den Umfang der Erfindung zu bestimmen, an der ausschließliche Rechte beansprucht werden.

Claims (10)

  1. Digitale Speichervorrichtung mit: wenigstens einer Anordnung magnetoresistiver Speicherbitzellen, wobei jede Bitzelle in wenigstens einer Teilmenge der Anordnung wenigstens ein erstes magnetisches Tunnelübergangselement und wenigstens ein zweites magnetisches Tunnelübergangselement umfasst, wobei jedes der ersten und zweiten magnetischen Tunnelübergangselemente eine festgelegte magnetische Schicht mit einem permanenten magnetischen Feld, welches entlang einer Referenzrichtung ausgerichtet ist, und eine freie magnetische Schicht mit einem magnetischen Feld, welches veränderlich ausgerichtet ist parallel zu der Referenzrichtung in einem Zustand niedrigen Widerstands oder anti-parallel zu der Referenzrichtung in einem Zustand hohen Widerstands, umfasst; wobei die ersten und zweiten magnetischen Tunnelübergangselemente dazu eingerichtet sind, komplementäre Widerstandszustände beizubehalten, sodass eines der ersten und zweiten magnetischen Tunnelübergangselemente in einem Zustand niedrigen Widerstands ist, wenn sich das andere in einem Zustand hohen Widerstands befindet, und umgekehrt, um dadurch einen veränderlichen logischen Wert der Bitzelle darzustellen; wobei eines der ersten und zweiten magnetischen Tunnelübergangselemente eine normale Reihenfolge der festgelegten Schicht und der freien Schicht bezüglich eines Strompfades, welcher für ein Lesen und/oder Schreiben an die Bitzelle verwendet wird, aufweist und das andere der ersten und zweiten magnetischen Tunnelübergangselemente eine umgekehrte Reihenfolge der festgelegten Schicht und der freien Schicht bezüglich des Strompfades aufweist; und wobei ein Vorspannungsstrom wenigstens zum Schreiben eines logischen Werts der Bitzelle an die Bitzelle an den Strompfad in derselben Polarität an das erste und das zweite magnetische Tunnelübergangselement angelegt wird, um dadurch aufgrund der normalen Reihenfolge und der umgekehrten Reihenfolge der festgelegten Schicht und der freien Schicht der ersten und zweiten magnetischen Tunnelübergangselemente die komplementären Widerstandszustände zu induzieren.
  2. Digitale Speichervorrichtung nach Anspruch 1, bei welcher die ersten und zweiten magnetischen Tunnelübergangselemente in entsprechenden Spalten, welche durch komplementäre Bitlinien-Signale adressiert werden, und Zeilen, welche durch Wortlinien adressiert werden, angeordnet sind.
  3. Digitale Speichervorrichtung nach Anspruch 1 oder 2, bei welcher die ersten und zweiten magnetischen Tunnelübergangselemente in verschiedenen Bereichen eines Speicherschaltkreises angeordnet sind und die freien und festgelegten Schichten in einem der verschiedenen Bereiche in normaler Reihenfolge angeordnet sind und in dem anderen der verschiedenen Speicherschaltkreise in der umgekehrten Reihenfolge angeordnet sind, oder bei welcher die ersten und zweiten magnetischen Tunnelübergangselemente in separaten Speicherschaltkreisen angeordnet sind und die freien und festgelegten Schichten in einem der separaten Speicherschaltkreise in normaler Reihenfolge angeordnet sind und in dem anderen der separaten Speicherschaltkreise in der umgekehrten Reihenfolge angeordnet sind oder bei welcher die ersten und zweiten magnetischen Tunnelübergangselemente entlang des Strompfades verbunden sind, sodass die freien und festgelegten Schichten eines der ersten und zweiten magnetischen Tunnelübergangselemente in der normalen Reihenfolge vorliegen und die anderen in der umgekehrten Reihenfolge vorliegen.
  4. Digitale Speichervorrichtung nach einem der vorangehenden Ansprüche, bei welcher wenigstens eine zweite Teilmenge der Anordnung Bitzellen mit einzelnen magnetischen Tunnelübergangselementen für die Bitzellen der zweiten Teilmenge umfasst, wobei die einzelnen magnetischen Tunnelübergangselemente festgelegte und freie Schichten in der bezüglich des Strompfads normalen Reihenfolge aufweisen und wobei die ersten und zweiten magnetischen Tunnelübergangselemente und einzelne magnetische Tunnelübergangselemente beim Schreiben des logischen Werts der Bitzelle unter Verwendung derselben Strompolarität beschrieben werden.
  5. Digitale Speichervorrichtung nach einem der vorangehenden Ansprüche mit zusätzlich einem Erfassungsschaltkreis zum Auslesen des logischen Werts der Bitzelle, wobei ein Lesevorspannungsstrom zum Senden des logischen Werts der Bitzelle an das erste und zweite magnetische Tunnelübergangselement in derselben Polarität angelegt wird.
  6. Verfahren zum Konfigurieren einer STT-MRAM-Speichervorrichtung mit magnetoresistiven Speicherbitzellen, welche Bitzellen definieren, die jeweils ein erstes magnetisches Tunnelübergangselement und ein zweites magnetisches Tunnelübergangselement aufweisen, wobei jedes der magnetischen Tunnelübergangselemente eine festgelegte magnetische Schicht mit einem magnetischen Feld, welches entlang einer Referenzrichtung ausgerichtet ist, und eine freie magnetische Schicht mit einem magnetischen Feld, welches veränderlich ausgerichtet ist parallel zu der Referenzrichtung in einem Zustand niedrigen Widerstands oder antiparallel zu der Referenzrichtung in einem Zustand hohen Widerstands, umfasst, wobei die ersten und zweiten magnetischen Tunnelübergangselemente in komplementären Zuständen hohen und niedrigen oder niedrigen und hohen Widerstands gehalten werden, welche einen veränderlichen logischen Wert der Bitzelle darstellen, wobei das Verfahren die folgenden Schritte umfasst: Anordnen der festgelegten Schicht und der freien Schicht der ersten bzw. zweiten magnetischen Tunnelübergangselemente relativ zueinander in einer normalen Reihenfolge und einer umgekehrten Reihenfolge entlang eines Vorspannungsstrompfads; Schreiben eines der komplementären Widerstandszustände in die ersten und zweiten magnetischen Tunnelübergangselemente unter Verwendung eines Schreibestroms mit derselben Polarität an sowohl das erste magnetische Tunnelübergangselement als auch das zweite magnetische Tunnelübergangselement sowie Schreiben des jeweils anderen der komplementären Widerstandszustände in die ersten und zweiten magnetischen Tunnelübergangselemente unter Verwendung einer entgegengesetzten Schreibstrompolarität, welche für sowohl das erste als auch das zweite magnetische Tunnelübergangselement von derselben entgegengesetzten Polarität ist.
  7. Verfahren nach Anspruch 6 mit zusätzlich dem Schritt des Bereitstellens wenigstens einer zweiten Anordnung von Bitzellen mit einzelnen magnetischen Tunnelübergangselementen, wobei die einzelnen magnetischen Tunnelübergangselemente festgelegte und freie Schichten in der bezüglich des Strompfades normalen Reihenfolge aufweisen, und dem Schritt des Schreibens an die einzelnen magnetischen Tunnelübergangselemente unter Verwendung derselben Strompolarität wie zum Schreiben von logischen Werten der Bitzelle an die ersten und zweiten magnetischen Tunnelübergangselemente.
  8. Verfahren nach Anspruch 6 mit dem Schritt des Einrichtens der normalen und umgekehrten Reihenfolge der festgelegten Schicht und der freien Schicht der ersten und zweiten magnetischen Tunnelübergangselemente durch Abscheiden in der normalen und umgekehrten Reihenfolge in verschiedenen Bereichen eines Schaltkreises oder dem Schritt des Einrichtens der normalen und umgekehrten Reihenfolge der festgelegten Schicht und der freien Schicht der ersten und zweiten magnetischen Tunnelübergangselemente durch Abscheiden in derselben Reihenfolge auf einem Schaltkreis und Bereitstellen zugehöriger Leiter zum Anordnen der ersten und zweiten magnetischen Tunnelübergangselemente in der normalen und umgekehrten Reihenfolge entlang des Strompfads.
  9. Digitale Speichervorrichtung mit: einer Anordnung von magnetoresistiven Speicherbitzellen, welche als Speicherwörter adressierbar sind, wobei eine Bitzelle in der Anordnung ein erstes magnetisches Tunnelübergangselement und ein zweites magnetisches Tunnelübergangselement umfasst, wobei jedes der ersten und zweiten magnetischen Tunnelübergangselemente der Bitzelle eine festgelegte magnetische Schicht mit einem permanenten magnetischen Feld, welches in einer Referenzrichtung ausgerichtet ist, und eine freie magnetische Schicht mit einem magnetischen Feld, welches veränderlich ausgerichtet ist parallel zu der Referenzrichtung in einem Zustand niedrigen Widerstands oder antiparallel zu der Referenzrichtung in einem Zustand hohen Widerstands, umfasst; wobei die ersten und zweiten magnetischen Tunnelübergangselemente dazu eingerichtet sind, komplementäre Widerstandszustände beizubehalten, sodass eines der ersten und zweiten magnetischen Tunnelübergangselemente in einem Zustand niedrigen Widerstands ist, wenn das andere in einem Zustand hohen Widerstands ist, und umgekehrt, um dadurch einen veränderlichen logischen Wert der Bitzelle darzustellen; einem Vergleichsschaltkreis zum Bestimmen des logischen Bitzellenwerts der Bitzelle bei der Adressierung für eine Leseoperation; wobei eines der ersten und zweiten magnetischen Tunnelübergangselemente entlang eines Strompfades, welcher für das Schreiben und/oder Lesen an die Bitzelle verwendet wird, eine gegebene Reihenfolge der festgelegten Schicht und der freien Schicht aufweist und das andere der ersten und zweiten magnetischen Tunnelübergangselemente eine zu der gegebenen Reihenfolge und dem Strompfad umgekehrte Reihenfolge der festgelegten Schicht und der freien Schicht aufweist; und wobei ein Vorspannungsstrom wenigstens zum Schreiben eines logischen Bitzellenwerts an die Bitzelle an den Strompfad in derselben Polarität an das erste und zweite magnetische Übergangselement angelegt wird, um dadurch aufgrund der normalen Reihenfolge und der umgekehrten Reihenfolge der festgelegten Schicht und der freien Schicht der ersten und zweiten magnetischen Tunnelübergangselemente die komplementären Widerstandszustände zu induzieren.
  10. Digitale Speichervorrichtung nach Anspruch 9, bei welcher die Bitzelle ein Element einer Teilmenge von Bitzellen in der Speichervorrichtung ist und wenigstens eine weitere Teilmenge von Bitzellen in der Speichervorrichtung mit einem magnetischen Tunnelübergangselement pro Bitzelle ausgebildet ist.
DE102012111359A 2012-04-13 2012-11-23 Differenzielle MRAM-Struktur mit zueinander umgekehrten magnetischen Tunnelübergangselementen, welche das Schreiben unter Verwendung desselben Polaritätsstroms ermöglichen Ceased DE102012111359A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/446,250 US8964458B2 (en) 2012-04-13 2012-04-13 Differential MRAM structure with relatively reversed magnetic tunnel junction elements enabling writing using same polarity current
US13/446,250 2012-04-13

Publications (1)

Publication Number Publication Date
DE102012111359A1 true DE102012111359A1 (de) 2013-10-17

Family

ID=49232121

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012111359A Ceased DE102012111359A1 (de) 2012-04-13 2012-11-23 Differenzielle MRAM-Struktur mit zueinander umgekehrten magnetischen Tunnelübergangselementen, welche das Schreiben unter Verwendung desselben Polaritätsstroms ermöglichen

Country Status (4)

Country Link
US (1) US8964458B2 (de)
KR (1) KR101487062B1 (de)
DE (1) DE102012111359A1 (de)
TW (1) TWI503820B (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101919040B1 (ko) * 2012-08-13 2018-11-15 삼성전자주식회사 반도체 기억 소자
KR102116719B1 (ko) * 2013-12-24 2020-05-29 삼성전자 주식회사 자기 메모리 장치
US9524765B2 (en) * 2014-08-15 2016-12-20 Qualcomm Incorporated Differential magnetic tunnel junction pair including a sense layer with a high coercivity portion
US9548095B2 (en) * 2014-08-20 2017-01-17 Everspin Technologies, Inc. Redundant magnetic tunnel junctions in magnetoresistive memory
WO2016048351A1 (en) * 2014-09-26 2016-03-31 Hewlett Packard Enterprise Development Lp Arrays of bit-cells
US9257970B1 (en) 2014-12-19 2016-02-09 Honeywell International Inc. Magnetic latch
US9529660B2 (en) * 2015-03-03 2016-12-27 Intel Corporation Apparatus and method for detecting single flip-error in a complementary resistive memory
US9373395B1 (en) 2015-03-04 2016-06-21 Intel Corporation Apparatus to reduce retention failure in complementary resistive memory
JP6824504B2 (ja) 2015-03-06 2021-02-03 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置
US10388346B2 (en) * 2015-03-09 2019-08-20 Sony Corporation Memory cell and array having device, P-type transistor and N-type transistor
JP2016194964A (ja) 2015-04-01 2016-11-17 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ及びその動作方法
US9514796B1 (en) 2015-06-26 2016-12-06 Intel Corporation Magnetic storage cell memory with back hop-prevention
US9548096B1 (en) 2015-08-26 2017-01-17 Qualcomm Incorporated Reverse complement magnetic tunnel junction (MTJ) bit cells employing shared source lines, and related methods
US9496314B1 (en) * 2015-09-14 2016-11-15 Qualcomm Incorporated Shared source line magnetic tunnel junction (MTJ) bit cells employing uniform MTJ connection patterns for reduced area
JP2017059740A (ja) * 2015-09-18 2017-03-23 富士通株式会社 磁気トンネル接合素子及び半導体記憶装置
US9715916B1 (en) * 2016-03-24 2017-07-25 Intel Corporation Supply-switched dual cell memory bitcell
WO2017176217A1 (en) * 2016-04-07 2017-10-12 Agency For Science, Technology And Research Circuit arrangement, memory column, memory array, and method of forming the same
US10074688B2 (en) * 2016-08-04 2018-09-11 Tdk Corporation Magnetoresistive effect device with first and second magnetoresistive effect elements having opposite current flows relative to the ordering of the layers of the elements
US10755770B2 (en) * 2016-09-30 2020-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for writing to a bit cell
US11063209B2 (en) * 2017-05-30 2021-07-13 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions utilizing oxygen blocking, oxygen adsorber and tuning layer(s)
EP3435378A1 (de) * 2017-07-27 2019-01-30 Universität Zürich Differentielle memristive schaltung
US10607674B2 (en) * 2017-10-26 2020-03-31 Purdue Research Foundation Stochastic switching device with adjustable randomness
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) * 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
CN111383691A (zh) * 2018-12-28 2020-07-07 上海磁宇信息科技有限公司 一种具有写状态检测单元的mram存储器件
KR102259558B1 (ko) * 2019-01-17 2021-06-02 한양대학교 산학협력단 자기터널접합구조체 기반 학습 소자
CN111462794B (zh) * 2019-01-22 2022-09-16 上海磁宇信息科技有限公司 一种mram存储器件及写状态检测方法
CN112289351B (zh) * 2019-07-22 2022-03-01 中电海康集团有限公司 基于磁性存储器的内存计算电路
CN112542189A (zh) * 2019-09-20 2021-03-23 中芯国际集成电路制造(上海)有限公司 磁性存储器及其编程控制方法、读取方法、磁性存储装置
CN111696601A (zh) * 2020-06-10 2020-09-22 苏州思立特尔半导体科技有限公司 一种基于磁性隧道结的位元结构
US11342015B1 (en) * 2020-11-24 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8023299B1 (en) * 2009-04-09 2011-09-20 Netlogic Microsystems, Inc. Content addressable memory device having spin torque transfer memory cells

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791859B2 (en) * 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
JP2004185755A (ja) * 2002-12-05 2004-07-02 Sharp Corp 不揮発性半導体記憶装置
US8004880B2 (en) 2007-03-06 2011-08-23 Qualcomm Incorporated Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory
US7859893B2 (en) * 2007-05-31 2010-12-28 Micron Technology, Inc. Phase change memory structure with multiple resistance states and methods of programming and sensing same
KR20100098969A (ko) 2009-03-02 2010-09-10 삼성전자주식회사 에러 정정 코드들의 신뢰성을 향상시킬 수 반도체 장치, 이를 포함하는 반도체 시스템, 및 에러 정정 코드 처리 방법
US20100254174A1 (en) 2009-04-02 2010-10-07 Seagate Technology Llc Resistive Sense Memory with Complementary Programmable Recording Layers
KR101604042B1 (ko) 2009-12-30 2016-03-16 삼성전자주식회사 자기 메모리 및 그 동작방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8023299B1 (en) * 2009-04-09 2011-09-20 Netlogic Microsystems, Inc. Content addressable memory device having spin torque transfer memory cells

Also Published As

Publication number Publication date
KR101487062B1 (ko) 2015-01-28
TW201351409A (zh) 2013-12-16
KR20130115969A (ko) 2013-10-22
TWI503820B (zh) 2015-10-11
US20130272059A1 (en) 2013-10-17
US8964458B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
DE102012111359A1 (de) Differenzielle MRAM-Struktur mit zueinander umgekehrten magnetischen Tunnelübergangselementen, welche das Schreiben unter Verwendung desselben Polaritätsstroms ermöglichen
DE102013102437B4 (de) Referenzschaltkreiskonfiguration für das Messen von Widerstandszuständen von MRAM-Bitzellen
DE69930129T2 (de) Mram speicher mit mehreren speicherbanken
DE60112860T2 (de) Dünnfilmspeicheranordnungen
DE60114359T2 (de) Datenspeicheranordnung
DE10228560B4 (de) Dünnfilmmagnetspeichervorrichtung mit einer Datenlesestromeinstellungsfunktion
DE102013101675B4 (de) Anpassung von Referenzwiderständen bei der Ermittlung von MRAM-Widerstandszuständen
DE102005033480B4 (de) Magnetischer-Tunnelübergang-Element, MRAM-Einrichtung und Verfahren zum Herstellen eines Magnetischer-Tunnelübergang-Elements
DE102012111094B4 (de) MRAM mit Strom-gestützten Selbstreferenz-Lesevorgängen
DE112012004304B4 (de) Magnetoresistiver Direktzugriffsspeicher mit Mehrbit-Spinmomenttransfer mit einem einzelnen Stapel von Magnettunnelübergängen
DE102018115209A1 (de) Crosspoint-Spin-Akkumulations-Drehmoment-MRAM
DE10305823B4 (de) Magnetowiderstandseffekt-Element und Magnetspeicher mit einem solchen
DE102006008264B4 (de) MRAM Zelle mit Domänenwandumschaltung und Feldauswahl
DE102016006651A1 (de) Schaltvorrichtung mit spannungsgesteuerter magnetanisotropie, die einen externen ferromagnetischen vormagnetisierungsfilm verwendet
DE102005052508A1 (de) Referenz-Strom-Quelle für Strom-Erfass-Verstärker und programmierbarer Widerstand konfiguriert mit magnetischen Tunnelübergang-Zellen
DE10303073A1 (de) Magnetische Dünnfilmspeichervorrichtung mit einer Dummyzelle
DE102004030591B4 (de) Magnetischer Speicher, der Veränderungen zwischen einem ersten und einem zweiten Widerstandszustand einer Speicherzelle erfasst
DE102005053717A1 (de) Erfass-Verstärker-Bitleitungs-Verstärkungs-Schaltkreis
DE102008006543A1 (de) Speicher mit Mehrbit-Speicherzellen mit einem magnetischen und einem widerstandsbehafteten Speicherelement und darauf bezogene Verfahren
DE102016112765B4 (de) Magnetspeicherbauelement und Verfahren zum Betreiben desselben
WO1999014760A1 (de) Speicherzellenanordnung und deren verwendung als magnetisches ram und als assoziativer speicher
DE102005046425A1 (de) Array resistiver Speicherzellen und Verfahren zum Erfassen von Widerstandswerten solcher Zellen
DE60307459T2 (de) Mram-zelle und speicherarchitektur mit maximalem lesesignal und reduzierter elektromagnetischer interferenz
DE60318683T2 (de) Mram ohne isolationseinrichtungen
DE112011101184T5 (de) Magnetische Direktzugriffsspeichereinheit und Verfahren zum Herstellen einer magnetischen Direktzugriffsspeichereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final