KR102259558B1 - 자기터널접합구조체 기반 학습 소자 - Google Patents

자기터널접합구조체 기반 학습 소자 Download PDF

Info

Publication number
KR102259558B1
KR102259558B1 KR1020190006403A KR20190006403A KR102259558B1 KR 102259558 B1 KR102259558 B1 KR 102259558B1 KR 1020190006403 A KR1020190006403 A KR 1020190006403A KR 20190006403 A KR20190006403 A KR 20190006403A KR 102259558 B1 KR102259558 B1 KR 102259558B1
Authority
KR
South Korea
Prior art keywords
condition
probability
tunnel junction
magnetic tunnel
junction structure
Prior art date
Application number
KR1020190006403A
Other languages
English (en)
Other versions
KR20200089543A (ko
Inventor
박완준
황예찬
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020190006403A priority Critical patent/KR102259558B1/ko
Publication of KR20200089543A publication Critical patent/KR20200089543A/ko
Application granted granted Critical
Publication of KR102259558B1 publication Critical patent/KR102259558B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H01L43/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Biomedical Technology (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Software Systems (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명의 일 실시 예에 따른 자기터널접합구조체 기반 학습 소자는 로우 레벨과 하이 레벨이 제1 확률로 혼재되어 제1 조건의 참, 거짓을 정의하는 제1 출력 스트림을 출력하는 제1 자기터널접합구조체를 포함하는 제1 자극 소자; 로우 레벨과 하이 레벨이 제2 확률로 혼재되어 제2 조건의 참, 거짓을 정의하는 제2 출력 스트림을 출력하는 제2 자기터널접합구조체를 포함하는 제2 자극 소자; 및 상기 제1 출력 스트림과 상기 제2 출력 스트림에 기반하여, 상기 제1 조건과 상기 제2 조건의 관련성을, 학습 저장하는, 기억 소자;를 포함할 수 있다.

Description

자기터널접합구조체 기반 학습 소자 {Learning Element Based Magnetic Tunnel Junction Structure}
본 발명은 자기터널접합구조체 기반 학습 소자에 관련된 것으로, 보다 구체적으로는 확률론적 스위칭 특성을 이용한 연산을 수행하는 자기터널접합구조체 기반 학습 소자에 관련된 것이다.
파블로프의 개 실험은 생물학적 두뇌의 연산 기억을 입증한 대표적인 실험으로 알려져 있다. 파블로프의 개 실험에 따르면, 개는 음식을 시각적으로 보았을 때 침샘이 자극되어 침을 흘린다. 종소리를 듣는 것은 침을 흘리는 것과 무관하다. 하지만 반복적으로 개에게 종소리를 듣고 동시에 음식을 보는 자극을 주었을 때, 종소리와 침샘자극 사이의 연결 관계가 학습된다. 학습된 이후에는 종소리를 듣는 것만으로 개는 침을 흘리게 된다. 이것이 바로 두뇌의 연산기억이다.
한편 뉴로모픽은 뇌를 모방하는 학문으로 다양한 분야에서 이루어지고 있다. 전자공학 분야에서는 주로 회로적으로 신경 연결망 구조를 차용하여 뇌의 기능을 모방하고자 한다. 현재 폰 노이만 구조의 하드웨어 상에서 이루어지는 딥러닝은 더 고등한 학습을 하는 뇌에 비하여 너무 많은 전력을 소비하고 있기 때문에 뇌을 모방하는 것을 저전력 고효율을 이끌어 내어 폰 노이만 구조를 뛰어넘는 돌파구로 기대하고 있다.
파블로프 개 실험의 연산 기억은 뉴로모픽에서 꾸준히 모방의 대상으로 언급되어왔다. 파블로프 연산 기억 인공 신경 연결망 구조에서 뉴런은 각각 음식, 종소리, 그리고 침샘자극을 의미하는 세 개의 뉴런이 있다. 시냅스는 도 1과 같이 음식 뉴런과 침샘자극 뉴런 사이, 종소리 뉴런과 침샘자극 뉴런 사이, 총 2개가 있다. 위의 인공 신경망으로 파블로프의 개 실험을 형상화 한다.
그러나 기존의 학습 방식은 학습과 망각의 속도를 조절할 수 없고, 이는 궁극적 목표인 고등한 학습을 이루기 위해 더 복잡한 구조를 갖는 것에 걸림돌이 되었다. 또한 기존에는 간단한 학습 구조에서도 인위적으로 학습 비율 등을 설정해 주어야 하는 Superparameter 문제가 불가피 하기 때문이다.
본 발명이 해결하고자 하는 일 기술적 과제는, 확률론적 스위칭 특성을 이용한 학습을 수행하는 자기터널접합구조체 기반 학습 소자를 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는 2개의 입력을 활용하는 자기터널접합구조체 기반 학습 소자를 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는 학습 속도의 제어가 가능한 자기터널접합구조체 기반 학습 소자를 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는 학습 속도가 확률론적으로 제어되는 자기터널접합구조체 기반 학습 소자를 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는 하드웨어적 구성이 간이한 자기터널접합구조체 기반 학습 소자를 제공하는 데 있다.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.
본 발명의 일 실시 예에 따른 자기터널접합구조체 기반 학습 소자는, 로우 레벨과 하이 레벨이 제1 확률로 혼재되어 제1 조건의 참, 거짓을 정의하는 제1 출력 스트림을 출력하는 제1 자기터널접합구조체를 포함하는 제1 자극 소자; 로우 레벨과 하이 레벨이 제2 확률로 혼재되어 제2 조건의 참, 거짓을 정의하는 제2 출력 스트림을 출력하는 제2 자기터널접합구조체를 포함하는 제2 자극 소자; 및 상기 제1 출력 스트림과 상기 제2 출력 스트림에 기반하여, 상기 제1 조건과 상기 제2 조건의 관련성을, 학습 저장하는, 기억 소자;를 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 자극 소자는, 상기 제1 자기터널접합구조체에 제1-1 입력 및 제1-2 입력을 인가하는 입력소자를 포함하고, 상기 제2 자극 소자는, 상기 제2 자기터널접합구조체에 제2-1 입력 및 제2-2 입력을 인가하는 입력소자를 포함하고, 상기 제1-1 입력 및 상기 1-2 입력의 조합에 따라 상기 제1 확률이 정의되며, 상기 제2-1 입력 및 상기 2-2 입력의 조합에 따라 상기 제2 확률이 정의될 수 있다.
일 실시 예에 따르면, 상기 제1 출력 스트림은 상기 제1 확률에 따라 상기 제1 조건이 참인 확률로 정의된 제1-1 출력 스트림과, 상기 제1 확률과 반대 확률로 상기 제1 조건이 참인 확률로 정의된 제1-2 출력 스트림을 포함하고, 상기 제2 출력 스트림은 상기 제2 확률에 따라 상기 제2 조건이 참인 확률로 정의된 제2-1 출력 스트림과, 상기 제2 확률과 반대 확률로 상기 제2 조건이 거짓인 확률로 정의된 제2-2 출력 스트림을 포함할 수 있다.
삭제
일 실시 예에 따르면, 상기 기억 소자가 제1 입력 문턱과 제2 입력 문턱 사이의 외부 입력을 받는 경우, 상기 기억 소자의 전기적인 특성이 유지되고, 상기 기억 소자가 상기 제1 입력 문턱 보다 작은 경우나 상기 제2 입력 문턱 보다 큰 외부 입력을 받는 경우, 상기 기억 소자의 전기적인 특성이 반대 방향으로 가변 저장될 수 있다.
일 실시 예에 따르면, 상기 기억 소자는 멤리스터(memristor)를 포함할 수 있다.
삭제
일 실시 예에 따르면, 상기 기억 소자는, 상기 제1 조건의 참, 거짓, 상기 제2 조건의 참, 거짓의 조합에 따라 미리 정해진 모드에 따라 상기 제1 조건 및 상기 제2 조건의 관련성을 학습 저장할 수 있다.
일 실시 예에 따르면, 상기 미리 정해진 모드는, 상기 제1 조건의 참과 상기 제2 조건의 참 간의 관련성이 강화되는 관련성 강화 모드, 상기 제1 조건의 참과 상기 제2 조건의 참 간의 관련성이 약화되는 관련성 약화 모드 및 상기 제1 조건의 참과 상기 제2 조건의 참 간의 관련성이 유지되는 관련성 유지 모드를 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 조건이 거짓인 경우, 상기 제1 확률에 따른 하이 레벨의 확률은 0이고 상기 제2 조건이 거짓인 경우, 상기 제2 확률에 따른 하이 레벨의 확률은 0일 수 있다.
일 실시 예에 따르면, 상기 제1 조건이 참인 경우, 상기 제1 확률에 따른 하이 레벨의 확률은 학습 속도의 목표에 따라 설정되고, 상기 제2 조건이 참인 경우, 상기 제2 확률에 따른 하이 레벨의 확률은 상기 학습 속도의 목표에 따라 설정될 수 있다.
일 실시 예에 따르면, 상기 제1 조건이 참인 경우, 무조건적으로 활성화되는 반응 소자를 더 포함할 수 있다.
일 실시 예에 따르면, 상기 반응 소자는, 상기 제1 조건이 거짓이고 상기 제2 조건이 참인 경우에, 상기 학습 소자에 기(pre) 학습 저장된 상기 제1 조건과 상기 제2 조건의 관련성에 따라 활성화될 수 있다.
일 실시 예에 따르면, 상기 제1 자극 소자의 출력과 상기 학습 소자의 출력을 비교하는 비교기를 더 포함하며, 상기 비교기는, 상기 제1 자극 소자의 출력이 상기 반응 소자를 비 활성화시키더라도, 상기 학습 소자의 출력이 상기 반응 소자를 활성화시키는 경우, 상기 반응 소자에 활성화 신호를 출력할 수 있다.
본 발명의 일 실시 예에 따른 자기터널접합구조체 기반 학습 소자는, 확률론적 스위칭 특성을 이용한 학습을 수행할 수 있다.
본 발명의 일 실시 예에 따른 자기터널접합구조체 기반 학습 소자는, 2개의 입력을 동시에 활용할 수 있다.
본 발명의 일 실시 예에 따른 자기터널접합구조체 기반 학습 소자의 학습 속도는 제어가 가능할 수 있다.
본 발명의 일 실시 예에 따른 자기터널접합구조체 기반 학습 소자의 학습 속도는 확률론적으로 제어될 수 있다.
본 발명의 일 실시 예에 따른 자기터널접합구조체 기반 학습 소자는, 간이한 하드웨어적 구성을 가질 수 있다.
본 발명의 효과는 상술된 것에 제한되지 않는다.
도 1은 파블로프의 개 실험에 따른 뉴런과 시냅스를 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시 예에 따른 자기터널접합구조체를 설명하기 위한 도면이다.
도 3 내지 도 5는 본 발명의 일 실시 예에 따른 자기터널접합구조체의 특성을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시 예에 따른 자기터널접합구조체 기반 학습 소자를 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시 예에 따른 기억 소자의 특성을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시 예에 따른 자극의 종류 및 그에 따른 학습 모드를 설명하기 위한 설명이다.
도 9는 본 발명의 일 실시 예에 따른 제1 자극 인가 시의 학습 모드를 상세히 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시 예에 따른 제2 자극 인가 시의 학습 모드를 상세히 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시 예에 따른 제3 자극 인가 시의 학습 모드를 상세히 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 제4 자극 인가 시의 학습 모드를 상세히 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시 예에 따른 학습 소자의 시뮬레이션 결과를 도시한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 2는 본 발명의 일 실시 예에 따른 자기터널접합구조체를 설명하기 위한 도면이다.
자기터널접합구조체(100)는 고정층(110) 상에 마련된 터널링 배리어층(120) 및 상기 터널링 배리어층(120) 상에 마련된 자유층(130)이 순차적으로 적층된 구조를 가질 수 있다. 상기 자유층(130), 터널링 배리어층(120) 및 고정층(110) 순서로 적층될 수 있음은 물론이다.
상기 고정층(110)은 자화방향이 고정되어 있어 외부의 영향을 받지 않는 층을 의미할 수 있다. 이를 위하여 상기 고정층(110)은 강 자성 물질을 포함할 수 있다. 예를 들어, 강 자성 물질은 CoFeB을 포함할 수 있다. 보다 구체적으로 상기 고정층(110)은 PtMn/CoFe/Ru/CoFeB 순서로 적층된 층들을 포함할 수 있다.
상기 터널링 배리어층(120)은 상기 고정층(110)과 상기 자유층(130) 사이에 마련되되, 절연물질로 이루어질 수 있다. 예를 들어, 절연물질은 MgO, Al2O3, HfO2, TiO2, Y2O3 및 Yb2O3로 이루어진 군에서 선택된 적어도 어느 하나일 수 있다. 보다 구체적으로 터널링 배리어층(120)은 MgO층일 수 있다.
상기 자유층(130)은 상기 터널링 배리어층(120) 상에 마련될 수 있다. 상기 자유층(130)은 인가되는 입력에 따라 자화방향이 변할 수 있다. 예를 들어, 상기 자유층(130)의 자화방향은 상기 고정층(110)의 자화방향과 평행(P)하거나 상기 고정층(110)의 자화방향과 반-평행(AP)할 수 있다. 이를 위하여 상기 자유층(130)도 강 자성 물질 예를 들어, CoFeB를 포함할 수 있다.
상기 자유층(130)은 두 개의 입력을 동시에 인가받을 수 있다. 이 때, 인가된 두 개의 입력에 따라 자화상태가 결정될 수 있다. 일 예에 따르면, 상기 자유층(130)은 자기장과 전류를 입력으로 인가받을 수 있다. 이는 일 예일 뿐이며, 상기 자유층(130)은 자기장과 전압을 입력으로 인가받을 수 있다. 입력에 따른 자화상태에 대한 상세한 설명은 후술하기로 한다.
상기 자유층(130)의 두께는 EM 효과 (Electromagnetic effect)를 극대화 하기 위해 최소화될 수 있다. 예를 들어, 상기 자유층(130)의 두께는 1.5nm 이하일 수 있다.
자기터널접합구조체(100)는 입력요소를 통하여 제1 타입 또는 제2 타입의 입력을 인가받을 수 있다. 이 때 제1 타입은 자기장이고, 제2 타입은 전류로 상정하기로 한다.
상기 자기터널접합구조체(100)는 제1 입력요소(150)로부터 자기장을 인가받을 수 있다. 상기 제1 입력요소(150)는 상기 자기터널접합구조체(100)과 전기적으로 분리 배치될 수 있다. 예를 들어, 상기 제1 입력요소(150)는 전류 라인으로 이루어질 수 있다. 즉, 상기 제1 입력요소(150)에 도 1에 도시된 화살표 방향으로 전류가 흐르는 경우, 상기 제1 입력요소(150)에 흐르는 전류에 의해 상기 자기터널접합구조체(100)에 자기장이 인가될 수 있다.
상기 제2 입력요소(140)는, 제1 라인(142) 및 제2 라인(144)를 포함할 수 있다.
상기 제1 라인(142) 및 상기 제2 라인(144)는 상기 자기터널접합구조체(100)의 양 단에 전기적으로 연결될 수 있다. 예를 들어, 상기 제1 라인(142)은 상기 자기터널접합구조체(100)의 상단에 전기적으로 연결되고, 상기 제2 라인(144)은 상기 자기터널접합구조체(100)의 하단에 전기적으로 연결될 수 있다.
또한, 상기 제2 입력요소(140)는 보조라인(146)을 더 포함할 수 있다. 상기 보조라인(146)은 상기 제1 라인(142)과 상기 자기터널접합구조체(100)의 상단 사이를 전기적으로 연결할 수 있다. 도시하지는 않았으나, 상기 제2 라인(144)와 상기 자기터널접합구조체(100)의 하단 사이를 전기적으로 연결하는 보조라인이 추가될 수 있음은 물론이다.
이에 따라, 상기 제1 라인(142) 및 상기 제2 라인(144) 사이에 바이어스가 인가되는 경우, 상기 자기터널접합구조체(100)에도 바이어스 전압이 인가되고, 도 1에 도시된 화살표 방향으로 상기 자기터널접합구조체(100) 내에 전류가 흐를 수 있다.
이상 도 2를 참조하여 본 발명의 일 실시 예에 따른 자기터널접합구조체를 설명하였다. 자기터널접합구조체(100)에 입력되는 자기장 및 전류에 따라 결정되는 자화상태를 가질 수 있는 바, 자화상태에 대하여, 도 3 내지 도 5를 참조하여 설명하기로 한다.
도 3 내지 도 5는 본 발명의 일 실시 예에 따른 자기터널접합구조체의 특성을 설명하기 위한 도면이다.
도 3 및 도 4를 참조하면, 상기 자기터널접합구조체(100)의 자유층(130)의 자화상태는 고정층(110)의 자화상태에 대하여 3 가지 자화상태를 가질 수 있다. 3 가지 자화상태는 상기 자유층(130)의 자화상태가 상기 고정층(110)의 자화상태와 반-평행한 제1 상태(AP), 상기 자유층(130)의 자화상태가 상기 고정층(110)의 자화상태와 평행한 제2 상태(P), 그리고 상기 자유층(130)의 자화상태가 상기 고정층(110)의 자화상태에 대하여 반-평행한 상태와 평행한 상태 사이에서 텔레그래픽 스위칭(telegraphic switching)하는 제3 상태가 될 수 있다.
상기 자기터널접합구조체(100)의 자유층(130)의 자화상태는 입력 값 즉, 자기장 및 전류의 값에 의하여 결정될 수 있다. 자기장 및 전류 쌍으로 이루어진 입력에 의하여 상기 자기터널접합구조체(100)의 자유층(130)의 자화상태가 상기 제1 상태, 상기 제2 상태 및 제3 상태 중에서 결정될 수 있다.
예를 들어, 입력되는 자기장의 크기가 2 종류 HAP, HP이고 입력되는 전류의 크기가 IAP, IP인 경우를 상정하기로 한다. 이 때, HAP와 IAP는 자유층(130)이 고정층(110)에 대하여 반-평행한 자화상태(즉, 제1 상태)를 가지도록 유도하는 입력 값이고, HP와 IP는 자유층(130)이 고정층(110)에 대하여 평행한 자화상태(즉, 제2 상태)를 가지도록 유도하는 입력 값으로 정의될 수 있다.
따라서, (HAP, IAP), (HP, IP)의 입력이 자기터널접합구조체(100)에 인가되는 경우, 2개의 입력(자기장, 전류)이 같은 자화상태를 유도하는 입력이므로, 자유층(130)의 자화상태는 평행한 상태 또는 반-평행한 상태가 될 수 있다.
이와 달리, (HAP, IP), (HP, IAP)의 입력이 자기터널접합구조체(100)에 인가되는 경우, 2개의 입력(자기장, 전류)이 서로 반대방향의 자화상태를 유도하는 입력이므로, 자유층(130)의 자화상태는 반-평행한 상태와 평행한 상태 사이에서 랜덤하게 진동하게 된다. 다른 관점에서, 외부 자기장 입력과 Spin Torque Transfer(이하 STT)에 의한 전류 입력이 서로 반대방향의 자화상태를 유도하는 경우, 자화상태의 랜덤 진동이 발생하게 된다. 이는 자기터널접합구조체(100)가 서로 상반된 자화상태를 유도하는 입력에 의하여 열적 요동하는 것으로 이해될 수 있다. 자화상태가 반-평행한 상태와 평행한 상태 사이에서 랜덤하게 진동하는 것을 텔렉그래픽 스위칭 및 stochastic oscillation이라 호칭할 수 있다.
이 때, 자화상태의 진동 특성은 자기장과 전류의 입력 값에 의해 결정되며 수학식1으로 다음과 같이 표현 할 수 있다.
수학식 1: PAP = 1/(1+exp(αH+βI+γ))
(PAP 는 telegraphic switching 동작하는 전체 시간 동안 자기터널접합구조체(100) 자화상태가 반-평행상태로 유지되는 시간의 비율,
H와 I는 각각 입력된 자기장과 전류 값이며
α,β,γ는 각각 측정으로부터 얻어진 파라미터 값)
위 수학식1을 통해 자기장과 전류 값을 적절히 조합하게 되면, 다양한 확률의 비트 스트림을 얻을 수 있을 수 있음을 알 수 있다. 즉, 자기터널접합구조체(100)의 자화상태가 텔레그래픽 스위칭(즉 제3 상태)하는 경우에 있어서, 수학식 1에 따른 PAP의 값을 설정할 수 있음을 알 수 있다.
구체적인 설명을 위하여 도 5를 참조하면, 자기터널접합구조체(100)에 일정한 전류가 입력된 경우에, 자기장에 따른 PAP 시뮬레이션 곡선을 확인할 수 있다. 이 때, PAP의 결과는 전압 단위로 변환되어 출력되도록 하였다.
도 5의 결과를 살펴보면, Vout 출력은 하이 레벨(반-평행상태)과 로우 레벨(평행상태)이 소정의 확률로 혼재된 비트 스트림의 형태를 가지는 것을 확인할 수 있다. 인가되는 자기장이 50Oe에서, 70Oe, 90Oe, 110Oe로 높아질수록 텔레그래픽 스위칭 현상을 줄어드는 것을 확인할 수 있다. 즉, 자기장이 커질수록 확률은 줄어드는 것으로 이해될 수 있다. 이는, 비트 스트림의 하이 레벨의 비율 즉, 확률은 입력되는 값의 크기, 즉 자기장의 크기에 따라 제어될 수 있음을 의미한다.
자기터널접합구조체(100)의 출력이 텔레그래픽 스위칭함에 따라 하이 레벨과 로우 레벨이 혼재된 형태를 가지며, 하이 레벨과 로우 레벨의 혼재 비율이 입력에 따라 제어되기 때문에, 확률론적 학습이 수행될 수 있다. 즉, 예를 들어, 하이 레벨의 비율이 높으면 높을수록 높은 확률로 학습이 수행될 수 있고, 하이 레벨의 비율이 낮으면 낮을수록 낮은 확률로 학습이 수행될 수 있다. 이는 확률의 제어함으로써, 학습 속도를 제어할 수 있다는 것을 의미한다. 이에 대한 상세한 설명은 후술하기로 한다.
이상 도 3 내지 도 5를 참조하여 텔레그래픽 스위칭하는 자화상태에 대하여 설명하였다. 이하 도 6 내지 도 14를 참조하여, 본 발명의 일 실시 예에 따른 자기터널접합구조체 기반 학습 소자를 설명하기로 한다.
도 6은 본 발명의 일 실시 예에 따른 자기터널접합구조체 기반 학습 소자를 설명하기 위한 도면이고, 도 7은 본 발명의 일 실시 예에 따른 기억 소자의 특성을 설명하기 위한 도면이고, 도 8은 본 발명의 일 실시 예에 따른 자극의 종류 및 그에 따른 학습 모드를 설명하기 위한 설명이고, 도 9는 본 발명의 일 실시 예에 따른 제1 자극 인가 시의 학습 모드를 상세히 설명하기 위한 도면이고, 도 10은 본 발명의 일 실시 예에 따른 제2 자극 인가 시의 학습 모드를 상세히 설명하기 위한 도면이고, 도 11은 본 발명의 일 실시 예에 따른 제3 자극 인가 시의 학습 모드를 상세히 설명하기 위한 도면이고, 도 12는 본 발명의 일 실시 예에 따른 제4 자극 인가 시의 학습 모드를 상세히 설명하기 위한 도면이고, 도 13은 본 발명의 일 실시 예에 따른 학습 소자의 시뮬레이션 결과를 도시한다.
도 6을 참조하면, 본 발명의 일 실시 예에 따른 자기터널접합구조체 기반 학습 소자는 제1 자극 소자(210), 제2 자극 소자(220), 상기 제1 자극 소자(210)와 상기 제2 자극 소자(220)에 각각 제공되는 제1 조건과 제2 조건의 관계를 기억하는 기억 소자(230) 및 상기 제1 자극 소자(210)에 제공되는 제1 조건이 참인 경우, 무조건적으로 반응하는 반응 소자(240) 중 적어도 하나를 포함할 수 있다.
이 경우, 제1 자극 소자(210)는 음식 뉴런에 대응되고, 제2 자극 소자(220)는 종소리 뉴런에 대응되고, 기억 소자(230)는 종소리 뉴런과 침샘 뉴런 사이의 시냅스에 대응되고, 반응 소자(240)는 침샘 뉴런에 대응될 수 있다. 상기 제1 조건은 음식이 있는지(참) 또는 없는지(거짓)이 될 수 있고, 상기 제2 조건은 종소리가 있는지(참) 또는 없는지(거짓)이 될 수 있다.
상기 제1 자극 소자(210), 상기 제2 자극 소자(220) 및 상기 반응 소자(240)는 자기터널접합구조체를 포함할 수 있으며, 이에 대한 구체적인 설명은 앞서와 동일하므로 생략하기로 한다.
제1 자극 소자(210)
상기 제1 자극 소자(210)는 제1 자기터널접합구조체(100a)를 포함할 수 있다. 상기 제1 자기터널접합구조체(100a)는 제1 조건에 대응되는 출력 스트림을 출력할 수 있다. 즉 상기 제1 조건에 부합하는 소정 크기의 자기장 및 전류가 상기 제1 자기터널접합구조체(100a)에 입력될 수 있다. 이 경우, 상기 제1 자기터널접합구조체(100a)는 상기 소정 크기의 자기장 및 전류에 대응하는 출력을 생성 및 제공할 수 있다.
상기 제1 조건이 참인 경우(음식이 있는 경우) 상기 제1 자기터널접합구조체(100a)이 텔레그래픽 스위칭하도록 자기장과 전류가 상기 제1 자기터널접합구조체(100a)에 입력될 수 있다. 이 때, 텔레그래픽 스위칭하는 확률에 대응하여 자기장과 전류가 제어될 수 있다. 즉, 제1 조건이 참인 확률을 높이거나 낮추기 위해 자기장과 전류가 제어될 수 있다. 상기 제1 조건이 참인 확률을 높인다는 것은 상기 제1 자기터널접합구조체(100a)이 출력하는 하이 레벨과 로우 레벨 비율 중 하이 레벨의 비율을 높이는 것으로 이해될 수 있고, 이와 달리, 상기 제1 조건이 참인 확률을 낮춘다는 것은 상기 제1 자기터널접합구조체(100a)이 출력하는 하이 레벨과 로우 레벨 비율 중 하이 레벨의 비율을 낮추는 것으로 이해될 수 있다.
이와 달리, 상기 제1 조건이 거짓인 경우(음식이 없는 경우) 상기 제1 자기터널접합구조체(100a)의 고정층(110)에 대하여 자화층(130)이 평행상태를 유지하도록 자기장과 전류가 상기 제1 자기터널접합구조체(100a)에 인가될 수 있다. 이 경우, 상기 제1 자기터널접합구조체(100a)는 자화상태가 평행상태인 경우에 대응되는 일정한 저항을 가질 수 있다.
상술한 바와 같이, 제1 자기터널접합구조체(100a)는 제1 조건이 참인지 거짓인지에 따라 구분되는 출력을 제공할 수 있으며, 참인 정도에 따라 하이 레벨이 차지하는 비율이 가변적으로 제어되는 출력 스트림을 제공할 수 있다.
한편, 상기 제1 자극 소자(210)는 상기 제1 자기터널접합구조체(100a)의 출력 단에 두 개의 인버터로 구성된 버퍼(212, 214)를 더 포함할 수 있다. 버퍼(212, 214)는 상기 제1 자기터널접합구조체(100a)의 평행상태에서는 로우 레벨의 전압이 출력되고, 반-평행상태에서는 하이 레벨의 전압이 출력되도록 할 수 있다.
또한, 상기 버퍼(212)와 상기 버퍼(214)는 각각 반대되는 제1-1 출력 스트림과 제1-2 출력 스트림을 전압 형태로 제공할 수 있다. 상기 버퍼(214)의 출력 단에서는 VFood1이 출력되고, 상기 버퍼(212)의 출력 단에서는 VFood2가 출력될 수 있다. 예를 들어, 제1 조건이 거짓인 경우(음식이 없는 경우), VFood1은 로우 레벨으로만 이루어질 수 있다. 이와 달리, VFood2는 VFood1과 반대이므로 하이 레벨으로만 이루어질 수 있다.
상기 버퍼(212)와 상기 버퍼(214)의 출력은 각각 기억 소자(230)로 제공될 수 있다.
제2 자극 소자(220)
이하 상기 제2 자극 소자(220)를 설명함에 있어서, 상술한 제1 자극 소자(210)와 대응하는 부분에 대해서는 설명을 생략하기로 한다.
상기 제2 자극 소자(220)는 상기 제2 자기터널접합구조체(100b) 및 버퍼(222, 224)를 포함할 수 있다. 상기 제1 자극 소자(210)가 제1 조건이 참인지 거짓인지에 따라 출력 스트림을 제공하였다면, 상기 제2 자극 소자(220)는 제2 조건이 참인지 거짓인지에 따라 출력 스트림을 제공할 수 있다. 즉 상기 제2 자극 소자(220)는 종소리가 있는지, 없는지에 따라 출력을 제공할 수 있다. 상기 제2 자극 소자(220)의 출력은 버퍼(224)의 출련 단에서 출력되는 VRing1과 버퍼(222)의 출력 단에서 출력되는 VRing2로 이루어질 수 있다.
기억 소자(230)
상기 기억 소자(230)는 상기 제1 자극 소자(210)로부터의 제1 출력 스트림(VFood1, VFood2)과 상기 제2 자극 소자(220)로부터의 제2 출력 스트림(VRing1, VRing2)에 기반하여, 상기 제1 조건과 상기 제2 조건의 관련성을 학습 및 저장할 수 있다.
이를 위하여, 상기 기억 소자(230)는 기억부(232)를 중심으로, MOSFET을 포함하여 이루어질 수 있다. 또한 MOSFET은 Vdd와 그라운드 전압원에 연결될 수 있다. 이 때, Vdd는 후술할 제2 입력 문턱보다 클 수 있다.
상기 기억부(232)는 상기 제1 조건과 상기 제2 조건의 관련성을 학습 및 저장할 수 있다. 여기서 학습이라 함은, 상기 제1 조건과 상기 제2 조건의 관련성이 수정될 수 있음을 의미한다. 즉, 상기 기억부(232)는 상기 제1 조건과 상기 제2 조건의 관련성을 강화, 약화, 유지하는 방식으로 수정 및 저장할 수 있다.
이를 위하여 상기 기억부(232)는 제1 입력 문턱과 제2 입력 문턱 사이의 외부 입력을 받는 경우, 상기 기억 소자의 전기적인 특성이 유지되고, 상기 기억 소자가 상기 제1 입력 문턱 보다 작은 경우나 상기 제2 입력 문턱 보다 큰 외부 입력을 받는 경우, 상기 기억 소자의 전기적인 특성이 반대 방향으로 가변 저장되는 특성을 가질 수 있다.
보다 상세한 설명을 위하여, 도 7을 참조하면, 상기 기억부(232)는 제1 입력 문턱(-1V)과 제2 입력 문턱(+1V) 사이의 외부 입력에 대해서는 저항이 변하지 않을 수 있다. 이는 상기 기억부(232)의 전기적인 특성이 유지됨을 의미한다. 이와 달리 상기 기억부(232)에 상기 제2 입력 문턱(+1V) 이상의 전압이 인가되는 경우, 상기 기억부(232)의 저항이 감소하는 방향으로 전기적 특성이 가변할 수 있다. 또 상기 기억부(232)에 상기 제1 입력 문턱(-1V) 이하의 전압이 인가되는 경우, 상기 기억부(232)의 저항이 증가하는 방향으로 전기적 특성이 가변할 수 있다. 이 때, 저항이 변하는 양은 전압을 시간으로 적분한 플럭스(flux) 값에 비례할 수 있다.
이는 상기 기억부(232)가 상기 제1 조건과 상기 제2 조건의 관련성을 학습 저장할 수 있음을 의미한다. 예를 들어, 상기 제1 조건과 상기 제2 조건의 관련성을 강화하는 방향으로 학습시키고자 하는 경우, 상기 기억부(232)에, 상기 제2 입력 문턱(+1V) 이상의 전압이 인가될 수 있다. 이 경우, 상기 기억부(232)의 저항은 감소하게 된다. 이와 달리, 상기 제1 조건과 상기 제2 조건의 관련성을 약화(i.e. 망각)시키는 방향으로 학습시키고자 하는 경우, 상기 기억부(232)에, 상기 제1 입력 문턱(-1V) 이하의 전압이 인가될 수 있다. 이 경우 상기 기억부(232)의 저항은 증가하게 된다. 또한, 상기 제1 조건과 상기 제2 조건의 관련성을 유지하는 방향으로 학습시키고자 하는 경우, 상기 기억부(232)에 상기 제1 입력 문턱(-1V)와 상기 제2 입력 문턱(+1V) 상이의 전압이 인가될 수 있다. 이 경우, 상기 기억부(232)의 저항은 유지되게 된다.
상술한 기억부(232)는 멤리스터(memristor)로 이루어질 수 있다. 예를 들어, 멤리스터는 자기터널접합구조체를 이루는 MgO 층일 수 있다.
다시 도 6을 참조하면, 상기 제1 조건과 상기 제2 조건의 관련성이 상기 기억부(232)에 학습 저장될 수 있도록, 상기 제1 조건에 따른 제1-1 출력 스트림(VFood1), 제1-2 출력 스트림(VFood2)과 상기 제2 조건에 따른 제2-1 출력 스트림(VRing1), 제2-2 출력 스트림(VRing2)가 상기 기억부(232)로 제공될 수 있도록 회로가 구성될 수 있다.
이 때, 회로를 구성함에 있어서, 상기 제1 조건 및 상기 제2 조건의 조합과 그에 따른 기억부(232)의 동작이 매칭되도록 회로가 구성될 수 있다. 보다 구체적으로 도 8에 도시된 바와 같이, 상기 제1 조건과 상기 제2 조건은 4가지의 경우의 수를 가질 수 있고, 각각의 경우의 수에 대응하여 기억부가 어떻게 동작할지 정의될 수 있다.
첫 번째로, 상기 제1 조건과 상기 제2 조건이 거짓인 경우, 상기 기억부(232)는 기억을 유지하는 제1 유지 모드로 동작하도록 회로가 구성될 수 있다. 즉, 제1-1 출력 스트림(VFood1), 제1-2 출력 스트림(VFoo2), 제2-1 출력 스트림(VRing1), 제2-2 출력 스트림(VRing2)들에 의하여 상기 기억부(232)에 제1 입력 문턱과 제2 입력 문턱 사이의 전압이 인가될 수 있도록 회로가 구성될 수 있다.
두 번째로, 상기 제1 조건이 거짓이고 상기 제2 조건이 참인 경우, 상기 기억부(232)는 기억을 유지하는 제2 유지 모드로 동작하도록 회로가 구성될 수 있다. 즉, 제1-1 출력 스트림(VFood1), 제1-2 출력 스트림(VFoo2), 제2-1 출력 스트림(VRing1), 제2-2 출력 스트림(VRing2)들에 의하여 상기 기억부(232)에 제1 입력 문턱과 제2 입력 문턱 사이의 전압이 인가될 수 있도록 회로가 구성될 수 있다.
세 번째로, 상기 제1 조건이 참이고 상기 제2 조건이 거짓인 경우, 상기 기억부(232)는 상기 제1 조건과 상기 제2 조건의 관련성을 약화하는 모드로 동작하도록 회로가 구성될 수 있다. 즉, 제1-1 출력 스트림(VFood1), 제1-2 출력 스트림(VFoo2), 제2-1 출력 스트림(VRing1), 제2-2 출력 스트림(VRing2)들에 의하여 상기 기억부(232)에 제1 입력 문턱 이하의 전압이 인가될 수 있도록 회로가 구성될 수 있다.
네 번째로, 상기 제1 조건이 참이고 상기 제2 조건이 참인 경우, 상기 기억부(232)는 상기 제1 조건과 상기 제2 조건의 관련성을 강화하는 모드로 동작하도록 회로가 구성될 수 있다. 즉, 제1-1 출력 스트림(VFood1), 제1-2 출력 스트림(VFoo2), 제2-1 출력 스트림(VRing1), 제2-2 출력 스트림(VRing2)들에 의하여 상기 기억부(232)에 제2 입력 문턱 이상의 전압이 인가될 수 있도록 회로가 구성될 수 있다.
이에 따라 도 6에 도시된 바와 같이, 기억 소자(230)는 기억부(232)를 중심으로 제1-1 출력 스트림(VFood1), 제1-2 출력 스트림(VFoo2), 제2-1 출력 스트림(VRing1), 제2-2 출력 스트림(VRing2)이 MOSFET 게이트로 인가되고, MOSFET은 소스 및 드레인으로는 Vdd 전압원과 그라운드 전압원이 연결될 수 있다.
이 때, 기억부(232)의 - 단자가 도 6의 좌측에 배치되고 + 단자가 도 6의 우측에 배치될 수 있다.
또한, 기억 소자(230)는 분배 저항(236)을 더 포함할 수 있다. 분배 저항(236)에 대해서는 후술하기로 한다.
반응 소자(240)
상기 반응 소자(240)도 자기터널접합구조체(100c)를 포함할 수 있고, 버퍼(242, 244)를 더 포함할 수 있다. 상기 반응 소자(240)의 자기터널접합구조체(100c)는 제1 조건이 참인 경우, 텔레스코픽 스위칭하는 출력 스트림을 출력할 수 있다. 이는 상기 반응 소자(240)의 자기터널접합구조체(100c)가 상기 제1 조건의 참에 대해서 무조건으로 반응한다는 것을 의미한다. 상기 반응 소자(240)의 자기터널접합구조체(100c)는 상기 제1 조건이 거짓이라 하더라도, 상기 제1 조건의 참과 상기 제2 조건의 참의 관련성이 기준 이상으로 높다고 상기 기억부(232)에 학습 저장된 경우, 상기 제2 조건만 참인 경우에도 텔레스코픽 스위칭하는 출력 스트림을 출력할 수 있다. 이는 상기 반응 소자(240)의 자기터널접합구조체(100c)가 학습 결과에 대해서 반응한다는 것을 의미한다. 즉, 상기 반응 소자(240)의 자기터널접합구조체(100c)가 학습 결과에 대해서 반응하는 것이기 때문에, 상기 제1 조건과 상기 제2 조건의 관련성이 기준 이하로 학습 저장된 경우, 제2 조건이 참인 경우에도 상기 반응 소자(240)가 반응하지 않을 수 있음은 물론이다.
상기 반응 소자(240)가 상기 제1 조건의 참에 무조건적으로 반응할 수 있도록, 상기 제1 자극 소자(210)의 출력 단에는 고정 저항(216)이 마련될 수 있다.
또한, 상기 반응 소자(240)가 상기 제1 조건에 무조건적으로 반응하고, 상기 기억 소자(230)의 학습 결과에 따라 선택적으로 반응할 수 있도록 비교기(250)가 추가될 수 있다. 상기 비교기(250)의 출력 신호는 상기 반응 소자(240)의 자기장으로 입력될 수 있도록 전압-자기장 변환기(252)가 마련될 수 있다.
도 6에 도시된 비교기(250)는 상기 제1 조건의 참인 경우에 무조건적으로 상기 반응 소자(240)를 활성화시킬 수 있다. 이와 달리, 상기 비교기(250)는 제1 조건이 거짓인 경우에도, 제2 조건이 참인 경우, 기억부(232)의 저항에 따라 선택적으로 상기 반응 소자(240)를 활성화시킬 수 있다. 예를 들어, 상기 기억부(232)에 학습 저장된 저항이 미리 정해진 기준보다 낮은 경우, 상기 반응 소자(240)를 활성화시킬 수 있다. 이와 달리, 상기 기억부(232)에 학습 저장된 저항이 미리 정해진 기준보다 큰 경우, 상기 반응 소자(240)를 비 활성화시킬 수 있다.
이상 본 발명의 일 실시 예에 따른 자기터널접합구조체 기반 학습 소자의 구성에 대하여 설명하였다. 이하, 본 발명의 일 실시 예에 따른 자기터널접합구조체 기반 학습 소자의 학습 방법을 도 8 내지 도 12를 참조하여 설명하기로 한다.
본 발명의 일 실시 예에 따른 학습 소자의 학습 방법
먼저, 도 8을 참고하여 설명하였던데로, 제1 조건 및 제2 조건이 거짓인 경우에 상기 기억부(232)의 저항이 일정하게 유지됨을 설명하기로 한다.
제1 조건 및 제2 조건이 거짓인 경우, 제1-1 출력 스트림(VFood1)과 제2-1 출력 스트림(VRing1)은 로우 레벨으로만 이루어질 수 있다. 반면, 제1-2 출력 스트림(VFood2)과 제2-2 출력 스트림(VRing2)은 하이 레벨으로만 이루어질 수 있다. 상기 제1 조건 및 제2 조건이 거짓인 경우, 제1-1 출력 스트림(VFood1)과 제2-1 출력 스트림(VRing1)이 로우 레벨으로만 이루어지도록 전류 및 자기장이 설정될 수 있음은 물론이다. 이 때, 전류 값은 그대로 두고, 자기장만으로 제어할 수 있다.
이에 따라 도 9에 도시된 바와 같이, ①의 방향으로 채널이 형성될 수 있다. ①의 채널 외의 회로는 오프 상태일 수 있다. 이에 따라 기억부(232)의 양 단에는 그라운드 전압이 인가될 수 있다. 이는 상기 기억부(232)의 양 단에 제1 및 제2 입력 문턱 사이의 전압이 인가됨을 의미한다.
따라서, 제1 조건 및 제2 조건이 거짓인 경우, 상기 기억부(232)의 저항 상태는 일정하게 유지될 수 있다.
다시 도 8을 참조하여 설명하였던데로, 제1 조건은 거짓이고, 제2 조건은 참인 경우에도 상기 기억부(232)의 저항이 일정하게 유지됨을 설명하기로 한다.
제1 조건이 거짓인 경우, 제1-1 출력 스트림(VFood1)은 로우 레벨로만 이루어지고 제1-2 출력 스트림(VFood2)은 하이 레벨로만 이루어질 수 있다. 또한 제2 조건이 참인 경우, 제2-1 출력 스트림(VRing1)은 하이 레벨을 포함하여 이루어지고 제2-2 출력 스트림(VRing2)은 로우 레벨을 포함하여 이루어질 수 있다. 제2-1 출력 스트림(VRing1) 중 하이 레벨의 비율은 제2-2 출력 스트림(VRing2)의 로우 레벨의 비율보다 높을 수 있다. 다만, 비율은 학습 속도에 영향을 미치는 것이므로 학습 속도에 대해서는 후술하기로 한다.
이에 따라 도 10에 도시된 바와 같이, ②의 방향으로 채널이 형성될 수 있다. ②의 채널 외에는 모두 오프 상태일 수 있다. 이에 따라 기억부(232)의 양 단에는 Vdd 전압과 그라운드 전압이 인가될 수 있다. 이 경우, ②의 방향으로는 기억부(232) 외에 분배 저항(236)이 위치하므로 전압 분배가 일어나게 된다. 따라서, 기억부(232)의 양 단에는 제1 입력 문턱과 제2 입력 문턱 사이의 전압이 인가됨에 따라 상기 기억부(232)의 저항은 유지될 수 있다.
다시 도 8을 참조하면, 제1 조건은 참이고, 제2 조건은 거짓인 경우, 상기 기억부(232)의 저항이 증가하는 것에 대해 설명하기로 한다.
제1 조건이 참인 경우, 제1-1 출력 스트림(VFood1)은 하이 레벨을 소정 확률로 포함하여 이루어지고 제1-2 출력 스트림(VFood2)은 로우 레벨을 소정 확률로 포함하여 이루어질 수 있다. 제1-1 출력 스트림(VFood1) 중 하이 레벨의 비율은 제1-2 출력 스트림(VFood2)의 로우 레벨의 비율보다 높을 수 있다. 제2 조건이 거짓인 경우, 제2-1 출력 스트림(VRing1)은 로우 레벨으로만 이루어지고, 제2-2 출력 스트림(VRing2)는 하이 레벨로만 이루어질 수 있다.
이에 따라, 도 11에 도시된 바와 같이, ③의 방향으로 채널이 형성될 수 있다. ③의 채널 외에는 오프 상태일 수 있다. 이에 따라 상기 기억부(232)의 - 단자 방향으로 Vdd 전압이 연결되고, + 단자 방향으로 그라운드 전압이 연결될 수 있다. 이에 따라 상기 기억부(232)의 저항이 증가할 수 있다. 이는 제1 조건이 참이고, 제2 조건이 거짓인 경우, 상기 제1 조건의 참과 상기 제2 조건의 참 간의 관련성이 낮게 학습된다는 것을 의미할 수 있다. 이는 다른 관점에서 망각을 의미할 수 있다.
다시 도 8을 참조하면, 제1 조건 및 제2 조건이 참인 경우, 상기 기억부(232)의 저항이 감소하는 것에 대해서 설명하기로 한다. 제1 조건이 참인 경우, 제1-1 출력 스트림(VFood1)은 하이 레벨을 소정 확률로 포함하여 이루어지고 제1-2 출력 스트림(VFood2)은 로우 레벨을 소정 확률로 포함하여 이루어질 수 있다. 제1-1 출력 스트림(VFood1) 중 하이 레벨의 비율은 제1-2 출력 스트림(VFood2)의 로우 레벨의 비율보다 높을 수 있다. 제2 조건이 참인 경우, 제2-1 출력 스트림(VRing1)은 하이 레벨을 소정 확률로 포함하여 이루어지고 제2-2 출력 스트림(VRing2)은 로우 레벨을 소정 확률로 포함하여 이루어질 수 있다. 제2-1 출력 스트림(VRing1) 중 하이 레벨의 비율은 제2-2 출력 스트림(VRing2)의 로우 레벨의 비율보다 높을 수 있다.
이에 따라, 도 12에 도시된 바와 같이, ④의 방향으로 채널이 형성될 수 있다. ④의 채널 외에는 오프 상태일 수 있다. 이에 따라 상기 기억부(232)의 + 단자 방향으로 Vdd 전압이 연결되고, - 단자 방향으로 그라운드 전압이 연결될 수 있다. 이에 따라 상기 기억부(232)의 저항이 감소할 수 있다. 이는 제1 조건이 참이고, 제2 조건이 참인 경우, 상기 제1 조건의 참과 상기 제2 조건의 참 간의 관련성이 높게 학습된다는 것을 의미할 수 있다.
이상 본 발명의 일 실시 예에 따른 학습 소자의 동작 방법을 설명하였다. 이하 도 13을 참조하여, 본 발명의 일 실시 예에 따른 학습 소자의 시뮬레이션 결과를 설명하기로 한다.
학습 시뮬레이션
도 13은 본 발명의 일 실시 예에 따른 학습 소자의 시뮬레이션 결과를 도시한다.
시뮬레이션을 위하여, 자극 조건으로, 음식이 있는 경우를 제1 조건이 참인 경우, 음식이 없는 경우를 제1 조건이 거짓인 경우, 종소리가 있는 경우를 제2 조건이 참인 경우, 종소리가 없는 경우를 제2 조건이 거짓인 경우로 상정하였다. 또한 제1 및 제2 조건에 따라 침샘이 활성화되는지를 살펴 보았다.
제1 조건이 참인 경우 50Oe의 자기장을 제1 자극 소자(210)의 자기터널접합구조체(100a)에 인가하고, 제1 조건이 거짓인 경우 110Oe의 자기장을 제1 자극 소자(210)의 자기터널접합구조체(100a)에 인가하였다. 같은 방식으로 제2 조건이 참인 경우 50Oe의 자기장을 제2 자극 소자(220)의 자기터널접합구조체(100b)에 인가하고, 제2 조건이 거짓인 경우 110Oe의 자기장을 제2 자극 소자(220)의 자기터널접합구조체(100b)에 인가하였다. 참고로 자기터널접합구조체(100a, 100b)에 인가되는 전류는 50Oe에서 텔레그래픽 스위칭하고, 110Oe에서 평행상태를 가지는 정도로 인가하였다.
참고로, 도 13의 Hfood는 제1 자극 소자(210)의 자기터널접합구조체(100a)에 인가된 자기장의 세기이고, Food는 제1 자극 소자(210)의 자기터널접합구조체(100a)의 제1-1 출력 스트림이고, Hring은 제2 자극 소자(220)의 자기터널접합구조체(100b)에 인가된 자기장의 세기이고, Ring은 제1 자극 소자(220)의 자기터널접합구조체(100b)의 제2-1 출력 스트림이다. 또한, Hsali는 반응 소자(240)의 자기터널접합구조체(100c)에 인가되는 자기장의 세기이고, Salivation는 자기터널접합구조체(100c)의 출력 스트림이다. 또한 Rsynapse는 기억부(232)의 저항을 나타낸다.
먼저, 도 13의 No signal 구간은 음식 조건 및 종소리 조건 모두 거짓인 상태이다. 즉, 음식도 없고, 종소리도 없는 경우이다. 이 경우, 제1 자극 소자(210) 및 제2 자극 소자(220)에 110Oe의 자기장이 인가되었다. 따라서, 제1 자극 소자(210)의 제1-1 출력 스트림은 로우 레벨으로만 구성됨을 확인할 수 있고, 제2 자극 소자(220)의 제2-1 출력 스트림은 로우 레벨으로만 구성됨을 확인할 수 있다. 이 경우, 반응 소자(240)은 반응하지 않을 수 있다. 즉 반응 소자(240)는 로우 레벨의 전압을 출력할 수 있다. 또한 기억부(232)의 저항도 일정하게 유지될 수 있다(도 9 참조).
다음 도 13의 Forget 구간은 음식 조건은 참이고, 종소리 조건은 거짓인 상태이다. 즉 음식은 있으나 종소리는 없는 경우이다. 이 경우, 제1 자극 소자(210)에 50Oe의 자기장이 인가되고, 제2 자극 소자(220)에 110Oe의 자기장이 인가되었다. 따라서, 제1 자극 소자(210)의 제1-1 출력 스트림은 소정의 확률로 하이 레벨을 포함함을 확인할 수 있다. 이와 달리 제2 자극 소자(220)의 제2-2 출력 스트림은 여전히 로우 레벨로만 이루어짐을 확인할 수 있다. 이 경우, 반응 소자(240)는 음식 조건이 참이므로 활성화될 수 있다. 또한 음식 조건이 참임에도 종소리 조건은 거짓이므로 음식 조건의 참과 종소리 조건의 참 사이의 관련성이 낮아질 수 있다. 즉, 기억부(232)의 저항은 증가할 수 있다(도 11 참조).
그 다음 도 13의 Read 구간은 음식 조건은 거짓이고 종소리 조건은 참인 상태이다. 즉, 음식은 없으나 종소리는 있는 경우이다. 이 경우, 제1 자극 소자(210)에 110Oe의 자기장이 인가되고, 제2 자극 소자(220)에 50Oe의 자기장이 인가될 수 있다. 이에 따라, 제1 자극 소자(210)의 제1-1 출력 스트림은 로우 레벨 로만 이루어짐을 확인할 수 있다. 이와 달리, 제2 자극 소자(220)의 제2-2 출력 스트림은 소정의 확률로 하이 레벨을 포함함을 확인할 수 있다. 이 경우, 반응 소자(240)는 비 활성화될 수 있다. 음식 조건이 거짓이고, 음식 조건의 참과 종소리 조건의 참 사이의 관련성이 낮은 상태로 기억부(232)에 학습되어 있기 때문이다. 본 구간에서는 기억부(232)의 저항은 일정하게 유지될 수 있다(도 10 참조).
그 다음 도 13의 Learn 구간은 음식 조건이 참이고, 종소리 조건도 참인 상태이다. 즉, 음식과 종소리 모두 있는 경우이다. 이 경우, 제1 자극 소자(210) 및 제2 자극 소자(220)에 50Oe의 자기장이 인가될 수 있다. 따라서, 제1 자극 소자(210)의 제1-1 출력 스트림과 제2 자극 소자(220)의 제2-1 출력 스트림은 소정의 확률로 하이 레벨을 포함함을 확인할 수 있다. 이 경우, 반응 소자(240)는 음식 조건이 참이므로 활성화될 수 있다. 또한 음식 조건이 참이고 종소리 조건도 참이므로 음식 조건의 참과 종소리 조건의 참 사이의 관련성이 높아질 수 있다. 즉, 기억부(232)의 저항은 낮아질 수 있다(도 12 참조).
그 다음 도 13의 Read 구간은 음식 조건은 거짓이고 종소리 조건은 참인 상태이다. 즉, 음식은 없고, 종소리는 있는 경우이다. 이 경우, 제1 자극 소자(210)에 110Oe의 자기장이 인가되고, 제2 자극 소자(220)에 50Oe의 자기장이 인가될 수 있다. 이에 따라, 제1 자극 소자(210)의 제1-1 출력 스트림은 로우 레벨 로만 이루어짐을 확인할 수 있다. 이와 달리, 제2 자극 소자(220)의 제2-2 출력 스트림은 소정의 확률로 하이 레벨을 포함함을 확인할 수 있다. 이 경우에도 반응 소자(240)는 활성화될 수 있다. 앞서 도 13의 Learn 구간에서 기억부(232)가 음식이 있는 경우와 종소리가 있는 경우의 관련성을 학습하였기 때문에, 상기 반응 소자(240)는 활성화될 수 있는 것이다. 본 구간에서는 기억부(232)의 저항은 일정하게 유지될 수 있다.
그 다음 도 13의 Forget 구간은 음식 조건은 참이고 종소리 조건은 참인 상태이다. 즉 음식은 있고 종소리는 있는 경우이다. 이 경우 기억부(232)는 음식 조건이 참인 조건과 종소리 조건이 참인 조건 사이의 관련성이 낮다는 것을 학습할 수 있다. 즉 기억부(232)의 저항이 증가할 수 있다.
그 다음 도 13의 Read 구간은 음식 조건은 거짓이고 종소리 조건은 참인 상태이다. 앞서 도 13의 Forget 구간에서 기억부(232)가 음식 조건의 참과 종소리 조건의 참의 관련성이 약한 것으로 학습되었기 때문에, 반응 소자(240)는 비 활성화됨을 확인할 수 있다.
상술한 시뮬레이션 결과에 따르면 음식 조건과 종소리 조건 사이에 관련성이 제대로 학습됨을 확인할 수 있다. 즉, 시냅스의 무게가 학습 방향에 따라 조절되는 것을 확인할 수 있다.
이하 본 발명의 일 실시 예에 따른 자기터널접합구조체 기반 학습 소자의 학습 속도 제어를 설명하기로 한다.
학습 속도
도 8에 도시된 바와 같이 기억 소자(230)는 제1 및 제2 조건에 따라, 제1 유지 모드, 제2 유지 모드, 약화 모드 및 강화 모드로 동작할 수 있다. 기억 소자(230)의 동작 확률 비율 {제1 유지 모드 : 제2 유지 모드 : 약화 모드 : 강화 모드}는 {a : b : c : d}로 나타내기로 한다. 또한 제1 자극 소자(210)의 자기터널접합구조체(100a)가 반-평행 상태로 있을 확률을 PAP,food라고 정의하고, 제2 자극 소자(220)의 자기터널접합구조체(100b)가 반-평행 상태로 있을 확률을 PAP,Ring이라고 정의하기로 한다. 반-평행 상태로 있을 확률이 높을수록 각각의 조건이 참인 확률이 높다는 것을 의미한다.
제1 조건이 거짓이고, 제2 조건이 거짓인 경우, 기억부(232)의 동작 비율은 {1:0:0:0}이다. 제1 조건이 거짓이고, 제2 조건이 참인 경우, 기억부(232)의 동작 비율은 {1- PAP,ring:PAP,ring:0:0}이다. 제1 조건이 참이고, 제2 조건이 거짓인 경우, 기억부(232)의 동작 비율은 {1-PAP,food:0:PAP,food:0}이다. 제1 조건이 참이고, 제2 조건이 참인 경우, 기억부(232)의 동작 비율은 {(1-PAP,food)*(1-PAP,ring):(1-PAP,food)*PAP,ring:PAP,food*(1-PAP,ring):PAP,food*PAP,ring}이다.
제1 조건이 참이고, 제2 조건이 참인 경우, 기억부(232)의 동작 비율이 {(1-PAP,food)*(1-PAP,ring):(1-PAP,food)*PAP,ring:PAP,food*(1-PAP,ring):PAP,food*PAP,ring}라는 것은, PAP,food*PAP,ring의 설정에 따라 학습 속도가 제어될 수 있음을 의미한다. PAP,food*PAP,ring의 값이 커질수록 제1 조건과 제2 조건의 관련성이 강화되는 방향으로의 학습 속도가 빨라지는 것이다. 이에 따라 학습 속도의 목표에 따라 PAP,food*PAP,ring이 설정될 수 있다.
또한, 제1 조건이 참이고, 제2 조건이 거짓인 경우, 기억부(232)의 동작 비율이 {1-PAP,food:0:PAP,food:0}라는 것은 PAP,food의 설정에 따라 학습 속도가 제어될 수 있음을 의미한다. PAP,food의 값이 커질수록 제1 조건과 제2 조건으로의 관련성이 약화되는 방향으로의 학습 속도가 빨라지는 것이다. 이에 따라 망각 속도의 목표에 따라 PAP,food가 설정될 수 있다.
학습 속도를 설명함에 있어서, PAP,food과 PAP,ring를 활용하였으나, PAP,food는 앞서 설명한 VFood1에 대응하고, PAP,ring은 앞서 설명한 VRing1에 대응할 수 있다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.

Claims (14)

  1. 로우 레벨과 하이 레벨이 제1 확률로 혼재되어 제1 조건의 참, 거짓을 정의하는 제1 출력 스트림을 출력하는 제1 자기터널접합구조체를 포함하는 제1 자극 소자;
    로우 레벨과 하이 레벨이 제2 확률로 혼재되어 제2 조건의 참, 거짓을 정의하는 제2 출력 스트림을 출력하는 제2 자기터널접합구조체를 포함하는 제2 자극 소자; 및
    상기 제1 출력 스트림과 상기 제2 출력 스트림에 기반하여, 상기 제1 조건과 상기 제2 조건의 관련성을, 학습 저장하는, 기억 소자;를 포함하는 자기터널접합구조체 기반 학습 소자.
  2. 제1 항에 있어서,
    상기 제1 자극 소자는, 상기 제1 자기터널접합구조체에 제1-1 입력 및 제1-2 입력을 인가하는 입력소자를 포함하고,
    상기 제2 자극 소자는, 상기 제2 자기터널접합구조체에 제2-1 입력 및 제2-2 입력을 인가하는 입력소자를 포함하고,
    상기 제1-1 입력 및 상기 제1-2 입력의 조합에 따라 상기 제1 확률이 정의되며,
    상기 제2-1 입력 및 상기 제2-2 입력의 조합에 따라 상기 제2 확률이 정의되는 자기터널접합구조체 기반 학습 소자.
  3. 삭제
  4. 제1 항에 있어서,
    상기 제1 출력 스트림은 상기 제1 확률에 따라 상기 제1 조건이 참인 확률로 정의된 제1-1 출력 스트림과, 상기 제1 확률과 반대 확률로 상기 제1 조건이 참인 확률로 정의된 제1-2 출력 스트림을 포함하고,
    상기 제2 출력 스트림은 상기 제2 확률에 따라 상기 제2 조건이 참인 확률로 정의된 제2-1 출력 스트림과, 상기 제2 확률과 반대 확률로 상기 제2 조건이 거짓인 확률로 정의된 제2-2 출력 스트림을 포함하는 자기터널접합구조체 기반 학습 소자.
  5. 제1 항에 있어서,
    상기 기억 소자가 제1 입력 문턱과 제2 입력 문턱 사이의 외부 입력을 받는 경우, 상기 기억 소자의 전기적인 특성이 유지되고,
    상기 기억 소자가 상기 제1 입력 문턱 보다 작은 경우나 상기 제2 입력 문턱 보다 큰 외부 입력을 받는 경우, 상기 기억 소자의 전기적인 특성이 반대 방향으로 가변 저장되는, 자기터널접합구조체 기반 학습 소자.
  6. 삭제
  7. 제1 항에 있어서,
    상기 기억 소자는 멤리스터(memristor)를 포함하는, 자기터널접합구조체 기반 학습 소자.
  8. 제1 항에 있어서,
    상기 기억 소자는,
    상기 제1 조건의 참, 거짓, 상기 제2 조건의 참, 거짓의 조합에 따라 미리 정해진 모드에 따라 상기 제1 조건 및 상기 제2 조건의 관련성을 학습 저장하는, 자기터널접합구조체 기반 학습 소자.
  9. 제8 항에 있어서,
    상기 미리 정해진 모드는, 상기 제1 조건의 참과 상기 제2 조건의 참 간의 관련성이 강화되는 관련성 강화 모드, 상기 제1 조건의 참과 상기 제2 조건의 참 간의 관련성이 약화되는 관련성 약화 모드 및 상기 제1 조건의 참과 상기 제2 조건의 참 간의 관련성이 유지되는 관련성 유지 모드를 포함하는, 자기터널접합구조체 기반 학습 소자.
  10. 제1 항에 있어서,
    상기 제1 조건이 거짓인 경우, 상기 제1 확률에 따른 하이 레벨의 확률은 0이고
    상기 제2 조건이 거짓인 경우, 상기 제2 확률에 따른 하이 레벨의 확률은 0인, 자기터널접합구조체 기반 학습 소자.
  11. 제1 항에 있어서,
    상기 제1 조건이 참인 경우, 상기 제1 확률에 따른 하이 레벨의 확률은 학습 속도의 목표에 따라 설정되고,
    상기 제2 조건이 참인 경우, 상기 제2 확률에 따른 하이 레벨의 확률은 상기 학습 속도의 목표에 따라 설정되는, 자기터널접합구조체 기반 학습 소자.
  12. 제1 항에 있어서,
    상기 제1 조건이 참인 경우, 무조건적으로 활성화되는 반응 소자를 더 포함하는, 자기터널접합구조체 기반 학습 소자.
  13. 제12 항에 있어서,
    상기 반응 소자는, 상기 제1 조건이 거짓이고 상기 제2 조건이 참인 경우에, 상기 학습 소자에 기(pre) 학습 저장된 상기 제1 조건과 상기 제2 조건의 관련성에 따라 활성화되는, 자기터널접합구조체 기반 학습 소자.
  14. 제12 항에 있어서,
    상기 제1 자극 소자의 출력과 상기 학습 소자의 출력을 비교하는 비교기를 더 포함하며,
    상기 비교기는, 상기 제1 자극 소자의 출력이 상기 반응 소자를 비 활성화시키더라도, 상기 학습 소자의 출력이 상기 반응 소자를 활성화시키는 경우, 상기 반응 소자에 활성화 신호를 출력하는 자기터널접합구조체 기반 학습 소자.
KR1020190006403A 2019-01-17 2019-01-17 자기터널접합구조체 기반 학습 소자 KR102259558B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190006403A KR102259558B1 (ko) 2019-01-17 2019-01-17 자기터널접합구조체 기반 학습 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190006403A KR102259558B1 (ko) 2019-01-17 2019-01-17 자기터널접합구조체 기반 학습 소자

Publications (2)

Publication Number Publication Date
KR20200089543A KR20200089543A (ko) 2020-07-27
KR102259558B1 true KR102259558B1 (ko) 2021-06-02

Family

ID=71894045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190006403A KR102259558B1 (ko) 2019-01-17 2019-01-17 자기터널접합구조체 기반 학습 소자

Country Status (1)

Country Link
KR (1) KR102259558B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100952919B1 (ko) * 2008-05-26 2010-04-16 부산대학교 산학협력단 수직 자화 터널 접합을 이용한 고용량 엠램
US8964458B2 (en) * 2012-04-13 2015-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Differential MRAM structure with relatively reversed magnetic tunnel junction elements enabling writing using same polarity current
KR102287756B1 (ko) * 2017-04-13 2021-08-09 삼성전자주식회사 자기 저항 메모리 장치, 자기 저항 메모리 시스템 및 자기 저항 메모리 장치의 동작방법

Also Published As

Publication number Publication date
KR20200089543A (ko) 2020-07-27

Similar Documents

Publication Publication Date Title
US9864950B2 (en) Compact implementation of neuron and synapse with spin switches
US20160020766A1 (en) Non-volatile boolean logic operation circuit and operation method thereof
US20090292661A1 (en) Compact Circuits and Adaptation Techniques for Implementing Adaptive Neurons and Synapses with Spike Timing Dependent Plasticity (STDP).
KR100682967B1 (ko) 자기터널접합 셀을 이용한 배타적 논리합 논리회로 및 상기논리회로의 구동 방법
JP7216436B2 (ja) ニューラルネットワーク回路装置
US9306151B2 (en) Threshold gate and threshold logic array
US8203871B2 (en) Reconfigurable magnetic logic device using spin torque
Wang et al. Memristor-based synapse design and training scheme for neuromorphic computing architecture
US10177769B2 (en) Magnetoelectric computational devices
US11640524B1 (en) General purpose neural processor
US20190130954A1 (en) Probabilistic switching device
US9099179B2 (en) Thermodynamic bit formed of two memristors
Bhattacharya et al. Low-power (1T1N) skyrmionic synapses for spiking neuromorphic systems
Li et al. Emerging neuromorphic computing paradigms exploring magnetic skyrmions
WO2014036510A1 (en) Non-volatile spin switch
KR102259558B1 (ko) 자기터널접합구조체 기반 학습 소자
KR102499691B1 (ko) 단일 게이트의 피드백 전계효과 전자소자를 이용하는 축적 및 발화 뉴런회로
Suh et al. Neural coding using telegraphic switching of magnetic tunnel junction
JP2022020561A (ja) プロセシング装置、及びそれを含む電子システム
Guillemenet et al. On the Use of Magnetic RAMs in Field‐Programmable Gate Arrays
KR102279577B1 (ko) 신경망 모사 소자 및 신경망 모사 학습 시스템
Sharad et al. Ultra-low power neuromorphic computing with spin-torque devices
JP2021121876A (ja) 積和演算装置及び積和演算方法
US10879906B2 (en) Quantum phase slip junction based adiabatic logic circuits and applications of same
CN110175674B (zh) 自旋电子类脑信息处理芯片

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant