JP7216436B2 - ニューラルネットワーク回路装置 - Google Patents
ニューラルネットワーク回路装置 Download PDFInfo
- Publication number
- JP7216436B2 JP7216436B2 JP2020509364A JP2020509364A JP7216436B2 JP 7216436 B2 JP7216436 B2 JP 7216436B2 JP 2020509364 A JP2020509364 A JP 2020509364A JP 2020509364 A JP2020509364 A JP 2020509364A JP 7216436 B2 JP7216436 B2 JP 7216436B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- spike
- post
- neural network
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013528 artificial neural network Methods 0.000 title claims description 38
- 230000005415 magnetization Effects 0.000 claims description 81
- 210000000225 synapse Anatomy 0.000 claims description 78
- 210000002569 neuron Anatomy 0.000 claims description 49
- 239000003990 capacitor Substances 0.000 claims description 32
- 230000000946 synaptic effect Effects 0.000 claims description 26
- 230000005291 magnetic effect Effects 0.000 claims description 17
- 230000015654 memory Effects 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 14
- 230000008878 coupling Effects 0.000 description 15
- 238000010168 coupling process Methods 0.000 description 15
- 238000005859 coupling reaction Methods 0.000 description 15
- 230000008859 change Effects 0.000 description 14
- 230000001149 cognitive effect Effects 0.000 description 11
- 241000656145 Thyrsites atun Species 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000009471 action Effects 0.000 description 4
- 101150005648 polB gene Proteins 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000002885 antiferromagnetic material Substances 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000003956 synaptic plasticity Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
- G06N3/088—Non-supervised learning, e.g. competitive learning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
- G11C14/0081—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
- G11C14/0036—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Molecular Biology (AREA)
- Biophysics (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
図1において、第1実施形態に係るニューラルネットワーク回路装置10は、複数のシナプス回路11がマトリクス状に配列されて設けられている。各シナプス回路11は、荷重記憶部14と、選択部15とをそれぞれ有している。シナプス回路11の各列16には、その列方向(図1の上下方向)の端部にニューロン回路17がそれぞれ設けられている。ニューロン回路17は、本体部18とビット線ドライバ19とを有している。
第2実施形態は、シナプス回路の結合荷重を電流の大小で表現したものである。なお、以下に説明する他は、第1実施形態と同様であり、同一の部材には同じ符号を付して、その詳細な説明を省略する。
11 シナプス回路
14、14A、14B、14C 荷重記憶部
17 ニューロン回路
18 本体部
21、22 インバータ
23~25、32、34、41、42、52、53、65 MOSトランジスタ
31、33、51、57 MTJ素子
36 コンデンサ
43 パルス発生器
55 遅延回路
67 キャパシタ
67a、67b 電極
68 MOSトランジスタ
71 電源
BL ビット線
BLB ビット線
CG 制御ゲート
FG フローティングゲート
Claims (11)
- シナプス結合荷重を記憶する複数のシナプス回路と、前記複数のシナプス回路に接続されたニューロン回路とを備えたニューラルネットワーク回路装置において、
前記複数のシナプス回路は、
不揮発的にシナプス結合荷重を記憶し、入力信号に応答して、記憶しているシナプス結合荷重に基づいた大きさの電圧信号を出力し、
前記ニューロン回路は、
フローティングゲートと、このフローティングゲートに容量結合し、前記複数のシナプス回路からの前記電圧信号がそれぞれ入力される複数の制御ゲートとを有するニューロン用MOSトランジスタと、
前記ニューロン用MOSトランジスタのオンまたはオフにより、パルス信号を出力するパルス発生器と
を有する
ことを特徴とするニューラルネットワーク回路装置。 - 前記複数のシナプス回路は、2値または多値のシナプス結合荷重を記憶することを特徴とする請求項1に記載のニューラルネットワーク回路装置。
- 前記複数のシナプス回路は、シナプス結合荷重に基づいた磁化状態とされる磁気トンネル接合素子を有し、前記磁気トンネル接合素子の磁化状態によりシナプス結合荷重を不揮発的に記憶することを特徴とする請求項1または2に記載のニューラルネットワーク回路装置。
- 前記複数のシナプス回路は、クロスカップルされ、それぞれが直列接続されたインバータ用MOSトランジスタと磁気トンネル接合素子とからなる一対のインバータと、
記憶するシナプス結合荷重に基づいた書き込み電流を前記一対のインバータの前記磁気トンネル接合素子にそれぞれ流すことにより、前記磁気トンネル接合素子を互いに異なる磁化状態にする書き込み部と、
入力信号に応答して、前記一対のインバータを作動させ、一方のインバータの出力端のから前記電圧信号を出力させる読み出し部と
を有することを特徴とする請求項1または2に記載のニューラルネットワーク回路装置。 - 前記複数のシナプス回路は、前記一方のインバータの出力端がコンデンサを介して前記制御ゲートに接続されていることを特徴とする請求項4に記載のニューラルネットワーク回路装置。
- 前記読み出し部は、前記電圧信号を出力するタイミングで、電源線と、前記磁気トンネル接合素子同士の接続ノードとを接続するパワーゲーティング用MOSトランジスタであることを特徴とする請求項5に記載のニューラルネットワーク回路装置。
- 前記一対のインバータの入力端にそれぞれ接続され、相互の電位差の正負が反転する一対のビット線を有し、
前記書き込み部は、前記ビット線と前記一対のインバータの各入力端との間にそれぞれ接続され、記憶するシナプス結合荷重に基づくタイミングでオン、オフされる一対のトランスファゲートを有する
ことを特徴とする請求項4ないし6のいずれか1項に記載のニューラルネットワーク回路装置。 - シナプス結合荷重を記憶する複数のシナプス回路と、前記複数のシナプス回路に接続されたニューロン回路とを備えたニューラルネットワーク回路装置において、
前記ニューロン回路は、
一方の電極が接地されたキャパシタと、
前記キャパシタの他方の電極と電源との間に接続された負荷と、
前記他方の電極の電位に基づきパルス信号を発生させるパルス発生器と
を有し、
前記複数のシナプス回路は、
クロスカップルされ、それぞれが直列接続されたインバータ用MOSトランジスタと磁気トンネル接合素子とからなる一対のインバータと、
記憶するシナプス結合荷重に基づいた書き込み電流を、前記一対のインバータの前記磁気トンネル接合素子にそれぞれ流すことにより、前記磁気トンネル接合素子を互いに異なる磁化状態にする書き込み部と、
入力信号に応答して、前記一対のインバータを作動させ、一方のインバータの前記インバータ用MOSトランジスタを介して、前記キャパシタの前記他方の電極を放電させる電流を流す読み出し部と
を有する
ことを特徴とするニューラルネットワーク回路装置。 - シナプス結合荷重を不揮発的に記憶する複数のシナプス回路と、前記複数のシナプス回路に接続されたニューロン回路とを備えたニューラルネットワーク回路装置において、
前記複数のシナプス回路は、
入力信号に応答して、記憶しているシナプス結合荷重に基づいた大きさの電圧が一端に入力されるコンデンサを有し、
前記ニューロン回路は、
フローティングゲートと、このフローティングゲートに容量結合し、前記複数のシナプス回路の前記コンデンサの他端がそれぞれ接続されて電圧信号が入力される複数の制御ゲートとを有するニューロン用MOSトランジスタと、
前記ニューロン用MOSトランジスタのオンまたはオフにより、パルス信号を出力するパルス発生器と
を有する
ことを特徴とするニューラルネットワーク回路装置。 - 前記ニューロン回路は、前記パルス信号としてパルス幅の異なる2種類のポストスパイクパルスを前記複数のシナプス回路に出力し、
前記複数のシナプス回路は、前段の入力回路からのパルス幅の異なる2種類のプレスパイクパルスと前記2種類のポストスパイクパルスとのタイミングに基づき、結合荷重を記憶するための選択信号を発生する
ことを特徴とする請求項1ないし9のいずれか1項に記載のニューラルネットワーク回路装置。 - 前記ニューロン回路は、前記パルス信号を第1ポストスパイクパルスとして出力するとともに、パルス幅が前記第1ポストスパイクパルスよりも大きい第2ポストスパイクパルスを前記第1ポストスパイクパルスの出力時から出力し、
前記複数のシナプス回路は、
選択信号に応答して荷重を記憶する荷重記憶と、
前記第1ポストスパイクパルス及び前記第2ポストスパイクパルスが入力されるとともに、前段の入力回路からの第1プレスパイクパルス及びパルス幅が前記第1プレスパイクパルスよりも大きく、前記第1プレスパイクパルスの出力時より出力される第2プレスパイクパルスが入力され、前記第1ポストスパイクパルスと前記第2プレスパイクパルスとが同時に入力されたとき及び前記第2ポストスパイクパルスと前記第1プレスパイクパルスとが同時に入力されたときに、前記選択信号を出力する選択部と
を有する
ことを特徴とする請求項1ないし9のいずれか1項に記載のニューラルネットワーク回路装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018070165 | 2018-03-30 | ||
JP2018070165 | 2018-03-30 | ||
PCT/JP2019/014353 WO2019189895A1 (ja) | 2018-03-30 | 2019-03-29 | ニューラルネットワーク回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019189895A1 JPWO2019189895A1 (ja) | 2021-07-15 |
JP7216436B2 true JP7216436B2 (ja) | 2023-02-01 |
Family
ID=68058218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020509364A Active JP7216436B2 (ja) | 2018-03-30 | 2019-03-29 | ニューラルネットワーク回路装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11829863B2 (ja) |
JP (1) | JP7216436B2 (ja) |
WO (1) | WO2019189895A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220075366A (ko) * | 2019-10-02 | 2022-06-08 | 도호쿠 다이가쿠 | 시냅스 회로의 구동 방법 |
CN113646912B (zh) * | 2020-02-27 | 2024-02-27 | Tdk株式会社 | 运算电路及神经形态器件 |
JP6841393B1 (ja) * | 2020-02-27 | 2021-03-10 | Tdk株式会社 | 演算回路及びニューロモーフィックデバイス |
KR102507770B1 (ko) * | 2020-08-26 | 2023-03-07 | 국민대학교산학협력단 | 시냅스 및 시냅스 어레이와, 이를 이용한 컴퓨팅 시스템 및 그 구동 방법 |
KR102390388B1 (ko) * | 2021-03-29 | 2022-04-25 | 한국과학기술연구원 | 뉴로모픽 장치 |
US11647684B2 (en) * | 2021-03-30 | 2023-05-09 | International Business Machines Corporation | Nonvolatile tunable capacitive processing unit |
US20240126616A1 (en) * | 2021-06-18 | 2024-04-18 | Tohoku University | Computation processing device |
CN117829224B (zh) * | 2024-03-05 | 2024-05-28 | 南京大学 | 一种基于复合介质栅结构的仿生神经网络电路系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001196920A (ja) | 2000-01-07 | 2001-07-19 | Nippon Telegr & Teleph Corp <Ntt> | 関数機能構成データ保持方法及びその方法を用いた集積回路 |
JP2010146514A (ja) | 2008-12-22 | 2010-07-01 | Sharp Corp | 情報処理装置及びこれを用いたニューラルネットワーク回路 |
WO2015041305A1 (ja) | 2013-09-20 | 2015-03-26 | 国立大学法人東北大学 | メモリセル及び記憶装置 |
JP7161942B2 (ja) | 2019-01-16 | 2022-10-27 | ユニマテック株式会社 | フェノチアジン誘導体を含有するカルボキシル基含有アクリルゴム組成物 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2595051B2 (ja) * | 1988-07-01 | 1997-03-26 | 株式会社日立製作所 | 半導体集積回路 |
US5336937A (en) * | 1992-08-28 | 1994-08-09 | State University Of New York | Programmable analog synapse and neural networks incorporating same |
JP3438241B2 (ja) * | 1992-10-29 | 2003-08-18 | 直 柴田 | 半導体神経回路装置 |
JP3289749B2 (ja) * | 1993-12-02 | 2002-06-10 | 直 柴田 | 半導体集積回路 |
KR102230784B1 (ko) * | 2013-05-30 | 2021-03-23 | 삼성전자주식회사 | Stdp 동작을 위한 시냅스 회로 및 시냅스 회로를 포함하는 뉴로모픽 시스템 |
US9418333B2 (en) * | 2013-06-10 | 2016-08-16 | Samsung Electronics Co., Ltd. | Synapse array, pulse shaper circuit and neuromorphic system |
JP6602279B2 (ja) * | 2016-09-20 | 2019-11-06 | 株式会社東芝 | メムキャパシタ、ニューロ素子およびニューラルネットワーク装置 |
-
2019
- 2019-03-29 JP JP2020509364A patent/JP7216436B2/ja active Active
- 2019-03-29 WO PCT/JP2019/014353 patent/WO2019189895A1/ja active Application Filing
- 2019-03-29 US US17/043,203 patent/US11829863B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001196920A (ja) | 2000-01-07 | 2001-07-19 | Nippon Telegr & Teleph Corp <Ntt> | 関数機能構成データ保持方法及びその方法を用いた集積回路 |
JP2010146514A (ja) | 2008-12-22 | 2010-07-01 | Sharp Corp | 情報処理装置及びこれを用いたニューラルネットワーク回路 |
WO2015041305A1 (ja) | 2013-09-20 | 2015-03-26 | 国立大学法人東北大学 | メモリセル及び記憶装置 |
JP7161942B2 (ja) | 2019-01-16 | 2022-10-27 | ユニマテック株式会社 | フェノチアジン誘導体を含有するカルボキシル基含有アクリルゴム組成物 |
Non-Patent Citations (1)
Title |
---|
FLAK,Jacek,"CNN Cell with Memcapacitive Synapses and Threshold Control Circuit",2012 13th International Workshop on Cellular Nanoscale Networks and their Applications,IEEE,2012年10月18日,http://ieeexplore.ieee.org/document/6331414 |
Also Published As
Publication number | Publication date |
---|---|
US11829863B2 (en) | 2023-11-28 |
WO2019189895A1 (ja) | 2019-10-03 |
JPWO2019189895A1 (ja) | 2021-07-15 |
US20220198247A1 (en) | 2022-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7216436B2 (ja) | ニューラルネットワーク回路装置 | |
US10388350B2 (en) | Memory system, semiconductor storage device, and signal processing system | |
US7221600B2 (en) | Arithmetic circuit integrated with a variable resistance memory element | |
US9847132B1 (en) | Ternary content addressable memories | |
CN112133339B (zh) | 基于铁电晶体管的存内按位逻辑计算电路结构 | |
CN104835519B (zh) | 存储器电路及相关方法 | |
EP3136398B1 (en) | Ternary content addressable memory (tcam) with programmable resistive elements | |
US9053782B2 (en) | Memory cell with volatile and non-volatile storage | |
JP2004103104A (ja) | 薄膜磁性体記憶装置 | |
US20090323396A1 (en) | Semiconductor memory device | |
TWI635488B (zh) | 存儲器單元和存儲裝置 | |
US9368208B1 (en) | Non-volatile latch using magneto-electric and ferro-electric tunnel junctions | |
US20190325933A1 (en) | Resistive memory device having memory cell array and system including the same | |
JPH02310666A (ja) | 半導体神経回路装置 | |
US9576661B2 (en) | Systems and methods for SRAM with backup non-volatile memory that includes MTJ resistive elements | |
US20200303003A1 (en) | Multiplier-accumulator | |
US20170076773A1 (en) | Nonvolatile semiconductor memory | |
CN112270409B (zh) | 一种基于霍尔条的无监督学习突触单元电路 | |
US20170069380A1 (en) | Memory device | |
US20230013081A1 (en) | Driving method of synapse circuit | |
US9653163B2 (en) | Memory cell with non-volatile data storage | |
US9691499B1 (en) | Semiconductor memory device | |
JP7114097B2 (ja) | 抵抗変化型メモリ装置の読み出し回路及びその読み出し方法 | |
JP6288643B2 (ja) | 不揮発性ラッチ回路 | |
US7894251B2 (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A5211 Effective date: 20200727 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7216436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |