JP2595051B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2595051B2 JP2595051B2 JP63162513A JP16251388A JP2595051B2 JP 2595051 B2 JP2595051 B2 JP 2595051B2 JP 63162513 A JP63162513 A JP 63162513A JP 16251388 A JP16251388 A JP 16251388A JP 2595051 B2 JP2595051 B2 JP 2595051B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor integrated
- current source
- integrated circuit
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Neurology (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computational Linguistics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路に関し、特に神経回路網モ
デルをモノリシツクICで形成するために好適な半導体集
積回路に関する。
デルをモノリシツクICで形成するために好適な半導体集
積回路に関する。
神経細胞は、細胞体，樹状突起および神経繊維よりな
る。このうちの細胞体は、その内部電位が上昇しある閾
値を越えると、パルス状の電圧出力を発生する。このパ
ルス電圧は神経繊維を伝達して神経の未端部まで到達す
る。その神経未端部は、別の神経細胞の樹状突起またた
細胞体に接触している。この接触点をシナブスと呼ぶ。
神経細胞相互間の情報の伝達は、このシナプスを介して
行なわれる。シナプスには、相手側の神経細胞の細胞体
の内部電位を上昇させる性質を持つシナプス（以下、興
奮性シナプスと表わす）と、相手側の神経細胞の細胞体
の内部電位を下降させる性質を持つシナプス（以下、抑
制性シナプスと表わす）の２種類がある。１個の神経細
胞には複数のシナプスが接続されており、１個の興奮性
シナプスにパルスが到達すると、それにより内部電位が
一定の時定数で立ち上つた後、ゆるやかに下降する。１
つのシナプスに連続して到達すると、それらの電位が順
次加算され、時間的な加算がなされる。その場合、パル
スが到達するのが、興奮性シナプスか抑制性シナプスか
によつて、正または負の加重係数が割り当てられるの
で、内部電位と値は全入力の代数的加算和となり、この
値が閾値を越えると、この神経細胞はパルス状出力を発
生する。
る。このうちの細胞体は、その内部電位が上昇しある閾
値を越えると、パルス状の電圧出力を発生する。このパ
ルス電圧は神経繊維を伝達して神経の未端部まで到達す
る。その神経未端部は、別の神経細胞の樹状突起またた
細胞体に接触している。この接触点をシナブスと呼ぶ。
神経細胞相互間の情報の伝達は、このシナプスを介して
行なわれる。シナプスには、相手側の神経細胞の細胞体
の内部電位を上昇させる性質を持つシナプス（以下、興
奮性シナプスと表わす）と、相手側の神経細胞の細胞体
の内部電位を下降させる性質を持つシナプス（以下、抑
制性シナプスと表わす）の２種類がある。１個の神経細
胞には複数のシナプスが接続されており、１個の興奮性
シナプスにパルスが到達すると、それにより内部電位が
一定の時定数で立ち上つた後、ゆるやかに下降する。１
つのシナプスに連続して到達すると、それらの電位が順
次加算され、時間的な加算がなされる。その場合、パル
スが到達するのが、興奮性シナプスか抑制性シナプスか
によつて、正または負の加重係数が割り当てられるの
で、内部電位と値は全入力の代数的加算和となり、この
値が閾値を越えると、この神経細胞はパルス状出力を発
生する。
人間等の脳内で行われている情報処理は、このような
神経細胞を単位として構成されるネツトワークにより行
われる。従来より、この脳内の情報処理のアルゴリズム
を解明するために、神経回路網をハードウエアやソフト
ウエアによりモデル化し、種々の情報処理を行わせる研
究が行われている。
神経細胞を単位として構成されるネツトワークにより行
われる。従来より、この脳内の情報処理のアルゴリズム
を解明するために、神経回路網をハードウエアやソフト
ウエアによりモデル化し、種々の情報処理を行わせる研
究が行われている。
一方、最近では、半導体集積回路の進歩に伴つて、半
導体チツプ上にこの神経回路網モデルを実現するための
研究が盛んに行われている。例えば、日経エレクトロニ
クス（1987年１月26日号、P159〜P170）「ニユーロコン
ピユータの研究・開発」等に詳述されている。上述のニ
ユーロコンピユータとは、人間の脳の動作を模倣した並
列処理に向くコンピユータのことである。すなわち、こ
れは神経回路網の特徴の１つである並列処理機能を活用
して、パターン認識や組み合わせ問題等の高速処理を図
つている。
導体チツプ上にこの神経回路網モデルを実現するための
研究が盛んに行われている。例えば、日経エレクトロニ
クス（1987年１月26日号、P159〜P170）「ニユーロコン
ピユータの研究・開発」等に詳述されている。上述のニ
ユーロコンピユータとは、人間の脳の動作を模倣した並
列処理に向くコンピユータのことである。すなわち、こ
れは神経回路網の特徴の１つである並列処理機能を活用
して、パターン認識や組み合わせ問題等の高速処理を図
つている。
第６図は、ニユーロンのシンボル図と、ニユーロンの
入出力関係を表わす図である。
入出力関係を表わす図である。
一般に神経回路網モデルは、第６図（ａ）に示すよう
な多入力し出力の素子（以下、ニユーロンと呼ぶ）によ
り構成されている。ニユーロンの各入力端子には、他の
ニユーロンからの出力値が与えられるが、その際に、そ
の接続部分（以下、シナプスと記す）の働きによつて、
その入力は一定の結合係数が掛けられて神経細胞体（以
下、セルと記す）１に与えられる。第６図（ａ）は、こ
のニユーロンのシンボルを示しており、正の結合係数を
持つ興奮性シナプス21と、負の結合係数を持つ抑制性シ
ナプス22の２種類のシナプスが示されている。
な多入力し出力の素子（以下、ニユーロンと呼ぶ）によ
り構成されている。ニユーロンの各入力端子には、他の
ニユーロンからの出力値が与えられるが、その際に、そ
の接続部分（以下、シナプスと記す）の働きによつて、
その入力は一定の結合係数が掛けられて神経細胞体（以
下、セルと記す）１に与えられる。第６図（ａ）は、こ
のニユーロンのシンボルを示しており、正の結合係数を
持つ興奮性シナプス21と、負の結合係数を持つ抑制性シ
ナプス22の２種類のシナプスが示されている。
前述のように、ニユーロンの入出力関係は、一定の時
定数で立ち上がる電圧の代数的加重和で表わされる。す
なわち、第６図（ｂ）に示すように出力OUTは全ての入
力（P1,P2,…Pi,…Pn）とその各々の入力端にあるシナ
プスの結合係数（W1,W2,…Wi,…Wn）を掛けたものの総
和 の関数となる。
定数で立ち上がる電圧の代数的加重和で表わされる。す
なわち、第６図（ｂ）に示すように出力OUTは全ての入
力（P1,P2,…Pi,…Pn）とその各々の入力端にあるシナ
プスの結合係数（W1,W2,…Wi,…Wn）を掛けたものの総
和 の関数となる。
複数のニユーロンを互いに結合させて、各々のシナプ
スの持つ結合係数を適切に選ぶと、その回路網は、意味
のある情報処理を行うことができる。
スの持つ結合係数を適切に選ぶと、その回路網は、意味
のある情報処理を行うことができる。
この神経回路網モデルを、電気的回路を用いて表わし
たものの例として、ホツプフイールド（Hopfield）のモ
デルがある。このモデルでは、結合係数を表現するもの
として抵抗が使用され、第６図（ｂ）に類似した入出力
関係を表わすものとしてゲート回路が使用されている。
たものの例として、ホツプフイールド（Hopfield）のモ
デルがある。このモデルでは、結合係数を表現するもの
として抵抗が使用され、第６図（ｂ）に類似した入出力
関係を表わすものとしてゲート回路が使用されている。
第５図は、従来のHopfieldのモデルを表わす図であ
る。
る。
これは、米国特許第4660166号に記載されているモデ
ル図であつて、図中、黒角印は、その点で交差する２つ
の線間の結合係数を表わす抵抗を示しており、ゲート印
およびインバータのゲート印は、各々、興奮性および抑
制性の集合入力と出力を示している。第５図では、３つ
のニユーロンに対する各入力結合係数と正負各出力の接
続先が示される。
ル図であつて、図中、黒角印は、その点で交差する２つ
の線間の結合係数を表わす抵抗を示しており、ゲート印
およびインバータのゲート印は、各々、興奮性および抑
制性の集合入力と出力を示している。第５図では、３つ
のニユーロンに対する各入力結合係数と正負各出力の接
続先が示される。
一般に、神経回路網モデルでは、おらかじめ決められ
たアルゴリズムに従つて、シナプス結合係数を変化させ
てゆくと、各々のシナプス結合係数はある値に収束して
ゆく場合がある。このような作業は一般に、「学習」と
呼ばれている。
たアルゴリズムに従つて、シナプス結合係数を変化させ
てゆくと、各々のシナプス結合係数はある値に収束して
ゆく場合がある。このような作業は一般に、「学習」と
呼ばれている。
この学習のアルゴリズムには、いくつかの方法が提案
されているが、いづれの場合においても、シナプス結合
係数の変更することが必要とされる。
されているが、いづれの場合においても、シナプス結合
係数の変更することが必要とされる。
上記従来技術では、シナプス結合係数は抵抗によつて
表現されており、一度製造された回路のシナプス結合係
数の修正は、抵抗値を変更する必要があるため、ICのレ
イアウトから全てやり直しを行わなければならず、学習
内容の変更は困難であつた。
表現されており、一度製造された回路のシナプス結合係
数の修正は、抵抗値を変更する必要があるため、ICのレ
イアウトから全てやり直しを行わなければならず、学習
内容の変更は困難であつた。
本発明の第１の目的は、このような従来の問題点を解
決し、必要に応じてシナプス結合係数を変更することが
簡単に行うことができ、モノリシツクICに適合したニユ
ーロン回路を実現できる半導体集積回路を提供すること
にある。
決し、必要に応じてシナプス結合係数を変更することが
簡単に行うことができ、モノリシツクICに適合したニユ
ーロン回路を実現できる半導体集積回路を提供すること
にある。
一方、神経回路モデルの学習動作においては、１つの
ニユーロンに接続されるシナプス結合係数の総和が一
定、あるいはその２乗和が一定といつた拘束条件をつけ
ると、学習結果が向上する場合があることが、計算機シ
ミユレーシヨンを用いた研究では知られている。
ニユーロンに接続されるシナプス結合係数の総和が一
定、あるいはその２乗和が一定といつた拘束条件をつけ
ると、学習結果が向上する場合があることが、計算機シ
ミユレーシヨンを用いた研究では知られている。
上記従来の技術においては、このような効果について
全く考慮されていなかつた。
全く考慮されていなかつた。
本発明の第２の目的は、１つのニユーロンに接続され
るシナプス結合係数の総和が、必然的に一定となるよう
なシナプス回路の構成を提供することにある。
るシナプス結合係数の総和が、必然的に一定となるよう
なシナプス回路の構成を提供することにある。
本発明の半導体集積回路は、半導体集積回路上に神経
回路網モデルを構成した電気的回路において、１出力端
子と２入力端子を備えた差動増幅器と、該差動増幅器の
非反転入力端子に接続される興奮性シナプス回路と、該
差動増幅器の反転入力端子に接続される抑制性シナプス
回路とを有し、該興奮性および抑制性シナプス回路は、
各々複数個の電流スイツチと、該電流スイツチに流れる
電流を決める、該電流スイツチと同数の定電流源回路
と、該電流スイツチのすべてに接続される１個の負荷抵
抗とを具備し、該電流スイツチを開閉する端子を入力端
子とし、これらの入力端子には、外部からの入力又は他
神経回路出力が接続され、該電流源回路は、その電流値
が外部より別に与えられる電圧によつて増減できる回路
とし、その電流値を増減する電圧値を、各シナプス係数
に対応させた点に特徴がある。
回路網モデルを構成した電気的回路において、１出力端
子と２入力端子を備えた差動増幅器と、該差動増幅器の
非反転入力端子に接続される興奮性シナプス回路と、該
差動増幅器の反転入力端子に接続される抑制性シナプス
回路とを有し、該興奮性および抑制性シナプス回路は、
各々複数個の電流スイツチと、該電流スイツチに流れる
電流を決める、該電流スイツチと同数の定電流源回路
と、該電流スイツチのすべてに接続される１個の負荷抵
抗とを具備し、該電流スイツチを開閉する端子を入力端
子とし、これらの入力端子には、外部からの入力又は他
神経回路出力が接続され、該電流源回路は、その電流値
が外部より別に与えられる電圧によつて増減できる回路
とし、その電流値を増減する電圧値を、各シナプス係数
に対応させた点に特徴がある。
また、上記の構成に加え、シナプス回路内のすべての
定電流源回路が流そうとする全電流を、別にもうけたも
う１つの定電流源回路によつて一定としている点に別の
特徴がある。
定電流源回路が流そうとする全電流を、別にもうけたも
う１つの定電流源回路によつて一定としている点に別の
特徴がある。
本発明においては、１つのシナプスは１つの電流スイ
ツチと１つの電流源回路で表現され、各電流源回路によ
り電流スイツチ内に流れる電流値が、１つのシナプス結
合係数に対応し、この電流値は外部から制御できるよう
になつている。このため、シナプス結合係数は外部から
与える電圧等によつて簡単に変更できるようになる。
ツチと１つの電流源回路で表現され、各電流源回路によ
り電流スイツチ内に流れる電流値が、１つのシナプス結
合係数に対応し、この電流値は外部から制御できるよう
になつている。このため、シナプス結合係数は外部から
与える電圧等によつて簡単に変更できるようになる。
また、シナプス結合係数を与えるすべての定電流源の
トータルの電流値は、別にもうけたもう１つの定電流源
によつて一定とされているので、外部電圧によりいくつ
かの電流値を増やそうとすると、別の定電流源の電流は
必然的に減少する。各定電流源の電流は、シナプス結合
係数を表現するもので、本発明においては、シナプス結
合係数の総和が一定であるという拘束条件が付加されて
いることになる。
トータルの電流値は、別にもうけたもう１つの定電流源
によつて一定とされているので、外部電圧によりいくつ
かの電流値を増やそうとすると、別の定電流源の電流は
必然的に減少する。各定電流源の電流は、シナプス結合
係数を表現するもので、本発明においては、シナプス結
合係数の総和が一定であるという拘束条件が付加されて
いることになる。
以下、本発明の実施例を、図面により詳細に説明す
る。
る。
第１図は、本発明の一実施例を示す半導体集積回路
（ニユーロン）の構成図である。
（ニユーロン）の構成図である。
第１図（ａ）において、２−1,2−２はそれぞれｎコ
のシナプスを含むシナプス回路で、差動増幅器11の＋側
（非反転入力端子）に接続された回路２−１は、興奮性
シナプス回路、−側（反転入力端子）に接続された回路
２−２は、抑制性シナプス回路である。また、第１
（ｂ）図は、第１（ａ）図をシンボル図で表現した図で
ある。１つのシナプス回路２内に設けられたP1〜Pn,
P1′〜Pn′はそれぞれ外部からの入力又は他のニユーロ
ン出力が接続される入力端子である。ここでP1〜PnはW1
〜Wnの結合係数をもつ興奮性シナプスを介した入力端
子、P1′〜Pn′はW1′〜Wn′の結合係数をもつ抑制性シ
ナプスを介した入力端子を意味する。
のシナプスを含むシナプス回路で、差動増幅器11の＋側
（非反転入力端子）に接続された回路２−１は、興奮性
シナプス回路、−側（反転入力端子）に接続された回路
２−２は、抑制性シナプス回路である。また、第１
（ｂ）図は、第１（ａ）図をシンボル図で表現した図で
ある。１つのシナプス回路２内に設けられたP1〜Pn,
P1′〜Pn′はそれぞれ外部からの入力又は他のニユーロ
ン出力が接続される入力端子である。ここでP1〜PnはW1
〜Wnの結合係数をもつ興奮性シナプスを介した入力端
子、P1′〜Pn′はW1′〜Wn′の結合係数をもつ抑制性シ
ナプスを介した入力端子を意味する。
第１（ｃ）図はシナプス回路２−１もしくは２−２の
詳細を表わした図である。同図において各各の入力は、
トランジスタペアQi1,Qi2（ｉ＝１〜ｎ）から成る電流
スイツチのQi2のベースに接続される。電流スイツチの
もう一方の入力（Qi1のベース）には、すべて一定電圧V
BBが供給される。そして、各トランジスタペアQi1,Qi2
のエミツタは、共にその下のQiSのコレクタに接続され
ている。QiSとその下のｒは、定電流源として動作す
る。即ち、QiSのベース電位Wiに対応したある一定の電
流値IiがQiS中を流れる。
詳細を表わした図である。同図において各各の入力は、
トランジスタペアQi1,Qi2（ｉ＝１〜ｎ）から成る電流
スイツチのQi2のベースに接続される。電流スイツチの
もう一方の入力（Qi1のベース）には、すべて一定電圧V
BBが供給される。そして、各トランジスタペアQi1,Qi2
のエミツタは、共にその下のQiSのコレクタに接続され
ている。QiSとその下のｒは、定電流源として動作す
る。即ち、QiSのベース電位Wiに対応したある一定の電
流値IiがQiS中を流れる。
ｉ番目の入力PiがVBBより十分大きくなると、Wiに対
応した電流Iiが、抵抗ＲからQi2を通つてVEEへと流れ
る。逆にPiがVBBより十分小さくなると、IiはGNDからQi
1を通つてVEEへと流れる。そしてPiがVBB近傍の場合に
は、Piの大きさに比例した大きさの電流がＲに流れる。
応した電流Iiが、抵抗ＲからQi2を通つてVEEへと流れ
る。逆にPiがVBBより十分小さくなると、IiはGNDからQi
1を通つてVEEへと流れる。そしてPiがVBB近傍の場合に
は、Piの大きさに比例した大きさの電流がＲに流れる。
抵抗Ｒは、すべての電流スイツチに接続されているの
で、複数個の入力Piによる電流で同時に流れると、Ｒ中
にはその総和電流が流れることになる。即ち、シナプス
回路２の出力をVOとすると、 となる。
で、複数個の入力Piによる電流で同時に流れると、Ｒ中
にはその総和電流が流れることになる。即ち、シナプス
回路２の出力をVOとすると、 となる。
なお、上式中、Pi＊はPiへの入力電圧が、VBBより十
分大きい時には１、十分小さい時には０、そしてVBB近
傍の時には、Piに比例した１〜０の間の値となる変数
で、Pi＊を与える関数ｆ（Pi）は、第１図（ｄ）のよう
に第６図（ｂ）に似た形をしており、その詳細は各トラ
ンジスタペアの特性で決まる。たとえば、第１（ｅ）図
に示すように、電流スイツチである各トランジスタペア
Qi1,Qi2（ｉ＝１〜ｎ）のエミツタ結合部分に抵抗rdを
入れ、その値を変化させると、第１図（ｄ）に示した特
性のVBB近傍の入電圧付近の直線領域を、広くしたり狭
くしたりできる。rdをピンチ抵抗のように電圧Vdによつ
て、抵抗値が変えられるものにすれば、入力にかける飽
和関数ｆ（Pi）（第１図（ｄ））を、動作中にダイナミ
ツクに変化させることもできる。
分大きい時には１、十分小さい時には０、そしてVBB近
傍の時には、Piに比例した１〜０の間の値となる変数
で、Pi＊を与える関数ｆ（Pi）は、第１図（ｄ）のよう
に第６図（ｂ）に似た形をしており、その詳細は各トラ
ンジスタペアの特性で決まる。たとえば、第１（ｅ）図
に示すように、電流スイツチである各トランジスタペア
Qi1,Qi2（ｉ＝１〜ｎ）のエミツタ結合部分に抵抗rdを
入れ、その値を変化させると、第１図（ｄ）に示した特
性のVBB近傍の入電圧付近の直線領域を、広くしたり狭
くしたりできる。rdをピンチ抵抗のように電圧Vdによつ
て、抵抗値が変えられるものにすれば、入力にかける飽
和関数ｆ（Pi）（第１図（ｄ））を、動作中にダイナミ
ツクに変化させることもできる。
また、第（１）式中のIiは、ｉ番目の電流スイツチで
制御される電流値であるが、その値はｉ番目の定電流源
中のQiSのベース電位Wiに対応している。ここで、Wiを
シナプス結合係数に対応するものとすると、第（１）式
のVOは、シナプス結合係数と入力の積の総和を示してい
ると見なしてよい。
制御される電流値であるが、その値はｉ番目の定電流源
中のQiSのベース電位Wiに対応している。ここで、Wiを
シナプス結合係数に対応するものとすると、第（１）式
のVOは、シナプス結合係数と入力の積の総和を示してい
ると見なしてよい。
結局、興奮性と抑制性の各々のシナプス回路で、シナ
プス結合係数と入力との積の総和が出力され、それらの
各々差動増幅器11の非反転及び反転入力に入力し、差動
増幅器11の出力が２つの入力の差に比例するようにすれ
ば、すべてのシナプス結合におれる係数と入力との積の
総和が得られる。そしてこの出力は他のニユーロンのシ
ナプス回路へ入力され、第１図（ｃ）のような関数がか
けられるので、第１図（ａ）の回路は、１つのニユーロ
ンとして動作する。
プス結合係数と入力との積の総和が出力され、それらの
各々差動増幅器11の非反転及び反転入力に入力し、差動
増幅器11の出力が２つの入力の差に比例するようにすれ
ば、すべてのシナプス結合におれる係数と入力との積の
総和が得られる。そしてこの出力は他のニユーロンのシ
ナプス回路へ入力され、第１図（ｃ）のような関数がか
けられるので、第１図（ａ）の回路は、１つのニユーロ
ンとして動作する。
このような構成でニユーロンを表現すれば、シナプス
結合係数Wiは、外部からシナプス回路２中のQiSのベー
スに与える電位で表現されることになり、その値を容易
に変更することができる。
結合係数Wiは、外部からシナプス回路２中のQiSのベー
スに与える電位で表現されることになり、その値を容易
に変更することができる。
本発明の第２の実施例は、上記第１の実施例のシナプ
ス回路２中の定電流源列３を、第２図に示すような、MN
OS（フローテイングゲート付きMOSトランジスタ）を用
いた構成に交換したものである。
ス回路２中の定電流源列３を、第２図に示すような、MN
OS（フローテイングゲート付きMOSトランジスタ）を用
いた構成に交換したものである。
MNOSのゲートには、シナプス結合係数Wi（ｉ＝１〜
ｎ）に対応した時間だけ、パルス電圧が印加される。MN
OS中を流れるドレイン電流IDは、ゲートに印加されるパ
ルス電圧の印加時間にほぼ比例して大きくなる。しか
も、一度パルス印加によつてIDを設定すると、次に再び
パルス印加があるまでIDの値は一定のままとなる。
ｎ）に対応した時間だけ、パルス電圧が印加される。MN
OS中を流れるドレイン電流IDは、ゲートに印加されるパ
ルス電圧の印加時間にほぼ比例して大きくなる。しか
も、一度パルス印加によつてIDを設定すると、次に再び
パルス印加があるまでIDの値は一定のままとなる。
従つて、前記第１の実施例では、Wiの値を一定に保つ
ための何らかの工夫がシナプスの数だけ外部に必要であ
るのに対し、本実施例では、それが不必要となり、回路
全体の構成を簡略化できる効果がある。
ための何らかの工夫がシナプスの数だけ外部に必要であ
るのに対し、本実施例では、それが不必要となり、回路
全体の構成を簡略化できる効果がある。
第３図は本発明の第３の実施例である。第１の実施例
と異なるのは、シナプス回路の定電流源列が流そうとす
る全電流が、別に設けた定電流源回路Ｉによつて一定と
されている点である。これにより本実施例のシナプス回
路では、Wi（ｉ＝１〜ｎ）に応じた電流値Iiが各電流ス
イツチを通して流れるものの、その総和は常に一定とな
る。言い換えると、結合係数Wiの総和が必然的に一定と
なる。
と異なるのは、シナプス回路の定電流源列が流そうとす
る全電流が、別に設けた定電流源回路Ｉによつて一定と
されている点である。これにより本実施例のシナプス回
路では、Wi（ｉ＝１〜ｎ）に応じた電流値Iiが各電流ス
イツチを通して流れるものの、その総和は常に一定とな
る。言い換えると、結合係数Wiの総和が必然的に一定と
なる。
本発明の第４の実施例は、第３図に示したシナプス回
路中の定電流源トランジスタ列の部分を、第４図に示す
ような、ベース電位を共通とし、各各のエミツタ面積を
流したい電流値に応じて変えたトランジスタ列に置き換
えたものである。本実施例では、各シナプス結合係数に
対応する。各々の定電流値は各々の定電流源トランジス
タのエミツタ面積で決まる。従つて、第１〜第３の実施
例のようにシナプス結合係数に対応する定電流値を外部
より自由に変化させることはできず、製造時のパターン
により結合係数が決められてしまう。ただし素子の規模
やコストの点では有利な面が多く、両者のタイプは用途
により使い分けられる。
路中の定電流源トランジスタ列の部分を、第４図に示す
ような、ベース電位を共通とし、各各のエミツタ面積を
流したい電流値に応じて変えたトランジスタ列に置き換
えたものである。本実施例では、各シナプス結合係数に
対応する。各々の定電流値は各々の定電流源トランジス
タのエミツタ面積で決まる。従つて、第１〜第３の実施
例のようにシナプス結合係数に対応する定電流値を外部
より自由に変化させることはできず、製造時のパターン
により結合係数が決められてしまう。ただし素子の規模
やコストの点では有利な面が多く、両者のタイプは用途
により使い分けられる。
なお、上記第3,第４の実施例の第３図，第４図におい
ては、定電流源列を構成するトランジスタのエミツタ
に、第１（ｂ）図にあるような抵抗ｒが接続されていな
いが、抵抗ｒを接続しても全く同様の動作が得られるこ
とは明らかである。
ては、定電流源列を構成するトランジスタのエミツタ
に、第１（ｂ）図にあるような抵抗ｒが接続されていな
いが、抵抗ｒを接続しても全く同様の動作が得られるこ
とは明らかである。
本発明によれば、外部より与えられる電圧によつて、
シナプス結合係数に対応する電流値が容易に変更できる
ので、学習内容の変更が容易でモノリシツクICに適した
ニユーロン回路を構成することが可能となる。
シナプス結合係数に対応する電流値が容易に変更できる
ので、学習内容の変更が容易でモノリシツクICに適した
ニユーロン回路を構成することが可能となる。
また、シナプス結合係数に対応する電流値の総和を、
他の定電流源によつて一定とするので、必然的にシナプ
ス結合係数の総和が一定となるニユーロン回路を構成す
ることが可能となる。
他の定電流源によつて一定とするので、必然的にシナプ
ス結合係数の総和が一定となるニユーロン回路を構成す
ることが可能となる。
第１図は本発明の第１の実施例及び、電流スイツチの入
出力関係を表わす図、第２図の第２の実施例の定電流源
列部分の図、第３図は第３の実施例のシナプス回路の
図、第４図は第４の実施例の定電流源列部分の図、第５
図は従来のHoptieldのモデルの示す図、第６図はニユー
ロンのシンボル図およびニユーロンの入出力関係を表わ
す図である。 １……セル、２……シナプス回路、３……定電流源列、
11……差動増幅器、21……興奮性シナプス、22……抑制
性シナプス、111……ゲート回路、Q11〜Qn1,Q12〜Qn2…
…電流スイツチ用トランジスタ、QS1〜QSn……定電流源
列用トランジスタ、P1〜Pn……入力端子、W1〜Wn……結
合係数、R,r……抵抗。
出力関係を表わす図、第２図の第２の実施例の定電流源
列部分の図、第３図は第３の実施例のシナプス回路の
図、第４図は第４の実施例の定電流源列部分の図、第５
図は従来のHoptieldのモデルの示す図、第６図はニユー
ロンのシンボル図およびニユーロンの入出力関係を表わ
す図である。 １……セル、２……シナプス回路、３……定電流源列、
11……差動増幅器、21……興奮性シナプス、22……抑制
性シナプス、111……ゲート回路、Q11〜Qn1,Q12〜Qn2…
…電流スイツチ用トランジスタ、QS1〜QSn……定電流源
列用トランジスタ、P1〜Pn……入力端子、W1〜Wn……結
合係数、R,r……抵抗。
Claims (6)
- 【請求項１】半導体集積回路上に神経回路網モデルを構
成するための構成単位となる電気的回路において、ひと
つの出力端子と２差動入力端子を備えた差動増幅器と、
該差動増幅器の非反転入力端子に接続される興奮性シナ
プス回路と、該差動増幅器の反転入力端子に接続される
抑制性シナプス回路とを有し、かつ該興奮性および抑制
性シナプス回路は、各々複数個の電流スイツチと、該電
流スイツチに流れる電流値を決定する該電流スイツチと
同数の定電流源回路より成る定電流源列と、該電流スイ
ツチのすべてに接続される１個の負荷抵抗とを具備し、
該電流スイツチを開閉する端子を入力端子とし、該入力
端子には外部入力又は他回路出力が接続され、該定電流
源回路はその電流値が外部より独立に与えられる電圧に
よつて変更可能であることを特徴とする半導体集積回
路。 - 【請求項２】上記定電流源回路は、フローテイングゲー
ト付きMOSトランジスタと抵抗器によつて構成され、パ
ルス電圧を該フローテイングゲート付きMOSトランジス
タのゲートに与えることによつて、該定電流源回路が流
す電流値を制御することを特徴とする、第１請求項記載
の半導体集積回路。 - 【請求項３】上記定電流源列において、その中に含まれ
る全ての定電流源回路が流す全総和電流が、別に設けら
れた１つの定電流源によつて一定とされていることを特
徴とする、第１請求項記載の半導体集積回路。 - 【請求項４】上記定電流源列は、各々が流す電流値に応
じてエミツタ面積が異なる複数のトランジスタで構成さ
れることを特徴とする、第１請求項記載の半導体集積回
路。 - 【請求項５】上記電流スイツチは、１組のトランジスタ
ペアと、その各々のエミツタに直列に接続された抵抗器
によつて構成され、該抵抗器はピンチ抵抗等の外部から
の電圧等によりその抵抗値が変更可能なもので構成され
たことを特徴とする第１請求項記載の半導体集積回路。 - 【請求項６】半導体集積回路上に神経回路網モデルを構
成するための構成単位となる電気的回路において、該回
路は、１つの出力端と複数の入力端を有し、該出力端よ
り発生する出力には飽和特性を持たせず、外部入力又は
他回路の出力を受ける該複数の入力端子側に、各々飽和
特性を持たせたことを特徴とする半導体集積回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63162513A JP2595051B2 (ja) | 1988-07-01 | 1988-07-01 | 半導体集積回路 |
| US07/373,261 US5004932A (en) | 1988-07-01 | 1989-06-27 | Unit circuit for constructing a neural network and a semiconductor integrated circuit having the same |
| DE68925156T DE68925156T2 (de) | 1988-07-01 | 1989-06-30 | Integrierte Halbleiterschaltung für neurales Netzwerk |
| EP89112007A EP0349007B1 (en) | 1988-07-01 | 1989-06-30 | Semiconductor integrated circuit for neural network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63162513A JP2595051B2 (ja) | 1988-07-01 | 1988-07-01 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0214389A JPH0214389A (ja) | 1990-01-18 |
| JP2595051B2 true JP2595051B2 (ja) | 1997-03-26 |
Family
ID=15756050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63162513A Expired - Lifetime JP2595051B2 (ja) | 1988-07-01 | 1988-07-01 | 半導体集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5004932A (ja) |
| EP (1) | EP0349007B1 (ja) |
| JP (1) | JP2595051B2 (ja) |
| DE (1) | DE68925156T2 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191637A (en) * | 1989-07-12 | 1993-03-02 | Ricoh Company, Ltd. | Neuron unit and neuron unit network |
| US5131073A (en) * | 1989-07-12 | 1992-07-14 | Ricoh Company, Ltd. | Neuron unit and neuron unit network |
| US5481646A (en) * | 1989-07-12 | 1996-01-02 | Ricoh Company, Ltd. | Neuron unit and neuron unit network |
| US5185851A (en) * | 1989-07-12 | 1993-02-09 | Ricoh Company, Ltd. | Neuron unit and neuron unit network |
| JPH0634248B2 (ja) * | 1989-12-16 | 1994-05-02 | 三菱電機株式会社 | 半導体神経回路網 |
| JPH03209553A (ja) * | 1990-01-11 | 1991-09-12 | Mitsubishi Electric Corp | 自己組織化機能を備えた神経回路網装置 |
| US5247605A (en) * | 1990-07-02 | 1993-09-21 | General Electric Company | Neural nets supplied synapse signals obtained by digital-to-analog conversion of plural-bit samples |
| KR950001601B1 (ko) * | 1990-07-09 | 1995-02-27 | 니폰 덴신 덴와 가부시끼가시야 | 뉴-럴 네트워크 회로 |
| US5097141A (en) * | 1990-12-12 | 1992-03-17 | Motorola, Inc. | Simple distance neuron |
| US5172204A (en) * | 1991-03-27 | 1992-12-15 | International Business Machines Corp. | Artificial ionic synapse |
| US5204872A (en) * | 1991-04-15 | 1993-04-20 | Milltech-Hoh, Inc. | Control system for electric arc furnace |
| JP2715722B2 (ja) * | 1991-08-23 | 1998-02-18 | 日本電気株式会社 | 半導体シナプス回路とその製造方法、及び半導体ニューロン素子、及び半導体−超伝導体複合ニューロン素子 |
| JPH05127706A (ja) * | 1991-10-31 | 1993-05-25 | Toshiba Corp | ニユーラルネツト型シミユレータ |
| GB9123585D0 (en) * | 1991-11-06 | 1992-01-02 | Medical Res Council | Silicon neuron |
| US5355435A (en) * | 1992-05-18 | 1994-10-11 | New Mexico State University Technology Transfer Corp. | Asynchronous temporal neural processing element |
| US5538915A (en) * | 1992-06-05 | 1996-07-23 | The Regents Of The University Of California | Process for forming synapses in neural networks and resistor therefor |
| JPH0731705B2 (ja) * | 1992-08-24 | 1995-04-10 | 東京工業大学長 | 自己学習型積和演算回路素子及び回路 |
| US5479579A (en) * | 1992-09-04 | 1995-12-26 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Cascaded VLSI neural network architecture for on-line learning |
| IE930200A1 (en) * | 1993-03-16 | 1994-09-21 | Hitachi Europ Ltd | A neural network structure having lateral interconnections |
| US5479574A (en) * | 1993-04-01 | 1995-12-26 | Nestor, Inc. | Method and apparatus for adaptive classification |
| FR2691821B1 (fr) * | 1993-05-28 | 1995-04-21 | Gold Star Electronics | Réseau neuronal à couches multiples programmable. |
| US5350953A (en) * | 1993-05-28 | 1994-09-27 | Swenson Richard M | Digitally weighted neuron for artificial neural network |
| ES2103176B1 (es) * | 1994-05-13 | 1998-04-01 | Consejo Superior Investigacion | Circuito para el reconocimiento y establecimiento de categorias de patrones binarios. |
| EP0768610B1 (en) | 1995-10-13 | 2000-08-09 | STMicroelectronics S.r.l. | Low-voltage, very-low-power neural network |
| US5838166A (en) * | 1996-05-31 | 1998-11-17 | Nec Corporation | Compact and high-speed judging circuit using misfets |
| EP0837399B1 (en) * | 1996-10-15 | 2000-03-15 | STMicroelectronics S.r.l. | An electronic device for performing convolution operations |
| US6397201B1 (en) * | 1997-12-02 | 2002-05-28 | David W. Arathorn | E-cell (equivalent cell) and the basic circuit modules of e-circuits: e-cell pair totem, the basic memory circuit and association extension |
| US6269354B1 (en) | 1998-11-30 | 2001-07-31 | David W. Arathorn | General purpose recognition e-circuits capable of translation-tolerant recognition, scene segmentation and attention shift, and their application to machine vision |
| US6910025B2 (en) * | 2001-11-20 | 2005-06-21 | Freescale Semiconductor, Inc. | Modeling behavior of an electrical circuit |
| JP4728055B2 (ja) * | 2005-06-24 | 2011-07-20 | エルピーダメモリ株式会社 | 人工神経回路 |
| WO2015001697A1 (ja) * | 2013-07-04 | 2015-01-08 | パナソニックＩｐマネジメント株式会社 | ニューラルネットワーク回路、およびその学習方法 |
| JP6501146B2 (ja) * | 2014-03-18 | 2019-04-17 | パナソニックＩｐマネジメント株式会社 | ニューラルネットワーク回路およびその学習方法 |
| US10417559B2 (en) * | 2015-06-22 | 2019-09-17 | International Business Machines Corporation | Communicating postsynaptic neuron fires to neuromorphic cores |
| US10483981B2 (en) | 2016-12-30 | 2019-11-19 | Microsoft Technology Licensing, Llc | Highspeed/low power symbol compare |
| US10909449B2 (en) * | 2017-04-14 | 2021-02-02 | Samsung Electronics Co., Ltd. | Monolithic multi-bit weight cell for neuromorphic computing |
| CN109829539A (zh) * | 2017-11-23 | 2019-05-31 | 旺宏电子股份有限公司 | 类神经计算装置 |
| US11829863B2 (en) * | 2018-03-30 | 2023-11-28 | Tohoku University | Neural network circuit device |
| TWI734059B (zh) | 2018-12-10 | 2021-07-21 | 財團法人工業技術研究院 | 動態預測模型建立方法、電子裝置及使用者介面 |
| CN109800851B (zh) * | 2018-12-29 | 2024-03-01 | 中国人民解放军陆军工程大学 | 神经突触电路和脉冲神经网络电路 |
| CN110222836B (zh) * | 2019-07-08 | 2024-03-12 | 中国人民解放军陆军工程大学 | 数模混合神经突触电路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3430203A (en) * | 1966-06-28 | 1969-02-25 | Texas Instruments Inc | Trainable decision system utilizing metal-oxide-semiconductor field effect transistors |
| US3476954A (en) * | 1966-08-23 | 1969-11-04 | Rca Corp | Electrical neuron circuit that includes an operational amplifier |
| SU375792A1 (ru) * | 1971-07-20 | 1973-03-23 | Формальный нейрон | |
| US4695979A (en) * | 1985-09-09 | 1987-09-22 | Texas Instruments Incorporated | Modified four transistor EEPROM cell |
| US4742492A (en) * | 1985-09-27 | 1988-05-03 | Texas Instruments Incorporated | EEPROM memory cell having improved breakdown characteristics and driving circuitry therefor |
| US4731747A (en) * | 1986-04-14 | 1988-03-15 | American Telephone And Telegraph Company, At&T Bell Laboratories | Highly parallel computation network with normalized speed of response |
| US4782460A (en) * | 1987-04-06 | 1988-11-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Computing apparatus comprising a programmable resistor |
| US4873661A (en) * | 1987-08-27 | 1989-10-10 | Yannis Tsividis | Switched neural networks |
| US4875183A (en) * | 1987-11-19 | 1989-10-17 | American Telephone And Telegraph Company, At&T Bell Laboratories | Neural networks |
| US4866645A (en) * | 1987-12-23 | 1989-09-12 | North American Philips Corporation | Neural network with dynamic refresh capability |
| US4874963A (en) * | 1988-02-11 | 1989-10-17 | Bell Communications Research, Inc. | Neuromorphic learning networks |
-
1988
- 1988-07-01 JP JP63162513A patent/JP2595051B2/ja not_active Expired - Lifetime
-
1989
- 1989-06-27 US US07/373,261 patent/US5004932A/en not_active Expired - Fee Related
- 1989-06-30 DE DE68925156T patent/DE68925156T2/de not_active Expired - Fee Related
- 1989-06-30 EP EP89112007A patent/EP0349007B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE68925156D1 (de) | 1996-02-01 |
| US5004932A (en) | 1991-04-02 |
| EP0349007A2 (en) | 1990-01-03 |
| JPH0214389A (ja) | 1990-01-18 |
| EP0349007B1 (en) | 1995-12-20 |
| DE68925156T2 (de) | 1996-09-05 |
| EP0349007A3 (en) | 1991-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595051B2 (ja) | 半導体集積回路 | |
| Choi et al. | A high-precision VLSI winner-take-all circuit for self-organizing neural networks | |
| US5537512A (en) | Neural network elements | |
| US6829598B2 (en) | Method and apparatus for modeling a neural synapse function by utilizing a single conventional MOSFET | |
| Dolenko et al. | Tolerance to analog hardware of on-chip learning in backpropagation networks | |
| US4943931A (en) | Digital artificial neural processor | |
| US4999525A (en) | Exclusive-or cell for pattern matching employing floating gate devices | |
| EP0377908B1 (en) | Neural network having an associative memory that learns by example | |
| US6269352B1 (en) | Low-voltage, very-low-power conductance mode neuron | |
| US11640524B1 (en) | General purpose neural processor | |
| EP0667588A1 (en) | Semiconductor neural circuit device | |
| KR20200058196A (ko) | 이진 신경망에서의 저항성 메모리 기반 배치 정규화 장치 | |
| JP2760543B2 (ja) | 多重帰還回路 | |
| Merrikh-Bayat et al. | The neuro-fuzzy computing system with the capacity of implementation on a memristor crossbar and optimization-free hardware training | |
| Hsu et al. | Competitive learning with floating-gate circuits | |
| CN112420841B (zh) | 负微分电阻电路以及神经元晶体管结构 | |
| JPH08297714A (ja) | アナログ形ファジー論理の制御装置 | |
| US5075869A (en) | Neural network exhibiting improved tolerance to temperature and power supply variations | |
| Nabet | Electronic hardware for vision modeling | |
| Zhao et al. | Silicon neuron transistor based on CMOS negative differential resistance (NDR) | |
| Canales Verdial | vi ENERGY-EFFICIENT MEMRISTOR-BASED NEUROMORPHIC COMPUTING CIRCUITS AND SYSTEMS FOR RADIATION DETECTION APPLICATIONS | |
| KR940005512B1 (ko) | 신경 회로망의 비선형 시냅스회로 | |
| Merkel | Design of Neuromemristive Systems for Visual Information Processing | |
| JP3912852B2 (ja) | ニューロ素子 | |
| Verdial | Energy-Efficient Memristor-Based Neuromorphic Computing Circuits and Systems for Radiation Detection Applications |