JPH08297714A

JPH08297714A - アナログ形ファジー論理の制御装置

Info

Publication number: JPH08297714A
Application number: JP7284347A
Authority: JP
Inventors: Olivier Landolt; ランドルオリビエ
Original assignee: C S Uu M Centre Swiss Electron E De Mikurotekuniku SA Rech E Dev; Centre Suisse dElectronique et Microtechnique SA CSEM
Current assignee: C S Uu M Centre Swiss Electron E De Mikurotekuniku SA Rech E Dev; Centre Suisse dElectronique et Microtechnique SA CSEM
Priority date: 1994-10-06
Filing date: 1995-10-06
Publication date: 1996-11-12
Also published as: EP0706143A1; US5712958A; FR2725539A1; DE69528129D1; FR2725539B1; EP0706143B1

Abstract

(57)【要約】【課題】規則の全体的真の度合いを評価する演算子を
簡易化し、その回路較正を簡単にする。【解決手段】本制御装置は、１組の規則を実施できる
ようになされており、各規則の真の全度合を決定する回
路（Ｂ、Ｃ）と、出力において供給する値を決定する回
路（Ｄ、Ｅ）とを有する。各種の規則の真の全度合の決
定回路は、相互接続された抵抗素子の回路網（Ｃ）から
構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、１組の出力変数の
値を１組の入力変数の値の関数として提供するために、
１組の規則を実施するようになされたファジー論理制御
装置に関する。

【０００２】さらに具体的には、本発明は、アナログ集
積回路状に配列された前記の種類のファジー論理制御装
置に関する。

【０００３】

【従来の技術】ファジー規則を実施することによって動
作する制御装置はすでに周知である。ファジー規則の概
念は、図１Ａに示されるように機能ブロックによって表
すことができる。

【０００４】図１Ａに示される規則は、基準Ｘ_kを有す
る複数の入力と、基準Ｙ_jを有する複数の出力とを有す
る。これらの入力および出力は、それぞれＸ（→）で示
される入力ベクトルの構成要素およびＹ（→）で示され
る出力ベクトルの構成要素を構成する。ファジー論理制
御装置は、常に１組の規則をまとめて実施し、一般にそ
の組のすべての規則は同じ入力および同じ出力を有す
る。図１Ｂは、３つ１組の規則を実施するファジー論理
制御装置を機能的に示す。

【０００５】ファジー論理制御装置は、実施される規則
のそれぞれについて、全体的真の度合を決定する役目を
する第１の手段（１組のブロック基準３によって表され
る）を有する。この全体的真の度合はμ_i で示される。
指数ｉは、図１Ｂにおいて、１、２および３の値をと
る。ファジー規則の全体的真の度合は、具体的には、入
力ベクトルＸ（→）の構成要素Ｘ_k がとる値と、規則に
固有の基準値ｐ_ikとが一致する度合の尺度である。

【０００６】ファジー論理制御装置は、所定の値ａ
_ijと、他の規則に関連する対応する値を有する規則に関
連する全体的真の度合μ_i とを組み合わせることによっ
て、出力値Ｙ_j を決定する第２の手段（１組のブロック
基準５によって表される）も有する。特定の規則に関連
する所定の値ａ_ijはベクトルａ_i（→）の構成要素を形
成し、ベクトルａ_i（→）の組合せを実現するための実
施の動作は、最も一般的な場合、ａ_i（→）の重心の計
算である。その場合、重みμ_iは各ａ_i（→）に起因す
る。

【０００７】全体的には、１組の関連する規則を実施す
ることにより、領域ごとに非線形関数Ｙ（→）（Ｘ
（→））を定義することが可能になる。実際に、各規則
は、入力ベクトルＸ（→）が規則の基準値Ｐ_ikによって
構成されるベクトルＰ_i（→）に近い場合、出力ベクト
ルＹ（→）がとる値を指定する。

【０００８】前記で考慮した問題点は、本分野の技術者
には周知であり、さらに詳細な説明はファジー論理を扱
う多数の出版物を参照することによって得られる。ファ
ジー論理の入門は、特に、月刊誌「ＬａＲｅｃｈｅｒ
ｃｈｅ」Ｄ．Ｄｕｂｏｉｓ，Ｈ．Ｐｒａｄｅ，ＬＡＲ
ＥＣＨＥＲＣＨＥ，１３０８，２２，（１９９１）に記
載されている。

【０００９】本発明の制御装置の動作のモードについて
は、ファジー論理に言及せずに説明できるが、この形式
論に通常関連する語彙および概念を用いて、その動作を
説明することにする。

【００１０】ファジー論理により実施される規則は、本
質的に定性的であり、一般に「ＩＦ条件ＴＨＥＮ結論」
の形のステートメントによって通常の言語で表現される
か、または表形式で表現される。規則のステートメント
は、一般に複数の条件を含んでおり、「ＩＦＸｉｓ
ＡＡＮＤＹｉｓＢＴＨＥＮＺｉｓＣ」
の形か「ＩＦＸｉｓＡＯＲＹｉｓＢＴ
ＨＥＮＺｉｓＣ」の形、または前記の２つの形を組
み合わせることによって得られる複合式の形でも表現で
きる。ここで、記号Ａ、ＢおよびＣは言語学の用語であ
る。

【００１１】ファジー規則を使用して、物理的なシステ
ムをモデル化するには、これらの規則を数値的に評価可
能な数式に変換し、それによって記述されるシステムの
ダイナミクスが、人間がそれについて通常の言語規則に
基づいて収集できるアイデアに適切に対応するようにす
る必要がある。理論平面上では、この定量項への変換
は、ファジー集合の形式論とファジー論理の形式論を使
用して行うことができる。ファジー集合では、ファジー
規則の条件の１つにほぼ一致する値を適切に表現でき
る。ファジー集合Ａは、０から１までの値を収集できる
所属度関数μＡ（Ｘ）を特徴とする。関数μＡ（Ｘ）
は、入力変数Ｘのとる値が条件「ＸｉｓＡ」と一致
する度合である。すなわち、μＡ（Ｘ）は、アサーショ
ン「ＸｉｓＡ」の全体的真の度合である。

【００１２】規則が複数の条件を含む場合、全体的真の
度合は、これらの条件のそれぞれの真の度合をそれらの
間で組み合わせることによって決定される。この真の度
合を組み合わせる演算、すなわち所属度関数は、ファジ
ー論理演算子を用いて実現できる。それぞれ通常の言語
における「ＡＮＤ」および「ＯＲ」の語に対応するＭＩ
Ｎ演算子およびＭＡＸ演算子がもっとも一般的に使用さ
れる。それにもかかわらず、理論上は、他の演算子が規
定されており、所属度関数を組み合わせるのに応用でき
る。

【００１３】大部分の周知のデバイスは、数値マイクロ
プロセッサの周辺に構成される。これらの数値制御装置
は、ファジー論理の形式論によって与えられる方法を忠
実に再現するアルゴリズムを使用して、規則の全体的真
の度合を評価する。

【００１４】ファジー論理アナログ制御装置の記述も出
版されている。特に、Ｍ．ＳａｓａｋｉおよびＦ．Ｕｅ
ｎｏによる論文「Ａｆｕｚｚｙｌｏｇｉｃｆｕｎ
ｃｔｉｏｎｇｅｎｅｒａｔｏｒ（ＦＬＵＧ）ｉｍｐ
ｌｅｍｅｎｔｅｄｗｉｔｈｃｕｒｒｅｎｔｍｏｄｅ
ＣＭＯＳｃｉｒｃｕｉｔｓ」Ｐｒｏｃ．２１ｓｔ
Ｉｎｔ．Ｓｙｍｐｏｓｉｕｍｏｎｍｕｌｔｉｐｌｅ
ｖａｌｕｅｄｌｏｇｉｃ，（１９９１）を参照す
る。周知のアナログ制御装置の動作は、数値デバイスに
使用される基本アルゴリズムの中間翻訳に基づいてい
る。

【００１５】

【発明が解決しようとする課題】いま説明したようなフ
ァジー論理アナログ制御装置には欠点がある。実際に、
規則の全体的真の度合を評価するのに慣用的に使用され
る演算子は、アナログ形で実現される場合、比較的複雑
な回路を構成する。その結果、一方では、これらの回路
をチップ上に集積する場合に占有面積が大きくなり、他
方では、相当なエネルギーを消費することになる。した
がって、本発明の目的は、従来技術のこの欠点を解決す
ることである。

【００１６】

【課題を解決するための手段】本発明は、１組の規則を
１組の入力変数からの値の関数として実施することによ
って、１組の出力変数の値を供給するようになされてい
るアナログ形ファジー論理制御装置を提供することによ
ってこの目的を達成するものである。その規則のそれぞ
れは、一方では、所定の値が出力変数の少なくとも一部
との関連において一致する結果として、他方では、論理
演算子によって互いに接続された１つまたは複数の条件
から構成されるファジー論理式としてそれ自身を表す。
その条件はそれぞれ、入力変数の１つと基準値とを含む
式からなる。本制御装置は、各種の規則の結論の所定の
値を組み合わせ、対応するファジー論理式の全体的真の
度合を考慮して、結論のそれぞれの所定の値に重み付け
することによって出力変数の値を決定する。全体的真の
度合は、ファジー式に現れる条件のそれぞれの真の度合
を組み合わせることによって決定される。条件の真の度
合は、その条件が厳密に正しい場合に最大となり、その
条件が正しくない場合に零となる。そのような制御装置
は、その強度が各規則のファジー論理式の全体的真の度
合を表す電流を前記規則に供給する第１の手段と、その
第１の手段によって各種の規則に供給される電流強度か
ら出力変数の値を決定する第２の手段とを備える。

【００１７】本発明の目的である制御装置は、第１の変
形によれば、その第１の手段は、並列の抵抗バイポール
の回路網であって、その回路網が電流源と直列に配置さ
れ、かつバイポールのそれぞれが前記規則の１つに関連
しており、さらにバイポールはそれぞれ直列および並列
に相互接続された１組の抵抗素子から構成され、バイポ
ール内の抵抗素子の相互接続の構成が、バイポールに関
連する規則のファジー論理式内にある論理演算子（「ａ
ｎｄ」、「ｏｒ」）の性質によって決定される回路網
と、条件の真の度合の複数の評価回路であって、その回
路のそれぞれが、抵抗バイポールの回路網の種々の分岐
内を循環する相対電流強度が各種の規則の全体的真の度
合の分布を反映するように、抵抗素子の１つのコンダク
タンスを制御するようになされた回路とを有することを
特徴とする。

【００１８】本発明の第２の変形によれば、制御装置の
第１の手段は、直列の抵抗バイポールの回路網であっ
て、その回路網が電圧源と並列に配置され、かつバイポ
ールのそれぞれが前記規則の１つに関連しており、さら
にバイポールはそれぞれ直列および並列に相互接続され
た１組の抵抗素子から構成され、バイポール内の抵抗素
子の相互接続の構成が、バイポールに関連する規則のフ
ァジー論理式内にある論理演算子（「ａｎｄ」、「ｏ
ｒ」）の性質によって決定される回路網と、条件の真の
度合の複数の評価回路であって、回路のそれぞれが、各
種の抵抗バイポールの端末における電圧の相対値が各種
の規則の全体的真の度合の分布を反映するように、抵抗
素子の１つのコンダクタンスを制御するようになされた
回路とを有する。

【００１９】本発明の目的の理解を容易にするために、
最初に、それぞれ基準Ｇ₁およびＧ₂に直列な２つの抵抗
素子を示す図２を参照する。これらの抵抗素子のそれぞ
れのコンダクタンスは、条件の真の度合の評価回路によ
って駆動される。真の度合の２つの評価回路、すなわち
メンバシップ関数は、それぞれ基準１１および１３を有
する長方形のボックスによって表される。評価回路のそ
れぞれは、入力信号Ｘ_kの値と基準値Ｐ_kを比較するよう
になされている。評価回路は、この比較の結果の関数と
して抵抗素子のコンダクタンスを変化させる。コンダク
タンスは、入力変数と基準値とがまったく異なる場合に
ほぼ零になり、２つの値が互いに近い場合に連続的に増
加し、および２つの値が同じである場合に最大値に達す
るようになされている。

【００２０】Ｇ₁およびＧ₂を２つのコンダクタンスの値
とすると、これらの２つの直列のコンダクタンスに等し
いコンダクタンスは、次式で与えられる。

【数１】

【００２１】この式の特徴の中では、Ｇ₁ が実質的にＧ
₂よりも小さい場合、ＧはＧ₁にほぼ等しくなることに留
意する。したがって、関数ＭＩＮ（Ｇ₁、Ｇ₂）と前記の
関数とはある程度一致する。したがって、図２の非常に
簡単な回路では、入力ベクトルと２つの入力を有する規
則の基準ベクトルの間の一致のベクトル測定が達成でき
ることが理解されよう。ファジー論理の形式論によれ
ば、前記の関数Ｇは、通常の言語では、「ａｎｄ」の語
に対応する。以下において、本発明では、その条件が
「ｏｒ」の語によって接続されている規則の実行が可能
になることも理解されよう。

【００２２】本発明の利点の１つは、その電力消費が小
さいことである。実際に、本発明によれば、電流は、規
則に対応する抵抗素子の回路網の分岐内のみを流れ、規
則の全体的真の度合は零ではない。

【００２３】信号が電流によって表されるので、他の利
点は、本発明による制御装置が非常に低い電圧で動作可
能なことである。

【００２４】本発明の他の変形は、１組の規則を１組の
入力変数からの値の関数として実施することによって、
１組の出力変数の値を供給するようになされているアナ
ログ形ファジー論理制御装置である。該規則はそれぞ
れ、一方では、所定の値が該出力変数の少なくとも一部
との関連において一致する結果として、他方では、論理
演算子によって互いに接続された１つまたは複数の条件
から構成されるファジー論理式それ自身を表す。該条件
はそれぞれ、該入力変数の１つと基準値とを含む式から
なる。該制御装置は、各種の規則の結論の所定の値を組
み合わせ、対応するファジー論理式の全体的真の度合を
考慮して、該結論のそれぞれの所定の値に重み付けする
ことによって該出力変数の値を決定する。該全体的真の
度合は、該ファジー式に現れる条件のそれぞれの真の度
合を組み合わせることによって決定される。条件の該真
の度合は、該条件が厳密に正しい場合に最大となり、該
条件が正しくない場合に零となる。該制御装置は、その
強度が各規則のファジー論理式の全体的真の度合を表す
電流を該規則に供給する第１の手段と、該第１の手段に
よって各種の規則に供給される該電流強度から該出力変
数の値を決定する第２の手段とを備えており、該制御装
置の該第２の手段が、所定の数（Ｎ）集合線路と、各規
則について、該所定の数の分岐を有する電流分岐回路で
あって、該分岐のそれぞれが、該第１の手段によって供
給される電流の等しい分を受け取り、かつ該分岐の集合
のそれぞれが該集合線路の１つに接続されており、該分
岐の集合が該規則の結論に現れる該所定の値を表す回路
とを有する。

【００２５】本発明の他の利点は、規則に関連する出力
変数が本質的に２進法（分岐の集合または否）で表され
るので、例えば、導体層の１つの上の短絡の形式により
所定の値を予めプログラミングすることによって容易に
プログラムできる回路または特殊化された回路である集
積回路を実現できる。

【００２６】本発明の他の特徴および利点は、例のみに
よって添付の図面を参照して行った以下の記述から出て
くるであろう。

【００２７】

【発明の実施の形態】まず第１に、制御装置は、所属度
関数の６つの評価回路を有する、すなわち条件ごとに１
つのメンバシップ関数の評価回路が１つあることが明ら
かである。図３では、評価回路がそれぞれ基準μ
₁（Ｘ₁）、μ₂（Ｘ₁）、μ₃（Ｘ₁）、 μ₁（Ｘ₂）、μ₂
（Ｘ₂）およびμ₃（Ｘ₂）を有する長方形のボックスに
よって示されている。評価回路のそれぞれは、一方で
は、入力信号（Ｘ₁かＸ₂のどちらか）と、他方では、基
準値と比較することによって、メンバシップ関数を評価
するようになされている。メンバシップ関数は、入力変
数と基準値とがまったく異なる場合にほぼ零になり、２
つの値が互いに近い場合に連続的に増加し、および２つ
の値が同じである場合に最大値に達する。

【００２８】制御装置は、一方では、それぞれ基準
Ｇ₁₁、Ｇ₂₁、Ｇ₃₁、Ｇ₁₂、Ｇ₂₂およびＧ₃₂を有する可変
コンダクタンス抵抗素子から構成される回路網に直列に
接続された電流源基準１５を有する（図４Ａ参照）。抵
抗素子の回路網は、それぞれ基準２１、２２および２３
を有する３つの並列分岐から構成され、それぞれ直列の
２つの抵抗素子を有する。直列の抵抗素子の各組は、規
則の２つの条件に関連する。さらに、各抵抗素子は、メ
ンバシップ関数が零である場合にコンダクタンスが零に
なり、メンバシップ関数が最大である場合にコンダクタ
ンスが最大になるように、所属度関数の評価回路の１つ
によって命令されるようになされている。

【００２９】前述した図３の回路素子は、各規則につい
て、その規則の全体的真の度合を表す電流を供給するよ
うになされている、本発明の記載されている第１の手段
の実施例を構成する。本発明を理解しやすくするため
に、図４Ａは、前記の第１の手段を構成する図３の特徴
を別に記載している。

【００３０】電流源１５は、ノード１７に接続され、そ
れを通して、可変コンダクタンス抵抗素子の回路網の３
つの分岐２１、２２および２３に電流を供給することが
図４からわかるであろう。これらの条件下では、分岐の
等価コンダクタンスをＧ_i （分岐２１、分岐２２または
分岐２３のいずれか）で表すと、この分岐を流れる電流
の強度Ｉ_i は、次式で与えられる。

【数２】

【００３１】一方では、前記のように、２つの抵抗素子
の直列配列が分岐Ｇ_i の全コンダクタンスに与える影響
は、ファジー演算子「ＡＮＤ」が２つの所属度関数に与
える影響と同じである。したがって、分岐間の電流Ｉ_i
の分布は、全体的真の度合の分布、すなわち各種の規則
間の重みづけを反映する。この重みづけの分割は正規化
であるので、重みづけの合計は不変である。

【００３２】いま抵抗回路網の３つの分岐における電流
の分布に関して述べた推論は、これらの分岐の末端が３
つともすべて接地されているか、または少なくとも同じ
電位を有する場合にのみ正しい。図３の実施例では、前
記の条件は、１２個の同じ抵抗素子（基準Ｇを有し、抵
抗回路網のすぐ下にあるのがわかる）が、抵抗回路網の
可変コンダクタンスよりもはるかに大きいコンダクタン
スを有する場合、事実上重要視される。

【００３３】図４Ａを参照して、その強度が真の度合ま
たは３つの規則の重みを表す３つの電流を供給するよう
になされた抵抗回路網の実施例について説明した。本発
明によれば、ファジー論理制御装置は、抵抗回路網によ
って供給される電流から出力変数の値を決定する手段も
有する。これらの後者の手段について説明する前に、図
４Ｂを参照することによって、抵抗回路網の第２の例に
ついて説明することにする。図４Ｂの抵抗回路網は、
「ｏｒ」の語によって接続された条件を有する２つの規
則を実施するようになされている。

【００３４】規則の条件を含むファジー論理式がこれら
の条件のいくつかの間に「ｏｒ」の語を有する場合、規
則に関連する抵抗素子は、すべて直列であるとは限らな
い。図４Ｂは、その強度が、それぞれ以下の形のファジ
ー論理式を有する２つの規則の重みを表す２つの電流を
供給する手段の例を示す。（Ｘ₁＝ａ₁₁ ＡＮＤＸ₂＝ａ₁₂）ＯＲＸ₃＝ａ₁₃ および、以下の形のファジー論理式Ｘ₁＝ａ₂₁ ＯＲＸ₂＝ａ₂₂

【００３５】図４Ｂの抵抗回路網ならびに前記の例の抵
抗回路網では、同じ規則の各種の条件に対応する抵抗素
子は、単一の抵抗バイポール、すなわち抵抗素子の回路
網の単一の分岐を形成するように相互接続されている。
それにもかかわらず、図４Ａの例の場合とは反対に、図
４Ｂでは、同じ規則に関連する抵抗素子のいくつかは並
列に接続されている。実際に、同じバイポールでは、並
列の接続は「ｏｒ」の語に対応し、直列の接続は「ａｎ
ｄ」の語に対応する。

【００３６】いま説明した図４Ａおよび４Ｂは、電流源
と直列に配置された、それぞれ並列の抵抗バイポールの
回路網を有する２つの抵抗回路網をそれぞれ表す。それ
にもかかわらず、本分野の技術者は、本発明の他の実施
例において、これらの回路のそれぞれをそのデュアル回
路と交換できることを理解するであろう。これらの条件
下では、抵抗回路網は、電圧源に並列に配置された、直
列の抵抗バイポールの回路網を有するであろう。

【００３７】ここで、図３に示されている制御装置の変
形について再び考えることにする。この変形は、抵抗回
路網によって供給される電流の関数としての出力変数の
値を決定する、本発明による手段を有する。

【００３８】図３に示されているように、抵抗回路網の
分岐２１、２２および２３のそれぞれは、４つの信号集
合線路基準２５、２６、２７および２８と、接地ライン
（またはダンプ・ライン）基準３０とにそれぞれ接続さ
れている。抵抗回路網の分岐のそれぞれと集合線路の間
の接続は、電流分岐回路の媒介を介して行われる。この
例では、電流分岐回路のそれぞれは、抵抗回路網の出力
の１つに結合された４つの等しい伝導分岐を含む。３つ
の電流分岐回路は、それぞれ基準３１、３２および３３
を有する。

【００３９】理解を容易にするために、図５を参照す
る。図５は、図３の３つの電流分岐回路のうちの１つ
と、４つの集合線路２５、２６、２７および２８との相
互接続およびダンプ・ライン３０との相互接続を別に示
す。

【００４０】図５の電流分岐回路は、４つの分岐（集合
線路２５、２６、２７および２８のそれぞれについて１
つ）を有する。本発明の１つの実施例では、集合線路の
数は何本でもよいが、電流分岐回路は、常に集合線路ご
とに１つの分岐を有する。

【００４１】図５を参照すると、電流分岐回路の４つの
分岐のそれぞれに抵抗素子があるのがわかる。これらの
抵抗素子は、すべて基準文字Ｇを付加されており、さら
に、同じコンダクタンスを有する。電流分岐回路の各分
岐は同じコンダクタンスを有するので、集合線路の電位
が等しければ、電流分岐回路は、抵抗回路網の１つの分
岐によって供給される電流を４等分に分岐する。

【００４２】電流分岐回路の各分岐は、集合線路の１つ
と関連するが、この集合線路かまたはダンプ・ラインの
いずれかに接続されるようになされている。具体的に
は、図５において、電流分岐回路の左から第１の分岐は
それが接続されている集合線路２５に関連する。第２の
分岐はライン２６に関連するが、それに接続されていな
い。第３の分岐はそれが接続されているライン２７に関
連する。最後に、第４の分岐はライン２８に関連する
が、それに接続されていない。

【００４３】実際、電流分岐回路の分岐が集合線路に接
続されているかいないかによって、各分岐が、ｃ_k で示
される１または０の２進値をとる。したがって、４つの
分岐を有する電流分岐回路は、４ビットのワードを特徴
とする。例えば、図５の電流分岐回路を特徴づける４ビ
ットのワードは、１０１０である。

【００４４】再度図３の図表に戻ると、３つの規則のそ
れぞれに関連する電流分岐回路は、それぞれ異なる２進
ワードを特徴とする。３つの電流分岐回路によって特定
の集合線路ｋに供給される全電流Ｉ_out,k は、次式に等
しい。

【数３】Ｎは電流分岐の分岐の数である。

【００４５】電流Ｉ_i は

【数４】に等しい。したがって、一方では、ｋ番目の集合線路に
供給される全電流と、他方では、全電流Ｉ₀の１／４、
より一般的には全電流Ｉ₀の１／Ｎとの間の関係は、３
つの規則に対応するｃ_k の重心に等しく、その重みは、
規則のそれぞれの重みである。

【００４６】したがって、ｋ番目の集合線路に供給され
る電流は、それぞれ単一の出力値として１または０の値
の１つを有する３つの関連する規則の大域出力値の評価
に一致することが理解されよう。同様に、４つの集合線
路における電流強度は、それぞれ４つの明確な２進出力
値を有する３つの関連する規則に対する大域出力値に一
致する。

【００４７】各規則に関連する電流分岐回路の接続によ
って決定される４つの２進出力値は、本発明によれば、
１ビットを有する４つの２進数か、または４ビットを有
する１つの２進数、または中間サイズの２つまたは３つ
の２進数のいずれかと考えられる。

【００４８】図３に示されている変形では、３つの規則
の出力値は、それぞれ４ビットを有する２進数と考えら
れる。このため、図３において、集合線路２５、２６、
２７および２８のそれぞれは、抵抗の第２の回路網の入
力３５、３６、３７および３８に１つに接続されてい
る。この回路網（それ自体周知である２のべきによる加
重回路を構成する）が図６に別に示されている。

【００４９】抵抗の第２の回路網の４つの入力は、それ
ぞれ１つのノードに対応することが図６からわかるであ
ろう。これらのノードは、それぞれ基準３５、３６、３
７および３８を有する。４つのノードは、すべて図にＲ
で示される任意の同じ値を有する３つの抵抗によって互
いに接続されており、ノードのそれぞれも、値Ｒまたは
２Ｒのいずれかを有する抵抗の媒体によってアースに接
続されている。

【００５０】図６を理解し易くするために、集合線路２
５によってノード３８に供給される電流を基準Ｉ_out,3
で示し、集合線路２６によってノード３７に供給される
電流をＩ_out,2で示し、集合線路２７によってノード３
６に供給される電流をＩ_out,1で示し、最後に、ライン
２８によってノード３５に供給される電流をＩ_out,0 で
示す。

【００５１】図６において基準４０を有する値Ｒの抵抗
を横切ってノード３８とアースの間を循環する基準Ｉ
_out を有する電流を考える。この電流の強度は次式に等
しいことが容易に立証されるであろう。Ｉ_out＝２／３（１／８Ｉ_out,0＋１／４Ｉ_out,1＋１／
２Ｉ_out,2＋Ｉ_out,3）したがって、電流Ｉ_out は、４つの集合線路に供給され
る電流の合計に比例し、この合計は連続する２のべきに
よって重みづけされる。

【００５２】したがって、抵抗の第２の回路網の影響
は、それぞれ１ビットの３つの２進数の重心を表す４つ
の電流を、その強度が４ビットの３つの２進数の重心を
表す単一の電流に変換する。

【００５３】抵抗の第２の回路網によって供給される出
力電流Ｉ_out の強度が、各規則において、規則の出力を
特徴づける２進数をアナログ電流に変換し、次いでこれ
らのアナログ電流の重心を決定することによって得られ
る強度に等しくなるのは、重心の演算子の線形性に起因
する。

【００５４】各電流分岐回路は、それが受け取る電流を
４等分分岐させることを以前に述べた。すでに述べたよ
うに、これは、４つの集合線路２５、２６、２７、２８
およびダンプ・ライン３０が、すべて同じ電位である場
合にのみ当てはまる。残念ながら、集合線路は、抵抗の
第２の回路網の入力に接続されており、さらに、同じ量
の電流を伝えないので、一般に、正確に同じ電位にはな
らない。

【００５５】前記の問題を解決するには、各集合線路と
抵抗の第２の回路網の入力との間に変流器を挿入するの
が有用である。変流器の動作原理は、本分野の技術者に
は周知であるが、それにもかかわらず、これらの素子の
詳細な説明は、Ｃ．Ｔｏｕｍａｚｏｕ，Ｆ．Ｊ．ＬＩｄ
ｇｅｙおよびＤ．Ｇ．Ｈａｉｇｈによる研究「Ａｎａｌ
ｏｇＩＣｄｅｓｉｇｎ：ｔｈｅｃｕｒｒｅｎｔ−
ｍｏｄｅａｐｐｒｏａｃｈ」ＰｅｔｅｒＰｅｒｅｇ
ｒｉｎｕｓＬｔｄ．（英国ロンドン）出版の第３章に
記載されていることを述べておく。変流器（図示せず）
を使用すると、集合線路が仮想アースに維持される。

【００５６】変流器に頼るよりも、抵抗の第２の回路網
の電圧降下が無視でき、したがって集合線路がほぼ接地
されるように、抵抗の第２の回路網の抵抗として十分に
小さい値Ｒを選択したほうが一般に容易である（図６に
関連して説明されている）。

【００５７】図７は、本発明による、ファジー論理制御
装置の第２の実施例を示す。この第２の実施例では、第
１の実施例の抵抗素子の代わりにＭＯＳトランジスタを
使用している。図７の図表の重要な特徴は、疑似抵抗の
原理に従って、図３の図表のコンダクタンスのそれぞれ
をＭＯＳトランジスタと交換することによって得られ
る。相互接続されたトランジスタの疑似コンダクタンス
の働きに関する詳細については、Ｅ．Ｖｉｔｔｏｚおよ
びＸ．Ａｒｒｅｇｕｉｔによる論文「Ｌｉｎｅａｒｎ
ｅｔｗｏｒｋｓｂａｓｅｄｏｎｔｒａｎｓｉｓｔ
ｏｒｓ」ＥｌｅｃｔｒｏｎｉｃＬｅｔｔｅｒｓ，２９
７，２９，（１９９３）を参照することができる。

【００５８】図が煩雑になるのを避けるために、図７
は、単一の規則を実行するのに必要な回路素子のみを示
す。さらに、図は、単一のメンバシップ関数を評価する
のに必要な回路素子、すなわち規則の単一の条件のみを
示す。

【００５９】図７の回路は、５つの回路素子すなわちモ
ジュールに分割されている。これらのモジュールは、そ
れぞれ基準Ａ、Ｂ、Ｃ、ＤおよびＥを有しており、それ
ぞれ図上の長方形の破線によって画定されている。

【００６０】モジュールＡは電流源からなる。この電流
源は、図３の実施例の電流源と同じものである。このモ
ジュールは、規則の数と無関係に一意のものである。

【００６１】モジュールＢは、所属度関数の評価回路、
すなわち入力信号Ｖx の値と所定の基準値Ｖp_iの間の一
致の度合を測定することをもたらす回路である。図７
は、単一の所属度関数の評価回路のみを示すが、各実施
する規則の各条件ごとに評価回路が１つなければならな
いことが明らかである。

【００６２】モジュールＣは、２つの直列のトランジス
タから構成され、モジュールＢによって命令されると、
ともに可変コンダクタンスの疑似抵抗素子を構成する。
モジュールＣのコンダクタンスは、入力信号の値と基準
値とがまったく異なる場合に零になり、２つの値が互い
に近い場合に連続的に増加し、および２つの値が同じで
ある場合に最大値に達する。図７は、可変コンダクタン
スに対して疑似抵抗性の単一の素子のみを示す。それに
もかかわらず、所属度関数の各評価回路にこれらの素子
が１つあり、さらに、これらの疑似抵抗素子が回路網を
形成することが明らかである。読者は、図３および図４
を参照して、疑似抵抗素子の相互接続方法を決定するこ
とができる。

【００６３】モジュールＤは、４つの集合線路と、ダン
プ・ラインと、分岐回路とから構成され、その機能は、
疑似抵抗素子の回路網の分岐の１つによって供給される
電流の一部を集合線路に分配することである。モジュー
ルＤの回路は、図５の回路のコンダクタンスのそれぞれ
をＭＯＳトランジスタと交換すれば、図５の回路と同じ
ものになる。モジュールＤは、単一の分岐回路しか備え
ていないものとして示されているが、実際は、実施され
る規則ごとに１つ、すなわち疑似抵抗回路網の分岐ごと
に１つ有することも理解されるであろう。

【００６４】最後に、モジュールＥは、電流の合計を２
のべきによって重みづけする回路から構成される。モジ
ュールＥの回路は、この回路網の抵抗のそれぞれをＭＯ
Ｓトランジスタと交換すれば、図６の抵抗の回路網と同
じになる（２倍の値の２つの抵抗を、それらの一部とし
て、直列の１組のＭＯＳトランジスタと交換する場合は
除く）。モジュールＥも、規則の数と無関係に、一意の
ものである。

【００６５】すでに述べたように、基準Ｂを有するモジ
ュールは所属度関数の評価回路である。このモジュール
は、２つの並列な分岐を供給する電流源基準４１を有す
る。これらの分岐のうちの一方は、２つの直列のトラン
ジスタ基準４３および４７をそれぞれ備え、他方は、他
の２つのトランジスタ基準４５および４９をそれぞれ有
する。

【００６６】評価回路の入力値は、トランジスタ４３の
ゲートに供給されるＶx で示される電圧であり、回路の
基準値は、トランジスタ４５のゲートに供給されるＶp_i
で示される電圧である。２つの差動分岐のそれぞれを循
環する電流は、印加差動電圧にＳ字状の依存性を示す。

【００６７】図７において、モジュールＣの２つのトラ
ンジスタのゲートは、それぞれトランジスタ４７および
４９のゲートに接続されていることにも留意する。これ
らの条件下では、モジュールＡによってモジュールＣに
供給される電流が、モジュールＣの２つのトランジスタ
が弱い反転をするのに十分弱ければ、モジュールＣの疑
似コンダクタンスは、Ｖx がＶp_iに等しい場合にその最
大値に達し、２つのパラメータ間の偏差が増加する場合
に零に向かって減少する。相互接続されたトランジスタ
の疑似コンダクタンスの働きに関する詳細については、
Ｅ．ＶｉｔｔｏｚおよびＸ．Ａｒｒｅｇｕｉｔによる論
文「Ｌｉｎｅａｒｎｅｔｗｏｒｋｓｂａｓｅｄｏｎ
ｔｒａｎｓｉｓｔｏｒｓ」ＥｌｅｃｔｒｏｎｉｃＬ
ｅｔｔｅｒｓ，２９７，２９，（１９９３）を参照する
ことができる。

【００６８】ブロックＤのトランジスタの疑似コンダク
タンスは、Ｖbias1 で示され、電圧源基準５１によって
与えられるバイアス電圧によって決定される。

【００６９】ブロックＥのトランジスタの疑似コンダク
タンスは、Ｖbias2 で示され、電圧源基準５３によって
与えられるバイアス電圧によって決定される。

【００７０】バイアス電圧Ｖ_bias1およびＶ_bias2の値を
慎重に選択することによって、図３の実施例に関連して
述べた変流器を使用する必要がなくなる。実際に、真の
抵抗を用いた場合、すべての集合線路を同じ一定の電位
に維持する必要があるが、疑似抵抗を用いた場合は、こ
れらの集合線路の電位がモジュールＤのトランジスタを
飽和させるのに十分低ければ十分である。疑似抵抗に接
続された疑似アースの原理に関する詳細については、す
でに述べたＥ．ＶｉｔｔｏｚおよびＸ．Ａｒｒｅｇｕｉ
ｔによる論文「Ｌｉｎｅａｒｎｅｔｗｏｒｋｓｂａ
ｓｅｄｏｎｔｒａｎｓｉｓｔｏｒｓ」Ｅｌｅｃｔｒｏ
ｎｉｃＬｅｔｔｅｒｓ，２９７，２９，（１９９３）
を参照することができる。

【図面の簡単な説明】

【図１】ファジー規則を概念的に示す機能ブロック
（Ａ）と、３つの規則を同時に実施するファジー論理制
御装置の例を機能的に示す図（Ｂ）である。

【図２】入力ベクトルと２つの入力を有する規則の基
準ベクトルの間の一致の測定を実施する抵抗素子の回路
網の一部を示す図である。

【図３】本発明による制御装置の第１の実施例の概略
図である。

【図４】本発明に対応し、かつ図３に示されているも
のと同じ抵抗バイポールの回路網の実施例の図である。

【図５】集合線路および分岐回路を示す、図３の制御
装置の第２の手段の一部を示す図である。

【図６】集合線路によって伝達される電流の合計を重
みづけする手段を示す、図３の制御装置の第２の手段の
一部を示す図である。

【図７】本発明の第２の実施例の電子図である。

【符号の説明】

１１、１３評価回路１５電流源基準１７ノード２１、２２、２３分岐２５、２６、２７、２８集合線路３０接地ライン（ダンプ・ライン）基準３１、３２、３３、３５、３６、３７、３８基準４０基準４１電流源基準４３、４５、４７、４９トランジスタ基準５１電圧源基準

Claims

【特許請求の範囲】

【請求項１】１組の規則を１組の入力変数（Ｘ_k ）か
らの値の関数として実施することによって、１組の出力
変数（Ｙ_j ）の値を供給するアナログ形ファジー論理の
制御装置であって、前記規則のそれぞれは、一方では、
所定の値（ａ_ij）が前記出力変数（Ｙ_j ）の少なくとも
一部との関連において一致する結果として、他方では、
論理演算子によって互いに接続された１つまたは複数の
条件から構成されるファジー論理式としてそれ自身を表
し、前記条件は、それぞれ前記入力変数（Ｘ_k）の１つ
と基準値（Ｐ_ik ）とを含む式からなり、前記制御装置
は、各種の規則の結論の前記所定の値（ａ_ij）を組み合
わせることによって前記出力変数（Ｙ_j ）の値（Ｉ
_out ）を決定し、結論のそれぞれの所定の値（ａ_ij）
が、対応するファジー論理式の全体的真の度合（μ_i ）
を考慮して重み付けされ、その全体的真の度合が、ファ
ジー式に現れる条件のそれぞれの真の度合を組み合わせ
ることによって決定され、ある条件の真の度合が、その
条件が厳密に正しい場合に最大となり、かつその条件が
正しくないと考えられる場合に零となる制御装置におい
て、強度が各規則のファジー論理式の全体的真の度合
（μ_i）を表す電流（Ｉ_i）を各規則に供給する第１の手
段と、その第１の手段によって各種の規則に供給される前記電
流強度（Ｉ_i ）から前記出力変数（Ｙ_j ）の値を決定す
る第２の手段とを備えており、前記制御装置の第１の手段が、電流源と直列に配置され、それぞれ前記規則の１つに関
連しており、さらにそれぞれ直列および並列に相互接続
された１組の抵抗素子から構成され、バイポール内の前
記抵抗素子の相互接続の構成がそのバイポールに関連す
る規則のファジー論理式内にある論理演算子（「ＡＮ
Ｄ」、「ＯＲ」）の性質によって決定される並列の抵抗
バイポールの回路網（図４）と、前記抵抗素子の回路網の種々の分岐（２１、２２、２
３）内を循環する相対電流強度（Ｉ_i ）が各種の規則の
全体的真の度合の分布を反映するように、それぞれ抵抗
素子の１つのコンダクタンスを制御するようになされ
た、条件の真の度合の複数の評価回路（１１、１３）と
を備えることを特徴とする制御装置。
【請求項２】１組の規則を１組の入力変数（Ｘ_k ）か
らの値の関数として実施することによって、１組の出力
変数（Ｙ_j ）の値を供給するアナログ形ファジー論理の
制御装置であって、前記規則のそれぞれは、一方では、
所定の値（ａ_ij）が前記出力変数（Ｙ_j ）の少なくとも
一部との関連において一致する結果として、他方では、
論理演算子によって互いに接続された１つまたは複数の
条件から構成されるファジー論理式としてそれ自身を表
し、前記条件は、それぞれ前記入力変数（Ｘ_k）の１つ
と基準値（Ｐ_ik ）とを含む式からなり、前記制御装置
は、各種の規則の結論の前記所定の値（ａ_ij）を組み合
わせることによって前記出力変数（Ｙ_j ）の値（Ｉ
_out ）を決定し、結論のそれぞれの所定の値（ａ_ij）
が、対応するファジー論理式の全体的真の度合（μ_i ）
を考慮して重み付けされ、その全体的真の度合が、ファ
ジー式に現れる条件のそれぞれの真の度合を組み合わせ
ることによって決定され、ある条件の真の度合が、その
条件が厳密に正しい場合に最大となり、かつその条件が
正しくないと考えられる場合に零となる制御装置におい
て、強度が前記規則のファジー論理式の全体的真の度合（μ
_i）を表す電流（Ｉ_i）を各規則に供給する第１の手段
と、前記第１の手段によって各種の規則に供給される前記電
流強度（Ｉ_i ）から前記出力変数（Ｙ_j ）の値を決定す
る第２の手段とを備えており、前記制御装置の第１の手段が、電圧源と並列に配置され、それぞれ前記規則の１つに関
連しており、さらにそれぞれ直列および並列に相互接続
された１組の抵抗素子から構成され、バイポール内の抵
抗素子の相互接続の構成が前記バイポールに関連する規
則のファジー論理式内にある論理演算子（「ＡＮＤ」、
「ＯＲ」）の性質によって決定される直列の抵抗バイポ
ールの回路網（図４）と、各種の抵抗バイポールの端子における電流の相対値が、
各種の規則の全体的真の度合の分布を反映するように、
評価回路のそれぞれが抵抗素子の１つのコンダクタンス
を制御するようになされた、条件の真の度合の複数の評
価回路（１１、１３）とを備えることを特徴とする制御
装置。
【請求項３】前記第２の手段が、所定の数（Ｎ）集合線路と、各規則について、前記所定の数（Ｎ）の分岐を有する電
流分岐回路であって、その分岐のそれぞれが、前記第１
の手段によって供給される電流の等分を受け取り、かつ
そＮ分岐の集合のそれぞれが前記集合線路の１つに接続
されており、分岐の集合が前記規則の結論に現れる前記
所定の値（ａ_ij）を表現する分岐回路とを有することを
特徴とする請求項１または２に記載の制御装置。
【請求項４】前記第２の手段が、前記集合線路の少な
くとも一部によって伝達される電流の合計を２のべきに
よって重みづけする手段も備えることを特徴とする請求
項３に記載の制御装置。
【請求項５】１組の規則を１組の入力変数（Ｘ_k ）か
らの値の関数として実施することによって、１組の出力
変数（Ｙ_j ）の値を供給するアナログ形ファジー論理の
制御装置であって、前記規則のそれぞれは、一方では、
所定の値（ａ_ij）が前記出力変数（Ｙ_j ）の少なくとも
一部との関連において一致する結果として、他方では、
論理演算子によって互いに接続された１つまたは複数の
条件から構成されるファジー論理式としてそれ自身を表
し、前記条件は、それぞれ前記入力変数（Ｘ_k）の１つ
と基準値（Ｐ_ik ）とを含む式からなり、前記制御装置
は、各種の規則の結論の前記所定の値（ａ_ij）を組み合
わせることによって前記出力変数（Ｙ_j ）の値（Ｉ
_out ）を決定し、結論のそれぞれの所定の値（ａ_ij）
が、対応するファジー論理式の全体的真の度合（μ_i ）
を考慮して重み付けされ、その全体的真の度合が、ファ
ジー式に現れる条件のそれぞれの真の度合を組み合わせ
ることによって決定され、ある条件の真の度合が、その
条件が厳密に正しい場合に最大となり、かつその条件が
正しくないと考えられる場合に零となる制御装置におい
て、強度が各規則のファジー論理式の全体的真の度合（μ
_i ）を表す電流（Ｉ_i ）を各規則に供給する第１の手段
と、前記第１の手段によって各種の規則に供給される前記電
流強度（Ｉ_i ）から前記出力変数（Ｙ_j ）の値を決定す
る第２の手段とを備えており、前記制御装置の第２の手段が、所定の数（Ｎ）集合線路と、各規則について、その所定の数（Ｎ）の分岐を有し、そ
の分岐のそれぞれが、前記第１の手段によって供給され
る電流の等分を受け取り、かつ前記分岐の集合のそれぞ
れが前記集合線路の１つに接続されており、前記分岐の
集合が前記規則の結論に現れる前記所定の値（ａ_ij）を
表現する電流分岐回路とを有することを特徴とする制御
回路。
【請求項６】前記第２の手段が、前記集合線路の少な
くとも一部によって伝達される電流の合計を２のべきに
よって重みづけする手段も備えることを特徴とする請求
項３に記載の制御装置。