DE102013101675B4 - Anpassung von Referenzwiderständen bei der Ermittlung von MRAM-Widerstandszuständen - Google Patents

Anpassung von Referenzwiderständen bei der Ermittlung von MRAM-Widerstandszuständen Download PDF

Info

Publication number
DE102013101675B4
DE102013101675B4 DE102013101675.8A DE102013101675A DE102013101675B4 DE 102013101675 B4 DE102013101675 B4 DE 102013101675B4 DE 102013101675 A DE102013101675 A DE 102013101675A DE 102013101675 B4 DE102013101675 B4 DE 102013101675B4
Authority
DE
Germany
Prior art keywords
resistance
magnetic tunnel
tunnel junction
bit cell
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013101675.8A
Other languages
English (en)
Other versions
DE102013101675A1 (de
Inventor
Yue-Der Chih
Chin-Yi Huang
Chun Jung Lin
Kai-Chun Lin
Hung-Chang Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102013101675A1 publication Critical patent/DE102013101675A1/de
Application granted granted Critical
Publication of DE102013101675B4 publication Critical patent/DE102013101675B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

Digitaler Speicher, der folgendes umfasst: ein Array von magnetoresistiven Speicher-Bitzellen, wobei jede der Bitzellen mindestens ein Magnetisches-Tunnelkontakt-Element (22) umfasst, das mindestens zwei magnetische Schichten in einem Stapel umfasst, einschließlich einer fixierten Schicht mit einem dauerhaften magnetischen Feld, das eine Referenzrichtung festlegt, und einer freien Schicht mit einer magnetischen Feldkomponente, die wahlweise – parallel zu der Referenzrichtung ausrichtbar ist, wodurch ein Zustand niedrigen elektrischen Widerstands (RL) durch den Stapel bereitgestellt wird, und – antiparallel zu der Referenzrichtung ausrichtbar ist, wodurch ein Zustand hohen elektrischen Widerstands (RH) durch den Stapel bereitgestellt wird; eine Strom-Bias-Quelle (24), um einen Strom an mindestens eine ausgewählte der Bitzellen bereitzustellen, die mit einem Vergleichsschaltkreis (23) verbunden ist, um einen mit dem Widerstand verbundenen Parameter des mindestens einen Magnetischen-Tunnelkontakt-Elementes (22) der ausgewählten Bitzelle mit einer Referenz zu vergleichen, um zwischen dem hohen (RH) und dem niedrigen (RL) Widerstandszustand zu unterscheiden; wobei die Referenz auf einem Widerstand beruht, der durch einen Ort der ausgewählten Bitzelle in dem Array bestimmt wird; wobei die Referenz aus einem Referenzwiderstand und zusätzlich einem Ausgleichswiderstand abgeleitet ist, der sich mit einer Länge von mindestens einer Leitung ändert, die den Referenzwiderstand oder die ausgewählte Bitzelle mit der Strom-Bias-Quelle (24) und/oder einem Leseverstärker verbindet; dadurch gekennzeichnet, dass der Referenzwiderstand von dem Ort der ausgewählten Bitzelle in dem Array unabhängig ist.

Description

  • Diese Offenbarung betrifft Schaltkreis-Speicher, wobei verschiedene binäre Logikzustände durch veränderbare Zustände hohen elektrischen Widerstands und niedrigen elektrischen Widerstands von magnetoresistiven Speicherelementen, die in Bitzellen enthalten sind, dargestellt werden. Während Speicher-Lesevorgängen werden die verschiedenen Widerstandszustände mittels Leseverstärkern unterschieden, die schaltbar mit den adressierten Zellen verbunden sind. Ein Leseverstärker vergleicht einen mit dem Widerstand verbundenen Parameter einer adressierten Bitzelle, wie etwa eine Stromamplitude bei einer gegebenen Vorspannung, mit einem zugehörigen Parameter in einem Referenzschaltkreis, der magnetoresistive Referenzelemente umfasst, die einen Schwellenpegel zum Vergleich mit der Bitzelle erzeugen.
  • Diese Offenbarung sieht die Verringerung der Effekte von Unterschieden im Widerstand zwischen den Referenzelementen mittels bestimmter Mittelungstechniken vor und gleicht auch die Unterschiede im Widerstand der Leiter unterschiedlicher Länge, die schaltbar die adressierten Bitzellen mit einem Leseverstärker verbinden, aus. Leiter einer Länge, die mit den Leitern, die eine Bitzelle adressieren, vergleichbar sind, werden in den Referenzschaltkreis eingefügt, um Unterschiede im Widerstand durch Unterschiede in der Länge der adressierenden Leiter, wenn die Bitzelle ausgelesen wird, auszugleichen.
  • Ein Spin-Transfer-Drehmoment-magnetoresistiver Direktzugriffsspeicher (Spin-Transfer Torque Magnetoresistive Random Access Memory, STT-MRAM) speichert binäre Datenwerte in den Widerstandszuständen von Speicherelementen mit magnetischen Tunnelkontakten (Magnetic Tunnel Junction, MTJ). Ein magnetischer Tunnelkontakt oder MTJ weist übereinander liegende magnetische Schichten auf, die durch einen nichtmagnetischen Film oder eine nichtmagnetische Sperrschicht, wie etwa Magnesiumoxid, getrennt sind. Die beiden magnetischen Schichten weisen magnetische Felder auf, die in der selben Richtung (parallel zueinander) oder in der genau entgegen gesetzten Richtung (antiparallel) ausgerichtet sein können. Diese jeweiligen Ausrichtungen des Magnetfeldes sind zwei unterschiedliche Zustände, bei denen der MTJ ohne das Anlegen von elektrischem Strom stabil bleibt.
  • Im Zustand der parallelen Feldausrichtung hat der MTJ einen relativ niedrigeren sequentiellen Widerstand RL durch die magnetischen Schichten und die Sperrschicht. Im Zustand der antiparallelen Feldausrichtung hat der MTJ einen relativ höheren sequentiellen Reihenwiderstand RH. Während des Schreibvorgangs kann der MTJ von dem Zustand mit hohem Widerstand (mit antiparallelen magnetischen Feldern) in den Zustand mit niedrigem Widerstand (mit parallelen magnetischen Feldern) geschaltet werden, oder vice versa, mittels Schreibströmen ausreichender Amplitude mit jeweils entgegengesetzten Strompolaritäten. Während des Lesevorgangs wird eine Lese-Bias-Spannung (oder ein Lese-Bias-Strom) an ein adressiertes Bitzellen-MTJ-Element angelegt und die Stromstärke (oder Spannung), die sich aus Ohm's Gesetz V = IR ergibt, wird mit einem Schwellenwert eines Widerstandes zwischen RL und RH verglichen. Das Ergebnis des Vergleichs wird als der logische Wert der Bitzelle angesehen.
  • Während eines Lesevorgangs kann der Widerstand eines MTJ-Elements als eine Stromstärke oder Spannung ausgedrückt werden. Verschiedene Techniken können Schwellenpegel für den Vergleich ermitteln. Verschiedene Referenzschaltkreisanordnungen können durch den Vergleich mit dem Schwellenwert zwischen Zuständen mit hohem Widerstand und Zuständen mit niedrigem Widerstand unterscheiden. Als ein Beispiel kann eine Spannumg, die sich mit dem Widerstand verändert, erzeugt werden, indem ein Lesestrom einer vorgegebenen Amplitude durch das MTJ-Element geleitet wird. Die Spannung wird mit einer Referenzspannung verglichen, um zwischen Zuständen hohen und niedrigen Widerstands zu unterscheiden. Es ist auch möglich, eine vorgegebene Spannung anzulegen und die vom Widerstand abhängige sich ergebende Stromstärke mit einer Referenz-Vergleichsstromstärke zu vergleichen. Die vergleichsweise höheren und niedrigeren Widerstandszustände eines oder mehrerer Elemente entsprechen logischen „Null”- oder „Eins”-Binärwerten einer Bitzelle.
  • Der Unterschied im Widerstand zwischen RH und RL für einen vorgegebenen MTJ kann erheblich sein, etwa ein Unterschied des Widerstandes von 100% oder 200%. Aber die Widerstandswerte der MTJ-Elemente in ihren Zuständen hohen und niedrigen Widerstands (RH und RL) und der Unterschied im Widerstand zwischen dem Zustand hohen und niedrigen Widerstands (RH minus RL) unterscheiden sich bei den MTJ-Elementen in einem bestimmten Integrierten-Schaltkreis Speicher. Die Widerstandswerte und der Unterschied zwischen RH und RL unterscheiden sich auch von einem Schaltkreis zum nächsten.
  • Manche der Unterschiede im Widerstand, besonders von einem Schaltkreis zum nächsten, beruhen auf normalen Unterschieden in der Fertigung. Kleine Unterschiede in der Dicke der Magnesiumoxid-Sperrschicht können erhebliche Unterschiede im Widerstand hervorrufen. Die Unterschiede im Widerstand und in der Differenz zwischen RH und RL zeigen Schwierigkeiten in der Wahl eines Schwellenwertes auf, der zum Vergleich verwendet wird, wenn unterschieden wird, ob ein MTJ, der gelesen wird, in seinem hohen oder niedrigen Widerstandswert ist. Man könnte nominale Werte von RH und RL annehmen und einen Vergleichsschwellenwert auf der Hälfte zwischen den nominalen Werten von RH und RL festsetzen, aber dieser Vergleichsschwellenwert wird nicht der optimale Wert für alle Speicherschaltkreise oder für alle adressierbaren MTJ-Bitzellen auf einem vorgegebenen Schaltkreis sein, weil die wirklichen RH- und RL-Widerstände der MTJ-Elemente gemäß einer Population verteilt sind.
  • Ein optimaler Schwellenwert besitzt einen erheblichen Abstand von den Werten, die in den meisten oder allen Bitzellen in ihren hohen oder niedrigen Widerstandszuständen beobachtet werden, so dass Unterschiede, wie etwa Unterschiede der verglichenen Schaltkreiseingänge und Unterschiede der absoluten oder differentiellen Widerstände der RH- und RL-Werte der Bitzellen, keine Lesefehler (d. h. eine Unfähigkeit, zwischen den beiden Widerstandszuständen eines MTJ-Elements einer Bitzelle genau, wiederholt und zuverlässig zu unterscheiden) hervorrufen.
  • Was benötigt wird ist ein praktisches Verfahren um zu dem geeignetsten Vergleichsschwellenwert zu gelangen, der in den Leseverstärkern von einzelnen Schaltkreisen verwendet wird, wobei die Unterschiede zwischen RH und RL von einem Schaltkreis zum nächsten vorausgesetzt werden. Ein nützliches Verfahren kann sein, beispielhafte Referenz-MTJ-Elemente in einem Referenzschaltkreis, die mit den Leseverstärkern verbunden sind, einzuschließen, um den Vergleichsschwellenwert festzulegen. Ein oder mehrere Referenz-MTJ-Elemente können in jeweiligen RH- und RL-Zuständen gehalten werden oder zwischen RH- und RL-Zuständen geschaltet werden. Der Referenzschaltkreis erzeugt aus dem oder den MTJ-Elementen) einen Schwellenwert, der verwendet wird, um die Widerstandszustände der Bitzellen zu unterscheiden. Der Schwellenwert fällt zwischen die RH- und RL-Pegel der Referenz-MTJ-Elemente, idealer weise auf die Hälfte zwischen RH und RL. Wenn Unterschiede in der Herstellung dazu führen, dass die RH- und RL-Widerstände der Bitzellen auf einem Schaltkreis hoch oder niedrig ausfallen, sollten diese Unterschiede in der Herstellung auch dazu führen, dass die Widerstände der Referenz-Bitzellen in der selben Richtung ausfallen.
  • Die Verwendung von Referenz-MTJ-Elementen, um die Vergleichsgrundlage beim Lesen der Bitzellen-MTJ-Elemente zu bestimmen, ist nützlich, aber keine vollständige Lösung. Es bleiben Unterschiede in den Widerstandswerten der MTJ-Elemente auf einem Schaltkreis. Es treten entsprechende Verteilungen von RH und RL bei den Populationen von Referenz-MTJ-Elementen und auch bei den Populationen von Bitzellen-MTJ-Elementen auf, sowohl auf einem gegebenen Schaltkreis als auch in einer Population von Schaltkreisen.
  • Spannungs-, Stromstärke- und Widerstandsparameter sind durch das Ohm'sche Gesetz verbunden. Der Vergleichsschaltkreis und die Parameter, die als Grundlage des Vergleichs verwendet werden, können irgendwelche Parameter sein, die sich mit den Widerständen der MTJ-Elemente (in den Bitzellen und/oder in den Referenz-MTJ-Elementen) in ihren hohen oder niedrigen Widerstandszuständen ändern. Die Parameter, die tatsächlich verglichen werden, um zwischen Widerstandszuständen zu unterscheiden, können Spannungen sein, die an einen Spannungskomparator angelegt werden, oder Stromstärken, die an einen Stromkomparator angelegt werden, etc., wobei der den Schwellenwert bestimmende Komparator als Funktion des MTJ-Widerstandes variiert. Man misst oder bearbeitet normalerweise nicht einen Widerstandswert in einem Schaltkreis. Der gemessene oder bearbeitete Wert ist eine Spannung oder Stromstärke, die aufgrund von Änderungen im Widerstand variiert.
  • Zusätzlich zu den Abweichungen von RH und RL in einem Schaltkreis und zwischen Schaltkreisen sind die typischen Widerstandspegel RH und RL und/oder die Unterschiede zwischen den hohen und niedrigen Widerstandspegeln RH–RL verglichen mit den Widerständen von Leiterbahnen nicht erheblich, die in dem Schaltkreis vorkommen, einschließlich der Bahnen, über die eine adressierte Bitzelle mit dem Speicher-Leseverstärker zum Zweck des Vergleichs verbunden ist. Die Leiterbahnen können beispielsweise polykristallines Silizium (oder „Polysilizium”) einer sehr eingeschränkten Breite und Dicke umfassen. Herstellungsunterschiede beeinflussen die Widerstände, die entlang solcher Leiterbahnen in Serie mit einem Bitzellen-MTJ-Element, dessen Widerstandszustand gelesen werden soll, verbunden sind. Und die Länge der Leiterbahnen variiert unter den Bitzellen-MTJ-Elementen auf einem Schaltkreis, weil manche der Bitzellen-MTJ-Elemente sich in Wortleitungen befinden, die nahe bei ihren zugehörigen Leseverstärkern liegen (wobei normalerweise ein Leseverstärker pro Bitstelle vorgesehen ist), und mache weiter entfernt liegen. Das Polysilizium oder andere Leiter tragen zusätzliche Abweichungen zu den RH- und RL-Abweichungen des Bitzellenelements bei, abhängig von ihren Abständen vom Leseverstärker.
  • Wenn alle Quellen von Widerstandsabweichungen außer der Änderung des Widerstandszustands zwischen RH und RL minimiert werden könnten, würde die Fähigkeit von Leseverstärkern, genau zwischen hohen und niedrigen Widerstandszuständen zu unterscheiden, verbessert werden, selbst wenn man annimmt, dass die Leseverstärker an ihren Eingängen einen Offset bzw. eine Korrektur aufweisen. Die Effektivität des Schwellenwertvergleichs durch die Leseverstärker wird durch die Abweichungen der RH- und RL-Widerstände in Bitzellen-MTJ-Elementen und auch in Referenz-MTJ-Elementen verringert. Die Variabilität wird durch die zusätzliche Variabilität des Widerstands von Leitern verstärkt, die den Leseverstärker an einer Bitstelle in einem Wort mit dem zugehörigen Bitzellen-MTJ in einem adressierten Speicherwort in einem variablen Abstand vom Leseverstärker schaltbar verbinden. Es wäre vorteilhaft, die Widerstandsabweichungen, abgesehen von der Änderung des Widerstandszustands, zu verringern oder zu beseitigen, wenn dies möglich ist.
  • Die Offenlegungsschrift DE 10 2005 052 508 A1 beschreibt eine Referenzstromquelle für eine Speicheranordnung magnetischer Tunnelübergangselemente, bei welcher der Vergleichswiderstand als Mittelwert mehrerer magnetischer Tunnelübergangselemente bestimmt wird.
  • Vergleichsschaltkreise mit mehreren magnetischen Tunnelübergangselementen, welche über unterschiedlich lange elektrische Verbindungsleitungen mit einem Referenzausgang verbunden sind, sind in der US 6 697 294 B1 beschrieben.
  • Weitere Referenzschaltkreise für Halbleiterspeicherelemente sind in der Patentschrift US 7 283 407 B2 beschrieben.
  • ZUSAMMENFASSUNG
  • Es ist ein Ziel der vorliegenden Offenbarung, eine effektive STT-MRAM-Konfiguration bereitzustellen, die eine Population von Bitzellen mit abweichenden hohen und/oder niedrigen Widerstandswerten und Hoch/Niedrig-Widerstandsverhältnissen umfasst.
  • Dieses Ziel wird mit einem digitalen Speicher gemäß den unabhängigen Ansprüchen 1 und 5 und einem Verfahren zum Unterscheiden zwischen hohen und niedrigen Widerstandszuständen gemäß dem unabhängigen Verfahrensanspruch 9 erreicht. Die abhängigen Ansprüche beziehen sich auf vorteilhafte Weiterbildungen.
  • Jedes logische Bit kann durch den hohen oder niedrigen Widerstandszustand von einem oder mehreren Magnetischen-Tunnelkontakt-(MTJ)-Elementen, die eine Bitzelle bilden, dargestellt werden. Der Widerstand von Magnetischen-Tunnelkontakt-Elementen von Bitzellen wird, wenn er adressiert wird, mit dem Eingang eines Leseverstärkers verbunden, der als Komparator betrieben wird. Ein anderer Eingang des Leseverstärkers ist mit einem Referenzelement verbunden, das bei einem Parameterwert gehalten wird, der einen Vergleichsschwellenwert zwischen den RH- und RL-Zuständen des Bitzellen-MTJ für diesen Parameter bestimmt. Somit liest der Ausgang des Leseverstärkers den hohen oder niedrigen Widerstandszustand der Bitzelle aus, der als logischer Bitwert angesehen werden kann, der in dem Bitzellen-MTJ-Element gespeichert ist.
  • In bestimmten Ausführungen wird der Parameterwert des Referenzschaltkreises, der mit dem Leseverstärker verbunden ist, um den Schwellenwert für den Vergleich festzulegen, aus zugeordneten Referenz-MTJ-Elementen abgeleitet. Mindestens ein Referenz-MTJ-Element wird in seinem hohen Widerstandszustand RH und mindestens ein Referenz-MTJ-Element wird in seinem niedrigen Widerstandszustand RL gehalten. Der Schwellenwert für den Vergleich kann als Parameterwert zwischen dem Wert des Parameters im RH- und im RL-Widerstandszustand der beiden MTJ-Elemente, die als Referenz verwendet werden, wie etwa dem Durchschnitt oder ungefähren Durchschnitt ihres Widerstandes oder ihrer Spannung oder ihrer Stromamplitude, abgeleitet werden.
  • Es treten jedoch sogar Abweichungen zwischen Referenz-MTJ-Elementen auf, wenn zwei oder mehrere MTJ-Elemente verwendet werden, um Parameterwerte zu erzeugen, die als Referenz für eine oder mehrere Bitpositionen verwendet werden. Eine zusätzliche Technik, die hier verwendet wird, um die Abweichungen der RH- und RL-Widerstände der MTJ-Elemente, die als Referenz verwendet werden, zu verringern, liegt darin, den Durchschnitt der Widerstände (oder der mit Widerständen verknüpften Parameterwerte) zu bilden. Eine Mehrzahl von Referenz-MTJ-Elementen im RH-Zustand kann verbunden werden, um einen durchschnittlichen RH-Widerstand bereitzustellen; und eine andere Mehrzahl von Referenz-MTJ-Elementen im RL-Zustand kann einen durchschnittlichen RL-Widerstand bereitstellen. Alternativ kann eine gleiche Anzahl von Realisierungen von RH- und RL-Zuständen in einer Art verbunden werden, die ihren durchschnittlichen Widerstand ableitet. Die Variabilität der Widerstände von Elementen einer Population von zwei oder mehreren Referenz-MTJ-Elementen wird gedämpft, wenn der tatsächliche Referenzparameter auf einem Durchschnitt anstatt auf dem Parameterwert, der für nur ein MTJ-Element charakteristisch ist, beruht.
  • Obwohl Realisierungen sowohl des RH- wie des RL-Widerstandszustandes dazu beitragen, den Vergleichsschwellenwert festzulegen, und ein Durchschnitt oder ein anderer dazwischen liegender Parameterpegel zwischen dem des RH- und des RL-Zustands verwendet wird, können mindestens zwei solche Realisierungen durch schaltbare Zustände eines MTJ-Elements wiedergegeben werden, anstatt zwei MTJ-Elemente zu verwenden, die in unterschiedlichen RH- und RL-Zuständen verbleiben. Das heißt, dass Parameterwerte für RH- und RL-Zustände erhoben werden können, indem ein Wert, der einen oder mehrere Referenz-MTJ-Elemente in einem Zustand charakterisiert, gespeichert wird, worauf die Referenz-MTJ-Elemente in einen entgegengesetzten Widerstandszustand geschaltet werden und der Referenzwert als ein Pegel zwischen diesen Zuständen ermittelt wird.
  • Somit besteht eine Technik, die hier vorgesehen ist, um Werte auszulesen, darin, ein oder mehrere Referenz-MTJ-Hilfselemente bereitzustellen, deren durchschnittlicher Widerstand ((RH + RL)/2) als eine Referenz verwendet wird, um zwischen hohen und niedrigen Widerständen in aktiven MTJ-Speicherelementen zu unterscheiden. Statt dem Durchschnitt können die Referenz-MTJ-Hilfselemente einen anderen Parameterwert bereitstellen, von dem bekannt ist, dass er an einem dazwischen liegenden Punkt liegt, wie etwa einen parallelen Widerstandswert mit einem zusätzlichen in Serie geschalteten Widerstand.
  • Das oder die Referenz-MTJ-Hilfselement(e) wird oder werden in dem selben Verfahren hergestellt wie die aktiven Bitzellen-MTJ-Elemente, zwischen deren Widerstandszuständen unterschieden werden soll, und die beispielsweise auf dem selben Schaltkreis liegen und daher von Verfahrensabweichungen genauso betroffen sind, wie das oder die MTJ-Hilfselement(e). Mehrere Hilfselemente können vorgesehen sein und auf dem Schaltkreis in der Nähe der aktiven Elemente liegen, für die die Hilfselemente Referenzen bereitstellen. In anderen Anordnungen könnte ein Hilfselement verwendet werden, um Schwellenwert-Vergleichswerte für die Bitzellen-MTJs eines ganzen Speicherarrays herzustellen. In der praktischen Anwendung sind ein oder mehrere MTJ-Hilfselement(e) für einen Leseverstärker an jeder Bitstelle eines adressierten Wortes vorgesehen. Gemäß Ausführungen, die eine Durchschnittsbildung oder andere Redundanzen verwenden, um die Abweichungen der Referenz- oder MTJ-Hilfselemente abzumildern, tragen mindestens zwei Referenz-MTJ-Elemente oder RH- und RL-Elementzustände dazu bei, einen Referenz-Schwellenwert zwischen den RH- und RL-Zuständen festzulegen. Und in manchen Ausführungen erzeugt eine Mehrzahl von MTJ-Hilfselementen sowohl im RH- wie im RL-Zustand einen Vergleichsschwellenwert mit noch geringeren Unterschieden von einem Leseverstärker oder einer Bitstelle zum oder zur nächsten.
  • Eine Änderung des logischen Wertes einer Bitzelle, die ein MTJ-Element aufweist, wird erreicht, indem die Ausrichtung des magnetischen Feldes der freien Schicht gegenüber der Ausrichtung der fixierten Schicht geändert wird. Eine Spin-Transfer-Drehmoment-(STT)-Zelle besitzt den Vorteil, dass die Ausrichtung des magnetischen Feldes in der freien Schicht einfach dadurch geändert werden kann, dass ein geeigneter Schreibstrom durch das Magnetische-Tunnelkontakt-(MTJ)-Element geleitet wird.
  • Der Schreibstrom, der benötigt wird, um einen gegebenen RH- oder RL-Zustand zu erreichen, verlangt eine gegebene Schreibstrompolarität bei mindestens einer Minimalamplitude. Das Lesen des Wertes eines Bits, das heißt das Ermitteln seines Widerstandszustands, umfasst auch das Durchleiten eines Stroms durch das MTJ-Element, aber die Polarität ist nicht wichtig, außer dass, wenn der Lesestrom mit der Polarität angelegt wird, die den gegenwärtigen RH- oder RL-Zustand des MTJ-Elements ändern könnte, die Lesestromvorspannung bei einer niedrigeren Stromamplitude als die minimale Schreibstromamplitude gehalten werden muss, um die Gefahr der Änderung oder „Störung” des logischen Wertes, der in der Bitzelle gespeichert ist, zu verringern. Eine Lese-Störungsgefahr kann in Situationen auftreten, in denen eine bestimmte Kombination von gegenwärtigem Widerstandszustand und Vorspannungs-Lesestrompolarität vorliegt. Um ein MTJ-Element von seinem hohen Widerstandszustand in seinen niedrigen Widerstandszustand zu ändern, wird eine Schreibstrompolarität benötigt, die entgegengesetzt zu der Polarität ist, die benötigt wird, um einen niedrigen Widerstandszustand in einen hohen Widerstandszustand zu schreiben.
  • Der gegenwärtige Widerstandszustand RH oder RL von Bitzellen-MTJ-Elementen ist unbekannt, weil die Logikwerte der Zellen (die gespeicherten Datenwerte) beliebig sind. Jede vorgegebene Zelle kann sich in einem hohen oder niedrigen Widerstandszustand befinden. Verwendet man jedoch angemessene Sorgfalt bei der Vorspannungs-Strompolarität, die an Referenz-MTJ-Elemente in einem Referenzschaltkreis angelegt wird, kann es möglich sein, die Referenz-MTJ-Elemente vor Lesestörungsgefahr zu schützen.
  • Demnach wird ein Array von magnetoresistiven Speicher-Bitzellen, das änderbare hohe und niedrige Widerstandszustände in einem oder mehreren Magnetischen-Tunnelkontakt-Elementen verwendet, um logische Werte zu speichern, dazu eingerichtet, eine verbesserte Fähigkeit bereitzustellen, hohe und niedrige Widerstandszustände zu unterscheiden, indem ein Referenz-Widerstand-, Spannungs- oder Stromstärke-Parameterpegel ausgewählt wird, der als ein Vergleichsschwellenwert verwendet wird. Der Pegel, der als Vergleichsschwellenwert verwendet wird, liegt zwischen den üblichen Werten dieses Parameters in dem RH- und RL-Zustand. In einer Ausführung stellt eine Strom-Bias-Quelle einen Lesestrom an einen Referenzschaltkreis bereit, in dem MTJ-Elemente einen Vergleichswert an einen Leseverstärker bereitstellen. Ein Bitzellen-MTJ-Element wird entlang Leitungen adressiert, die schaltbar durch Transistoren adressiert werden, die auf Wort- und Bitleitungssignale reagieren, und stellt dem Leseverstärker einen Eingangswert bereit. Die Vergleichsschaltkreise des Leseverstärkers ermitteln, ob der Widerstand des adressierten Bitzellen-MTJ-Elements größer oder kleiner als ein Referenzwert ist, und lesen so den Logikwert der Bitzelle.
  • Der Referenzwert oder die Referenzwerte, die zum Vergleich verwendet werden, um die hohen oder niedrigen Widerstandszustände eines oder mehrerer Elemente zu unterscheiden, werden mittels einer Mehrzahl von Referenz-MTJ-Elementen und MTJ-Elementzuständen ermittelt. Die RH- und RL-Widerstände von einzelnen MTJ-Elementen sind in Bereichen von hohen und von niedrigen Widerstandswerten gemäß einer Population verteilt. Indem der Durchschnitt mehrerer MTJ-Elemente gebildet wird oder sie anderweitig einbezogen werden, um einen Parameterwert festzulegen, der einen Durchschnitt oder Ähnliches zwischen Werten in RH- und RL-Zuständen darstellt, und/oder indem mehrere MTJ-Elemente verwendet werden, um zu einem oder beiden der RH- und RL-Zustände beizutragen, die zu einem Mittelwert oder Durchschnitt beitragen, wird die Variabilität der RH- und RL-Widerstände gedämpft bzw. abgeschwächt und der Vergleichsschwellenwert optimiert.
  • Gemäß einem Aspekt dieser Offenbarung wird ein Referenzwiderstand, der anwendbar ist, um mindestens eine Teilmenge der Bitzellen-MTJ-Elemente zu lesen, ermittelt, indem der Durchschnitt der Widerstände von zugehörigen Referenz-MTJ-Zellen in den hohen und/oder niedrigen Widerstandszuständen gebildet wird. Der Lesestrom, der verwendet wird, um eine Spannung aus einer MTJ-Zelle zu erzeugen, um mit einer Referenzspannung verglichen zu werden, wird über eine Bitleitung geleitet, die die MTJ-Zelle adressiert. Eine Abweichung des Widerstands tritt auf aufgrund von Abweichungen in der Länge der Bitleitungen zwischen der Strom-Bias-Quelle und MTJ-Zellen, die näher oder entfernter von der Stromquelle in dem Array liegen. Gemäß einem anderen Aspekt wird diese Abweichung ganz oder teilweise eliminiert, indem in den Vergleichsschaltkreis ein Ausgleichswiderstand eingefügt wird, der gleich groß wie zumindest ein Teil des Widerstandes der Bitleitung ist. In einer Ausführung wird der abweichende Widerstand erzeugt, indem ein Polysilizium-Leitungsarray verwendet wird, das das Material und die veränderlichen Längen der Bitleitungen repliziert, die die MTJ-Elemente an jedem Bitzellenort in einem Array adressieren.
  • Der Referenzwert wird an einen Leseverstärkereingang von dem oder den Referenz-MTJ-Element(en) angelegt, um einen Schaltangs-Vergleichsschwellenwert bereitzustellen. Der gelesene Bitzellen-MTJ-Wert wird adressierbar mit dem anderen Leseverstärkereingang verbunden, um den Dateneingang bereitzustellen, der mit dem Vergleichsschwellenwert verglichen werden soll. Die Adressleitungen zu dem RH- oder RL-Widerstand des Bitzellen-MTJ-Elements tragen einen Widerstand bei, der sich mit dem Ort der Bitzelle in dem Speicherarray ändert. Der Dateneingang an den Leseverstärker wird direkt vergleichbar mit dem Vergleichsschwellenwert-Eingang gemacht, indem ein variabler Widerstand in Serie mit dem oder den Referenz-MTJ-Element(en) geschaltet wird in einem Ausmaß, das den variablen Widerstand der Leitungen ausgleicht, die die Bitzellen adressieren. Idealerweise wird die Referenz, die mm Vergleich mit den MTJ-Zellen verwendet wird, entlang Leitern verbunden, die einem Weg von gleicher Länge folgen, wie die Entfernung des Bitzellen-MTJ-Elements.
  • Zusätzliche Ziele und Aspekte dieser Offenbarung werden aus der folgenden Diskussion von beispielhaften Ausführungen deutlich.
  • KURZE BESCHREIBUNG
  • In den Figuren werden bestimmte beispielhafte Ausführungen gezeigt, die Aspekte des offengelegten Gegenstands darstellen sollen. Die Entwicklungen des Gegenstands sind nicht auf die als Beispiel dargestellten Ausführungen beschränkt und um den Gültigkeitsbereich des Gegenstands zu beurteilen, sollte man sich auf die Ansprüche beziehen.
  • 1 ist ein schematisches Diagramm, das ein Array von Bitzellen-Magnetischen-Tunnelkontakt-(MTJ)-Elementen in einem Array, wie etwa einem integrierten MRAM-Speicherschaltkreis, zeigt.
  • 2 ist ein Histogramm, das eine Verteilung von RH, RL und dem Durchschnitt von RH und RL für Beispiele von Bitzellen-MTJ-Elementen in dem Array von 1 zeigt.
  • 3 ist eine vereinfachte schematische Darstellung eines Bitzellen-MTJ-Elements und eines Referenz-MTJ-Elements, die mit einem Leseverstärker verbunden sind, um einen gegenwärtigen Logikwert des Bitzellen-MTJ zu ermitteln, der durch einen hohen Widerstandszustand RH oder einen niedrigen Widerstandszustand RL, die mit einem durchschnittlichen Widerstand verglichen werden, ermittelt wird, und so angeordnet sind, dass sie einen variablen Widerstand ausgleichen, der mit Leitungen verknüpft ist, die den Bitzellen-MTJ mit dem Leseverstärker verbinden.
  • 4 ist ein Foto, das eine Ausführung zeigt, die einen Spannungskomparator umfasst.
  • 5 ist eine schematische Darstellung von Strömen zur Durchschnittsbildung von zwei Realisierungen von Bitzellen, die zwei komplementäre MTJs in entgegengesetzten Widerstandszuständen aufweisen.
  • 6 ist eine schematische Darstellung von Strömen zur Summen- und Durchschnittsbildung von einer Mehrzahl von N MTJ-Elementen, die sich alle im gleichen Widerstandszustand befinden, in diesem Beispiel einem niedrigen Widerstandszustand.
  • 7 ist ein Vergleich von zwei Histogrammen. Das obere Histogramm zeigt, wie eine beispielhafte Verteilung von RH und RL in einer Population von paarweisen MTJ-Bitzellen mit einer breiten Verteilung von durchschnittlichen Widerstandswerten dieser Population verknüpft ist, wobei die durchschnittlichen Widerstandswerte als ein Referenzwiderstand in einem Referenzschaltkreis verwendet werden können. Das untere Histogramm zeigt, dass eine schmalere Verteilung von Referenzwiderstandswerten erhalten werden kann, indem der Durchschnitt von RH und/oder RL von mehreren Bitzellen gebildet wird, um zu einem Referenzwiderstand zu gelangen.
  • 8 ist eine schematische Darstellung, die eine adressierte Hilfsleitung zeigt, um die Länge einer Leitung nachzubilden, die eine Bitleitung adressiert, wobei die Hilfsleitung einen Widerstand bereitstellt, um den Widerstand einer Leitung auszugleichen, die einen Bitzellen-MTJ adressiert.
  • 9 ist ein schematisches Diagramm, das zeigt, dass die Auswahl eines sich kreuzenden Bitleitungsorts in einem sich kreuzenden Gitter von Polysiliziumleitungen nützlich ist, um die Länge der Bitleitung, wie in 8 zu sehen ist, nachzubilden.
  • 10 ist ein Histogramm, das zeigt, dass der Durchschnitt der RH- und RL-Widerstände ((RH + RL)/2) durch den Ort der Bitzellen in einem Array von sich kreuzenden Wortleitungs- und Bitleitungsorten beeinflusst ist, besonders aufgrund der Änderungen der Länge der Bitleitungen.
  • 11 ist ein Histogramm, das mit 10 verglichen wird und die Auswahl eines idealen Referenzwiderstandes zeigt, indem Unterschiede der Bitleitungslänge ausgeglichen werden.
  • 12 ist ein Flussdiagramm, das das Verfahren, das hier offengelegt ist, zeigt, um zwischen hohen und niedrigen Widerstandszuständen von Speicherbits in einem magnetoresistiven Speicher zu unterscheiden, einschließlich des Einfügens von Ausgleichselementen des sich mit der Länge verändernden Widerstandes der Bitleitungen.
  • DETAILLIERTE BESCHREIBUNG
  • Eine Speicherbitzelle, die magnetoresistive Techniken verwendet, wie sie hier vorgesehen ist, verwendet mindestens ein Magnetisches-Tunnelkontakt-(MTJ)-Element für jede Bitzelle. Jedes MTJ-Element umfasst zwei übereinander liegende magnetische Schichten, die durch eine nichtmagnetische Sperrschicht getrennt sind. Eine der magnetischen Schichten weist ein dauerhaftes magnetisches Feld auf, das nach einer vorgegebenen Richtung ausgerichtet ist (die fixierte Schicht), und die andere magnetische Schicht weist eine veränderbare Ausrichtung des magnetischen Feldes auf (die freie Schicht).
  • Der elektrische Widerstand der übereinander liegenden Schichten (d. h. der in Serie geschaltete Widerstand durch die fixierte, die Sperrschicht und die freie Schicht) ändert sich, wenn die magnetischen Felder der freien und der fixierten Schicht aneinander ausgerichtet sind (parallel), gegenüber dem Fall wenn die magnetischen Felder der freien und der fixierten Schicht entgegengesetzt sind (antiparallel). Das MTJ-Element befindet sich in einem niedrigen Widerstandszustand RL, wenn die Ausrichtungen der magnetischen Felder parallel sind, oder in einem hohen Widerstandszustand RH, wenn die Ausrichtungen der magnetischen Felder der beiden Schichten antiparallel sind.
  • Die Ausrichtung des magnetischen Feldes der freien Schicht kann in eine parallele oder antiparallele Ausrichtung mit der fixierten Schicht gebracht werden, indem eine ausreichende Stromamplitude mit einer von zwei entgegengesetzten Strompolaritäten durch den MTJ geleitet wird. Auf diese Weise wird ein logischer Eins- oder Null-Datenwert in eine Bitzelle geschrieben, die ein oder mehrere MTJ-Element(e) umfasst. Die Daten, die in einer Bitzelle gespeichert sind, werden ausgelesen, indem unterschieden wird, ob sich Bitzellen-MTJ-Elemente in hohen oder niedrigen Widerstandszuständen befinden, so dass sie eine Eins oder Null darstellen. Ein Ziel liegt darin, wirksame Referenzen zum Vergleich bereitzustellen, wenn zwischen dem hohen und niedrigen Widerstandszustand des adressierten Bitzellen-MTJ-Elements unterschieden wird.
  • Gemäß bestimmten Ausführungen dieser Offenbarung beruht der Referenzwert, der als Grundlage für den Vergleich verwendet wird, um den hohen von dem niedrigen Widerstandszustand eines Bitzellen-MTJ-Elements zu unterscheiden, auf den Widerständen einer Mehrzahl von MTJ-Elementen, die als Referenzwiderstände dienen. Ein Beispiel verwendet Durchschnitte einer Mehrzahl von Referenz-MTJ-Elementen, um einen durchschnittlichen hohen Widerstand, einen durchschnittlichen niedrigen Widerstand und/oder einen Durchschnitt des hohen und des niedrigen Widerstandes eines oder mehrerer MTJ-Elemente(s) zusammengenommen festzulegen.
  • Unterschiede im Leitungswiderstand sind inhärent für ein Array von Bitzellen-MTJ-Elementen, von dem manche Bitzellen näher an einem Leseverstärker (Komparator) liegen und andere weiter von dem Leseverstärker liegen. Nach alternativen Ausführungen oder als zusätzliche Aspekte werden solche Abweichungen ausgeglichen, indem in den Vergleichsschaltkreis ein Hilfswiderstand eingefügt wird, mit in dem Referenzschaltkreis den Widerstand einer Leitung nachzubilden, die den Bitzellen-MTJ schaltbar adressiert. Eine Hilfsleitung von im Wesentlichen der gleichen Länge wie die Adressleitung kann eine Leitung in einem Leitungsarray sein, der den Leitungen des Bitzellenarrays entspricht aber keine MTJ-Bitzellen umfasst.
  • 1 zeigt schematisch ein beispielhaftes Array von einzelnen Magnetischen-Tunnelkontakt-(MTJ)-Elementen 22 in einem Array, wie etwa einem MRAM-Speicherschaltkreis 20. Jedes MTJ-Element 22 belegt einen Ort, an dem die Bitleitungen BLxxx und die Wortleitungen WLxxx sich kreuzen. Wenn ein Bitleitungs-Auswahltransistor 25 und ein Wortleitungs-Auswahltransistor durch Eingangssignale (wie etwa BL000 und WL510) leitend gemacht werden, wird ein Strom aus einer Stromquelle 24 (hier nur vereinfacht gezeigt) durch ein adressiertes Bitzellen-MTJ-Element 22 geleitet. Zum Schreiben kann die Stromquelle 24 Ströme von entgegengesetzter Polarität anlegen, um hohe oder niedrige Widerstandszustände in die adressierte Bitzelle zu schreiben, indem das Magnetfeld der freien Schicht in parallele oder antiparallele Ausrichtung mit dem magnetischen Feld der fixierten Schicht gebracht wird. Zum Lesen kann die Stromquelle 24 einen Strom mit einer vorbestimmten Referenzamplitude (niedriger als die Amplitude, die einen Schreibvorgang bewirken könnte) anlegen und kann aus der Spannung an dem ausgewählten MTJ-Element unterscheiden, ob der Widerstandszustand des MTJ hoch oder niedrig war.
  • In 1 wird das Lesen des Logikwertes der Bitzelle erreicht, indem ermittelt wird, ob das MTJ-Element in seinem hohen oder niedrigen Widerstandszustand ist, verglichen mit einem festgelegten Referenzwiderstand RREF. Obwohl der Vergleich für Widerstände gemacht werden soll, besteht die übliche Technik darin, Spannungen oder Stromstärken zu vergleichen, die sich in Abhängigkeit vom Widerstand des Bitzellen-MTJ-Elements ändern. Im Falle eines Spannungskomparators wird ein Vorspannungs-Lesestrom bzw. Lese-Bias-Strom von vorgegebener Amplitude von der Stromquelle 24 durch das Bitzellen-MTJ-Element und durch den Referenzwiderstand RREF geleitet, wobei Spannungen gemäß dem Ohm'schen Gesetz V = IR bereitgestellt werden, die als Eingänge an einem Spannungskomparator verbunden sind. Das Ergebnis des Vergleichs bestimmt, ob der gespeicherte Logikwert eine Eins oder eine Null war.
  • Es ist erstrebenswert, einen Referenzwiderstand (oder einen Referenzspannungs- oder Stromparameter, der sich mit dem Widerstand ändert) zum Vergleich auszuwählen, wobei die Referenz immer ohne Ausnahme zwischen den wirklichen RH- und RL-Widerständen für jedes der Bitzellen-MTJ-Elemente 22, die ausgelesen werden sollen, liegt. Aber die RH- und RL-Widerstände des MTJ-Elements in dem Array 20 von Bitzellen sind nach einer Population verteilt, in der manche MTJ-Elemente höhere oder niedrigere Widerstände aufweisen. Wenn ein fester Referenzwiderstand ausgewählt wird, können eines oder mehrere der MTJ-Elemente in der Population ein RH aufweisen, das niedriger als der Referenzwert ist, oder ein RL aufweisen, das höher als der Referenzwert ist. In jedem Fall entspricht eine festgelegte Referenz nicht der Mitte zwischen RH und RL für alle Bitzellen-MTJ-Elemente. Die festgelegte Referenz kann für manche Bitzellen-MTJ-Elemente außerhalb der Spanne zwischen RH und RL liegen, oder zumindest innerhalb des Offsets des Komparatoreingangs, was bei manchen logischen Zuständen zu einer Unfähigkeit führt, einen gespeicherten Datenwert richtig zu schreiben und danach auszulesen. Für jede vorgegebene Zelle ist RH größer als RL, aber für zufällig ausgewählte Bitzellen-MTJ-Elemente ändert sich ein wohl idealer Referenzschwellenwert (wie etwa genau die Mitte zwischen RH und RL).
  • Es ist in einem Referenzschaltkreis möglich, Referenz-MTJ-Elemente in hohen und/oder niedrigen Widerstandszuständen in einem Entwurf bereitzustellen, um einen Referenzwiderstand RREF bereitzustellen, der näher am Ideal liegt. Wenn die Referenz-MTJ-Elemente Teil des selben Schaltkreises sind und mit dem selben Herstellungsverfahren gefertigt sind, kann man erwarten, dass, wenn die Bitzellen-MTJ-Widerstände auf dem Schaltkreis höher oder niedriger ausfallen, auch die Referenz-MTJ-Widerstände ebenso ausfallen.
  • 2 ist ein Histogramm, das eine Population von MTJ-Zellen (die aus Bitzellen-MTJ-Elementen oder MTJ-Elementen, die als Referenzen verwendet werden, gebildet sein können) darstellt. Die RH-Werte weisen eine statistische Verteilung auf. Ebenso weisen die RL-Werte eine statistische Verteilung auf. Es kann möglich sein, eine Verteilung von RH- und RL-Werten in der Population zu analysieren und einen Referenzwiderstand RREF zu finden, der zwischen dem niedrigsten hohen Widerstand RH von irgendeiner Bitzelle und dem höchsten niedrigen Widerstand RL irgendeiner Bitzelle liegt (eine Situation, die durch 2 dargestellt wird). Aber die Fehlergrenze zwischen dem niedrigsten RH und dem höchsten RL kann für einen zuverlässigen Betrieb zu eng sein, zieht man Komparatoroffsets und andere Abweichungen des Widerstands in Betracht. Wenn die Populationen von RH und RL überlappen, kann es unmöglich sein, einen Wert für RREF zu ermitteln, der wirksam ist, zwischen RH und RL für jedes Bitzellen-MTJ-Element zu unterscheiden, und manche der Bitzellen können defekt sein.
  • Es ist normalerweise der Fall, dass wenn die MTJ-Elemmente, die in einem Herstellungsvorgang gefertigt werden, relativ hohe RH-Werte aufweisen, sie auch relativ hohe RL-Pegel aufweisen, und umgekehrt. Wenn RH und RL einander so folgen, kann es möglich sein, einen Referenzschaltkreis zu verwenden, der MTJ-Elemente aufweist, die Referenzwiderstandswerte bereitstellen. Der Referenzeingang zu dem Komparator, der verwendet wird, um zwischen hohen und niedrigen Widerstandszuständen von unterschiedlichen MTJ-Elementen zu unterscheiden, ist beispielsweise der Durchschnitt der RH- und RL-Werte einer Referenzbitzelle oder ist anderweitig mit einem oder beiden der RH- und RL-Werte eines Referenz-MTJ-Elements verknüpft. Beispielhafte Ausführungen sind in den 3 und 4 gezeigt. In 3 wird das Referenzelement als ein durchschnittlicher Widerstand angegeben. 4 zeigt ein praktisches Verfahren, wie ein Referenzwiderstand erhalten werden kann, indem es einen Widerstand vorsieht, der Herstellungsunterschiede zwischen Schaltkreiseinheiten widerspiegelt, indem er den Durchschnitt der Widerstände von mehreren MTJ-Elementen in hohen und niedrigen Widerstandszuständen bildet.
  • Ein Vergleich (wie etwa ein eigener Spannungskomparator) ist für jede Bitleitung vorgesehen, und die MTJ-Bitzellen eines adressierten Speicherwortes werden mit den Komparatoren an ihren jeweiligen Bitorten verbunden. Referenz-MTJ-Elemente in einem Referenzschaltkreis 23 stellen einen Vergleichsparameter an dem Eingang zu dem Leseverstärker bereit, der in 4 als ein Spannungskomparator gezeigt ist. In einer Ausführung können gleich große Lese-Bias-Ströme an den Referenzschaltkreis 23 und den adressierten Bitzellen-MTJ 22 angelegt werden, um eine Grundlage zum Spannungsvergleich bereitzustellen. In anderen Ausführungen, die hier offengelegt sind, kann ein Stromstärkenvergleich erhalten werden, indem der Referenzschaltkreis und der Bitzellen-MTJ mit gleich großen Spannungsquellen verbunden werden und ihre sich ergebenden Stromstärken verglichen werden.
  • 5 und 6 zeigen schematische Darstellungen von beispielhaften Ausführungen, um Ströme, die von mehreren Realisierungen von einzelnen MTJ-Elementen in einem Referenzschaltkreis gebildet werden, zu kombinieren oder ihren Durchschnitt zu bilden. Wie in 7 gezeigt ist, verschmälert die Durchschnittsbildung von Referenzwerten, die durch mehrere MTJ-Elemente erzeugt werden, die Verteilung von Werten, die als Referenzen in Lesevorgängen verwendet werden. Das Bereitstellen von einer Referenz, die auf Durchschnittsbildung beruht, ist somit nützlich, um zu unterscheiden, ob sich Bitzellen-MTJ-Elemente in ihren RH- oder RL-Zuständen befinden.
  • Mit Bezug auf 5 sieht in einer Ausführung, in der mehrere MTJ-Elemente 22 verwendet werden, tun einen Strompegel herzustellen, der als Referenzschwellenwert verwendet wird, eine Stromquellenanordnung Schalttransistoren 33 und Strom-Summiertransistoren 35 vor, um einen Strom zu erzeugen, der sich auf die Summe von Strömen bezieht, die durch die MTJ-Elemente 22 geleitet werden. Transistor 35 addiert die Ströme, die durch die Transistoren 33 mit den MTJ-Elementen verbunden sind. Die Summiertransistoren 35 sind in einer spiegelbildlichen Stromkreis-Anordnung (sog. ”Current-Mirror Anordnung”) mit Paralleltransistoren 37 verbunden. Diese Anordnung sieht einen Ausgangs-Referenzstrom IREF vor, der gleich dem Durchschnitt der Ströme in den jeweiligen MTJ-Elementen 22 ist.
  • In der Ausführung von 5 sind die MTJ-Elemente in entgegengesetzten Widerstandszuständen in Paaren von RH und RL gezeigt. Daher erzeugen die Paare jeweils am Summiertransistor 35 einen Strom, der von einem Durchschnitt von RH und RL abgeleitet ist. Wenn er von den Strom-Spiegeltransistoren 37 addiert wird, wird der resultierende Referenzstrom von dem Durchschnitt von zwei Realisierungen von RH und zwei Realisierungen von RL abgeleitet. Es ist in ähnlicher Art möglich, einen Referenzstrom bereitzustellen, der von anderen Multiplen von Realisierungen von RH und RL abgeleitet wird, wie etwa vier oder acht etc.
  • In einer Ausführung, in der Schaltkreisanordnungen, die eine Mehrzahl von MTJ-Zellen umfassen, die verwendet werden, um einen Referenzstrom abzuleiten, auf dem selben Schaltkreis angeordnet sind wie die Bitzellen-MTJ-Elemente, die gelesen werden, wurden die Referenz-MTJ-Elemente und die Bitzellen-MTJ-Elemente den selben Herstellungsschritten ausgesetzt und weisen RH- und RL-Widerstandspegel auf, die vergleichbarer sind als Widerstandspegel, die sich auf Schaltkreisen befinden, die in anderen Fertigungsreihen hergestellt wurden oder anderweitig abweichenden Bedingungen ausgesetzt wurden, was besonders die Dicke der Sperrschichten zwischen den magnetischen Schichten der MTJ-Elemente beeinflusst.
  • Gemäß den 5 und 6 wird mindestens ein Strom-Summiertransistor mit einer Mehrzahl von Magnetischen-Tunnelkontakt-Elementen 22 durch zugehörige Adressiertransistoren 25, 33, 35 verbunden. Der Referenzwiderstand (der in diesem Fall durch einen Strom IREF repräsentiert wird, der durch einen vorgegebenen Widerstand verbunden ist) beruht zumindest teilweise auf einem Strom, der durch einen oder mehrere Summiertransistoren 35 verbunden ist. Ähnlich kann mindestens ein Strom-Spiegeltransistor 37 mit einer Mehrzahl der genannten Magnetischen-Tunnelkontakt-Elementen durch zugehörige Adressierleitungen verbunden werden, die mit einer Stromquelle verbunden sind, so dass der Referenzschwellenwert und der zugehörige Widerstand zumindest teilweise auf einem Strom beruhen, der durch den Strom-Spiegeltransistor 37 geleitet wird.
  • Die 6 ist eine schematische Darstellung von Summier- und Durchschnittsbildungsströmen von einer Mehrzahl von „N” MTJ-Elementen, die sich alle in einem gleichen Widerstandszustand befinden, wobei dieses Beispiel vier MTJ-Elemente in einem niedrigen Widerstandszustand zeigt. Gemäß dieser Ausführung müssen die MTJ-Elemente keine komplementären Paare sein und können durch eine Gruppe von MTJ-Hilfselementen gebildet werden, die im Wesentlichen nur dazu verwendet werden, um ein Stromsignal zu erzeugen, das als Vergleichsschwellenwert verwendet werden soll, d. h. um eine Spannung an einen festen Widerstand anzulegen, der mit einem Spannungskomparator verbunden ist, oder um eine Kapazität aufzuladen. Das Stromsignal IREF = I(RL)·Quotient, wobei der Quotient durch den reziproken Wert 1/N der Anzahl von MTJ-Zellen, für die der Durchschnitt gebildet wird, gebildet werden kann. Wie in der Ausführung von 5 werden die Ströme von den MTJ-Elementen durch die Transistoren 33 bei den Transistoren 35 summiert und durch eine Strom-Spiegelanordnnmg durch parallele Transistoren 37 geleitet, was zu dem Stromsignal IREF führt, das als Referenz zum Vergleich verwendet wird.
  • 7 ist ein Histogramm das im Allgemeinen die Wirkung zeigt, wenn der Durchschnitt einer Anzahl von Widerständen in der statistischen Verteilung der Referenzsignale gebildet wird. In diesem Beispiel sind einzelne RH- und RL-Widerstände und Durchschnitte von RH und RL abgebildet. Die Verteilung der Population weist eine relative breite Verteilung auf, wie im oberen Teil von 7 gezeigt ist. Wenn jedoch der Durchschnitt von mehreren RH- und/oder RL-Widerständen gebildet wird und diese Durchschnitte wiederum einen Referenzwiderstand erzeugen, der zum Vergleich verwendet wird, kann die Verteilung schmaler werden, wie im unteren Teil von 7 gezeigt ist, weil in einem Durchschnitt die Wirkungen von abseits gelegenen RH und RL gedämpft werden.
  • Die Abweichungen von RH und RL, die die statistischen Verteilungen erzeugen, die in 2 gezeigt werden, beruhen hauptsächlich auf normalen Abweichungen bei der Herstellung, d. h. auf Unterschieden der Abmessungen der magnetischen Schichten oder der leitenden Schicht, die die magnetischen Schichten trennt. Wie erwähnt beruht eine andere Abweichung im Widerstand auf dem Unterschied in der Länge der adressierenden Bitleitungsverbindungen. In 1 sind die Bitleitungs-Verbindungen zu dem Wort oder der Reihe bei WL000 kürzer als die Bitleitungsverbindungen zu dem Wort oder der Reihe bei WL511. Eine andere Abweichung wird durch die Unterschiede im Betriebswiderstand des Schalttransistors 25 bereitgestellt, wie in 3 gezeigt wird. Alle diese Abweichungen stellen eine Widerstandsabweichung bereit, die die Unsicherheit erhöht, wenn. ein Schwellenwertwiderstandspegel bestimmt werden soll, durch den RH- und RL-Widerstandswerte zuverlässig für die meisten oder alle der Bitzellen-MTJ-Elemente 22 unterschieden werden können.
  • Die Bitzellen-MTJ-Elemente liegen auf dem Schaltkreis an Wortleitungsorten, die näher oder entfernter von der Strom-Bias-Quelle und/oder näher oder entfernter von dem Leseverstärker liegen. In den Ausführungen der 8 und 9 werden Referenzstrom-Spannungs- und Strompegel angepasst, um den Widerstand von Leitungen, die die adressierten Bitzellen-MTJ-Elemente mit der Stromquelle und/oder dem Leseverstärker verbinden, zu berücksichtigen und auszugleichen. Der Widerstand, der ausgeglichen werden muss, ändert sich mit der Länge der Leitungen, die den Vorspannungsstrom leiten, und diese Länge ändert sich gemäß dem Ort auf dem Schaltkreis der Bitzellen-MTJ-Elemente, die adressiert werden. Der Leitungswiderstand trägt einen mit der Länge verknüpften Widerstand sowohl zu den RH- wie zu den RL-Widerstandszuständen der MTJ-Elemente an den zugehörigen Wortleitungen bei.
  • Die 8 stellt eine Ausführung dar, in der der Widerstand eines Strompfades in einem MRAM-Zellenarray modelliert wird, in dem ein MRAM-Referenzarray vorgesehen ist und betrieben wird, um den Widerstand zu simulieren, der entlang des Pfades, der die Bitleitung adressiert, angetroffen wird, durch den ein Strom durch MTJ-Elemente an verschiedenen unterschiedlichen Orten auf dem MRAM-Zellenarray geleitet wird. Der Serienwiderstand eines MTJ-Elements in einem Schaltkreis umfasst einen Teil einer Bitleitung 42 von unterschiedlicher Länge, nämlich bis zum Wortleitungstransistor 27, der leitend ist, und eine Rückleitung 43 zur Erde. Der gemessene Widerstand umfasst den Widerstand RH oder RL des MTJ-Elements und darüber hinaus die Widerstände des eingeschlossenen Anteils der Bitleitung und der Rückleitungen 42, 43. Diese Leitungen werden üblicherweise aus Polysilizium gefertigt und tragen einen Widerstand bei, der beträchtliche Auswirkungen hat, wenn versucht wird, den Widerstand eines MTJ-Elements 22 mit einem Referenzwiderstand RREF zu vergleichen. In dieser Ausführung wird das MRAM-Referenzarray unter Verwendung von ähnlichen Leitungen hergestellt und weist Wortleitungs-Transistoren 27 auf, die zur selben Zeit angeschaltet werden, wie der zugehörige Wortleitungs-Transistor in dem MRAM-Zellenarray. Sonnt kann die Abweichung der Widerstände der Bitleitung und der Rückleitung, die auftritt, wenn ein MTJ-Element, das näher oder weiter vom Bitleitungstransistor 25 liegt, adressiert wird, als Störfaktor ausgeschaltet werden, wenn versucht wird, zu ermitteln, ob der MTJ-Widerstandszustand bei RH liegt (vermutlich größer als RREF) oder bei RL (kleiner als RREF) liegt.
  • 9 zeigt eine Anordnung, in der sich Polysiliziuun-Bitleitungsverbindungen BL und Wortleitungsverbindungen WL an Bitzellenorten in einem Rasterarray kreuzen. An dem Ort, an dem die aktive MTJ-Zelle oder -Zellen sich an der Kreuzung einer Wortleitung und einer Bitleitung befinden, ist die Länge der Referenz-Bitleitung 42 (und der Rückleitung 43) gleich der Länge der Zellen-Bitleitung und Rückleitung, und repliziert den Widerstand. In 10 ändert sich die optimale Referenz zum Schwellenwertvergleich mit dem Ort der adressierten Bitzelle von WL, BL 000,000 zu 511,511, aber es kann nötig sein, einen einzigen Referenzwiderstand einzuführen. Aber indem man durch die Verwendung eines MRAM-Referenzarrays wie in 9 die Abweichungen im Widerstand aufhebt, kann der optimale Schwellenwert-Vergleichswiderstand RREF für alle Bitzellen, egal wo sie liegen, verwendet werden.
  • Somit weist ein digitaler Speicher, wie er beschrieben wurde und in 1 gezeigt ist, ein Array 20 von magnetoresistiven Speicher-Bitzellen auf, wobei jede der Bitzellen mindestens ein Magnetisches-Tunnelkontakt-Element 22 umfasst, das mindestens zwei magnetische Schichten in einem Stapel aufweist, einschließlich einer fixierten Schicht mit einem dauerhaften magnetischen Feld, das eine Referenzrichtung begründet, und einer freien Schicht mit einer magnetischen Feldkomponente, die wahlweise parallel zur Referenzrichtung ausgerichtet werden kann, wobei ein Zustand niedrigen elektrischen Widerstands durch den Stapel bereitgestellt wird, und antiparallel zur Referenzrichtung ausgerichtet werden kann, wobei ein Zustand hohen elektrischen Widerstands durch den Stapel bereitgestellt wird. Eine Strom-Bias-Quelle 24 stellt Strom für zumindest eine ausgewählte der Bitzellen über Wortleitungen und Bitleitungen in der gezeigten Ausführung bereit. Ein Vergleichsschaltkreis 27 vergleicht einen Widerstand von mindestens einem Magnetischen-Tunnelkontakt-Element 22 der ausgewählten Bitzelle mit einem Referenzwiderstand RREF. Der Referenzwiderstand wird durch die Beiträge von einer Mehrzahl von zugehörigen Magnetischen-Tunnelkontakt-Elementen und/oder durch den Leitungswiderstand zwischen einem Ort des Magnetischen-Tunnelkontakt-Elementes in dem Array 20 und einem Ort der Quelle eines Vorspnnungs-Lesestroms oder -Spannung und/oder dem Leseverstärker oder Komparator bestimmt.
  • Ein vorbestimmter Widerstandszustand oder ein Durchschnitt oder eine andere Funktion, die auf zwei oder mehreren vorbestimmten Widerstandszuständen von einem oder mehreren Referenz-MTJ-Blement(en) beruht, erzeugt einen Parameterwert, der mit Parametern verglichen wird, die von dem Widerstand von mindestens einem Bitzellen-MTJ-Element, das adressiert wird, erzeugt wird.
  • In bestimmten Ausführungen werden mehrere Magnetische-Tunnelkontakt-Elemente verwendet, um den Parameter, der einen Referenzwiderstand repräsentiert, zu erzeugen. Gruppen von Referenz-MTJ-Elementen in ihren hohen Widerstandszuständen und/oder ihren niedrigen Widerstandszuständen können in einem Schaltkreis verbunden werden und der Referenzwiderstand ist abhängig von Werten von manchen MTJ-Elementen in beiden genannten Zuständen, beispielsweise kann ein Durchschnitt einer gleichen Anzahl von RH- und RL-Zuständen verwendet werden. Ein Wert, der auf einem oder mehreren Realisierungen von parallelen Widerständen basiert, wird in manchen Ausführungen verwendet.
  • Adressschaltkreise (1, 8, 9) verbinden die Magnetischen-Tunnelkontakt-Elemente der Bitzelle 22 mit der Strom-Bias-Quelle 24 oder ähnlichem, die in Lesevorgängen verwendet wird, besonders wenn der Widerstand eines MTJs 22 mit einem Referenzwiderstand RREF mittels eines Vergleichsschaltkreises, wie etwa beispielsweise eines Spannungskomparators 27, verglichen wird, um einen Widerstand des mindestens einen Magnetischen-Tunnelkontakt-Elements 22 der ausgewählten Bitzelle mit einem Referenzwiderstand RREF zu vergleichen, um einen Logikwert der Bitzelle, die gelesen wird, zu ermitteln. Mittels des Adressschaltkreises wird ein Leitungswiderstand und/oder ein Schaltungsverknüpfungswiderstand zu mindestens einem hohen Widerstandswert RH und einem niedrigen Widerstandswert RL, eines Schaltkreises hinzugefügt, der das Magnetische-Tunnelkontakt-Element 22, die Adressschaltkreise 42a, 43a und den Vergleichsschaltkreis 27 umfasst. Der hinzugefügte Widerstand ändert sich teilweise mit dem Ort von dem mindestens einen Bitzellen-MTJ-Element 22 in dem Array von Bitzellen 20. Nach beispielhaften Ausführungen, wie sie offengelegt sind, wird der Referenzwiderstand, der in dem Vergleich verwendet wird, angepasst oder geändert, um den Ort des betreffenden Magnetischen-Tunnelkontakt-Elements 22 in dem Array von Bitzellen 20 zu berücksichtigen.
  • Insbesondere weisen die Leitungen 42a, 43a des Adressschaltkreises Widerstände auf, die sich mit dem genannten Ort des Magnetischen-Tunnelkontakt-Elements in dem Array von Bitzellen ändern. Nach weiteren Beispielen wird ein Korrekturwiderstand von einem Adresshilfsschaltkreis, der Schaltungen und Leitungen, die diejenigen des MTJ-Bitzellenarrays nachbilden, aber keine MTJ-Elemente aufweist, mit dem Vergleichsschaltkreis verbunden. Der Widerstand des Hilfsschaltkreises hebt zumindest teilweise die Abweichungen der Widerstände aufgrund des Ortes auf (siehe die gestrichelten Linien in den 8 und 9).
  • In 9 bildet der Vergleichs-Adressschaltkreis 42b, 43b, der den genannten Korrekturwiderstand bereitstellt, die Widerstände der Leitungen des Adressschaltkreises 42a, 43a nach. Insbesondere sind Leitungen des MRAM-Zellenarrays und des MRAM-Referenzarrays, die parallel laufen, von gleicher Länge und Art, außer dass der MRAM-Zellenarray die Widerstände der MTJs 22 umfasst, wogegen der MRAM-Referenzarray die gleichen Längen von Leitungen und die gleiche Art von Schalttransistoren etc. umfasst, wodurch ein Modell aller identischen Widerstände außer dem des betreffenden MTJs (000-511 in 8) gebildet wird. Der Vergleichsschaltkreis ist angeordnet, um ausschließlich einen Widerstand eines Magnetischen-Tunnelkontakt-Elements 22 in einer Bitzelle mit ausschließlich dem Referenzwiderstand RREF zu vergleichen. Nach den offenbarten Ausführungen wurden andere beitragende Änderungen im Widerstand ausgeglichen. Ähnlich kann der Referenzwiderstand RREF aus einer Summe eines vorbestimmten Referenzwiderstands und eines der adressierten Widerstände des Vergleichs-Adressschaltkreises ermittelt und durch die Strom-Bias- und Adressschaltkreise als Ausgleichswiderstand verwendet werden.
  • In einer Ausführung ist die vorbestimmte Referenz RREF eigentlich ein fester Widerstand, wie in 11, der gewählt wird, nachdem die Auswirkungen von entfernungsbezogenen Widerstandsabweichungen (ΔΩ in 10) ausgeschaltet wurden. In diesem Fall macht das Ausschalten von Abweichungen, die mit der Leitungslänge in Zusammenhang stehen, den festen Widerstand effektiver, als er sonst wäre, um die Widerstandszustände von Bitzellen-MTJ-Elementen, die ausgelesen werden, zu unterscheiden. Alternativ kann der vorbestimmte Referenzwiderstand RREF aus einer Mehrzahl von Widerständen abgeleitet werden, die durch die Herstellungsbedingungen oder ähnliche Widerstandseffekte, verglichen mit dem untersuchten MTJ 22, dessen Widerstandszustand ermittelt wird, abweichen können.
  • 12 ist ein Flussdiagramm, das die Verfahrensschritte darstellt, die umfasst werden bei der Herstellung und dem Betrieb eines magnetoresistiven Speichers, wie er beschrieben wurde, zumindest bezogen auf Lesevorgänge. Man beziehe sich auch auf die schematische Darstellung von 3, die eine Bitzelle zeigt. In 12 ist ein MRAM-Array mit einem Array von Bitzellen eingerichtet, die als Speicherwörter gruppiert sind. Das Adressieren eines Speicherwortes verbindet die Bits in dem Wort mit einem Leseverstärker 24 (Schritt 62). Jede adressierte Bitzelle verbindet einen Parameter, wie etwa Spannung oder Stromstärke, der sich mit dem Widerstand von mindestens einem MTJ ändert, der in der Bitzelle vorgesehen ist, um einen Logikwert durch seinen RH- oder RL-Widerstandszustand wiederzugeben, mit einem Eingang eines Leseverstärkers. Ein Referenzpegel wird festgesetzt (Schritt 64), um einen gleichen oder verwandten Parameter bei einem Widerstand, der zwischen die erwarteten Werte des Parameters bei den RH- und RL-Widerständen der Bitzelle fällt, zu repräsentieren. Der Referenzpegel wird mit einem zweiten Eingang des Leseverstärkers 24 verbunden (Schritt 66), ist aber nicht direkt verbunden. Statt dessen ist der Referenzpegel mit dem zweiten Eingang über einen Widerstand in dem Referenzschaltkreis verbunden, der den Widerstand ausgleicht, der in der Verbindung zwischen dem Bitzellen-MTJ und dem ersten Eingang des Leseverstärkers durch die Leitung, entlang der die Bitzelle adressiert wurde, eingeführt wurde. In den beispielhaften Ausführungen entspricht der Widerstand, der in den Referenzschaltkreis eingefügt ist, dem Widerstand des Pfades zwischen dem Leseverstärker und dem adressierten Bitzellen-MTJ (d. h. der Bitzelle an dem Bitort des Leseverstärkers 24 in dem Speicherwort, das durch die Transistoren 25 adressiert wurde), weil der eingefügte Widerstand der eines Hilfsnetzwerks von adressierenden Leitungen ist, die sich zu Bitorten erstrecken, die keine MTJ-Elemente aufweisen, aber Widerstände aufweisen, die die Auswirkungen von Leitungen ausgleichen, die die Bitzellen adressieren. In einer Ausführung weisen die Hilfsnetzwerk-Widerstände das selbe Material und die selben Abmessungen wie die adressierenden Leitungen auf, obwohl es auch möglich ist, ein Hilfsnetzwerk bereitzustellen, das anders angeordnet ist, um die Widerstände der adressierenden Leitungen auszugleichen. In jedem Fall ist der Logikwert der Bitzelle, der am Ausgang des Leseverstärkers 24 ausgelesen wird (Schritt 68), das Ergebnis eines Vergleichs, in dem der variable Widerstand von adressierenden Leitungen unterschiedlicher Länge durch den Ausgleichswiderstand ausgeschaltet oder zumindest als Quelle möglicher Daten-Lesefehler gedämpft bzw. abgemildert wurde.

Claims (10)

  1. Digitaler Speicher, der folgendes umfasst: ein Array von magnetoresistiven Speicher-Bitzellen, wobei jede der Bitzellen mindestens ein Magnetisches-Tunnelkontakt-Element (22) umfasst, das mindestens zwei magnetische Schichten in einem Stapel umfasst, einschließlich einer fixierten Schicht mit einem dauerhaften magnetischen Feld, das eine Referenzrichtung festlegt, und einer freien Schicht mit einer magnetischen Feldkomponente, die wahlweise – parallel zu der Referenzrichtung ausrichtbar ist, wodurch ein Zustand niedrigen elektrischen Widerstands (RL) durch den Stapel bereitgestellt wird, und – antiparallel zu der Referenzrichtung ausrichtbar ist, wodurch ein Zustand hohen elektrischen Widerstands (RH) durch den Stapel bereitgestellt wird; eine Strom-Bias-Quelle (24), um einen Strom an mindestens eine ausgewählte der Bitzellen bereitzustellen, die mit einem Vergleichsschaltkreis (23) verbunden ist, um einen mit dem Widerstand verbundenen Parameter des mindestens einen Magnetischen-Tunnelkontakt-Elementes (22) der ausgewählten Bitzelle mit einer Referenz zu vergleichen, um zwischen dem hohen (RH) und dem niedrigen (RL) Widerstandszustand zu unterscheiden; wobei die Referenz auf einem Widerstand beruht, der durch einen Ort der ausgewählten Bitzelle in dem Array bestimmt wird; wobei die Referenz aus einem Referenzwiderstand und zusätzlich einem Ausgleichswiderstand abgeleitet ist, der sich mit einer Länge von mindestens einer Leitung ändert, die den Referenzwiderstand oder die ausgewählte Bitzelle mit der Strom-Bias-Quelle (24) und/oder einem Leseverstärker verbindet; dadurch gekennzeichnet, dass der Referenzwiderstand von dem Ort der ausgewählten Bitzelle in dem Array unabhängig ist.
  2. Digitaler Speicher nach Anspruch 1, wobei die Referenz zusätzlich auf einem Widerstand von mehreren zugehörigen Magnetischen-Tunnelkontakt-Elementen beruht.
  3. Digitaler Speicher nach Anspruch 1 oder 2, wobei die Referenz aus einer Mehrzahl von Referenz-Magnetischen-Tunnelkontakt-Elementen (22) auf demselben Schaltkreis wie das Array von Bitzellen abgeleitet ist, wobei die mehreren Referenz-Magnetische-Tunnelkontakt-Elemente hohe (RH) und niedrige (RL) Widerstandszustände aufweisen, die zu der Referenz beitragen.
  4. Digitaler Speicher nach Anspruch 3, wobei das mindestens eine zusätzliche Magnetische-Tunnelkontakt-Element eine Mehrzahl von Magnetischen-Tunnelkontakt-Elementen (22) umfasst, die sich alle in einem hohen Widerstandszustand (RH) oder einem niedrigen Widerstandszustand (RL) befinden, und der Referenzwiderstand zumindest teilweise eine Funktion des Durchschnitts von Widerständen in zumindest einem der Zustände ist, oder wobei die Referenz durch einen Referenzschaltkreis bereitgestellt wird, der eine Mehrzahl von Magnetischen-Tunnelkontakt-Elementen (22) umfasst, wobei manche dieser Magnetischen-Tunnelkontakt-Elemente (22) sich in ihrem hohen Widerstandszustand (RH) befinden und andere sich in ihrem niedrigen Widerstandszustand (RL) befinden und wobei der Referenzwiderstand zumindest teilweise eine Funktion des durchschnittlichen Widerstands oder eines Parallelwiderstands von mehreren Widerständen von Magnetischen-Tunnelkontakt-Elementen (22) in jedem der beiden Zustände ist oder wobei die Referenz durch einen Referenzschaltkreis bereitgestellt wird, der Gruppen von mehreren Magnetischen-Tunnelkontakt-Elementen (22) aufweist, die sich jeweils in ihrem hohen Widerstandszustand (RH) und in ihrem niedrigen Widerstandszustand (RL) befinden, und wobei der Referenzwiderstand zumindest teilweise eine Funktion von Werten in beiden genannten Zuständen ist, wobei die Werte des hohen und/oder des niedrigen Widerstandszustands vorzugsweise auf einem durchschnittlichen Widerstand der mehreren Magnetischen-Tunnelkontakt-Elemente (22) von zumindest einer der Gruppen beruhen, oder wobei die Werte für den hohen (RH) und/oder den niedrigen (RL) Widerstandszustand vorzugsweise auf einem Parallelwiderstand der mehreren Magnetischen-Tunnelkontakt-Elemente von mindestens einer der Gruppen beruhen.
  5. Digitaler Speicher, der folgendes umfasst: einen Array von magnetoresistiven Speicher-Bitzellen, wobei jede der Bitzellen mindestens ein Magnetisches-Tunnelkontakt-Element (22) umfasst, das mindestens zwei magnetische Schichten in einem Stapel umfasst, einschließlich einer fixierten Schicht mit einem dauerhaften magnetischen Feld, das eine Referenzrichtung festlegt, und einer freien Schicht mit einer magnetischen Feldkomponente, die wahlweise – parallel zu der Referenzrichtung ausrichtbar ist, wodurch ein Zustand niedrigen elektrischen Widerstands (RL) durch den Stapel bereitgestellt wird, und – antiparallel zu der Referenzrichtung ausrichtbar ist, wodurch ein Zustand hohen elektrischen Widerstands (RH) durch den Stapel bereitgestellt wird; eine Strom-Bias-Quelle (24), um einen Strom an mindestens eine ausgewählte der Bitzellen bereitzustellen; einen Adressschaltkreis (42a, 42b; 43a, 43b), der eine Mehrzahl von Leitungen aufweist, um zumindest ein Magnetisches-Tunnelkontakt-Element (22) jeder der Bitzellen mit der Strom-Bias-Quelle (24) einzeln zu verbinden; einen Vergleichsschaltkreis (23), um einen Widerstand des mindestens einen Magnetischen-Tunnelkontakt-Elements (22) der ausgewählten Bitzelle mit einem Referenzwiderstand zu vergleichen; wobei mindestens ein hoher Widerstandswert und/oder ein niedriger Widerstandswert eines Schaltkreises, der das Magnetische-Tunnelkontakt-Element (22), den Adressschaltkreis (42a, 42b; 43a, 43b) und den Vergleichsschaltkreis (23) umfasst, sich mit einem Ort des mindestens einen Magnetischen-Tunnelkontakt-Elements (22) in dem Array von Bitzellen ändert; und wobei der Referenzwiderstand sich mit dem Ort des Magnetischen-Tunnelkontakt-Elements (22) in dem Array von Bitzellen ändert; wobei die Leitungen des Adressschaltkreises (42a, 42b; 43a, 43b) Widerstände aufweisen, die sich mit dem genannten Ort des Magnetischen-Tunnelkontakt-Elements (22) in dem Array von Bitzellen ändern; wobei der digitale Speicher weiter einen Ausgleichswiderstand aufweist, der in dem Vergleichsschaltkreis (23) verbunden ist und der zumindest teilweise Abweichungen im Widerstand durch den genannten Ort ausgleicht; wobei der digitale Speicher einen Vergleichs-Adressschaltkreis mit Adressleitungen aufweist, um den genannten Ausgleichswiderstand bereitzustellen, wobei der Vergleichs-Adressschaltkreis adressierte Widerstände aufweist, die im Wesentlichen Widerstände der Leitungen des Adressschaltkreises (42a, 42b; 43a, 43b) wiedergeben, und wobei der Vergleichsschaltkreis (23) konfiguriert ist, um einen Widerstand eines Magnetischen-Tunnelkontakt-Elements (22), das durch den Adressschaltkreis (42a, 42b; 43a, 43b) adressiert wird, in einer Bitzelle mit einer Summe eines vorbestimmten Referenzwiderstandes und einem der adressierten Widerstände des Vergleichs-Adressschaltkreises zu vergleichen, dadurch gekennzeichnet, dass die Adressleitungen des Vergleichs-Adressschaltkreises sich zu Bitorten erstrecken, die keine Bitzellen-Magnetischen-Tunnelkontakt-Elemente (22) aufweisen.
  6. Digitaler Speicher nach Anspruch 5; wobei der vorbestimmte Referenzwiderstand einen festen Widerstand umfasst, oder wobei der vorbestimmte Referenzwiderstand eine Mehrzahl von Widerständen umfasst, die sich mit dem Ort in dem Array ändern.
  7. Digitaler Speicher nach Anspruch 5 oder 6, bei dem die Magnetischen-Tunnelkontakt-Elemente (22) in dem Array von Bitzellen Herstellungsabweichungen unterliegen, die Unterschiede im Widerstand des hohen (RH) und/oder des niedrigen (RL) Widerstandszustands des Magnetischen-Tunnelkontakt-Elements (22) an unterschiedlichen Orten in dem Array hervorrufen, und in dem der vorbestimmte Referenzwiderstand, der für den Vergleich mit dem Widerstandszustand von mindestens einem magnetischen Tunnelkontakt in einer Bitzelle an einem gegebenen Ort in dem Array verwendet wird, auf Widerständen von anderen Magnetischen-Tunnelkontakt-Elementen (22) an Orten in der Nähe des gegebenen Ortes beruht.
  8. Digitaler Speicher nach Anspruch 7, wobei die anderen Magnetischen-Tunnelkontakt-Elemente (22) an Orten in der Nähe des gegebenen Ortes eine Mehrzahl von Magnetischen-Tunnelkontakt-Elementen (22) umfassen, die sich alle in einem hohen Widerstandszustand (RH) oder einem niedrigen Widerstandszustand (RL) befinden, und der Referenzwiderstand zumindest teilweise abhängig von einem Durchschnitt von Widerständen in zumindest einem der Zustände ist, oder wobei die anderen Magnetischen-Tunnelkontakt-Elemente (22) an Orten in der Nähe des gegebenen Ortes zwei Gruppen von mehreren Magnetischen-Tunnelkontakt-Elementen (22) umfassen, die sich jeweils in ihren hohen Widerstandszuständen (RH) bzw. in ihren niedrigen Widerstandszuständen (RL) befinden, und wobei der Referenzwiderstand zumindest teilweise eine Funktion von Werten in beiden genannten Zuständen ist, bei denen es sich um gemittelte Widerstandswerte oder Parallelwiderstandswerte handelt, wobei der digitale Speicher vorzugsweise weiter mindestens einen Strom-Summiertransistor (35) umfasst, der mit einer Mehrzahl von den genannten Magnetischen-Tunnelkontakt-Elementen (22) durch jeweilige Adressleitungen, die mit einer Stromquelle verbunden sind, verbunden ist, und wobei der Referenzwiderstand zumindest teilweise auf einem Strom beruht, der durch den Summiertransistor (35) geleitet wird, oder wobei der digitale Speicher weiter mindestens einen Strom-Spiegeltransistor (37) umfasst, der mit einer Mehrzahl von den genannten Magnetischen-Tunnelkontakt-Elementen (22) durch jeweilige Adressleitungen, die mit einer Stromquelle verbunden sind, verbunden ist, und wobei der Referenzwiderstand zumindest teilweise auf einem Strom beruht, der durch den Strom-Spiegeltransistor (37) geleitet wird.
  9. Verfahren zum Unterscheiden zwischen hohen (RH) und niedrigen (RL) Widerstandszuständen von Speicherbits in einem magnetoresistiven Speicher, das folgendes umfasst: Bereitstellen eines Arrays von Bitzellen-Magnetischen-Tunnelkontakt-Elementen (22), die als adressierbare Wörter von Bitzellen an Bitzellenorten angeordnet sind; das adressierbare Auswählen der Bitzellen-Magnetischen-Tunnelkontakt-Elemente (22) in einem adressierbaren Wort während eines Lesevorgangs, um die Bitzellen des Wortes mit einer Strom-Bias-Quelle (24) und mit einem Leseverstärker für jeden der genannten Bitorte zu verbinden, wobei der Leseverstärker konfiguriert ist, an jedem Bitort einen Vergleich eines mit dem Widerstand verknüpften Parameters einer entsprechenden genannten Bitzelle mit einem Referenzwert zu bewirken; Verbinden eines Referenzpegels mit dem Leseverstärker als dem genannten Referenzwert und Auslesen eines Logikwertes der Bitzelle an einem Ausgang des Leseverstärkers; wobei der Referenzpegel durch das Einfügen einer Adressleitung eines Leitungshilfsarrays, wenn der Referenzpegel mit dem Leseverstärker verbunden wird, beeinflusst wird, dadurch gekennzeichnet, dass die Adressleitung des Leitungshilfsarrays sich zu einem Bitort erstreckt, der keine Bitzellen-Magnetischen-Tunnelkontakt-Elemente (22) umfasst, und im Wesentlichen einen Widerstand von Leitungen, die die ausgewählte Bitzelle adressieren, ausgleicht.
  10. Verfahren nach Anspruch 9, wobei der Referenzpegel durch sowohl eine Durchschnittsbildung der Wirkung von mindestens zwei Referenz-Magnetischen-Tunnelkontakten (22) als auch das Einfügen der Adressleitung eines Leitungshilfsarrays, wenn der Referenzpegel mit dem Leseverstärker verbunden wird, beeinflusst wird, wodurch ein Widerstand von Leitungen, die die ausgewählte Bitzelle adressieren, ausgeglichen wird.
DE102013101675.8A 2012-04-10 2013-02-20 Anpassung von Referenzwiderständen bei der Ermittlung von MRAM-Widerstandszuständen Active DE102013101675B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/443,056 2012-04-10
US13/443,056 US8902641B2 (en) 2012-04-10 2012-04-10 Adjusting reference resistances in determining MRAM resistance states

Publications (2)

Publication Number Publication Date
DE102013101675A1 DE102013101675A1 (de) 2013-10-10
DE102013101675B4 true DE102013101675B4 (de) 2018-03-08

Family

ID=49210029

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013101675.8A Active DE102013101675B4 (de) 2012-04-10 2013-02-20 Anpassung von Referenzwiderständen bei der Ermittlung von MRAM-Widerstandszuständen

Country Status (4)

Country Link
US (1) US8902641B2 (de)
KR (1) KR101452040B1 (de)
DE (1) DE102013101675B4 (de)
TW (1) TWI528357B (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070466B2 (en) * 2012-09-06 2015-06-30 Infineon Technologies Ag Mismatch error reduction method and system for STT MRAM
US9202543B2 (en) 2012-11-30 2015-12-01 Intel Deutschland Gmbh System and methods using a multiplexed reference for sense amplifiers
US9165613B2 (en) * 2013-09-03 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Sample-and-hold current sense amplifier and related method
US9336847B2 (en) * 2014-04-21 2016-05-10 Qualcomm Incorporated Method and apparatus for generating a reference for use with a magnetic tunnel junction
KR102189824B1 (ko) 2014-08-04 2020-12-11 삼성전자주식회사 메모리 장치의 단위 어레이, 이를 포함하는 메모리 장치 및 메모리 시스템
US9318190B1 (en) * 2014-09-30 2016-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
KR102245129B1 (ko) 2014-11-24 2021-04-28 삼성전자 주식회사 멀티레벨 셀을 포함하는 크로스 포인트 메모리 장치 및 크로스 포인트 메모리 장치의 동작방법
KR102354350B1 (ko) * 2015-05-18 2022-01-21 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102358564B1 (ko) 2015-09-02 2022-02-04 삼성전자주식회사 단락된 메모리 셀의 가변 저항 소자를 갖는 반도체 메모리 장치
US9601165B1 (en) 2015-09-24 2017-03-21 Intel IP Corporation Sense amplifier
US10430534B2 (en) 2016-11-30 2019-10-01 Numem Inc. Resistance-based memory compiler
US10984861B1 (en) * 2017-07-12 2021-04-20 Adesto Technologies Corporation Reference circuits and methods for resistive memories
KR102384161B1 (ko) * 2017-08-24 2022-04-08 삼성전자주식회사 비트 라인 누설 전류에 의한 읽기 페일을 방지하도록 구성되는 메모리 장치 및 그 동작 방법
KR102532204B1 (ko) * 2017-09-15 2023-05-16 삼성전자 주식회사 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법
EP3704697B1 (de) * 2017-11-02 2023-08-16 Numem Inc. Referenzspannungsgenerator für widerstandsspeicheranordnung
US11250908B2 (en) * 2018-08-24 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented reference trimming for memory arrays
JP2020043134A (ja) * 2018-09-06 2020-03-19 キオクシア株式会社 磁気記憶装置
US10839879B2 (en) * 2018-09-27 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Read techniques for a magnetic tunnel junction (MTJ) memory device with a current mirror
US10788547B2 (en) 2019-01-17 2020-09-29 Sandisk Technologies Llc Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
US11049538B2 (en) 2019-01-17 2021-06-29 Western Digital Technologies, Inc. Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
US10762942B1 (en) 2019-03-29 2020-09-01 Honeywell International Inc. Magneto-resistive random access memory cell with spin-dependent diffusion and state transfer
US10803913B1 (en) * 2019-06-11 2020-10-13 Applied Materials, Inc. Narrow range sense amplifier with immunity to noise and variation
CN110277490B (zh) * 2019-06-24 2023-06-09 中国科学院微电子研究所 Stt-mram参考单元及其制备方法及包含该参考单元的芯片
US10741232B1 (en) 2019-06-25 2020-08-11 International Business Machines Corporation Tunable reference system with sense amplifier offset cancellation for magnetic random access memory
US10984846B2 (en) 2019-07-10 2021-04-20 Nxp Usa, Inc. Reference generation for voltage sensing in a resistive memory
CN112542189A (zh) * 2019-09-20 2021-03-23 中芯国际集成电路制造(上海)有限公司 磁性存储器及其编程控制方法、读取方法、磁性存储装置
US11031061B2 (en) * 2019-09-27 2021-06-08 Western Digital Technologies, Inc. Write efficiency in magneto-resistive random access memories
KR20210150226A (ko) 2020-06-03 2021-12-10 삼성전자주식회사 가변 레퍼런스 저항을 포함하는 메모리 장치 및 그것의 교정 방법
CN113808637A (zh) 2020-06-16 2021-12-17 联华电子股份有限公司 磁阻式随机存取存储器
US11600318B2 (en) 2020-12-17 2023-03-07 Honeywell International Inc. Memory array with reduced leakage current

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697294B1 (en) 2001-02-23 2004-02-24 Western Digital (Fremont), Inc. Designs of reference cells for magnetic tunnel junction (MTJ) MRAM
DE102005052508A1 (de) 2004-11-04 2006-05-18 Infineon Technologies Ag Referenz-Strom-Quelle für Strom-Erfass-Verstärker und programmierbarer Widerstand konfiguriert mit magnetischen Tunnelübergang-Zellen
US7283407B2 (en) 2004-01-29 2007-10-16 Sharp Kabushiki Kaisha Semiconductor memory device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223279B1 (ko) 1996-06-25 1999-10-15 김영환 플래쉬 메모리 장치 및 이를 이용한 센싱방법
JP4049604B2 (ja) * 2002-04-03 2008-02-20 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP4084089B2 (ja) * 2002-05-30 2008-04-30 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US8004880B2 (en) 2007-03-06 2011-08-23 Qualcomm Incorporated Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory
JP5044432B2 (ja) * 2008-02-07 2012-10-10 株式会社東芝 抵抗変化メモリ
US7813166B2 (en) * 2008-06-30 2010-10-12 Qualcomm Incorporated Controlled value reference signal of resistance based memory circuit
KR101604042B1 (ko) 2009-12-30 2016-03-16 삼성전자주식회사 자기 메모리 및 그 동작방법
KR101194933B1 (ko) * 2010-12-08 2012-10-25 에스케이하이닉스 주식회사 비휘발성 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697294B1 (en) 2001-02-23 2004-02-24 Western Digital (Fremont), Inc. Designs of reference cells for magnetic tunnel junction (MTJ) MRAM
US7283407B2 (en) 2004-01-29 2007-10-16 Sharp Kabushiki Kaisha Semiconductor memory device
DE102005052508A1 (de) 2004-11-04 2006-05-18 Infineon Technologies Ag Referenz-Strom-Quelle für Strom-Erfass-Verstärker und programmierbarer Widerstand konfiguriert mit magnetischen Tunnelübergang-Zellen

Also Published As

Publication number Publication date
DE102013101675A1 (de) 2013-10-10
KR101452040B1 (ko) 2014-10-21
US20130265820A1 (en) 2013-10-10
US8902641B2 (en) 2014-12-02
TWI528357B (zh) 2016-04-01
TW201351408A (zh) 2013-12-16
KR20130115063A (ko) 2013-10-21

Similar Documents

Publication Publication Date Title
DE102013101675B4 (de) Anpassung von Referenzwiderständen bei der Ermittlung von MRAM-Widerstandszuständen
DE102013102437B4 (de) Referenzschaltkreiskonfiguration für das Messen von Widerstandszuständen von MRAM-Bitzellen
DE60205193T2 (de) Speicherleseverstärker
DE112004000268B4 (de) Auswahlschaltung für genaue Speicherleseoperationen
DE102012209035B4 (de) Lesearchitektur für einen MRAM
DE102005005584B4 (de) 1R1D-MRAM-Blockarchitektur
DE60200888T2 (de) Referenzschaltung für mram zelle
DE102012111094B4 (de) MRAM mit Strom-gestützten Selbstreferenz-Lesevorgängen
DE60318191T2 (de) Speichereinheit unter Verwendung eines Speicherelements mit variablem Widerstand und Verfahren zum Bestimmen des Referenzwiderstandes davon
DE112012004304B4 (de) Magnetoresistiver Direktzugriffsspeicher mit Mehrbit-Spinmomenttransfer mit einem einzelnen Stapel von Magnettunnelübergängen
EP1141960B1 (de) Schreib-/lesearchitektur für mram
DE102005052508A1 (de) Referenz-Strom-Quelle für Strom-Erfass-Verstärker und programmierbarer Widerstand konfiguriert mit magnetischen Tunnelübergang-Zellen
DE10112281B4 (de) Leseverstärkeranordnungen für eine Halbleiterspeichereinrichtung
DE102012111359A1 (de) Differenzielle MRAM-Struktur mit zueinander umgekehrten magnetischen Tunnelübergangselementen, welche das Schreiben unter Verwendung desselben Polaritätsstroms ermöglichen
DE102004037834A1 (de) Speichervorrichtung
DE102005046425A1 (de) Array resistiver Speicherzellen und Verfahren zum Erfassen von Widerstandswerten solcher Zellen
DE10043440C2 (de) Magnetoresistiver Speicher und Verfahren zu seinem Auslesen
DE102004039236B4 (de) Magnetischer Speicher
DE102004030591A1 (de) Magnetischer Speicher, der Veränderungen zwischen einem ersten und einem zweiten Widerstandszustand einer Speicherzelle erfasst
DE102013101283A1 (de) Eine Speicherzelle, ein Verfahren zum Ausbilden einer Speicherzelle und ein Verfahren zum Betreiben einer Speicherzelle
DE102016100014B4 (de) Speicherbaustein und seine Referenzschaltung
DE10338729A1 (de) Magnetspeichervorrichtung mit größerer Referenzzelle
DE102004011418B4 (de) Anordnung und Verfahren zum Lesen einer Speicherzelle
DE102007045077B4 (de) Aktive Schreib-Strom-Anpassung für einen magnetoresistiven Vielfachzugriffsspeicher
DE602004006302T2 (de) Verfahren und einrichtung zur durchführung einer aktiven feldkompensation während der programmierung eines magnetoresistiven speicherbausteins

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final