DE60318191T2

DE60318191T2 - Speichereinheit unter Verwendung eines Speicherelements mit variablem Widerstand und Verfahren zum Bestimmen des Referenzwiderstandes davon

Info

Publication number: DE60318191T2
Application number: DE60318191T
Authority: DE
Inventors: Katsutoshi Fukuoka-shi MORIYAMA; Yutaka Higo
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-04-17
Filing date: 2003-04-16
Publication date: 2008-12-11
Anticipated expiration: 2023-04-17
Also published as: JP3894030B2; US7075813B2; US20050122816A1; EP1496518A1; EP1496518B1; KR20040101491A; KR100951333B1; JP2003317466A; WO2003088254A1; CN1647207A; CN100550193C; EP1496518A4; DE60318191D1

Description

Technisches Gebiet
Die Erfindung bezieht sich auf eine Speichereinheit unter Verwendung eines Speicherelements mit variablem Widerstand und ein Verfahren zum Bestimmen eines Referenzwiderstandes davon.
Stand der Technik
Hinsichtlich des Standes der Technik offenbart US 6 055 178 eine MRAM-Vorrichtung mit einer Speichermatrix und einer Referenzspeichermatrix. Die Speichermatrix ordnet magnetische Speicherzellen in Zeilen und Spalten zum Speichern von Informationen an und die Referenzspeichermatrix bildet Referenzspeicherzellen zum Halten von Referenzinformationen in einer Zeilenlinie. Die magnetische Speicherzelle besitzt einen maximalen Widerstand und einen minimalen Widerstand gemäß den magnetischen Zuständen in der Zelle.
Um ein besseres Verständnis des Standes der Technik zu erhalten, können die folgenden Erklärungen hilfreich sein:
In den letzten Jahren bestehen starke Bedürfnisse für eine Speichereinheit für einen Computer mit Leistungen wie z. B. hoher Schreibgeschwindigkeit, keiner Begrenzung der Anzahl von Schreibvorgängen, die dennoch nichtflüchtig ist, und folglich zieht eine ferromagnetische Tunnelübergangsvorrichtung die Aufmerksamkeit der Entwickler als Speichermedien mit diesen Leistungen auf sich, welche durch Laminieren einer festen Magnetisierungsschicht und einer freien Magnetisierungsschicht durch eine Tunnelsperrschicht hergestellt wird.
Eine solche ferromagnetische Tunnelübergangsvorrichtung besitzt eine Charakteristik, dass der Widerstand der Tunnelsperrschicht niedriger wird als der Widerstand (Referenzwiderstand) eines Widerstandselements, auf das Bezug genommen werden soll (ein Referenzwiderstandselement), falls die freie Magne tisierungsschicht in derselben Magnetisierungsrichtung wie die feste Magnetisierungsschicht magnetisiert wird, während er Widerstand der Tunnelsperrschicht höher ansteigt als der Referenzwiderstand, falls die freie Magnetisierungsschicht in der entgegengesetzten Richtung zur Magnetisierungsrichtung der festen Magnetisierungsschicht magnetisiert wird.
Unter Verwendung der vorstehend erwähnten Charakteristik, dass ein unterschiedlicher Widerstand der Tunnelsperrschicht in Reaktion auf die Magnetisierungsrichtung der freien Magnetisierungsschicht aufgezeigt wird, schafft die ferromagnetische Tunnelübergangsvorrichtung außerdem zwei verschiedene Zustände in der Magnetisierungsrichtung in Abhängigkeit davon, ob die freie Magnetisierungsschicht in derselben Magnetisierungsrichtung wie jene der festen Magnetisierungsschicht magnetisiert wird oder in der entgegengesetzten Magnetisierungsrichtung zu jener der festen Magnetisierungsschicht magnetisiert wird, und die ferromagnetische Tunnelübergangsvorrichtung wird Daten speichern lassen, indem solche zwei verschiedenen Magnetisierungszustände als Daten "0" oder "1" definiert werden.
Wie vorstehend beschrieben, wirkt die ferromagnetische Tunnelübergangsvorrichtung als Speicherelement mit variablem Widerstand, das einen Zustand mit hohem Widerstand mit einem höheren Widerstand als der Widerstand des Referenzwiderstandselements oder einen Zustand mit niedrigem Widerstand mit einem niedrigeren Widerstand als der Widerstand des Referenzwiderstandselements in Abhängigkeit von den zwei Arten von zu speichernden Daten annimmt.
Eine Speichereinheit, die ein solches Speicherelement mit variablem Widerstand als Speichermedium verwendet, ist dazu ausgelegt, die Daten aus dem Speicherelement mit variablem Widerstand auszulesen, indem eine Beurteilung durchgeführt wird, welche der zwei Arten von Daten im Speicherelement mit variablem Widerstand gespeichert sind. Daher ist es erforderlich, eine Beurteilung durchzuführen, ob sich das Speicherelement mit variablem Widerstand im Zustand mit hohem Widerstand oder im Zustand mit niedrigem Widerstand befindet.
Eine bekannte Speichereinheit zum Durchführen einer Beurteilung, ob sich ein solches Speicherelement mit variablem Widerstand im Zustand mit hohem Widerstand oder im Zustand mit niedrigem Widerstand befindet, kann in zwei Arten klassifiziert werden, die nachstehend beschrieben werden.
Mit anderen Worten, um einzelne Daten zu speichern, umfasst eine erste herkömmliche Speichereinheit ein Paar von (oder zwei) Widerstandsänderungsspeicherelementen, die ein Hauptelement und ein Unterelement bilden und auf einem gemeinsamen Halbleitersubstrat ausgebildet sind. Das Hauptspeicherelement mit variablem Widerstand wird den Widerstandszustand aufweisen lassen, der den zu speichernden Daten entspricht, während das Unterspeicherelement mit variablem Widerstand den Widerstandszustand entgegengesetzt zu jenem des Hauptspeicherelements mit variablem Widerstand aufweisen lassen wird. Ein Vergleich wird an den Widerständen dieser zwei Speicherelemente mit variablem Widerstand durchgeführt, um festzustellen, dass sich das Hauptspeicherelement mit variablem Widerstand im Zustand mit hohem Widerstand befindet, wenn der Widerstand der Hauptwiderstandsänderungsvorrichtung höher ist als jener des Unterspeicherelements mit variablem Widerstand, während sich das Hauptspeicherelement mit variablem Widerstand im Zustand mit niedrigem Widerstand befindet, wenn der Widerstand des Hauptspeicherelements mit variablem Widerstand niedriger ist als jener des Unterspeicherelements mit variablem Widerstand.
Außerdem umfasst eine zweite herkömmliche Speichereinheit ein einzelnes Referenzwiderstandselement für mehrere Speicherelemente mit variablem Widerstand, die auf einem gemeinsamen Halbleitersubstrat ausgebildet sind. Der Widerstand des Referenzwiderstandselements wird auf den Widerstand zwischen dem Widerstand des Speicherelements mit variablem Widerstand im Zustand mit hohem Widerstand und dem Widerstand im Zustand mit niedrigem Widerstand gesetzt. Es wird festgestellt, dass das Speicherelement mit variablem Widerstand sich im Zustand mit hohem Widerstand befindet, wenn der Widerstand des Speicherelements mit variablem Widerstand höher ist als der Widerstand des Referenzwiderstandselements, während sich das Speicherelement mit variablem Widerstand im Zustand mit niedrigem Widerstand befindet, wenn der Widerstand des Speicherelements mit variablem Widerstand niedriger ist als der Widerstand des Referenzwiderstandselements.
Die erste herkömmliche Speichervorrichtung, wie vorstehend beschrieben, muss jedoch auf einem gemeinsamen Halbleitersubstrat zwei Speicherelemente mit variablem Widerstand ausbilden, d. h. das Hauptspeicherelement mit Variablem Widerstand und das Unterspeicherelement mit variablem Widerstand zum Speichern von einzelnen Daten, wodurch die Anzahl von Speicherelementen mit variablem Widerstand, die auf dem Halbleitersubstrat ausgebildet werden sollen, verdoppelt wird, wodurch die Speichereinheit weniger kompakt gemacht wird und die Herstellungskosten erhöht werden, da eine große Anzahl von Speicherelementen mit variablem Widerstand genauer hergestellt werden müssen.
In der zweiten herkömmlichen Speichereinheit, wie vorstehend erwähnt, andern sich außerdem die Widerstandswerte im Zustand mit hohem Widerstand und im Zustand mit niedrigem Widerstand der Speicherelemente mit variablem Widerstand sehr wahrscheinlich in Abhängigkeit vom Herstellungsprozess. Da keine signifikante Differenz zwischen beiden Widerstandswerten besteht, war es überdies in der Entwurfsstufe sehr schwierig, den Widerstand des Referenzwiderstandswerts vorher auf den Widerstand zischen den Widerstandswerten des Speicherelements mit variablem Widerstand im Zustand mit hohem Widerstand und im Zustand mit niedrigem Widerstand zu setzen.
Da der Widerstand des Referenzwiderstandselements selbst gewöhnlich in Abhängigkeit vom Herstellungsprozess variiert, ist es auch möglich, dass der Widerstand des Referenzwiderstandselements nicht der Widerstand zwischen den Widerstandswerten der Speicherelemente mit variablem Widerstand im Zustand mit hohem Widerstand und im Zustand mit niedrigem Widerstand sein kann. In einem solchen Fall kann die Beurteilung des Speicherzustandes des Speicherelements mit variablem Widerstand falsch durchgeführt werden, wodurch es unmöglich gemacht wird, die gespeicherten Daten korrekt aus dem Speicherelement mit variablem Widerstand auszulesen.
Daher ist es eine Aufgabe der Erfindung, eine Speichereinheit mit einer Struktur unter Verwendung des Referenzwiderstandselements in der zweiten herkömmlichen Speichervorrichtung, wie vorstehend beschrieben, zu schaffen, um die Erhöhung der Anzahl von Speicherelementen mit variablem Widerstand zu vermeiden, die auf einem Halbleitersubstrat ausgebildet sind, und die dennoch in der Lage ist, den Widerstand des Referenzwiderstandselements zu verändern, so dass die gespeicherten Daten genau aus dem Speicherelement mit variablem Widerstand ausgelesen werden können, selbst wenn Differenzen im Wider standswert des Speicherelements mit variablem Widerstand und des Referenzwiderstandselements bestehen.
Offenbarung der Erfindung
Mit anderen Worten, es ist möglich, eine Struktur zu haben, in der eine Speichereinheit unter Verwendung eines Speicherelements mit variablem Widerstand vorliegt, das sich zwischen einem Zustand mit hohem Widerstand, so dass es einen höheren Widerstand aufweist als den Widerstand eines Referenzwiderstandselements, und einem Zustand mit niedrigem Widerstand, so dass es einen niedrigeren Widerstand aufweist als den Widerstand des Referenzwiderstandselements, in Reaktion auf zwei Arten von zu speichernden Daten ändert, wobei der Widerstand des Referenzwiderstandes variabel gemacht ist.
Außerdem ist es möglich, eine Struktur zu haben, in der eine Speichereinheit unter Verwendung eines Speicherelements mit variablem Widerstand vorliegt, das sich zwischen einem Zustand mit hohem Widerstand mit einem höheren Widerstand als ein Widerstand eines Referenzwiderstandselements und einem Zustand mit niedrigem Widerstand mit einem niedrigeren Widerstand als der Widerstand des Referenzwiderstandselements in Reaktion auf zwei Arten von zu speichernden Daten ändert, wobei die Speichervorrichtung ein Speicherelement mit variablem Widerstand verwendet, das durch eine Struktur gekennzeichnet ist, in der eine Referenzschaltung, die aus einem ersten Widerstandselement und dem Referenzwiderstandselement besteht, die zwischen Referenzpotentialanschlüssen, die auf verschiedene Potentiale gesetzt sind, in Reihe geschaltet sind, und eine Speicherschaltung, die aus einem zweiten Widerstandselement und dem Speicherelement mit änderbarem Widerstand besteht, die in Reihe geschaltet sind, parallel geschaltet sind, wobei der Widerstand des Referenzwiderstandes variabel ist.
Außerdem kann eine Struktur geschaffen werden, in der eine Speichereinheit unter Verwendung von Speicherelementen mit variablem Widerstand vorliegt, der sich zwischen einem Zustand mit hohem Widerstand mit einem höheren Widerstand als ein Widerstand eines Referenzwiderstandselements und einem Zustand mit niedrigem Widerstand mit einem niedrigeren Widerstand als der Widerstand des Referenzwiderstandselements in Reaktion auf zwei Arten von zu speichernden Daten ändert, wobei die Speichervorrichtung ein Speicherelement mit variablem Widerstand verwendet, das durch eine Struktur gekennzeichnet ist, in der eine Referenzschaltung, die aus einem ersten Widerstandselement und dem Referenzwiderstandselement besteht, die zwischen Referenzpotentialanschlüssen, die auf verschiedene Potentiale gesetzt sind, in Reihe geschaltet sind, und eine Speicherschaltung, die aus einem zweiten Widerstandselement und einem Speicherelement mit variablem Widerstand besteht, das aus mehreren Speicherelementen mit variablem Widerstand, die in Reihe geschaltet sind, ausgewählt ist, beide parallel geschaltet sind, wobei der Widerstand des Referenzwiderstandes variabel ist.
Außerdem kann der Widerstand des zweiten Widerstandselements variabel gemacht sein.
Außerdem kann das erste Widerstandselement denselben Widerstand wie den Widerstand des zweiten Widerstandselements aufweisen.
Außerdem kann ein elektrisches Potential an einem Übergang zwischen dem ersten Widerstandselement und dem Referenzwiderstandselement ein Referenzpotential sein, das Potential an einem Übergang zwischen dem zweiten Widerstandselement und dem Speicherelement mit variablem Widerstand ist ein Speicherpotential und ein Vergleich wird zwischen dem Referenzpotential und dem Speicherpotential durchgeführt, um zu beurteilen, dass sich der Widerstand des Speicherelements mit variablem Widerstand in einem Zustand mit hohem Widerstand befindet, wenn das Speicherpotential höher ist als das Referenzpotential, während das Speicherelement mit variablem Widerstand sich in einem Zustand mit niedrigem Widerstand befindet, wenn das Speicherpotential niedriger ist als das Referenzpotential.
Außerdem kann eine Struktur geschaffen werden, in der eine Speichereinheit unter Verwendung von mehreren Speicherelementen mit variablem Widerstand vorliegt, die sich zwischen einem Zustand mit hohem Widerstand mit einem höheren Widerstand als ein Referenzwiderstand und einem Zustand mit niedrigerem Widerstand mit einem niedrigeren Widerstand als der Referenzwiderstand in Reaktion auf zwei Arten von zu speichernden Daten andern, wobei der Referenzwiderstand als Widerstand zwischen einem niedrigsten Widerstand unter den Speicherelementen mit variablem Widerständen im Zustand mit hohem Widerstand und dem höchsten Widerstand im Zustand mit niedrigem Widerstand bestimmt ist.
Gemäß der Erfindung, wie in Anspruch 1 definiert, wird ein niedrigster Widerstand unter einem Teil von mehreren Speicherelementen mit variablem Widerstand in einem Zustand mit hohem Widerstand als vorläufiger Referenzwiderstand gesetzt; ein niedrigster Widerstand unter Speicherelementen mit variablem Widerstand innerhalb der restlichen Speicherelemente mit variablem Widerstand, die als mit niedrigerem Widerstand als der vorläufige Referenzwiderstand im Zustand mit hohem Widerstand bestimmt werden, wird als niedrigster Widerstand im Zustand mit hohem Widerstand gesetzt; ein höchster Widerstand unter einem Teil der mehreren Speicherelemente mit variablem Widerstand in einem Zustand mit niedrigem Widerstand wird als vorläufiger Referenzwiderstand gesetzt; ein höchster Widerstand unter Speicherelementen mit variablem Widerstand innerhalb der restlichen Speicherelemente mit variablem Widerstand, die als mit einem höheren Widerstand als dem vorläufigen Referenzwiderstand im Zustand mit niedrigem Widerstand bestimmt werden, wird als höchster Widerstand im Zustand mit niedrigem Widerstand gesetzt; und ein Widerstand zwischen dem niedrigsten Widerstand im Zustand mit hohem Widerstand und dem höchsten Widerstand im Zustand mit niedrigem Widerstand wird als Referenzwiderstand bestimmt.
Kurzbeschreibung der Zeichnungen
1 ist ein Schaltplan einer Speichereinheit gemäß der Erfindung.
2 ist ein Schaltplan einer Speichereinheit mit einem zusätzlichen Leseverstärker.
3 ist ein Schaltplan einer Speichereinheit gemäß einem weiteren Ausführungsbeispiel der Erfindung.
4 ist ein Schaltplan einer Speichereinheit gemäß einem weiteren Ausführungsbeispiel der Erfindung.
5 ist ein Schaltplan einer Speichereinheit gemäß einem weiteren Ausführungsbeispiel der Erfindung.
6 ist ein Beschreibungsdiagramm, das Widerstandszustände von Speicherelementen mit variablem Widerstand zeigt.
7 ist ein Ablaufplan zum Beschreiben eines ersten Verfahrens zum Bestimmen des Referenzwiderstandes.
8 ist ein Ablaufplan zum Beschreiben eines zweiten Verfahrens zum Bestimmen des Referenzwiderstandes.
9 ist ein Ablaufplan zum Beschreiben einer Prozedur zum Erfassen einer fehlerhaft beurteilten Vorrichtung im zweiten Verfahren zum Bestimmen des Referenzwiderstandes.
10 ist ein Graph, der eine Beziehung zwischen der Anzahl N₁ in den primären Speicherelementen und dem maximalen Widerstand zeigt, der in einer Prozedur zum Erfassen eines vorläufigen Referenzwiderstandes erfasst werden soll.
11 ist ein Graph, der die Beziehung zwischen der Anzahl N₁ von primären Speicherelementen und der Anzahl N₂ von sekundären Speicherelementen zeigt.
12 ist ein Graph, der die Beziehung zwischen der Anzahl N₁ von primären Speicherelementen und der gesamten Erfassungsanzahl N zeigt.
Beschreibung der besten Arten zum Ausführen der Erfindung
Die Speichereinheit gemäß der Erfindung ist diejenige, die ein Speicherelement mit variablem Widerstand (beispielsweise eine ferromagnetische Tunnelübergangsvorrichtung) verwendet, das sich zwischen einem Zustand mit hohem Widerstand, so dass es einen höheren Widerstand als den Widerstand eines Referenzwiderstandselements aufweist, und einem Zustand mit niedrigem Widerstand, so dass es einen niedrigeren Widerstand als den Widerstand des Referenzwiderstandselements aufweist, in Reaktion auf zwei Arten von zu speichernden Daten ändert.
Außerdem handelt es sich um eine Parallelschaltung einer Referenzschaltung, die ein Widerstandselement und ein Referenzwiderstandselement umfasst, die zwischen zwei Referenzpotentialanschlüsse geschaltet sind, die auf verschiedene Potentiale gesetzt sind, welche in Reihe geschaltet sind, und einer Speicherschaltung einer Reihenschaltung eines Widerstandselements und eines Speicherelements mit variablem Widerstand.
Überdies ist das Referenzwiderstandselement zum Schaffen eines variablen Widerstandes konstruiert.
Dazu wird eine einfache und weniger teure Struktur verwendet, so dass eine genaue Beurteilung des Speicherzustandes des Speicherelements mit variablem Widerstand durchgeführt werden kann, selbst wenn irgendeine individuelle Differenz im Widerstand des Speicherelements mit variablem Widerstand besteht, indem der Widerstand des Referenzwiderstandselements zwischen dem Widerstand der Speicherelemente mit variablem Widerstand im Zustand mit hohem Widerstand und dem Widerstand davon im Zustand mit niedrigem Widerstand verändert wird, wodurch ermöglicht wird, die im Speicherelement mit variablem Widerstand gespeicherten Daten genau auszulesen.
Insbesondere wird im Fall der Veränderung des Widerstandes der Widerstandselemente in der Speicherschaltung eine Einstellung an der an das Speicherelement mit variablem Widerstand anzulegenden Spannung auf die optimale Spannung durch Erhöhen oder Verringern des Widerstandes des Widerstandselements in der Speicherschaltung durchgeführt, wodurch die Lebensdauer des Speicherelements mit variablem Widerstand verlängert wird.
Im Fall der Veränderung des Widerstandes des Widerstandselements in der Referenzschaltung auf gleich den Widerstand des Widerstandselements in der Speicherschaltung ist außerdem die an das Speicherelement mit variablem Widerstand anzulegende Spannung gleich der an das Referenzwiderstandselement anzulegenden Spannung, wodurch der Widerstand des Referenzwiderstandselements ohne irgendeine Modifikation gleich dem Widerstand der Speicherelemente mit variablem Widerstand gemacht wird. Folglich ist die Messung des Widerstandes des Referenzwiderstandselements äquivalent zur Messung des Widerstandes des Speicherelements mit variablem Widerstand, wodurch ermöglicht wird, den Widerstand des Speicherelements mit variablem Wider stand indirekt zu messen und folglich unmittelbar eine Beurteilung des Speicherzustandes des Speicherelements mit variablem Widerstand durchzuführen.
Der Widerstandszustand des Speicherelements mit variablem Widerstand kann auch durch eine relativ einfache und weniger teure Schaltungsstruktur beurteilt werden, die ein Referenzpotential am Übergang eines Widerstandselements und eines Referenzwiderstandselements in einer Referenzschaltung und ein Speicherpotential am Übergang eines Widerstandselements und eines Speicherelements mit variablem Widerstand in einer Speicherschaltung vergleicht, und durch Durchführen einer Beurteilung, dass der Widerstandszustand des Speicherelements mit variablem Widerstand sich im Zustand mit hohem Widerstand befindet, wenn das Speicherpotential höher ist als das Referenzpotential, während sich der Widerstandszustand des Speicherelements mit variablem Widerstand in einem Zustand mit niedrigem Widerstand befeindet, wenn das Speicherpotential niedriger ist als das Referenzpotential, wodurch ermöglicht wird, eine Beurteilung des Widerstandszustandes des Speicherelements mit variablem Widerstand aus der Potentialdifferenz zwischen dem Referenzpotential und dem Speicherpotential durchzuführen.
Im Fall der Bestimmung des Referenzwiderstandes auf einen Widerstand zwischen dem niedrigsten Widerstand der Speicherelemente mit variablem Widerstand im Zustand mit hohem Widerstand und dem höchsten Widerstand der Speicherelemente mit variablem Widerstand im Zustand mit niedrigem Widerstand kann der Widerstand des Referenzwiderstandselements auch auf einen Widerstand zwischen dem Widerstand der Speicherelemente mit variablem Widerstand im Zustand mit hohem Widerstand und dem Widerstand im Zustand mit niedrigem Widerstand gesetzt werden, selbst wenn individuelle Differenzen im Widerstand der Speicherelemente mit variablem Widerstand bestehen, wodurch es ermöglicht wird, eine genaue Beurteilung des Speicherzustandes der Speicherelemente mit variablem Widerstand durchzuführen und die in den Speicherelementen mit variablem Widerstand gespeicherten Daten genau auszulesen.
Außerdem wird der niedrigste Widerstand eines Teils der Speicherelemente mit variablem Widerstand unter mehreren Speicherelementen mit variablem Widerstand in einem Zustand mit hohem Widerstand als vorläufiger Referenzwiderstand gesetzt und der niedrigste Widerstand unter den Widerstanden der restli chen Speicherelemente mit variablem Widerstand, in denen der Widerstand im Zustand mit hohem Widerstand als niedriger als der vorläufige Referenzwiderstand bestimmt wird, wird als endgültiger niedrigster Widerstand im Zustand mit hohem Widerstand bestimmt und andererseits wird der höchste Widerstand eines Teils der Speicherelemente mit variablem Widerstand unter den mehreren Speicherelementen mit variablem Widerstand in einem Zustand mit niedrigem Widerstand als vorläufiger Referenzwiderstand bestimmt und der höchste Widerstand unter den Widerständen der restlichen Speicherelemente mit variablem Widerstand, in denen der Widerstand im Zustand mit niedrigem Widerstand höher als der vorläufige Referenzwiderstand festgelegt wird, wird als endgültiger höchster Referenzwiderstand bestimmt, wodurch ein Widerstand zwischen dem niedrigsten Widerstand im Zustand mit hohem Widerstand und dem höchsten Widerstand im Zustand mit niedrigem Widerstand als Referenzwiderstand gesetzt wird, um die Anzahl von Erfassungen der Widerstände der Speicherelemente mit variablem Widerstand zu verringern, die zum Bestimmen des Referenzwiderstandes erforderlich ist, und folglich zu ermöglichen, den Referenzwiderstand in einer kürzeren Zeit zu bestimmen.
Nun werden konkrete Ausführungsformen der Erfindung nachstehend mit Bezug auf die Zeichnungen beschrieben.
Wie in 1 gezeigt, umfasst die Speichereinheit 1 gemäß der Erfindung eine Referenzschaltung 4, die ein erstes Widerstandselement 2 und ein Referenzwiderstandselement 3 umfasst, die zwischen einem Leistungsversorgungsanschluss VDD und einem Masseanschluss GND in Reihe geschaltet sind, welche zwei Referenzpotentialanschlüsse mit verschiedenen Potentialen bilden, und eine Speicherschaltung 7, die eine Reihenschaltung eines zweiten Widerstandselements 5 und einer ferromagnetischen Tunnelübergangsvorrichtung als Speicherelement 6 mit variablem Widerstand umfasst, wobei die Referenzschaltung 4 und die Speicherschaltung 7 miteinander parallel geschaltet sind.
Die Speichereinheit 1 besitzt einen Referenzpotentialanschluss 8, der mit dem Übergang des ersten Widerstandselements 2 und des Referenzwiderstandselements 3 verbunden ist, welche die Referenzschaltung 4 bilden, sowie einen Speicherpotentialanschluss 9, der mit dem Übergang des zweiten Widerstandselements 5 und des Speicherelements 6 mit variablem Widerstand verbunden ist, die die Speicherschaltung 7 bilden. Hier wird das Potential am Referenzpo tentialanschluss 8, d. h. das Potential am Übergang des ersten Widerstandselements 2 und des Referenzwiderstandselements 3, als Referenzpotential bezeichnet. Andererseits wird das Potential am Speicherpotentialanschluss, d. h. das Potential am Übergang des zweiten Widerstandselements 5 und des Speicherelements 6 mit variablem Widerstand als Speicherpotential bezeichnet.
In der Speichereinheit 1 mit der Struktur, wie vorstehend beschrieben, können das erste Widerstandselement 2 und das zweite Widerstandselement 5 ein beliebiges Element mit einem Widerstand sein, um einen Spannungsabfall über zwei Anschlüssen davon zu entwickeln, und jedes Element kann ein einzelner Widerstand, mehrere Widerstände, die in Reihe oder parallel geschaltet sind, oder sogar ein EIN-Widerstand eines Transistors sein.
Hierin ist zu beachten, dass das Speicherelement 6 mit variablem Widerstand irgendeine Vorrichtung bedeutet, wie beispielsweise eine ferromagnetische Tunnelübergangsvorrichtung, die sich zwischen einem Zustand mit hohem Widerstand, so dass sie einen höheren Widerstand als den Widerstand des Referenzwiderstandselements 3 aufweist, und einem Zustand mit niedrigem Widerstand, so dass sie einen niedrigeren Widerstand als den Widerstand des Referenzwiderstandselements aufweist, in Reaktion auf zwei Arten von zu speichernden Daten (beispielsweise "0" oder "1") ändert.
Das Referenzwiderstandselement 3 ist so konstruiert, dass der Widerstand verändert werden kann, und kann einen einzelnen variablen Widerstand, mehrere variable Widerstände, die miteinander in Reihe oder parallel geschaltet sind, oder sogar einen Transistor, dessen EIN-Widerstand in Reaktion auf die an das Gate eines solchen Transistors angelegte Spannung variabel ist, umfassen.
In der Speicherschaltung 1 mit der Struktur, wie vorstehend beschrieben, ist durch direktes Messen des Widerstandes zwischen dem Referenzpotentialanschluss 9 und dem Masseanschluss GND der Widerstand gleich dem Widerstand des Speicherelements 6 mit variablem Widerstand. Dies bedeutet, dass die direkte Messung des Widerstandes zwischen dem Referenzpotentialanschluss 8 und dem Masseanschluss GND die Widerstandsmessung des Speicherelements 6 mit variablem Widerstand bereitstellt und folglich ein Vergleich eines solchen Widerstandes und des Referenzwiderstandes ein Mittel zum Durchführen einer Beurteilung, ob das Speicherelement 6 mit variablem Widerstand sich im Zustand mit hohem Widerstand oder im Zustand mit niedrigem Widerstand befindet, bereitstellt.
Es ist auch möglich, den Widerstand des Speicherelements 6 mit variablem Widerstand indirekt zu messen, ohne eine direkte Messung durchzuführen. Mit anderen Worten, wenn der Widerstand des ersten Widerstandselements 2 und jener des zweiten Widerstandselements 5 ausgeglichen sind und wenn der Widerstand des Referenzwiderstandselements 3 so eingestellt wird, dass das Referenzpotential gleich dem Speicherpotential ist, ist der Widerstand des Referenzwiderstandselements 3 unter einer solchen Bedingung gleich dem Widerstand des Speicherelements 6 mit variablem Widerstand, wodurch es ermöglicht wird, den Widerstand des Speicherelements 6 mit variablem Widerstand durch Messen des Widerstandes des Referenzwiderstandselements 3 indirekt zu messen. Es ist auch zu beachten, dass ohne Ausgleichen des Widerstandes des ersten Widerstandselements 2 und des Widerstandes des zweiten Widerstandselements 5, wenn der Widerstand des Referenzwiderstandselements 3 so eingestellt wird, dass das Referenzpotential gleich dem Speicherpotential ist, der Widerstand des Speicherelements 6 mit variablem Widerstand aus dem Widerstandsverhältnis des Referenzwiderstandselements 3 und des ersten Widerstandselements 2 und des Widerstandes des zweiten Widerstandselements 5 unter einer solchen Bedingung berechnet werden kann, wodurch der Widerstand des Speicherelements 6 mit variablem Widerstand indirekt gemessen wird.
In dieser Hinsicht ermöglicht, da der Widerstand des Speicherelements 6 mit variablem Widerstand aus dem Referenzpotential und dem Speicherpotential indirekt gemessen werden kann, ohne den Widerstand des Speicherelements 6 mit variablem Widerstand direkt zu messen, wie vorstehend beschrieben, durch Setzen des Widerstandes des Referenzwiderstandselements 3 auf einen Widerstand zwischen dem Widerstand des Speicherelements 6 mit variablem Widerstand im Zustand mit hohem Widerstand und dem Widerstand im Zustand mit niedrigem Widerstand ein Vergleich des Referenzpotentials und des Speicherpotentials das Durchführen einer Beurteilung, ob der Speicherzustand des Speicherelements 6 mit variablem Widerstand sich im Zustand mit hohem Widerstand oder im Zustand mit niedrigem Widerstand befindet.
Mit anderen Worten, in dem Fall, in dem das Speicherpotential höher ist als das Referenzpotential, ist der Widerstand des Speicherelements 6 mit variablem Widerstand höher als der Widerstand des Referenzwiderstandselements 3, wodurch ermöglicht wird zu beurteilen, dass sich das Speicherelement 6 mit variablem Widerstand im Zustand mit hohem Widerstand befindet. In dem Fall, in dem das Speicherpotential niedriger ist als das Referenzpotential, ist andererseits der Widerstand des Speicherelements 6 mit variablem Widerstand niedriger als der Widerstand des Referenzwiderstandselements 3, wodurch ermöglicht wird zu beurteilen, dass sich das Speicherelement 6 mit variablem Widerstand im Zustand mit niedrigem Widerstand befindet.
Wie in 2 gezeigt, ist folglich ein Leseverstärker 10 mit dem Referenzpotentialanschluss 8 und dem Speicherpotentialanschluss 9 verbunden, um den Vergleich des Referenzpotentials und des Speicherpotentials durch den Leseverstärker 10 durchzuführen. Wenn das Speicherpotential höher ist als das Referenzpotential, gibt der Leseverstärker 10 ein "H-Signal" (hohes Signal) an seinem Ausgangsanschluss 11 aus. Wenn andererseits das Speicherpotential niedriger ist als das Referenzpotential, gibt der Leseverstärker 10 ein "L-Signal" (niedriges Signal) an seinem Ausgangsanschluss 11 aus. In dieser Weise gibt das Ausgangssignal am Ausgangsanschluss 11 des Leseverstärkers 10 an, ob sich das Speicherelement 6 mit variablem Widerstand im Zustand mit hohem Widerstand oder im Zustand mit niedrigem Widerstand befindet, wodurch die im Speicherelement 6 mit variablem Widerstand gespeicherten Daten aus einem solchen Speicherelement 6 mit variablem Widerstand ausgelesen werden.
Da die Speichereinheit 1, wie vorstehend beschrieben, so konstruiert ist, dass der Widerstand des Referenzwiderstandselements 3 geändert wird, schafft sie eine einfache und weniger teure Schaltungsstruktur durch Ändern des Widerstandes des Referenzwiderstandselements 3 auf einen Widerstand zwischen dem Widerstand im Zustand mit hohem Widerstand und dem Widerstand im Zustand mit niedrigem Widerstand des Speicherelements 6 mit variablem Widerstand, selbst wenn sein Widerstand eine individuelle Differenz aufweisen kann. Dies stellt eine genauere Beurteilung des Speicherzustandes des Speicherelements 6 mit variablem Widerstand und auch ein genaueres Auslesen der gespeicherten Daten im Speicherelement 6 mit variablem Widerstand sicher.
Obwohl der Widerstand des zweiten Widerstandselements 5, das die Speicherschaltung 7 bildet, in der vorstehend erwähnten Speichereinheit 1 fest ist, ist der Widerstand des zweiten Widerstandselements 5 so konstruiert, dass er variabel ist.
Mit anderen Worten, 3 ist ein Schaltplan einer Speichereinheit 1a, in der der Widerstand des zweiten Widerstandselements 5a variabel gemacht ist.
Es ist hier zu beachten, dass das zweite Widerstandselement 5a ein einzelner variabler Widerstand oder eine Reihen- oder Parallelschaltung von mehreren variablen Widerstanden sein kann. Außerdem kann es sich um einen Transistor handeln, dessen EIN-Widerstand in Reaktion auf die an das Gate des Transistors angelegte Spannung variabel sein kann.
Wie vorstehend beschrieben, kann im Fall, dass der Widerstand des zweiten Widerstandselements 5a variabel gemacht wird, die über das Speicherelement 6 mit variablem Widerstand angelegte Spannung durch Verändern des Widerstandes des zweiten Widerstandselements 5a erhöht oder verringert werden, wodurch ermöglicht wird, die Spannung über dem Speicherelement 6 mit variablem Widerstand auf eine geeignete Spannung einzustellen, und folglich die Lebensdauer des Speicherelements 6 mit variablem Widerstand verlängert wird.
Der Widerstand des ersten Widerstandselements 2 das die Referenzschaltung 4 bildet, kann auch nicht notwendigerweise wie die Speichereinheit 1, wie vorstehend beschrieben, festgelegt sein, sondern kann variabel sein.
Mit anderen Worten, 4 ist ein Schaltplan einer Speichereinheit 1b, in der der Widerstand des ersten Widerstandselements 2b, das die Referenzschaltung 4b bildet, und der Widerstand des zweiten Widerstandselements 5b, das die Speicherschaltung 7b bildet, variabel gemacht sind. In einer solchen Speichereinheit 1b ist eine Steuerschaltung 12 mit dem ersten Widerstandselement 2b und dem zweiten Widerstandselement 5b über eine Widerstandssteuerleitung 13 verbunden, wobei die Speichereinheit 12 ein Widerstandssteuersignal zum Verändern des Widerstandes des ersten Widerstandselements 2b auf gleich den Widerstand des zweiten Widerstandselements 5b ausgibt.
In dieser speziellen Speichereinheit 1b ist die Steuereinheit 12 auch mit dem Referenzwiderstandselement 3b über eine Referenzwiderstands-Steuersignalleitung 14 zum Verändern des Widerstandes des Referenzwiderstandselements 3b durch das aus der Steuereinheit 12 ausgegebene Referenzwiderstands-Steuersignal verbunden.
Ferner ist in der Speichereinheit 1b die Steuereinheit 12 mit dem Referenzpotentialanschluss 8 und dem Speicherpotentialanschluss 9 verbunden, um einen Vergleich des Referenzpotentials und des Speicherpotentials durch die Steuereinheit 12 durchzuführen, wodurch eine Beurteilung des Speicherzustandes des Speicherelements 6 mit variablem Widerstand durchgeführt wird.
In dieser Weise wird im Fall der Konfiguration zum Verändern des Widerstandes des ersten Widerstandselements 2b auf gleich den Widerstand des zweiten Widerstandselements 5b, wie vorstehend beschrieben, der Widerstand des Referenzwiderstandselements 3b so eingestellt, dass die über das Speicherelement 6 mit variablem Widerstand angelegte Spannung gleich der Spannung über dem Referenzwiderstandselement 3b ist. Dies bedeutet, dass der Widerstand des Referenzwiderstandselements 3b gleich dem Widerstand des Speicherelements 6 mit variablem Widerstand ist und die Messung des Widerstandes des Referenzwiderstandselements 3b gleich der Messung des Widerstandes des Speicherelements 6 mit variablem Widerstand ist. Folglich ist die Messung des Widerstandes des Referenzwiderstandselements 3b äquivalent zur Messung des Widerstandes des Speicherelements 6 mit variablem Widerstand, wodurch ermöglicht wird, den Widerstand des Speicherelements 6 mit variablem Widerstand indirekt zu messen, und folglich eine unmittelbare Beurteilung des Speicherzustandes des Speicherelements 6 mit variablem Widerstand durchgeführt wird.
In den Speichereinheiten 1, 1a und 1b, wie vorstehend beschrieben, ist es, obwohl ein einzelnes Speicherelement 6 mit variablem Widerstand zum Vereinfachen der Beschreibung verwendet wird, normal, dass mehrere Speicherelemente 6 mit variablem Widerstand verwendet werden.
Mit anderen Worten, 5 ist ein Schaltplan einer Speichereinheit 1c unter Verwendung von mehreren Speicherelementen 6 mit variablem Widerstand. In einer solchen Speichereinheit 1c sind ein Zeilenadressendecodierer 15 und ein Spaltenadressendecodierer 16 mit mehreren Speicherelementen 6 mit variablem Widerstand verbunden. Die Steuereinheit 12 ist mit dem Zeilenadressendecodierer 15 bzw. dem Spaltenadressendecodierer 16 über Adressensignalleitungen 17, 18 verbunden. Ein einzelnes Speicherelement 6 mit variablem Widerstand wird aus mehreren Speicherelementen 6 mit variablem Widerstand durch den Zeilenadressendecodierer 15 und den Spaltenadressendecodierer 16 auf der Basis der aus der Steuereinheit 12 ausgegebenen Adressensignale ausgewählt, wodurch veranlasst wird, dass ein solches einzelnes Speicherelement 6 mit variablem Widerstand leitend wird.
Außerdem werden in der Speichereinheit 1c pMOS-Transistoren als erstes Widerstandselement 2c, das die Referenzschaltung 4c bildet, und als zweites Widerstandselement 5c, das die Speicherschaltung 7c bildet, verwendet und ein nMOS-Transistor wird als Referenzwiderstandselement 3c verwendet. Überdies sind D/A-Umsetzer als Umsetzer 19, 20 zum Umsetzen von mehreren Bits eines digitalen Steuersignals in eine Gatespannung für jeden Transistor in Abschnitten der Widerstandssteuersignalleitungen 13c und 14c auf halbem Wege eingefügt.
In dieser Speichereinheit 1c werden auch die Gatespannungen für die pMOS-Transistoren, die das erste Widerstandselement 2c und das zweite Widerstandselement 5c bilden, durch den Umsetzer 19 auf der Basis des aus der Steuereinheit 12 ausgegebenen Widerstandssteuersignals verändert, wodurch die EIN-Widerstände beider Transistoren geändert werden. Andererseits wird die Gatespannung des nMOS-Transistors, der das Referenzwiderstandselement 3c bildet, durch den Umsetzer 20 auf der Basis des aus der Steuereinheit 12 ausgegebenen Referenzwiderstands-Steuersignals verändert, wodurch der EIN-Widerstand des nMOS-Transistors geändert wird.
Obwohl die Steuereinheit 12 mit dem ersten Widerstandselement 2c, dem zweiten Widerstandselement 5c und dem Referenzwiderstandselement 3c zum Ändern der Widerstände der Widerstandselemente 2c, 3c, 5c durch die Steuereinheit 12 in der Speichereinheit 1c verbunden ist, ist es möglich, dass die Widerstände der Widerstandselemente 2c, 3c, 5c von außerhalb der Speichereinheit 1c gesteuert werden.
Die Speichereinheit 1c verwendet mehrere Speicherelemente 6 mit variablem Widerstand. Im Fall der Verwendung von solchen mehreren Speicherelementen 6 mit variablem Widerstand werden die Widerstände im Zustand mit hohem Widerstand und im Zustand mit niedrigem Widerstand aller Speicherelemente 6 mit variablem Widerstand im Voraus gemessen, um die Widerstandsverteilung zu erhalten, wie in 6 gezeigt. Wenn der Widerstand des Referenzwiderstandselements 3c (Referenzwiderstand Rref) auf einen Widerstand zwischen dem niedrigsten Widerstand (dem minimalen Widerstand Rmin) der Widerstände im Zustand mit hohem Widerstand aller Speicherelemente 6 mit variablem Widerstand und dem höchsten Widerstand (dem Maximum Rmax) der Widerstände im Zustand mit niedrigem Widerstand gesetzt wird, kann eine Beurteilung der Widerstandszustände aller Speicherelemente 6 mit variablem Widerstand unter Verwendung eines einzelnen Referenzwiderstandes Rref durchgeführt werden.
Alternativ werden alle Speicherelemente 6 mit variablem Widerstand in mehrere Gruppen unterteilt und der Referenzwiderstand Rref wird für jede Gruppe erhalten. Der Referenzwiderstand Rref für jede Gruppe wird verwendet, um den Widerstandszustand der Speicherelemente mit variablem Widerstand, die zu jeder Gruppe gehören, zu beurteilen.
Überdies werden der Widerstand jedes Speicherelements 6 mit variablem Widerstand im Zustand mit hohem Widerstand und der Widerstand im Zustand mit niedrigem Widerstand gemessen und ein Widerstand zwischen diesen zwei Widerstandswerten wird als Referenzwiderstand Rref für das Speicherelement 6 mit variablem Widerstand gespeichert, wobei der Referenzwiderstand Rref für jedes Speicherelement 6 mit variablem Widerstand unterschieden wird. Dann wird der jeweilige Referenzwiderstand Rref verwendet, um eine Beurteilung des Widerstandszustandes jedes Speicherelements 6 mit variablem Widerstand durchzuführen.
Wie vorstehend beschrieben, werden Messungen der Widerstände im Zustand mit hohem Widerstand und im Zustand mit niedrigem Widerstand von allen Speicherelementen 6 mit variablem Widerstand im Voraus durchgeführt. Wenn der Referenzwiderstand Rref als Widerstand zwischen dem niedrigsten Widerstand der Widerstände aller Speicherelemente mit variablem Widerstand im Zustand mit hohem Widerstand und dem höchsten Widerstand der Wider stände im Zustand mit niedrigem Widerstand bestimmt wird, ist es möglich, den Widerstand des Referenzwiderstandselements 3c auf einen Widerstand zwischen dem Widerstand der Speicherelemente 6 mit variablem Widerstand im Zustand mit hohem Widerstand und dem Widerstand im Zustand mit niedrigem Widerstand zu setzen, wodurch der Speicherzustand der Speicherelemente 6 mit variablem Widerstand genau beurteilt wird und auch die in den Speicherelementen 6 mit variablem Widerstand gespeicherten Daten genau ausgelesen werden.
Es dauert jedoch beträchtliche Zeit und erfordert komplizierte Vorgänge, um die Widerstände aller Speicherelemente 6 mit variablem Widerstand im Zustand mit hohem Widerstand und im Zustand mit niedrigem Widerstand zu messen.
Folglich werden nachstehend Beschreibungen über zwei Arten von Verfahren zum leichten und einfachen Bestimmen des Referenzwiderstandes Rref auf einen Widerstand zwischen dem niedrigsten Widerstand der Widerstände aller Speicherelemente 6 mit variablem Widerstand im Zustand mit hohem Widerstand und dem höchsten Widerstand der Widerstände im Zustand mit niedrigem Widerstand durchgeführt. Es soll beachtet werden, dass die Speichereinheit 1c in der folgenden Beschreibung verwendet wird.
Zuerst wird ein erstes Verfahren zum Bestimmen des Referenzwiderstandes mit Bezug auf 7 beschrieben.
Wie in 7 gezeigt, werden im ersten Verfahren zum Bestimmen des Referenzwiderstandes alle Speicherelemente 6 mit variablem Widerstand zuerst in den Zustand mit hohem Widerstand versetzt (Schritt S1).
Dann wird der Widerstand des Referenzwiderstandselements 3c auf die Einstellung des höchstmöglichen Widerstandes initialisiert (Schritt S2). Eine solche anfängliche Einstellung wird durch Ändern der Gatespannung des nMOS-Transistors, der das Referenzwiderstandselement 3c bildet, durch den Umsetzer 20 auf der Basis des aus der Steuereinheit 12 ausgegebenen Referenzwiderstands-Steuersignals durchgeführt, wodurch der EIN-Widerstand des nMOS-Transistors geändert wird.
Anschließend wird eines der Speicherelemente 6 mit variablem Widerstand nacheinander aus allen Speicherelementen 6 mit variablem Widerstand ausgewählt (Schritt S3). Eine solche Auswahl wird durch Auswählen von einem der Speicherelemente 6 mit variablem Widerstand aus den mehreren Speicherelementen 6 mit variablem Widerstand unter der Steuerung des Zeilenadressendecodierers 15 und des Spaltenadressendecodierers 16 auf der Basis des aus der Steuereinheit 12 ausgegebenen Adressensignals durchgeführt.
Dann wird ein Vergleich am Referenzpotential und am Speicherpotential des ausgewählten der Speicherelemente 6 mit variablem Widerstand durchgeführt (Schritt S4). Ein solcher Potentialvergleich wird in der Steuereinheit 12 durchgeführt.
Wenn das Speicherpotential höher ist als das Referenzpotential, wird außerdem der Widerstand des Referenzwiderstandselements 3c verringert, so dass das Referenzpotential gleich dem Speicherpotential ist (Schritt S5). Eine solche Verringerung des Widerstandes des Referenzwiderstandselements 3c wird durch die Prozedur des allmählichen Verringerns des Widerstandes des Referenzwiderstandselements 3c durch das aus der Steuereinheit 12 ausgegebene Referenzwiderstand-Steuersignal ausgeführt, während das Referenzpotential und das Speicherpotential verglichen werden, bis das Referenzpotential und das Speicherpotential ausgeglichen sind.
Wenn andererseits das Speicherpotential höher ist als das Referenzpotential, wird der Widerstand des Referenzwiderstandselements 3c nicht verändert.
Die obigen Schritte S3 bis S5 werden an allen Speicherelementen 6 mit variablem Widerstand ausgeführt (Schritt S6).
Bei der Vollendung der obigen Schritte S3 bis S5 an allen Speicherelementen 6 mit variablem Widerstand wird der Widerstand des Referenzwiderstandselements 3c schließlich auf den niedrigsten Widerstand der Widerstände aller Speicherelemente 6 mit variablem Widerstand im Zustand mit hohem Widerstand gesetzt. Dies liegt daran, dass bei jeder Durchführung der Prozedur im obigen Schritt S5 der Widerstand des Referenzwiderstandselements 3c auf den niedrigsten Widerstand der Speicherelemente 6 mit variablem Widerstand im Zustand mit hohem Widerstand gesetzt wird.
Wenn die vorstehend erwähnten Schritte S3 bis S5 an allen Speicherelementen 6 mit variablem Widerstand ausgeführt wurden, wird daher der Widerstand des Referenzwiderstandselements 3c zu diesem Zeitpunkt in der Steuereinheit 12 als minimaler Widerstand Rmin im Zustand mit hohem Widerstand gespeichert (Schritt S7).
Anschließend werden alle Speicherelemente 6 mit variablem Widerstand in den Zustand mit niedrigem Widerstand gebracht (Schritt S8).
Dann wird der Widerstand des Referenzwiderstandselements 3c auf den minimalen Widerstand initialisiert (Schritt S9). Eine solche anfängliche Einstellung wird durch Verändern der Gatespannung des nMOS-Transistors, der das Referenzwiderstandselement 3c bildet, durch den Umsetzer 20 auf der Basis des aus der Steuereinheit 12 ausgegebenen Referenzwiderstand-Steuersignals ausgeführt.
Dann wird ein einzelnes Speicherelement 6 mit variablem Widerstand nacheinander aus allen Speicherelementen 6 mit variablem Widerstand ausgewählt (Schritt S10). Eine solche Auswahl der Speicherelemente 6 mit variablem Widerstand wird ausgeführt, um ein einzelnes Speicherelement 6 mit variablem Widerstand aus den mehreren Speicherelementen 6 mit variablem Widerstand durch den Zeilenadressendecodierer 15 und den Spaltenadressendecodierer 16 auf der Basis des aus der Steuereinheit 12 ausgegebenen Adressensignals auszuwählen.
Anschließend werden am ausgewählten einzelnen Speicherelement 6 mit Variablem Widerstand das Referenzpotential und das Speicherpotential verglichen (Schritt S11). Ein solcher Potentialvergleich wird in der Steuereinheit 12 ausgeführt.
Wenn das Speicherpotential höher ist als das Referenzpotential, wird außerdem der Widerstand des Referenzwiderstandselements 3c erhöht, so dass das Referenzpotential und das Speicherpotential ausgeglichen werden (Schritt S12). Eine solche Widerstandserhöhung des Referenzwiderstandselements 3c wird in der Prozedur zum allmählichen Erhöhen des Widerstandes des Referenzwiderstandselements 3c durch das aus der Steuereinheit ausgegebene Referenzwi derstand-Steuersignal ausgeführt, während das Referenzpotential und das Speicherpotential in der Steuereinheit 12 verglichen werden, bis das Referenzpotential und das Speicherpotential ausgeglichen sind.
Wenn andererseits das Speicherpotential niedriger ist als das Referenzpotential wird der Widerstand des Referenzwiderstandselements 3c nicht verändert.
Die vorstehend erwähnten Schritte S10 bis S12 werden an allen Speicherelementen 6 mit variablem Widerstand ausgeführt (Schritt S13).
Durch Ausführen der vorstehend erwähnten Schritte S10 bis S12 an allen Speicherelementen 6 mit variablem Widerstand wird der Widerstand des Referenzwiderstandselements 3c schließlich auf den höchsten Widerstand aller Speicherelemente 6 mit variablem Widerstand im Zustand mit niedrigem Widerstand gesetzt. Dies liegt daran, dass zu jedem Zeitpunkt, wenn Schritt 12 ausgeführt wird, der Widerstand des Referenzwiderstandselements 3c auf den niedrigsten Widerstand der Widerstände der Speicherelemente 6 mit variablem Widerstand, die soweit ausgewählt werden, geändert wird.
Wenn die vorstehend erwähnten Schritte S10 bis S12 an allen Speicherelementen 6 mit variablem Widerstand ausgeführt wurden, wird folglich der Widerstand des Referenzwiderstandselements 3c zu diesem Zeitpunkt in der Steuereinheit 12 als maximaler Widerstand Rmax im Zustand mit niedrigem Widerstand gespeichert (Schritt S14).
Schließlich wird der Widerstand des Referenzwiderstandselements 3c auf einen Widerstand (den Referenzwiderstand Rref) zwischen dem minimalen Widerstand Rmin im Zustand mit hohem Widerstand und dem maximalen Widerstand Rmax im Zustand mit niedrigem Widerstand gesetzt (Schritt S15). Es ist hier zu beachten, dass der Referenzwiderstand Rref irgendein Widerstand zwischen dem minimalen Widerstand Rmin im Zustand mit hohem Widerstand und dem maximalen Widerstand Rmax im Zustand mit niedrigem Widerstand sein kann, es ist jedoch bevorzugt, dass es der mittlere Widerstand zwischen dem minimalen Widerstand Rmin im Zustand mit hohem Widerstand und dem maximalen Widerstand Rmax im Zustand mit niedrigem Widerstand ist.
Im vorstehend erwähnten ersten Verfahren zum Bestimmen des Referenzwiderstandes ist es unnötig, tatsächliche Messungen des Widerstandes von jedem der Speicherelemente 6 mit variablem Widerstand durchzuführen, sondern erfordert nur das Erhöhen oder Verringern des Widerstandes des Referenzwiderstandselements 3c durch einfaches Vergleichen des Referenzpotentials und des Speicherpotentials, wodurch ermöglicht wird, den Referenzwiderstand Rref in kurzer Zeit und durch einfache Vorgänge zu bestimmen.
Es ist zu beachten, dass im vorstehend erwähnten ersten Verfahren zum Bestimmen des Referenzwiderstandes, der minimale Widerstand Rmin im Zustand mit hohem Widerstand zuerst erfasst wird (Schritte S1 bis S7), bevor der maximale Widerstand Rmax im Zustand mit niedrigem Widerstand erfasst wird (Schritte S8 bis S14). Es ist jedoch zu beachten, dass die Prozedur umgekehrt werden kann.
Als nächstes wird ein zweites Verfahren zum Bestimmen des Referenzwiderstandes mit Bezug auf 8 und 9 beschrieben.
Zuerst wird ein Teil der Speicherelemente 6 mit variablem Widerstand aus den mehreren Speicherelementen 6 mit variablem Widerstand zum Durchführen einer Prozedur zum Bestimmen eines vorläufigen Referenzwiderstandes R'ref₀ im Zustand mit hohem Widerstand verwendet (Schritt S20, der nachstehend als "Prozedur zum Bestimmen des vorläufigen Referenzwiderstandes im Zustand mit hohem Widerstand" bezeichnet wird).
In einer solchen Prozedur zum Bestimmen des vorläufigen Referenzwiderstandes im Zustand mit hohem Widerstand wird ein vorläufiger Referenzwiderstand R'ref₀ im Zustand mit hohem Widerstand auf den niedrigsten Widerstand der Widerstände im Zustand mit hohem Widerstand von einem Teil der Speicherelemente 6 mit variablem Widerstand (nachstehend als "primäre betroffene Speicherelemente" bezeichnet) der mehreren Speicherelemente 6 mit variablem Widerstand bestimmt.
Insbesondere wird der niedrigste Widerstand im Zustand mit hohem Widerstand von allen primären betroffenen Speicherelementen unter Verwendung des vorstehend beschriebenen ersten Verfahrens zum Bestimmen des Referenzwi derstandes (Schritte S1 bis S7) gesucht und der Wert im Zustand mit hohem Widerstand wird als vorläufiger Referenzwiderstand R'ref₀ bestimmt.
Dann wird der Widerstandszustand an den anderen Speicherelementen 6 mit variablem Widerstand als den primären betroffenen Speicherelementen 6 (nachstehend als "vorläufige betroffene Speicherelemente" bezeichnet) unter Verwendung von des vorläufigen Referenzwiderstandes R'ref₀ bestimmt, wie in der Prozedur zum Bestimmen des vorläufigen Referenzwiderstandes im Zustand mit hohem Widerstand bestimmt, wie vorstehend beschrieben, wodurch die Prozedur zum Erfassen von Speicherelementen 6 mit variablem Widerstand, deren Widerstandszustände fehlerhaft beurteilt werden, durchgeführt wird (Schritt S21, der nachstehend als "Prozedur zum Erfassen von fehlerhaft beurteilten Vorrichtungen im Zustand mit hohem Widerstand" bezeichnet wird).
In einer solchen Prozedur zum Erfassen von fehlerhaft beurteilten Vorrichtungen im Zustand mit hohem Widerstand, wie in 9 gezeigt, wird der Widerstand der Referenzwiderstandsvorrichtung 3c zuerst auf den vorläufigen Referenzwiderstand R'ref₀ im Zustand mit hohem Widerstand gesetzt (Schritt S30). Ein solches Setzen wird durch Ändern der Gatespannung eines nMOS-Transistors, der das Referenzwiderstandselement 3c bildet, durch den Umsetzer 20 auf der Basis des aus der Steuereinheit 12 ausgegebenen Referenzwiderstand-Steuersignals ausgeführt, wodurch der EIN-Widerstand des nMOS-Transistors geändert wird.
Als nächstes werden alle vorläufigen betroffenen Speicherelemente in den Zustand mit hohem Widerstand gesetzt (Schritt S31).
Dann wird ein einzelnes Speicherelement 6 mit variablem Widerstand nacheinander aus allen vorläufigen betroffenen Speicherelementen ausgewählt (Schritt S32). Eine solche Auswahl der Speicherelemente 6 mit variablem Widerstand wird durch Auswählen eines einzelnen Speicherelements 6 mit variablem Widerstand aus den mehreren Speicherelementen 6 mit variablem Widerstand durch den Zeilenadressendecodierer 15 und den Spaltenadressendecodierer 16 auf der Basis des aus der Steuereinheit 16 ausgegebenen Adressensignals durchgeführt.
Dann werden das Referenzpotential und das Speicherpotential des ausgewählten einzelnen Speicherelements 6 mit variablem Widerstand verglichen (Schritt S33). Ein solcher Potentialvergleich wird in der Steuereinheit 12 ausgeführt.
Wenn das Speicherpotential niedriger ist als das Referenzpotential, wird die Adresse des Speicherelements 6 mit variablem Widerstand in der Steuereinheit 12 gespeichert (Schritt S34).
Wenn andererseits das Speicherpotential höher ist als das Referenzpotential wird die Adresse eines solchen Speicherelements 6 mit variablem Widerstand nicht gespeichert.
Die vorstehend erwähnten Schritte S32 bis S34 werden an allen vorläufigen betroffenen Speicherelementen wiederholt (Schritt S35).
Durch Ausführen der vorstehend erwähnten Schritte S32 bis S34 an allen vorläufigen betroffenen Speicherelementen ist es möglich, Speicherelemente 6 mit variablem Widerstand zu erfassen, in denen die Widerstände der vorläufigen betroffenen Speicherelemente im Zustand mit hohem Widerstand niedriger sind als der vorläufige Referenzwiderstand R'ref₀.
Durch Ausführen der vorstehend erwähnten Prozedur zum Erfassen von fehlerhaft beurteilten Vorrichtungen im Zustand mit hohem Widerstand ist es möglich, irgendein Speicherelement 6 mit variablem Widerstand unter den anderen Speicherelementen 6 mit variablem Widerstand als den primären betroffenen Speicherelementen zu erfassen, in dem der Widerstand im Zustand mit hohem Widerstand niedriger ist als der vorläufige Referenzwiderstand R'ref₀ (solche Speicherelemente mit variablem Widerstand werden nachstehend als "sekundäre betroffene Speicherelemente" bezeichnet).
Anschließend wird eine Prozedur zum Bestimmen des minimalen Widerstandes Rmin im Zustand mit hohem Widerstand unter Verwendung nur der sekundären betroffenen Speicherelemente ausgeführt (Schritt S22, der nachstehend als "Prozedur zum Bestimmen des minimalen Widerstandes im Zustand mit hohem Widerstand" bezeichnet wird).
Insbesondere wird der minimale Widerstand im Zustand mit hohem Widerstand unter Verwendung des vorstehend erwähnten ersten Verfahrens zum Bestimmen des Referenzwiderstandes (Schritte S1 bis S7) an allen sekundären betroffenen Speicherelementen erfasst und der Wert wird als minimaler Widerstand Rmin im Zustand mit hohem Widerstand definiert.
Anschließend wird eine Prozedur zum Bestimmen eines vorläufigen Referenzwiderstandes R'ref₁ im Zustand mit niedrigem Widerstand unter Verwendung eines Teils der Speicherelemente 6 mit variablem Widerstand unter den mehreren Speicherelementen 6 ausgeführt (Schritt S23, der nachstehend als "Prozedur zum Bestimmen des vorläufigen Referenzwiderstandes im Zustand mit niedrigem Widerstand" bezeichnet wird).
In einer solchen Prozedur zum Bestimmen des vorläufigen Referenzwiderstandes im Zustand mit niedrigem Widerstand wird der niedrigste Widerstand des Widerstandes eines Teils der Speicherelemente 6 mit variablem Widerstand unter den mehreren Speicherelementen 6 mit variablem Widerstand (nachstehend als "primäre betroffene Speicherelemente" bezeichnet) im Zustand mit niedrigem Widerstand als vorläufiger Referenzwiderstand R'ref₁ bestimmt.
Insbesondere wird der höchste Widerstand im Zustand mit niedrigem Widerstand unter Verwendung des vorstehend erwähnten ersten Verfahrens zum Bestimmen des Referenzwiderstandes (Schritte S8 bis S14) an allen der ersten betroffenen Speicherelemente erfasst und der Wert wird als vorläufiger Referenzwiderstand R'ref₁ im Zustand mit niedrigem Widerstand definiert.
Dann wird der Widerstandszustand an den anderen Speicherelementen 6 mit variablem Widerstand als den primären betroffenen Speicherelementen (nachstehend als "vorläufige betroffene Speicherelemente" bezeichnet) unter Verwendung des vorläufigen Referenzwiderstandes R'ref₁, wie in der obigen Prozedur bestimmt, beurteilt, um den vorläufigen Referenzwiderstand im Zustand mit niedrigem Widerstand zu bestimmen und eine Prozedur zum Erfassen von irgendwelchen Speicherelementen 6 mit variablem Widerstand, deren Widerstandszustand fehlerhaft beurteilt wird, auszuführen (Schritt S24, der nachstehend als "Prozedur zum Erfassen einer fehlerhaft beurteilten Vorrichtung im Zustand mit niedrigem Widerstand" bezeichnet wird).
In einer solchen Prozedur zum Erfassen von fehlerhaft beurteilten Vorrichtungen im Zustand mit niedrigem Widerstand wird ähnlich zur vorstehend erwähnten Prozedur zum Erfassen von fehlerhaft beurteilten Vorrichtungen (siehe 9) der Widerstand des Referenzwiderstandselements 3c zuerst auf den vorläufigen Referenzwiderstand R'ref₁ im Zustand mit niedrigem Widerstand gesetzt. Ein solches Setzen wird durch Verändern der Gatespannung eines nMOS-Transistors, der das Referenzwiderstandselement 3c bildet, durch den Umsetzer 20 auf der Basis des von der Steuereinheit 12 ausgegebenen Referenzwiderstand-Steuersignals durchgeführt, wodurch der EIN-Widerstand des nMOS-Transistors verändert wird.
Nun werden alle vorläufigen betroffenen Speicherelemente in den Zustand mit niedrigem Widerstand gesetzt.
Dann wird ein einzelnes Speicherelement 6 mit variablem Widerstand nacheinander aus allen der vorläufigen betroffenen Speicherelemente ausgewählt. Eine solche Auswahl der Speicherelemente 6 mit variablem Widerstand wird durch Auswählen eines einzelnen Speicherelementes 6 mit variablem Widerstand aus den mehreren Speicherelementen mit variablem Widerstand durch den Zeilenadressendecodierer 15 und den Spaltenadressendecodierer 16 auf der Basis des aus der Steuereinheit 12 ausgegebenen Adressensignals ausgeführt.
Dann werden das Referenzpotential und das Speicherpotential des ausgewählten einzelnen Speicherelements 6 mit variablem Widerstand verglichen. Ein solcher Potentialvergleich wird in der Steuereinheit 12 ausgeführt.
Wenn das Speicherpotential höher ist als das Referenzpotential, wird die Adresse eines solchen Speicherelements 6 mit variablem Widerstand in der Steuereinheit 12 gespeichert.
Wenn dagegen das Speicherpotential niedriger ist als das Referenzpotential wird die Adresse eines solchen Speicherelements 6 mit variablem Widerstand nicht gespeichert.
Die Prozedur, wie vorstehend beschrieben, wird an allen der vorläufigen betroffenen Speicherelemente wiederholt. In dieser Weise ist es möglich, die Speicherelemente 6 mit variablem Widerstand aus den vorläufigen betroffenen Spei cherelementen zu erfassen, in denen die Widerstände höher sind als der vorläufige Referenzwiderstand R'ref₁ im Zustand mit niedrigem Widerstand.
Durch Ausführen der vorstehend erwähnten Prozedur zum Erfassen von fehlerhaft beurteilten Vorrichtungen im Zustand mit niedrigem Widerstand ist es möglich, Speicherelemente 6 mit variablem Widerstand unter den anderen als den primären betroffenen Speicherelementen zu erfassen, in denen die Widerstände im Zustand mit niedrigem Widerstand höher sind als der vorläufige Referenzwiderstand R'ref₁ (nachstehend als "sekundäre betroffenen Speicherelemente" bezeichnet).
Anschließend wird eine Prozedur zum Bestimmen des maximalen Widerstandes Rmax im Zustand mit niedrigem Widerstand an nur den sekundären betroffenen Speicherelementen nachstehend ausgeführt (Schritt S25, der nachstehend als "Prozedur zum Bestimmen des maximalen Widerstandes im Zustand mit niedrigem Widerstand" bezeichnet wird).
In einer solchen Prozedur zum Bestimmen des maximalen Widerstandes im Zustand mit niedrigem Widerstand wird der maximale Widerstand Rmax im Zustand mit niedrigem Widerstand unter den Widerständen im Zustand mit niedrigem Widerstand bestimmt.
Insbesondere wird der maximale Widerstand im Zustand mit niedrigem Widerstand unter Verwendung des vorstehend erwähnten ersten Verfahrens zum Bestimmen des Referenzwiderstandes (Schritte S8 bis S14) an allen der sekundären betroffenen Speicherelementen erfasst und ein solcher Wert wird als maximaler Widerstand Rmax im Zustand mit niedrigem Widerstand definiert.
Anschließend wird eine Prozedur zum Bestimmen des endgültigen Referenzwiderstandes Rref ausgeführt (Schritt S26, der nachstehend als "Prozedur zum Bestimmen des realen Referenzwiderstandes" bezeichnet wird).
In einer solchen Prozedur zum Bestimmen des realen Referenzwiderstandes wird der Referenzwiderstand Rref auf einen Widerstand zwischen dem niedrigsten Widerstand (dem minimalen Widerstand Rmin) der Widerstände im Zustand mit hohem Widerstand und dem höchsten Widerstand (dem maxima len Widerstand Rmax) der Widerstände im Zustand mit niedrigem Widerstand gesetzt.
Insbesondere wird der Mittelwert (zentrale Wert) des minimalen Widerstandes Rmin und des maximalen Widerstandes Rmax berechnet und der Referenzwiderstand Rref wird schließlich auf einen solchen Wert festgelegt.
Obwohl die Erfassung im Zustand mit hohem Widerstand (Schritte S20 bis S22) vor der Erfassung im Zustand mit niedrigem Widerstand (Schritte S23 bis S25) im vorstehend erwähnten zweiten Verfahren zum Bestimmen des Referenzwiderstandes ausgeführt wird, kann eine solche Sequenz umgekehrt werden.
Wie aus der obigen Beschreibung verständlich ist, wird im zweiten Verfahren zum Bestimmen des Referenzwiderstandes der niedrigste Widerstand im Zustand mit hohem Widerstand an einem Teil der Speicherelemente 6 mit variablem Widerstand der mehreren Speicherelemente 6 mit variablem Widerstand erfasst, um den Wert als vorläufigen Referenzwiderstand R'ref₀ zu setzen, und der niedrigste Widerstand der Widerstände der restlichen Speicherelemente 6 mit variablem Widerstand, die als mit einem niedrigeren Widerstand als dem vorläufigen Referenzwiderstand R'ref₀ im Zustand mit hohem Widerstand bestimmt werden, wird als minimaler Widerstand Rmin im Zustand mit hohem Widerstand bestimmt. Andererseits wird der höchste Widerstand eines Teils der Speicherelemente 6 mit variablem Widerstand im Zustand mit niedrigem Widerstand erfasst und der Wert wird als vorläufiger Referenzwiderstand R'ref₁ gesetzt und der höchste Widerstand der Widerstände der restlichen Speicherelemente 6 mit variablem Widerstand, die als mit einem höheren Widerstand als dem vorläufigen Referenzwiderstand R'ref₁ im Zustand mit niedrigem Widerstand bestimmt werden, wird als maximaler Widerstand Rmax im Zustand mit niedrigem Widerstand definiert. Und der Referenzwiderstand Rref wird als Widerstand zwischen dem minimalen Widerstand Rmin im Zustand mit hohem Widerstand und dem maximalen Widerstand Rmax im Zustand mit niedrigem Widerstand bestimmt.
Folglich ist es möglich, die Anzahl von Widerstandserfassungen vor dem Bestimmen des Referenzwiderstandes Rref zu verringern, wodurch ermöglicht wird, den Referenzwiderstand Rref in einer kürzeren Zeit zu bestimmen.
Gemäß dem vorstehend erwähnten zweiten Verfahren zum Bestimmen des Referenzwiderstandes ist die Anzahl von Widerstandserfassungen, die zum Bestimmen des minimalen Widerstandes Rmin im Zustand mit hohem Widerstand oder zum Bestimmen des maximalen Widerstandes Rmax im Zustand mit niedrigem Widerstand erforderlich sind, gleich der Gesamtzahl (nachstehend als "gesamte Erfassungszahl" bezeichnet) der Anzahl der primären betroffenen Speicherelemente und der Anzahl der sekundären betroffenen Speicherelemente.
Nun wird die Anzahl der primären betroffenen Speicherelemente, die die gesamte Erfassungszahl so klein wie möglich machen kann, nachstehend beschrieben.
Es wird angenommen, dass die Widerstände der Speicherelemente 6 mit variablem Widerstand der Normalverteilung folgen. Die Normalverteilung wird durch den folgenden Ausdruck ausgedrückt: [Ausdruck 1]
wobei x den Widerstand, μis den Mittelwert und σis die Standardabweichung darstellt.
Die Gesamtzahl von Speicherelementen 6 mit variablem Widerstand soll N₀ sein und die Anzahl der primären betroffenen Speicherelemente soll N₁ sein, und dann kann die Wahrscheinlichkeit, dass der Maximalwert in der Prozedur zum Bestimmen des vorläufigen Referenzwiderstandes Xmax ist, durch den folgenden Ausdruck gegeben werden:
[Ausdruck 2]
Folglich ist der erwartete Wert des Maximalwerts durch den folgenden Ausdruck gegeben:
[Ausdruck 3]
Diese Beziehung ist in 10 graphisch gezeigt. 10 zeigt die Beziehung zwischen der Anzahl N₁ und dem maximalen Widerstand, der in der Prozedur zum Bestimmen des vorläufigen Referenzwiderstandes erfasst werden kann. Aus 10 ist ersichtlich, dass ein größerer maximaler Widerstand erfasst werden kann, wenn die Anzahl N₁ der primären betroffenen Speicherelemente zunimmt.
Und durch Ausführen der Prozedur zum Erfassen von fehlerhaft beurteilten Vorrichtungen auf der Basis des maximalen Widerstandes, wie in der Prozedur zum Bestimmen des vorläufigen Widerstandes erfasst, wird die Anzahl N₂ der sekundären betroffenen Speicherelemente durch den folgenden Ausdruck gegeben:
Wie aus dem Vorangehenden ersichtlich ist, ist die Beziehung zwischen der Anzahl N₁ der primären betroffenen Speicherelemente und der Anzahl N₂ der sekundären betroffenen Speicherelemente in 11 gezeigt. Es ist selbstverständlich, dass gilt, je größer die Anzahl N₁ der primären betroffenen Speicherelemente ist, desto kleiner die Anzahl N₂ der sekundären betroffenen Speicherelemente ist.
Da die gesamte Erfassungszahl N die Gesamtsumme der Anzahl N₁ von primären betroffenen Speicherelementen und der Anzahl N₂ von sekundären betroffenen Speicherelementen ist, kann diese Beziehung in 12 graphisch gezeigt werden. Es ist aus 12 selbstverständlich, dass die Anzahl N₁ von primären betroffenen Speicherelementen existiert, um die Gesamterfassungszahl N in Abhängigkeit von der Anzahl N₀ von gesamten Speicherelementen mit variablem Widerstand zu minimieren (N₀ ist 1 kb, 4 kb, 16 kb, 64 kb und 256 kb in dem Beispiel, wie in 12 gezeigt).
Wenn die optimale Anzahl N₁ von primären betroffenen Speicherelementen ausgewählt wird, wie in 12 gezeigt, kann folglich die gesamte Erfassungszahl N minimiert werden, wodurch ermöglicht wird, den minimalen Widerstand Rmin im Zustand mit hohem Widerstand und den maximalen Widerstand Rmax im Zustand mit niedrigem Widerstand in einer kürzeren Zeit zu bestimmen, und auch der Referenzwiderstand in einer kürzeren Zeit bestimmt wird.
Falls die Anzahl N₀ aller Speicherelemente 6 mit variablem Widerstand beispielsweise 16 kb ist und falls die Anzahl N₁ von primären betroffenen Speicherelementen N₁ auf 100 gesetzt wird, ist die Anzahl N₂ von sekundären betroffenen Speicherelementen N₂ etwa 100, wodurch die gesamte Erfassungszahl N gleich etwa 200 gemacht wird. Dies bedeutet, dass die Erfassungszahl zum Erfassen des minimalen Widerstandes Rmin im Zustand mit hohem Widerstand oder des maximalen Widerstandes Rmax im Zustand mit niedrigem Widerstand im Vergleich zur Erfassung aller 16 kb Speicherelemente 6 mit variablem Widerstand etwa 1/82 sein kann.
Obwohl alle sekundären betroffenen Speicherelemente einer Verarbeitung in der vorstehend erwähnten Prozedur zum Bestimmen des realen Referenzwiderstandes unterzogen werden, ist es auch möglich, die gesamte Erfassungszahl N durch Ausführen der Prozedur zum Bestimmen des vorläufigen Referenzwiderstandes an einem Teil der sekundären betroffenen Speicherelemente vor dem Ausführen der Prozedur zum Bestimmen des realen Referenzwiderstandes an den restlichen Vorrichtungen zu verringern.
In dem Fall, in dem beispielsweise die Gesamtzahl N₀ der Speicherelemente 6 mit variablem Widerstand 16 kb ist und wenn die Anzahl N₁ der primären betroffenen Speicherelemente auf 17 gesetzt wird, ist die Anzahl N₂ der sekundären betroffenen Speicherelemente etwa 590. Wenn die Prozedur zum Bestimmen des vorläufigen Referenzwiderstandes wieder an 16 von den etwa 590 Vorrichtungen ausgeführt wird, ist die Anzahl von Vorrichtungen, die der Prozedur zum Bestimmen des realen Referenzwiderstandes unterzogen werden, etwa 21, wodurch die gesamte Erfassungszahl N gleich etwa 54 gemacht wird. Dies ist etwa 1/300 der gesamten Erfassungszahl zum Erfassen des minimalen Widerstandes Rmin im Zustand mit hohem Widerstand oder des maximalen Widerstandes Rmax im Zustand mit niedrigem Widerstand im Vergleich zu den Widerstandserfassungen an allen der 16 kb Speicherelemente mit variablem Widerstand.
Industrielle Anwendbarkeit
In der Erfindung, wie in Anspruch 1 definiert, wird der niedrigste Widerstand eines Teils der Speicherelemente mit variablem Widerstand unter den mehreren Speicherelementen mit variablem Widerstand im Zustand mit hohem Widerstand erfasst, um den Widerstand als vorläufigen Referenzwiderstand zu setzen, und der niedrigste Widerstand unter den Widerständen der restlichen Speicherelemente mit variablem Widerstand, die als niedriger als der vorläufige Referenzwiderstand beurteilt werden, wird als minimaler Widerstand im Zustand mit hohem Widerstand definiert, andererseits wird der höchste Widerstand eines Teils der Speicherelemente mit variablem Widerstand unter den mehreren Speicherelementen mit variablem Widerstand im Zustand mit niedrigem Widerstand erfasst, um den Widerstand als vorläufigen Referenzwiderstand zu setzen, der höchste Widerstand unter den Widerständen der restlichen Speicherelemente mit variablem Widerstand, die als höher als der vorläufige Referenzwiderstand im Zustand mit niedrigem Widerstand beurteilt werden, wird als maximaler Widerstand im Zustand mit niedrigem Widerstand definiert, und ein Widerstand zwischen dem minimalen Widerstand im Zustand mit hohem Widerstand und dem maximalen Widerstand im Zustand mit niedrigem Widerstand wird als Referenzwiderstand bestimmt, wodurch ermöglicht wird, die Anzahl von Widerstandserfassungen der Speicherelemente mit variablem Widerstand zum Bestimmen des Referenzwiderstandes zu verringern, und folglich sichergestellt wird, den Referenzwiderstand in kurzer Zeit zu bestimmen.

Claims

Referenzwiderstand-Bestimmungsverfahren für eine Speichervorrichtung unter Verwendung eines Speicherelements mit variablem Widerstand, mit den folgenden Schritten: Setzen eines niedrigsten Widerstandes unter einem Teil mehrerer Speicherelemente mit variablem Widerstand, die in einen Zustand mit hohem Widerstand versetzt sind, als einen vorläufigen Referenzwiderstand; Setzen eines niedrigsten Widerstandes unter Speicherelementen mit variablem Widerstand in den verbleibenden Speicherelementen mit variablem Widerstand, die in den Zustand mit hohem Widerstand versetzt sind und für die bestimmt worden ist, dass sie einen niedrigeren Widerstand als den vorläufigen Referenzwiderstand haben, als einen niedrigsten Widerstand in dem Zustand mit hohem Widerstand; Setzen eines höchsten Widerstandes unter einem Teil der mehreren Speicherelemente mit variablem Widerstand, die in einen Zustand mit niedrigem Widerstand versetzt sind, als einen vorläufigen Referenzwiderstand; Setzen eines höchsten Widerstandes unter Speicherelementen mit variablem Widerstand in den verbleibenden Speicherelementen mit variablem Widerstand, die in den Zustand mit niedrigem Widerstand versetzt sind und für die bestimmt worden ist, dass sie einen höheren Widerstand als den vorläufigen Referenzwiderstand haben, als einen höchsten Widerstand in dem Zustand mit niedrigem Widerstand; und Bestimmen eines Widerstandes zwischen dem niedrigsten Widerstand im Zustand mit hohem Widerstand und dem höchsten Widerstand im Zustand mit niedrigerem Widerstand als den Referenzwiderstand.