DE102018128329A1 - Speichervorrichtung und Verfahren zum Betreiben derselben - Google Patents

Speichervorrichtung und Verfahren zum Betreiben derselben Download PDF

Info

Publication number
DE102018128329A1
DE102018128329A1 DE102018128329.6A DE102018128329A DE102018128329A1 DE 102018128329 A1 DE102018128329 A1 DE 102018128329A1 DE 102018128329 A DE102018128329 A DE 102018128329A DE 102018128329 A1 DE102018128329 A1 DE 102018128329A1
Authority
DE
Germany
Prior art keywords
memory cell
memory
read
state
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018128329.6A
Other languages
English (en)
Inventor
Chea Ouk Lim
Tae Hui Na
Jung Sunwoo
Yong Jun Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102018128329A1 publication Critical patent/DE102018128329A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0047—Read destroying or disturbing the data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Speichervorrichtung mit einer Speicherzellenanordnung (30), die eine Speicherzelle (MC) aufweist, die ein Schalterelement (SW) und ein Datenspeicherungselement (VR), das mit dem Schalterelement (SW) verbunden ist, hat, wobei das Datenspeicherungselement (VR) ein Phasenänderungsmaterial hat; und einer Speichersteuerung (20) zum Eingeben eines ersten Lesestroms in die Speicherzelle (MC), um eine erste Lesespannung (VRD1) zu erfassen, Eingeben eines zweiten Lesestroms in die Speicherzelle, um eine zweite Lesespannung (VRD2) zu erfassen, und Eingeben eines Kompensationsstroms in die Speicherzelle (MC), wobei der Kompensationsstrom einen Widerstandswert des Datenspeicherungselements (VR) senkt, und der Kompensationsstrom eingegeben wird, wenn sich ein erster Zustand der Speicherzelle (MC) von einem zweiten Zustand der Speicherzelle (MC) unterscheidet, wobei der erste Zustand unter Verwendung der ersten Lesespannung (VRD1) bestimmt wird und der zweite Zustand unter Verwendung der zweiten Lesespannung (VRD2) bestimmt wird.

Description

  • TECHNISCHES GEBIET
  • Der vorliegende Erfindungsgedanke bezieht sich auf eine Speichervorrichtung und ein Verfahren zum Betreiben derselben.
  • BESCHREIBUNG DER VERWANDTEN TECHNIK
  • Sowie sich ein Bedarf an eine niedrige Leistung verbrauchenden und hochintegrierten Speichervorrichtungen erhöht, wird eine Forschung an verschiedenen Typen von Speichervorrichtungen einer nächsten Generation betrieben. Ein Beispiel einer Speichervorrichtung einer nächsten Generation, das untersucht wird, kann durch Anpassen eines Widerstands, der auf ein Datenspeicherungselement mit Phasenänderungscharakteristiken angewendet wird, Daten speichern und löschen.
  • KURZFASSUNG
  • Gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens weist eine Speichervorrichtung ein Speicherzellenarray bzw. eine Speicherzellenanordnung, die eine Speicherzelle aufweist, die ein Schalterelement und ein Datenspeicherungselement, das mit dem Schalterelement verbunden ist, hat, wobei das Datenspeicherungselement ein Phasenänderungsmaterial hat, und eine Speichersteuerung zum Eingeben eines ersten Lesestroms in die Speicherzelle, um eine erste Lesespannung zu erfassen, Eingeben eines zweiten Lesestroms in die Speicherzelle, um eine zweite Lesespannung zu erfassen, und Eingeben eines Kompensationsstroms in die Speicherzelle auf, wobei der Kompensationsstrom einen Widerstandswert des Datenspeicherungselements senkt, und der Kompensationsstrom eingegeben wird, wenn sich ein erster Zustand der Speicherzelle von einem zweiten Zustand der Speicherzelle unterscheidet, wobei der erste Zustand unter Verwendung der ersten Lesespannung bestimmt wird, und der zweite Zustand unter Verwendung der zweiten Lesespannung bestimmt wird.
  • Gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens weist eine Speichervorrichtung eine Speicherzellenanordnung, die eine Speicherzelle aufweist, die ein Schalterelement und ein Datenspeicherungselement, das mit dem Schalterelement verbunden ist, hat, wobei das Datenspeicherungselement ein Phasenänderungsmaterial hat, und eine Speichersteuerung zum Eingeben eines Lesestroms in die Speicherzelle, um eine erste Lesespannung und eine zweite Lesespannung aufeinanderfolgend zu erfassen, und Eingeben eines Kompensationsstroms in die Speicherzelle, wobei der Kompensationsstrom eingegeben wird, wenn basierend auf der ersten Lesespannung bestimmt wird, dass sich die Speicherzelle in einem gesetzten Zustand befindet, und basierend auf der zweiten Lesespannung bestimmt wird, dass sich die Speicherzelle in einem zurückgesetzten Zustand befindet, derart auf, dass der Kompensationsstrom die Speicherzelle zurück in den gesetzten Zustand bringt, nachdem sich die Speicherzelle in dem zurückgesetzten Zustand befunden hat.
  • Gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens weist eine Speichervorrichtung eine Speicherzellenanordnung, die eine Mehrzahl von Speicherzellen in einem gesetzten Zustand oder einem zurückgesetzten Zustand hat, und eine Speichersteuerung zum Auswählen aus der Mehrzahl von Speicherzellen von ersten Speicherzellen in dem gesetzten Zustand, Auswählen aus den ersten Speicherzellen von zweiten Speicherzellen, die zu dem zurückgesetzten Zustand gewechselt haben, und Eingeben eines Kompensationsstroms in die zweiten Speicherzellen auf, wobei der Kompensationsstrom die zweiten Speicherzellen zu dem gesetzten Zustand ändert, während ein Lesevorgang an der Speicherzellenanordnung durchgeführt wird.
  • Gemäß einer beispielhaften Ausführungsform des Erfindungsgedankens weist ein Verfahren zum Betreiben einer Speichervorrichtung ein Lesen einer ersten Lesespannung aus jeder einer Mehrzahl von Speicherzellen, ein Bestimmen aus der Mehrzahl von Speicherzellen von ersten Speicherzellen in einem gesetzten Zustand unter Verwendung der ersten Lesespannung, ein Lesen einer zweiten Lesespannung aus jeder der ersten Speicherzellen, ein Bestimmen aus den ersten Speicherzellen von zweiten Speicherzellen in einem zurückgesetzten Zustand unter Verwendung der zweiten Lesespannung und ein Eingeben eines Setz-Schreibstroms in die zweiten Speicherzellen auf, wobei der Setz-Schreibstrom die zweiten Speicherzellen in einen gesetzten Zustand bringt.
  • Gemäß einer beispielhaften Ausführungsform des Erfindungsgedankens weist eine Speichervorrichtung eine Speicherzellenanordnung, die eine Speicherzelle aufweist, die ein Schalterelement und ein Datenspeicherungselement, das mit dem Schalterelement verbunden ist, hat, wobei das Datenspeicherungselement ein Phasenänderungsmaterial hat, und eine Speichersteuerung zum Eingeben eines ersten Lesestroms in die Speicherzelle, um eine erste Lesespannung zu erfassen, Eingeben eines zweiten Lesestroms in die Speicherzelle, um eine zweite Lesespannung zu erfassen, und Eingeben eines Kompensationsstrom in die Speicherzelle auf, um einen Widerstandswert des Datenspeicherungselements zu senken, wenn sich ein Zustand der Speicherzelle geändert hat, nachdem der erste Lesestrom in die Speicherzelle eingegeben wurde.
  • Figurenliste
  • Die vorhergehenden und andere Eigenschaften des vorliegenden Erfindungsgedankens werden durch ein Beschreiben von beispielhaften Ausführungsformen desselben im Detail unter Bezugnahme auf die beigefügten Zeichnungen klarer verstanden werden. Es zeigen:
    • 1 ein Blockdiagramm, das eine Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens darstellt;
    • 2 eine Ansicht, die eine Speicherzellenanordnung, die eine Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens aufweist, darstellt;
    • 3 eine schematische Ansicht, die eine Struktur einer Speicherzelle, die eine Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens aufweist, darstellt;
    • 4A, 4B, 5A und 5B Ansichten, die vorgesehen sind, um einen Betrieb einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens darzustellen;
    • 6A und 6B Ansichten, die vorgesehen sind, um einen Betrieb einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens darzustellen;
    • 7A, 7B, 8A, 8B und 8C Ansichten, die vorgesehen sind, um einen Betrieb einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens darzustellen;
    • 9A, 9B, 10A, 10B und 10C Ansichten, die vorgesehen sind, um einen Betrieb einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens darzustellen;
    • 11 und 12 Flussdiagramme, die vorgesehen sind, um einen Betrieb einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens darzustellen;
    • 13, 14 und 15 Ansichten, die vorgesehen sind, um ein Verfahren zum Kompensieren einer Änderung eines Widerstands einer Speicherzelle, die bei einem Lesevorgang einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens auftritt, darzustellen; und
    • 16 ein Blockdiagramm, das eine elektronische Vorrichtung einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens darstellt.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Beispielhafte Ausführungsformen des vorliegenden Erfindungsgedankens werden im Folgenden unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden. In den Zeichnungen können sich gleiche Bezugsziffern auf gleiche Elemente beziehen.
  • 1 ist ein Blockdiagramm, das eine Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens darstellt. 2 ist eine schematische Ansicht, die ein Speicherzellenarray bzw. eine Speicherzellenanordnung, die eine Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens aufweist, darstellt.
  • Zuerst Bezug nehmend auf 1 kann eine Speichervorrichtung 10 gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens eine Speichersteuerung 20 und eine Speicherzellenanordnung 30 aufweisen. Die Speichersteuerung 20 kann eine Steuerlogik 21, einen Zeilentreiber 22, einen Spaltentreiber 23 und dergleichen aufweisen. Die Speicherzellenanordnung 30 kann eine Mehrzahl von Speicherzellen MC aufweisen.
  • Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann der Zeilentreiber 22 durch Wortleitungen WLs mit den Speicherzellen MC verbunden sein, und der Spaltentreiber 23 kann durch Bitleitungen BL mit den Speicherzellen MC verbunden sein. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann der Zeilentreiber 22 eine Adressendecodiererschaltung zum Auswählen einer Speicherzelle MC zum Schreiben von Daten oder Lesen von Daten aufweisen. Der Spaltentreiber 23 kann zusätzlich eine Lese/Schreib-Schaltung zum Schreiben von Daten in die Speicherzelle MC oder zum Lesen von Daten aus der Speicherzelle MC aufweisen. Vorgänge des Zeilentreibers 22 und des Spaltentreibers 23 können durch die Steuerlogik 21 gesteuert werden.
  • Bezug nehmend auf 2 kann die Speicherzellenanordnung 30 gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens eine Mehrzahl von Speicherzellen MC aufweisen. Jede der Speicherzellen MC kann an Punkten vorgesehen sein, an denen eine Mehrzahl von Wortleitungen WL und eine Mehrzahl von Bitleitungen BL einander schneiden. Jede der Speicherzellen MC kann, mit anderen Worten, mit einer einzelnen Wortleitung WL und einer einzelnen Bitleitung BL verbunden sein.
  • Jede der Speicherzellen MC kann ein Schalterelement SW und ein Datenspeicherungselement VR aufweisen. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann das Schalterelement SW eine PN-Übergangsdiode, eine Schottky-Diode oder einen Ovonic-Schwellenschalter (OTS) aufweisen. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann das Datenspeicherungselement VR aus einem Phasenänderungsmaterial, das ein Chalkogenid-Material oder ein Übergitter hat, gebildet sein. Das Datenspeicherungselement VR kann, mit anderen Worten, ein Phasenänderungsmaterial aufweisen, das abhängig von einer Heizzeit, einer Heiztemperatur oder dergleichen in eine amorphe Phase oder eine kristalline Phase phasengeändert werden kann.
  • Die Speichersteuerung 20 kann einem Phasenänderungsmaterial des Datenspeicherungselements VR, das jede der Mehrzahl von Speicherzellen MC aufweist, ermöglichen, in eine amorphe Phase oder eine kristalline Phase phasenmäßig überzugehen. Die Speichersteuerung 20 kann somit durch die Mehrzahl von Wortleitungen WL und die Mehrzahl von Bitleitungen BL in jeder Speicherzelle MC Daten schreiben oder Daten löschen. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann die Speichersteuerung 20 ermöglichen, dass ein Phasenänderungsmaterial des Datenspeicherungselements VR, das die Speicherzelle MC aufweist, zu einer amorphen Phase phasenmäßig übergeht. In diesem Fall erhöht sich ein Widerstand des Datenspeicherungselements VR, und Daten können in die Speicherzelle MC geschrieben werden. Daten können, mit anderen Worten, in die Speicherzelle MC geschrieben werden, wenn sich das Datenspeicherungselement VR derselben in der amorphen Phase befindet. Die Speichersteuerung 20 kann zusätzlich ermöglichen, dass ein Phasenänderungsmaterial des Datenspeicherungselements VR, das die Speicherzelle MC aufweist, zu einer kristallinen Phase phasenmäßig übergeht. In diesem Fall verringert sich ein Widerstand des Datenspeicherungselements VR, und Daten können aus der Speicherzelle MC getilgt werden. Daten können, mit anderen Worten, aus der Speicherzelle MC getilgt werden, wenn sich das Datenspeicherungselement VR derselben in der kristallinen Phase befindet.
  • 3 ist eine schematische Ansicht, die eine Struktur einer Speicherzelle, die eine Speichervorrichtung gemäß einer beispielhaften Ausführungsform des Erfindungsgedankens aufweist, darstellt.
  • Bezug nehmend auf 3 kann eine Speicherzelle 100, die eine Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens aufweist, eine erste Speicherregion MC1, die zwischen einer ersten Wortleitung 101 und einer Bitleitung 103 vorgesehen ist, sowie eine zweite Speicherregion MC2, die zwischen einer zweiten Wortleitung 102 und der Bitleitung 103 vorgesehen ist, aufweisen. Sowohl die erste Speicherregion MC1 als auch die zweite Speicherregion MC2 können als eine unabhängige Speicherzelle betrieben werden.
  • Die erste Speicherregion MC1 kann eine erste Heizelektrode 110, ein erstes Datenspeicherungselement 120, eine erstes Schalterelement 130 und dergleichen aufweisen. Das erste Schalterelement 130 kann eine erste Schalterelektrode 131, eine zweite Schalterelektrode 132, eine erste Auswahlschicht 133, die dazwischen angeordnet ist, und dergleichen aufweisen. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann die erste Auswahlschicht 133 ein OTS-Material aufweisen. Wenn eine Spannung, die höher als eine Schwellenspannung ist, zwischen der ersten Schalterelektrode 131 und der zweiten Schalterelektrode 132 angelegt wird, kann durch die erste Auswahlschicht 133 ein Strom fließen.
  • Das erste Datenspeicherungselement 120 kann ein Phasenänderungsmaterial, beispielsweise ein Chalcogenid-Material, aufweisen. Das erste Datenspeicherungselement 120 kann beispielsweise Ge-Sb-Te (GST) aufweisen. Eine Kristallisationstemperatur, ein Schmelzpunkt, eine kristallisationsenergieabhängige Phasenänderungsrate und dergleichen des ersten Datenspeicherungselements 120 können gemäß Typen und chemischen Zusammensetzungen von Elementen, die das erste Datenspeicherungselement 120 aufweist, bestimmt werden.
  • Die zweite Speicherregion MC2 kann eine zu derselben der ersten Speicherregion MC1 ähnliche Struktur haben. Bezug nehmend auf 3 kann die zweite Speicherregion MC2 eine zweite Heizelektrode 140, ein zweites Datenspeicherungselement 150, ein zweites Schalterelement 160 und dergleichen aufweisen. Das zweite Schalterelement 160 weist eine dritte Schalterelektrode 161, eine vierte Schalterelektrode 162 und eine zweite Auswahlschicht 163, die dazwischen angeordnet ist, auf. Strukturen und Charakteristiken von sowohl dem zweiten Heizelement 140, dem zweiten Datenspeicherungselement 150 als auch dem zweiten Schalterelement 160 können ähnlich zu der ersten Heizelektrode 110, dem ersten Datenspeicherungselement 120 bzw. dem ersten Schalterelement 130 sein. Ein Verfahren zum Schreiben und Tilgen von Daten wird im Folgenden unter Bezugnahme auf die erste Speicherregion MC1 mittels eines Beispiels beschrieben werden.
  • Wenn die erste Wortleitung 101 und die Bitleitung 103 mit einer Spannung versorgt werden, kann an einer Grenzfläche zwischen der ersten Heizelektrode 110 und dem ersten Datenspeicherungselement 120 eine Joulesche Wärme erzeugt werden. Die Joulesche Wärme kann von dem Pegel der Spannung, mit der versorgt wird, abhängen. Die Joulesche Wärme kann das Phasenänderungsmaterial des ersten Datenspeicherungselements 120 von einer amorphen Phase in eine kristalline Phase oder von der kristallinen Phase in die amorphe Phase ändern. Das erste Datenspeicherungselement 120 kann in einer amorphen Phase einen hohen Widerstand haben und kann in einer kristallinen Phase einen niedrigen Widerstand haben. Gemäß einem Widerstandswert des ersten Datenspeicherungselements 120 können Daten ‚0‘ oder ‚1‘ definiert sein. Wenn sich beispielsweise das erste Datenspeicherungselement 120 in einer amorphen Phase befindet und einen hohen Widerstand hat, können Daten ‚1‘ in der ersten Speicherregion MC1 gespeichert sein.
  • Um Daten ‚1‘ in die erste Speicherregion MC1 zu schreiben, wird durch die erste Wortleitung 101 und die Bitleitung 103 mit einer Rücksetz-Spannung versorgt. Die Rücksetz-Spannung kann höher als eine Schwellenspannung eines OTS-Materials, das das erste Schalterelement 130 aufweist, sein, und somit kann ein Strom durch das erste Schalterelement 130 fließen. Ein Phasenänderungsmaterial, das das erste Datenspeicherungselement 120 aufweist, kann sich durch die Rücksetz-Spannung von einer kristallinen Phase in eine amorphe Phase ändern, und somit können Daten ‚1‘ in der ersten Speicherregion MC1 gespeichert werden. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann auf den Fall, in dem ein Phasenänderungsmaterial, das das erste Datenspeicherungselement 120 aufweist, eine amorphe Phase hat, als ein zurückgesetzter Zustand Bezug genommen werden.
  • Um Daten ‚0‘ in der ersten Speicherregion MC1 zu speichern, kann das Phasenänderungsmaterial, das das erste Datenspeicherungselement 120 aufweist, von der amorphen Phase in die kristalline Phase geändert werden. Durch die erste Wortleitung 101 und die Bitleitung 103 kann beispielsweise mit einer vorbestimmten Setz-Spannung versorgt werden. Ein Phasenänderungsmaterial, das das erste Datenspeicherungselement 120 aufweist, kann sich durch die vorbestimmte Setz-Spannung von einer amorphen Phase in eine kristalline Phase ändern. Ein maximaler Wert der vorbestimmten Setz-Spannung kann beispielsweise niedriger als ein maximaler Wert der Rücksetz-Spannung sein. Die Zeit, während der mit der vorbestimmten Setz-Spannung versorgt wird, kann zusätzlich kürzer als die Zeit sein, während der mit der Rücksetz-Spannung versorgt wird. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann auf den Fall, in dem ein Phasenänderungsmaterial, das das erste Datenspeicherungselement 120 aufweist, eine kristalline Phase hat, als ein gesetzter Zustand Bezug genommen werden. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann außerdem ein Widerstandswert des ersten Datenspeicherungselements 120 geändert werden. Somit können Daten, die durch zwei oder mehr Bits dargestellt werden, in dem ersten Datenspeicherungselement 120 gespeichert werden.
  • Wie im Vorhergehenden beschrieben wurde, können sich abhängig von Zuständen der Phasenänderungsmaterialien, die die ersten und zweiten Datenspeicherungselemente 120 und 150 aufweisen, Widerstandswerte der ersten und zweiten Datenspeicherungselemente 120 und 150 ändern. Eine Speichersteuerung kann zusätzliche Daten, die in Speicherregionen, z. B. der ersten Speicherregion MC1 und der zweiten Speicherregion MC2, gespeichert sind, aus den Widerstandswerten der ersten und zweiten Datenspeicherungselemente 120 und 150 identifizieren. Somit ist, sowie sich ein Unterschied zwischen den Widerstandswerten der ersten und zweiten Datenspeicherungselemente 120 und 150 aufgrund der sich ändernden Zustände der Phasenänderungsmaterialien, die die ersten und zweiten Datenspeicherungselemente 120 und 150 aufweisen, erhöht, eine Speichersteuerung in der Lage, Daten mit einer höheren Genauigkeit zu lesen und zu schreiben.
  • 4A und 4B sind Ansichten, die vorgesehen sind, um einen Betrieb einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform des Erfindungsgedankens darzustellen.
  • Eine Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann durch eine Leistung, mit der eine Speicherzelle 210 durch eine Speichersteuerung 220 versorgt wird, betrieben werden. Bezug nehmend auf 4 kann die Speichersteuerung 220 einen Strom, eine Spannung oder dergleichen in die Speicherzelle 210 eingeben und kann somit Daten in der Speicherzelle 210 speichern oder Daten, die in der Speicherzelle 210 gespeichert sind, lesen.
  • Die Speicherzelle 210 kann eine untere Elektrode 211, eine Heizelektrode 212, ein Datenspeicherungselement 214, ein Schalterelement 215, eine obere Elektrode 216 und dergleichen aufweisen. Die untere Elektrode 211 und die obere Elektrode 216 können durch eine Wortleitung oder eine Bitleitung einen Strom oder eine Spannung, die die Speicherzelle 210 von der Speichersteuerung 220 empfängt, empfangen. Eine isolierende Schicht 213 kann um die Heizelektrode 212 herum vorgesehen sein, und wenn eine Phasenänderung in einem Teil 214a des Datenspeicherungselements 214 benachbart zu der Heizelektrode 212 auftritt, kann sich ein Widerstand der Speicherzelle 210 ändern. Die Speichersteuerung 220 kann durch Erhöhen oder Verringern des Widerstands der Speicherzelle 210 unter Verwendung der Phasenänderung, die in dem Datenspeicherungselement 214 auftreten kann, Daten in der Speicherzelle 210 speichern.
  • Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann die Speichersteuerung 220 die Speicherzelle 210 mit einem vorbestimmten Lesestrom versorgen, um einen Widerstandswert der Speicherzelle 210 zu lesen. Die Speichersteuerung 220 kann eine Lesespannung von der Speicherzelle 210 messen, während der Lesestrom eingegeben wird, und kann die Lesespannung mit einer vorbestimmten Bezugsspannung vergleichen, wodurch Daten, die in der Speicherzelle 210 gespeichert sind, bestimmt werden.
  • 4B stellt eine Schaltung zum Lesen von Daten, die in einer Speicherzelle gespeichert sind, gemäß einer beispielhaften Ausführungsform des Erfindungsgedankens dar.
  • Bezug nehmend auf 4B kann eine Speicherzelle MC ein Schalterelement SW und ein Datenspeicherungselement VR aufweisen.
  • Eine Leseschaltung 230 kann die Speicherzelle MC mit einem Vorspannungsstrom IB eines Pegels versorgen, um Daten, die in der Speicherzelle MC gespeichert sind, zu lesen. Bei einer beispielhaften Ausführungsform des Erfindungsgedankens kann die Speicherzelle MC durch einen Klemmtransistor M1 mit dem Vorspannungsstrom IB versorgt werden. Der Klemmtransistor M1 kann durch eine Klemmspannung VKLEMM , die in einen Gate-Anschluss eingegeben wird, betrieben werden, und eine Spannung eines ersten Knotens N1 kann durch den Klemmtransistor M1 geklemmt werden, um innerhalb eines speziellen Bereichs zu sein. Die Klemmspannung VKLEMM kann Sägezahnspannungscharakteristiken haben. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann die Spannung des ersten Knotens N1 geklemmt sein, um einen Betrag zu haben, der niedriger als eine Schwellenspannung des Phasenänderungsmaterials, das das Datenspeicherungselement VR aufweist, ist.
  • Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann, wenn die Klemmspannung VCLAMP höher als die Schwellenspannung des Schalterelements SW ist, ein Abtast- bzw. Leseverstärker SA die Spannung des ersten Knotens N1 und eine Bezugsspannung VREF vergleichen, um ein Ausgangssignal OUT zu erzeugen.
  • 5A und 5B sind graphische Darstellungen, die Strom-Spannungs-Charakteristiken der Speicherzelle MC abhängig von einem Zustand eines Datenspeicherungselements darstellen. 5A stellt eine beispielhafte Ausführungsform des vorliegenden Erfindungsgedankens dar, bei der ein Schalterelement, das die Speicherzelle MC aufweist, als eine Diode vorgesehen ist. 5B stellt eine beispielhafte Ausführungsform des vorliegenden Erfindungsgedankens dar, bei der ein Schalterelement, das die Speicherzelle MC aufweist, als eine OTS-Vorrichtung vorgesehen ist. Bei den beispielhaften Ausführungsformen, die unter Bezugnahme auf 5A und 5B dargestellt werden, kann ein gesetzter Zustand einem Fall entsprechen, in dem sich ein Datenspeicherungselement in einem kristallinen Zustand befindet, während ein zurückgesetzter Zustand einem Fall entsprechen kann, in dem sich das Datenspeicherungselement in einem amorphen Zustand befindet.
  • Bezug nehmend zuerst auf 5A kann, wenn eine Speicherzelle MC, die eine Diode als ein Schalterelement aufweist, einen zurückgesetzten Zustand hat, und eine Spannung, die an die Speicherzelle MC angelegt ist, höher als eine Schwellenspannung VTH_GST eines Datenspeicherungselements ist, ein Rückschnellphänomen auftreten. Noch Bezug nehmend auf 5A kann, wenn die Speicherzelle MC einen gesetzten Zustand hat, ein Rückschnellphänomen, das an einer Erhöhung einer Spannung, die an die Speicherzelle angelegt ist, liegt, nicht auftreten.
  • Als Nächstes Bezug nehmend auf 5B kann, wenn eine Speicherzelle MC, die eine OTS-Vorrichtung als ein Schalterelement aufweist, einen zurückgesetzten Zustand hat, und eine Spannung, die an die Speicherzelle MC angelegt ist, höher als eine Schwellenspannung VTH_GST eines Datenspeicherungselements ist, ein Rückschnellphänomen auftreten. Wie weiter in 5B dargestellt wird, kann, wenn die Speicherzelle MC einen gesetzten Zustand hat, ein Rückschnellphänomen auftreten. Bezug nehmend auf 5B kann das Rückschnellphänomen, das auftritt, wenn die Speicherzelle MC den gesetzten Zustand hat, auftreten, wenn ein Pegel der Spannung, die an die Speicherzelle MC angelegt ist, höher als eine Schwellenspannung VTH_OTS eines Schalterelements ist.
  • Wenn somit eine Speicherzelle MC eine OTS-Vorrichtung als ein Schalterelement aufweist, kann ein Rückschnellphänomen auftreten, wenn Daten in einem gesetzten Zustand aus der Speicherzelle MC gelesen werden. Aufgrund des Rückschnellphänomens, das bei dem Lesevorgang auftritt, kann eine Phasenänderung in einem Datenspeicherungselement, das die Speicherzelle MC aufweist, in einem gesetzten Zustand auftreten, wodurch sich ein Widerstand des Datenspeicherungselements erhöht. Aufgrund des Rückschnellphänomens bei dem Lesevorgang kann sich, mit anderen Worten, ein Widerstandswert der Speicherzelle MC in einem gesetzten Zustand erhöhen, und somit kann sich ein Abtastspielraum der Speicherzelle MC verringern. Betriebscharakteristiken der Speichervorrichtung können sich somit verschlechtern.
  • 6A und 6B sind Ansichten, die vorgesehen sind, um einen Betrieb einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens darzustellen. Gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens sind 6A und 6B graphische Darstellungen, die eine Verteilung einer Lesespannung abhängig von einem Zustand der Speicherzellen, die eine Speichervorrichtung aufweist, darstellen.
  • Bezug nehmend auf 6A werden zuerst eine erste Gesetzt-Lesespannungsverteilung 300, die eine Lesespannungsverteilung von Speicherzellen in einem gesetzten Zustand darstellt, und eine Zurückgesetzt-Lesespannungsverteilung 310, die eine Lesespannungsverteilung von Speicherzellen in einem zurückgesetzten Zustand darstellt, dargestellt. Ein Abtastspielraum SM kann zwischen der ersten Gesetzt-Lesespannungsverteilung 300 und der Zurückgesetzt-Lesespannungsverteilung 310 vorhanden sein, und eine Bezugsspannung VREF kann in dem Abtastspielraum SM sein. Eine Leseschaltung einer Speichersteuerung kann eine Lesespannung, die von jeder der Speicherzellen gelesen wird, mit der Bezugsspannung VREF vergleichen, und somit kann ein Zustand von jeder der Speicherzellen bestimmt werden, um in einem gesetzten Zustand oder einem zurückgesetzten Zustand zu sein.
  • Wenn eine Speichersteuerung einen Lesevorgang an Speicherzellen durchführt, kann ein Rückschnellphänomen in mindestens einem Teil von Speicherzellen in einem gesetzten Zustand auftreten, und somit kann sich ein Widerstand der Speicherzellen in dem gesetzten Zustand erhöhen. Sowie das Rückschnellphänomen auftritt, erhöht sich, wie in 6B dargestellt wird, ein Zwischenwert und/oder eine Abweichung der ersten Gesetzt-Lesespannungsverteilung 300. Wenn dies passiert, kann eine Lesespannung der Speicherzellen in dem gesetzten Zustand eine zweite Gesetzt-Lesespannungsverteilung 301 haben.
  • Während sich eine Gesetzt-Lesespannungsverteilung von der ersten Gesetzt-Lesespannungsverteilung 300 zu der zweiten Gesetzt-Lesespannungsverteilung 301 ändert, kann bei einem anschließenden Lesevorgang ein Zustand eines Teils der Speicherzellen möglicherweise entweder als ein gesetzter Zustand oder als ein zurückgesetzter Zustand nicht genau bestimmt werden. Bezug nehmend auf 6A und 6B kann beispielsweise eine Lesespannung VRD einer spezifischen Speicherzelle durch ein Rückschnellphänomen, das durch einen Lesevorgang bewirkt wird, erhöht werden. Ein Zustand der Speicherzelle kann daher möglicherweise nicht als in dem gesetzten Zustand oder als in dem zurückgesetzten Zustand genau bestimmt werden.
  • Gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann ein Kompensationsstrom nach einem Lesevorgang in mindestens einen Teil der Speicherzellen, die durch den Lesevorgang als sich in einem gesetzten Zustand befindend bestimmt wurden, eingegeben werden. Der Kompensationsstrom kann ermöglichen, dass sich ein Widerstand, der sich in den Speicherzellen eines gesetzten Zustands durch ein Rückschnellphänomen erhöht hatte, verringert.
  • 7A, 7B, 8A, 8B und 8C sind Ansichten, die vorgesehen sind, um einen Betrieb einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens darzustellen.
  • 7A und 7B sind Zeitdiagramme, die ein Lesesignal und einen Kompensationsstrom, die eine Speichersteuerung in Speicherzellen bei einem Lesevorgang einer Speichervorrichtung eingibt, gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens darstellen. Zuerst Bezug nehmend auf 7A kann, um einen ersten Lesevorgang und einen zweiten Lesevorgang durchzuführen, eine Speichersteuerung ein Lesesignal in Speicherzellen zweimal in Folge eingeben. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens können ein Lesesignal, das für einen ersten Lesevorgang eingegeben wird, und ein Lesesignal, das für einen zweiten Lesevorgang eingegeben wird, einander gleich sein oder sich voneinander unterscheiden.
  • Die Speichersteuerung kann in Speicherzellen, unmittelbar nachdem der zweite Lesevorgang beendet wurde, mit anderen Worten, unmittelbar nachdem eine Eingabe eines zweiten Lesesignals beendet wurde, einen Kompensationsstrom eingeben. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann der Kompensationsstrom lediglich in einen Teil von Speicherzellen unter Speicherzellen in einem gesetzten Zustand eingegeben werden, für die bestimmt wurde, dass dieselben durch ein Lesesignal einen erhöhten Widerstand haben.
  • Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann die Speichersteuerung ein erstes Lesesignal in jede von Speicherzellen eingeben, aus denen Daten zu lesen sind, und somit kann ein Zustand von jeder der Speicherzellen als in einem gesetzten Zustand oder in einem zurückgesetzten Zustand bestimmt werden. Die Speichersteuerung kann danach ein zweites Lesesignal in lediglich die Speicherzellen selektiv eingeben, die als sich in dem gesetzten Zustand befindend bestimmt wurden, und somit kann ein zweiter Lesevorgang durchgeführt werden. Die Speichersteuerung kann einen Kompensationsstrom in lediglich die Speicherzellen eingeben, die bei dem zweiten Lesevorgang als sich in dem zurückgesetzten Zustand befindend bestimmt wurden.
  • Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens gibt eine Speichersteuerung einen Kompensationsstrom in Speicherzellen nach einem Lesen von Daten aus den Speicherzellen ein, wodurch stabile Vorgänge in einer Speichervorrichtung gesichert werden. In Speicherzellen, die als sich in einem gesetzten Zustand befindend bestimmt wurden, wird außerdem ein Kompensationsstrom lediglich in einen Teil von Speicherzellen selektiv eingegeben, deren Widerstand sich aufgrund eines Lesevorgangs erhöht hat, wodurch ein Leistungsverbrauch einer Speichervorrichtung effizient organisiert wird. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann eine Speichersteuerung ermöglichen, dass ein zweiter Lesevorgang lediglich bei Speicherzellen durchgeführt wird, die bei einem ersten Lesevorgang als sich in einem gesetzten Zustand befindend bestimmt wurden, und kann in lediglich Speicherzellen, die bei einem zweiten Lesevorgang als sich in einem zurückgesetzten Zustand befindend bestimmt wurden, einen Kompensationsstrom selektiv eingeben.
  • Als Nächstes Bezug nehmend auf 7B kann eine Speichersteuerung ein Lesesignal in Speicherzellen zweimal eingeben und kann somit ermöglichen, dass ein erster Lesevorgang und ein zweiter Lesevorgang aufeinanderfolgend durchgeführt werden. Die Speichersteuerung kann außerdem in Speicherzellen, nachdem der zweite Lesevorgang beendet wurde und eine Verzögerungszeit TD vergangen ist, einen Kompensationsstrom eingeben. Die Verzögerungszeit TD kann konstant sein. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann die Verzögerungszeit TD einer Leselatenzzeit einer Speichervorrichtung entsprechen. Auf eine zu der in 7A dargestellten Ausführungsform ähnliche Art und Weise kann ein Kompensationsstrom lediglich in einen Teil von Speicherzellen eingegeben werden, die bei dem ersten Lesevorgang als sich in einem gesetzten Zustand befindend bestimmt wurden und bei dem zweiten Lesevorgang als sich in einem zurückgesetzten Zustand befindend bestimmt wurden.
  • Bei der in 7B dargestellten Ausführungsform kann zusätzlich ein Kompensationsstrom eingegeben werden, wenn Daten, die aus Speicherzellen gelesen werden, ausgegeben werden. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann die Zeit, während der die Daten, die aus den Speicherzellen gelesen wurden, ausgegeben werden, die Zeit sein, die es dafür braucht, Daten, die aus den Speicherzellen gelesen wurden, in einen Seitenpuffer zu schreiben. Bei der in 7B dargestellten Ausführungsform werden ein Vorgang eines Eingebens eines Kompensationsstroms nach einem Lesevorgang und ein Vorgang eines Ausgebens von Daten, die aus den Speicherzellen gelesen wurden, gleichzeitig verarbeitet. Die Zeit, die für einen Lesevorgang erforderlich ist, kann daher effizient organisiert werden.
  • 8A, 8B und 8C sind graphische Darstellungen, die eine Verteilung einer Lesespannung abhängig von einem Zustand von Speicherzellen, die eine Speichervorrichtung aufweist, gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens darstellen. 8A ist zuerst eine graphische Darstellung, die eine Gesetzt-Lesespannungsverteilung 400 und eine Zurückgesetzt-Lesespannungsverteilung 410 darstellt, die Speicherzellen haben, bevor ein erster Lesevorgang durchgeführt wird. Bezug nehmend auf 8A kann eine Speichersteuerung ermöglichen, dass ein erster Lesevorgang durchgeführt wird, und kann somit eine erste Lesespannung VRD1 aus einer Speicherzelle lesen. Die erste Lesespannung VRD1 ist niedriger als eine Bezugsspannung VREF , die zu dem Abtastspielraum SM gehört. Eine Speichersteuerung kann daher einen Zustand der Speicherzelle als einen gesetzten Zustand bestimmen.
  • 8B ist eine graphische Darstellung, die eine Gesetzt-Lesespannungsverteilung 401 und die Zurückgesetzt-Lesespannungsverteilung 410 darstellt, nachdem ein erster Lesevorgang beendet wurde. Bezug nehmend auf 8B kann sich, da ein Widerstand von mindestens einem Teil der Speicherzellen in einem gesetzten Zustand durch den ersten Lesevorgang erhöht wird, die Gesetzt-Lesespannungsverteilung 401 zu der rechten Seite der graphischen Darstellung bewegen. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann sich eine Lesespannung der Speicherzelle von der ersten Lesespannung VRD1 zu einer zweiten Lesespannung VRD2 erhöhen.
  • Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann eine Speichersteuerung ermöglichen, dass ein zweiter Lesevorgang an Speicherzellen durchgeführt wird, die bei dem ersten Lesevorgang als sich in dem gesetzten Zustand befindend bestimmt wurden. Eine Speicherzelle kann bei dem zweiten Lesevorgang, dessen Durchführung die Speichersteuerung ermöglicht, als sich in einem zurückgesetzten Zustand befindend bestimmt werden. Die Speichersteuerung kann, mit anderen Worten, bestimmen, dass sich der Widerstand der Speicherzelle durch den ersten Lesevorgang erhöht hat.
  • Nachdem der zweite Lesevorgang beendet wurde, kann die Speichersteuerung in die Speicherzelle, die bei dem zweiten Lesevorgang als sich in dem zurückgesetzten Zustand befindend bestimmt wurde, einen Kompensationsstrom eingeben. Bezug nehmend auf 8C kann sich, sowie ein Kompensationsstrom eingegeben wird, eine Lesespannung der Speicherzelle von der zweiten Lesespannung VRD2 zu der ersten Lesespannung VRD1 verringern. Wie in 8C dargestellt wird, kann die Gesetzt-Lesespannungsverteilung 400 durch einen Kompensationsstrom wiederhergestellt werden, um einen Zustand zu haben, der ähnlich zu demselben vor dem ersten Lesevorgang ist. Der Abtastspielraum SM zwischen Speicherzellen in einem gesetzten Zustand und Speicherzellen in einem zurückgesetzten Zustand kann daher ausreichend gesichert werden.
  • 9A, 9B, 10A, 10B und 10C sind Ansichten, die vorgesehen sind, um einen Betrieb einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens darzustellen.
  • 9A und 9B sind Zeitdiagramme, die ein Lesesignal und einen Kompensationsstrom, die eine Speichersteuerung in Speicherzellen bei einem Lesevorgang einer Speichervorrichtung eingibt, gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens darstellen. Bei der in 9 dargestellten Ausführungsform kann eine Speichersteuerung eine erste Lesespannung und eine zweite Lesespannung von jeder der Speicherzellen aufeinanderfolgend lesen, während ein einzelner Lesevorgang durchgeführt wird.
  • Zuerst Bezug nehmend auf 9A kann eine Speichersteuerung ein Lesesignal in Speicherzellen eingeben und kann ermöglichen, dass sowohl eine erste Lesespannung als auch eine zweite Lesespannung aufeinanderfolgend gelesen werden. Bei der in 9A dargestellten Ausführungsform können, mit anderen Worten, sowohl eine erste Lesespannung als auch eine zweite Lesespannung bei einem einzelnen Lesevorgang erfasst werden. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann ein Lesevorgang, dessen Durchführung eine Speichervorrichtung ermöglicht, einen Vorladeabschnitt zum Versorgen einer Bitleitung oder einer Wortleitung, die mit einer Speicherzelle verbunden ist, mit einem Strom oder einer Spannung und einen Entwicklungsabschnitt zum Messen eines Widerstandswerts eines Datenspeicherungselements, das die Speicherzelle aufweist, unter Verwendung des Stroms oder der Spannung, mit der bei dem Vorladevorgang versorgt wird, aufweisen. In einem idealen Fall, in dem sich ein Widerstandswerts eines Datenspeicherungselements durch einen Lesevorgang nicht ändert, kann eine Lesespannung, die in einer Speicherzelle während eines Entwicklungsabschnitts erfasst wird, einen konstanten Wert haben.
  • Wie vorausgehend dargestellt wurde, kann sich jedoch, wenn eine Lesespannung aus einer Speicherzelle in einem gesetzten Zustand gelesen wird, ein Widerstand eines Datenspeicherungselements, das die Speicherzelle aufweist, in dem gesetzten Zustand durch ein Lesesignal erhöhen. Während eines Entwicklungsabschnitts, den ein einzelner Lesevorgang aufweist, können somit Lesespannungen, die in einer Speicherzelle in einem gesetzten Zustand erfasst werden, unterschiedliche Werte haben. Bei der in 9A dargestellten Ausführungsform werden während eines Entwicklungsabschnitts die erste Lesespannung und die zweite Lesespannung aufeinanderfolgend erfasst. Wenn sich die erste Lesespannung und die zweite Lesespannung voneinander unterscheiden, oder sich Zustände einer Speicherzelle, die durch die erste Lesespannung und die zweite Lesespannung jeweils bestimmt werden, voneinander unterscheiden, kann ein Kompensationsstrom in die Speicherzelle eingegeben werden. Bei der in 9A dargestellten Ausführungsform kann ein Kompensationsstrom eingegeben werden, unmittelbar nachdem der Lesevorgang beendet wurde.
  • Ein Betrieb der in 9B dargestellten Ausführungsform kann ähnlich zu der in 9A dargestellten Ausführungsform sein. Während eine Speichersteuerung ein Lesesignal in jede der Speicherzellen eingibt und ein einzelner Lesevorgang durchgeführt wird, können, mit anderen Worten, eine erste Lesespannung und eine zweite Lesespannung aufeinanderfolgend gelesen werden. Wenn sich Zustände einer ersten Speicherzelle, die durch die erste Lesespannung und die zweite Lesespannung bestimmt werden, voneinander unterscheiden, kann die Speichersteuerung in eine bestimmte Speicherzelle einen Kompensationsstrom eingeben. Bei der in 9B dargestellten Ausführungsform kann, nachdem der Lesevorgang beendet wurde und die vorbestimmte Verzögerungszeit TD vergangen ist, ein Kompensationsstrom in die Speicherzellen eingegeben werden.
  • Bei der in 9B dargestellten Ausführungsform kann während der Zeit, während der Daten, die aus den Speicherzellen gelesen wurden, ausgegeben werden, ein Kompensationsstrom eingegeben werden. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann die Zeit, während der Daten, die aus den Speicherzellen gelesen wurden, ausgegeben werden, ähnlich zu der Zeit sein, während der Daten, die aus Speicherzellen gelesen wurden, in einen Seitenpuffer geschrieben werden. Bei der in 9B dargestellten Ausführungsform werden nach einem Lesevorgang ein Vorgang eines Eingebens eines Kompensationsstroms und ein Vorgang eines Ausgebens von Daten, die aus Speicherzellen gelesen wurden, gleichzeitig verarbeitet. Die Zeit, die zum Durchführen des Lesevorgangs und Ausgeben der Daten, die aus den Speicherzellen gelesen wurden, erforderlich ist, kann effizient organisiert werden.
  • Bei den unter Bezugnahme auf 9A und 9B dargestellten Ausführungsformen kann die Speichersteuerung die zweite Lesespannung lediglich bei Speicherzellen, die durch die erste Lesespannung als sich in dem gesetzten Zustand bestimmt wurden, erfassen. Der Kompensationsstrom kann außerdem lediglich in Speicherzellen in unterschiedlichen Zuständen, die durch die erste Lesespannung und die zweite Lesespannung bestimmt wurden, eingegeben werden. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann die Speichersteuerung den Kompensationsstrom lediglich in eine Speicherzelle eingeben, die durch die erste Lesespannung als sich in dem gesetzten Zustand befindend bestimmt wurde, und durch die zweite Lesespannung als sich in dem zurückgesetzten Zustand befindend bestimmt wurde. Eine Betriebsstabilität einer Speichervorrichtung kann somit gesichert werden, während ein Leistungsverbrauch davon effizient organisiert werden kann.
  • 10A, 10B und 10C sind graphische Darstellungen, die eine Verteilung einer Lesespannung abhängig von einem Zustand von Speicherzellen, die eine Speichervorrichtung aufweist, gemäß der beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens darstellen. 10A ist zuerst eine graphische Darstellung, die eine Gesetzt-Lesespannungsverteilung 500 und eine Zurückgesetzt-Lesespannungsverteilung 510 darstellt, die Speicherzellen haben, bevor ein Lesevorgang durchgeführt wird. Bezug nehmend auf 10A kann eine Speichersteuerung aus einer Speicherzelle zu einem ersten Zeitpunkt eines Entwicklungsabschnitts eine erste Lesespannung VRD1 lesen. Die erste Lesespannung VRD1 kann niedriger als eine Bezugsspannung VREF sein, und somit kann die Speichersteuerung einen Zustand der Speicherzelle als einen gesetzten Zustand bestimmen.
  • 10B ist eine graphische Darstellung, die die Gesetzt-Lesespannungsverteilung 501 und die Zurückgesetzt-Lesespannungsverteilung 510 darstellt, wenn durch einen Lesevorgang eine Phasenänderung in Speicherzellen in einem gesetzten Zustand auftritt. Bezug nehmend auf 10B wird ein Widerstand mindestens eines Teils von Speicherzellen in einem gesetzten Zustand erhöht, so dass sich die Gesetzt-Lesespannungsverteilung 501 zu der rechten Seite der graphischen Darstellung bewegen kann. Eine Lesespannung, die die Speichersteuerung aus der Speicherzelle zu einem zweiten Zeitpunkt des Entwicklungsabschnitts liest, kann somit eine zweite Lesespannung VRD2 sein, die höher als die erste Lesespannung VRD1 ist.
  • Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann die Speichersteuerung die zweite Lesespannung VRD2 aus Speicherzellen, die durch die erste Lesespannung VRD1 als sich in dem gesetzten Zustand befindend bestimmt wurden, erfassen. Bezug nehmend auf 10B kann mindestens ein Teil der Speicherzellen, die durch die erste Lesespannung VRD1 als sich in dem gesetzten Zustand befindend bestimmt wurden, durch die zweite Lesespannung VRD2 als sich in dem zurückgesetzten Zustand befindend bestimmt werden.
  • Die Speichersteuerung kann einen Kompensationsstrom in die Speicherzellen, die durch die zweite Lesespannung VRD2 als sich in dem zurückgesetzten Zustand befindend bestimmt wurden, eingeben. Bezug nehmend auf 10C kann sich, sowie der Kompensationsstrom eingegeben wird, die Gesetzt-Lesespannungsverteilung 500 der Speicherzellen zu der linken Seite der graphischen Darstellung bewegen. Die Gesetzt-Lesespannungsverteilung 500 kann, mit anderen Worten, durch den Kompensationsstrom auf einen Zustand ähnlich zu demselben, in dem sich dieselbe vor dem ersten Lesevorgang befunden hat, wiederhergestellt werden. Ein Abtastspielraum SM zwischen Speicherzellen in einem gesetzten Zustand und Speicherzellen in einem zurückgesetzten Zustand kann daher ausreichend gesichert werden.
  • 11 und 12 sind Flussdiagramme, die vorgesehen sind, um einen Betrieb einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens darzustellen.
  • Zuerst Bezug nehmend auf 11 kann ein Betrieb einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens damit beginnen, dass eine Speichersteuerung aus einer Speicherzelle eine erste Lesespannung erhält und einen ersten Zustand der Speicherzelle bestimmt (S10). Die Speichersteuerung kann eine Lesespannung erfassen, die einen Widerstandswert von jeder der Speicherzellen darstellt, die Lesespannung mit einer vorbestimmten Bezugsspannung vergleichen und gemäß einem Vergleichsresultat bestimmen, ob Speicherzellen einen gesetzten Zustand oder einen zurückgesetzten Zustand haben. Bei S10 kann die Speichersteuerung einen ersten Zustand als einen zurückgesetzten Zustand bestimmen, wenn eine erste Lesespannung höher als eine Bezugsspannung ist, und kann den ersten Zustand als einen gesetzten Zustand bestimmen, wenn die erste Lesespannung niedriger als die Bezugsspannung ist.
  • Die Speichersteuerung kann zusätzlich aus der Speicherzelle eine zweite Lesespannung erhalten und einen zweiten Zustand der Speicherzelle bestimmen (S11). Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann die Speichersteuerung aufeinanderfolgend die erste Lesespannung und die zweite Lesespannung erfassen. Auf eine zu S10 ähnliche Art und Weise kann die Speichersteuerung einen zweiten Zustand als einen zurückgesetzten Zustand bestimmen, wenn die zweite Lesespannung höher als die Bezugsspannung ist, und kann den zweiten Zustand als einen gesetzten Zustand bestimmen, wenn die zweite Lesespannung niedriger als die Bezugsspannung ist.
  • Der erste Zustand und der zweite Zustand der Speicherzelle können bei unterschiedlichen Lesevorgängen bestimmt werden oder können bei einem einzelnen Lesevorgang bestimmt werden. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann die Speichersteuerung durch Erfassen einer ersten Lesespannung bei einem ersten Lesevorgang einen ersten Zustand einer Speicherzelle bestimmen und kann durch Erfassen einer zweiten Lesespannung bei einem zweiten Lesevorgang, der nach dem ersten Lesevorgang durchgeführt wird, einen zweiten Zustand der Speicherzelle bestimmen. Die Speichersteuerung kann zusätzlich bei einem einzelnen Lesevorgang die erste Lesespannung und die zweite Lesespannung erfassen.
  • Die Speichersteuerung kann vergleichen, ob der erste Zustand und der zweite Zustand der Speicherzelle einander gleichen (S12). Wenn sich der erste Zustand und der zweite Zustand der Speicherzelle als ein Resultat der Bestimmung von S12 voneinander unterscheiden, kann die Speichersteuerung einen Kompensationsstrom in die Speicherzelle eingeben (S13). Wenn sich der erste Zustand und der zweite Zustand der Speicherzelle als ein Resultat der Bestimmung von S12 voneinander unterscheiden, kann die Speichersteuerung bestimmen, dass aufgrund eines Lesevorgangs eine Phasenänderung bei einem Datenspeicherungselement der Speicherzelle aufgetreten ist. Der Kompensationsstrom kann ein Strom sein, der verwendet wird, um die Phasenänderung umzukehren, die bei dem Datenspeicherungselement der Speicherzelle aufgetreten ist. Wenn die Kompensationsstromeingabe beendet wurde, kann die Speichersteuerung Daten, die aus der Speicherzelle gelesen wurden, ausgeben (S14). Wenn zusätzlich der erste Zustand und der zweite Zustand der Speicherzelle als ein Resultat der Bestimmung von S12 einander gleichen, kann die Speichersteuerung Daten ausgeben, ohne einen Kompensationsstrom an die Speicherzelle anzulegen (S14). Daten, die durch die Speichersteuerung bei S14 ausgegeben werden, können zusätzlich basierend auf einer ersten Lesespannung bestimmt werden.
  • Als Nächstes Bezug nehmend auf 12 kann ein Betrieb einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens damit beginnen, dass eine Speichersteuerung eine erste Lesespannung aus einer Mehrzahl von Speicherzellen erhält (S20). Die Speichersteuerung vergleicht die erste Lesespannung, die bei S20 erhalten wird, mit einer vorbestimmten Bezugsspannung und kann somit bestimmen, ob erste Speicherzellen, die einen gesetzten Zustand haben, in der Mehrzahl von Speicherzellen vorhanden sind (S21). Die ersten Speicherzellen mit dem gesetzten Zustand können eine erste Lesespannung, die niedriger als eine Bezugsspannung ist, haben. Wenn als ein Resultat der Bestimmung von S21 die ersten Speicherzellen nicht vorhanden sind, kann die Speichersteuerung Daten, die aus der Mehrzahl von Speicherzellen gelesen wurden, ausgeben (S25).
  • Wenn zusätzlich erste Speicherzellen als ein Resultat der Bestimmung von S21 vorhanden sind, kann die Speichersteuerung eine zweite Lesespannung aus den ersten Speicherzellen erhalten (S22). Die Speichersteuerung kann, mit anderen Worten, eine zweite Lesespannung lediglich aus den ersten Speicherzellen erhalten, die durch die erste Lesespannung als sich in dem gesetzten Zustand befindend bestimmt wurden. Für die Speicherzellen, die durch die erste Lesespannung als sich in einem zurückgesetzten Zustand befindend bestimmt wurden, wird somit eine zweite Lesespannung nicht erhalten, und somit kann ein Leistungsverbrauch reduziert werden. Die erste Lesespannung und die zweite Lesespannung können durch unterschiedliche Lesevorgänge erfasst werden oder können aus einem einzelnen Lesevorgang aufeinanderfolgend erfasst werden.
  • Die Speichersteuerung kann die zweite Lesespannung mit der Bezugsspannung vergleichen und kann somit bestimmen, ob zweite Speicherzellen unter den ersten Speicherzellen vorhanden sind (S23). Die zweiten Speicherzellen können bei S23 Speicherzellen sein, deren Zustand auf den zurückgesetzten Zustand geändert wurde. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann die Speichersteuerung bestimmen, dass ein Teil der Speicherzellen unter den ersten Speicherzellen, bei dem die zweite Lesespannung höher als die Bezugsspannung ist, die zweiten Speicherzellen sind.
  • Wenn als ein Resultat der Bestimmung von S23 die zweiten Speicherzellen nicht vorhanden sind, kann die Speichersteuerung Daten, die aus den Speicherzellen gelesen wurden, ausgeben (S25). Wenn die zweiten Speicherzellen als ein Resultat der Bestimmung von S23 zusätzlich vorhanden sind, kann die Speichersteuerung in die zweiten Speicherzellen einen Kompensationsstrom eingeben (S24). Der Kompensationsstrom kann ein Strom zum Umkehren einer Phasenänderung sein, die bei einem Datenspeicherungselement der zweiten Speicherzellen durch einen Lesevorgang auftritt. Wenn die Kompensationsstromeingabe beendet ist, kann die Speichersteuerung Daten, die aus den zweiten Speicherzellen gelesen wurden, ausgeben (S25). Daten, die aus der Speichersteuerung bei S25 ausgegeben werden, können basierend auf der ersten Lesespannung bestimmt werden.
  • 13, 14 und 15 sind Ansichten, die vorgesehen sind, um ein Verfahren zum Kompensieren einer Änderung eines Widerstands einer Speicherzelle, die bei einem Lesevorgang einer Speichervorrichtung auftreten kann, gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens darzustellen.
  • Bei der in 13 bis 15 dargestellten Ausführungsform kann eine Speichervorrichtung 600 16 Speicherzellen S1 bis S8 und R1 bis R8, die an Punkten angeordnet sind, an denen sich vier Wortleitungen WL1 bis WL4 und vier Bitleitungen BL1 bis BL4 schneiden, aufweisen. Die Zahl der Wortleitungen WL1 bis WL4 und der Bitleitungen BL1 bis BL4 sowie die Zahl der Speicherzellen S1 bis S8 und R1 bis R8 dienen jedoch lediglich einer Bequemlichkeit einer Erläuterung und können verschieden modifiziert sein.
  • Bezug nehmend auf 13 kann jede der Speicherzellen S1 bis S8 und R1 bis R8 einen Zustand eines gesetzten Zustands und eines zurückgesetzten Zustands haben. Die Speichersteuerung kann in jede der Speicherzellen S1 bis S8 und R1 bis R8 ein vorbestimmtes Lesesignal eingeben und kann eine erste Lesespannung aus jeder der Speicherzellen S1 bis S8 und R1 bis R8 erfassen. Die Speichersteuerung kann die erste Lesespannung mit einer vorbestimmten Bezugsspannung vergleichen und kann einen Zustand von jeder der Speicherzellen S1 bis S8 und R1 bis R8 bestimmen. Bei einer beispielhaften Ausführungsform des vorliegenden Erfindungsgedankens kann ein Zustand von jeder der Speicherzellen S1 bis S8 und R1 bis R8 als sich in einem zurückgesetzten Zustand befindend bestimmt werden, wenn die erste Lesespannung höher als die Bezugsspannung ist, und kann als sich in einem gesetzten Zustand befindend bestimmt werden, wenn die erste Lesespannung niedriger als die Bezugsspannung ist.
  • Von den Speicherzellen S1 bis S8 und R1 bis R8 kann die Speichersteuerung die Speicherzellen S1 bis S8, die als sich in einem gesetzten Zustand befindend bestimmt wurden, als die ersten Speicherzellen auswählen. Bezug nehmend auf 14 kann bei einem Lesevorgang, bei dem eine erste Lesespannung aus mindestens einem Teil der ersten Speicherzellen S1 bis S8 in einem gesetzten Zustand gelesen wird, eine Phasenänderung auftreten, und ein Widerstandswert kann sich erhöhen. Unter den ersten Speicherzellen S1 bis S8 kann auf den Teil von Speicherzellen, der aufgrund des Lesevorgangs die Phasenänderung hat, als zweite Speicherzellen S4 bis S7 Bezug genommen werden.
  • Um die zweiten Speicherzellen S4 bis S7 zu finden, kann die Speichersteuerung eine zweite Lesespannung aus den ersten Speicherzellen S1 bis S8 lesen. Die zweite Lesespannung kann bei einem Lesevorgang wie eine erste Lesespannung erfasst werden oder kann bei einem Lesevorgang getrennt von der ersten Lesespannung erfasst werden. Die zweite Lesespannung, die aus den zweiten Speicherzellen S4 bis S7 erfasst wird, kann einen relativ höheren Wert als eine zweite Lesespannung haben, die aus den anderen ersten Speicherzellen S1 bis S3 und S8 erfasst wird. Dies ist so, weil eine Phasenänderung bei einem Datenspeicherungselement der zweiten Speicherzellen S4 bis S7 aufgetreten ist, als die erste Lesespannung gelesen wurde.
  • Bezug nehmend auf 15 kann die Speichersteuerung in die zweiten Speicherzellen S4 bis S7 einen Kompensationsstrom eingeben. Aufgrund des Kompensationsstroms kann die Phase des Datenspeicherungselements von jeder der zweiten Speicherzellen S4 bis S7 dorthin wiederhergestellt werden, wo dieselbe vor der Änderung war, und somit kann sich ein Widerstandswert desselben verringern. Wie in 15 dargestellt wird, kann somit ein Zustand der Speicherzellen S1 bis S8 und R1 bis R8, nachdem der Lesevorgang beendet wurde, gleich einem Zustand der Speicherzellen S1 bis S8 und R1 bis R8 vor dem Lesevorgang sein.
  • 16 ist ein Blockdiagramm, das eine elektronische Vorrichtung, die eine Speichervorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden Erfindungsdankens aufweist, darstellt.
  • Eine elektrische Vorrichtung 1000 gemäß der in 16 dargestellten Ausführungsform kann eine Anzeige 1010, eine Kommunikationseinheit 1020, eine Speichervorrichtung 1030, einen Prozessor 1040, eine Eingabe- und Ausgabeeinheit 1050 und dergleichen aufweisen. Komponenten, wie z. B. die Anzeige 1010, die Kommunikationseinheit 1020, die Speichervorrichtung 1030, der Prozessor 1040, die Eingabe- und Ausgabeeinheit 1505 und dergleichen können miteinander durch einen Bus 1060 kommunizieren. Die elektronische Vorrichtung 1000 kann zusätzlich ferner eine Leistungsversorgungsvorrichtung, einen Anschluss oder dergleichen aufweisen.
  • Der Prozessor 1040 kann einen spezifischen Vorgang bzw. eine spezifische Operation, einen Befehl, eine Aufgabe und dergleichen durchführen. Der Prozessor 1040 kann eine zentrale Verarbeitungseinheit (CPU), eine Mikroprozessoreinheit (MCU), ein Anwendungsprozessor (AP) oder dergleichen sein oder kann durch den Bus 1060 mit anderen Komponenten, wie z. B. der Anzeige 1010, der Kommunikationseinheit 1020, der Speichervorrichtung 1030 und dergleichen, kommunizieren.
  • Die Speichervorrichtung 1030, die die elektronische Vorrichtung 1000, die in 16 dargestellt wird, aufweist, kann eine Speichervorrichtung gemäß verschiedener beispielhafter Ausführungsformen des vorliegenden Erfindungsgedankens sein. Die Speichervorrichtung 1030 kann beispielsweise eine Speichersteuerung 1031 und ein Speicherzellenarray bzw. eine Speicherzellenanordnung 1032 aufweisen und kann gemäß verschiedener Ausführungsformen, die unter Bezugnahme auf 1 bis 15 dargestellt wurden, betrieben werden. Die Speichervorrichtung 1030 kann ansprechend auf einen Befehl, der durch den Prozessor 1040 übertragen wird, Daten speichern, ausgeben und löschen.
  • Wie im Vorhergehenden dargelegt wurde, kann gemäß beispielhaften Ausführungsformen des vorliegenden Erfindungsgedankens ein Kompensationsstrom zum Ausgleichen einer Änderung eines Widerstands, die bei einer Speicherzelle durch einen Lesevorgang auftreten kann, lediglich in eine Speicherzelle, in der die Widerstandsänderung aufgetreten ist, selektiv eingegeben werden. Ein Abtastspielraum kann somit durch effektives Kompensieren einer Änderung des Widerstands eines Datenspeicherungselements, die während eines Lesevorgangs aufgetreten ist, gesichert werden, wodurch Betriebscharakteristiken einer Speichervorrichtung verbessert werden.
  • Obwohl der vorliegende Erfindungsgedanke unter Bezugnahme auf beispielhafte Ausführungsformen desselben beschrieben wurde, ist es für Fachleute offensichtlich, dass Modifikationen und Variationen daran vorgenommen werden könnten, ohne von dem Umfang des vorliegenden Erfindungsgedankens abzuweichen, wie er durch die beigefügten Ansprüche definiert ist.

Claims (24)

  1. Speichervorrichtung mit: einer Speicherzellenanordnung (30), die eine Speicherzelle (MC) aufweist, die ein Schalterelement (SW) und ein Datenspeicherungselement (VR), das mit dem Schalterelement (SW) verbunden ist, hat, wobei das Datenspeicherungselement (VR) ein Phasenänderungsmaterial hat; und einer Speichersteuerung (20) zum Eingeben eines ersten Lesestroms in die Speicherzelle (MC), um eine erste Lesespannung (VRD1) zu erfassen, Eingeben eines zweiten Lesestroms in die Speicherzelle (MC), um eine zweite Lesespannung (VRD2) zu erfassen, und Eingeben eines Kompensationsstroms in die Speicherzelle (MC), wobei der Kompensationsstrom einen Widerstandswert des Datenspeicherungselements (VR) senkt, und der Kompensationsstrom eingegeben wird, wenn sich ein erster Zustand der Speicherzelle (MC) von einem zweiten Zustand der Speicherzelle (MC) unterscheidet, wobei der erste Zustand unter Verwendung der ersten Lesespannung (VRD1) bestimmt wird, und der zweite Zustand unter Verwendung der zweiten Lesespannung (VRD2) bestimmt wird.
  2. Speichervorrichtung nach Anspruch 1, bei der die Speichersteuerung (20) den Kompensationsstrom in die Speicherzelle (MC) eingibt, wenn der erste Zustand ein gesetzter Zustand ist und der zweite Zustand ein zurückgesetzter Zustand ist.
  3. Speichervorrichtung nach Anspruch 2, bei der die Speichersteuerung (20) einen dritten Zustand der Speicherzelle (MC) als den gesetzten Zustand bestimmt.
  4. Speichervorrichtung nach einem der Ansprüche 1 bis 3, bei der die Speichersteuerung (20) den Kompensationsstrom in die Speicherzelle (MC) eingibt, wenn das Eingeben des zweiten Lesestroms beendet wurde.
  5. Speichervorrichtung nach einem der Ansprüche 1 bis 3, bei der die Speichersteuerung (20) den Kompensationsstrom in die Speicherzelle (MC) eingibt, während Daten, die in die Speicherzelle (MC) geschrieben sind, in einem Seitenpuffer gespeichert werden.
  6. Speichervorrichtung nach einem der Ansprüche 1 bis 5, bei der die Speichersteuerung (20) basierend auf einem Unterschied zwischen der ersten Lesespannung (VRD1) und der zweiten Lesespannung (VRD2) einen Betrag des Kompensationsstroms oder eine Eingabezeit des Kompensationsstroms anpasst.
  7. Speichervorrichtung nach Anspruch 6, bei der die Eingabezeit des Kompensationsstroms länger als eine Eingabezeit des ersten Lesestroms oder des zweiten Lesestroms ist.
  8. Speichervorrichtung nach einem der Ansprüche 1 bis 7, bei der die Speichersteuerung (20) den Kompensationsstrom in die Speicherzelle (MC) eingibt, wenn der erste Zustand der gleiche wie der zweite Zustand ist, und ein Unterschied zwischen der zweiten Lesespannung (VRD2) und der ersten Lesespannung (VRD1) größer als ein Bezugswert (VREF) ist.
  9. Speichervorrichtung nach einem der Ansprüche 1 bis 8, bei der der erste eingegebene Strom und der zweite eingegebene Strom einander gleichen.
  10. Speichervorrichtung nach einem der Ansprüche 1 bis 9, bei der das Schalterelement (SW) eine Ovonic-Schwellenschalter- (OTS-) Vorrichtung aufweist.
  11. Speichervorrichtung nach einem der Ansprüche 1 bis 10, bei der der erste eingegebene Strom von dem Schalterelement (SW) zu dem Datenspeicherungselement (VR) in der Speicherzelle (MC) fließt.
  12. Speichervorrichtung mit: einer Speicherzellenanordnung (30), die eine Speicherzelle (MC) aufweist, die ein Schalterelement (SW) und ein Datenspeicherungselement (VR), das mit dem Schalterelement (SW) verbunden ist, hat, wobei das Datenspeicherungselement (VR) ein Phasenänderungsmaterial hat; und einer Speichersteuerung (20) zum Eingeben eines Lesestroms in die Speicherzelle (MC), um eine erste Lesespannung (VRD1) und eine zweite Lesespannung (VRD2) aufeinanderfolgend zu erfassen, und Eingeben eines Kompensationsstroms in die Speicherzelle (MC), wobei der Kompensationsstrom eingegeben wird, wenn basierend auf der ersten Lesespannung (VRD1) bestimmt wird, dass sich die Speicherzelle (MC) in einem gesetzten Zustand befindet, und basierend auf der zweiten Lesespannung (VRD2) bestimmt wird, dass sich die Speicherzelle (MC) in einem zurückgesetzten Zustand befindet, derart, dass der Kompensationsstrom die Speicherzelle zurück in den gesetzten Zustand bringt, nachdem sich die Speicherzelle (MC) in dem zurückgesetzten Zustand befunden hat.
  13. Speichervorrichtung nach Anspruch 12, bei der die Speichersteuerung (20) den Kompensationsstrom in die Speicherzelle (MC) eingibt, um einen Widerstandswert des Datenspeicherungselements (VR) zu senken.
  14. Speichervorrichtung nach Anspruch 12 oder 13, bei der die Speichersteuerung (20) den Kompensationsstrom in die Speicherzelle (MC) eingibt, wenn das Eingeben des Lesestroms beendet wurde.
  15. Speichervorrichtung nach Anspruch 12 oder 13, bei der die Speichersteuerung (20) den Kompensationsstrom in die Speicherzelle (MC) eingibt, während Daten, die in die Speicherzelle (MC) geschrieben sind, in einem Seitenpuffer gespeichert werden.
  16. Speichervorrichtung nach einem der Ansprüche 12 bis 15, bei der der Lesestrom eine Phasenänderung bei dem Datenspeicherungselement (VR) bewirkt und einen Widerstandswert des Datenspeicherungselements (VR) erhöht.
  17. Speichervorrichtung mit: einer Speicherzellenanordnung (30), die eine Mehrzahl von Speicherzellen (MC) in einem gesetzten Zustand oder einem zurückgesetzten Zustand hat; und einer Speichersteuerung (20) zum Auswählen aus der Mehrzahl von Speicherzellen (MC; S1 bis S8, R1 bis R8) von ersten Speicherzellen (S1 bis S8) in dem gesetzten Zustand, Auswählen aus den ersten Speicherzellen (S1 bis S8) von zweiten Speicherzellen (S4 bis S7), die zu dem zurückgesetzten Zustand gewechselt haben, und Eingeben eines Kompensationsstroms in die zweiten Speicherzellen (S4 bis S7), wobei der Kompensationsstrom die zweiten Speicherzellen (S4 bis S7) zu dem gesetzten Zustand ändert, während ein Lesevorgang an der Speicherzellenanordnung (30) durchgeführt wird.
  18. Speichervorrichtung nach Anspruch 17, bei der die Speichersteuerung (20) einen ersten Lesestrom in die Mehrzahl von Speicherzellen (MC; S1 bis S8, R1 bis R8) eingibt, um die ersten Speicherzellen (S1 bis S8) auszuwählen, und einen zweiten Lesestrom in die ersten Speicherzellen (S1 bis S8) eingibt, um die zweiten Speicherzellen (S4 bis S7) auszuwählen, während der Lesevorgang durchgeführt wird.
  19. Speichervorrichtung nach Anspruch 17, bei der die Speichersteuerung (20) ein erstes Abtasten zum Auswählen der ersten Speicherzellen (S1 bis S8) und ein zweites Abtasten zum Auswählen der zweiten Speicherzellen (S4 bis S7) aufeinanderfolgend durchführt, während ein Lesestrom in die Mehrzahl von Speicherzellen (MC; S1 bis S8, R1 bis R8) eingegeben wird.
  20. Speichervorrichtung nach Anspruch 19, bei der die Speichersteuerung (20) das erste Abtasten und das zweite Abtasten während eines Entwicklungsabschnitts des Lesestroms aufeinanderfolgend durchführt.
  21. Speichervorrichtung mit: einer Speicherzellenanordnung (30), die eine Speicherzelle (MC) aufweist, die ein Schalterelement (SW) und ein Datenspeicherungselement (VR), das mit dem Schalterelement (SW) verbunden ist, hat, wobei das Datenspeicherungselement (VR) ein Phasenänderungsmaterial hat; und einer Speichersteuerung (20) zum Eingeben eines ersten Lesestroms in die Speicherzelle (MC), um eine erste Lesespannung zu erfassen, Eingeben eines zweiten Lesestroms in die Speicherzelle (MC), um eine zweite Lesespannung zu erfassen, und Eingeben eines Kompensationsstroms in die Speicherzelle (MC), um einen Widerstandswert des Datenspeicherungselements (VR) zu senken, wenn sich ein Zustand der Speicherzelle (MC) geändert hat, nachdem der erste Lesestrom in die Speicherzelle (MC) eingegeben wurde.
  22. Speichervorrichtung nach Anspruch 21, bei der sich der Zustand der Speicherzelle (MC) von einem gesetzten Zustand zu einem zurückgesetzten Zustand geändert hat, nachdem der erste Lesestrom in die Speicherzelle (MC) eingegeben wurde.
  23. Speichervorrichtung nach Anspruch 22, bei der der Kompensationsstrom bewirkt, dass sich der Zustand der Speicherzelle (MC) von dem zurückgesetzten Zustand zurück zu dem gesetzten Zustand ändert.
  24. Speichervorrichtung nach einem der Ansprüche 21 bis 23, bei der der Kompensationsstrom in die Speicherzelle (MC) eingegeben wird, nachdem der zweite Lesestrom in die Speicherzelle (MC) eingegeben wurde.
DE102018128329.6A 2017-12-05 2018-11-13 Speichervorrichtung und Verfahren zum Betreiben derselben Pending DE102018128329A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170165843A KR102401183B1 (ko) 2017-12-05 2017-12-05 메모리 장치 및 그 동작 방법
KR10-2017-0165843 2017-12-05

Publications (1)

Publication Number Publication Date
DE102018128329A1 true DE102018128329A1 (de) 2019-06-06

Family

ID=66548389

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018128329.6A Pending DE102018128329A1 (de) 2017-12-05 2018-11-13 Speichervorrichtung und Verfahren zum Betreiben derselben

Country Status (5)

Country Link
US (1) US10580488B2 (de)
JP (1) JP7097792B2 (de)
KR (1) KR102401183B1 (de)
CN (1) CN109872751A (de)
DE (1) DE102018128329A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102427895B1 (ko) * 2018-02-08 2022-08-02 에스케이하이닉스 주식회사 저항 메모리 소자의 읽기 방법
KR20200104603A (ko) * 2019-02-27 2020-09-04 에스케이하이닉스 주식회사 효율적인 리드 동작을 수행하는 비휘발성 메모리 장치 및 이를 이용하는 시스템
US10867671B1 (en) 2019-07-02 2020-12-15 Micron Technology, Inc. Techniques for applying multiple voltage pulses to select a memory cell
US10942655B2 (en) * 2019-07-09 2021-03-09 Seagate Technology Llc Mitigating data errors in a storage device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768665B2 (en) 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
KR100610014B1 (ko) * 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
US7193898B2 (en) * 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
US7679980B2 (en) 2006-11-21 2010-03-16 Qimonda North America Corp. Resistive memory including selective refresh operation
US7990761B2 (en) 2008-03-31 2011-08-02 Ovonyx, Inc. Immunity of phase change material to disturb in the amorphous phase
KR20090126587A (ko) * 2008-06-04 2009-12-09 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
KR20110107190A (ko) 2010-03-24 2011-09-30 삼성전자주식회사 저항성 메모리의 마모 셀 관리 방법 및 장치
US8467237B2 (en) * 2010-10-15 2013-06-18 Micron Technology, Inc. Read distribution management for phase change memory
US20130336047A1 (en) 2012-04-24 2013-12-19 Being Advanced Memory Corporation Cell Refresh in Phase Change Memory
US8885388B2 (en) 2012-10-24 2014-11-11 Marvell World Trade Ltd. Apparatus and method for reforming resistive memory cells
KR102023358B1 (ko) * 2012-10-29 2019-09-20 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR20140090879A (ko) * 2013-01-10 2014-07-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
US9165683B2 (en) 2013-09-23 2015-10-20 Sandisk Technologies Inc. Multi-word line erratic programming detection
US9257175B2 (en) 2013-09-26 2016-02-09 Intel Corporation Refresh of data stored in a cross-point non-volatile memory
US9286975B2 (en) 2014-03-11 2016-03-15 Intel Corporation Mitigating read disturb in a cross-point memory
US9275730B2 (en) 2014-04-11 2016-03-01 Micron Technology, Inc. Apparatuses and methods of reading memory cells based on response to a test pulse
JP6497394B2 (ja) * 2014-11-26 2019-04-10 ソニー株式会社 メモリシステム、記憶装置、および、メモリシステムの制御方法
KR20160074238A (ko) * 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
US9613691B2 (en) 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
US9437293B1 (en) 2015-03-27 2016-09-06 Intel Corporation Integrated setback read with reduced snapback disturb
CN104821179B (zh) * 2015-04-16 2017-09-26 江苏时代全芯存储科技有限公司 记忆体驱动电路
US10482960B2 (en) 2016-02-17 2019-11-19 Intel Corporation Dual demarcation voltage sensing before writes
US9721657B1 (en) * 2016-04-02 2017-08-01 Intel Corporation Managing threshold voltage shift in nonvolatile memory
KR102657562B1 (ko) * 2016-12-02 2024-04-17 에스케이하이닉스 주식회사 비휘발성 메모리 장치

Also Published As

Publication number Publication date
KR102401183B1 (ko) 2022-05-24
KR20190066271A (ko) 2019-06-13
JP7097792B2 (ja) 2022-07-08
CN109872751A (zh) 2019-06-11
JP2019102117A (ja) 2019-06-24
US10580488B2 (en) 2020-03-03
US20190172531A1 (en) 2019-06-06

Similar Documents

Publication Publication Date Title
DE102018124093A1 (de) Speichervorrichtung und betriebsverfahren derselben
DE102009050746B4 (de) Verfahren zum Mehrebenen-Auslesen einer Phasenwechselspeicherzelle sowie Phasenwechselspeicher
DE102008032058B4 (de) Mehrpegel-Phasenänderungsspeicher und verwandte Verfahren
DE102018128329A1 (de) Speichervorrichtung und Verfahren zum Betreiben derselben
DE602004008833T2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und deren Steuerungsverfahren
DE60311238T2 (de) Speichervorrichtung
DE112015000339T5 (de) Abschwächen von Lesestörung in einem Kreuzpunktspeicher
DE102005063287B4 (de) Phasenänderungsspeicherbauelement und Programmierverfahren
DE102019116095A1 (de) Multiplikation unter verwendung von nichtflüchtigen speicherzellen
DE102019118054B4 (de) Rram-spannungskompensation
DE112014002532T5 (de) Leseverstärker mit lokaler Rückkopplung zur Steuerung einer Bitleitungsspannung
DE102010061530A1 (de) Speicher mit variablem Widerstand, Betriebsverfahren und System
DE102008030217A1 (de) Programmierverfahren mit lokal optimierten Schreibparametern
DE102006000618A1 (de) Speichervorrichtung
DE102008010713A1 (de) Phasenwechselspeichereinrichtung
DE102008003055A1 (de) Flash-Speichervorrichtung und Verfahren zum Betreiben derselben
DE102007042184A1 (de) Nichtflüchtiges Speicherbauelement und Programmierverfahren
DE102018122624A1 (de) Resistive Speichervorrichtung mit Referenzzelle und Verfahren zum Betreiben derselben
DE102008030418A1 (de) Quasi-Differenzielle Leseoperation
DE102005046425A1 (de) Array resistiver Speicherzellen und Verfahren zum Erfassen von Widerstandswerten solcher Zellen
DE102007012781A1 (de) Speicherarray mit hoher Dichte zur Niedrigenergie-Anwendung
DE102017113967A1 (de) Adaptiver betrieb von 3-d-speicher
DE102020121113A1 (de) Speichervorrichtung und betriebsverfahren der speichervorrichtung
DE112014004781B4 (de) Umgruppieren und Überspringen von Zyklen in einem nichtflüchtigen Speicher
EP1204120A2 (de) Magnetoresistiver Speicher und Verfahren zu seinem Auslesen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication