DE102019118054B4

DE102019118054B4 - Rram-spannungskompensation

Info

Publication number: DE102019118054B4
Application number: DE102019118054.6A
Authority: DE
Inventors: Chien-An Lai; Chung-Cheng Chou; Yu-Der Chih
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2018-07-16
Filing date: 2019-07-04
Publication date: 2023-10-05
Anticipated expiration: 2039-07-05
Also published as: TW202015047A; CN110729012B; CN110729012A; US20220238155A1; DE102019118054A1; US20210118499A1; TWI715103B; US11309022B2; KR20200008530A; US10878902B2; US20200020397A1; KR102237261B1

Abstract

Speichervorrichtung, umfassend:ein Array (150) aus resistiven Speicherzellen (151);eine Vielzahl von Wortleitungen (162), die mit dem Array (150) aus resistiven Speicherzellen (151) verbunden sind;eine Spannungskompensationssteuerung (100), die dazu ausgebildet ist, eine Wortleitungsspannung, die an eine aus der Vielzahl von Wortleitungen (162) ausgewählte Wortleitung (162) anzulegen ist, zu bestimmen;einen Wortleitungstreiber (152), der dazu ausgebildet ist, die bestimmte Wortleitungsspannung an die ausgewählte Wortleitung (162) anzulegen, undeinen E/A-Block (154), der mit der Vielzahl von resistiven Speicherzellen (151) verbunden ist, wobei die Spannungskompensationssteuerung (100) die bestimmte Wortleitungsspannung basierend auf einem Abstand der ausgewählten Wortleitung (162) von dem E/A-Block (154) variiert.

Description

HINTERGRUND
Zu Speichervorrichtungen in Form integrierter Schaltkreise (IS) zählen resistive Speicher, beispielsweise ein resistives „Random-Access-Memory“ (RRAM), ein magnetoresistives „Random-Access-Memory“ (MRAM), ein Phasenwechsel-Random-Access-Memory (PCRAM) usw. Beispielsweise ist ein RRAM eine Speicherstruktur, die eine Anordnung aus RRAM-Zellen umfasst, von denen jede ein Bit Daten durch Verwendung von Widerstandswerten anstelle von elektronischer Ladung speichert. Insbesondere umfasst jede RRAM-Zelle eine resistive Materialschicht, deren Widerstand eingestellt werden kann, um für logisch „0“ oder logisch „1“ zu stehen
Die US 2018 / 0 096 726 A1 beschreibt den Zugriff auf einen Speicher, wobei ein nichtflüchtiger Speicher ein Array aus Speicherelementen und einen Leitungstreiber zum Zugreifen auf die Speicherelemente aufweist. Weiterer Stand der Technik ist beschrieben in der US 2016 / 0 118 123 A1 .
Die Erfindung ist in den Ansprüchen definiert.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Aspekte der vorliegenden Offenbarung sind am besten aus der folgenden ausführlichen Beschreibung zu verstehen, wenn diese in Zusammenschau mit den beiliegenden Figuren gelesen wird. Es wird festgehalten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabgetreu gezeichnet sind. In Wirklichkeit können die Abmessungen der verschiedenen Merkmale im Interesse eines besseren Verständnisses der Erläuterungen willkürlich vergrößert oder verkleinert sein. Darüber hinaus sind die Zeichnungen als Beispiele von Ausführungsformen der Erfindung veranschaulichend und beabsichtigen nicht, einschränkend zu sein.

1 ist ein Blockdiagramm, das eine beispielhafte Spannungskompensationssteuerung, die mit einem Array aus resistiven Speicherzellen wirkverbunden ist, gemäß einigen Ausführungsformen allgemein darstellt.
2 ist ein Blockdiagramm, das eine andere beispielhafte Spannungskompensationssteuerung, die mit einem Array aus resistiven Speicherzellen wirkverbunden ist, gemäß einigen Ausführungsformen allgemein darstellt.
3 ist ein Blockdiagramm, das eine andere beispielhafte Spannungskompensationssteuerung, die mit einem Array aus resistiven Speicherzellen wirkverbunden ist, gemäß einigen Ausführungsformen allgemein darstellt.
4 ist ein Blockdiagramm, das eine andere beispielhafte Spannungskompensationssteuerung, die mit einem Array aus resistiven Speicherzellen wirkverbunden ist, gemäß einigen Ausführungsformen allgemein darstellt.
5 ist ein Schaltbild, das ein beispielhaftes Positionskompensationsschema für eine resistive Speichervorrichtung gemäß einigen Ausführungsformen darstellt.
6A ist ein Schaltbild, das eine beispielhafte Wortleitungsspannungsgeneratorschaltung gemäß einigen Ausführungsformen darstellt.
6B ist ein Beispiel für eine Adressentabelle, die der Spannungsgeneratorschaltung aus 6A entspricht.
7A ist ein Schaltbild, das ein anderes beispielhaftes Wortleitungsspannungskompensationsschema gemäß einigen Ausführungsformen darstellt.
7B ist ein Schaubild, das Vptat, die sich mit der Temperatur verändert, darstellt.
7C stellt das Schaubild aus 7B mit minimalem und maximalem Spannungspegel dar.
7D ist ein Beispiel für eine Adressentabelle, die der Spannungsgeneratorschaltung aus 7A entspricht.
8 ist ein Beispiel für eine Schaltung zum Bestimmen einer Vptat-Spannung gemäß einigen Ausführungsformen.
9 ist ein Schaltbild, das eine andere beispielhafte Schaltung zum Erzeugen einer zu einer absoluten Temperatur proportionalen Spannung Vptat gemäß einigen Ausführungsformen darstellt.
10 ist ein Blockdiagramm, das eine andere beispielhafte Spannungskompensationssteuerung, die mit einem Array aus resistiven Speicherzellen wirkverbunden ist, gemäß einigen Ausführungsformen allgemein darstellt.
11 ist ein Blockdiagramm, das eine beispielhafte Anordnung einer Spannungskompensationssteuerung in Bezug auf ein Array oder Arrays aus resistiven Speicherzellen gemäß einigen Ausführungsformen darstellt.
12 ist ein Flussdiagramm eines Verfahrens zum Bestimmen einer Wortleitungsspannung, welches Temperatur und Position einer ausgewählten Wortleitung kompensiert, gemäß einigen Ausführungsformen.

AUSFÜHRLICHE BESCHREIBUNG
Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des vorgesehenen Gegenstandes bereit. Nachstehend werden konkrete Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Beispielsweise kann in der folgenden Beschreibung die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und auch Ausführungsformen umfassen, bei denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet sein können, derart, dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt sind. Außerdem kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Verständlichkeit und schreibt nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
Ferner können räumlich relative Begriffe wie „darunter“, „unter“, „untere“, „über“, „obere“ und dergleichen zur Erleichterung der Beschreibung in diesem Dokument verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen bzw. zu anderen Elementen oder Merkmalen, wie in den Figuren dargestellt, zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Ausrichtung verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb mit einschließen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die in diesem Dokument verwendeten räumlich relativen Bezeichnungen können desgleichen dementsprechend interpretiert werden.
Bei manchen Speichervorrichtungen in Form integrierter Schaltkreise (IS), beispielsweise bei einem resistiven Random-Access-Memory (RRAM), kommt es zu einer Schwankung des Bitleitungs(BL)/Sourceleitungs(SL)-Stroms während Lese/Schreib-Vorgängen in Abhängigkeit von der Position einer Speicherzelle entlang der BL/SL. Eine Schwankung des BL/SL-Stroms kann auch in Abhängigkeit von der Temperatur erfolgen. Für Lese/Schreib-Vorgänge gibt es derzeit keine flächen/zeit-effiziente Weise, um diese Schwankungen zu kompensieren, was möglicherweise Datenzuverlässigkeitsprobleme verursachen könnte.
Bei manchen Ausführungsformen umfasst die resistive Speicherschaltung ein resistives Speicher-Array mit einer Vielzahl von Zellen. Ein Wortleitungstreiber ist dazu ausgebildet, eine erste Lese/Schreib-Spannung an eine Wortleitung anzulegen, die mit einer Zeile aus resistiven Speicherzellen, welche eine ausgewählte resistive Speicherzelle umfasst, verbunden ist. Ein Bitleitungs (BL)/Sourceleitungs(SL)-Treiber innerhalb eines Eingangs/Ausgangs-Blocks (E/A-Blocks) ist dazu ausgebildet, eine zweite Lese/Schreib-Spannung an eine Bitleitung anzulegen, die mit der ausgewählten resistiven Speicherzelle verbunden ist. Eine Spannungskompensationssteuerung ist mit dem Wortleitungstreiber wirkverbunden und dazu ausgebildet, die an die ausgewählte Wortleitung anzulegende erste Lese/Schreib-Spannung zu bestimmen. Durch Einstellen der an die ausgewählte Wortleitung angelegten Wortleitungsspannung basierend auf der Position der ausgewählten Wortleitung, z.B. dem Abstand der ausgewählten Wortleitung von dem E/A-Block, kann eine Schwankung des BL/SL-Stroms reduziert werden. Eine weitere Einstellung der an die ausgewählte Wortleitung angelegten Wortleitungsspannung basierend auf der Temperatur kann auch die Abnahme der Lesereserve bei höheren Temperaturen infolge von Transistortemperatureffekten und parasitärem Widerstand abschwächen.
1 ist ein Blockdiagramm, das ein Beispiel für eine Spannungskompensationssteuerung 100, die mit einem Wortleitungstreiber eines Arrays 150 aus resistiven Speicherzellen 151 wirkverbunden ist, gemäß bestimmten Aspekten der vorliegenden Offenbarung allgemein darstellt. Jede der resistiven Speicherzellen 151 des Arrays 150 umfasst ein resistives Element 166 mit einer Schicht aus dielektrischem Material mit hohem k-Wert, die zwischen leitenden Elektroden angeordnet ist, welche innerhalb eines „Back-End-Of-The-Line(BEOL)“-Metallisierungsstapels angeordnet sind. Resistive Speichervorrichtungen sind dazu ausgebildet, basierend auf einem Prozess des reversiblen Umschaltens zwischen resistiven Zuständen zu funktionieren. Dieses reversible Umschalten wird durch selektives Ausbilden eines leitenden Filaments durch die Schicht aus dielektrischem Material mit hohem k-Wert ermöglicht. Beispielsweise kann die Schicht aus dielektrischem Material mit hohem k-Wert, die für gewöhnlich isolierend ist, durch Anlegen einer Spannung an den leitenden Elektroden, um ein leitendes Filament auszubilden, das sich durch die Schicht aus dielektrischem Material mit hohem k-Wert erstreckt, leitend gemacht werden. Eine resistive Speicherzelle mit einem ersten (z.B. hohen) resistiven Zustand entspricht einem ersten Datenwert (z.B. einer logischen ,0'), und eine resistive Speicherzelle mit einem zweiten (z.B. tiefen) resistiven Zustand entspricht einem zweiten Datenwert (z.B. einer logischen ,1').
Das dargestellte Array 150 umfasst eine Vielzahl der resistiven Speicherzellen 151. Der Einfachheit halber sind in 1 nur drei resistive Speicherzellen 151 dargestellt; ein typisches resistives Speicherarray würde weit mehr resistive Speicherzellen umfassen. Die resistiven Speicherzellen 151 sind innerhalb des Arrays 150 in Zeilen und/oder Spalten angeordnet. Die resistiven Speicherzellen 151 innerhalb einer Zeile des Arrays 150 sind mit einer Wortleitung (WL) 162 wirkverbunden, und resistive Speicherzellen 151 innerhalb einer Spalte des Arrays 150 sind mit einer Bitleitung (BL) 156 und einer Sourceleitung (SL) 158 wirkverbunden. Die Vielzahl von resistiven Speicherzellen 151 sind jeweils einer durch eine Kreuzung einer Wortleitung 162 und einer Bitleitung 156 definierten Adresse zugeordnet.
Jede der resistiven Speicherzellen 151 umfasst ein resistives Speicherelement 166 und einen Zugriffstransistor 164. Das resistive Speicherelement 166 weist einen resistiven Zustand auf, der zwischen einem niedrigen resistiven Zustand und einem hohen resistiven Zustand umschaltbar ist. Die resistiven Zustände stehen für einen Datenwert (z.B. „1“ oder ,,0"), der in dem resistiven Speicherelement 166 gespeichert ist. Das resistive Speicherelement 166 weist einen ersten Anschluss, der mit der Bitleitung 156 verbunden ist, und einen zweiten Anschluss, der mit dem Zugriffstransistor 164 verbunden ist, auf. Der Zugriffstransistor 164 weist ein Gate, das mit der Wortleitung 162 verbunden ist, eine Source, die mit der Sourceleitung 158 verbunden ist, und einen Drain, der mit dem zweiten Anschluss des resistiven Speicherelements 166 verbunden ist, auf.
Das Array 150 ist dazu ausgebildet, Daten von der Vielzahl von resistiven Speicherzellen 151 zu lesen und/oder auf diese zu schreiben. Ein Wortleitungssignal, beispielsweise eine Wortleitungsspannung V_WL, wird basierend auf einer empfangenen Wortleitungsadresse an eine der Wortleitungen 162 angelegt, und Bitleitungs/Sourceleitungs-Signale werden an geeignete Bitleitungen 156 und Sourceleitungen 158 angelegt. Durch selektives Anlegen von Signalen an die Wortleitungen 162, Bitleitungen 156 und Sourceleitungen 158 können Form-, Einstell-, Rücksetz- und Lesevorgänge an ausgewählten aus der Vielzahl von resistiven Speicherzellen 151 durchgeführt werden. Beispielsweise wird, um Daten von einer resistiven Speicherzelle 151 zu lesen, eine Wortleitungsspannung V_WL an die Wortleitung 162 angelegt, und BL/SL-Spannungen (VBL/VSL) werden an die Bitleitung 156 und eine Sourceleitung 158 angelegt. Die angelegten Signale bewirken, dass ein Leseverstärker ein Signal mit einem Wert empfängt, der von einem Datenzustand der resistiven Speicherzelle 151 abhängig ist. Bei manchen Ausführungsformen kann das Array 150 eine Vielzahl von Bitleitungen 156, Sourceleitungen 158 und Wortleitungen 162 umfassen. Beispielweise kann die Vielzahl von Bitleitungen 156 und Sourceleitungen 158 angeordnet werden, um BL/SL-Spannungen an eine Vielzahl von resistiven Speicherzellen 151, die in Spalten angeordnet sind, anzulegen, und Wortleitungsspannungen V_WL können an die Vielzahl von Wortleitungen 162 angelegt werden, um auf die Vielzahl von resistiven Speicherzellen 151 in jeder Spalte zuzugreifen.
Bei manchen Ausführungsformen umfasst das Array 150 ferner Wortleitungstreiber 152a, 152b (gesamthaft Wortleitungstreiber 152) und mindestens einen Eingangs/Ausgangs(E/A)-Steuerblock (auch als E/A-Block bezeichnet) 154. Der E/A-Steuerblock 154 legt die BL/SL-Spannungen (VBL/VSL) während Lese/Schreib-Vorgängen an Bitleitungen 156 und Sourceleitungen 158 an. Bei manchen Ausführungsformen umfasst der E/A-Steuerblock 154 Schaltungen zum Multiplexen und Kodieren und zum Demultiplexen und Dekodieren von Daten, die auf das Array 150 aus resistiven Speicherzellen 151 geschrieben werden oder davon gelesen werden sollen, sowie Schaltungen zum Vorladen der Bitleitungen 156 und Sourceleitungen 158 für Lese/Schreib-Vorgänge. Bei manchen Ausführungsformen umfasst der E/A-Steuerblock 154 Schaltungen zum Verstärken von Lese/Schreib-Signalen, die von den Bitleitungen 156 und Sourceleitungen 158 empfangen oder daran angelegt werden. Im Allgemeinen umfasst der E/A-Steuerblock 154 die Schaltungen, die erforderlich sind, um die Spannungen der Bitleitungen 156 und Sourceleitungen 158 für alle „SET“, „RESET“ und „READ“-Vorgänge, die an dem Array 150 aus resistiven Speicherzellen 151 ausgeführt werden, zu steuern.
Die an das Gate des Zugriffstransistors 164 angelegte Spannung kann dazu verwendet werden, den Strom, der durch das resistive Element 166 fließt, zu steuern, und kann daher dazu verwendet werden, Bitleitungsstromschwankungen infolge höherer Sourceleitungsspannung für Zellen näher dem E/A-Steuerblock 154 zu kompensieren. Eine höhere Sourceleitungsspannung für Zellen näher dem E/A-Steuerblock 154 kann beispielsweise durch parasitären Widerstand von anderen Elementen in dem Array 150 aus resistiven Speicherzellen 151 und Stromschwankungen in dem Zugriffstransistor 164 verursacht werden. Stromschwankungen in dem Zugriffstransistor 164 können durch Temperaturschwankungen und Schwellenspannungsschwankungen, beispielsweise von dem Körpereffekt eines MOSFET, verursacht werden. Schwankungen in dem Strom, der durch das resistive Element 166 fließt, können die Zuverlässigkeit des Lesens/Schreibens von Daten auf das resistive Element 166 reduzieren. Die Spannungskompensationssteuerung 100 kann dazu ausgebildet sein, eine Wortleitungsspannung V_WL zu bestimmen, die an das Gate des Zugriffstransistors 164 anzulegen ist, um Bitleitungsspannungsschwankungen zu kompensieren und die Zuverlässigkeit von Lese/Schreib-Vorgängen auf das resistive Element 166 zu erhöhen.
2 ist ein Blockdiagramm, das ein anderes Beispiel für eine Spannungskompensationssteuerung 100, die mit einem Wortleitungstreiber eines Arrays 150 aus resistiven Speicherzellen 151 wirkverbunden ist, gemäß bestimmten Aspekten der vorliegenden Offenbarung allgemein darstellt. Bei dem dargestellten Beispiel umfasst die Spannungskompensationssteuerung 100 ein Positionskompensationsmodul 110. Das Positionskompensationsmodul 110 kann dazu ausgebildet sein, eine Wortleitungsspannung zu bestimmen, die auf der Position einer ausgewählten Wortleitung 162 relativ zu dem VBL/VSL-Spannungsanschluss des E/A-Steuerblocks 154 basiert. Beispielsweise kann das Positionskompensationsmodul 110 eine Wortleitungsspannung basierend auf dem Abstand der Wortleitung 162, die mit den Speicherzellen der Zeile 160 verbunden ist, von dem E/A-Steuerblock 154 bestimmen. Die Bitleitungs- und Sourceleitungsspannungen nehmen für Wortleitungslagen, die weiter von dem VBL/VSL-Spannungsanschluss des E/A-Steuerblocks 154 entfernt sind, ab. Beispielweise werden, wenn das Array 150 aus resistiven Speicherzellen 151 1024 Zeilen aus Speicherzellen enthält und unter der Annahme, dass Zeile 1023 dem E/A-Steuerblock 154 am nächsten ist und Zeile 0 am weitesten von dem E/A-Steuerblock 154 entfernt ist, die Bitleitungs- und Sourceleitungsspannungen an Zeile 1023 (näher bei dem VBL/VSL-Spannungsanschluss) höher sein als die Bitleitungs- und Sourceleitungsspannungen an Zeile 0 (weiter von dem VBL/VSL-Spannungsanschluss entfernt). Die erhöhten Spannungen an den Zeilen, die näher dem E/A-Steuerblock 154 sind, führen zu einer Stromreduktion in den resistiven Speicherzellen an den Zeilen, die näher dem E/A-Steuerblock 154 sind. Das Positionskompensationsmodul 110 kann dann diesen Effekt durch Bestimmen der Position einer ausgewählten Wortleitung, beispielsweise durch Empfangen einer Wortleitungsadresse für die ausgewählte Zeile, und Bestimmen einer Wortleitungsspannung, die darauf basiert, wie weit diese Position von dem VBL/VSL-Spannungsanschluss des E/A-Steuerblocks entfernt ist, mit dem die ausgewählte Speicherzelle in der ausgewählten Zeile verbunden ist, kompensieren. Die Details eines beispielhaften Wortleitungsspannungskompensationsschemas basierend auf der Position einer ausgewählten Wortleitung, beispielsweise eines, das durch ein Positionskompensationsmodul 110 verwendet werden kann, werden unter Bezugnahme auf 5-6 näher beschrieben.
3 ist ein Blockdiagramm, das ein anderes Beispiel für eine Spannungskompensationssteuerung 100, die mit einem Wortleitungstreiber eines Arrays 150 aus resistiven Speicherzellen 151 wirkverbunden ist, gemäß bestimmten Aspekten der vorliegenden Offenbarung allgemein darstellt. Bei dem dargestellten Beispiel umfasst die Spannungskompensationssteuerung 100 ein Temperaturkompensationsmodul 120. Das Temperaturkompensationsmodul 120 kann dazu ausgebildet sein, eine Wortleitungsspannung zu bestimmen, die auf der Temperatur des Arrays 150 aus resistiven Speicherzellen 151 basiert. Beispielsweise kann das Temperaturkompensationsmodul 120 eine Wortleitungsspannung basierend auf der Temperatur des Arrays 150 aus resistiven Speicherzellen 151 bestimmen. Der Widerstand von vielen elektronischen Elementen des Arrays aus resistiven Speicherzellen, umfassend die Zugriffstransistoren, ist temperaturabhängig. Im Allgemeinen steigt der parasitäre Widerstand des Arrays aus resistiven Speicherzellen mit der Temperatur an. Darüber hinaus steigt der Widerstand der Zugriffstransistoren, beispielsweise von MOSFETs, die als Zugriffstransistoren verwendet werden, ebenfalls mit zunehmender Temperatur an. Die Lesereserve einer resistiven Speicherzelle 151 hängt von der Differenz zwischen dem Lesestrom des resistiven Elements 166 der Zelle in dem niedrigen und dem hohen resistiven Zustand ab. Beispielsweise hängt die Lesereserve der resistiven Speicherzelle 151 von der Differenz zwischen dem Lesestrom, der durch das resistive Element 166 in einem hohen oder einem niedrigen resistiven Zustand fließt, ab. Das Temperaturkompensationsmodul 120 kann dann die Temperatur des Arrays aus resistiven Speicherzellen bestimmen und eine Wortleitungsspannung bestimmen, die auf der Temperatur basiert. Die Details eines beispielhaften Wortleitungsspannungskompensationsschemas basierend auf der Temperatur des Arrays 150 oder resistiven Speicherzellen 151, beispielsweise eines, das durch ein Temperaturkompensationsmodul 120 verwendet werden kann, werden unter Bezugnahme auf 7-9 näher beschrieben.
4 ist ein Blockdiagramm, das ein anderes Beispiel für eine Spannungskompensationssteuerung 100, die mit einem Wortleitungstreiber eines Arrays 150 aus resistiven Speicherzellen 151 wirkverbunden ist, gemäß bestimmten Aspekten der vorliegenden Offenbarung allgemein darstellt. Bei dem dargestellten Beispiel umfasst die Spannungskompensationssteuerung 100 sowohl das Positionskompensationsmodul 110 als auch das Temperaturkompensationsmodul 120. Bei dem dargestellten Beispiel kann die Bestimmung der Wortleitungsspannung, die an eine ausgewählte Wortleitung anzulegen ist, unabhängig sowohl eine Bestimmung der Wortleitungsspannung basierend auf der Position der ausgewählten Wortleitung als auch eine Bestimmung auf der Temperatur des Arrays aus resistiven Speicherzellen umfassen. Somit kann die bestimmte Wortleitungsspannung durch sowohl das Positionskompensationsmodul 110, welches mit Bezug auf 2 dargestellt und beschrieben wird, als auch das Temperaturkompensationsmodul 120, welches mit Bezug auf 3 dargestellt und beschrieben wird, derart kombiniert werden, dass die Spannungskompensationssteuerung 100 eine Gesamtwortleitungsspannung bestimmt, die an die ausgewählte Wortleitung des Arrays aus resistiven Speicherzellen anzulegen ist, um Lage- und Temperaturschwankungen geeignet zu kompensieren. Die Details eines beispielhaften Wortleitungsspannungskompensationsschemas basierend auf einer Kombination aus sowohl dem Positionskompensationsmodul 110 als auch dem Temperaturkompensationsmodul 120 werden unter Bezugnahme auf 10 näher beschrieben.
5 ist ein Schaltbild, das Aspekte eines beispielhaften Positionskompensationsschemas darstellt. Bei dem dargestellten Beispiel umfasst eine Spalte eines Arrays aus resistiven Speicherzellen 1024 Speicherzellen, wobei jede einer Zeile des Arrays entspricht und mit einer von 1024 Wortleitungen WLo bis WL1023 verbunden ist. Wie oben angeführt nehmen die Bitleitungs- und Sourceleitungsspannungen für Wortleitungslagen, die von dem VBL/VSL-Spannungsanschluss weiter entfernt sind, ab. Der Strom, der durch den Zugriffstransistor einer Speicherzelle durchgelassen wird, hängt von dem Kehrwert der Differenz zwischen der an das Gate und an die Source des Transistors angelegten Spannung ab. Darüber hinaus steigt infolge des Körpereffekts die Schwellenspannung des Zugriffstransistors mit der an die Source des Transistors angelegten Spannung an. Daher ist der Strom, der durch den Zugriffstransistor durchgelassen wird, proportional zu:
$I \propto \frac{1}{V_{W L} - V_{S L} - V_{T H} (V_{S L})}$
wobei V_WL die an das Gate eines Zugriffstransistors angelegte Wortleitungsspannung ist, V_SL die Sourceleitungsspannung an der Source des Zugriffstransistors ist und V_TH die Schwellenspannung des Zugriffstransistors und, wie dargestellt, auch eine Funktion von V_SL ist. Infolgedessen wird für höhere Sourceleitungsspannungen der Strom, der durch den Zugriffstransistor durchgelassen wird, niedriger sein. Wenn beispielsweise die Wortleitung 162, die der (z.B. der Bitleitungssource am nächsten gelegenen) Wortleitungsadresse 1023 entspricht, zum Anlegen einer Wortleitungsspannung für Lese/Schreib-Zugriff auf das resistive Speicherelement 164 ausgewählt wird, wird der Lese/Schreib-Strom, der durch den Zugriffstransistor 162 durchgelassen wird, niedriger sein als ein entsprechender Lese/Schreib-Strom, der durch den Zugriffstransistor durchgelassen wird, welcher mit der Wortleitung verbunden ist, die der (z.B. am weitesten von der Bitleitungssource entfernten) Wortleitungsadresse 0 entspricht, da V_SL an der Wortleitung 162 höher sein wird.
Um diese Schwankung in dem Lese/Schreib-Strom zu kompensieren, kann die an die Wortleitung 162 angelegte Spannung eingestellt werden. Bei manchen Ausführungsformen kann die Spannung, die an die Wortleitung von jeder einzelnen Zeile in dem Array aus resistiven Speicherzellen angelegt wird, einzeln bestimmt oder eingestellt werden. Alternativ dazu können bei anderen Ausführungsformen Zeilen von Zellen derart gruppiert werden, dass Wortleitungsspannungseinstellungen an eine Gruppe von Zeilen angelegt werden können. Mit anderen Worten können die Wortzeilen basierend auf deren Position relativ zu der Bitleitungssource in Gruppen segmentiert werden. Bei den dargestellten Ausführungsformen ist der VBL/VSL-Spannungsanschluss innerhalb des E/A-Steuerblocks 154 angeordnet und mit den Bitleitungen 156 und Sourceleitungen 158 des Arrays 150 aus resistiven Speicherzellen 151 verbunden. Bei dem dargestellten Beispiel sind die 1024 Wortzeilen in vier Gruppen segmentiert, wobei die Wortzeilen Wortzeilenadressen WLo-WL255, die Segment 1 zugeordnet sind, WL256-WL511, die Segment 2 zugeordnet sind, WL512-WL767, die Segment 3 zugeordnet sind, und WL768-WL1023, die Segment 4 zugeordnet sind, entsprechen. Somit werden nur vier Wortleitungsspannungseinstellpegel, um Lageschwankungen zu kompensieren, verwendet, und nicht 1024 Pegel, was eine Kompensationsschaltung, die erforderlich ist, um die Kompensationseinstellung zu bestimmen, vereinfacht. Die dargestellte Ausführungsform bedient sich Zwei-Bit-Kennungen, um aus den vier Segmenten auszuwählen.
6A ist ein Schaltplan, der ein Beispiel für das in 2 gezeigte Positionskompensationsmodul 110 darstellt, welches dazu ausgebildet ist, die Wortleitungsspannung VWL zu erzeugen, die zu einer ausgewählten Wortleitung 162 des Arrays 150 basierend auf der Position der ausgewählten Wortleitung ausgegeben wird. Bei dem dargestellten Beispiel umfasst das Positionskompensationsmodul 110 einen Zweistufen-Gegentakt-Operationsverstärker (OP Amp) 502, eine Widerstandsleiter 520, Schalter G1-G4, einen abstimmbaren Widerstand RL sowie Schalter M1-M2. Die Widerstandsleiter 504 umfasst Widerstände 522, 524, 526 und 528, welche alle denselben Rs-Widerstandswert aufweisen. Eine Konstantstromquelle I, die durch den Pfeil 530 angegeben wird, wird durch die dargestellte geschlossene Schleifenanordnung geschaffen. Der OP-Amp 502 weist einen Eingang auf, der eine Spannung Vo empfängt, die an der Verbindungsstelle der Widerstandsleiter 520 und des abstimmbaren Widerstands RL erzeugt wird. Ein zweiter Eingang des OP-Amp 502 empfängt eine Wortleitungsreferenzspannung VREF_VWL. Bei dem dargestellten Beispiel ist der Spannungspegel Vo annähernd gleich dem Spannungspegel VREF_VWL. Die
Ausgangsspannung VWL weist vier Pegel V₁-V₄ auf, wobei das Spannungsinkrement ΔV zwischen benachbarten Widerständen in der Widerstandsleiter 520 bestimmt wird gemäß:
$Δ V = I * Rs$
Wobei I die Konstantstromquelle basierend auf der Spannung Vo und dem Widerstandswert RL ist und Rs der Widerstandswert von jedem der Widerstände Rs ist.
Bei dem dargestellten Beispiel werden die Spannungspegel durch Verwendung von Zwei-Bit-Logik ausgewählt, um normalerweise geschlossene Schalter G1-G4 zu öffnen. Bit 9 und 10 werden zu der Wortleitungsadresse addiert und identifizieren die verschiedenen Segmente oder Gruppierungen von Wortleitungen gemäß ihrer Lage, wie in der in 6B bereitgestellten Adressentabelle dargestellt ist. Gemäß der in 6B dargestellten Adressentabelle wird, wenn eine Wortleitungsadresse, die Segment 1 zugeordnet ist, wie in 5 dargestellt ist, beispielsweise Wortleitung 162, ausgewählt wird, die Wortleitungsadresse auch einem Logikwert von 00 zugeordnet, was einen Schalter G4 einschaltet, was zu einer Wortleitungsspannung V_WL führt, die gleich dem Spannungspegel V1, dem niedrigsten der vier Spannungspegel V1-V4, ist.
7A ist ein Schaltplan, der ein anderes beispielhaftes Wortleitungsspannungskompensationsschema darstellt. 7A zeigt ein Beispiel für das Temperaturkompensationsmodul 120 von 3, welches dazu ausgebildet ist, eine Wortleitungsspannung basierend auf der Temperatur des Arrays 150 aus resistiven Speicherzellen 151 zu erzeugen. Bei dem dargestellten Beispiel umfasst das Temperaturkompensationsmodul 120 einen Dekodierer 702, Komparatoren 704 und 706 und Schalter G1-G3. Der Dekodierer 702 ist dazu ausgebildet, Spannung VREF_VWL aus einer maximalen Spannung Vmax, einer minimalen Spannung Vmin und einer zu einer absoluten Temperatur proportionalen Spannung Vptat auszugeben. Die ausgegebene Spannung VREF_VWL kann als die Wortleitungsspannung VWL ausgegeben werden oder kann auch als die Eingangsreferenzspannung VREF_VWL für weitere Wortleitungsspannungskompensation basierend auf der Position der ausgewählten Wortleitung, beispielsweise VREF_VWL in 6A, verwendet werden.
Wie oben angeführt kann eine Schwankung des Bitleitungsstroms infolge erhöhter Temperatur eines Arrays aus resistiven Speicherzellen zur Reduktion der Lesereserve für eine resistive Speicherzelle 151 führen, was potenziell zu verringerter Datenzuverlässigkeit führt. Der Lesestrom ist proportional zu der Lesespannung, die durch die Bit/Source-Leitungen während eines Lesevorgangs angelegt wird, dividiert durch den spezifischen Widerstand der Leseschaltung. Die Hauptkomponenten des spezifischen Widerstands der Leseschaltung sind der spezifische Widerstand des Zugriffstransistors 164 in dem „EIN“-Zustand, der spezifische Widerstand des resistiven Elements 166 und der parasitäre Widerstand der Schaltung. Diese Komponenten sind in Reihe geschaltet und sind daher additiv, und der resultierende Lesestrom ist die Iread-Gleichung: $\begin{array}{l} I_{r e a d} \propto \frac{V_{r e a d}}{R_{s t a t e} + R_{o n} + R_{p a r}} \\ I_{L o w} \propto \frac{V_{r e a d}}{R_{H R S} + R_{o n} + R_{p a r}} \\ I_{H i g h} \propto \frac{V_{r e a d}}{R_{L R S} + R_{o n} + R_{p a r}} \end{array}$
wobei Rstate der Widerstand des resistiven Elements 166 entweder in dem hohen oder niedrigen resistiven Zustand ist, Ron der Widerstand des Zugriffstransistors 164 ist und Rpar der parasitäre Widerstand der Leseschaltung ist. Die Lesereserve ist IHigh - ILow, wovon jeder oben entsprechend dem, ob das resistive Element 166 der resistiven Speicherzelle 151 in dem niedrigen resistiven Zustand mit R_LRS oder dem hohen resistiven Zustand mit R_HRS ist, dargestellt ist.
Wie aus den oben angeführten Gleichungen zu ersehen ist, nimmt die Differenz zwischen dem hohen und dem niedrigen Lesestrom ab, wenn die Widerstände des Zugriffstransistors Ron und der elektronischen Komponenten, die zu dem parasitären Widerstand Rpar der Leseschaltung beitragen, mit der Temperatur zunehmen. Dies verringert die Lesereserve, z.B. die Fähigkeit, zwischen hohen und niedrigen resistiven Zuständen des resistiven Elements 166 der Speicherzelle aufzulösen. Die maximale Lesereserve tritt auf, wenn Ron und Rpar Null sind. Ein Verfahren zum Erhöhen der Lesereserve mit zunehmender Temperatur ist, die an das Gate des Zugriffstransistors angelegte Wortleitungsspannung zu erhöhen und dadurch den Widerstand des Zugriffstransistors Ron zu reduzieren und den Anstieg von Ron infolge eines Anstiegs der Temperatur des Arrays aus resistiven Speicherzellen zu kompensieren. Das Erzeugen einer Wortleitungsspannung (Vptat), die zu der Temperatur des Speicherarrays proportional ist, z.B. die mit jeweiligen Zunahmen oder Abnahmen der Speicherarraytemperatur direkt zunimmt oder abnimmt, kann verwendet werden, um Änderungen des Lesestroms, die sich aus Leseschaltungstemperaturschwankungen ergeben, zu kompensieren. Allerdings ist die Wortleitungsspannung auf der niedrigen Seite durch eine minimale Spannung begrenzt, die erforderlich ist, um einen Lesevorgang sicherzustellen, z.B. um sicherzustellen, dass die Wortleitungsspannung größer als die Schwellenspannung des Zugriffstransistors ist. Die Wortleitungsspannung ist bei manchen Ausführungsformen auf der hohen Seite durch eine maximale Spannung begrenzt, die innerhalb des Betriebsbereichs des Zugriffstransistors liegt. Eine andere Überlegung zum Begrenzen der Wortleitungsspannung auf der hohen Seite ist die Zuverlässigkeit des Zugriffs des Transistors im Zeitverlauf, um den zeitabhängigen Gateoxiddurchbruchs(TDDB)-Effekt zu vermeiden/verzögern.
Bei dem in 7B dargestellten Beispiel ist Vptat als mit der Temperatur linear ansteigend dargestellt. Bei Temperatur T1 ist Vptat gleich Vmin und bei der höheren Temperatur T2 ist Vptat gleich Vmax. Bei dem dargestellten Beispiel steigt Vptat linear mit der Temperatur an; allerdings kann Vptat auf viele verschiedene Weisen mit der Temperatur ansteigen, beispielsweise exponentiell, logarithmisch, quadratisch oder gemäß jedweder anderen binomischen Gleichung, diskret in Schritten, um einen empirisch bestimmten Betrag, oder durch jedwede andere Weise. Bei dem Beispiel aus 7A wird Vptat mit Vmax verglichen, was den logischen Ausgang C2 von dem Komparator 704 ergibt, und Vptat wird mit Vmin verglichen, was den logischen Ausgang C1 von dem Komparator 706 ergibt. Der Dekodierer 702 bedient sich der in 7D dargestellten Zustandstabelle, um den Schalter G1 einzuschalten, wenn Vptat kleiner als Vmin ist, wodurch Vmin als VREF_VWL-Ausgang ausgewählt wird. Der Dekodierer 702 schaltet den Schalter G3 ein, wenn Vptat größer als Vmax ist, wodurch Vmax als VREF_VWL-Ausgang ausgewählt wird, und der Dekodierer 702 schaltet den Schalter G2 ein, wenn Vptat sowohl größer als Vmin als auch kleiner als Vmax ist, wodurch Vptat als VREF_VWL-Ausgang ausgewählt wird. 7C zeigt den resultierenden VREF_VWL-Ausgang des beispielhaften Wortleitungsspannungssteuerungsmoduls 700 in Abhängigkeit von der Temperatur.
8 und 9 sind Schaltbilder, die beispielhafte Spannungsreferenzschaltungen 800, 900 zum Erzeugen einer zu der absoluten Temperatur proportionalen Spannung Vptat durch Verwendung von Bandabstandsreferenz(BGR)-Schaltungen darstellen. Die Vptat wird beispielsweise als Eingang zu den in 7A dargestellten Komparatoren 704 und 706 zugeführt. Eine Bandabstandsspannungsreferenzschaltung, beispielsweise Schaltung 802, ist eine temperaturunabhängige Spannungsreferenzschaltung, die eine feste (konstante) Spannung unabhängig von Temperaturänderungen ausgibt. Die Vptat-Erzeugungsschaltung 800 verbindet einen Transistor und einen Widerstand R mit der BGR-Schaltung 802, um eine Spannung Vptat auszugeben, die sich linear mit der Temperatur ändert. Wie in 8 dargestellt ist, sind V1 und V2 aufgrund von OP Amp 804 gleich, und Auswählen von R1 = R2 führt zu I₁ = I₂. Unter Verwendung der BJT-Stromformel gilt I1 = I2 = Vt*ln(n) / R3, wobei Vt linear proportional zu der Temperatur ist und n das Verhältnis von Emitterflächen von Transistoren Q1 und Q2 ist. Der Strom I3 ist proportional zu I2, der an das Gate des Transistors 806 angelegt ist, um einen Faktor K, was Vptat = I3*R = (K*12)*R = K*R*Vt*ln(n) / R3 ergibt. Da sich Vt linear mit der Temperatur ändert, ändert sich Vptat ebenfalls linear mit der Temperatur.
9 ist ein Schaltbild, das eine andere beispielhafte Schaltung zum Erzeugen einer Vptat-Spannung darstellt. Bei dem dargestellten Beispiel erzeugt die Vptat-Erzeugungsschaltung 900 eine Spannung, die nichtlinear proportional zu Vptat ist. Wie in 9 dargestellt ist, entspricht der Strom I3 I3 aus 8 und ändert sich linear mit der Temperatur. Allerdings ist Vptat in 9 proportional zu dem Produkt aus dem Strom I3 mit dem Gesamtwiderstand entlang seinem Weg oder, mit anderen Worten, I3*(Ra + Rb + R(Q3)/Radjust). Der Widerstand des Transistors Q3, R(Q3), ist nichtlinear, und seine Nichtlinearität wird durch Ändern von Radjust geändert.
10 ist ein Blockdiagramm, das ein anderes Beispiel für eine Spannungskompensationssteuerung 100, die mit einem Wortleitungstreiber 152 eines Arrays 150 aus resistiven Speicherzellen 151 wirkverbunden ist, gemäß bestimmten Aspekten der vorliegenden Offenbarung darstellt. Bei dem dargestellten Beispiel bestimmt die Spannungskompensationssteuerung 100 die Wortleitungsspannung VWL basierend sowohl auf der Position der ausgewählten Wortleitung als auch auf der Temperatur des Arrays 150 aus resistiven Speicherzellen 151. Bei der dargestellten Ausführungsform empfängt ein Vptat-Generator 1002 des Temperaturkompensationsmoduls 120 eine Temperatur des Arrays 150 aus resistiven Speicherzellen 151, und das Temperaturkompensationsmodul 120 gibt ein VREF_VWL-Signal aus. Beispielsweise erzeugt der Vptat-Generator 1002 Vptat, wie oben in Bezug auf 7A beschrieben, in Abhängigkeit von der empfangenen Temperatur des Arrays 150, und das Temperaturkompensationsmodul 120 vergleicht Vptat mit einer minimalen und einer maximalen Spannung, die durch einen Referenzspannungsgenerator 1004 bereitgestellt werden, und bestimmt basierend auf dem Vergleich eine Ausgangs-VREF_VWL. Bei dem in 10 dargestellten Beispiel kann VREF_VWL ein Eingang zu dem Positionskompensationsmodul 110 gemeinsam mit der Wortleitungsadresse einer ausgewählten Wortleitung sein, wie in 6A dargestellt ist. Das Positionskompensationsmodul 110 kann dann eine Wortleitungsspannung für eine ausgewählte Wortleitung 162 basierend auf der Position der ausgewählten Wortleitung 162 bestimmen, wie oben in Bezug auf 6A beschrieben wird.
11 ist ein Blockdiagramm, das eine beispielhafte Speichervorrichtung 1100 darstellt und die Anordnung einer Spannungskompensationssteuerung 100 in Bezug auf ein Array oder Arrays aus resistiven Speicherzellen 150a, 150b darstellt. Bei dem dargestellten Beispiel ist die Spannungskompensationssteuerung 100 zwischen Arrays, oder Subarrays 150a, 150b desselben Arrays 150, aus resistiven Speicherzellen angeordnet. Der Vptat-Generator 1002 ist neben dem oder in der Nähe des Temperaturkompensationsmoduls 120 angeordnet. Das Temperaturkompensationsmodul 120 ist bei dem dargestellten Beispiel neben dem oder in der Nähe des Positionskompensationsmoduls 110 angeordnet, wenngleich andere Anordnungen unter den Schutzumfang der Offenbarung fallen.
12 ist ein Flussdiagramm eines Verfahrens 1200 zum Bestimmen einer Wortleitungsspannung, welches Temperatur und Position einer ausgewählten Wortleitung kompensiert. Das Verfahren 1200 kann beispielsweise durch eine Spannungskompensationssteuerung 100, beispielsweise durch eine Spannungskompensationssteuerung 100 in einer beliebigen von 1-4, durchgeführt werden.
Bei dem dargestellten Beispiel wird ein Array 150 aus resistiven Speicherzellen 151, wie es beispielsweise in 1 dargestellt ist, in einem Vorgang 1202 bereitgestellt. Wie oben angeführt wird, umfasst das Array 150 Bitleitungen 156 und Wortleitungen 162. In Vorgang 1204 wird eine Wortleitungsadresse und/oder eine Temperatur des Arrays 150 aus resistiven Speicherzellen 151 empfangen.
In Vorgang 1206 wird eine Wortleitungsspannung bestimmt. Bei manchen Beispielen wird die Wortleitungsspannung aus einer Vielzahl von vorbestimmten Spannungspegeln ausgewählt. In Vorgang 1208 wird die ausgewählte Wortleitungsspannung VWL an eine ausgewählte aus der Mehrzahl von Wortleitungen 162 des Arrays 150 aus resistiven Speicherzellen 151 angelegt. Bei manchen Beispielen wird eine Position einer ausgewählten aus der Vielzahl von Wortleitungen 162 des Arrays 150 aus resistiven Speicherzellen 151 bestimmt, und die Wortleitungsspannung VWL wird basierend auf der Position der ausgewählten Wortleitung ausgewählt, wie beispielsweise in 2 dargestellt ist. Bei weiteren Ausführungsformen wird eine Temperatur des Arrays 150 aus resistiven Speicherzellen 151 bestimmt, und die Wortleitungsspannung VWL wird basierend auf der bestimmten Temperatur bestimmt, wie beispielsweise in 3 dargestellt ist. Bei noch weiteren Ausführungsformen wird die Wortleitungsspannung VWL basierend auf einer Kombination aus sowohl der Position der ausgewählten Wortleitung als auch der bestimmten Temperatur bestimmt, wie in 4 dargestellt ist.
Bei weiteren Ausführungsformen wird das Array 150 aus resistiven Speicherzellen 151 basierend auf einer Position von einem E/A-Steuerblock 154, der mit der Vielzahl von Bitleitungen 156 verbunden ist, in eine Vielzahl von vorbestimmten Segmenten segmentiert. Eine erste vorbestimmte Wortleitungsspannung, die einem Segment entspricht, das weiter von dem E/A-Steuerblock 154 entfernt ist, ist kleiner als eine zweite vorbestimmte Wortleitungsspannung, die einem Segment entspricht, das näher bei dem E/A-Steuerblock 154 ist. Ferner wird eine Temperatur des Arrays 150 aus resistiven Speicherzellen 151 bestimmt, eine minimale Wortleitungsspannung wird bei einer ersten Temperatur bestimmt, und eine maximale Wortleitungsspannung wird bei einer zweiten Temperatur, die höher als die erste Temperatur ist, bestimmt. Eine Wortleitungsspannung wird bestimmt, die proportional zu der Temperatur des Arrays 150 aus resistiven Speicherzellen 151 von der minimalen Wortleitungsspannung bei der ersten Temperatur zu der maximalen Spannung bei der zweiten Temperatur, die höher als die erste Temperatur ist, ansteigt.
Offenbarte Ausführungsformen stellen somit Verbesserungen der Lese- und Schreibreserven bereit. Bei einem Beispiel umfasst eine Speichervorrichtung ein Array 150 aus resistiven Speicherzellen 151 mit einer Vielzahl von Wortleitungen 162, die mit dem Array 150 aus resistiven Speicherzellen 151 verbunden sind. Eine Spannungskompensationssteuerung 100 ist dazu ausgebildet, eine Wortleitungsspannung zu bestimmen, die an eine aus der Vielzahl von Wortleitungen 162 ausgewählte Wortleitung anzulegen ist. Ein Wortleitungstreiber 152 ist dazu ausgebildet, die bestimmte Wortleitungsspannung an die ausgewählte Wortleitung anzulegen.
Gemäß anderen offenbarten Beispielen weist eine Spannungskompensationssteuerung 100 für ein Array aus resistiven Speicherzellen einen Eingangsanschluss auf, der dazu ausgebildet ist, eine Wortleitungsadresse zu empfangen, die einer Wortleitung 162 eines Arrays 150 aus resistiven Speicherzellen 151 entspricht. Ein Positionskompensationsmodul 110 ist dazu ausgebildet, eine aus einer vorbestimmten Anzahl von Wortleitungsspannungen basierend auf einer Position der Wortleitungsadresse relativ zu einem E/A-Steuerblock 154 des Arrays 150 aus resistiven Speicherzellen auszuwählen. Ein Temperaturkompensationsmodul 120 ist dazu ausgebildet, eine minimale Wortleitungsspannung bei einer ersten Temperatur und eine maximale Wortleitungsspannung bei einer zweiten Temperatur, die höher als die erste Temperatur ist, zu bestimmen. Ein Ausgangsanschluss ist dazu ausgebildet, eine Wortleitungsspannung basierend auf Ausgängen des Positionskompensationsmoduls 110 und des Temperaturkompensationsmoduls 120 auszugeben.
Gemäß noch weiteren offenbarten Beispielen umfasst ein Verfahren Bereitstellen eines Arrays 150 aus resistiven Speicherzellen 151 mit einer Vielzahl von Wortleitungen 162, die mit dem Array 150 aus resistiven Speicherzellen 151 verbunden sind. Eine Wortleitungsadresse wird empfangen, und eine Wortleitungsspannung wird bestimmt. Bestimmen einer Wortleitungsspannung umfasst Auswählen einer Wortleitungsspannung aus einer Vielzahl von vorbestimmten Spannungspegeln. Die ausgewählte Wortleitungsspannung wird an eine ausgewählte aus der Vielzahl von Wortleitungen 162 des Arrays 150 aus resistiven Speicherzellen 151 angelegt.

Claims

Speichervorrichtung, umfassend: ein Array (150) aus resistiven Speicherzellen (151); eine Vielzahl von Wortleitungen (162), die mit dem Array (150) aus resistiven Speicherzellen (151) verbunden sind; eine Spannungskompensationssteuerung (100), die dazu ausgebildet ist, eine Wortleitungsspannung, die an eine aus der Vielzahl von Wortleitungen (162) ausgewählte Wortleitung (162) anzulegen ist, zu bestimmen; einen Wortleitungstreiber (152), der dazu ausgebildet ist, die bestimmte Wortleitungsspannung an die ausgewählte Wortleitung (162) anzulegen, und einen E/A-Block (154), der mit der Vielzahl von resistiven Speicherzellen (151) verbunden ist, wobei die Spannungskompensationssteuerung (100) die bestimmte Wortleitungsspannung basierend auf einem Abstand der ausgewählten Wortleitung (162) von dem E/A-Block (154) variiert.
Speichervorrichtung nach Anspruch 1, wobei die bestimmte Wortleitungsspannung aus einer vorbestimmten Anzahl von Wortleitungsspannungen durch Segmentieren des Arrays (150) aus resistiven Speicherzellen (151) in eine Vielzahl von vorbestimmten Segmenten basierend auf der Position von dem E/A-Block (154) ausgewählt wird, wobei eine erste vorbestimmte Wortleitungsspannung, die einem Segment entspricht, das weiter von dem E/A-Block (154) entfernt ist, niedriger ist als eine zweite vorbestimmte Wortleitungsspannung, die einem Segment entspricht, das näher bei dem E/A-Block (154) ist.
Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Spannungskompensationssteuerung (100) dazu ausgebildet ist, die Wortleitungsspannung basierend auf einer Temperatur des Arrays (150) aus resistiven Speicherzellen (151) zu bestimmen.
Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Spannungskompensationssteuerung (100) dazu ausgebildet ist, eine minimale Wortleitungsspannung bei einer ersten Temperatur und eine zweite maximale Wortleitungsspannung bei einer zweiten Temperatur, die höher als die erste Temperatur ist, zu bestimmen.
Speichervorrichtung nach Anspruch 4, wobei die Spannungskompensationssteuerung (100) dazu ausgebildet ist, eine Wortleitungsspannung zu bestimmen, die von der minimalen Wortleitungsspannung bei der ersten Temperatur zu der zweiten Temperatur, die höher als die erste Temperatur ist, proportional zu der Temperatur des Arrays (150) aus resistiven Speicherzellen (151) ansteigt.
Speichervorrichtung nach Anspruch 5, wobei die Wortleitungsspannung von der minimalen Wortleitungsspannung bei der ersten Temperatur zu der zweiten Temperatur, die höher als die erste Temperatur ist, linear ansteigt.
Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Spannungskompensationssteuerung (100) eine Temperaturkompensationsschaltung, die dazu ausgebildet ist, eine Temperatur des Arrays (150) aus resistiven Speicherzellen (151) zu empfangen und ein Referenzsignal auszugeben, und eine Positionskompensationsschaltung, die dazu ausgebildet ist, das Referenzsignal zu empfangen und die Wortleitungsspannung basierend auf der ausgewählten Wortleitung (162) und dem Referenzsignal zu bestimmen, umfasst.
Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei das Array (150) aus resistiven Speicherzellen (151) ein erstes und ein zweites Subarray umfasst, wobei die Spannungskompensationssteuerung (100) zwischen dem ersten und dem zweiten Subarray angeordnet ist.
Spannungskompensationssteuerung (100) für ein Array (150) aus resistiven Speicherzellen (151), umfassend: einen Eingangsanschluss, der dazu ausgebildet ist, eine Wortleitungsadresse (1023), die einer Wortleitung (162) des Arrays (150) aus resistiven Speicherzellen (151) entspricht, zu empfangen; ein Positionskompensationsmodul (110), das dazu ausgebildet ist, eine aus einer vorbestimmten Anzahl von Wortleitungsspannungen basierend auf einer Position der Wortleitungsadresse (1023) relativ zu einem E/A-Block (154) des Arrays (150) aus resistiven Speicherzellen (151) auszuwählen; ein Temperaturkompensationsmodul (120), das dazu ausgebildet ist, eine minimale Wortleitungsspannung bei einer ersten Temperatur des Arrays (150) aus resistiven Speicherzellen (151) und eine maximale Wortleitungsspannung bei einer zweiten Temperatur des Arrays (150) aus resistiven Speicherzellen (151), die höher als die erste Temperatur ist, zu bestimmen; einen Ausgangsanschluss, der dazu ausgebildet ist, eine Wortleitungsspannung basierend auf Ausgängen des Positionskompensationsmoduls (110) und des Temperaturkompensationsmoduls (120) auszugeben.
Spannungskompensationssteuerung (100) nach Anspruch 9, wobei das Temperaturkompensationsmodul (120) dazu ausgebildet ist, eine Wortleitungsspannung zu bestimmen, die von der minimalen Wortleitungsspannung bei der ersten Temperatur zu der maximalen Spannung bei der zweiten Temperatur, die höher als die erste Temperatur ist, proportional zu der Temperatur des Arrays (150) aus resistiven Speicherzellen (151) ansteigt.
Spannungskompensationssteuerung (100) nach Anspruch 10, wobei die bestimmte Wortleitungsspannung von der minimalen Wortleitungsspannung bei der ersten Temperatur zu der maximalen Wortleitungsspannung bei der zweiten Temperatur, die höher als die erste Temperatur ist, linear ansteigt.
Spannungskompensationssteuerung (100) nach einem der Ansprüche 9 bis 11, wobei das Temperaturkompensationsmodul (120) dazu ausgebildet ist, eine minimale Wortleitungsspannung bei einer ersten Temperatur und eine maximale Wortleitungsspannung bei einer zweiten Temperatur, die höher als die erste Temperatur ist, zu bestimmen und eine Wortleitungsspannung zu bestimmen, die von der minimalen Wortleitungsspannung bei der ersten Temperatur zu der maximalen Spannung bei der zweiten Temperatur, die höher als die erste Temperatur ist, proportional zu der Temperatur des Arrays (150) aus resistiven Speicherzellen (151) ansteigt.
Spannungskompensationssteuerung (100) nach einem der Ansprüche 9 bis 12, wobei eine erste vorbestimmte Wortleitungsspannung, die einem Segment entspricht, das weiter von dem E/A-Block (154) entfernt ist, niedriger ist als eine zweite vorbestimmte Wortleitungsspannung, die einem Segment entspricht, das näher bei dem E/A-Block (154) ist.
Spannungskompensationssteuerung (100) nach einem der Ansprüche 9 bis 13, wobei die Spannungskompensationssteuerung (100) zwischen einem ersten und einem zweiten Subarray aus resistiven Speicherzellen (151) angeordnet ist.
Verfahren, umfassend: Bereitstellen eines Arrays (150) aus resistiven Speicherzellen (151); Bereitstellen einer Vielzahl von Wortleitungen (162), die mit dem Array (150) aus resistiven Speicherzellen (151) verbunden sind; Empfangen einer Wortleitungsadresse (1023); Bestimmen einer Wortleitungsspannung, umfassend Auswählen einer Wortleitungsspannung aus einer Vielzahl von vorbestimmten Spannungspegeln; Anlegen der ausgewählten Wortleitungsspannung an eine ausgewählte aus der Vielzahl von Wortleitungen (162) des Arrays (150) aus resistiven Speicherzellen (151); und Bestimmen einer ausgewählten aus der Vielzahl von Wortleitungen (162) des Arrays (150) aus resistiven Speicherzellen (151), umfassend: Segmentieren des Arrays (150) aus resistiven Speicherzellen (151) in eine Vielzahl von vorbestimmten Segmenten basierend auf einer Position von einem E/A-Block (154), der mit der Vielzahl von Bitleitungen (156) verbunden ist, wobei eine erste vorbestimmte Wortleitungsspannung, die einem Segment entspricht, das weiter von dem E/A-Block (154) entfernt ist, niedriger ist als eine zweite vorbestimmte Wortleitungsspannung, die einem Segment entspricht, das näher bei dem E/A-Block (154) ist.
Verfahren nach Anspruch 15, wobei das Bestimmen der Wortleitungsspannung ferner umfasst: Auswählen der Wortleitungsspannung basierend auf der Position der ausgewählten Wortleitung (162).
Verfahren nach Anspruch 15 oder 16, wobei das Bestimmen der Wortleitungsspannung ferner umfasst: Bestimmen einer Temperatur des Arrays (150) aus resistiven Speicherzellen (151); Bestimmen der Wortleitungsspannung basierend auf der bestimmten Temperatur.
Verfahren nach einem der Ansprüche 15 bis 17, wobei das Bestimmen der Wortleitungsspannung ferner umfasst: Bestimmen einer Temperatur des Arrays (150) aus resistiven Speicherzellen (151); Bestimmen einer minimalen Wortleitungsspannung bei einer ersten Temperatur; Bestimmen einer maximalen Wortleitungsspannung bei einer zweiten Temperatur, die höher als die erste Temperatur ist; Bestimmen einer Wortleitungsspannung, die proportional zu der Temperatur des Arrays (150) aus resistiven Speicherzellen (151) von der minimalen Wortleitungsspannung bei der ersten Temperatur zu der maximalen Spannung bei der zweiten Temperatur, die höher als die erste Temperatur ist, ansteigt.