CN110729012B - 存储器件、电阻式存储单元阵列的电压补偿控制器和方法 - Google Patents

存储器件、电阻式存储单元阵列的电压补偿控制器和方法 Download PDF

Info

Publication number
CN110729012B
CN110729012B CN201910637077.2A CN201910637077A CN110729012B CN 110729012 B CN110729012 B CN 110729012B CN 201910637077 A CN201910637077 A CN 201910637077A CN 110729012 B CN110729012 B CN 110729012B
Authority
CN
China
Prior art keywords
word line
temperature
voltage
resistive memory
line voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910637077.2A
Other languages
English (en)
Other versions
CN110729012A (zh
Inventor
赖建安
邹宗成
池育德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110729012A publication Critical patent/CN110729012A/zh
Application granted granted Critical
Publication of CN110729012B publication Critical patent/CN110729012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

存储器件包括电阻式存储单元阵列，其中，多条字线连接至电阻式存储单元阵列。电压补偿控制器被配置为确定要施加到多条字线的所选字线的字线电压。字线驱动器被配置为将确定的字线电压施加到所选字线。本申请的实施例还涉及电阻式存储单元阵列的电压补偿控制器和方法。

Description

存储器件、电阻式存储单元阵列的电压补偿控制器和方法
技术领域
本发明的实施例涉及存储器件、电阻式存储单元阵列的电压补偿控制器和方法。
背景技术
集成电路(IC)存储器件包括电阻式存储器，诸如电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)、相变随机存取存储器(PCRAM)等。例如，RRAM是包括RRAM单元阵列的存储器结构，每个RRAM单元使用电阻值而不是电荷来存储数据位。特别地，每个RRAM单元包括电阻材料层，其电阻可以调整为表示逻辑“0”或逻辑“1”。
发明内容
本发明的实施例提供了一种存储器件，包括：
电阻式存储单元阵列；
多条字线，连接至所述电阻式存储单元阵列；
电压补偿控制器，被配置为确定要施加到所述多条字线的所选字线的字线电压；以及
字线驱动器，被配置为将确定的字线电压施加到所述所选字线。
本发明的另一实施例提供了一种用于电阻式存储单元阵列的电压补偿控制器，包括：
输入端子，被配置为接收对应于电阻式存储单元阵列的字线的字线地址；
位置补偿模块，被配置为基于所述字线地址相对于所述电阻式存储单元阵列的I/O控制块的位置来选择预定数量的字线电压中的一个字线电压；
温度补偿模块，被配置为确定所述电阻式存储单元阵列的第一温度下的最小字线电压和所述电阻式存储单元阵列的高于所述第一温度的第二温度下的最大字线电压；
输出端子，被配置为基于所述位置补偿模块和所述温度补偿模块的输出来输出字线电压。
本发明的又一实施例提供了一种电压补偿的方法，包括：
提供电阻式存储单元阵列，
提供连接至所述电阻式存储单元阵列的多条字线；
接收字线地址；
确定字线电压，确定所述字线电压包括从多个预定电压电平中选择字线电压；
将所选字线电压施加到所述电阻式存储单元阵列的多条字线中的所选字线。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。此外，附图示出为本发明的实施例的示例并且不旨在限制。
图1是总体示出根据一些实施例的可操作地耦合到电阻式存储单元阵列的示例性电压补偿控制器的框图。
图2是总体示出根据一些实施例的可操作地耦合到电阻式存储单元阵列的另一示例性电压补偿控制器的框图。
图3是总体示出根据一些实施例的可操作地耦合到电阻式存储单元阵列的另一示例性电压补偿控制器的框图。
图4是总体示出根据一些实施例的可操作地耦合到电阻式存储单元阵列的另一示例性电压补偿控制器的框图。
图5是示出根据一些实施例的用于电阻式存储器件的示例性位置补偿方案的电路图。
图6A是示出根据一些实施例的示例性字线电压发生器电路的电路图。
图6B是对应于图6A的电压发生器电路的地址表的实例。
图7A是示出根据一些实施例的另一示例性字线电压补偿方案的电路图。
图7B是示出Vptat随温度变化的图表。
图7C示出了具有最小和最大电压电平的图7B的图表。
图7D是对应于图7A的电压发生器电路的地址表的实例。
图8是根据一些实施例的用于确定Vptat电压的电路的实例。
图9是示出根据一些实施例的用于生成与绝对温度Vptat成比例的电压的另一示例性电路的电路图。
图10是总体示出根据一些实施例的可操作地耦合到电阻式存储单元阵列的另一示例性电压补偿控制器的框图。
图11是示出根据一些实施例的电压补偿控制器相对于一个或多个电阻式存储单元阵列的示例性放置的框图。
图12是根据一些实施例的用于确定补偿所选字线的温度和位置的字线电压的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
在诸如电阻式随机存取存储器(RRAM)的一些集成电路(IC)存储器件中，在读取/写入操作期间的位线(BL)/源极线(SL)电流的变化作为沿BL/SL的存储单元的位置的函数而发生。BL/SL电流的变化也可以作为温度的函数发生。对于读取/写入操作，目前没有区域/时间有效的方法来补偿这些变化，这可能导致数据可靠性问题。
在一些实施例中，电阻式存储器电路包括具有多个单元的电阻式存储器阵列。字线驱动器被配置为将第一读取/写入电压施加到耦合至包括所选电阻式存储单元的一行电阻式存储单元的字线。输入-输出块(I/O块)内的位线(BL)/源极线(SL)驱动器被配置为将第二读取/写入电压施加到耦合至所选电阻式存储单元的位线。电压补偿控制器可操作地连接至字线驱动器，并被配置为确定要施加到所选字线的第一读取/写入电压。通过基于所选字线的位置(例如，所选字线与I/O块的距离)调整施加到所选字线的字线电压，可以减小BL/SL电流的变化。基于温度对施加到所选字线的字线电压的进一步调整也可以减轻由于晶体管温度效应和寄生电阻引起的在较高温度下的读取裕度的减小。
图1是总体示出根据本发明的某些方面的可操作地耦合到电阻式存储单元151的阵列150的字线驱动器的电压补偿控制器100的实例的框图。阵列150的每个电阻式存储单元151包括电阻元件166，电阻元件166具有布置在后段制程(BEOL)金属堆叠件内的导电电极之间的高k介电材料层。电阻式存储器件被配置为基于电阻状态之间的可逆切换工艺来工作。通过穿过高k介电材料层选择性地形成导电细丝，能够实现这种可逆切换。例如，通常绝缘的高k介电材料层可以通过在导电电极上施加电压以形成延伸穿过高k介电材料层的导电细丝而导电。具有第一(例如，高)电阻状态的电阻式存储单元对应于第一数据值(例如，逻辑‘0’)并且具有第二(例如，低)电阻状态的电阻式存储单元对应于第二数据值(例如，逻辑‘1’)。
示出的阵列150包括多个电阻式存储单元151。为简单起见，图1中仅示出了三个电阻式存储单元151；典型的电阻式存储器阵列将包括更多的电阻式存储单元。电阻式存储单元151以行和/或列布置在阵列150内。阵列150的行内的电阻式存储单元151可操作地耦合到字线(WL)162，并且阵列150的列内的电阻式存储单元151可操作地耦合到位线(BL)156和源极线(SL)158。多个电阻式存储单元151分别与由字线162和位线156的交叉点限定的地址相关。
每个电阻式存储单元151包括电阻存储元件166和存取晶体管164。电阻存储元件166具有可在低电阻状态和高电阻状态之间切换的电阻状态。电阻状态表示存储在电阻存储元件166内的数据值(例如，“1”或“0”)。电阻存储元件166具有耦合到位线156的第一端子和耦合到存取晶体管164的第二端子。存取晶体管164具有耦合到字线162的栅极、耦合到源极线158的源极和耦合到电阻存储元件166的第二端子的漏极。
阵列150被配置为从多个电阻式存储单元151读取数据和/或向多个电阻式存储单元151写入数据。诸如字线电压VWL的字线信号基于接收的字线地址被施加到一条字线162，并且将位线/源极线信号施加到适当的位线156和源极线158。通过选择性地将信号施加到字线162、位线156和源极线158，可以对多个电阻式存储单元151中的所选电阻式存储单元实施形成、置位、复位和读取操作。例如，为了从电阻式存储单元151读取数据，将字线电压VWL施加到字线162，并且将BL/SL电压(VBL/VSL)施加到位线156和源极线158。所施加的信号使感测放大器接收具有取决于电阻式存储单元151的数据状态的值的信号。在一些实施例中，阵列150可以包括多条位线156、源极线158和字线162。例如，多条位线156和源极线158可以布置为将BL/SL电压施加到以列布置的多个电阻式存储单元151，并且可以将字线电压VWL施加到多条字线162以访问每列中的多个电阻式存储单元151。
在一些实施例中，阵列150还包括字线驱动器152a、152b(统称为字线驱动器152)和至少一个输入-输出(I/O)控制块154。I/O控制块154在读取-写入操作期间将BL/SL电压(VBL/VSL)施加到位线156和源极线158。在一些实施例中，I/O控制块154包括用于多路复用和编码、多路分解和解码要写入至阵列150或电阻式存储单元151或从阵列150或电阻式存储单元151读取的数据的电路，以及用于对位线156和源极线158预充电以用于读取写入操作的电路。在一些实施例中，I/O控制块154包括用于放大从位线156和源极线158接收或施加到位线156和源极线158的读取-写入信号的电路。通常，I/O控制块154包括控制位线156和源极线158所需的电路，用于在阵列150或电阻式存储单元151上执行的所有SET、RESET和READ操作。
施加到存取晶体管164的栅极的电压可以用于控制流过电阻元件166的电流，并且因此可以用于补偿由于靠近I/O控制块154的单元的较高源极线电压引起的位线电流变化。靠近I/O控制块154的单元的较高源极线电压可以由例如来自电阻式存储单元151的阵列150中的其它元件的寄生电阻和存取晶体管164中的电流变化引起。存取晶体管164中的电流变化可以由来自例如MOSFET的体效应的温度变化和阈值电压变化引起。流过电阻元件166的电流的变化可能减小对电阻元件166读取/写入数据的可靠性。电压补偿控制器100可以被配置为确定要施加到存取晶体管164的栅极的字线电压VWL，以补偿位线电流变化并增加对电阻元件166读取/写入操作的可靠性。
图2是总体示出根据本发明的某些方面的可操作地耦合到电阻式存储单元151的阵列150的字线驱动器的电压补偿控制器100的另一实例的框图。在所示的实例中，电压补偿控制器100包括位置补偿模块110。位置补偿模块110可以被配置为基于所选字线162相对于I/O控制块154的VBL/VSL电压端子的位置确定字线电压。例如，位置补偿模块110可以基于连接至行160的存储单元的字线162与I/O控制块154的距离来确定字线电压。对于远离I/O控制块154的VBL/VSL电压端子的字线位置，位线和源极线电压降低。例如，如果电阻式存储单元151的阵列150包含1024行存储单元，并且假设行1023最靠近I/O控制块154并且行0最远离I/O控制块154，则与行0(更远离VBL/VSL电压端子)处的位线和源极线电压相比，位线和源极线电压将在行1023(更靠近VBL/VSL电压端子)处更高。在靠近I/O控制块154的行处增加的电压使得在接近I/O控制块154的行处的电阻式存储单元中的电流减小。然后，位置补偿模块110可以通过以下方式补偿这种影响：确定所选字线的位置，例如通过接收所选行的字线地址，并且基于该位置距离I/O控制块(所选行内的所选存储单元连接至该I/O控制块)的VBL/VSL电压端子的远近确定字线电压。参考下面的图5至图6B进一步描述基于所选字线的位置的示例性字线电压补偿方案的细节，诸如可以由位置补偿模块110使用。
图3是总体示出根据本发明的某些方面的可操作地耦合到电阻式存储单元151的阵列150的字线驱动器的电压补偿控制器100的另一实例的框图。在所示的实例中，电压补偿控制器100包括温度补偿模块120。温度补偿模块120可以被配置为基于电阻式存储单元151的阵列150的温度确定字线电压。例如，温度补偿模块120可基于电阻式存储单元151的阵列150的温度确定字线电压。包括存取晶体管的电阻式存储单元阵列的许多电子元件的电阻取决于温度。通常，电阻式存储单元阵列的寄生电阻随温度增加。此外，存取晶体管(例如用作存取晶体管的MOSFET)的电阻也随着温度增加而增加。电阻式存储单元151的读取裕度取决于低电阻状态和高电阻状态下的单元的电阻元件166的读取电流之间的差异。例如，电阻式存储单元151的读取裕度取决于在高电阻状态或低电阻状态下流过电阻元件166的读取电流之间的差异。然后，温度补偿模块120可以确定电阻式存储单元阵列的温度，并且基于该温度确定字线电压。参考下面的图7A至图9进一步描述基于阵列150或电阻式存储单元151的温度的示例性字线电压补偿方案的细节，诸如可以由温度补偿模块120使用。
图4是总体示出根据本发明的某些方面的可操作地耦合到电阻式存储单元151的阵列150的字线驱动器的电压补偿控制器100的另一实例的框图。在所示的实例中，电压补偿控制器100包括位置补偿模块110和温度补偿模块120。在所示的实例中，要施加至所选字线的字线电压的确定可以包括基于所选字线的位置和电阻式存储单元阵列的温度独立地确定字线电压。因此，由位置补偿模块110(如参照图2示出和描述的)和温度补偿模块120(如参照图3示出和描述的)两者所确定的字线电压可以组合为使得电压补偿控制器100确定要施加到电阻式存储单元阵列的所选字线的总字线电压，以充分补偿位置和温度变化。下面参照图10进一步描述基于位置补偿模块110和温度补偿模块120的组合的示例性字线电压补偿方案的细节。
图5是示出示例性位置补偿方案的各个方面的电路图。在所示的实例中，电阻式存储单元阵列的列包括1024个存储单元，每个存储单元对应于阵列的行并连接至1024条字线WL0至WL1023中的一个。如上所述，对于远离VBL/VSL电压端子的字线位置，位线和源极线电压降低。允许通过存储单元的存取晶体管的电流取决于施加到晶体管的栅极和源极的电压之间的差的倒数。另外，由于体效应，存取晶体管的阈值电压随着施加到晶体管的源极的电压而增加。因此，允许通过存取晶体管的电流与以下成正比：
Figure BDA0002130578470000081
其中，VWL是施加到存取晶体管的栅极的字线电压，VSL是存取晶体管的源极处的源极线电压，并且VTH是存取晶体管的阈值电压并且也是VSL的函数，如图所示。因此，对于更高的源极线电压，允许通过存取晶体管的电流将更低。例如，如果选择与字线地址1023相对应的字线162(例如，最接近位线源)用于施加字线电压以用于对电阻存储元件164进行读取/写入访问，则允许通过存取晶体管162的读取/写入电流将低于允许通过连接至对应于字线地址0的字线的存取晶体管(例如，最远离位线源)的相应读取/写入电流，因为VSL将在字线162处更高。
为了补偿读取/写入电流的这种变化，可以调整施加到字线162的电压。在一些实施例中，可以单独地确定或调整施加到电阻式存储单元阵列中的每个单独行的字线的电压。可选地，在其它实施例中，可以对单元的行进行分组，从而使得可以将字线电压调整应用于行的组。换句话说，可以基于字线相对于位线源的位置将字线分成组。在所示的实施例中，VBL/VSL电压端子位于I/O控制块154内并连接至电阻式存储单元151的阵列150的位线156和源极线158。在所示的实例中，将1024条字线分成四组，其中，字线对应于与段1相关的字线地址WL0至WL255、与段2相关的字线地址WL256至WL511、与段3相关的字线地址WL512至WL767，以及与段4相关的WL768至WL1023。因此，仅使用四个字线电压调节电平来补偿位置变化，而不是1024个电平，简化了确定补偿调节所需的补偿电路。所示的实施例使用两位标识符在四个段中进行选择。
图6A是示出图2中所示的位置补偿模块110的实例的电路图，该位置补偿模块110被配置为基于所选字线的位置生成输出到阵列150的所选字线162的字线电压VWL。在所示的实例中，位置补偿模块110包括两级推挽式运算放大器(OP Amp)502、电阻梯520、开关G1至G4、可调电阻器RL和开关M1至M2。电阻梯520包括电阻器522、524、526和528，它们都具有相同的Rs电阻值。由箭头530指示的恒定电流源I由所示的闭环布置产生。OP放大器502具有接收电压V0的一个输入端，该电压V0在电阻梯520和可调电阻器RL的结处生成。OP放大器502的第二输入端接收字线参考电压VREF_VWL。在所示的实例中，V0电压电平近似等于VREF_VWL电压电平。输出电压VWL具有四个电平V1至V4，其中，电阻梯520中的相邻电阻器之间的电压增量ΔV根据下式确定：
ΔV＝I*Rs
其中，I是基于V0电压和RL电阻值的恒定电流源，并且Rs是每个电阻器的电阻值Rs。
在所示的实例中，使用两位逻辑来选择电压电平以打开常闭开关G1至G4。将位9和10添加到字线地址，根据它们的位置识别字线的各个段或组，如图6B中提供的地址表所示。根据图6B中所示的地址表，如果选择与如图5所示的段1(诸如字线162)相关的字线地址，则字线地址也将与逻辑值00相关，从而导通开关G4，从而产生等于电压电平V1的字线电压VWL，电压电平V1即四个电压电平V1至V4中的最低的电压电平。
图7A是示出另一示例性字线电压补偿方案的电路图。图7A示出了图3的温度补偿模块120的一个实例，该温度补偿模块120被配置为基于电阻式存储单元151的阵列150的温度生成字线电压。在所示的实例中，温度补偿模块120包括：解码器702、比较器704和706以及开关G1至G3。解码器702被配置为从最大电压Vmax、最小电压Vmin和与绝对温度Vptat成比例的电压中输出电压VREF_VWL。输出电压VREF_VWL可以输出为字线电压VWL，或也可以用作输入参考电压VREF_VWL，以用于基于所选字线的位置进一步进行字线电压补偿，诸如图6A中的VREF_VWL。
如上所述，由于电阻式存储单元阵列的温度增加引起的位线电流的变化可导致电阻式存储单元151的读取裕度减小，可能导致数据可靠性降低。读取电流与读取操作期间位线/源极线施加的读取电压除以读取电路的电阻率成比例。读取电路的电阻率的主要分量是处于“导通”状态的存取晶体管164的电阻率、电阻元件166的电阻以及电路的寄生电阻。这些组件是串联的，并且因此是相加的，并且产生的读取电流是Iread公式：
Figure BDA0002130578470000101
Figure BDA0002130578470000102
Figure BDA0002130578470000103
其中，Rstate是电阻元件166在高或者低电阻状态下的电阻，Ron是存取晶体管164的电阻，并且Rpar是读取电路的寄生电阻。读取裕度是IHigh-Ilow，其中，上面示出的每个均对应于分别处于低电阻状态RLRS或高电阻状态RHRS的电阻式存储单元151的电阻元件166。
从上面的等式可以看出，随着存取晶体管的电阻Ron和对读取电路的寄生电阻有贡献的电子元件的电阻Rpar随温度的增加，高和低读取电流之间的差异减小。这减小了读取裕度，例如能够在存储单元的电阻元件166的高电阻状态和低电阻状态之间进行分辨。当Ron和Rpar为零时，出现最大读取裕度。随着温度增加而增加读取裕度的一种方法是增加施加到存取晶体管的栅极的字线电压，从而减小存取晶体管的电阻Ron，并补偿由于电阻式存储单元阵列的温度的增加引起的Ron的增加。产生与存储器阵列的温度成比例的字线电压(Vptat)(例如，随着存储器阵列温度的相应增加或减小而直接增加或减小)可用于补偿由读取电路温度变化引起的读取电流的变化。然而，字线电压在低侧被限制为确保读操作所需的最小电压，例如，确保字线电压大于存取晶体管的阈值电压。在一些实施例中，字线电压在高侧限制为存取晶体管的工作范围内的最大电压。限制高侧上的字线电压的另一个考虑因素是晶体管随时间访问的可靠性，以避免/延迟时间依赖性栅极氧化物击穿(TDDB)效应。
在图7B所示的实例中，Vptat显示为随温度线性增加。在温度T1，Vptat等于Vmin，并且在较高温度T2，Vptat等于Vmax。在所示的实例中，Vptat随温度线性增加；然而，Vptat可以以任何方式随温度增加，任何方式例如，指数地、对数地、二次地或通过任何其它二项式方程、逐步离散地、通过经验确定的量或通过任何其它方式。在图7A的实例中，将Vptat与Vmax进行比较，产生来自比较器704的逻辑输出C2，并且将Vptat与Vmin进行比较，产生来自比较器706的逻辑输出C1。如果Vptat低于Vmin，则解码器702使用图7D所示的状态表来接通开关G1，从而将Vmin选择为VREF_VWL输出。如果Vptat高于Vmax，则解码器702接通开关G3，由此将Vmax选择为VREF_VWL输出，并且如果Vptat高于Vmin且低于Vmax时，则解码器702接通开关G2，由此将Vptat选择为VREF_VWL输出。图7C示出了作为温度的函数的示例性字线电压控制模块的产生的VREF_VWL输出。
图8和图9是示出用于使用带隙参考(BGR)电路生成与绝对温度Vptat成比例的电压的示例性电压参考电路800、900的电路图。例如，Vptat被提供为图7A中所示的比较器704和706的输入。带隙电压参考电路(例如电路802)是与温度无关的电压参考电路，无论温度如何变化，它都输出固定(恒定)电压。Vptat生成电路800将晶体管和电阻器R与BGR电路802耦合，以输出随温度线性变化的电压Vptat。如图8所示，由于OP放大器804，V1和V2相等，并且选择R1＝R2使得I1＝I2。使用BJT电流公式，I1＝I2＝Vt*ln(n)/R3，其中，Vt与温度线性成比例，并且n是晶体管Q1和Q2的发射极面积的比率。电流I3与施加到晶体管806的栅极的I2成比例K，使得Vptat＝I3*R＝(K*I2)*R＝K*R*Vt*ln(n)/R3。因为Vt随温度线性变化，Vptat也随温度线性变化。
图9是示出用于生成Vptat电压的另一示例性电路的电路图。在所示的实例中，Vptat生成电路900生成与Vptat非线性地成比例的电压。如图9所示，电流I3对应于图8的I3，并随温度线性变化。然而，图9中的Vptat与电流I3与沿其路径的总电阻的乘积成比例，或换句话说，I3*(Ra+Rb+R(Q3)/Radjust)。晶体管Q3的电阻R(Q3)是非线性的，并且通过改变Radjust来改变其非线性。
图10是示出根据本发明的某些方面的可操作地耦合到电阻式存储单元151的阵列150的字线驱动器152的电压补偿控制器100的另一实例的框图。在所示的实例中，电压补偿控制器100基于所选字线的位置和电阻式存储单元151的阵列150的温度来确定字线电压VWL。在所示的实施例中，温度补偿模块120的Vptat发生器1002接收电阻式存储单元151的阵列150的温度，并且温度补偿模块120输出VREF_VWL信号。例如，Vptat发生器1002根据接收到的阵列150的温度生成如上关于图7A所述的Vptat，并且温度补偿模块120将Vptat与参考电压发生器1004提供的最小和最大电压进行比较并且基于比较确定输出VREF_VWL。在图10所示的实例中，VREF_VWL可以是位置补偿模块110的输入以及所选字线的字线地址，如图6A所示。然后，位置补偿模块110可以基于所选字线162的位置确定所选字线162的字线电压，如上面关于图6A所述。
图11是示出示例性存储器件1100的框图，其显示电压补偿控制器100相对于电阻式存储单元的阵列150a、150b的放置。在所示的实例中，电压补偿控制器100位于电阻式存储单元的阵列或同一阵列150的子阵列150a、150b之间。Vptat发生器1002位于温度补偿模块120的旁边或附近。在所示的实例中，温度补偿模块120位于所示实例中的位置补偿模块110的旁边或附近，但是其它放置均在本发明的范围内。
图12是用于确定补偿所选字线的温度和位置的字线电压的方法1200的流程图。方法1200可以例如由电压补偿控制器100实施，诸如图1至图4的任一个中的电压补偿控制器100。
在所示的实例中，在操作1202中提供诸如图1中所示的电阻式存储单元151的阵列150。如上所述，阵列150包括位线156和字线162。在操作1204中，接收电阻式存储单元151的阵列150的字线地址和/或温度。
在操作1206中，确定字线电压。在一些实例中，字线电压从多个预定电压电平中选择。在操作1208中，将所选字线电压VWL施加到电阻式存储单元151的阵列150的多条字线162中的所选字线。在一些实例中，确定电阻式存储单元151的阵列150的多条字线162的所选字线的位置，并且基于所选字线的位置选择字线电压VWL，如图2所示。在进一步实施例中，确定电阻式存储单元151的阵列150的温度并且基于确定的温度确定字线电压VWL，如图3所示。在更进一步的实施例中，基于选择字线的位置和确定的温度的组合确定字线电压VWL，如图4所示。
在进一步实施例中，基于来自连接至多条位线156的I/O控制块154的位置，将电阻式存储单元151的阵列150分成多个预定段。对应于远离I/O控制块154的段的第一预定字线电压低于对应于靠近I/O控制块154的段的第二预定字线电压。此外，确定电阻式存储单元151的阵列150的温度，在第一温度下确定最小字线电压，并且在高于第一温度的第二温度下确定最大字线电压。确定与电阻式存储单元151的阵列150的温度成比例地从第一温度下的最小字线电压增加到高于第一温度的第二温度下的最大电压的字线电压。
因此，所公开的实施例提供了对读取和写入裕度的改进。在一个实例中，存储器件包括电阻式存储单元151的阵列150，其中，多条字线162连接至电阻式存储单元151的阵列150。电压补偿控制器100被配置为确定要施加到多条字线162的所选字线的字线电压。字线驱动器152被配置为将确定的字线电压施加到所选字线。
在一些实施例中，电压补偿控制器被配置为基于所选字线确定字线电压。在一些实施例中，存储器件还包括：连接至多个电阻式存储单元的I/O块，其中，电压补偿控制器基于所选字线与I/O块的距离来改变确定的字线电压。在一些实施例中，通过基于距离I/O块的位置将电阻式存储单元阵列分成多个预定段，从预定数量的字线电压中选择确定的字线电压，其中，对应于远离I/O块的段的第一预定字线电压低于对应于靠近I/O块的段的第二预定字线电压。在一些实施例中，电压补偿控制器被配置为基于电阻式存储单元阵列的温度确定字线电压。在一些实施例中，电压补偿控制器被配置为确定第一温度下的最小字线电压和高于第一温度的第二温度下的最大字线电压。在一些实施例中，电压补偿控制器被配置为确定与电阻式存储单元阵列的温度成比例地从第一温度下的最小字线电压增加至高于第一温度的第二温度下的最大字线电压的字线电压。在一些实施例中，字线电压从第一温度下的最小字线电压线性地增加至高于第一温度的第二温度下的最大字线电压。在一些实施例中，电压补偿控制器包括：温度补偿电路，被配置为接收电阻式存储单元阵列的温度并且输出参考信号；以及位置补偿电路，被配置为接收参考信号并且基于所选字线和参考信号确定字线电压。在一些实施例中，电阻式存储单元阵列包括第一子阵列和第二子阵列，其中，电压补偿控制器位于第一子阵列和第二子阵列之间。
根据其它公开的实例，用于电阻式存储单元阵列的电压补偿控制器100具有输入端子，该输入端子被配置为接收对应于电阻式存储单元151的阵列150的字线162的字线地址。位置补偿模块110被配置为基于字线地址相对于电阻式存储单元的阵列150的I/O控制块154的位置来选择预定数量的字线电压中的一个字线电压。温度补偿模块120被配置为确定第一温度下的最小字线电压和高于第一温度的第二温度下的最大字线电压。输出端子被配置为基于位置补偿模块110和温度补偿模块120的输出来输出字线电压。
在一些实施例中，温度补偿模块被配置为确定与电阻式存储单元阵列的温度成比例地从第一温度下的最小字线电压增加至高于第一温度的第二温度下的最大字线电压的字线电压。在一些实施例中，确定的字线电压从第一温度下的最小字线电压线性地增加至高于第一温度的第二温度下的最大字线电压。在一些实施例中，温度补偿模块被配置为确定第一温度下的最小字线电压和高于第一温度的第二温度下的最大字线电压，并且确定与电阻式存储单元阵列的温度成比例地从第一温度下的最小字线电压增加至高于第一温度的第二温度下的最大字线电压的字线电压。在一些实施例中，对应于远离I/O块的段的第一预定字线电压低于对应于靠近I/O块的段的第二预定字线电压。在一些实施例中，电压补偿控制器定位在电阻式存储单元的第一子阵列和第二子阵列之间。
根据进一步公开的实例，方法包括提供电阻式存储单元151的阵列150，其具有连接至电阻式存储单元151的阵列150的多条字线162。接收字线地址，并且确定字线电压。确定字线电压包括从多个预定电压电平中选择字线电压。将所选字线电压施加到电阻式存储单元151的阵列150的多条字线162中的所选字线。
在一些实施例中，确定字线电压还包括：确定电阻式存储单元阵列的多条字线中的所选字线的位置；以及根据所选字线的位置选择字线电压。在一些实施例中，确定字线电压还包括：确定电阻式存储单元阵列的温度；基于确定的温度确定字线电压。在一些实施例中，确定电阻式存储单元阵列中的多条字线中的所选字线的位置进一步包括：基于距离连接至多条位线的I/O块的位置将电阻式存储单元阵列分成多个预定段，其中，对应于远离I/O块的段的第一预定字线电压低于对应于靠近I/O块的段的第二预定字线电压；其中，确定字线电压还包括：确定电阻式存储单元阵列的温度；确定第一温度下的最小字线电压；确定高于第一温度的第二温度下的最大字线电压；确定与电阻式存储单元阵列的温度成比例地从第一温度下的最小字线电压增加至高于第一温度的第二温度下的最大字线电压的字线电压。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种存储器件，包括：
电阻式存储单元阵列；
连接至所述电阻式存储单元阵列的I/O块；
多条字线，连接至所述电阻式存储单元阵列；
电压补偿控制器，被配置为确定要施加到所述多条字线的所选字线的字线电压，其中，所述电压补偿控制器被配置为确定要施加到所述多条字线的所选字线的字线电压，包括：所述电压补偿控制器被配置为基于所述所选字线与所述I/O块的距离确定要施加到所述多条字线的所选字线的所述字线电压；以及
字线驱动器，被配置为将确定的字线电压施加到所述所选字线。
2.根据权利要求1所述的存储器件，其中，所述电压补偿控制器包括位置补偿模块，并且通过所述位置补偿模块来确定所述字线电压。
3.根据权利要求2所述的存储器件，其中，
所述I/O块连接至所述电阻式存储单元阵列的多个电阻式存储单元。
4.根据权利要求3所述的存储器件，其中，通过基于距离所述I/O块的位置将所述电阻式存储单元阵列分成多个预定段，从预定数量的字线电压中选择所述确定的字线电压，其中，对应于远离所述I/O块的段的第一预定字线电压低于对应于靠近所述I/O块的段的第二预定字线电压。
5.根据权利要求1所述的存储器件，其中，所述电压补偿控制器被配置为基于所述电阻式存储单元阵列的温度确定所述字线电压。
6.根据权利要求5所述的存储器件，其中，所述电压补偿控制器被配置为确定第一温度下的最小字线电压和高于所述第一温度的第二温度下的最大字线电压。
7.根据权利要求6所述的存储器件，其中，所述电压补偿控制器被配置为确定与所述电阻式存储单元阵列的温度成比例地从所述第一温度下的所述最小字线电压增加至高于所述第一温度的所述第二温度下的最大字线电压的字线电压。
8.根据权利要求7所述的存储器件，其中，所述字线电压从所述第一温度下的所述最小字线电压线性地增加至高于所述第一温度的所述第二温度下的最大字线电压。
9.根据权利要求5所述的存储器件，其中，所述电压补偿控制器包括：温度补偿电路，被配置为接收所述电阻式存储单元阵列的温度并且输出参考信号；以及位置补偿电路，被配置为接收所述参考信号并且基于所述所选字线和所述参考信号确定所述字线电压。
10.根据权利要求1所述的存储器件，其中，所述电阻式存储单元阵列包括第一子阵列和第二子阵列，其中，所述电压补偿控制器位于所述第一子阵列和所述第二子阵列之间。
11.一种用于电阻式存储单元阵列的电压补偿控制器，包括：
输入端子，被配置为接收对应于电阻式存储单元阵列的字线的字线地址；
位置补偿模块，被配置为基于所述字线相对于所述电阻式存储单元阵列的I/O块的距离来选择多个预定电压电平中的一个；
温度补偿模块，被配置为确定所述电阻式存储单元阵列的第一温度下的最小字线电压和所述电阻式存储单元阵列的高于所述第一温度的第二温度下的最大字线电压；
输出端子，被配置为基于由所述位置补偿模块选择的多个预定电压电平中的一个和由所述温度补偿模块确定的温度补偿电压来输出要施加到电阻式存储单元阵列的所述字线的字线电压。
12.根据权利要求11所述的电压补偿控制器，其中，所述温度补偿模块被配置为确定与所述电阻式存储单元阵列的温度成比例地从所述第一温度下的最小字线电压增加至高于所述第一温度的第二温度下的最大字线电压的字线电压。
13.根据权利要求12所述的电压补偿控制器，其中，确定的字线电压从所述第一温度下的最小字线电压线性地增加至高于所述第一温度的所述第二温度下的最大字线电压。
14.根据权利要求12所述的电压补偿控制器，其中，所述温度补偿模块被配置为确定第一温度下的最小字线电压和高于所述第一温度的第二温度下的最大字线电压，并且确定与所述电阻式存储单元阵列的温度成比例地从所述第一温度下的最小字线电压增加至高于所述第一温度的第二温度下的最大字线电压的字线电压。
15.根据权利要求11所述的电压补偿控制器，其中，对应于远离所述I/O块的段的第一预定字线电压低于对应于靠近所述I/O块的段的第二预定字线电压。
16.根据权利要求11所述的电压补偿控制器，其中，所述电压补偿控制器定位在电阻式存储单元的第一子阵列和第二子阵列之间。
17.一种电压补偿的方法，包括：
提供电阻式存储单元阵列，
提供连接至所述电阻式存储单元阵列的多条字线；
提供连接至所述多条字线的I/O块；
接收字线地址；
确定由字线地址代表的所述多条字线的字线的字线电压，确定所述字线电压包括基于所述字线与所述I/O块的距离从多个预定电压电平中选择所述字线电压；
将所述字线电压施加到由所述字线地址代表的所述电阻式存储单元阵列的多条字线中的所述字线。
18.根据权利要求17所述的方法，其中，确定所述字线电压还包括：
确定所述电阻式存储单元阵列的所述多条字线中的所选字线的位置；以及
根据所述所选字线的位置选择所述字线电压。
19.根据权利要求17所述的方法，其中，确定所述字线电压还包括：
确定所述电阻式存储单元阵列的温度；
基于确定的温度确定所述字线电压。
20.根据权利要求18所述的方法，其中，确定所述电阻式存储单元阵列中的所述多条字线中的所选字线的位置进一步包括：
基于距离连接至所述多条字线的I/O块的位置将所述电阻式存储单元阵列分成多个预定段，其中，对应于远离所述I/O块的段的第一预定字线电压低于对应于靠近所述I/O块的段的第二预定字线电压；
其中，确定所述字线电压还包括：
确定所述电阻式存储单元阵列的温度；
确定第一温度下的最小字线电压；
确定高于所述第一温度的第二温度下的最大字线电压；
确定与所述电阻式存储单元阵列的温度成比例地从所述第一温度下的最小字线电压增加至高于所述第一温度的所述第二温度下的最大字线电压的字线电压。
CN201910637077.2A 2018-07-16 2019-07-15 存储器件、电阻式存储单元阵列的电压补偿控制器和方法 Active CN110729012B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862698693P 2018-07-16 2018-07-16
US62/698,693 2018-07-16
US16/502,671 US10878902B2 (en) 2018-07-16 2019-07-03 RRAM voltage compensation
US16/502,671 2019-07-03

Publications (2)

Publication Number Publication Date
CN110729012A CN110729012A (zh) 2020-01-24
CN110729012B true CN110729012B (zh) 2021-10-15

Family

ID=69138789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910637077.2A Active CN110729012B (zh) 2018-07-16 2019-07-15 存储器件、电阻式存储单元阵列的电压补偿控制器和方法

Country Status (5)

Country Link
US (3) US10878902B2 (zh)
KR (1) KR102237261B1 (zh)
CN (1) CN110729012B (zh)
DE (1) DE102019118054B4 (zh)
TW (1) TWI715103B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10878902B2 (en) * 2018-07-16 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM voltage compensation
KR20200038346A (ko) * 2018-10-02 2020-04-13 삼성전자주식회사 누설 전류 보상 장치 및 반도체 메모리 장치
US11170851B1 (en) 2020-06-17 2021-11-09 Micron Technology, Inc. Electrical distance-based wave shaping for a memory device
US11488663B2 (en) 2020-06-17 2022-11-01 Micron Technology, Inc. Electrical distance-based wave shaping for a memory device
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device
US11404140B2 (en) 2021-01-04 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method and memory device with increased read and write margin
US11715518B2 (en) * 2021-02-11 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dynamic inhibit voltage to reduce write power for random-access memory
US11495639B1 (en) * 2021-04-23 2022-11-08 Macronix International Co., Ltd. Memory unit, array and operation method thereof
CN116168744A (zh) * 2021-11-24 2023-05-26 浙江驰拓科技有限公司 一种存储芯片的电阻补偿装置、方法及存储芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005248A (zh) * 2009-08-31 2011-04-06 三星电子株式会社 非易失性存储器件及其驱动方法和具有其的存储器系统
US20110188289A1 (en) * 2010-01-29 2011-08-04 Unity Semiconductor Corporation Access signal adjustment circuits and methods for memory cells in a cross-point array
US20140140130A1 (en) * 2012-11-21 2014-05-22 Samsung Electronics Co., Ltd Semiconductor memory device for and method of applying temperature-compensated word line voltage during read operation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7532518B2 (en) * 2007-06-25 2009-05-12 Spansion Llc Compensation method to achieve uniform programming speed of flash memory devices
US7755946B2 (en) 2008-09-19 2010-07-13 Sandisk Corporation Data state-based temperature compensation during sensing in non-volatile memory
US7940549B2 (en) * 2009-10-05 2011-05-10 Nanya Technology Corp. DRAM positive wordline voltage compensation device for array device threshold voltage and voltage compensating method thereof
KR101691088B1 (ko) 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101868332B1 (ko) * 2010-11-25 2018-06-20 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치
US8576651B2 (en) * 2012-01-20 2013-11-05 Sandisk 3D Llc Temperature compensation of conductive bridge memory arrays
US9099196B2 (en) * 2013-01-25 2015-08-04 Samsung Electronics Co., Ltd. Semiconductor memory device and method of operating the same
KR102293136B1 (ko) 2014-10-22 2021-08-26 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
US9508397B1 (en) * 2015-12-03 2016-11-29 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with endurance control
KR102659596B1 (ko) * 2016-08-26 2024-04-19 삼성전자주식회사 비휘발성 메모리 장치
US10878902B2 (en) * 2018-07-16 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM voltage compensation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005248A (zh) * 2009-08-31 2011-04-06 三星电子株式会社 非易失性存储器件及其驱动方法和具有其的存储器系统
US20110188289A1 (en) * 2010-01-29 2011-08-04 Unity Semiconductor Corporation Access signal adjustment circuits and methods for memory cells in a cross-point array
US20140140130A1 (en) * 2012-11-21 2014-05-22 Samsung Electronics Co., Ltd Semiconductor memory device for and method of applying temperature-compensated word line voltage during read operation

Also Published As

Publication number Publication date
US20210118499A1 (en) 2021-04-22
US20200020397A1 (en) 2020-01-16
CN110729012A (zh) 2020-01-24
US11309022B2 (en) 2022-04-19
US20220238155A1 (en) 2022-07-28
US10878902B2 (en) 2020-12-29
KR20200008530A (ko) 2020-01-28
KR102237261B1 (ko) 2021-04-08
DE102019118054A1 (de) 2020-01-16
TW202015047A (zh) 2020-04-16
TWI715103B (zh) 2021-01-01
DE102019118054B4 (de) 2023-10-05

Similar Documents

Publication Publication Date Title
CN110729012B (zh) 存储器件、电阻式存储单元阵列的电压补偿控制器和方法
US10726916B2 (en) Resistive memory device with trimmable driver and sinker and method of operations thereof
US11393508B2 (en) Methods for accessing resistive change elements in resistive change element arrays
KR100575439B1 (ko) 비휘발성 반도체 기억장치
KR101517675B1 (ko) 자기저항 랜덤 액세스 메모리에서 비트 라인 및 소스 라인 저항들의 밸런스 조절
US8811059B2 (en) Resistive memory apparatus, layout structure, and sensing circuit thereof
CN111489778B (zh) 存储器器件及其操作方法
US11735238B2 (en) Memory device
US8792266B2 (en) Resistance-change type non-volatile semiconductor memory
CN113470713B (zh) 一种阻变式存储阵列及存储器
TWI742516B (zh) 記憶體裝置以及偏壓方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant