DE2756267C3

DE2756267C3 - Halbleiterspeicher

Info

Publication number: DE2756267C3
Application number: DE2756267A
Authority: DE
Inventors: Noriyuki Kokubunji Tokio/Tokyo Homma
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1976-12-17
Filing date: 1977-12-16
Publication date: 1986-10-02
Also published as: DE2756267A1; NL179244C; NL179244B; DE2756267B2; JPS5375828A; US4164791A; JPS5727552B2; NL7714013A

Description

Die vorliegende Erfindung betrifft Halbleiterspeicher gemäß den jeweiligen Oberbegriffen der Ansprüche 1,4 und 7.

Halbleiterspeicher, beispielsweise auch Bipolarspcicher, weisen viele in Matrixform angeordnete Speicherzellen auf. Durch die Fortschritte auf dem Gebiet der Großintegrationstechnologie (LSI-Technologie) ist es möglich geworden, eine sehr große Anzahl von Speicherzellen auf einem einzigen Halbleiterplättchen unterzubringen. Dadurch mußten die Leitungen zwischen den Speicherzellen in ihren Abmessungen sowohl hinsichtlich der Breite als auch hinsichtlich der Dicke notwendigerweise verringert werden. Aus Aluminium bestehende Wort- und Datenleitungen weisen in dieser Technologie heutzutage Breiten von 5 bis 10 μπι auf. In naher Zukunft ist zu erwarten, daß diese Leitungen auf 1 bis 5 μιη Breite verkleinert werden können.

Derartige dünne, feine Leiterstrukturen führen jedoch beim Betrieb des Halbleiterspeichers zu einigen Schwierigkeiten. Eine dieser Schwierigkeiten besteht darin, daß die an den Wort- und Datenleitungen auftretenden Spannungsabfälle nicht mehr vernachlässigbar klein sind, weil diese Leitungen einen relativ hohen Widerstand darstellen. Dieser Nachteil ist insbesondere dann gravierend, wenn die Speicherzellen mit großen, durch sie hindurchfließenden Strömen betrieben werden, um schnelle Speicher zu schaffen.

Der Erfindung liegt daher die Aufgabe zugrunde, Halbleiterspeicher zu schaffen, bei denen die nachteilige Wirkung der zuvor beschriebenen Spannungsabfälle kompensiert werden kann.

Diese Aufgabe wird erfindungsgemäß durch die in den kennzeichnenden Teilen der Ansprüche 1, 4 und 7 angegebenen Merkmale gelöst.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Gemäß einer ersten Lösungsvariante der Erfindung werden mit Bezugsleitungen verbundene Stromquellen verwendet, mit denen an den Bezugsleitungen Spannungsabfälle erzeugt werden, um die Spannungsabfälle zu kompensieren, die an den Wortleitungen durch die durch die Wortleitungen fließenden Halteströme auftreten.

Gemäß einer zweiten Lösungsvarianle sind weitere Stromquellen mit Bezugsleitungen verbunden, um Spannungsabfälle zu kompensieren, die an den Wortleitungen auf Grund der über die Speicherzellen zu den Wcrtleitungen fließenden Datenleitungsströme auftreten.

Bei einer dritten Lösungsvariante ist eine weitere Stromquelle mit der Wortleitungs-Adressierspannungs-Steuerstufe verbunden, um die an den Datenleitungen auf Grund der Datenleitungsströme auftretenden Spannungsabfälle zu kompensieren.

Mit der vorliegenden Erfindung werden also Schaltungen zur Kompensation von Spannungsabfällen an Wort- und/oder Datenleitungen geschaffen, so daß der Speicher in einem breiten Arbeitsbereich und unter verschiedensten Bedingungen betrieben werden kann.

Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigt

F i g. 1 eine Schaltungsanordnung eines der typischen Bipolarspeicher,

F i g. 2 die Beziehung zwischen den an die Wort- und an die Datenleitungen angelegten Spannungen,

Fig.3, 4 und 5 Schaltungsanordnungen, die jeweils eine Ausführungsform einer ersten erfindungsgemäßen Lösungsvariante darstellen, die zur Kompensation der auf Grund von Halteströmen an den Wortleitungen auftretenden Spannungsabfälle dienen,

F i g. 6,7,8 und 9 Schaltungsanordnungen einer zweiten und dritten erfindungsgemäßen Lösungsvariante nebst Ausführungsformen, die der Kompensation der auf Grund des Datenleitungsstromes Ir an den Wortleitungen bzw. an den Datenleitungen auftretenden Spannungsabfälle dienen, und

Fig. 10 eine Schaltungsanordnung einer Ausführungsform aller drei Lösungsvarianten, die der Kompensation von Spannungsabfällen dient, die auf Grund sowohl des Haltestromes /„ als auch des Stromes Ir an den Wortleitungen und an den Datenleitungen auftreten.

Um die vorliegende Erfindung besser verstehen zu können, wird zunächst ein typischer Bipolarspeicher anhand von F i g. 1 erläutert

Obgleich ein solcher Speicher eine große Anzahl von Speicherzellen in Matrixform aufweist, zeigt F i g. 1 der Erläuterung halber nur Speicherzellen in zwei Reihen und zwei Spalten. Jede Speicherzelle besteht aus zwei überkreuz miteinander verbundenen Transistoren. Beispielsweise besteht die Speicherzelle AZ₀₀ aus den Transistoren Qoo, Q₀U deren Kollektoren über Widerstände Roo bzw. Rqi mit einer Wortleitung WOo, deren erste Emitter mit der Datenleitung Aw bzw. Oo\ und deren zweite Emitter miteinander verbunden sind. Der gemeinsame Emitter jeder der in Reihe angeordneten Speicherzellen M₀₀, Mm ■ ■ ■ M_Om ist mit einer Konstant-Stromquelle la verbunden, die einen Gesamt-Konstantstrom m ■ I_s, bereitstellt, um jede der m Speicherzellen mit einem Haltestrom /« zu versorgen. Der Strom I_s, dient dazu, den Zustand der Speicherzellen während des Betriebszyklus zu erhalten. Die in der zweiten Reihe angeordneten Speicherzellen M\₀, M_u,... M_1n, sind in entsprechender Weise mit einer weiteren Konstant-Stromquelle \b verbunden.

Fig. 1 zeigt weiter eine Abfühlschaltung 11 und eine Datenleitungsadressier-Steuerschaltung^.

Die Abfühlschaltung 11 besitzt ein erstes Paar von

Transistoren Qroo, Qr οι, deren Emitter mit den Datenleitungen D₀₀ bzw. An und deren Basiselektroden mit den Anschlüssen Ro bzw. R] über die Leitungen Lr ο bzw. Lr ι verbunden sind, sowie ein zweites Paar von Transistoren Qr io, Qr n, deren Emitter mit den Datenleitungen A₀ bzw. D_n und deren Basiselektroden ebenfalls mit den Anschlüssen Rq bzw. Ri über die Leitungen Lr₀ bzw. Lr 1 verbunden sind. Die Leitungen Lr₀ und Lr 1 sind sogenannte Bezugsleitungen.

Die Datenleitungsadressier-Steuerschaltung 12 besitzt Transistorpaare Qyoo, Qyoi und Qyio, Qm, deren Emitter mit den Datenleitungen Aw bzw. An und Aio bzw. Di 1 und deren Basiselektroden paarweise miteinander und mit den Anschlüssen Yo und Y\ verbunden sind. Mit den Datenleitungen Am, Am, Ao bzw. Di 1 sind Konstan.tstromqueüen 2a, 2b, 3a bzw. 3b verbunden, die einen konstanten Strom Ir bereitstellen, der durch die jeweilige aktivierte Datenleitung fließt

Nachfolgend soll der Auslesevorgang anhand von F i g. 2 erläutert werden.

Angenommen die Speicherzelle M» soll zum Auslesen ausgewählt werden, während die übrigen Zellen, wie die Zellen MOi, Mio und M_n nicht ausgewählt sein sollen. Die Speicherzelle Moo ist willkürlich so definiert, daß als Speicherinformation eine binäre »0« vorliegt, wenn der Transistor (?oo leitet und der Transistor Q01 nicht leitet. Dagegen wird die Speicherinformation als eine binäre »1« definiert, wenn der Transistor Qoo nicht leitet und der Transistor Q01 leitet Für das weitere sei bei der Erläuterung angenommen, daß eine binäre »0« in der Speicherzelle M₀₀ gespeichert ist.

Während des Auslesezyklus der gewählten Zelle Moo liegen die Spannungen Vxh, Vxl, VVl, VVhund Vrh an den Anschlüssen Xo, Xu Yo, Vi bzw. Ro und Ri an.

Die Spannung am Kollektor des nichtleitenden Transistors Q01 sowie die Spannung an der Basis des leitenden Transistors Qoo ist nahezu gleich der Spannung Vxh am Anschluß Xo- Dagegen liegt am Kollektor des Transistors Qoo sowie an der Basiselektrode des Transistors (poi eine Spannung an. die gleich (Vxh—4V_s) Volt ist wobei AVs der am Widerstand Äoo auftretende Spannungsabfall ist.

Der von der Stromquelle 2a bereitgestellte konstante Strom Ir fließt durch jenen der Transistoren Qoo, Qio· Qk μ und Qr ou, die mit der Datenleitung A» verbunden sind, dessen Basiselektrode auf dem höchsten Potential liegt Wie F i g. 2 zeigt, ist die Spannung Vxh an der Basiselektrode des Transistors Qoo höher als irgendeine andere Spannung an den Basiselektroden der Transistoren Qio, Qroo und Qy00, so daß der Strom Ir durch den Transistor Qoo fließt

Infolgedessen führt der Transistor Qroo nicht Strom, so daß am Kollektor dieses Transistors ein hoher Spannungspegel (gleich dem Massepotential) auftritt

Der von der Stromquelle 2b bereitgestellte konstante Strom Ir fließt durch jenen der Transistoren Q01, Qi 1. Q/?oi und Qyoi, an dessen Basiselektrode der höchste Spannungswert auftritt

Die Basiselektroden dieser Transistoren Q01, Qn, Qkoi und Qyoi weisen Spannungen von (Vxh—AV_s\ Vxl oder (Vx₁-JVn), Vrh bzw. VVi. auf. Daher kann der konstante Strom Ir durch den Transistor Qro\ fließen, dessen Basisspannung höher als die Basisspannungen der anderen mit der Datenleitung An verbundenen Transistoren ist Infolgedessen befindet sich der Kollektor des Transistors Qr 01 auf einem niederen Spannungspegel von etwa (—/soi · Äsen) Volt

Als nächstes sei der Fall angenommen, bei dem der Transistor Qoo der Speicherzelle M_Oo nicht leitet und der Transistor Q01 leitet, um die Information einer binären »1« zu speichern. In diesem Fall führt der Transistor Qr00 Strom, so daß am Kollektor desselben eine niedere Spannung auftritt, wogegen der Transistor Q_Wüi nicht Strom führt, so daß dessen Kollektor hohen Spannungspegel führt.

Aus dem zuvor Gesagten wird verständlich, daß die in der Speicherzelle Moo gespeicherte Information in Form von Spannungen an den Kollektoren der Transistoren Qroo und Qroi abgefühlt werden kann.

Bezüglich der Speicherzellen Mqi, Mn, die nicht gewählt werden, ergibt sich die folgende Arbeitsweise.

Wenn die Speicherzelle Mbo gewählt wird, tritt an den Basiselektroden des Transistorpaares Qv iu, Q> 1 eine Spannung VVh auf, die höher als irgendeine andere Spannung an den Basiselektroden der Transistoren Q02. Q12, Qk 10, Qo3, Qi3 und Qr u ist. Unabhängig von der in den Zellen MOi, Mn gespeicherten Information können die von den Stromquellen 3a und 3b bereitgestellten konstanten Ströme Ir daher durch die Transistoren Qy 10 und Qy 11 fließen. Infolgedessen werden die Transistoren Qk 10 und Qr u beide in den nichtleitenden Zustand versetzt, so daß an ihren Kollektoren eine hohe Spannung (die gleich dem Massepotential ist) auftritt. Das bedeutet, daß die in den Speicherzellen Mbi. Mn gespeicherte Information nicht ausgelesen werden kann, wenn die Speicherzelle Moo ausgewählt ist.

Nachfolgend soll der Einschreibvorgang bei diesem Speicher beschrieben werden.

Es sei angenommen, daß die Information einer binären »1« in die Speicherzelle M₀₀ eingeschrieben werden soll, die gerade eine binäre »0« speichert. In diesem Falle liegen an den Anschlüssen Yq, Yi, Xo und ΛΊ Spannungen Vyl, Vyh, Vhx bzw. Va-z. an. Darüber hinaus treten an den Anschlüssen Ro und Ri die Spannungen VßLbzw. Vrh auf.

Es sei bemerkt daß die Spannung an der Basiselektrode des Transistors Q01 höher als irgendeine andere Spannung an den Basiselektroden der Transistoren Qn. Qr 01 und Qy01 ist und zwar unabhängig von der in der ausgewählten Zelle Moo gespeicherten Information. Daher fließt der von der Stromquelle 2b bereitgestellte konstante Strom Ir durch den Transistor Q01. Der konstante Strom Ir wird normalerweise bezüglich seiner Stromstärke so ausgewählt, daß er größer als der Strom ht ist so daß die Transistorzustände der Transistoren der Speicherzelle statt vom Strom I₅, vom Strom Ir festgelegt werden können.

Infolgedessen wird der Transistor Q01, durch den der konstante Strom Ir fließt, in den leitenden Zustand versetzt wogegen der Transistor Qoo nicht leitet. Daher wird das Einschreiben einer binären »1« in die ausgewählte Zelle Mbo ermöglicht

Wenn eine binäre »0« in die ausgewählte Zelle Moo eingeschrieben werden soll, werden in entsprechender Weise die Spannungen Vrh und Vrz. an die Anschlüsse Ro bzw. Ri gelegt, so daß dadurch der Transistor Qoo in den leitenden und der Transistor Q01 in den nichtleitenden Zustand gebracht wird.

Die anderen, nicht ausgewählten Speicherzellen werden durch den Einschreibvorgang nicht beeinflußt, wie dies nachfolgend erläutert wird. Wenn die Speicherzelle Moo ausgewählt ist weisen die Basiselektroden der Transistoren Qyio und Q_yi) eine gegebene Spannung auf, die in F i g. 2 mit Vyn bezeichnet ist. Diese Spannung ist höher als irgendeine andere Spannung an den Basiselektroden der mit den Datenleiturgen D\o und D\ 1 ver-

bundenen Transistoren. Daher können die von den Stromquellen 3a und 3b bereitgestellten konstanten Ströme Ir unabhängig von der in den Zellen Mm und M\ ι gespeicherten Information durch die Transistoren C?y ίο bzw. Qy υ fließen. Das bedeutet, daß die nicht gewählten Speicherzellen überhaupt keine Beeinflussung während des Einschreibzyklus erfahren.

Wie bereits erwähnt, ist es durch den großen Fortschritt auf dem Gebiet der LSI-Technik möglich, eine große Anzahl an Speicherzellen auf einem einzigen Halbleiterplättchen auszubilden. Infolgedessen ist es notwendigerweise erforderlich, die Wort- und Datenleitungen sowohl hinsichtlich ihrer Breite als auch hinsichtlich ihrer Dicke klein zu halten. Tatsächlich werden diese Leitungen in naher Zukunft nur noch 1 bis 5 μπι dick sein. Jedoch sind mit den kleinen Abmessungen der Leitungen, beispielsweise der Wort- und der Datenleitungen, schwerwiegende Probleme hinsichtlich des relativ großen Widerstandes dieser Leitungen verbunden. Wenn die Wortleitung beispielsweise 1 μΐη breit, 1 μπι dick und 5 mm insgesamt lang ist, so stellt diese Wortleitung einen Widerstand von 137,6 Ohm dar. Wenn ein Strom von 5 mA durch diese Wortleitung fließt, so tritt entlang derselben ein Spannungsabfall von etwa 700 mV auf.

Dieser Spannungsabfall ist groß genug, um eine fehlerhafte Betriebsweise des Halbleiterspeichers zu bewirken, da die an der Speicherzelle auftretende Spannung üblicherweise geringer als 1 Volt ist. Wenn der Spannungsunterschied Vx= Vxh— Vaz gleich 1 Volt ist (vgl. F i g. 2), so ist es praktisch unmöglich, die Spannung V«;/ auf einen Wert zwischen den Spannungen Vch und V_tv einzustellen, wenn der an der Wortleitung auftretende Spannungsabfall 700 mV groß wird.

Die vorliegende Erfindung betrifft daher Einrichtungen, die eine normale, richtige Betriebsweise der Speicherschaltung auch dann zulassen, wenn relativ große Spannungsabfälle an den Wort- und Datenleitungen auftreten.

Anhand von F i g. 3 soll eine der bevorzugten Ausführungsformen der vorliegenden Erfindung erläutert werden. Bei diesem Ausführungsbeispiel soll der Spannungsabfall, der auf Grund von Halteströmen (m ■ I_st), die auf jeder Wortleitung fließen, kompensiert werden.

Für den Einschreib- oder Auslesevorgang maßgebend sind die Spannungen, die an den Basiselektroden der Transistoren der gewählten Speicherzelle liegen und die Bezugsspannungen, die mittels Bezugsleitungen Lr an die Basiselektroden der Abfühl-Transistoren Qr angelegt werden, wichtig. Auf Grund der Halteströme, die durch jede Wortleitung fließen und an der Wortleitung einen Spannungsabfall hervorrufen, ist die tatsächlich an einer Spannungszelle anliegende Spannung von der am Anschluß X, an den die Wortleitungsadressierspannung angelegt wird, unterschiedlich. Auch wenn die Spannung Vw am Anschluß Xo anliegt, so daß beispielsweise die Speicherzelle Mqq für das Einlesen oder Ausschreiben ausgewählt wird, so wird die tatsächlich an der Spannungszelle Moo auftretende Spannung gleich V\;/ minus dem Spannungsabfall Vaxo, der entlang der Wortleitung zwischen den Punkten A-Xo auftritt Andererseits fließt kein Strom durch die Bezugsleitung Lr in der in F i g. 1 dargestellten Schaltung, so daß an der Basiselektrode des Transistors Qr eine Spannung auftritt, die im wesentlichen gleich der am Anschluß R auftretenden Bezugsspannung ist Dies kann möglicherweise eine fehlerhafte Funktionsweise auf Grund verringerter Basisspannungen der Transistoren Q₀₀, <?oi (gegenüber den Basisspannungen der Transistoren Qr oa und Qr o\) verursachen.

Um die zuvor erläuterten Schwierigkeiten aus der Welt zu schaffen, sind bei der ersten erfindungsgemäßen Lösungsvariante Konstant-Stromquellen 4a, 4b vorgesehen, die mit der jeweiligen Bezugsleitung Lr o, Lr \ verbunden sind, so daß ein vorgegebener konstanter Strom durch jede der Bezugsleitungen fließen kann. Wenn die Bezugsleitungen aus demselben Material, beispielsweise aus Aluminium mit derselben Breite und derselben Dicke wie die Wortleitungen hergestellt sind, so kann jede der Stromquellen 4a, 4ö so ausgebildet werden, daß jeweils ein Strom von m ■ /_s, bereitgestellt wird. Die Größe m hat hierbei einen festen Wert 1 oder 2 oder 3 usw. Dadurch kann der entlang der jeweiligen DaTiinriaWiinfT nilf^i-Aiän/^a CnnnniinjrpnKfnll \w% iimront UUfjUgOIOllUllg ULIl Ll VIV1IUW UJJUlillUIlgOUUIUIl 1111 VT l«3t«lll~ liehen gleich dem Spannungsabfall an der jeweiligen Wortleitung gemacht werden.
Obwohl die Spannungen, beispielsweise die Spannungen Vxh, Vch, Vrh, von Speicherzelle zu Speicherzelle unterschiedliche absolute Werte aufweisen, so wird bei dieser Ausführungsform der Einschreib- und der Auslesevorgang richtig und läuft ungestört ab.
Es sollte im Zusammenhang mit dieser Ausführungsform bemerkt werden, daß dann, wenn die Bezugsleitungen gegenüber den Wortleitungen unterschiedlich breit und unterschiedlich dick ausgebildet sind, jede der Stromquellen 4a, Ab so ausgebildet sein sollte, daß diese statt der Stromstärke m ■ I₁, eine dazu unterschiedliche Stromstärke aufweisen sollten. Da das Hauptmerkmal darin besteht, entlang der jeweiligen Bezugsleitung denselben Spannungsabfall wie entlang der jeweiligen Wortleitung hervorzurufen, sollten die Stromquellen 4 so ausgebildet sein, daß sie den richtigen Strom bereitstellen, wobei auch Material, Abmessungen und spezifischer Widerstand dieser Leitungen in Betracht gezogen werden.

Um die Beschreibung der Erfindung zu vereinfachen, sei jedoch angenommen, daß alle Leitungen bzw. die gesamte Verdrahtung des Speichers aus demselben Material bestehen bzw. besteht und dieselben Abmessungen aufweisen bzw. aufweist

Fig.4 zeigt einen Halbleiterspeicher gemäß einer weiteren Ausführungsform der ersten erfindungsgemäßen Lösungsvariante.

Um Speicher mit großer Speicherkapazität herzustellen, die sehr schnell arbeiten, werden Verfahren angewandt, bei denen nur jene Wort- und Datenleitungen, die mit den ausgewählten Zellen verbunden sind, mit einem großen Strom beaufschlagt werden, während die anderen Leitungen, die mit nicht ausgewählten Speicherzellen verbunden sind, nur mit einem kleinen Strom beaufschlagt werden, der ausreicht, die Information in diesen Zellen zu halten. Um ein solches Verfahren durchführen zu können, besitzt die in F i g. 4 dargestellte Speicherschaltung weitere Konstant-Stromquellen 5a, 5b,.., die über Schalter 6a, 6b... mit den Wortleitungen Wot, Wn,... verbunden sind. Wenn die Wortleitungsadressierspannung Vxh am Anschluß Xo anliegt, wird der Schalter 6a geschlossen bzw. in den leitenden Zustand versetzt, so daß ein Strom /H_sl zusätzlich zu dem normalen Haltestrom I₅₁ durch eine Speicherzelle Moo, Mn, ■ ■ ■ fließt Um den Speicher mit einer sehr schnellen Zugriffszeit betreiben zu können, können die Stromquellen 5 so ausgebildet sein, daß sie je Speicherzelle einen konstanten Strom bereitstellen, der größer als das Zehnfache des Stromes /_srist
Bei einer solchen Speicherschaltung läßt der entlang

den Wortleitungen auftretende, recht große Spannungsabfall keinen richtigen und fehlerfreien Einschreibe- und Auslesevorgang zu.

Mit der ersten erfindungsgemäßen Lösungsvariante läßt sich diese Schwierigkeit sehr wirkungsvoll dadurch lösen, wenn — analog den Stromquellen 4a und 4b in Fig.3 — zusätzliche Stromquellen 4a', 4b'vorgesehen sind, die mit den Bezugsleitungen Lr₀, Lr\, verbunden sind. Bei dieser Ausführungsform ist jede der Stromquellen 4a' 4b'so ausgebildet, daß ein konstanter Strom von/n · f_s, plus ^/«bereitgestellt wird.

F i g. 5 zeigt eine weitere Ausführungsform der ersten erfindungsgemäßen Lösungsvariante.

Die in F i g. 3 dargestellte Speicherschaltung kann den in der jeweiligen Wortleitung auftretenden Spannungsabfall einigermaßen kompensieren; mit dieser Speicherschaltung ist es jedoch nicht möglich, eine vollständige Kompensation durchzuführen.

Dies deshalb, weil der durch die jeweilige Wortleitung fließende Strom in seiner Stromstärke von Ort zu Ort unterschiedlich ist, wogegen jedoch ein konstanter Strom (m · /_sr) durch die gesamte jeweilige Bezugsleitung Lr fließt. Beispielsweise fließt ein Strom mit der Stromstärke I_s, durch die zwischen der ersten Speicherzelle Moo und der zweiten Speicherzelle Moi liegende Wortleitung, ein Strom mit einer Stromstärke von 2 /_SI durch die zwischen der zweiten Zelle Moi und der (nicht dargestellten) dritten Zelle M02 liegende jeweilige Wortleitung usw.

Oder anders ausgedrückt, der an der jeweiligen Bezugsleitung auftretende Spannungsabfall ist proportional der Länge der Bezugsleitung. Da jedoch der Strom m · Λ, in der Wortleitung sich gleichmäßig in m Ströme teilt, so daß jeweils der Strom I_s, durch jede der in einer Reihe angeordneten m Speicherzellen fließt, weist der an der Wortleitung auftretende Spannunsgabfall keine lineare Beziehung zur Länge der Wortleitung auf.

Um diesen Nachteil zu vermeiden, besitzt die in F i g. 5 dargestellte Ausführungsform zweite Stromquellen 4a, 4b, die jeweils über Impedanzstufen L mit der betreffenden Bezugsleitung Lr verbunden sind. Die Impedanzstufen sind in einer Reihe in derselben Weise wie die Speicherzellen angeordnet, so daß die Halteströme in derselben Weise durch sowohl die Wort- als auch die Bezugsleitungen fließen können. Infolgedessen wird die Verteilung des Spannungsabfalls an der Bezugsleitung ziemlich gleich der Verteilung des Spannungsabfalls entlang der Wortleitung, so daß eine vollständige Kompensation erzielt werden kann.

Bei diesem Ausführungsbeispiel sollten die Impedanzstufen L dieselbe Schaltungskonfiguration haben, wie die Last der Speicherzelle. In der Praxis können diese Impedanzsturen L jedoch auch aus einem Widerstand bestehen.

Fig.6 zeigt eine Speicherschaltung gemäß einer zweiten erfindungsgemäßen Lösungsvariante.

Die zuvor beschriebene erste Lösungsvariante und ihre Ausführungsformen dienten dazu, einen Spannungsabfall auf Grund der Halteströme I_sl, die durch die Wortleitung fließen, zu kompensieren. Der an einer Wortleitung auftretende Spannungsabfall rührt jedoch nicht nur von den Halteströmen /_SI, sondern auch von einem konstanten Strom Ir her, der von den jeweiligen Stromquellen 2a, 2b und 2c, 2d bereitgestellt wird. Wenn der konstante Strom Ir hinsichtlich seiner Stromstärke mit dem Haltestrom /„ vergleichbar oder größer ist, ist es daher wünschenswert, auch den auf Grund des Stromes Ir auftretenden Spannungsabfall zu kompensieren.

Es sei darauf hingewiesen, daß der von einer Stromquelle 2 bereitgestellte konstante Strom /« im Gegensatz zum Haltestrom /_s( in Abhängigkeit von der Wahl der Speicherzelle, aus der ausgelesen oder in die eingeschrieben werden soll, durch verschiedene Teile der Wortleitung fließt. Wenn beispielsweise die Speicherzelle Moo gewählt wird, fließt der Strom Ir zwischen den Punkten A und Xo der Wortleitung Woo zur Speicherzelle Mm. Wenn dagegen die Speicherzelle Moi ausgewählt wird, fließt der Strom Ir nur durch den zwischen den Schaltungspunkten B und Xo liegenden Bereich der Wortleitung und nicht auch durch den zwischen den Punkten A und B liegenden Teil der Wortleitung.

Um den auf Grund des Stromes Ir auftretenden Spannungsabfall zu kompensieren, ist es daher erforderlich.

daß derselbe Strom Ir durch den Teil der Bezugslcitung Lr fließt, der dem Teil der Wortleitung entspricht, durch den der Strom Ir fließt.

Zu diesem Zweck weist die in F i g. 6 dargestellte Lösungsvariante Stromquellen 3a, 3b und 3c, 3d auf, die jeweils denselben konstanten Strom Ir wie die Stromquellen 2a, Ib und 2c, 2dbereitstellen. Die Stromquellen 3a, 3c sind über Schalter 8a bzw. 8£> mit der Bezugsleitung Lr ο und die Stromquellen 3b, 3d sind über Schalter 8a bzw. 8b mit der Bezugsleitung Lr ι verbunden.

Wenn die Speicherzelle Moo für das Einschreiben oder das Auslesen ausgewählt wird, wird der Schalter 8;i in den leitenden Zustand versetzt, so daß der Strom /« durch jeden der Teile A\ — Ro und Ai- R\ der Bezugsleitungen fließt. Wenn dagegen die Speicherzelle M₀I ausgewählt wird, wird der Schalter 8b in den leitenden Zustand versetzt, so daß der Strom Ir durch die Teile Bi — Ro bzw. B2—R1 der Bezugsleitungen fließt.

Der entlang des Leitungsteils Ai- R₀ sowie des Leitungsteils A2—R\ auftretende Spannungsabfall wird im wesentlichen gleich dem am Leitungsteil A-Xo der Wortleitung Woo auftretenden Spannungsabfall gemacht, wogegen der am Leitungsteil B\ — Ro sowie am Leitungsteil B2—R\ auftretende Spannungsabfall gleich dem Spannungsabfall an dem Leitungsteil ß—Xo der Wortleitung Woo gemacht wird. Infolgedessen kann der auf Grund des Stromes Ir an der jeweiligen Wortleitung auftretende Spannungsabfall trotz der Tatsache, daß sich der Spannungsabfall in Abhängigkeit von der Wahl der Speicherzelle ändert, wirkungsvoll kompensiert werden.

Fig. 7 zeigt eine weitere Ausführungsform der zweiten erfindungsgemäßen Lösungsvariante, bei der Stromschalter 8a und 8b anstelle der Schalter 8a und 8b der Fig.6 verwendet werden. Die Transistoren <?., 1. Qa 2, Qa 3 und Qa 4 des Stromschalters 8a sind mit ihren Emittern an die Stromquellen 2a, 3d, 3c bzw. 2b gelegt. Die Basiselektroden dieser Transistoren liegen gemeinsam an dem Anschluß Yo- Die Emitter der Transistoren Qb 1, Qb2, Qb3 und QbA, des Stromschalters 8b sind mit den Stromquellen 2a, 3d, 3c bzw. 2b und die Basiselektroden dieser Transistoren sind gemeinsam mit dem Anschluß Y\ verbunden. Wenn eine der Speicherzellen, die zwischen dem Datenleitungspaar Doo und Doi liegt, ausgewählt wird, werden alle Transistoren Q_a\ ... O.,4 in den leitenden Zustand versetzt, wogegen die übrigen Transistoren Qb\... Qb* im nichtleitenden Zustand gehalten werden. Wenn dagegen eine der Speicherzellen, die zwischen dem Datenleitungspaar Dw und Di ι liegen. b5 ausgewählt wird, werden alle Transistoren Qt, \... QhA in den leitenden Zustand versetzt. Mit dieser Ausführungsform läßt sich also eine Kompensation des Spannungsabfalls an einer Wortleitung auf Grund des Stromes Ir in

derselben Weise wie bei der in Fig.6 dargestellten Schaltungsanordnung erzielen.

Die in F i g. 8 dargestellte dritte Lösungsvariante dient der Kompensation des Spannungsabfalls, der auf Grund des Stromes /« an der jeweiligen Datenleitung auftritt.

Wenn eine der Speicherzellen zum Einschreiben oder zum Auslesen ausgewählt wird, ist, wie dies bereits erwähnt wurde, die gegenseitige Relation der Basisspannungen der Transistoren, die der gewählten Speicherzelle angehören, der Basisspannungen der entsprechenden, mit den Anschlüssen Ro und Ri verbundenen Transistoren Qr sowie der Basisspannungen anderer Transistoren von Bedeutung. Die jeweilige Basisspannung ist auf den jeweiligen Emitter bezogen.

Die Emitterspannungen der genannten Transistoren können auf Grund des konstanten Stromes Ir, der an der jeweiligen Datenleitung einen Spannungsabfall verursacht, voneinander verschieden sein.

Wenn beispielsweise angenommen wird, daß die Speicherzelle M\₀ für den Einschreib- oder Auslesevorgang ausgewählt wird, stehen bezüglich ihrer Basisspannungen relativ zu ihren Emittern die Transistoren Qio bzw. Qu mit den Transistoren Qroo bzw. Qro\ im Vergleich. Der Strom Ir fließt in Abhängigkeit von dem Zustand der ausgewählten Speicherzelle Λ/io durch die eine oder andere Datenleitung A» oder Am- Wenn der Transistor Qi₀ leitet und der Transistor Qn nicht leitet, fließt der Strom Ir durch die Datenleitung A», so daß an ihr ein Spannungsabfall auftritt

Daher ist die Spannung am Schaltungspunkt E um den Betrag des Spannungsabfalls über dem Teil E-F der Datenleitung größer als die Spannung am Schaltungspunkt F.

Wenn dagegen die Speicherzelle Moo gewählt wird, ist die Spannung am Schaltungspunkt Hum den Betrag des am Teil H-F der Datenleitung auftretenden Spannungsabfalls größer als die Spannung am Schaltungspunkt F.

Ein Unterschied zwischen den relativen Spannungswerten an den Schaltungspunkten E und H bezüglich des Schaltungspunktes F kann möglicherweise ein fehlerhaftes Einschreiben oder Auslesen verursachen.

Um den Spannungsabfall an der jeweiligen Datenleitung /u kompensieren, ist gemäß der erfindungsgemäßen dritten Lösungsvariante eine Stromquelle 9 vorgesehen, die über Schalter SW_x,, SW_{x 0} mit der Leitung Sx verbindbar ist. Die Wortleitungsadressierspannung wird über einen der Anschlüsse selektiv an eine der Basiselektroden der Transistoren Qxdo, Qxdu ■■■ angelegt. Die Emitter der Transistoren Qxdo, Qxd\, ■■■ sind mit der Leitung Sx und die Kollektoren dieser Transistoren sind mit den Widerständen Rxdo, Rxd\ verbunden. Die Ausgangssignale der Transistoren Qxdo, Qxd\ gelangen über die Transistoren Qx o, Qxi, ... an die Wortleitungen VVOo, Wio.-··

Wenn die Speicherzelle Mio ausgewählt werden soll, wird die Spannung Vxh an den Anschluß X\ und die Spannung Vxl an jeden der anderen X-Anschlüsse angelegt, so daß nur der Transistor Qxo ι in den leitenden Zustand versetzt wird. Gleichzeitig wird der Schalter 5VV.V ι geschlossen, wogegen die übrigen Schalter offen bleiben.

Der Strom fließt daher über die Leitung Sx zu einem ersten Stromkreis mit dem Transistor Qxd\ und dem Widerstand Rxd\ sowie zu einem zweiten Stromkreis mit dem Schalter SWx \ und der Stromquelle 9. Wenn der Strom I\ durch den ersten Stromkreis und der Strom I_x durch den zweiten Stromkreis fließt, so fließt die Summe der Ströme I\ und /* durch die Leitung Sx. Daher ist die an der Wortleitung Wio anliegende Spannung gleich.

\V_s-{h+I_x)RsC-Ii ■ Rce\
Volt; hierbei ist

Vs: die am Anschluß S angelegte Spannung, Rsg- der Widerstandswert des Leitungsteils zwischen

den Schaltungspunkten Sund Gund Rce ■ der Widerstandswert des Kollektor- Emitter-Weges des Transistors Qxd\-

is Wenn dagegen die Speicherzelle Moo gewählt wird, fließt der Strom (I_x—I\) nur durch den Leitungsteil S— K, so daß die an der Wortleitung Woo anliegende Spannung gleich

[Vs-(I₁+I_x)RsK-Ii
Volt wird, wobei

der Widerstandswert des Leitungsteils zwischen den Schaltungspunkten S und K ist.

Die an der Wortleitung Woo anliegende Spannung wird daher um den Spannungsabfall Vkc am Leitungsteil K—G höher. Wenn der Spannungsabfall Vkc gleich Vhe gewählt wird, werden die relativen Spannungen an der Basiselektrode bezüglich des Emitters einander im wesentlichen gleich.

Oder anders ausgedrückt, eine richtige Betriebsweise beim Einschreiben und beim Auslesen kann trotz des Vorliegens eines Spannungsabfalls erzielt werden, der auf Grund des Stromes Ir an der jeweiligen Datenleitung auftritt

Wenn es möglich ist den Strom Λ so zu wählen, daß der auf Grund des Stromes I\ an der Leitung Sx auftretende Spannungsabfall etwa gleich dem auf Grund des Stromes Ir an der Datenleitung auftretenden Spannungsabfall wird, sind der Anschluß an die Stromquelle 9 sowie die Schalter SV/χ nicht notwendigerweise erforderlich.

F i g. 9 zeigt eine weitere Ausführungsform der dritten Lösungsvariante, bei der Stromschalter in der Wortleitungsadressiersteuerstufe verwendet werden, jeder Stromschalter besteht aus einem Paar Transistoren, deren Emitter jeweils gemeinsam mit einer Stromquelle verbunden sind und deren Kollektoren an die Leitung Sx angeschlossen sind.

Die Schaltungsanordnung und die Funktionsweise dieser Art von Stromschaltern ist an sich bekannt so daß darauf nicht im einzelnen eingegangen zu werden braucht. Bei dieser Schaltung ist die Größe des an der Leitung Sx auftretenden Spannungsabfalls gleich der Größe des an einer Datenleitung auftretenden Spannungsabfalls gewählt
Bei dieser Schaltungsanordnung kann der an der jeweiligen Datenleitung auftretende Spannungsabfall in derselben Weise wie mit der F i g. 8 dargestellten Schaltungsanordnung kompensiert werden.

Fig. 10 zeigt eine weitere Ausführungsform, die die erfindungsgemäßen Lösungsvarianten vereinigt. Sie dient dazu, Spannungsabfälle zu kompensieren, die gleichzeitig sowohl auf den Wortleitungsstrom als auch auf den Datenleitungsstrom zurückzuführen sind. Wie F i g. 3 und deren Beschreibung gezeigt hat, die-

13

nen die Stromquellen 4a, 4£> dazu, den Spannungsabfall an einer Wortleitung auf Grund des Haltestromes TJj · I_st zu kompensieren. Wie aus Fig. 7 und deren Beschreibung hervorgeht dienen die Stromquellen 3c, 3d dazu, den Spannungsabfall, der auf Grund des Stromes 5 Ir an einer Wortleitung auftritt, zu kompensieren. Darüber hinaus wird aus F i g. 8 und der dazugehörigen Beschi eibung deutlich, daß die Stromquelle 9 dazu dient, den Spannungsabfali, der auf Grund des Stromes Ir an einer Datenleitung auftritt, zu kompensieren. 10

Gemäß der Ausführungsform nach Fig. 10 können also alle nicht erwünschten Spannungsabfälle, die auf Grund des Wortleitungsstromes und des Datenleitungsstromes anfallen, gleichzeitig kompensiert werden.

Hierzu 10 Blatt Zeichnungen

20

25

30

35

40

45

50

55

60

65

Claims

Patentansprüche:

1. Halbleiterspeicher mit einer Vielzahl von in Matrixform angeordneten Speicherzellen (Moo, Mm, Λ/ίο, Mn), die jeweils zwischen einem Wortleitungspaar (Woo, Wm; Wio, Wu) und zwischen einem Datenleitungspaar (Aio. A>i; Ao, An) liegen, einer mit einer Bezugsspannung beaufschlagten Abfühlschaltung mit Bezugsleitungen (Lr o, Lr i) und mit Abfühl-Schaltungselementen (Qroo, Qro\; Qrio. <?äh). die jeweils sowohl mit einer Bezugsleitung als auch mit einer Datenleitung verbunden sind und Ausgangssignale in Abhängigkeit von der in der jeweiligen Speicherzelle gespeicherten Information erzeugen, sowie mit ersten Stromquellen (la, ib), die je Wortleitungspaar jeweils mit einer Wortleitung [Wm, Wn) verbunden sind und jeweils einen konstanten Strom (m ■ /_sr) bereitstellen, der durch die damit verbundenen Speicherzellen von der anderen Wortleilung (Woo, Wi0) des betreffenden Wortleitungspaares her fließt, gekennzeichnet durch zweite Stromquellen (4a, 4b), die jeweils mit einer Bezugsleitung (Lr 0, Lr 1) verbunden sind und einen konstanten Strom (m ■ I_st) bereitstellen, der an der jeweiligen Bezugsleitung einen Spannungsabfall erzeugt, der im wesentlichen gleich ist dem Spannungsabfall, der aufgrund des von der jeweiligen ersten Stromquelle (la, ib) bereitgestellten Stromes (m ■ I_si) an jeweils einer der Wortleitungen (Woo, W01; W10, Wn) auftritt (F ig. 3).

2. Halbleiterspeicher nach Anspruch 1, gekennzeichnet durch dritte Stromquellen (5a, 5b), die jeweils über einen Schalter (6a, 60) jeweils mit der gleichen Wortleitung (W01, Wn) verbindbar sind, mit denen die ersten Stromquellen (la, ib) verbunden sind, und die jeweils einen zusätzlichen Strom (4I_sl) bereitstellen (F i g. 4).

3. Halbleiterspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweiten Stromquellen (4a, 4b) jeweils über eine Lastschaltung (Loo, iio, L01, Ln) an den Verbindungspunkt der jeweiligen Bezugsleitung (Lr 0, Lr₁) mit der Basiselektrode des jeweiligen Abfühlschaltungselements (Qroo, Qr 10, Qr 01, Qr 11) angeschlossen sind (F i g. 5).

4. Halbleiterspeicher mit einer Vielzahl von in Matrixform angeordneten Speicherzellen (Moo, M₀\, Mio, Mw), die jeweils zwischen einem Wortleitungspaar (Woo, W01; W]₀, Wn) und zwischen einem Datenleitungspaar (Α», Am; Ao. Ai) liegen, einer mit einer Bezugsspannung beaufschlagten Abfühlschaltung mit Bezugsleitungen (L;? 0, Lr \) und mit Abfühlschaltungselementen (Qroo, Qr01; Qr 10. Qrn), die jeweils sowohl mit einer Bezugsleitung als auch mit einer Datenleitung verbunden sind und Ausgangssignale in Abhängigkeit von der in der jeweiligen Speicherzelle gespeicherten Information erzeugen, sowie mit ersten Stromquellen (2a, 2b; 2c, 2d), die je Datenleitungspaar mit den Datenleitungen verbindbar sind und jeweils einen konstanten Strom (Ir) bereitstellen, der durch die jeweils aktivierte Speicherzelle von jeweils einer Wortleitung (Woo, W_i0) des betreffenden Wortleitungspaares her fließt, gekennzeichnet durch zweite Stromquellen (3a, 3b; 3c, 3d), die je Datenleitungspaar (Ao, Ai; Ao, Ai) mit den Bezugsleitungen (Lro, Lr 1) verbindbar sind und jeweils einen durch die jeweilige Bezugsleitung fließenden konstanten Strom (Ir) bereitstellen, der an der jeweiligen Bezugsleitung einen Spannungsabfall erzeugt, der im wesentlichen gleich ist dem Spannungsabfall, der aufgrund des von der jeweiligen ersten Stromquelle (2a, 2b; 2c, 2d) bereitgestellten Stromes (Ir) an der jeweiligen Wortleitung (Woo. Wi 0) auftritt (F ig. 6).

5. Halbleiterspeicher nach Anspruch 4, gekennzeichnet durch Schalter (8a, Bb) zum Einschalten der konstanten Ströme (Ir) der ersten und der zweiten Stromquellen (2a, 2Zj, 2c, 2d; 3a, 3b, 3c, 3d) entsprechend der Auswahl der Speicherzellen (Μου. Μ>ι. M,o,M_n)(Fig. 6).

6. Halbleiterspeicher nach Anspruch 5, dadurch gekennzeichnet, daß die Schalter (8a, 8ό) als schaltende Elemente Transistoren (Qau Qa2, Qj j. Qm: Qb 1, Qb2, Qb3, Qb*) aufweisen, deren Emitter mit den jeweiligen ersten bzw, zweiten Stromquellen (2a, 2b bzw. 3c, 3d), deren Kollektoren mit den jeweiligen Datenleitungen (Aw, A11; Ao, Ai) bzw. Bezugsleitungen (Lr 0, Lr 1), und deren Basiselektroden schalterweise gemeinsam mit dem einen bzw. mit dem anderen von zwei mit einer Datenleitungs-Adressierspannung beaufschlagten Anschlüssen (V₀, Vi) verbunden sind (F i g. 7).

7. Halbleiterspeicher mit einer Vielzahl von in Matrixform angeordneten Speicherzellen (Moo, M01, Mio, Mn), die jeweils zwischen einem Wortleiiungspaar (W^o, W01; W10, Wn) und zwischen einem Datenle'tungspaar (Aw. Am; Ao, Ai) liegen, einer mit einer Bezugsspannung beaufschlagten Abfühlschaltung mit Bezugsleitungen (Lr0, Lr 1) und mit Abfühlschaltungselementen (Qroo, Qro\; Qrw. Qrw). die jeweils sowohl mit einer Bezugsleitung als auch mit einer Datenleitung verbunden sind und Ausgangssignale in Abhängigkeit von der in der jeweiligen Speicherzelle gespeicherten Information erzeugen, sowie mit ersten Stromquellen (2a, 2b; 3a, 3b), die je Datenleitungspaar mit den Datenleitungen verbindbar sind und jeweils einen konstanten Strom (Ir) bereitstellen, der durch die jeweils aktivierte Speicherzelle von jeweils einer Wortleitung (W_uu. W₀) des betreffenden Wortleitungspaares her fließt, einer Wortleitungs-Adressiersteuerstufe, die mit der besagten einen Wortleitung (Woo, W10) jedes Wortleitungspaares verbunden ist und eine Wortleitungs-Adressierspannung an die ausgewählte Wonleitung legt, sowie mit einer mit der Wortleitungs-Adressiersteuerstufe verbundenen Spannung^quellenleitung (S_x), über die eine Betriebsspannung an die Wortleitungs-Adressiersteuerstufe gelangt, gekennzeichnet durch eine zweite Stromquelle (9) die mit der Spannungsquellenleitung (5») verbindbar ist und einen konstanten Strom (I_x) bereitstellt, der an der Spannungsquellenleitung einen Spannungsabfall erzeugt, der denjenigen Spannungsabfall kompensiert, der aufgrund des von den ersten Stromquellen (2a, 2b; 3a, 3b) jeweils bereitgestellten Stromes (Ir) an der jeweiligen Datenleitung (Aw, Ai; Ao. Ai) auftritt (F ig. 8).

8. Halbleiterspeicher nach einem der Ansprüche 1 bis 3, mit vierten Stromquellen (2a, 2b). die je Datenleitungspaar mit den Datenleitungen (Am, Au Ao. Dn) verbindbar sind und einen konstanten Strom (Ir) bereitstellen, der durch die jeweils aktivierte Speicherzelle (Moo, M01, Mio, Mn) von der besagten anderen Wortleitung (Woo, Wo) her fließt, einer Wortleitungs-Adressiersteuerstufe, die mit dieser anderen Wortleitung jedes Wortleitungspaarcs ver-

bunden ist und eine Wortleitungs-Adressierspannung an die ausgewählte Wortleitung legt, sowie mit einer mit der Wortleitungs-Adressiersteuerstufe verbundenen Spannungsquelienleitung (S_x), über die eine Betriebsspannung an die Wortleitungs-Adressiersteuerstufe gelangt, gekennzeichnet durch fünfte Stromquellen (3c, 3d), die je Datenieitungspaar (Doo, Dor. Οίο. Du) mit den Bezugsleitungen (Lr₀, Lr\) verbindbar sind und jeweils einen durch die jeweilige Bezugsleitung fließenden konstanten Strom (Ir) bereitstellen, der an der jeweiligen Bezugsleitung einen Spannungsabfall erzeugt, der im wesentlichen gleich ist dem Spannungsabfall, der aufgrund des von der jeweiligen vierten Stromquelle (2a, 2b) bereitgestellten Stromes (Ir) an der jeweiligen Wortleitung (Woo, VKiο) auftritt, sowie durch eine sechste Stromquelle (9), die mit der Spannungsquellenleitung (S_x) verbindbar ist und einen konstanten Strom (A) bereitstellt, der an der Spannungsquellenleitung einen Spannungsabfall erzeugt, dei- denjenigen Spannungsabfail kompensiert, der aufgrund des von den vierten Stromquellen (2a, 2h) jeweils bereitgestellten Stromes (Ir) an der jeweiligen Datenleitung (D₀₀, D_0x ; D₁₀. A1) auftritt (F i g.

10).

25