DE2756267B2 - - Google Patents

Info

Publication number
DE2756267B2
DE2756267B2 DE2756267A DE2756267A DE2756267B2 DE 2756267 B2 DE2756267 B2 DE 2756267B2 DE 2756267 A DE2756267 A DE 2756267A DE 2756267 A DE2756267 A DE 2756267A DE 2756267 B2 DE2756267 B2 DE 2756267B2
Authority
DE
Germany
Prior art keywords
line
current
word line
voltage
current sources
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2756267A
Other languages
English (en)
Other versions
DE2756267C3 (de
DE2756267A1 (de
Inventor
Noriyuki Kokubunji Tokio Homma (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2756267A1 publication Critical patent/DE2756267A1/de
Publication of DE2756267B2 publication Critical patent/DE2756267B2/de
Application granted granted Critical
Publication of DE2756267C3 publication Critical patent/DE2756267C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/415—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)

Description

Die vorliegende Erfindung betrifft Halbleiterspeicher gemäß den jeweiligen Oberbegriffen der Ansprüche 1,5 und 8.
Ein Halbleiterspeicher, beispielsweise ein Bipolarspeicher, weist viele in Matrixform angeordnete Speicherzellen auf. Durch die Fortschritte auf dem Gebiet der Großintegrationstechnologie (LSI-Technologie) ist es möglich geworden, eine sehr große Anzahl von Zellen auf einem einzigen I lalbleiterplättchen unterzubringen. Dadurch mußten die Verdrahtungen bzw. Leitungen zwischen den Speicherzellen in ihren Abmessungen sowohl hinsichtlich der Breite als auch hinsichtlich der Dicke notwendigerweise verringert werden. Aus Aluminium bestehende Wort- und Datenleitungen weisen in dieser Technologie heutzutage Breiten von 5 bis 10 μπι auf. In naher Zukunft ist zu erwarten, daß diese Leitungen auf 1 bis 5 μπι Breite verkleinert werden können.
Derartige dünne, feine Leiterstrukturen führen jedoch beim Betrieb des Halbleiterspeichers zu einigen Schwierigkeiten. Eine dieser Schwierigkeiten besteht darin, daß die an den Wort- und Datenleitungen auftretenden Spannungsabfälle dann nicht mehr vernachlässigbar klein sind, weil diese Leitungen dann einen relativ hohen Widerstand darstellen. Dieser Nachteil ist insbesondere dann gravierend, wenn die Speicherzellen mit großen, durch sie hindurchfließenden Strömen betrieben werden, um schnelle Speicher zu schaffen.
Der Erfindung liegt daher die Aufgabe zugrunde, Halbleiterspeicher zu schaffen, bei denen die nachteilige Wirkung des zuvor beschriebenen Spannungsabfalls beim Betrieb kompensiert werden kann.
Diese Aufgabe wird erfindungsgemäß durch die den kennzeichnenden Teilen der Ansprüche 1, 5 und 8 angegebenen Merkmale gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Gemäß einer ersten Lösungsvariante der Erfindung werden mit Bezugsleitungen verbundene Stromquellen verwendet, mit denen an den Bezugsleitungen Spannungsabfälle erzeugt werden, um die Spannungsabfälle zu kompensieren, die durch die durch die Wortleitungen fließenden Halteströme auftreten.
Gemäß einer weiteren Lösungsvariante sind weitere Stromquellen mit Bezugsleitungen verbunden, um Spannungsabfälle zu kompensieren, die auf Grund des über die Speicherzellen zu den Wortleitungen fließenden Datenleitungsstromes auftreten.
Bei einer dritten Lösungsvariante ist eine weitere Stromquelle mit dsr Adressierspannungs-Steuerstuft verbunden, um die an den Datenleitungen auftretenden Spannungsabfälle zu kompensieren.
20
r,
ho
65 Mit der vorliegenden, Erfindung werden also Schaltungen zur Kompensation von Spannungsabfällen an Wort- und/oder Datenleitungen geschaffen, so daß der Speicher in einem breiten Arbeitsbereich und unter verschiedensten Bedingungen betrieben werden kann.
Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert Es zeigt
F i g. 1 eine Schaltungsanordnung eines der typischen Bipolarspeicher,
F i g 2 die Beziehung zwischen den an die Wort- und an die Datenleitung angelegten Spannungen,
F i g. 3, 4 und 5 Schaltungsanordnungen, die jeweils eine Ausführungsform einer ersten erfindungsgemäßen Lösungsvariante darstellen, die zur Kompensation der auf Grund des Haltestroms Ir auftretenden Spannungsabfällen dienen,
Fig.6, 7, 8 und 9 jeweils Schaltungsanordnungen einer zweiten und dritten erfindungsgemäßen Lösungsvariante nebst Ausführungsformen, die der Kompensation der auf Grund des Stromes Ir auftretenden Spannungsabfällen dienen, und
Fig. 10 eine Schaltungsanordnung einer weiteren Ausführungsform der ersten Lösungsvariante, die der Kompensation von Spannungsabfällen dient, die auf Grund sowohl des Haltestromes Ist als auch des Stromes/«auftreten.
Um die vorliegende Erfindung besser verstehen zu können, wird zunächst ein typischer Bipolarspeicher anhand von F i g. 1 erläutert.
Obgleich ein Speicherbereich eine große Anzahl von Speicherzellen in Matrixform aufweist, zeigt F i g. I der Erläuterung halber Speicherzellen in zwei Reihen und zwei Spalten. Jede Speicherzelle besteht aus zwei überkreuz miteinander verbundenen Transistoren. Beispielsweise besteht die Speicherzelle Afto aus den Transistoren Qoo, Qou tieren Kollektoren über Widerstände Rloo bzw. Rlo\ mit einer Wortleitung Woo, deren erster Emitter mit der Digitalleitung Dm bzw. A>i und deren zweiter Emitter miteinander verbunden S;nd. Der gemeinsame Emitter jeder der in Reihe angeordneten Speicherzellen Λ/00, M>i... A/om ist mit einer Stromquelle la verbunden, die einen Gesamt-Konstantstrom m χ Ist bereitstellt, um jede der m Speicherzellen mit einem Haltestrom Ist zu versorgen. Der Stiom Ist dient dazu, den Zustand der Speicherzellen während des Betriebszyklus zu erhalten. Die anderen, in der zweiten Reihe
angeordneten Speicherzellen M10, M\ M\m sind in
entsprechender Weise mit einer weiteren Stromquelle \b verbunden.
Fig. I zeigt weiterhin eine Abfühlschaltung 11 und eine Datenadressipr-Steuerschaltung 12.
Die Abfühlschaltung 11 besitzt ein erstes Paar von Transistoren Qroo, Qro\, deren Emitter mit den DaK n^itungen A»bzw. Au und deren Basiselektroden mit den Anschlüssen /?obzw. R\ über die Leitungen Lro bzw. Lr ι verbunden sind, sowie ein zweites Paar von Transistoren Qrw, Qru, deren Emitter mit den Datenleitungen Ao bzw. Ai und deren Basiselektroden mit den Anschlüssen /?obzw. R\ über Leitungen !.Robzw. Lr ι verbunden sind.
Die Datenadressier-Steuerschaltung 12 besitzt Transistorpaare Qyoo, Qyo\ und Qy\o, Qy \u deret. Emitter mit den Datenleitungen A» bzw. A>i und Ao, Ai und deren Basiselektroden paarweise miteinander und mit den Anschlüssen Y) bzw. Vi verbunden sind. Mit den Datenleitungen Dbo, Am, Ao bzw. Ai sind Konstantstromquellen 2a, 2b, 3a bzw, 3b verbunden, die einen konstanten Strom Ir bereitstellen, der durch die
jeweilige Datenleitung fließt.
Nachfolgend soll der Auslesevorgang anhand von F i g. 2 erläutert werden.
Angenommen die Speicherzelle Mm soll zum Auslesen ausgewählt werden, während die übrigen Zellen, wie die Zellen Moi, Mio und Mn nicht ausgewählt werden sollen. Die Speicherzelle Moo ist willkürlich so definiert, daß als Speicherinformation eine binäre »0« vorliegt, wenn der Transistor Qm leitet und der Transistor Qot nicht leitet. Dagegen wird die Speicherinformation als eine binäre »1« definiert, wenn der Transistor Qm nicht leitet und der Transistor Qo\ leitet. Für das weitere sei bei der Erläuterung angenommen, daß eine binäre »0« in der Speicherzelle Moo gespeichert ist.
Während des Auslesezyklus der gewählten Zelle Mm liegen die Spannungen Kw/, Kv/., Vyi, Vyn und Kw/ an den Anschlüssen ΑΌ. ΑΊ, Ko. Y\ bzw. /fan.
Die Spannung am Kollektor des nichtleitenden
Transistor«; Q0, snu/ip Hip Spannung an der Ra<;k rlr·.
leitenden Transistors Qoo ist nahezu gleich der Spannung Kv// am Anschluß A0. Dagegen liegt am Kollektor des Transistors <5bo sowie an der Basiselektrode des Transistors Qm eine Spannung an.die gleich (V\n-Δ V<) Volt ist, wobei Δ K, der am Widerstand Ri oo auftretende Spannungsabfall ist.
Der von der Stromquelle 2a bereitgestellte konstante Strom Ir kann durch einen der Transistoren Qm. CV Qkoo und Qyoo, die mit der Datenleitung Doo verbunden sind, fließen, wobei die Basiselektrode dieses Transistors auf dem höchsten Potential liegt. Wie F i g. 2 zeigt, ist die Spannung Kv// ander Basiselektrode des Transistors Qm höher als irgendeine andere Spannung an den Basiselektroden der Transistoren Q\o. <?λοο und Q) oo. so daß der Strom Ir durch den Transistor Qm fließen kann.
Infolgedessen wird der Transistor Qnm in den nichtleitenden Zustand versetzt, so daß am Kollektor dieses Widerstandes ein hoher Spannungspegel (gleich dem Massepotential) auftritt.
Der von der Stromquelle 26 bereitgestellte konstante Strom Ir fließt dagegen durch einen der Transistoren Qin, Qw. Qro\ und Qyo\. an dessen Basiselektrode der höchste Spannungswert auftritt.
Die Basiselektroden dieser Transistoren Qo\. Qw. Qro\ und Qyo\ weisen Spannungen von (Vxn — Δ V5). K.v/. (oder Vx1-AVn), Vrh bzw. Vy1. auf. Daher kann der konstante Strom Ir durch den Transistor ζ)«Οι fließen, dessen Basisspannung höher als die Basisspannungen der mit der Datenleitung Do\ verbundenen Transistoren ist. Infolgedessen befindet sich der Kollektor des Transistors QR0\ auf einem niederen Spannungspegel von etwa ( — /501 x /?soi) Volt.
Als nächstes sei ein anderer Fall angenommen, bei dem der Transistor Q»der Speicherzelle Moo nicht leitet und der Transistor Qot leitet, um die Information einer binären »1« zu speichern. In diesem Falle leitet der Transistor Qroo. so daß am Kollektor desselben eine niedere Spannung auftritt, wogegen der Transistor QR0\ nicht leitet, so daß dessen Kollektor auf einem hohen Spannungspegel gehalten wird.
Aus dem zuvor gesagten wird verständlich, daß die in der Speicherzelle Moo gespeicherte Information in Form von Spannungen an den Kollektoren der Transistoren Qroo und ζ)«οι abgefohlt bzw. abgefragt werden kann.
Bezüglich der anderen Speicherzellen Moi, Mu, die nicht gewählt werden, ergibt sich die folgende Arbeitsweise.
Wenn die Speicherzelle Moo gewählt wird, treten an den Basiselektroden eines Transistorpaares ζ>>-ιο, <?yn eine Spannung VYn auf, die höher als irgendeine ander« Spannung an den Basiselektroden der Transistoren Qo; Qu, Qn\o, Oat, Qm und (?/ni ist. Unabhängig von der ii den Zellen Moi, Mn gespeicherten Information könner die von den Stromquellen 3a und 3b bereitgestellter konstanten Ströme Ir daher durch die Transistoret Qy \o bzw. Qyw fließen. Infolgedessen werden di< Transistoren Qr m und Qrtt beide in den nichtleitender Zustand versetzt, so daß an ihren Kollektoren eine hohl Spannung (die gleich dem Massepotential ist) auftritt Das bedeutet, daß die in den Speicherzellen Moi, Mt gespeicherte Information nicht ausgelesen werdet kann, wenn die Speicherzelle Mm ausgewählt ist.
Nachfolgend soll der Einschreibvorgang bei diesen Speicher beschrieben werden.
Es sei angenommen, daß die Information einei binären »I« in die Speicherzelle Moo cingeschrieber werden soll, die gerade eine binäre »0« speichert. Ir diesem Falle liegen an den Anschlüssen Yn. Vi. Xn um Xi Spannungen Vytj Vyn, Kv// bzw. Kv/. an. Darübei hinaus treten an den Anschlüssen /?o und R\ die Spannungen Kw/bzw. Kw auf.
Es sei bemerkt, daß die Spannung an der Basiselektro de des Transistors Qo] höher als irgendeine andere Spannung an den Basiselektroden der Transistoren Qu Qro\ und Q» ist, und zwar unabhängig von der in dei ausgewählten Zelle Moo gespeicherten Information Daher fließt der konstante Strom Ir durch der Transistor Qo\. Der konstante Strom Ir wird normaler weise bezüglich seiner Stromstärke so ausgewählt, dat er größer als der Strom Ist ist, so daß di< Transistorzustände der Transistoren der Speicherzelle statt vom Strom /5/ vom Strom Ir festgelegt werder können.
Infolgedessen wird der Transistor tjbi, durch den dei konstante Strom Ir fließt, in den leitenden Zustanc versetzt, wogegen der Transistor Q00 nicht leitet. Dahei wird das Einschreiben einer binären »1« in die ausgewählte Zelle Moo ermöglicht.
Wenn eine binäre »0« in die ausgewählte Zelle Mx eingeschrieben werden soll, werden in entsprechender Weise die Spannungen Kw und Kw. an die Anschluss« Ro bzw. /?i gelegt, so daß dadurch der Transistor φ» ir den leitenden und der Transistor Q>i in den nichtleiten den Zustand gebracht wird.
Die anderen, nicht ausgewählten Speicherzeller werden durch den Einschreibvorgang nicht beeinflußt wie dies nachfolgend erläutert wird. Wenn die Speicherzelle Mbo ausgewählt ist, weisen die Basiselek troden der Transistoren Qy \o und Qyu eine gegebene Spannung auf, die in Fig. 2 mit Vyh bezeichnet ist Diese Spannung ist höher als irgendeine andere Spannung ar den Basiselektroden der mit den Datenleitungen Di0 unc Ai verbundenen Transistoren. Daher können die vor den Stromquellen 3a und 36 bereitgestellten konstanter Ströme Ir unabhängig von der in den Zellen Moi und Mi 1 gespeicherten Information durch die Transistoren Qy κ bzw. ζ>ν·!ΐ fließen. Das bedeutet, daß die nicht gewählter Speicherzellen überhaupt keine Beeinflussung währenc des Einschreibzyklus erfahren.
Wie bereits erwähnt, ist es durch den großer Fortschritt auf dem Gebiet der LSI-Technik möglich eine große Anzahl an Speicherzellen auf einem einziger Halbleiterplättchen auszubilden. Infolgedessen ist es notwendigerweise erforderlich, die Wort- und Datenlei· tungen sowohl hinsichtlich ihrer Breite als auch hinsichtlich ihrer Dicke klein zu halten. Tatsächlicl werden diese Leitungen in naher Zukunft nur noch 1 bi;
5 μπ\ dick sein. Jedoch sind mit den kleinen Abmessungen der Leitungen, beispielsweise der Wort- und der Datenleitungcn schwerwiegende Probleme hinsichtlich des relativ großen Widerstandes dieser Leitungen verbunden. Wenn die Wortleitung beispielsweise 1 μίτι breit, 1 μιτι dick und 5 mm insgesamt lang ist, so stellt diese Wortleilung einen Widerstand von 137,6 Ohm dar. Wenn ein Strom von 5 itiA durch diese Wortleitung Hiebt, 5o tritt entlang derselben ein Spannungsabfall von etwa 700 mV auf.
Dieser Spannungsabfall ist groß genug, um eine fehlerhafte, falsche Betriebsweise des Halbleiterspeichers zu bewirken, da die von der Speicherzelle auftretende Spannung üblicherweise geringer als 1 Volt ist. Wenn die Spannung Kv (= Kv//— Kv/) gleich 1 Volt ist (vgl. Fig. 2), so ist es praktisch unmöglich, die Spannung K«/, auf einen Wert zwischen den Spannungen V(H und V(i einzustellen, wenn der an der Wortleitung auftretende Spannungsabfall 700 mV groß wird.
Die vorliegende Erfindung betrifft daher Einrichtungen, die eine normale, richtige Betriebsweise der Speicherschaltung auch dann zulassen, wenn ein relativ großer Spannungsabfall ;in den Wort- und Datenleitungen auftritt. Anhand von F i g. 3 soll eine der bevorzugten Ausfiibrungsformen der vorliegenden Erfindung erläutert werden. Bei diesem Ausführungsbeispiel soll der Spannungsabfall auf Grund des Haltestromes (mxlst). der durch jede Wortleitung fließt, kompensiert werden.
Un den Einschreib- oder Auslesevorgang durchzuführen, müssen die an den Basiselektroden der Transistoren der gewählten Speicherzelle mit Bezugsspannungen verglichen werden, die mittels Bezugsleitungen Lr an die Basiselektroden der Transistoren angelegt werden, die zwischen zwei Datenleitungen liegen. Auf Grund des Haltestroms, der durch die Wortleitung fließt und an der Wortleitung einen Spannungsabfall hervorruft, ist die tatsächlich an der Speicherzelle anliegende Spannung von der am Anschluß X unterschiedlich, an den die Wortadressierspannung angelegt wird. Auch wenn die Spannung Vhx am Anschluß X0 anliegt, so daß beispielsweise die Speicherzelle Λ/οο für das Einlesen oder Ausschreiben ausgewählt wird, so wird die tatsächlich an der Spannungszelle Mm auftretende Spannung gleich Vhx minus im Spannungsabfall VVvo entlang der Wortleitung /4—Ao. Andererseits fließt kein Strom durch die Bezugsleitung Lr in der in Fig. 1 dargestellten Schaltung, so daß an der Basiselektrode des Transistors Qr eine Spannung auftritt, die im wesentlichen gleich der am Anschluß R auftretenden Bezugsspannung ist. Dies kann möglicherweise eine fehlerhafte Funktionsweise beim Vergleich der Basisspannungen der Transistoren CW Qa\ mit den Basisspannungen der Transistoren (?«oound Rro\ verursachen.
Um die zuvor erläuterten Schwierigkeiten aus der Welt zu schaffen, sind bei der ersten erfindungsgemäßen Lösungsvariante Stromquellen 4a, Ab, ... vorgesehen, die mit den jeweiligen Bezugsleitungen Lr o, Lr \ verbunden sind, so daß der vorgegebene konstante Strom durch jede der Bezugsleitungen fließen kann. Wenn die Bezugsleitung aus demselben Material, beispielsweise aus Aluminium, mit derselben Breite und derselben Dicke wie die Wortleitung hergestellt wird, so kann jsds der Stromquellen 4a, Ab, ... so ausgebildet werden, daß ein Gesamtstrom von (m χ Ist) bereitgestellt wird. Dadurch kann der entlang der Bezugsleitung auftretende Spannungsabfall im wesentlichen gleich dem Spannungsabfall an der Wortleitung gemacht werden.
Obwohl die Spannungen, beispielsweise die Spannungen Vhx, Vm, Vrh von Speicherzelle zu Speicherzelle unterschiedliche absolute Werte aufweisen, so wird die Beziehung der relativen Spannungswerte zwischen den Speicherzellen bei dieser Ausführungsform einander im wesentlichen gleich, so daß der Einschreib- und der
ίο Auslesevorgang richtig und ungestört abläuft.
Es sollte im Zusammenhang mit dieser Ausführungsform bemerkt werden, daß dann, wenn die Bezugsleitung gegenüber der Wortleitung unterschiedlich breit und unterschiedlich dick ausgebildet wird, jede der Stromquellen 4a, Ab, ... so ausgebildet sein sollte, daß diese statt der Gesamtstromstärke (mx lsi) eine dazu unterschiedliche Stromstärke aufweisen sollten. Da das Hauptmerkmal darin besteht, entlang der Bezugsleitung denselben Spannungsabfall wie entlang der Wortleitung
in hervorzurufen, sollte die Stromquelle 4 so ausgebildet sein, daß sie den richtigen Strom bereitstellt, wobei das Material, die Abmessungen und der spezifische Widerstand usw. dieser Leitungen in Betracht gezogen wird.
Um die Beschreibung der Erfindung zu vereinfachen,
2ϊ sei jedoch angenommen, daß alle Leitungen bzw. die gesamte Verdrahtung des Speicherbereichs aus demselben Material bestehen bzw. besteht und dieselben Abmessungen aufweisen bzw. aufweist. F i g. 4 zeigt einen Halbleiterspeicher gemäß einer weiteren Ausführungsform der ersten erfindungsgemäßen Lösungsvariante.
Um Speicher mit großer Speicherkapazität herzustellen, die sehr schnell arbeiten, werden Verfahren angewandt, bei denen nur die Wort- und Datenleitun-
ii gen, die mit den ausgewählten Zellen verbunden sind, mit einem großen Strom beaufschlagt werden, während die anderen Leitungen, die mit den nicht ausgewählten Speicherzellen verbunden sind, nur mit einem kleinen Strom beaufschlagt werden, der ausreicht, die Information in diesen Zellen zu halten. Um ein solches Verfahren durchführen zu können, besitzt die in Fig.4 dargestellte Speicherschaltung weitere Stromquellen Sa, 5b, ..., die über Schalter 6a. 66, ... mit den Wortleitungen VK0I, VKn, ... verbunden sind. Wenn die Wortadressierspannung VHx am Anschluß AO anliegt, wird der Schalter 6a geschlossen bzw. in den leitenden Zustand versetzt, so daß ein Strom Δ Ist zusätzlich zu den normalen Haltestrom As? durch die Speicherzellen Μ», Moi, ... fließt. Um den Speicher mit einer sehr schnellen Zugriffszeit betreiben zu können, kann die Stromquelle 5 so ausgebildet sein, daß sie einen konstanten Strom bereitstellt, der größer als das Zehnfache des Stromes Ist ist
Bei einer solchen Speicherschaltung läßt der entlang der Wortleitung auftretende, recht große Spannungsabfall keinen richtigen und fehlerfreien Einschreibe- und Ausschreibevorgang zu.
Mit der ersten erfindungsgemäßen Lösungsvariante läßt sich diese Schwierigkeit sehr wirkungsvoll dadurch lösen, wenn zusätzliche Stromquellen 4a', Ab' vorgesehen sind, die mit den Bezugsleitungen Lro, Lr\, ... verbunden sind. Bei dieser Ausführungsform ist jede der Stromquellen 4a', Ab', ... so ausgebildet, daß ein konstanter Strom von m Ist plus Δ Ist bereitgestellt wird.
F i g. 5 zeigt eine weitere Ausführungsform der ersten erfindungsgernäßen Lcsungsvariantc.
Genau gesagt, kann die in Fig.3 dargestellte Speicherschaltung den von der Wortleitung auftreten-
den Spannungsabfall wirkungsvoll kompensieren, mit dieser Speicherschaltung ist es jedoch nicht ausreichend möglich, eine vollständige Kompensation durchzuführen.
Dies deshalb, weil o»r durch die Wortleitung fließende Strom in sein· ■·, omstärke von Ort zu Ort unterschiedlich ist, wogegen ein konstanter Strom (m Ist) durch die gesamte Dezugsleitung Lr fließt. Beispielsweise fließt ein Strom mit der Stromstärke Ist durch die zwischen der ersten Speicherzelle Moo und der zweiten Speicherzelle Mnl liegende Wortlcitung, ein Strom mit einer Stromstärke von 2 Ist durch die /wischen der /weiten Zelle Moi und der (nicht dargestell'cn) dritten Zelle /V/02 liegenden Wortleitung usw.
Oder anders ausgedrückt, der an der Bezugsleitung auftretende Spannungsabfall ist proportional der Länge der Be/ugsleitung. Da der gesamte Strom m Ist i~r I Air"hrr»Q Ri(T in
I-/-1 cn H«aR,
Spannungsabfall zu kompensieren, ist es daher erforderlich, daß dersaibe Strom Ir durch den Teil der Bezugsleitung fließt, der dem Teil der Wortleitung entspricht, durch den der Strom Ir fließ1!.
'' Zu diesem Zweck weist die in F i g. 6 dargestellte Lösungsvariante Stromquellen 3a, 3fr, 3c, 3d auf, die jeweils denselben konstanten Strom Ir wie die Stromquellen 2a, 2b, 2c, 2dbereitstellen. Die Stromquellen 3a, 3c sind über Schalter 8a bzw. Sb mit der Bezugsleitung Lro und die Stromquellen 3b, 3c/sind mit Schaltern 8.7 bzw. 8/:> mit der Bczugsleitung Lr \ verbunden.
Wenn die Speicherzelle Mm für das Linschreiben oder das Auslesen ausgewählt wird, wird der Schalter 8a in
'5 den leitenden Zustand versetzt, so daß der Strom Ir durch jede der Teile A\ -Rn und A2—R1 der Bezugsle!- tung fließt. Wenn dagegen die Speicherzelle Mm ausgewählt wird, wird der Schalter Sb in den leitenden
UArcpl7l er»
rr»iTi In t\\
tA\ ΑΊ*λ Xo
Strom /5/durch jede der in einer Reihe angeordneten m Speicherzellen fließt, weist der an der Wortleitung auftretende Spannungsabfall jedoch keine lineare Beziehung zur Länge der Wortleitung auf.
Um diesen Nachteil zu vermeiden, besitzt die in Fig. 5 dargestellte Ausführungsform Stromquellen 4a, 4b, .... die jeweils über Impedanzstufen L mit der Bezugsleitung Lr verbunden sind. Die Impedanzstufen sind in einer Reihe in derselben Weise wie die Speicherzellen angeordnet, so daß der Strom Ist in derselben Weise durch sowohl die Wort- als auch die Bezugsleitungen fließen kann. Infolgedessen wird die Verteilung des Spannungsabfalls an der Bezugsleitung ziemlich gleich der Verteilung des Spannungsabfalls entlang der Wortleitung, so daß eine vollständige Kompensation erzielt werden kann.
Bei diesem Ausführungsbeispiel sollte die Impedanzstufe /.dieselbe Schaltungskonfiguration haben, wie die Last der Speicherzelle. In der Praxis kann diese Impedanzstufe L jedoch aus einem Widerstand bestehen.
Fig.6 zeigt eine Speicherschaltung gemäß einer zweiten erfindungsgemä3in Lösungsvariante.
Die zuvor beschriebene Lösungsvariante und ihre Ausführungsformen dienten dazu, einen Spannungsabfall auf Grund des Haltestromes Ist, der durch die Wortleitung fließt, zu kompensieren. Der an der Wortleituüg auftretende Spannungsabfall rührt jedoch nicht nur vom Haltestrom Ist, sondern auch von einem konstanten Strom Ir her, der von den jeweiligen Stromquellen 2a, 2b, 2c, 2dbereitgestellt wird. Wenn der konstante Strom Ir hinsichtlich seiner Stromstärke mit dem Haltestrom Ist vergleichbar oder größer ist, ist es daher wünschenswert, auch den auf Grund des Stromes Ir auftretende Spannungsabfall zu kompensieren.
Es sei darauf hingewiesen, daß der von der Stromquelle 2 bereitgestellte konstante Strom Ir im Gegensatz zum Haltestrom Ist in Abhängigkeit von der Wahl der Speicherzelle, aus der ausgelesen oder in die eingeschrieben werden soll, durch unterschiedliche Teile der Wortleitung fließt Wenn beispielsweise die Speicherzelle Moo gewählt wird, fließt der Strom Ir zwischen den Punkten A und Xo der Wortleitung Wo0 zur Speicherzelle Afoo- Wenn dagegen die Speicherzelle Afoi ausgewählt wird, fließt der Strom Ir durch den zwischen den Schaltungspunkten B und A0 liegenden Bereich der Wortleitung und nicht durch den zwischen den Punkten A und S liegenden Teil der Wortleitung.
Um den auf Grund des Stromes Ir auftretenden
ß,-K0 bzw. S2- Λι der Bezugsleitung fließt.
Der entlang des Leitungsteils At-Ro sowie des Leitungsteils A2— Ri auftretende Spannungsabfall wird bezüglich seinem Spannungswert im wesentlichen gleich dem am Leiturigsteil A-Xo der Wortleitung auftretenden Spannungsabfall gemacht, wogegen der am Leitungsteil Bt-R1; sowie am Leitungsteil B2—R\ auftretende Spannungsabfall gleich dem Spannungsabfall an dem Leitungsteil S-Ao gemacht wird. Infolgedessen kann der auf Grund des Stromes Ir an der Wortleitung auftretende Spannungsabfall trotz der Tatsache, daß sich der Spannungsabfall in Abhängigkeit der Wahl der Speicherzelle ändert, wirkungsvoll kompensiert werden.
Fig. 7 zeigt eine weitere Ausführungsform der zweiten erfindungsgemäßen Lösungsvariante, bei der .Stromschalter anstelle der Schalter 8a und Sb verwendet werden. Die Transistoren Q3 \, Q3 2, Q3 j und Q34 des Stromschalters 8a sind mit ihren Emittern an die Stromquellen 2a, 2d, 2c bzw. 2bgelegt. Die Basiselektrode den dieser Transistoren liegen an einem gemeinsamen Anschluß Vo-Die Emitter der Transistoren Q 1, Qb2,Qbi und Qb* des Stromschalters Sb sind mit den Stromquellen 2a, 2d, 2c bzw. 2b und die Basiselektroden dieser Transistoren sind gemeinsam mit dem Anschluß Y\ verbunden. Wenn eine der Speicherzellen, die zwischen dem Datenleitungspaar Dm und Dot liegt, ausgewählt wird, werden alle Transistoren Q1 1 ... Q14 in den leitenden Zustand versetzt, wogegen die übrigen Transistoren in den nichtleitenden Zustand gebracht werden. Wenn dagegen eine der Speicherzellen, die zwischen dem Datenleitungspaar Dio und Dn liegen, ausgewählt wird, werden alle Transistoren Qb 1.. - Qb* in den leitenden Zustand versetzt Mit dieser Ausführungsform läßt sich also eine Kompensation des Spannungs- abfalls in derselben Weise wie bei der in F i g. 6 dargestellten Schaltungsanordnung erzielen.
Die in Fig.8 dargestellte dritte Lösungsvariante dient der Kompensation des Spannungsabfalls, der auf Grund des Stromes Ir an der Datenleitung auftritt
Wenn eine der Speicherzellen zum Einschreiben oder zum Auslesen ausgewählt wird, werden, wie dies bereits erwähnt wurde, die Basisspannungen der Transistoren, die der gewählten Speicherzelle angehören, mit den Basisspannungen der mit den Anschlüssen Ro and Rt
6* /erbundenen Transistoren Qr sowie mit den Basisspannungen anderer Transistoren verglichen. Die zu vergleichende Basisspannung steht mit der Emitterspannung in Beziehung..
Die miteinander zu vergleichenden Emitterspannungen der Transistoren können auf Grund des konstanten Stromes /w, der an der Datenleitung einen Spannungsabfall verursacht, zueinander unterschiedlich sein.
Wenn beispielsweise angenommen wird, daß die Speicherzelle Mw für den Einschreib- oder Auslesevorgang ausgewählt wird, werden die Transistoren Q,a, Q„ bezüglich ihrer Basisspannungen relativ zu ihren Emittern mit den Transistoren QrM bzw. Qrm verglichen. Der Strom Ir fließt in Abhängigkeit von dem Zustand der ausgewählten Speicherzelle M,n durch die eine oder die andere Datenlcitung Dbo oder Dn\. Wenn der Transistor 0,a leitet und der Transistor Q„ nicht leitet, fließt der Strom /»durch die Datenleitung Dm, so daß an ihr ein Spannungsabfall auftritt.
Daher ist die Spannung am Schaltungspunkt E um den Betrag des Spannungsabfalls über dem Teil E-F der Datenleitung größer als die Spannung am Schaltunespunkt F.
Wenn dagegen die Speicherzelle Moo gewählt wird, ist die Spannung am Schaltungspunkt Hum dun Betrag des am Teil H-F der Datenleitungen auftretenden Spannungsabfalls größer als die Spannung am Schaltungspunkt F.
Ein Unterschied zwischen den realtiven Spannungswerten an den Schaltungspunkten E und H bezüglich des Schaltungspunktes F kann möglicherweise ein fehlerhaftes Einschreiben oder Auslesen verursachen.
Um den Spannungsabfall an der Datenleitung zu kompensieren, ist gemäß der erfindungsgemäßen dritten Lösungsvariante eine Stromquelle 9 vorgesehen, die über Schalter SWx,, SWX0 mit der Leitung Sx verbunden ist. Die Wortadressierspannung wird selektiv an eine der Basiselektroden der Transistoren Qx00, QXDu ■ ■ ■ angelegt. Die Emitter der Transistoren ζ),νοο. QxD\. ■·· sind mit der Leitung Sx und die Kollektoren dieser Transistoren sind mit den Widerständen Rxno, R.xd, verbunden. Die Ausgangssignale der Transistoren C-YDO, Ολοι gelangen über die Transistoren Qxn. Qx,, ... an die Wortleitungen W00, W10,...
Wenn die Speicherzelle Mio ausgewählt werden sol'., wird die Spannung VXH an den Anschluß X, und die Spannung VOa an jeden der anderen Anschlüsse angelegt, so daß nur der Transistor QXd\ in den leitenden Zustand versetzt wird. Gleichzeitig wird der Schalter SWx, geschlossen, wogegen die übrigen Schalter offen bleiben.
Der Strom fließt daher über die Leitung Sx zu einem ersten Stromweg mit dem Transistor Q*D\ und dem Widerstand RXd, sowie zu einem zweiten Stromweg mit dem Schalter SWx, und der Stromquelle 9. Wenn der Strom /, durch den ersten Stromweg und der Strom Ix durch den zweiten Stromweg fließt, so fließt die Summe der Ströme i, und Ix durch die Leitung Sx. Daher ist die an der Wortleitung W10 anliegende Spannung gleich
[Vs-(I, +Ix)RsG-1, · Rce)
Volt; hierbei ist
Vj: die am Anschluß 5 angelegte Spannung,
Rsg·' der Widerstandswert des Leitungsteils zwischen
den Schaltungspunkten Sunc! G und
Rce: der Widerstandswert des Kollektor-Emitter-Weges des Transistors Qxo,.
Wenn dagegen die Speicherzelle Mm gewählt wird, fließt der Strom (Ix+1,) nur durch den Leitungsteil 5- /, so daß die an der Zelle M0O auftretende Spannung gleich
[Vs-(I, +Ix) Rs,-I, ■ Rce]
Volt wird, wobei
R.si: der Widerstandswert des Leitungsteils zwischen den Schaltungspunkten Sund /ist.
in Die an der Speicherzelle M00 angelegte Spannung wird daher um den Spannungsabfall VV,-am Leitungsteil /- G höher. Wenn der Spannungsabfall VK; gleich VW gewählt wird, wird die relative Spannung an der Basiselektrode bezüglich des Emitters einander im
ι* wesentlichen gleich.
Oder anders ausgedrückt, eine richtige Betriebsweise beim Einschreiben und beim Auslesen kann trotz des Vorliegens eines Spannungsabfalls erzielt werden, der auf Grund des Stromes /»ander Datenleitiing auftritt.
z\) Wenn es möglich ist, den Strom I, so zu wählen, daß die Größe oder das Verhältnis des auf Grund des Stromes h an der Leitung Sx auftretenden Spannungsabfalls gleich dem auf Grund des Stromes Ir an der Datenleitung auftretenden Spannungsabfalls wird, so sind der Anschluß an die Stromquelle 9 sowie die Schalter SXnicht notwendigerweise erforderlich.
Fig. 9 zeigt eine weitere Ausführungsform der dritten Lösungsvariante, bei der Stromschalter als Wortleitungs-Treiber- bzw. Steuerstufen verwendet werden. Jeder Stromschalter besteht aus einem Paar Transistoren, deren Emitter gemeinsam mit der Stromquelle verbunden sind und deren Kollektoren an der Spannungsquelle liegen.
Die Schaltungsanordnung und die Funktionsweise
j5 dieser Art von Stromschalter ist an sich bekannt, so daß darauf nicht im einzelnen eingegangen zu werden braucht. Bei dieser Schaltung ist die Größe des an der Leitung Sx auftretenden Spannungsabfalls gleich der Größe des an der Datenleitung auftretenden Spanin nungsabfalls eingestellt bzw. gewählt.
Bei dieser Schaltungsanordnung kann der an der Datenleitung auftretende Spannungsabfall in derselben Weise wie bei der in Fig.8 dargestellten Schaltung kompensiert werden.
Fig. 10 zeigt eine weitere Ausführungsform der erfindungsgemäßen ersten Lösungsvariante, die dazu dient, einen Spannungsabfali zu kompensieren, der gleichzeitig sowohl auf den Wortleitungsstrom als auch auf den Datenlcitungsstrom zurückzuführen ist.
Wie Fig. 3 und deren Beschreibung gezeigt hat, dienen die Stromquellen 4a, 46 dazu, den Spannungsabfall an der Wortleitung auf Grund des Haltestromes m-Ist zu kompensieren. Wie aus Fig.7 hervorgeht, dienen die Stromquellen 2c, 2c/dazu, den Spannungsabfall, der auf Grund des Stromes Ir an der Wortleitung auftritt, zu kompensieren. Darüber hinaus wird aus Fig.8 und der dazugehörigen Beschreibung deutlich, daß die Stromquelle 9 dazu dient, den Spannungsabfall auf Grund des Stromes Ir an der Datenieitung zu kompensieren.
Gemäß dieser Ausführungsform können also alle nicht erwünschten Spannungsabfälle, die auf Grund des Wortleitungsstromes und des Datenleitungsslromes anfallen, gleichzeitig kompensiert werden.
Hierzu 10 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Halbleiterspeicher mit mehreren in Matrixform angeordneten Speicherzellen, die jeweils zwischen einem Wortleitungspaar und zwischen einem Daten- ί leitungspaar liegen, e. .■ ι mit einer Bezugsspannung beaufschlagten Abfühi?>ehaltung mit Bezugsleitungen und Abfühlelementen, die sowohl mit den Bezugsleitungen als auch mit den Datenleitungen verbunden sind und Ausgangssignale in Abhängig- ι ο keit von der Spannung zwischen dem Potential an der jeweiligen Bezugsleitung und dem an der jeweiligen Speicherzelle angelegten Potential erzeugen, sowie ersten Stromquellen (la, lfijt die jeweils mit einer Wortleitung jedes Wortleitungspaares verbunden sind und einen konstanten Strom (Ist) bereitstellen, der jeweils von einer Wortleitung des Wortleitungspaares durch die Speicherzellen zu der anderen Wortleitung des Wortleitungspaares fließt, gekennzeichnet durch zweite Stromquellen (4a, 4Z>Jl die mit jeweils einer Bezugsleitung [Lg0, Lr i) verbunden sind und einen durch die Bezugsieitung (Lr0, Lr\) fließenden konstanten Strom (Ist) bereitstellen, der an der Bezugsleitung (Lro, Lr j) einen Spannungsabfall erzeugt, der im wesentlichen gleich dem Spannungsabtall ist, der auf Grund des von den ersten Stromquellen (la, 1 b)bereitgestellten Stromes an der Wortleitung (W0\, Wn) auftritt (F ig. 3).
2. Halbleiterspeicher nach Anspruch 1, gekenn- so zeichnet durch dritte Stromquellen (5a, 5b), die über einen Schalte (6a, 6b) mit jeweils einer Wortleitung (W0], Wn) verbunden sind um4 an den Speicherzellen (Λ/00, Α/οι, Λ/10, Λ/11) einen zusätzlichen Strom (Alst) bereitstellen (F ig. 4). ΐϊ
3. Halbleiterspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweiten Stromquellen (4a, 4b) über Lastschaltungen (Loo, U>\, L\o, Lw) an den Verbindungspunkt der Bezugsleitung (Lr0, Lr\) mit der Basiselektrode des jeweiligen -to Abfühlelementes «?roo, Qr\o\ Qrou <?rii) angeschlossen sind (F i g. 5).
4. Halbleiterspeicher nach einem der Ansprüche 1 bis 3, mit vierten Stromquellen, die mit jeweils einer Datenleitung verbunden sind und einen konstanten Strom bereitstellen, der von der Datenleitung durch die Speicherzellen zu jeweils einer Wortleitung des Wortleitungspaars fließt, einer Wortleitungs-Adressiersteuerstufe, die mit einer Wortleitung jedes Wortleitungspaares verbunden ist und eine Wortleitungs-Adressierspannung an die ausgewählte Wortleitung anlegt, sowie einer Spannungsquellenleitung, die mit der Wortleitungs-Adressiersteuerstufe verbunden ist und über die eine Betriebsspannung an die Steuerstufe gelangt, gekennzeichnet durch fünfte r>r> Stromquellen (2c, 2d), die mit jeweils einer Bczugsleitung (Lro, Lr \) verbunden sind und einen durch diese Bezugsleitung (Lro, Lr \) fließenden konstanten Strom (Ir) bereitstellen, der an der Bezugsleitung (Lro, Lr \) einen Spannungsabfall wi erzeugt, der im wesentlichen gleich dem Spannungsabfall ist, der auf Grund des von den vierten Stromquellen (2a, Ib) bereitgestellten Stromes (Ir) an der Datenleitung (Doo, D01, Ao, Ai) auftritt, sowie eine sechste Stromquelle (9), die mit der Spannungs- 6r> quellenleilung (Sx,Jverbunden ist und einen durch die Spannungsquellenleitung (^fließenden konstanten Strom (Ix)bereitstellt, der an der Spannungsquellenleitung (Sx) einen Spannungsabfall erzeugt, der denjenigen Spannungsabfall kompensiert, der auf Grund des von den vierten Stromquellen (2a, 2b) bereitgestellten Stromes auf den Datenleitungen (Aw, O», Ao. A ι) auftritt (F ig. 10).
5. Halbleiterspeicher mit mehreren in MatriKform angeordneten Speicherzellen, die jeweils zwischen einem Wortleitungspaar und zwischen einem Datenleitungspaar liegen,, einer mit einer Bezugs~pannung beaufschlagten Abifühlschaltung mit Bezugsleitungen und Abfühlelementen, die sowohl mit den Bezugsleitungen als auch mit den Datenleitungen verbunden sind und Ausgangssignale in Abhängigkeit von der Spannimg zwischen dem Potential an der jeweiligen Bezugsleitung und dem an der jeweiligen Speicherzelle angelegten Potential erzeugen, sowie ersten Stromquellen, die jeweils mit einer Datenleitung verbunden sind und einen konstanten Strom (Ir) bereitstellen, der von der Datenleitung durch die Speicherzellen zu jeweils einer Wortleitung des Wortleitungspaares fließt, gekennzeichnet durch zweite Stromquellen (3a, 3b, 3c, 3d), die mit jeweils einer Bezugsleitung (Lr0, Lr,) verbunden sind und einen durch diese Bezugsleitung (Lro, Lr\) fließenden konstanten Strom (Ir) bereitstellen, der an der Bezugsleitung (Lro, Lr i) einen Spannungsabfall erzeugt, der im wesentlichen gleich dem Spannungsabfall ist, der auf Grund des von den ersten Stromquellen (2a, 2b, 2c, 2d) bereitgestellten Stromes (Ir) an der Datenleitung (Doo, An, Ao, Ai) auftritt (F ig. G).
6. Halbleiterspeicher nach Anspruch 5, gekennzeichnet durch Schalter (8a, Sb) zum Einschalten der konstanten Ströme (Ir) der ersten und zweiten Stromquellen (2a, 2b, 2c. 2d; 3a, 3b, 3c, 3d) entsprechend der Auswahl der Speicherzellen (Λ/00, Ai0I1M10, AZ11)(F ig. 6).
7. Halbleiterspeicher nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Schalter (8a, 8b) Transistoren (Q1n, Q12, Q,i, Q.*; Qb\, Qb2, Qbi, Qb*) aufweisen, deren Emitter mit den ersten bzw. zweiten Stromquellen (2a—2d, 3a—3d), deren Kollektoren mit der jeweiligen Datenleitung (CW D0U Ao, Ai) bzw.. Bezugsleitung (Lro, Lr\), und deren Basiselektroden gemeinsam mit einem mit der Datenleitung-Adressierspannung beaufschlagten Anschluß (Yo, Vi) verbunden sind (F i g. 7).
8. Halbleiterspeicher mit mehreren in Matrixform angeordneten Speicherzellen, die jeweils zwischen einem Wortleitungspaar und zwischen einem Datenleitungspaar liegen, einer mit einer Bezugsspannung beaufschlagten Abluhlschaltung mit Bezugsleitungen und Abfühlelementen, die sowohl mit den Bezugsleitungen als auch mit den Datenleitungen verbunden sind und Ausgangssignale in Abhängigkeit von der Spannung zwischen dem Potential an der jeweiligen Bezugsleitung und dem an der jeweiligen Speicherzelle angelegten Potential erzeugen, ersten Stromquellen, die mit jeweils einer Datenleitung verbunden sind und einen konstanten Strom (Ir) bereitstellen, der von der Datenleitung durch die Speicherzellen zu jeweils einer Wortleitung des Wortleiti.ingspaars fließt, einer Wortleitungs-Adressiersteuerstufe, die mit einer Wortleitung jedes Wortleitungspaares verbunden ist und eine Wortleitungs-Adressierspannung an die ausgewählte Wortleitung anlegt, sowie einer Spannungsquellenleitung, die mit der Wortleitungs-Adressier-
steuerstufe verbunden ist und über die eine Betriebsspannung an die Steuerstufe gelangt, gekennzeichnet durch eine zweite Stromquelle (9), die mit der Spannungsquellenleitung (Sx) verbunden ist und einen durch die Spannungsquellenleitung (Sx) fließenden konstanten Strom (Ix) bereitstellt, der an der Spannungsquellenleitung (Sx) einen Spannungsabfall erzeugt, der denjenigen Spannungsabfall kompensiert, der auf Grund des von den ersten Stromquellen (2a, 2b, 3a, Zb) bereitgestellten Stromes auf den Datenleitungen (An, A», Ao, Ai) auftritt (F ig. 8).
DE2756267A 1976-12-17 1977-12-16 Halbleiterspeicher Expired DE2756267C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15094376A JPS5375828A (en) 1976-12-17 1976-12-17 Semiconductor circuit

Publications (3)

Publication Number Publication Date
DE2756267A1 DE2756267A1 (de) 1978-06-22
DE2756267B2 true DE2756267B2 (de) 1979-06-28
DE2756267C3 DE2756267C3 (de) 1986-10-02

Family

ID=15507795

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2756267A Expired DE2756267C3 (de) 1976-12-17 1977-12-16 Halbleiterspeicher

Country Status (4)

Country Link
US (1) US4164791A (de)
JP (1) JPS5375828A (de)
DE (1) DE2756267C3 (de)
NL (1) NL179244C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3521480A1 (de) * 1984-06-15 1985-12-19 Hitachi, Ltd., Tokio/Tokyo Speichervorrichtung

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2738187C2 (de) * 1977-08-24 1979-02-15 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung für mehrere auf einem Bipolar-Baustein angeordnete Speicherzellen mit einer Regelschaltung zur Kennlinien-Anpassung der Speicherzellen
DE2964801D1 (en) * 1978-06-30 1983-03-24 Fujitsu Ltd Semiconductor integrated circuit device
FR2443118A1 (fr) * 1978-11-30 1980-06-27 Ibm France Dispositif pour l'alimentation des memoires monolithiques
JPS5833634B2 (ja) * 1979-02-28 1983-07-21 富士通株式会社 メモリセルアレイの駆動方式
JPS5831673B2 (ja) * 1979-08-22 1983-07-07 富士通株式会社 半導体記憶装置
JPS5637884A (en) * 1979-08-30 1981-04-11 Fujitsu Ltd Terminating circuit for word selective signal line of semiconductor memory unit
US4348596A (en) * 1979-12-27 1982-09-07 Rca Corporation Signal comparison circuit
JPS608554B2 (ja) * 1979-12-27 1985-03-04 富士通株式会社 メモリ装置
DE3004565C2 (de) * 1980-02-07 1984-06-14 Siemens AG, 1000 Berlin und 8000 München Integrierte digitale Halbleiterschaltung
JPS6010400B2 (ja) * 1980-10-09 1985-03-16 富士通株式会社 半導体集積回路装置
JPS5841596B2 (ja) * 1980-11-28 1983-09-13 富士通株式会社 スタティック型半導体記憶装置
US4460984A (en) * 1981-12-30 1984-07-17 International Business Machines Corporation Memory array with switchable upper and lower word lines
US4618945A (en) * 1982-08-11 1986-10-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor memory device
JPS5891600A (ja) * 1982-11-19 1983-05-31 Hitachi Ltd メモリ回路
GB2176357B (en) * 1985-06-12 1989-07-12 Stc Plc Improvements in semiconductor memories
JPS62164295A (ja) * 1986-01-16 1987-07-20 Hitachi Ltd 半導体記憶装置
US7855748B2 (en) * 2007-12-03 2010-12-21 Altasens, Inc. Reference voltage generation in imaging sensors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2129166B2 (de) * 1970-06-12 1974-03-28 Hitachi Ltd., Tokio Halbleiterspeicher
US3725878A (en) * 1970-10-30 1973-04-03 Ibm Memory cell circuit
US4078261A (en) * 1976-01-02 1978-03-07 Motorola, Inc. Sense/write circuits for bipolar random access memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3521480A1 (de) * 1984-06-15 1985-12-19 Hitachi, Ltd., Tokio/Tokyo Speichervorrichtung

Also Published As

Publication number Publication date
JPS5375828A (en) 1978-07-05
NL179244C (nl) 1986-08-01
DE2756267C3 (de) 1986-10-02
US4164791A (en) 1979-08-14
NL179244B (nl) 1986-03-03
NL7714013A (nl) 1978-06-20
JPS5727552B2 (de) 1982-06-11
DE2756267A1 (de) 1978-06-22

Similar Documents

Publication Publication Date Title
DE2756267B2 (de)
DE3037130C2 (de) Adressenbezeichnungsschaltung
DE2919166C2 (de) Speichervorrichtung
DE3048105C2 (de) Integrierter Halbleiterspeicher
EP1141960B1 (de) Schreib-/lesearchitektur für mram
DE112010003400B4 (de) Speicherarchitektur und Verwendung eines magnetischen Racetrack-Speichers
DE10314812A1 (de) Magnetische Kleinbereichs-Speichervorrichtungen
DE2635028C2 (de) Auf einem Halbleiterplättchen integriertes Speichersystem
DE10032271C2 (de) MRAM-Anordnung
EP1184871A1 (de) MRAM-Anordnung
DE2740700C3 (de)
DE3928902A1 (de) Halbleiterspeicher und verfahren zum betreiben desselben
DE2925925C2 (de) Informationsspeicher
EP1686590A2 (de) Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren
DE2646653C3 (de)
DE2306866C2 (de) Dreidimensional adressierter Speicher
DE2456708A1 (de) Assoziativspeicheranordnung
DE1186509B (de) Magnetspeicher mit einem mit zueinander senkrechten Bohrungen versehenen Magnetkern
DE3337850C2 (de)
EP1134744A2 (de) Integrierter Speicher mit Plattenleitungssegmenten
DE10335012A1 (de) Halbleiterspeicherbauelement mit mehreren Speicherfeldern und zugehöriges Datenverarbeitungsverfahren
DE2618760C3 (de) Halbleiter-Speichervorrichtung
DE2633558C2 (de) Speicherbaustein
WO2002084705A2 (de) Verfahren zum betrieb einer mram-halbleiterspeicheranordnung
DE10128254A1 (de) Integrierter Speicher mit einem Speicherzellenfeld mit mehreren Segmenten und Verfahren zu seinem Betrieb

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8228 New agent

Free format text: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBEL-HOPF, U., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee