WO2002084705A2 - Verfahren zum betrieb einer mram-halbleiterspeicheranordnung - Google Patents

Verfahren zum betrieb einer mram-halbleiterspeicheranordnung Download PDF

Info

Publication number
WO2002084705A2
WO2002084705A2 PCT/DE2002/001255 DE0201255W WO02084705A2 WO 2002084705 A2 WO2002084705 A2 WO 2002084705A2 DE 0201255 W DE0201255 W DE 0201255W WO 02084705 A2 WO02084705 A2 WO 02084705A2
Authority
WO
WIPO (PCT)
Prior art keywords
tmr
memory cell
magnetic layer
current signal
soft magnetic
Prior art date
Application number
PCT/DE2002/001255
Other languages
English (en)
French (fr)
Other versions
WO2002084705A3 (de
Inventor
Dietmar Gogl
Till Schloesser
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to JP2002581557A priority Critical patent/JP2004530244A/ja
Priority to KR10-2003-7013295A priority patent/KR100521527B1/ko
Priority to CN028080637A priority patent/CN1503976B/zh
Publication of WO2002084705A2 publication Critical patent/WO2002084705A2/de
Publication of WO2002084705A3 publication Critical patent/WO2002084705A3/de
Priority to US10/685,082 priority patent/US6807089B2/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Definitions

  • the present invention relates to a method for operating an MRAM semiconductor memory arrangement having a plurality of TMR memory cells which are connected to bit lines at one end in a memory cell array and connected to word lines at their other end.
  • an MRAM semiconductor memory arrangement is based on ferromagnetic storage with the aid of the TMR effect: at the intersection of a word line and a bit line there is a TMR memory cell which has a layer stack composed of a soft magnetic layer, a tunnel resistance layer and a hard magnetic layer.
  • the direction of magnetization of the hard magnetic layer is predetermined, while the direction of magnetization of the soft magnetic layer can be set by sending corresponding currents in certain directions through the word line and the bit line. With these currents, the soft magnetic layer can be magnetized parallel or anti-parallel to the hard magnetic layer.
  • the resistance value of the layer stack is lower than with antiparallel magnetization, which can be evaluated as logic state "0" or "1” or vice versa.
  • information can also be stored in the hard magnetic layer, the soft magnetic layer being used for reading.
  • an increased write current is required to switch the magnetization of the hard magnetic layer.
  • cross-point structure the individual TMR memory cells lie directly between intersecting conductor tracks that form bit and word lines.
  • no semiconductor components and in particular no transistors are required for the individual memory cells, so that several layers are readily available TMR memory cells can be stacked one on top of the other, which means that very high integration densities can be achieved for an MRAM.
  • crossingpoinf parasitic currents inevitably flow via non-selected memory cells. Therefore, the individual TMR memory cells in large memory cell arrays must be equipped with a very high resistance in order to keep these parasitic currents low. Due to the high resistance of the individual TMR memory cells, the reading process is relatively slow.
  • each individual TMR memory cell with the above-mentioned layer stack is additionally assigned a switching or selection transistor (cf. M. Durlam: “Nonvolatile RAM based on Magnetic Tunnel Junction Elements”).
  • FIG. 1 shows schematically and in perspective a section of four TMR memory cells TMR1, TMR2, TMR5, TMR6, each of which is assigned a selection transistor TR11, TR12, TR21, TR22.
  • each TMR memory cell consists of a layer stack of the hard magnetic layer 11, the tunnel resistance layer 12 and the soft magnetic layer 13.
  • Bit lines BL1 and BL2 form conductor tracks above the soft magnetic layer 13 and are connected directly to it.
  • Data or digit lines DL1 are arranged in a direction crossing the bit lines BL1, BL2 below the hard magnetic layer 11 and connected to the latter.
  • a selection transistor TR11, TR12, TR21 and TR22 is coupled, the gates of which are connected to word lines WL1 and WL2.
  • An MRAM semiconductor memory arrangement with TMR memory cells which are connected to such switching transistors is characterized in that parasitic currents are practically excluded.
  • the memory cells can be provided with a lower resistance value of the TMR element even in large memory cell arrays.
  • the reading process is also simplified, so that faster access is possible than with the "cross-point" structure.
  • the structure with transistor TMR memory cells has the disadvantage that the dimensions are considerably larger compared to the crosspoint structure.
  • no direct Stacking of TMR cell levels can be carried out since a transistor and thus a silicon surface is required for each memory cell of a memory cell array.
  • the present applicant proposed an MRAM memory arrangement in which the advantages of a "cross-point structure are largely combined with the advantages of transistor TMR memory cells.
  • FIG. 2 shows such an MRAM semiconductor memory arrangement which combines a crosspoint structure with a transistor TMR memory cell structure.
  • Groups of several TMR memory cells are formed.
  • the TMR memory cells TMR1, TMR2, TMR3 and TMR4 of a group are each connected at one end to a bit line BL and at their end to a selection transistor TR1, the gate of which is word line 1.
  • a further TMR memory cell group there are also several, for example four TMR memory cells TMR5,
  • reversible magnetic changes are made to the TMR memory cell and a current signal caused thereby is compared with the original current signal; this enables the memory cell itself to serve as a reference, although the information in the memory cell is not destroyed, i.e. it does not have to be written back.
  • the method according to the invention is preferably applicable to a TMR memory cell type with a write line that is not electrically connected to the memory cell (for example the TMR memory cell plus transistor).
  • a pure crosspoint setup i.e. a TMR memory cell without transistor is also possible.
  • the method according to the invention can be used particularly advantageously in an MRAM semiconductor memory arrangement described above in which a plurality of TMR memory cells are connected in parallel to a selection transistor (cf. FIG. 2).
  • a selection transistor cf. FIG. 2.
  • FIG. 1 shows schematically and in perspective an already described structure of an MRAM semiconductor memory arrangement, each with a selection transistor assigned to a TMR cell and
  • FIG. 2 shows a schematic equivalent circuit diagram of an already described MRAM semiconductor memory arrangement with a plurality of TMR cells connected in parallel to a selection transistor.
  • information is stored in the soft magnetic layer 13 (FIG. 1).
  • the current signal corresponding to the information stored in the TMR memory cell is initially recorded without an external magnetic field.
  • the magnetization of the soft magnetic layer 13 by the field which is generated by a current pulse in the unconnected write line, for example WL2, is rotated by approximately 45-60 ° relative to the easy magnetization axis (easy axis) and the current signal thereby changed compared with the previously recorded current signal.
  • the resistance increases; if the magnetization of the soft magnetic layer 13 was antiparallel to that of the hard magnetic layer 11 (corresponding to logic "1"), the resistance is reduced. Then the magnetization falls back into the original direction corresponding to the stored information due to the magnetic anisotropy.
  • the exemplary embodiment of the method according to the invention thus enables the information stored in the cell to be read o ⁇ P ⁇ H ⁇ .

Abstract

Bei einem erfindungsgemäßen Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung werden zum Lesen einer gespeicherten Information reversible magnetische Änderungen an der TMR-Zelle (TMR1, TMR2, ...) vorgenommen und ein dadurch kurzzeitig veränderter Strom mit dem ursprünglichen Lesesignal verglichen. Dadurch kann die TMR-Speicherzelle selbst als Referenz dienen, obwohl die Information in der TMR-Speicherzellenicht zerstört wird, d.h. es muss nicht zurückgeschrieben werden. Die Erfindung ist bevorzugt anwendbar bei einer MRAM-Speicheranordnung, bei der mehrere TMR-Zellen (TMR1, ..., TMR4) parallel an einen Auswahltransistor (TR1) angeschlossen sind und bei der eine nicht mit der Speicherzelle elektrisch verbundene Schreibleitung (WL1, WL2) vorhanden ist.

Description

Beschreibung
Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung
Die vorliegende Erfindung betrifft ein Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung mit einer Vielzahl von TMR-Speicherzellen, die in einem Speicherzellenfeld an ihrem einen Ende mit Bitleitungen verbunden und an ihrem anderen Ende an Wortleitungen angeschlossen sind.
Eine MRAM-Halbleiterspeicheranordnung beruht bekanntlich auf ferromagnetischer Speicherung mit Hilfe des TMR-Effekts: an der Kreuzungsstelle einer Wortleitung und einer Bitleitung liegt eine TMR-Speicherzelle, die einen Schichtstapel aus einer weichmagnetischen Schicht, einer Tunnelwiderstandsschicht und einer hartmagnetischen Schicht aufweist. Allgemein ist die Magnetisierungsrichtung der hartmagnetischen Schicht vorgegeben, während die Magnetisierungsrichtung der weichmagnetischen Schicht einstellbar ist, indem durch die Wortleitung und die Bitleitung entsprechende Ströme in bestimmten Richtungen geschickt werden. Mit diesen Strömen kann die weichmagnetische Schicht parallel oder antiparallel zur hartmagnetischen Schicht magnetisiert werden. Bei paralleler Magnetisierung ist der Widerstandswert des Schichtsta- pels niedriger als bei antiparalleler Magnetisierung, was als logischer Zustand "0" bzw. "1" oder umgekehrt ausgewertet werden kann. Alternativ kann Information auch in der hartmagnetischen Schicht gespeichert werden, wobei die weichmagnetische Schicht zum Auslesen dient. Dabei ist je- doch nachteilig, dass ein erhöhter Schreibstrom zum Schalten der Magnetisierung der hartmagnetischen Schicht benötigt wird.
Für eine MRAM-Halbleiterspeicheranordnung wurden bisher im wesentlichen zwei sich voneinander unterscheidende Architekturen vorgeschlagen: Bei dem sogenannten "Crosspoinf'-Aufbau liegen die einzelnen TMR-Speicherzellen direkt zwischen sich kreuzenden, Bit- und Wortleitungen bildenden Leiterbahnen. Bei diesem Crosspoint- Aufbau werden für die einzelnen Speicherzellen keine Halbleiterbauelemente und insbesondere keine Transistoren benötigt, so dass ohne weiteres mehrere Lagen von TMR- Speicherzellen übereinander gestapelt werden können. Damit lassen sich für einen MRAM sehr hohe Integrationsdichten er- reichen. Allerdings fließen bei einem derartigen "Crosspoinf'-Aufbau zwangsläufig parasitäre Ströme über nicht ausgewählte Speicherzellen. Daher müssen in großen Speicherzellenfeldern die einzelnen TMR-Speicherzellen mit einem sehr hohen Widerstand ausgestattet werden, um diese parasi- tären Ströme gering halten zu können. Infolge des hohen Widerstandes der einzelnen TMR-Speicherzellen ist der Lesevorgang relativ langsam.
Bei der anderen Architektur ist jeder einzelnen TMR-Spei- cherzelle mit dem oben genannten Schichtstapel zusätzlich ein Schalt- oder Auswahltransistor zugeordnet (vgl. hierzu M. Durlam: "Nonvolatile RAM based on Magnetic Tunnel Junc- tion Elements") .
Die beiliegende Fig. 1 zeigt schematisch und perspektivisch einen Abschnitt aus vier TMR-Speicherzellen TMRl, TMR2, TMR5, TMR6, denen jeweils ein derartiger Auswahltransistor TR11, TR12, TR21, TR22 zugeordnet ist. Wie erwähnt besteht jede TMR-Speicherzelle aus einem Schichtstapel der hart a- gnetischen Schicht 11, der Tunnelwiderstandsschicht 12 und der weichmagnetischen Schicht 13. Bitleitungen BL1 und BL2 bilden Leiterbahnen oberhalb der weichmagnetischen Schicht 13 und sind direkt mit dieser verbunden. Daten- oder Digit- lines DLl sind in einer die Bitleitungen BL1, BL2 kreuzenden Richtung unterhalb der hartmagnetischen Schicht 11 angeordnet und mit letzterer verbunden. Mit jeder TMR-Speicherzelle ist ein Auswahltransistor TR11, TR12, TR21 und TR22 gekoppelt, deren Gates an Wortleitungen WL1 und WL2 liegen.
Eine MRAM-Halbleiterspeicheranordnung mit TMR- Speicherzellen, die mit derartigen Schalttransistoren verbunden sind, zeichnet sich dadurch aus, dass parasitäre Ströme praktisch ausgeschlossen sind. Dadurch können die Speicherzellen auch in großen Speicherzellenfeldern mit einem geringeren Widerstandswert des TMR-Elementes versehen werden. Auch ist das Leseverfahren vereinfacht, so dass ein schnellerer Zugriff als beim "Crosspoinf'-Aufbau möglich ist. Allerdings hat der Aufbau mit Transistor-TMR- Speicherzellen den Nachteil, dass die Abmessungen gegenüber dem Crosspoint-Aufbau erheblich größer sind. Außerdem kann keine direkte Stapelung von TMR-Zellenebenen vorgenommen werden, da für jede Speicherzelle eines Speicherzellenfelds ein Transistor und damit eine Siliziumoberfläche benötigt wird.
Von der vorliegenden Anmelderin wurde in einer früheren Patentanmeldung eine MRAM-Speicheranordnung vorgeschlagen, bei der die Vorteile eines "Crosspoinf-Aufbaus weitgehend mit den Vorteilen von Transistor-TMR-Speicherzellen vereint sind.
Die beiliegende Fig. 2 zeigt eine derartige einen Crosspoint-Aufbau mit einem Transistor-TMR-Speicherzellenaufbau kombinierende MRAM-Halbleiterspeicheranordnung. Dabei sind Gruppen aus jeweils mehreren TMR-Speicherzellen gebildet. Die TMR-Speicherzellen TMRl, TMR2, TMR3 und TMR4 einer Gruppe sind jeweils mit ihrem einen Ende gemeinsam an einer Bitleitung BL und an ihrem Ende gemeinsam an einem Auswahltransistor TR1 angeschlossen, an dessen Gate die Wortleitung 1 liegt. In einer weiteren TMR-Speicherzellengruppe sind eben- falls mehrere, zum Beispiel vier TMR-Speicherzellen TMR5,
TMR6, TMR7 und TMR8 mit ihrem einen Ende gemeinsam mit der-
Figure imgf000006_0001
LO o LO o LO CD LO tH rH CM CM cn
zuverlässig ist. Da häufiger geschrieben werden muss, können Zuverlässigkeitsprobleme entstehen.
Es ist somit Aufgabe der Erfindung, ein Verfahren zum Be- trieb einer MRAM-Halbleiterspeicheranordnung mit einer Vielzahl von TMR-Speicherzellen, die in einem Speicherzellenfeld an ihrem einen Ende mit Bitleitungen verbunden und an ihrem anderen Ende an Wortleitungen angeschlossen sind, so zu ermöglichen, dass die Speicherzelle selbst als Referenz dienen kann und die Information in der Speicherzelle nicht zerstört wird, d.h. dass nicht zurückgeschrieben werden muss.
Diese Aufgabe wird anspruchsgemäß gelöst.
Bei dem erfindungsgemäßen Verfahren werden reversible magnetische Änderungen an der TMR-Speicherzelle vorgenommen und ein dadurch hervorgerufenes Stromsignal mit dem ursprünglichen Stromsignal verglichen; dadurch kann die Speicherzelle selbst als Referenz dienen, obwohl die Information in der Speicherzelle nicht zerstört wird, d.h. es muss nicht zurückgeschrieben werden.
Das erfindungsgemäße Verfahren ist bevorzugt bei einem TMR- Speicherzellentyp mit einer nicht mit der Speicherzelle elektrisch verbundenen Schreibleitung (zum Beispiel die TMR- Speicherzelle plus Transistor) anwendbar. Eine Anwendung bei einem reinen Crosspoint-Aufbau, d.h. einer TMR-Speicherzelle ohne Transistor ist jedoch auch möglich.
Besonders vorteilhaft ist das erfindungsgemäße Verfahren bei einer oben beschriebenen MRAM-Halbleiterspeicheranordnung anwendbar, bei der mehrere TMR-Speicherzellen parallel an einen Auswahltransistor angeschlossen sind (vgl. Fig. 2). Nachstehend werden zwei Ausführungsbeispiele der Erfindung bezogen auf die Zeichnungsfiguren näher erläutert. Die Figuren zeigen im einzelnen:
Fig. 1 schematisch und perspektivisch einen bereits beschriebenen Aufbau einer MRAM-Halbleiterspei- cheranordnung mit jeweils einer TMR-Zelle zugeordnetem Auswahltransistor und
Fig. 2 als schematisches Ersatzschaltbild eine bereits beschriebene MRAM-Halbleiterspeicheranordnung mit mehreren parallel an einen Auswahltransistor angeschlossenen TMR-Zellen.
Bei einem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird Information in der weichmagnetischen Schicht 13 (Fig. 1) gespeichert. Beim Lesen wird das der in der TMR- Speicherzelle gespeicherten Information entsprechende Stromsignal zunächst ohne von außen angelegtes Magnetfeld aufge- nommen. Dann wird die Magnetisierung der weichmagnetischen Schicht 13 durch das Feld, welches durch einen Stromimpuls in der nicht verbundenen Schreibleitung, z.B. WL2, erzeugt wird, um ca. 45 - 60° gegenüber der leichten Magnetisierungsachse (Easy-Achse) gedreht und das dadurch veränderte Stromsignal mit dem zuvor aufgenommenen Stromsignal verglichen. Falls die Magnetisierung der weichmagnetischen Schicht 13 parallel zur Magnetisierung der hartmagnetischen Schicht 11 war (zum Beispiel entsprechend logisch "0"), erhöht sich der Widerstand; falls die Magnetisierung der weichmagneti- sehen Schicht 13 antiparallel zu der der hartmagnetischen Schicht 11 war (entsprechend logisch "1") erniedrigt sich der Widerstand. Danach fällt die Magnetisierung aufgrund der magnetischen Anisotropie in die der gespeicherten Information entsprechende ursprüngliche Richtung zurück. Das Äusfüh- rungsbeispiel des erfindungsgemäßen Verfahrens ermöglicht somit ein Lesen der in der Zelle gespeicherten Information o ω P υ H α.
1Λ
O
90 O
O
O
Figure imgf000009_0001
LO O m O rH rH CM
Bezugszeichenliste
TMRl, ... , TMR8 TMR-Speicherzelle
BL, BL1, BL2 Bitleitung
WL1, WL2 Wortleitung
DL1, DL2 Daten-Digitleitung
TRl, TR2, TRll, TR12, TR21, TR22 Schalttransistoren
11 hartmagnetische Schicht
12 TunnelwiderStandsschicht
13 weichmagnetische Schicht

Claims

Patentansprüche
1. Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranord- nung mit einer Vielzahl von TMR-Speicherzellen (TMR) , die in einem Speicherzellenfeld an ihren einen Enden mit Bitleitungen (BL) verbunden und an ihrem anderen Ende an Wortleitungen (WL) angeschlossen sind, d a d u r c h g e k e n n z e i c h n e t , dass beim Lesen einer Information die TMR-Speicherzelle (TMR) durch einen Stromimpuls einer kurzzeitigen reversiblen magnetischen Änderung unterworfen wird und das dadurch veränderte Stromsignal mit dem ursprünglichen Stromsignal verglichen wird.
2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass die Information in der weichmagnetischen Schicht der
TMR-Speicherzelle (TMR) gespeichert wird, dass beim Lesen ein Stromsignal in der Leseleitung (BL) zu- erst ohne ein von außen angelegtes magnetisches Feld erfasst wird, dass anschließend durch einen Stromimpuls durch die elektrisch nicht verbundene Schreibleitung (WLi, WL2) die Magnetisierung der weichmagnetischen Schicht (13) reversibel ge- genüber der Easy-Magnetisierungsachse derselben gedreht wird, dass das dadurch veränderte Stromsignal in der Leseleitung (BL) mit dem zuerst erfassten Stromsignal verglichen wird und aus diesem Vergleich die gespeicherte Information ermittelt wird.
3. Verfahren nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , dass die durch den Stromimpuls bewirkte Drehung der Magnetisierung der weichmagnetischen Schicht gegenüber der Easy- Magnetisierungsachse etwa 45 bis 60° beträgt.
4. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass die Information in der hartmagnetischen Schicht (11) der TMR-Speicherzelle (TMR) gespeichert wird, dass durch einen Stromimpuls durch die elektrisch nicht ver- bundene Schreibleitung (WL) die weichmagnetische Schicht (13) in eine definierte Richtung parallel zur Easy- Magnetisierungsachse gebracht wird, dass anschließend das dadurch veränderte Stromsignal in der Leseleitung (BL) gemessen wird, dass der Messwert mit dem Stromsignal bei genau entgegengesetzt orientierter weichmagnetischer Schicht (11) verglichen wird und dass aus diesem Vergleich die gespeicherte Information der TMR-Speicherzelle (TMR) ermittelt wird.
PCT/DE2002/001255 2001-04-11 2002-04-05 Verfahren zum betrieb einer mram-halbleiterspeicheranordnung WO2002084705A2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002581557A JP2004530244A (ja) 2001-04-11 2002-04-05 Ｍｒａｍ半導体メモリーシステムの駆動方法
KR10-2003-7013295A KR100521527B1 (ko) 2001-04-11 2002-04-05 Ｍｒａｍ 반도체 메모리 장치를 동작시키는 방법
CN028080637A CN1503976B (zh) 2001-04-11 2002-04-05 操作mram半导体存储器排列的方法
US10/685,082 US6807089B2 (en) 2001-04-11 2003-10-14 Method for operating an MRAM semiconductor memory configuration

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10118196.5 2001-04-11
DE10118196A DE10118196C2 (de) 2001-04-11 2001-04-11 Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/685,082 Continuation US6807089B2 (en) 2001-04-11 2003-10-14 Method for operating an MRAM semiconductor memory configuration

Publications (2)

Publication Number Publication Date
WO2002084705A2 true WO2002084705A2 (de) 2002-10-24
WO2002084705A3 WO2002084705A3 (de) 2003-05-01

Family

ID=7681296

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/001255 WO2002084705A2 (de) 2001-04-11 2002-04-05 Verfahren zum betrieb einer mram-halbleiterspeicheranordnung

Country Status (7)

Country Link
US (1) US6807089B2 (de)
JP (1) JP2004530244A (de)
KR (1) KR100521527B1 (de)
CN (1) CN1503976B (de)
DE (1) DE10118196C2 (de)
TW (1) TW559810B (de)
WO (1) WO2002084705A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004041907B3 (de) * 2004-08-30 2006-03-23 Infineon Technologies Ag Resistive Speicheranordnung, insbesondere CBRAM-Speicher

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847544B1 (en) * 2003-10-20 2005-01-25 Hewlett-Packard Development Company, L.P. Magnetic memory which detects changes between first and second resistive states of memory cell
US7042757B2 (en) * 2004-03-04 2006-05-09 Hewlett-Packard Development Company, L.P. 1R1D MRAM block architecture
JP2006294179A (ja) * 2005-04-14 2006-10-26 Renesas Technology Corp 不揮発性記憶装置
US7577018B2 (en) * 2006-03-07 2009-08-18 Tdk Corporation Readout circuit of magnetic memory
US20080162856A1 (en) * 2006-12-29 2008-07-03 Motorola, Inc. Method for dynamic memory allocation on reconfigurable logic
US8488357B2 (en) 2010-10-22 2013-07-16 Magic Technologies, Inc. Reference cell architectures for small memory array block activation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000187976A (ja) * 1998-12-17 2000-07-04 Canon Inc 磁性薄膜メモリおよびその記録再生方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703805A (en) * 1996-05-08 1997-12-30 Motorola Method for detecting information stored in a MRAM cell having two magnetic layers in different thicknesses
US5982660A (en) * 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
DE19853447A1 (de) 1998-11-19 2000-05-25 Siemens Ag Magnetischer Speicher
US6134139A (en) * 1999-07-28 2000-10-17 Hewlett-Packard Magnetic memory structure with improved half-select margin
DE19947118C1 (de) * 1999-09-30 2001-03-15 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000187976A (ja) * 1998-12-17 2000-07-04 Canon Inc 磁性薄膜メモリおよびその記録再生方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 2000, no. 10, 17. November 2000 (2000-11-17) -& JP 2000 187976 A (CANON INC), 4. Juli 2000 (2000-07-04) *
WANG Z ET AL: "QUARTERNARY GIANT MAGNETORESISTANCE RANDOM ACCESS MEMORY" JOURNAL OF APPLIED PHYSICS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, Bd. 79, Nr. 8, PART 2B, 15. April 1996 (1996-04-15), Seiten 6639-6641, XP000695101 ISSN: 0021-8979 *
WANG Z G ET AL: "FEASIBILITY OF ULTRA-DENSE SPIN-TUNNELING RANDOM ACCESS MEMORY" IEEE TRANSACTIONS ON MAGNETICS, IEEE INC. NEW YORK, US, Bd. 33, Nr. 6, November 1997 (1997-11), Seiten 4498-4512, XP000831059 ISSN: 0018-9464 *
YOUFENG ZHENG ET AL: "Micromagnetic principles in pseudo spin valve memory element design" 1997 IEEE INTERNATIONAL MAGNETICS CONFERENCE (INTERMAG '97), NEW ORLEANS, LA, USA, 1-4 APRIL 1997, Bd. 33, Nr. 5, pt.1, Seiten 3286-3288, XP002225543 IEEE Transactions on Magnetics, Sept. 1997, IEEE, USA ISSN: 0018-9464 *
ZHI GANG WANG ET AL: "DESIGN, SIMULATION, AND REALIZATION OF SOLID STATE MEMORY ELEMENT USING THE WEAKLY COUPLED GMR EFFECT" IEEE TRANSACTIONS ON MAGNETICS, IEEE INC. NEW YORK, US, Bd. 32, Nr. 2, 1. M{rz 1996 (1996-03-01), Seiten 520-526, XP000555521 ISSN: 0018-9464 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004041907B3 (de) * 2004-08-30 2006-03-23 Infineon Technologies Ag Resistive Speicheranordnung, insbesondere CBRAM-Speicher
US7215568B2 (en) 2004-08-30 2007-05-08 Infineon Technologies Ag Resistive memory arrangement

Also Published As

Publication number Publication date
DE10118196C2 (de) 2003-02-27
CN1503976A (zh) 2004-06-09
US20040083328A1 (en) 2004-04-29
TW559810B (en) 2003-11-01
WO2002084705A3 (de) 2003-05-01
JP2004530244A (ja) 2004-09-30
DE10118196A1 (de) 2002-10-24
KR20030088131A (ko) 2003-11-17
US6807089B2 (en) 2004-10-19
KR100521527B1 (ko) 2005-10-12
CN1503976B (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
EP1184871B1 (de) MRAM-Anordnung
DE602004004253T2 (de) Gleichzeitiges lesen von und schreiben in verschiedene speicherzellen
DE102005046425A1 (de) Array resistiver Speicherzellen und Verfahren zum Erfassen von Widerstandswerten solcher Zellen
DE10228578A1 (de) Dünnfilm-Magnetspeichervorrichtung mit Speicherzellen, die ein Tunnel-Magnetwiderstandselement enthalten
DE10220897A1 (de) Dünnfilmmagnetspeicher
DE10235424A1 (de) Magnetische Dünnfilm-Speichervorrichtung mit Speicherzellen mit einem magnetischen Tunnelübergang
DE10153560A1 (de) Speichervorrichtung mit weitem Spielraum beim Datenlese-Vorgang zum Speichern von Daten durch Änderung des elektrischen Widerstandswertes
DE60311954T2 (de) Magnetischer Direktzugriffspeicher zur Speicherung von Informationen unter Verwendung des Magnetoresistiveffekts
DE10032271C2 (de) MRAM-Anordnung
DE60307459T2 (de) Mram-zelle und speicherarchitektur mit maximalem lesesignal und reduzierter elektromagnetischer interferenz
DE10303073A1 (de) Magnetische Dünnfilmspeichervorrichtung mit einer Dummyzelle
DE10244969A1 (de) Magnetische Dünnfilmspeichervorrichtung zum Durchführen eines Datenlesevorgangs ohne Verwendung einer Referenzzelle
DE102005017534A1 (de) Nichtflüchtige ferroelektrische Speichervorrichtung
DE10251218A1 (de) Dünnfilmmagnetspeichervorrichtung, bei der für ein Datenschreiben ein Magnetfeld angelegt wird
DE60306782T2 (de) Vorrichtung und verfahren zum beschreiben eines kippspeichers
DE10307991A1 (de) Magnetische Dünnfilmspeichervorrichtung zum Durchführen des Lesebetriebs nach einem selbstreferenzierenden Verfahren
DE10062570C1 (de) Schaltungsanordnung zur Steuerung von Schreib- und Lesevorgängen in einer magnetoresistiven Speicheranordnung (MRAM)
DE10303702A1 (de) Magnetische Dünnfilmspeichervorrichtung mit einem von einer Mehrzahl von Zellen gemeinsam genutzten Zugriffselement
DE102005017072A1 (de) Ladungsfalle- bzw. Ladung-Trap-Isolator-Speichereinrichtung
WO2002067266A2 (de) Verfahren zum beschreiben magnetoresistiver speicherzellen und mit diesem verfahren beschreibbarer magnetoresistiver speicher
DE10038228A1 (de) Zellenblockstruktur eines nichtflüchtigen ferroelektrischen Speichers
EP1174924A2 (de) MRAM-Speicherzelle
EP1189236A1 (de) Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt und Verfahren zum Betrieb eines solchen Speichers
DE102004011418B4 (de) Anordnung und Verfahren zum Lesen einer Speicherzelle
WO2002084705A2 (de) Verfahren zum betrieb einer mram-halbleiterspeicheranordnung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): CN JP KR US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 028080637

Country of ref document: CN

Ref document number: 1020037013295

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10685082

Country of ref document: US

Ref document number: 2002581557

Country of ref document: JP