TW559810B - Method for operating an MRAM semiconductor memory arrangement - Google Patents
Method for operating an MRAM semiconductor memory arrangement Download PDFInfo
- Publication number
- TW559810B TW559810B TW091106639A TW91106639A TW559810B TW 559810 B TW559810 B TW 559810B TW 091106639 A TW091106639 A TW 091106639A TW 91106639 A TW91106639 A TW 91106639A TW 559810 B TW559810 B TW 559810B
- Authority
- TW
- Taiwan
- Prior art keywords
- tmr
- magnetic layer
- current signal
- memory cell
- information
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 230000002441 reversible effect Effects 0.000 claims abstract description 3
- 230000005415 magnetization Effects 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims 1
- 230000005389 magnetism Effects 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
559810 A7 B7
五、發明説明(1 ) 本發明係有關-種具有複數個TMR記憶體單元之磁性隨 機存取記憶體(MRAM)半導體記憶體配置之操作方法,^ 等複數個TMR記憶體單元在一記憶體單元陣列中,一端边 接位元線,另一端連接字元線。 如所熟知,一 ?411八%半導體記憶體配置係以效應輔 助之鐵電儲存功能為主··位於一字元線與—位元線相^點 之位置係為具有一包含一軟磁層、一穿隧電阻層與一硬磁 層之層堆疊之一TMR記憶體單元。一般來說,該硬磁層之 磁化方向是預先決定的,而該軟磁層之磁化方向則可藉由 該字元線與該位元線傳送對應之特定方向的電流做調整。 藉該等電流,該軟磁層可以相對於該硬磁層平行或是反平 行方式磁化。在平行磁化時,該層堆疊之電阻較反平行磁 化的電阻低,其值可以用邏輯狀態「0」及「1」來代表或 疋相反亦可。一替換方案,則可以將資訊儲存於該硬磁 層,而將该軟磁層當做讀出。然而此方案之缺點係該硬磁 層之磁化的切換所需要之寫入電流會增加。 到目前為止,MRAM半導體記憶體配置基本上有兩種完 全不同之結構: 在所4之「相交點」結構中,該等單獨之TMR記憶體單 元係直接位於形成位元線與字元線之相互交叉内連之間。 在此種相交點結構中,半導體組件,尤其是沒有電晶體需 單獨之記憶體單元’使得複數層之Tmr記憶體單元可以隨 時互相堆疊。因此可以達到非常高整合密度之Mram。然 而在该「相交點」結構案例中,寄生電流無可避免地得流 | I" III ........ ...... „ _— _ 4 _ 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) 559810 A7 __________ B7 五、發明説明(2 ) 經非選擇之記憶體單元。因此,在大型之記憶體單元陣列 中β玄專單獨之TMR記憶體單元必須具備一非常高之電阻 以使a亥等寄生電流維持低。在該單獨TMR記憶體單元之高 電阻狀況下,讀取操作相當慢。 在另一種結構案例中,將另外一切換或是選擇電晶體分 派給具有以上所述之層堆疊之每一個單獨TMR記憶體單元 (請參考M. Durlam所著之「以磁穿隧接合元件為主之非揮 發性隨機存取記憶體(RAM)」)。 所附之圖1以圖示從四個TMR記憶體單元TMR1、TMR2、 TMR5、TMR6之一部分,分別分派給一選擇電晶體TR1 i、 TR12、TR21、TR22。如上所述,每一個TMR記憶體單元係 包括一由該硬磁層11、該穿隧電阻層12與該軟磁層13所構 成之一層堆疊。位元線BL1與BL2在該軟磁層13之上形成互 連’並與後者直接連接。資料或是數位線DL1以一與該等位 元線BL1、BL2交叉的方向配置於該硬磁層11之下,並與該 層連接。一選擇電晶體TR11、TR12、TR21與TR22,其閘極 連接至字元線WL1與WL2,係與每一個TMR記憶體單元耦 合。 與該等切換電晶體連接之TMR記憶體單元之MRAM半導 體記憶體配置最特出的是其實際上已不可能具有寄生電 流。結果,雖是在大型記憶體單元陣列中,該記憶體單元 可以具有一較低電阻之TMR元件。還有,該讀取方法簡化 了,藉此可較該「相交點」結構案例之存取快。然而,電 晶體/ TMR記憶體單元結構之缺點為其尺寸比相交點結構大 _____-5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 559810 A7 B7 五、發明説明(3 ) 不少。此外,還不可能進行TMR單元平面直接之堆疊,因 為一記憶體單元陣列之每一個記憶體單元都需要一電晶 體,即一 $夕表面。 在一先前之專利申請中,本發明之申請人提出一 MRAM 記憶體配置,其中將一「相交點」結構之好處與電晶體 / TMR記憶體單元之好處大致結合。 附圖2表示結合一相交點結構與一電晶體/ TMR記憶體單 元結構之此一 MRAM半導體記憶體配置。在此例中,形成 包含複數個TMR記憶體單元之群。同一群之TMR記憶體單 元TMR1、TMR2、TMR3與TMR4中每一個都是一端同時連 接一位元線BL,另一端同時連接一選擇電晶體TR2,該字 元線WL2連接至該電晶體之閘極。在另一 TMR記憶體單元 群中,也是複數個TMR記憶體單元,例如四個TMR記憶體 單元TMR5、TMR6、TMR7與TMR8,一端同時連接至相同 之位元線BL,另一端同時連接至一第二選擇電晶體TR2, 一第二字元線WL2連接至該電晶體之閘極端。在圖2所示之 MRAM半導體記憶體配置中,電晶體TR1、TR2所需的空間 可以大大地降低,因為只有分派一個切換或是選擇電晶體 TR1、TR2給複數個TMR記憶體單元,例如四個TMR記憶體 單元,結果一 MRAM半導體記憶體配置允許增加該記憶體 單元陣列中之封裝密度。 一般來說,MRAM半導體記憶體配置有一個問題,即實 現該TMR記憶體單元之重現能力或是電阻之分佈會不正確 或是不平衡,因為該TMR記憶體單元之電阻對位障厚度, -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 物81〇 A7 _________B7 __ 五、發明説明(4 ) 即該穿隧層之厚度,極端敏感(成指數關係)。這使其更難 以對該讀取信號之評估實現一適當之參考。以下將討論兩 種解決該問題之可能性: -提供一外接參考(參考單元或是參考電流/電壓源)。該 TMR之變動必須遠大於該等電阻波動(fiuctuati〇ns)才可 應用此方式。此方法對以上所述之每一電晶體並聯複數 個TMR記憶體單元之記憶體配置來說可能不適用。 -破壞性(Destructive)讀取·· TMR記憶體單元在讀取後可 能要於一特定方向重新寫入並比較,結果造成必須作後 續之回寫動作。此時,該記憶體單元本身做為參考,使 得在記憶體單元中的電阻波動就不重要了。然而,此方 法花費時間’如果該讀取方法不是1 〇〇%可靠的話,亦 可能使得資料變更。因為寫入的動作必須較常執行,便 可能會有可靠性的問題。 因此’本發明之一目標為啟用一種具有多個TMR記憶體 單元之MRAM半導體記憶體配置之操作方法,在一記憶體 單元陣列中,該多個TMR記憶體單元於一端連接至位元 線’另一端連接至字元線’此舉可使用該記憶體單元本身 做為參考,而在該記憶體單元中的資訊不會破損,即該回 寫動作不需執行。 本目標根據所提出的申請專利範圍可以達成。 根據本發明之方法,對該TMr記憶體單元做可逆之磁變 化’而且將所產生之電流信號與原始之電流信號比較,結 果該記憶體單元本身可以做為參考,即使在該記憶體單元 本紙張尺度適用中s a家標準(CNS)从規“ 297公董了 559810 A7
中的資訊未受損,即該回寫動作不需執行。
一寫入線之TMR
根據本發明之方法較適於應用於一具有 記憶體單元類型, TMR記憶體單元加上電晶體)。然而也可應用於 結構’即一沒有電晶體之TMR記憶體單元。 選擇電晶體並 記憶體配置來 根據本發明之方法,對具有以上所述與一選 聯之複數個TMR記憶體單元之MraM半導體記 說,特別好用(參考圖2)。 以下參考所附之圖式詳細說明本發明的兩個示範性具體 實施例。在圖式中: 〃 圖1為以上已說明之具有一選擇電晶體分派給一 單元 之複數個TMR單元之MRAM半導體記憶體配置的示意與透 視圖;及 ~ μ 圖2為一示意等效電路圖,顯示已說明具有與一選擇電晶 體並聯之複數個TMR單元之MRAM半導體記憶體配置。阳 在根據本發明之一第一項示範性具體實施例中,資訊儲 存在該軟磁層13中(圖1)。在讀取時,一開始便記錄對應儲 存在TMR記憶體單元中之資訊的電流信號,而沒有外施磁 %。之後’该軟磁層1 3的磁性藉該場儲存於相對該簡易磁 化軸(簡易軸)旋轉約45至60。,該磁性旋轉係由在該非連接 之寫入線,如WL2,之一電流脈衝所產生的,而且將造成 之電流#说變更與先刖3己錄之電流信號相較。如果該軟磁 層π的磁性相對於該硬磁層11之磁性為平行的話,(例如對 應邏輯「0」),該電阻即增加;如果該軟磁層丨3的磁性相 對於該硬磁層11之磁性為反平行的話,(對應邏輯「1」), _ 8 _ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 559810
^ P減〉、。之後因為磁異向性(anisotropy)的緣故,該 磁化,轉回對應該儲存資訊之原始方向。根據本發明方法 的示範11具體貫施例使儲存在該單元中之資訊可被讀取而 不損壞該資訊,該單元本身係做為參考。與該破壞性讀取 相較之下,本方法的缺點為讀取信號最大僅為其三分之一 大0 根據本發明之一第一示範性具體實施例中,資訊係健存 在該硬磁層11中。該軟磁層13係做為讀出。藉由將一電流 脈衝通過該電性非連接之寫入線(例如WL2),該軟磁層被 帶入一平行該簡易軸之定義方向,而且該量測值與該軟磁 層之完全相反方向之量測值做比較。此時在邏輯「0」與 「1」的信號差最多對應TMR擺動的兩倍,即較第一示範性 具體實施例中高6倍。結果,儲存在該硬磁層丨丨中的資訊未 受到變更。此方法的缺點係該硬磁層之磁性切換所需的寫 入電流較高。 參考符號清單 TMR1、…、TMR8 TMR記憶體單元 BL、BL1、BL2 位元線 WL1、WL2 字元線 D L1、D L 2 資料數位線 TR1、TR2、TR11、TR12、TR21、TR22 切換電晶體 11 硬磁層 12 穿隧電阻層 13 軟磁層 ____-9- 本紙張尺度適用中國國家標準(CNS) A4规格(210 X 297公爱)
Claims (1)
- 559810A B c D 1. 一種具有多個TMR記憶體單元(丁MR)之磁性隨機存取記 憶體(MRAM)半導體記憶體配置的操作方法,該等Tmr 記憶體單元在一記憶體單元陣列中,一端連接位元線 (BL) ’而另一端則連接字元線(wl), 其特徵為: 在讀取一資訊項時,該TMR記憶體單元係受到一電流 脈衝之暫時可逆磁變化,而將所造成之變更的電流信號 則用來與該原始電流信號作比較。 2. 如申請專利範圍第1項之方法, 其特徵為: 該資訊係儲存於該TMR記憶體單元(TMR)之軟磁層 中; 3 在讀取時,一開始就偵測到在該讀取線(BL)中有一電 流信號,而不用一外部施加磁場; 之後,藉由一電流脈衝通過該電性無連接之寫入線 (WL1、WL2),該軟磁層(13)之磁性係相對該簡易磁化 軸做可逆旋轉; 在讀取線(BL)中所得變更之電流信號係與該原始横測 之電流信號做比較;及 該儲存之資訊係由該比較來決定。 3. 如申請專利範圍第2項之方法, 其特徵為: 該軟磁層相對該簡易磁化轴的磁性旋轉係受到該電流 脈衝之影響量達約45到60。。 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 559810 A8 B8 C8 D8 六、申清專利祀園 4如申請專利範圍第1項之方法, 其特徵為: 資訊係儲存於該TMR記憶體單元(TMR)之硬磁層(1 1) 中; 藉由一電流脈衝通過該電性無連接之寫入線(WL),將 該軟磁層(13)帶入平行於該簡易磁化軸之一定義方向 中; 接著量測在讀取線(BL)中所得變更之電流信號; 將該量測值與和該軟磁層(13)完全相反方向的電流信 號做比較;及 儲存於該TMR記憶體單元(TMR)中之資訊係由該比較 來決定。 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10118196A DE10118196C2 (de) | 2001-04-11 | 2001-04-11 | Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
TW559810B true TW559810B (en) | 2003-11-01 |
Family
ID=7681296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091106639A TW559810B (en) | 2001-04-11 | 2002-04-02 | Method for operating an MRAM semiconductor memory arrangement |
Country Status (7)
Country | Link |
---|---|
US (1) | US6807089B2 (zh) |
JP (1) | JP2004530244A (zh) |
KR (1) | KR100521527B1 (zh) |
CN (1) | CN1503976B (zh) |
DE (1) | DE10118196C2 (zh) |
TW (1) | TW559810B (zh) |
WO (1) | WO2002084705A2 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6847544B1 (en) * | 2003-10-20 | 2005-01-25 | Hewlett-Packard Development Company, L.P. | Magnetic memory which detects changes between first and second resistive states of memory cell |
US7042757B2 (en) * | 2004-03-04 | 2006-05-09 | Hewlett-Packard Development Company, L.P. | 1R1D MRAM block architecture |
DE102004041907B3 (de) * | 2004-08-30 | 2006-03-23 | Infineon Technologies Ag | Resistive Speicheranordnung, insbesondere CBRAM-Speicher |
JP2006294179A (ja) * | 2005-04-14 | 2006-10-26 | Renesas Technology Corp | 不揮発性記憶装置 |
US7577018B2 (en) * | 2006-03-07 | 2009-08-18 | Tdk Corporation | Readout circuit of magnetic memory |
US20080162856A1 (en) * | 2006-12-29 | 2008-07-03 | Motorola, Inc. | Method for dynamic memory allocation on reconfigurable logic |
US8488357B2 (en) | 2010-10-22 | 2013-07-16 | Magic Technologies, Inc. | Reference cell architectures for small memory array block activation |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5703805A (en) * | 1996-05-08 | 1997-12-30 | Motorola | Method for detecting information stored in a MRAM cell having two magnetic layers in different thicknesses |
JP2000187976A (ja) * | 1998-12-17 | 2000-07-04 | Canon Inc | 磁性薄膜メモリおよびその記録再生方法 |
US5982660A (en) * | 1998-08-27 | 1999-11-09 | Hewlett-Packard Company | Magnetic memory cell with off-axis reference layer orientation for improved response |
DE19853447A1 (de) | 1998-11-19 | 2000-05-25 | Siemens Ag | Magnetischer Speicher |
US6134139A (en) * | 1999-07-28 | 2000-10-17 | Hewlett-Packard | Magnetic memory structure with improved half-select margin |
DE19947118C1 (de) * | 1999-09-30 | 2001-03-15 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle |
-
2001
- 2001-04-11 DE DE10118196A patent/DE10118196C2/de not_active Expired - Fee Related
-
2002
- 2002-04-02 TW TW091106639A patent/TW559810B/zh not_active IP Right Cessation
- 2002-04-05 JP JP2002581557A patent/JP2004530244A/ja active Pending
- 2002-04-05 WO PCT/DE2002/001255 patent/WO2002084705A2/de active Application Filing
- 2002-04-05 KR KR10-2003-7013295A patent/KR100521527B1/ko not_active IP Right Cessation
- 2002-04-05 CN CN028080637A patent/CN1503976B/zh not_active Expired - Fee Related
-
2003
- 2003-10-14 US US10/685,082 patent/US6807089B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE10118196C2 (de) | 2003-02-27 |
DE10118196A1 (de) | 2002-10-24 |
KR100521527B1 (ko) | 2005-10-12 |
JP2004530244A (ja) | 2004-09-30 |
US20040083328A1 (en) | 2004-04-29 |
KR20030088131A (ko) | 2003-11-17 |
CN1503976B (zh) | 2010-09-08 |
WO2002084705A3 (de) | 2003-05-01 |
WO2002084705A2 (de) | 2002-10-24 |
CN1503976A (zh) | 2004-06-09 |
US6807089B2 (en) | 2004-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1331155C (zh) | 基于选择存储单元与基准单元的电阻差读出数据的存储器 | |
US7411815B2 (en) | Memory write circuit | |
JP2784439B2 (ja) | 磁気抵抗記憶素子、アレイおよび装置 | |
EP1609153B1 (en) | Simultaneous reading from and writing to different memory cells | |
JP5422665B2 (ja) | 固定されていない基準層および一方向書込電流を有するスピントルクビットセル | |
JP4660529B2 (ja) | 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法 | |
JP2001217398A (ja) | 強磁性トンネル接合素子を用いた記憶装置 | |
JP5091969B2 (ja) | 半導体記憶装置 | |
KR102065391B1 (ko) | 저항성 재료들에 대한 데이터-마스크 아날로그 및 디지털 판독 | |
JP2009158098A (ja) | マグネチックランダムアクセスメモリ及びそのデータセンシング回路及びその方法 | |
KR20100138825A (ko) | 불휘발성 메모리의 기록 방법 및 불휘발성 메모리 | |
EP1398789B1 (en) | Magnetic random access memory with soft magnetic reference layers | |
CN107808680A (zh) | 存储装置 | |
TW201110119A (en) | Memory and write control method | |
US7203088B2 (en) | Magnetoresistive random access memory and driving method thereof | |
JP2002367364A (ja) | 磁気メモリ装置 | |
TW559810B (en) | Method for operating an MRAM semiconductor memory arrangement | |
US7751231B2 (en) | Method and integrated circuit for determining the state of a resistivity changing memory cell | |
JP4726169B2 (ja) | 磁気メモリ及びその駆動方法 | |
KR100772797B1 (ko) | 자기저항램과 그의 셀 및 셀 어레이 | |
JP4269668B2 (ja) | Mram及びその読み出し方法 | |
US20060203537A1 (en) | Methods and devices for determining writing current for memory cells | |
JP2003077268A (ja) | 強磁性体メモリとそのフラッシング駆動方法 | |
Adams | Non-Volatile Memories: Design & Test Considerations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |