DE2756267A1 - Halbleiterspeicher - Google Patents

Description

Beschreibung
Die vorließer.de Erfindung betrifft einen Halbleiterspeicher.

Ein Halbleiterspeicher, beispielsweise ein Bipolarspeicher, weist viele in rlatrixfom angeordnete Speicherzellen auf. Durch die Fortschritte auf dein Gebiet der Grossintegrationstechnologie (LSI-TechnoloEie) ist es aiöglich geworden, eine sehr grosse Anzahl an Zellen auf einem einzigen Halbleiterplättchen unterzubringen. Dadurch mussten die Verdrahtungen bzw. Leitungen zwischen den Speicherzellen in ihren Abmessungen sowohl hinsichtlich der Breite als auch hinsichtlich ^9 der Dicke notwendigerweise verringert werden. Aus Aluminium bestehende Wort- und Datenleitungen weisen in dieser Technologie heutzutage Breiten von 5 bis 10 ua auf. In naher Zukunft ist zu erv/arten, dass diese Leitungen auf 1 bis 5/im Breite verkleinert werden können.

^5 Derartige dünne, feine Leiterstrukturen führen jedoch beim Betrieb des Halbleiterspeichers zu einigen Schwierigkeiten. Eine dieser Schwierigkeiten besteht darin, dass die an den Wort- und Datenleitungen auftretenden Spannungsabfälle dann nicht mehr vernachlässigbar klein sind, weil diese Leitungen dann einen relativ hohen Widerstand darstellen. Dieser Nachteil ist insbesondere dann gravierend, wenn die Speicherzellen mit grossen, durch sie hindurch fliessenden Streuen betrieben werden, um schnelle Speicher zu schaffen.

Der Erfindung liegt daher die Aufgabe zugrunde, einen HaIbleiterspeicher zu schaffen, bei dem die nachteilige Wirkung des zuvor beschriebenen Spannungsabfalls bei>a Beti'ieb unterbunden oder kompensiert werden kann.

Diese Aufgabe wird erfindungsgemäss durch den in Anspruch 1 angegebenen Halbleiterspeicher gelöst.

Der in Anspruch 6 angegebene Halbleiterspeicher löst ebenfalls

809825/0942

die gestellte Aufgabe

Hit dein in Anspruch 9 angegebenen Halbleiterspeicher wird diese Aufgabe ebenfalls gelöst.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Uiiteran Sprüchen angegeben.

Gemäss einei¹ Ausführungsform der Erfindung werden mit Bezugsleitungen verbundene Stromquellen verv/endet, ait denen an den Bezugsleitungen Spannungsabfälle erzeugt werden, um die Spannungsabfälle zu kompensieren, die durch die durch die Wortleitungen fliessenden Halteströme auftreten.

Getnäss einer weiteren Ausführungsfora sind weitere Stromquellen mit Bezugsleitungen verbunden, ua Spannungsabfälle zu kompensieren, die auf Grund des über die Speicherzellen zu den Wortleitungen fliessenden Datenleitungsstromes auftreten.

ftj-t der vorliegenden Erfindung wird also eine Schaltung zur Kompensation von Spannungsabfällen an Wort- und Datenleitungen geschaffen, so dass der Speicher in einem breiten Arbeitsbereich und unter verschiedensten Bedingungen betrieben v/erden kann.

Der erfindungsgemässe Halbleiterspeicher v/eist Speicherzelle:: auf, die zwischen Wortleitungspaaren und zwischen Datenleitungspaaren liegen und in Mstrixforra angeordnet sind. Um Spannungsabfälle,, die an den Wortleitungen entstehen, zu kompensieren, sind Stromquellen vorgesehen, die Jeweils mit Bezugsleitungen verbunden sind und konstante Ströme bereitstellen, deren Stromstärken gleich den durch die Wortleitungen · fliessenden Strömen sind. Darüberhinaus ist eine weitere Stromquelle mit einer Adressicrspannungs-Steuerstufe verbunden, um die an den Datenleitungen auftretenden Spannungsabfälle zu kompensieren.

809825/0942

Lie Erfindung v/ird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigen:

Fig. 1 eine Schaltungsanordnung eines der typischen Bipolarspeicher,

Fig. 2 die Beziehung zwischen den an die Wort- und «n die Cat einleitung angelegten Spannungen,

Fig. 3₅ ^ und 5 -Schaltungsanordnungen, die jeweils eine erfindungsgemässe Ausfuhrungsform darstellen, die zur Kompensation der auf Grund des Haltestroms Iq auftretenden Spannungsabfällen dienen, Fig. 6, 7i δ und 9 jeweils Schaltungsanordnungen weiterer erfindungsgemässer Ausführungsformen, die der Kompensation der auf Grund des Stromes I_x^ auftretenden Spannungsabfällen dienen, und

Fig.10 eine Schaltungsanordnung einer weiteren erfindungsgemässen Ausführungsfortn, die der Kompensation von Spannungsabfällen dienen, die auf Grund sowohl des Haltestromes Ist als auch des Stromes I^ auftreten.

Um die vorliegende Erfindung besser verstehen zu können, v/ird zunächst ein typischer Bipolarspeicher anhand von Fig. 1 erläutert.

Obgleich ein Speicherbereich eine grosse Anzahl von Speicherzellen in ?latrixform aufweist, zeigt Fig. 1 der Erläuterung halber Speicherzellen in zwei Reihen und zwei Spalten. Jede Speicherzelle besteht aus zwei überkreuz miteinander verbundenen Transistoren. Beispielsweise besteht die Speicherzelle Hq₀ aus den Transistoren Qq_Oi Qqi> ö^eren Kollektoren über Widerstände -τ no ^bzw- ^κί,Ο1 ^ra^^t einer Wortleitung w*qq, deren erster Emitter rait der Digitalleitung Dq₀ bzw. D_n^, und deren '0 zweiter Emitter miteinander verbunden sind. Der gemeinsame Emitter jeder der in Heihe angeordneten Speicherzellen Mqq¹ FL,. ... Kq ist mit einer Stromquelle 1a verbunden, die einen Gesaut-Konstantstrom mx-Ist bereitstellt, um jede der m-Speicherzellen mit einem Haltestrons Ist zu versorgen. Der Strom Ist dient dazu, den Zustand der Speicherzellen während

809825/0942

- /6 -10

des Betriebszyklus zu erhalten. Die anderen, in der zweiten

Reihe angeordneten Speicherzellen M₁Q, M₁^, ··· ^,_n sind in

entsprechender Weise mit einer weiteren Stromquelle 1b verbunden.

Fig. 1 zeigt v;eiterhin eine Abfühlschaltung 11 und eine Dater.-adressier-Steuerschaitung 12.

Die Abfühlschaltung 11 besitzt ein erstes Paar von 'Transistoren Qp₀,,, Q_n-X,, deren Emitter mit den Latenleitungen D_Oq bzw. Dq„ , und deren Basiselektroden mit den Anschlüssen R- bzw. Ry, über die Leitungen L_R,- bzw. L,,. verbunden sind, sowie ein zweites Paar von Transistoren Qo* q, '^hH' ^üeren Emitter mit den Datenleitungen D^_n bzw. D.. und deren Basiselektroden mit den Anschlüssen Rq bzw. R^, über Leitungen L^₀ bzw. L_n^ verbunden sind.

Die Datenadressier-Steuerschaltung 12 besitzt Transistorpaare Q₁₀₀, Q_Y01 und Q₁₁₀, Qy^, deren Emitter mit den Datenleitungen D₀₀ bzw. D₀^ und D^₀, Ώ^_Λ und deren Basiselektroden paarweise miteinander und mit den Anschlüssen Yq bzw. ~ί_Λ verbunden sind. Mit den Datenleitungen Dq₀, Dq^, D.q bzw. D^ sind Koastantstrornquellen 2a, 2b, 3a bzw. Jb verbunden, die einen konstanten Strom I_n
fliesst.

Strom I_n bereitstellen, der durch die Jeweilige Datenleitung

Nachfolgend soll der Auslesevorgang anhand von Fig. 2 erläutert werden.

Angenommen die Speicherzelle TUq soll zum Auslesen ausgewählt werden, während die übrigen Zellen, wie die Zellen M-^₁ K^q und Fiy,y, nicht ausgewählt v/erden sollen. Die Speicherzelle I'Iqq ist willkürlich so definiert, dass als Speicherinformation eine binäre "0" vorliegt, wenn der Transistor Qqq leitet und der Transistor Q,.,, nicht leitet. Dagegen wird die Spcicherinforca-JO tion als eine binäre "1" definiert, wenn der Transistor Q,jq nicht leitet und der Transistor Qq,, leitet. Pur das v/eitere sei bei der Erläuterung angenommen, dass eine binäre "G" in der Speicherzelle Mqq gespeichert ist.

809825/0942

Während des Auslesezyklus der gewählten Zelle I-Iqq liegen die Spannungen V-.^, -f-£r » ^νγτ,' ^vyh ^un" ^vrh ^3Ω ^^{en Anscial}^^ssen X₀, X₁, Y₀, Y₁ bzw. R an.

Die Spannung -im Kollektor des nicht-leitenden Transistors

sowie die Spannung an der Basis des leitenden Transistors ist nahezu gleich der Spannung V-^₁ am Anschluss Xq. Dagegen liegt aii Kollektor des Transistors Qqq sowie an der Basiselektrode des Transistors Qq₁ eine Spannung an, die gleich (V ,η- Δv* ) Volt ist, wobei AV_ der am Widerstand L_m auf-

^wXi S S JjUU

tretende Spannungsabfall ist.

Der von der Stromquelle 2a bereitgestellte konstante Strom Ip kann durch einen der Transistoren Qqq» ^iO' ^^rC0 ^un(* '^^vC0' die mit der Datenleitung Dqq verbunden sind, fliessen, wobei die Basiselektrode dieses Transistors auf dem höchsten Fotential liegt. Wie Fig. 2 zeigt, ist die Spannung V-^₁ an der Basiselektrode des Transistors Qqq höher als irgendeine andere Spannung an den Basiselektroden der Transistoren Q^ und Q^QQi so dass der Strom I^ durch den Transistor fliessen kann.

Infolgedessen wird der Transistor Q_Rqq in den nicht-leitenden Zustand versetzt, so dass aii Kollektor dieses Widerstandes ein hoher Spannungspegel (gleich dem Massepotential) auftritt

Der von der Stromquelle 2b bereitgestellte konstante Strom I^ fliesst dagegen durch einen der Transistoren Q₀₁, Q^i Qdq-i und QyQyj» an dessen Basiselektrode der höchste Spannungswert auftritt.

Die Basiselektroden dieser Transistoren Qq^i' Q-fp weisen Spannungen von (^νχπ-^^ν ₃)ι ^VXL (°^{der V}

V_RH bzw. VYk auf. Daher kann der konstante Stron I_ß durch den Transistor Q^q^ fliessen, dessen Basisspannung höher als die Basisspannungen der mit der Datenleitung D_Q1 verbundenen Transistoren ist. Infolgedessen befindet sich der Kollektor des Transistors Q^q^ auf einem niederen ßpannungspegel von

809825/0942

etwa (-I₃₀₁ χ H₀₀₁) Volt.

Als nächstes sei ein anderer Fall angenommen, bei dea der Transistor Q₀₀ der Speicherzelle Ii₀₀ nicht leitet und der Transistor Qq₁ leitet, um die Information einer binären "1" zu speichern. In diesem Falle leitet tier Transistor Qoqqi so dass am Kollektor desselben eine niedere Spannung auftritt, wogegen der Transistor Qp₀₁ nicht leitet, so dass dessen Kollektor auf einem hohen Spannungspegel gehalten v/ird.

Aus dem zuvor Gesagten wird verständlich, dass die in der Speicherzelle M₀₀ gespeicherte Information in Form von Spannungen an den Kollektoren der Transistoren Qp₀₀ ^un^ ^ROI abgefühlt bzw. abgefragt werden kann.

Bezüglich der anderen Speicherzellen M₀₁, Ii/, die nicht gewählt werden, ergibt sich die folgende Arbeitsweise.

Wenn die Speicherzelle M₀₀ gewählt v/ird, treten an den Basiselektroden eines Transistorpaares Qy₁₀) Qy₁^ eine Spannung ν_γΐτ auf, die höher als irgendeine andere Spannung an den Basiselektroden der Transistoren Qqo' ^12' %10' %3' ^13 und Q₃₁₁ ist. Unabhängig von der in den Zellen Mq₁, M-I₁ gespeicherten Information können die von den Stromquellen 3a und 3b bereitgestellten konstanten Ströme I_n daher durch die Transistoren Qy₁₀ bzw. Q_Y11 fliessen. Infolgedessen werden die Transistoren Qp₁₀ und Qp₁₁ beide in den nicht leitenden Zustand versetzt, so dass an ihren Kollektoren eine hohe Spannung (die gleich dem Massepotential ist) auftritt. Das bedeutet, dass die in den Speicherzellen I'U ₁, M₁₁ gespeicherte Information nicht ausgelesen v/erden kann, wenn die Speicherzelle Mq₀ ausgewählt ist.

Kachfolgend soll der Einschreibvorgang bei diesem Speicher JO beschrieben werden.

Es sei angenommen, dass die Information einer binären "1" in die Speicherzelle M₀₀ eingeschrieben werden soll, die

80982 5/094 2

gerade eine binäre "O" speichert. In diesem Falle liegen an den Anschlüssen Yq, Y^,, X~ und X>, Spannungen Vy^ , Yy₁₁, Vv-rr bzw. Vy-r an. Darübsrhinaus treten an den Anschlüssen Rq und R^ die Spannungen Vg^ bzw. V^, auf.

Es sei bemerkt, dass die Spannung an der Basiselektrode des Transistors Q^ höher als als irgendeine andere Spannung an den Basisel2ktrocen der Transistoren Q^i Q»01 ^unc^ %1 ^^st» und ζ war unabhängig von der in der ausgewählten Zelle Wqq gespeicherten Information. Daher fliesst der konstante Strom Ij) durch den Transistor Q₀^ · Der konstante Strom I^ wird normalerweise bezüglich seiner Stromstärke so ausgewählt, dass er grosser als der Strom Ist ist, so dass die Transistorzustände der Transistoren der Speicherzelle statt vom Strom Ist vom Strom I_ß festgelegt werden können.

Infolgedessen wird der Transistor Q₀^p durch den der konstante Strom In fliesst, in den leitenden Zustand versetzt, wogegen der Transistor Qqq nicht leitet. Daher ivird das Einschreiben einer binären "I" in die ausgewählte Zelle Mqq ermöglicht.

Wenn eine binäre "0" in die ausgewählte Zelle Kq₀ eingeschrieben werden soll, werden in entsprechender Weise die Spannungen V-^p und Vργ an die Anschlüsse Rq bzw. R^, gelegt, so dass dadurch der Transistor Qqq in den leitenden und der Transistor in den nicht-leitenden Zustand gebracht wird.

Die anderen, nicht ausgewählten Speicherzellen werden durch ^^en Einschreibvorgang nicht beeinflusst, wie dies nachfolgend erläutert wird. Wenn die Speicherzelle Mqq ausgewählt ist, weisen die Basiselektroden der Transistoren Qv-jq und Qy.^ eine gegebene Spannung auf, die in Fig. 2 mit Vy^ bezeichnet ist. Diese Spannung ist höher als irgendeine andere Spannung JO an den Basiselektroden der mit den Dntenleitungen D^q und D^ verbundenen Transistoren. Daher können die von den Stromquellen Ja und 3b bereitgestellten konstanten Ströme I^ unabhängig von der in den Zellen Mq^ und Υι^_Λ gespeicherten Information durch die Transistoren Qy^₀ bzw. Qy,,, fliessen. Das bedeutet,

609826/0942

/I If

dass die nicht gewählten Speicherzellen überhaupt keine Beeinflussung während des Einschreibzyklus erfahren.

Wie bereits erwähnt, ist es durch den grossen Fortschritt auf dem Gebiet der LSI-Technik möglich, eine grosse Anzahl an Speicherzellen auf einem einsigen Halbleiterolattchen auszubilden. Infolgedessen ist es notwendigerweise erforderlich, die Wort- und Datenleitungen sowohl hinsichtlich ihrer Breite als auch hinsichtlich ihrer Dicke klein zu halten. Tatsächlich werden diese Leitungen in naher Zukunft nur noch 1 bis 5 'A^ dick sein. Jedoch sind mit den kleinen Abmessungen der Leitungen, beispielsweise der Wort- und der Datenleitungen schwerwiegende Probleme hinsichtlich des relativ grossen Widerstandes dieser Leitungen verbunden. Wenn die Wortleitung beispielsweise 1 um breit, 1 um dick und 5 ram insgesamt lang ist, so stellt diese Wortleitung einen Widerstand von 137^6 Ohm dar. Wenn ein Strom von 5 mA durch diese Wortleitung fliesst, so tritt entlang derselben ein Spannungsabfall von etwa 700 mV auf.

Dieser Spannungsabfall ist gross genug, um eine fehlerhafte, falsche Betriebsweise des Halbleiterspcichers zu bewirken, da die von der Speicherzelle auftretende Spannung üblicherweise geringer als 1 Volt ist. Wenn die Spannung V-^ (= V-^ - V^) gleich 1 Volt ist (vgl. Fig. 2), so ist es praktisch unmöglich, die Spannung V„„ auf einen Wert zwischen den Spannungen V™, ^un(ä Vrn einzustellen, wenn der an der Wortleitung auftretende Spannungsabfall 700 mV gross wird.

Die vorliegende Erfindung betrifft daher Einrichtungen, die eine normale, richtige Betriebsweise der Speicherschaltung auch dann zulassen, wenn ein relativ grosser Spannungsabfall an den Wort- und Datenleitungen auftritt. Anhand von Fig. 5 soll eine der bevorzugten Aunführungsformen der vorliegenden Erfindung erläutert werden. Bei diesem Ausführungsbeispiel soll der Spannungsabfall auf Grund des Haltestromes (rax-Ist), der durch jede Wortleitung fliesst, kompensiert werden.

809825/0942

AB

Um den Einschreib- oder AusieseVorgang durchzuführen, müssen die an den Basiselektroden der Transistoren der gewählten Speicherzelle mit Bezugsspannungen verglichen werden, die mittels Bezugsleitungen L_ß an die Basiselektroden der Transistoren angelegt werden, die zwischen zwei Datenleitungen liefen. Auf Grund des Haltestroms, der durch die Wortleitung fliesst und an der Wortleitung einen Spannungsabfall hervorruft, ist die tatsächlich an der Speicherzelle anliegende Spannung von der aa Anschluss X unterschiedlich, an den die Wortacressierspannung angelegt wird. Auch wenn die Spannung Vt^£ am anschluss Xq anliegt, so dass beispielsweise die Speicherzelle Hq₀ für das Einlesen oder Ausschreiben ausgewählt wird, so wird die tatsächlich an der Spannungszelle M₀₀ auftretende Spannung gleich V_Tnr minus im Spannungsabfall V.,^_n

ΧΙΛ. Aj\\J

entlang der Wortleitung A-X_Q. Andererseits fliesst kein Strom durch die Eezugsleitung L^ in der in Fig. 1 dargestellten Schaltung, so dass an der Basiselektrode des Transistors Q™ eine Spannung auftritt, die im wesentlichen gleich der am Anschluss H auftretenden Bezugsspannung ist. Dies kann möglicherweise eine fehlerhafte Funktionsweise beim Vergleich der Easisspannungen der Transistoren Qqq» Qq^ rait den Basisspannungen der Transistoren Qn_nn und Ep_n^₁ verursachen.

Um die zuvor erläuterten Schwierigkeiten aus der Welt zu schaffen, sind bei der erfindungsgemässen Ausführungsform Stromquellen 4a, 4b, ... vorgesehen, die mit den jeweiligen Bezugsleitungen L_ß0, L^. verbunden sind, so dass der vorgegebene konstante Strom durch jede der Bezugsleitungen fliessen kann. Wenn die Bezugsleitung aus demselben Material, beispielsweise aus Aluminium, mit derselben Breite und derselben Dicke wie die Wortleitung hergestellt wird, so kann jede der Stromquellen 4a, 4b, ... so ausgebildet werden, dass ein Gesamtstrom von (m x-Ist) bereitgestellt wird. Dadurch kann der entlang der Bezugsleitung auftretende Spannungsabfall im wesentlichen gleich dem Spannungsabfall an der Wortleitung gemacht werden.

Obwohl die Spannungen, beispielsweise die Spannungen V^, VpjT, V^u von Speicherzelle zu Speicherzelle unterschiedliche

809828/0942

absolute Werte aufweisen, so wird die Beziehung der relativen Spannungswerte zwischen den Speicherzellen bei dieser Ausführungsfora einander im wesentlichen gleich, so dass der Einschreib- und der Auslesevorgang richtig und ungestört abläuft.

Es sollte im Zusammenhang ;nit dieser Ausführungsform bemerkt werden, dass dann, wenn die Bezugsleitung gegenüber der Wortleitur.g unterschiedlich breit und unterschiedlich dick ausgebildet wird, jede der Stromquellen 4a, 4b, ... so ausgebildet sein sollte, dass diese statt der Gesamtstromstärke (ra χ Ist) eine dazu unterschiedliche Stromstärke aufweisen sollten. Da das Hauptmerkmal darin besteht, entlang der Bezugsleitung denselben Spannungsabfall wie entlang der Wortleitung hervorzurufen, sollte die Stromquelle 4 so ausgebildet sein, dass sie den richtigen Strom bereitstellt, wobei das Material, die Ab-Messungen und der spezifische Widerstand usw. dieser Leitungen in Betracht gezogen wird.

Um die Beschreibung der Erfindung zu vereinfachen, sei jedoch angenommen, dass alle Leitungen bzw. die gesamte Verdrahtung des Speicherbereichs aus demselben Material bestehen bzw. besteht und dieselben Abmessungen aufweisen bzw. aufweist. Pig. zeigt einen Halbleiterspeicher gemäss einer weiteren erfindungsgemässen Ausführungsform.

Um Speicher mit grosser Speicherkapazität herzustellen, die sehr schnell arbeiten, werden Verfahren angewandt, bei denen nur die Wort- und D^tenleitungen, die mit den ausgewählten Zellen verbunden sind, mit einem grossen Strom beaufschlagt werden, während die anderen Leitungen, die mit der: nicht ausgewählten Speicherzellen verbunden sind, nur mit einem kleinen Strom beaufschlagt werden, der ausreicht, die Information in diesen Zellen zu halten. Um ein solches Verfahren durchführen zu können, besitzt die in Fig. 4 dargestellte Speicherschaltung weitere Stromquellen 5a, 5b, —, die über Schalter 6a, 6b, mit den Wortleitungen W_Q1, W^, ... verbunden sind. Wenn die Wortadressierspannung V™ am Anschluss Xq anliegt, wird der Schalter 6a geschlossen bzw. in den leitenden Zustand versetzt,

809825/0942

-•-

2706267

1?

so dass ein Strom Δ Ist zusätzlich zu den normalen Haltestrora Ist durch die Speicherzellen Mqq» Mq-^ ··· fliesst. Un den Speicher mit einer sehr schnellen Zugriffszeit betreiben zu können, kann die Stromquelle 5 so ausgebildet sein, dass sie einen konstanten Strom bereitstellt, der grosser als das Zehnfache des Stromes Ist ist.

Bei einer solchen Speicherschaltung lässt der entlang der Vifortleitung auftretende, recht grosse Spannungsabfall keinen richtigen und fehlerfreien Einschreibe- und Ausschreibevorgang zu.

Mit der erfindungsgemässen Ausführungsform lässt sich diese Schwierigkeit sehr wirkungsvoll dadurch lösen, dass Stromquellen 7a, 7b, 111 vorgesehen sind» die mit den Bezugsleitungen L_R0' ^lri» ... verbunden sind. Bei dieser Ausführungsform ist jede der Stromquellen 7a, 7b, ... so ausgebildet, dass ein konstanter Strom von m Ist plus Δ Ist bereitgestellt wird.

Fig. 5 zeigt eine weitere erfindungsgemässe Ausführungsform.

Genau gesagt, kann die in Fig. 3 dargestellte Speicherschaltung den von der Wortleitung auftretenden Spannungsabfall wirkungsvoll kompensieren, mit dieser Speicherschaltung ist es jedoch nicht ausreichend möglich, eine vollständige Kompensation durchzuführen.

Dies deshalb, weil der durch die Wortleitung fliessende ü^rom in seiner Stromstärke von Ort cu Ort unterschiedlich ist, wogegen ein konstanter Strom (m Ist) durch die gesamte Bezugsleitung L_fi fliesst. Beispielsweise fliesst ein Strom mit der otromst;ärice Ist durch die zwischen der ersten Speicherzelle Kq₀ und der ^weiten Speicherzelle Mq^ liegende Wortleitung, JO ein Strom mi$ ,einer Stromstärke von 2 Ist durch die zwischen der zweiten Zelle*^^ und der (nicht dargestellten) dritten Zelle Mq₀ liegenden Wortleitung usw.

8091328/0942

- Im * »

ORIGINAL INSPECTED

Oder anders ausgedrückt, der an der Bezugsleitung auftretende Spannungsabfall ist proportional der Länge der Bezugsleitung. Da der gesamte Strom a Ist gleichtnässig in m-Ströme aufgeteilt wird, so dass der Strom Ist durch jede der in einer Seihe angeordneten m-Speicherzelien fliesst, weist der an der Wortleitung auftretende Spannungsabfall Jedoch keine lineare Beziehung zur Länge der Wortleitung auf.

Um diesen Nachteil zu vermeiden, besitzt die in Fig. 5 dargestellte Ausführungsfora Stromquellen 4a, 4b, ..., die jeweils über Impedanz stufen L mit der Bezugsleitung Lg verbundensind. Die Impedanzstufen sind in einer Reihe in derselben Weise wie die Speicherzellen angeordnet, so dass der Strom Ist in derselben Weise durch sowohl die Wort- als auch die Bezugsleitungen fliessen kann. Infolgedessen wird die Verteilung des Spannungsabfalls an der Bezugsleitung ziemlich gleich der Verteilung des Spannungsabfalls entlang der Wortleitung, so dass eine vollständige Kompensation erzielt werden kann.

Bei diesen Ausführungsbeispiel sollte die Impedanzstufe L dieselbe Schaltungskonfiguration haben, wie die Last der Speicherselle. In der Praxis kann diese Impedanzstufe L jedoch aus einea Widerstand bestehen.

Fig. 6 zeigt eine Speicherschaltung gemäss einer weiteren erfindungsgemässen Ausführungsform.

Alle zuvor beschriebenen Ausführungsformen dienten dazu, einen Spannungsabfall auf Grund des Haltestromes Ist, der durch die Wortleitung fliesst, zu kompensieren. Der an der Wortleitung auftretende Spannungsabfall rührt jedoch nicht nur vom Haltestrom Ist, sondern auch von einem konstanten Strom Ig her, der von den jeweiligen Stromquellen 2a, 2b, 2c, 2d bereitge-JO stellt wird. Wenn der konstante Strom Ig hinsichtlich seiner Stromstärke mit dem Haltestron Ist vergleichbar oder grosser ist, ist es daher wünschenswert, auch den auf Grund des Stromes I^ auftretenden Spannungsabfali zu kompensieren.

809825/0942

Es sei darauf hingewiesen, dass der von der Stromquelle 2 bereitgestellte konstante Strom Ip, iai Gegensatz zum Haltestrom Ist, in Abhängigkeit von der Wahl der Speicherzelle, aus der ausgelesen oder in die eingeschrieben werden soll, durch unterschiedliche Teile der Wortleitung fliesst. Wenn beispielsweise die Speicherzelle Mqq gewählt wird, fliesst der Strom L· zwischen den Punkten A und Xq der Wortleitung v/q„ zur Speicherzelle Mqq· Wenn dagegen die Speicherzelle Mq^ ausgewählt wird, fliesst der Strom Ig durch den zwischen öen Schaltungspunkten B und Xq liegenden Bereich der Wortleitung und nicht durch den zwischen den Punkten A und B liegenden Teil der Wortleitung.

Um den auf Grund des Stromes It, auftretenden Spannungsabfall zu kompensieren, ist es daher erforderlich, dass derselbe Strom Ig durch den Teil der Bezugsleitung fliesst, der dem Teil der Wortleitung entspricht, durch den der Strom Ig fliesst.

Zu diesem Zweck weist die in Fig. 6 dargestellte Ausführungsform Stromquellen 3a» 3b, 3c, 3£ auf, die jeweils denselben konstanten Strom Ig wie die Stromquellen 2a, 2b, 2c, 2d bereitstellen. Die Stromquellen 3a, 3c sind über Schalter 8a, bzw. 8b oiit der Bezugsleitung XgQ und die Stromquellen 3b, 3d sind mit Schaltern 8a bzw. 8b mit der Bezugsleitung Lg,. verbunden.

Wenn die Speicherzelle Mqq für das Einschreiben oder das Auslesen ausgewählt wird, wird der Schalter 8a in den leitenden Zustand versetzt, so dass der Strom Ig durch jede der Teile A^ - Rq und Ap - R* der Bezugsleitung fliesst. Wenn dagegen die Speicherzelle Mq/j ausgewählt wird, wird der Schalter 8b in den leitenden Zustand versetzt, εο dass der Strom Ig durch die Teile B^ - Rq bzw. Bp - R^ der Bezugsleitung fliesst.

Der entlang des Leitungsteils A^ - 3q sowie des Leitungsteils ^A2 ~ ^R1 auftretende Spannungsabfall wird bezüglich seinem Spannungswert im wesentlichen gleich dem am Leitungsteil A-Xq der Wortleitung auftretenden Spannungsabfall gemacht,

809825/0942

wogegen der ain Leitungsteil B^ - Eq sowie am Leitungsteil B_n - Ry. auftretende Spannungsabfall gleich dem Spannungsabfall an dem Leitungsteil B-Xq gedacht wird. Infolgedessen kann der auf Grund des Stromes I_R an der Wortleitung auftretende Spannungsabfall trotz der Tatsache, dass sich der Spannungsabfall in Abhängigkeit der Wahl der Speicherzelle ändert, wirkungsvoll kompensiert werden.

Fig. 7 zeigt eine weitere erfindungsgemässe Ausführungsfora, bei der Strotnschalter anstelle der Schalter 8a und 8b verwendet werden. Die Transistoren Q .,, Q_ap» Q„^ und Q^ des Stromschalters 8a sind mit ihren Emittern an die Stromquellen 2a, 2d, 2c bzw. 2b gelegt. Die Basiselektroden dieser Transistoren liegen an einen gemeinsamen Anschluss Yq. Die Emitter der Transistoren Q^, Q^₂' %* ^uno %/j. ^äes Stromschalters 8b sind mit den Stromquellen 2a, 2d, 2c bzw. 2b und die Basiselektroden dieser Transistoren sind geraeinsam mit dem Anschluss Y^ verbunden. Wenn eine der Speicherzellen, die zwischen dem Datenleitungspaar Dqq und Dq^ liegt, ausgewählt wird, werden alle Transistoren Q^ ... Q ^. in den leitenden Zustand versetzt, wogegen die übrigen Transistoren in den nicht-leitenden Zustand gebracht werden. Wenn dagegen eine der Speicherzellen, die zwischen dem Datenlextungspaar D.q und B^y. liegen, ausgewählt wird, werden alle Transistoren Q^ ... Q^ in den leitenden Zustand versetzt. Kit dieser Ausführungsform lässt sich also eine Kompensation des Spannungsabfalls in derselben Weise wie bei der in Fig. 6 dargestellten Schaltungsanordnung erzielen.

Die in Fig. 8 dargestellte, weitere Ausführungsform dient der Kompensation des Spannungsabfalls, der auf Grund des Stromes I_R an der Datenleitung auftritt.

Wenn eine der Speicherzellen zum Einschreiben oder zum Auslesen ausgewählt wird, werden, wie dies bereits erwähnt wurde, die Basisspannungen der Transistoren, die der gewählten Speicherzelle angehören, mit den Basisspannungen der mit den Anschlüssen Rq und R^ verbundenen Transistoren Qp sowie mit den Basisspannungen anderer Transistoren verglichen. Die zu vergleichende

809825/0942

Basisspannung steht mit der Emitterspannung in Beziehung.

Die miteinander zu vergleichenden Emitterspannungen der Transistoren können auf Grund des konstanten Stromes 1^, der an der Datenleitung einen Spannungsabfall verursacht, zueinander unterschiedlich sein.

Wenn beispielsweise angenommen wird, dass die Speicherzelle I'I^-q für den Einschreib- oder Auslesevorgang ausgewählt wird, werden die Transistoren Q^q , Q^ bezüglich ihrer Ba sis spannung en relativ zu ihren Emittern mit den Transistoren Qüqq bzw. Qdq^ verglichen. Der Strom Ip fliesst in Abhängigkeit von dem Zustand der ausgewählten Speicherzelle M^.q durch die eine oder die andere Datenleitung Dqq oder Dq^ · Wenn der Transistor G^q leitet und der Transistor Q^ nicht leitet, fliesst der Strom I^ durch die Datenleitung Dqq_? so dass an ihr ein Spannungsabfall auftritt.

Daher ist die Spannung am Schaltungspunkt E um den Betrag des Spannungsabfalls über dem Teil E-F der Datenleitung grosser als die Spannung am Schaltungspunkt F.

Wenn dagegen die Speicherzelle Kqq gewählt wird, ist die Spannung am Schaltungspunkt H um den Betrag des am Teil H-P der Datenleitungen auftretenden Spannungsabfalls grosser als die Spannung am Schaltungspunkt F.

Ein Unterschied zwischen den relativen Spannungswerten an den Schaltungspunkten E und II bezüglich des Schaltungspunktes F kann möglicherweise ein fehlerhaftes Einschreiben oder Auslesen verursachen.

Um den Spannungsabfall an der Datenleitung zu kompensieren, ist ge-näss der erfindungsgemässen Ausführungsform eine Stromquelle 9 vorgesehen, die über Schalter SW^, SW^₀ Tiit der JO Leitung S^ verbunden ist. Die Wortadressierspannung wird selektiv an eine der Basiselektroden der Transistoren '*' ^anG^el^e£t· ^Die Emitter der Transistoren

809825/0942

sind mit der Leitung Q_v und die Kollektoren dieser Transistoren sind rait den Widerständen ^v-nQ* "oi verbunden. Die Ausgangssignale der Transistoren Q-_/rin, Qy_n-I G^el^qnE^en über die Transistoren Q-£Q» Οχι» ··· ^{aa d}i^e Wortleitungen Wqq, W^₀, ·.· -

Wenn die Speicherzelle M^q ausgewählt werden soll, wird die Spannung V,_ri__T an den Anschluss X^ und die Spannung Y,^ an jeden der anderen Anschlüsse angelegt, so dass nur der Transistor ^XDI ^ⁿ ^^en leitenden Zustand versetzt wird. Gleichzeitig wird der Schalter SW^ geschlossen, wogegen die übrigen Schalter offen bleiben.

Der Strom fliesst daher über die Leitung S_x zu einen ersten Stromweg mit dem Transistor Qy_D,i und dem Widerstand H™ sowie zu einem zweiten Stromweg mit den Schalter SWy-. und der Stromquelle 9· Wenn der Strom I^ durch den ersten Stromweg und der Strom Iy durch den zweiten Stromweg fliesst, so fliesst die Summe der Ströme I. und I-, durch die Leitung S„·.. Daher ist die an der Wortleitung W._Q anliegende Spannung gleich fv_c - (1. + L₇) R,^-I.-R_nT?\ Volt; hierbei ist

Vo ^: öie am Anschluss S angelegte Spannung, R,,_r: der Widerstandswert des Leitungsteils zwischen

Ou

den Schaltungspunkten S und G, und

R^₁₇: der Widerstandswert des Kollektor-Emitter-Weges des Transistors

Wenn dagegen die Speicherzelle Mq₀ gewählt wird, fliesst der Strom (Iv- + 1^,) nur durch den Leitungsteil S-I, so dass die an der Zelle Mq₀ auftretende Spannung gleich |v_s - (Ι₁+Ι_χ) R^₁ - I₁ R_CEj Volt wird, wobei

R.,j: der Widerstandswert des Leitungsteils zwischen den Schaltungspunkten S und I ist.

Die an der Speicherzelle ?L,q angelegte Spannung wird daher um den Spannungsabfall Vj_G am Leitungsteil I-G höher. Wenn der Spannungsabfall V™ gleich V„,-, gewählt wird, wird die

809825/0942

relative Spannung an der Basiselektrode bezüglich des Emitters einander im wesentlichen gleich.

Oder anders ausgedrückt, eine richtige Betriebsweise beim Einschreiben und beim Auslesen kann trotz des Vorliegens eines Spannungsabfalls erzielt werden, der auf Grund des Stroaes 1-^ an der Datenleitung auftritt.

Wenn es möglich ist, den Strom I^ so zu wählen, dass die Grosse oder das Verhältnis des auf Grund des Stromes I.* an der Leitung S^ auftretenden Spannungsabfalls gleich dem auf Grund des Stroaes I_ß an der Datenleitung auftretenden Spannungsabfalls viird, so sind der Anschluss an die Stromquelle 9 sowie die Schalter SX nicht notwendigerweise erforderlich.

Fig. 9 zeigt eine weitere erfindungsgemässe Ausführungsform, bei der Stromschalter als Wortleitungs-Treiber- bzw. Steuerstufen verwendet werden. Jeder Stroaischalter besteht aus einem Paar Transistoren, deren Emitter gemeinsam mit der Stromquelle verbunden sind, und deren Kollektoren an der Spannungscuelle liegen.

Die Schaltungsanordnung und die Funktionsweise dieser Art von Stromschalter ist an sich bekannt, so dass darauf nicht im einzelnen eingegangen zu werden braucht. Bei dieser Schaltung ist die Grosse des an der Leitung Sy auftretenden Spannungsabfalls gleich der Grosse des an der Datenleitung auftretenden Spannungsabfalls eingestellt bzw. gewählt.

Bei dieser Schaltungsanordnung kann der an der Datenleitung auftretende Spannungsabfall in derselben Weise wie bei der in Fig. 8 dargestellten Schaltung kompensiert werden.

Fig. 10 zeigt eine weitere erfindungsgemässe Ausführungsform, die dazu dient, einen Spannungsabfall zu kompensieren, der gleichzeitig sowohl auf den Wortleitungsstrom als auch auf den Datenleitungsstrom zurückzuführen ist.

809825/0942

Wie Fig. 3 und deren Beschreibung gezeigt hat, dienen die Stromquellen 4a, 4b dazu, den Spannungsabfall an der Wortleitung auf Grur.d des Haltestromes α Ist zu kompensieren. Wie aus Fig. ? hervorgeht, dienen dir Stromquellen 2c, 2c dazu, den Spannungsabfall, der auf Grund des Stromes I_i; a:: der Wortleitung auftritt, zu kompensieren. Dsrüberhinaus wird aus Fig. 8 und der dazugehörigen Beschreibung deutlich, dass die Stromquelle 9 dazu dient, den Spannungsabfall auf Grund des Stromes I- an der Datenleitung zu kompensieren.

Geroäss dieser erfindungsgeTiässen Ausführungsforoi können also alle nicht erwünschten Spannungsabfälle, die auf Grund des WortleitungsstrcLies und des Datenleitungsstromes auffallen, gleichzeitig kompensiert werden.

Die vorliegende Erfindung wurde anhand von Ausführungsbeispielen beschrieben. Die Erfindung ist jedoch nicht auf Einzelheiten der beschriebenen Schaltungsanordnungen begrenzt; vielmehr können zahlreiche Abwandlungen und Ausgestaltungen vorgenommen werden, ohne dass dadurch der Erfindungogedanke verlassen wird.

809825/0942

. ÖS·.

Le e rs e ι te

Claims (1)

1. PATENTANVAÄ-TE SCHIFF v. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCK

   MARIAHILFPLATZ 2 * 3, MÖNCHEN SO POSTADRESSE: POSTFACH SB OI 6O, D-8OOO MÖNCHEN 95

   HITACHI, LTD. 16. Dezember 1977

   DA-5552

   Halbleiterspeicher

   Patentansprüche

   Halbleiterspeicher, gekennzeichnet durch mehrere in Matrixforra angeordnete Speicherzellen (Mqq M₀,., Ii₁₀, ^mt))> die jeweils zwischen einem Wortleitungspsar (^₀O' ^01' ^O' ^W11^ ^un(^ zwischen einem Datenleitungs paar (Dqo' -⁰OI*' ^D10' ^D11^ liegen, eine Ab fühl schaltung •ait einer Bezugsleitung (Lrq» ^ß^i)» die mit einer Bezugsspannung beaufschlagt ist, und Abfühlelementen (Q_ROn' ^ROI' Q_H10, Qrii)> ^di^e sowohl mit der Bezugsleitung(L_R(), L_fi1) als auch mit der Datenleitung (Dq₀, D₀,, D._q, D) verbunden sind und Ausgangssignale in Abhängigkeit von der an der Bezugsleitung (I^dq' ^R 1 ^ liegenden, relativen Spannung bezüglich der der Speicherzelle 0"wp ^qi ' I^-L₁₀, ^Mii) angelegten Spannung erzeugt, erste Stromquellen (1a, 1b), die jeweils mit einer Wortleitung (W_Q^, W_x,^) des Wortleitungspaares (^qO' ^01' ^10' ^11^ verbunden sind und einen konstanten Strom (Ist) bereitstellen, der

   809825/0942

   nachträglich geändert

   von cor f^ji:ie:i *ortl ?itun:- (λ'_|Λχ,, w,.„) de? ,-/ort r-i'^'e? ', λ/ ,^, \ .,.„ ; */„-, .V.-..,) cure:: ,"'ece der lan (K₁.,,, Iv-. x, , I^.',, «χι·,) zu der öderen Ä>

   rtl eitu

   C^,_lV ^-.q) ties p ^ Όο' f." ' ^C ^: '

   fliesst, und zweite ^tro-nquelier. (^a, ^b ^, άϊ^Ω Tiir der jev.eiliren Bezugsleirunr (L ^, L-^) vercu:.der: Find ur.d

   itu kleinen durch die 3ezugsleitun~ (1-.^, L-,^₁) f liesser.der, konstanten ot om (Ist) bereitstellen, um an der Bezu^rleitung (L_r,Q, Lr,,) einen Spannungsabfall zu erzeuger:, der in wesentlichen gleich den Spannungsabfall ist, der auf Grund des von den ersten Stromquellen (Ί3, 1b) bereitgestellten Stromes an der Vfortleitung (^QI' ^1' ^ auftritt (iig. 3).

   Halbleiterspeicher nach Anspruch 1, dadurch gekennnzeichnet, dass die Abfühlschaltung eine erste (L-...) und eine zweite (L_Rx]) Bezugsleitung, die sich parallel zu den «/ortleitungen (W_Q0, W^^, W₁₀, W^₁) erstreckt, eine erste Gruppe von Transistoren (Q^qqi ^rijV^{1 deren} Basiselektroden jeweils mit der ersten Bfzugsleitung (L₇-,,.), deren Emitter mit einer Datenleitung (^q₀, D^q) des Latenleitungspaares C^qq, Dq^ ; Dz₁ q, ^1^)' ^un(^ deren Kollektoren mit einem Lastwiderstand (R.-_nn, R„x,_n) ver-

   OU¹J S U

   bunden sind, sowie eine zweite Gruppe von Transistoren (^cqI' ^R-11^ aufweist, deren Basiselektroden mit der zweiten Bezugsleitung (L-,.), deren Emitter mit der anderen Eatenleitung (Dq^i ^eqii^ ^^es ^'¹"^tenlei'^tunG^f:r?^aar (L₀₁, Dx]X₁), und deren Kollektoren mit einem Lastwider stand (R._nx,, R-X₁X₁) verbunden sind (Fig. 3)·

   OU 1 O 1 '

   Halbleiterspeicher nach Anspruch Λ oder 2, dadurch gekennzeichnet, dass die Speicherzelle (^Vjqi ^Mni' ^10 ^1 zwei überkreuz verbundene Transistoren (^qq·, ^q* » ^_p, ^2,5 ^o'i» ^11' ¹^i"' ^- ) aufweist, deren erste Emitter gemeinsam mit der einen v^ortleitung (Wqx, , ^x₁Xi) des w'ortloitungspaares (^qq» ^01' ^1O' ¹^ii^» deren zweite Emitter mit dem Datenleitungspaar (D_Qq, Dqx, ; Dx|„, Dx,,,) und deren Kollektoren jeweils über Widerstände (Rqqi

   Θ09825/09Α2

   BAD ORIGINAL

   ^K01' ^R02' ^R03' ^R10' ^R11' ^R12' ^R13^ ^{mit der anderen} leitung (W₀₀, W^₀) des Wortleitungspaares (W_Q0, ^W01' '^1O' ^11^ verbunden sind (Fig. 3)·

   4. Halbleiterspeicher nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine dritte Stromquelle (5a, 5b), die über einen Schalter (6a, 6b) mit der Wortleitung (W₀,,, W^) verbunden ist und an den Speicherzellen (M₀₀, ^01' M^₀, M^) einen zusätzlichen Strom ( 4 Ist) bereitstellt (Flg. 4).

   5· Halbleiterspeicher nach einen der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die zweite Stromquelle (4a, 4b) über eine Lastschaltung (Lq₀, I-qi ' ^10' "^ Λ Ό ⁿ^^{t dem} dungspunkt von der Bezugsleitung (^₀' ^R-I^ ^{und der} elektrode des Abfühlelementes (3_ROOi verbunden ist (Fig. 5)·

   6. Kalbleiterspeicher, gekennzeichnet durch mehrere in Matrixform angeordnete Speicherzellen G^o» ^Y)I' ^M1O' ^M11^' ^die Jeweils zwischen einem Wortleitungspaar (Wqq, W„.; W^,«, W_x,^) und zwischen einem Datenleitungspaar (Dqo' ^01' D^₀, D^^i) liegen, eine Ab fühl schaltung mit einer Bezugsleitung (LpQ, kg-i)» die mit einer Bezugsspannung beaufschlagt ist, und Abfühlelementen (Q_R00, QgQ1' ^R10' ^RII^' die sov/ohl mit der Bezugsleitung (LrjQ, L_K.) als auch mit der Datenleitung (DqO' ^01' ^1O' ^11^ verbunden sind und Ausgangssignale in Abhängigkeit von der an der Bezugsleitung (L_Rq, Lj-^) liegenden, relativen Spannung bezüglich der an einer Speicherzelle (fW)t ^01' ^¹IO' ^11^ angelegten Spannung erzeugt, vierte Stromquellen (2a, 2b, 2c, 2d), die mit der jeweiligen Datenleitung (Dqq, Dq,., D^₀, D^^,) verbunden sind und einen konstanten Strom (L-) bereitstellen, der von der Datenleitung (Dqq, Dq^, D^_q, D^^) durch die Speicherzelle (M₀O' ¹^¹OV ⁿio' ^M11^ ^{2U einer} Wortleitung (W₀₀, W^₀) des Wortleitungspaars C^qq, ^qi' ^10' ^11^ fliesst und fünfte Stromquellen (3a, 3b), die mit der jeweiligen Bezugs-

   809825/09A2

   OAS

   leitung(L ,L ) verbunden sind und einen durch diese :Bezugsleitung(L_R0,L_R1) fliessenden, konstanten Strom (I_n) bereitstellen, um an der Bezugsleitung (L-O₀, LnJ einen Spannungsabfall zu erzeugen, der in wesentlichen gleich dem Spannungsabfall ist, der auf Grund des von den vierten Stromquellen (2a, 2b, 2c, 2d) bereitgestellten Stromes (I_I{) gn der vfortleitung (D₀O' ^D01' ^C10' ^D11^ ^auf~ tritt (Fig. 6).

   7· Halbleiterspeicher nach Anspruch 6, gekennzeichnet durch Schalter (8a, 8b), ua entsprechend der Auswahl der Speicherzellen (^_Oni ^01' ^1O' ^11 ^ ^^e konstanten Ströme (I_R), die für die vierten und fünften Stromqutllcn (2a, 2b, 2c, 2d; 3a, 3b, 3c, 3d) bereitgestellt werden, anzulegen (Fig. 6).

   8. Halbleiterspeicher nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Schalter (8a, 8b) mehrere Transistoren (Q^, Q_a2, Q_a3, Q^; Q_b1, Q_b2, Q_bJ Q^) aufweisen, deren Emitter mit den vierten bzw. fünften Stromquellen (2a, 2b, 2c, 2d), deren Kollektoren mit den jeweiligen Datenleitungen (.^qqi ^ΰοΐ' ^ϋΊ0' "⁰H^ t>-^w· ßer Bezugsleitung (!„«, L_PJ, und deren Basiselektroden gemeinsam mit dem Anschluss (Y_n, Ix₁) verbunden sind, der

   U I

   mit der Eatenleituag-Adressierspannung beaufschlagt ist (Fig. 7).

   9. Halbleiterspeicher, gekennzeichnet durch mehrere in Matrixform angeordnete Speicherzellen (Hqq* ^wni' ^K10' ^M/11^' ^a^^e jeweils zwischen einem Wortleitungspaar (Wq₀, ^q-] ; ^w^o' W^^) und zwischen einem Datenleitungspaar (Dqq, D_q/, ; Dy.* , -D/i ^) liegen, eine Abfühl schaltung mit einer Bezugsleitung (L_Rq, ^Li^)» ^di^{e mit} einer Bezugsspannung beaufschlagt ist, und Abfühl element en (^₀O' ^ROI' ^RIO' ^5Ί1 ^' die sowohl mit der Besugsleitung (L-_?p, L^^i) als auch mit der Datenleitung (Dqq, Dq,., D^q, D^ ^) verbunden sind und Ausgangssignale in Abhängigkeit von der an der Bezugsleitung (L_Rq, Lt^j) liegenden, relativen Spannung bezüglich der an

   809825/094 2

   einer Speicherzelle (Kqqj H^, ^n' ^11 ^ angelegten Spannung erzeugt, vierte Stromquellen (2a, 2b, 2c, 2d), die mit der jeweiligen Datenleitung (DqO' ^U ^ , D^q' ^D11^ verbunden sind und einen konstanten Strom (I-,) bereitstellen, der von der Datenleitung (D_r.^, D₀^, S^.^ D^i) durch die Speicherzelle (H₀O' ¹OI^{1 H}10' ¹¹II' ^{zu einer} Wortleitung (^wq0' '⁷IO^ des Wortleitungspasrs (W^₀, Wp,.; W^₀, "^t]) fliesst, eine Wortleitungs-Adressiersteuerstufe, die jeweils mit einer Wortleitung (W₀₀, W^_Q) der Wortleitungspaare (W_Q0, W_Q1; W^₀, W^x,) verbunden ist und die Wortleitungs-Adressierspannung an die ausgewählte Wortleitung (Wq₀, W^₀) anlegt, eine Spannungsquellenleitung (S_v), die mit der Wortleitungs-Adressiersteuerstufe verbunden ist, und über die die Betriebsspannung an die ßteuerstufe gelangt, sowie eine sechste Stromquelle (9)> die mit der Spannungsquellenlsitung (Sj.) verbunden ist und einen durch die Spannungsquelienleitung (S^·) messenden, konstanten Strom (I_v-) bereitstellt, um an der Soannungsquellenleitung (o,) einen Spannungsabfall zu erzeugen, so dass der Spannungsabfall kompensiert v/ird, der auf Grund des von der zweiten Stromquelle (2a, 2b, 2c, 2d) bereitgestellten Stromes an der Latenleitunr; (IJq-, -Po 1' "^1O' ^11^ auftritt (Jig. 8).

   10. Halbleiterspeicher nach einem der Ansprüche 1 bis 5, gekennzeichnet durch vierte Stromquellen (2a, 2b, 2c, 2d), die mit der jeweiligen Datenleitung (^dq0' ^D01' ^1O' ^11^ verbunden sind und einen konstanten Strom (I-n) bereitstellen, der von der Datenleitung (D₀₀, D_Q-, D^₀, D^) durch die Speicherzelle G'Iqq , -'*oi' ^1O' ^11 ^ ^zu Wortleitung (W_Q0, W^_Q) des Wortleitungspaars (Wq₀, Wq^; W^q, W^^) fliesst, fünfte Stromquellen (3a, ?b), die mit der jeweiligen Bezugslinie (L~-, L₀.) verbunden sind und einen durch diese Bezugslinie (L^₀, Lg^) fliessenden, konstanten Strom (Ij,) bereitstellen, um an der Bezugsleitung (L_R0> Ly^) einen Spannungsabfall zu erzeugen, der im wesentlichen gleich dem Spannungsabfall ist, der auf Grund des von den vierten Stromquellen (2a, 2b, 2c, 2d)

   809825/0942

   bereitgestellten Stromes (ΙΟ ^ⁿ der Wortleitung (3qqi IL., D^q, D^, χ,) auftritt, eine Wortleitungs-Adressiersteuerstufe, die jeweils mit einer Wortleitung (Wqq, ^q) der Wortleitungspaare (,V_qq, '^qi ' ^10' ^W11 ^ verbunder, ist und die r/ortleitungE-Adressierspannung an die ausgev/ählte w'ortleitung ('»^p, ^v^n^ atilert, eine Üpanriungsqueller-leitung (o-)i die rnit der Wortleitungs-Acressiersteuerstufe verbunden ist, und über die die Betriebsspannung an die Steuerstufe gelangt, sowie eine sechste Stromquelle (9), die mit der oOannungsquellenleitung (o.O verbunden ist und einen durch die Spannungsquellenleitung (S^) fliessenden, konstanten Strom (I_x-) bereitstellt, um von der Spannungsquellenleitung (S^) einen Spannungsabfall zu erzeugen, so dass der Spannungsabfall kompensiert wird, der auf Grund des von der zweiten Stromquelle (2a, 2b, 2c, 2d) bereitgestellten Stromes an der Datenleitung (Dqqi ^dq1 ' ^D10' auftritt.'

   809825/0942