DE1499843A1

DE1499843A1 - Speicherzelle

Info

Publication number: DE1499843A1
Application number: DE19661499843
Authority: DE
Inventors: Burns Joseph Richard
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1966-02-16
Filing date: 1966-07-15
Publication date: 1969-10-02
Also published as: GB1157323A; US3491740A; US3284782A; DE1499843B2

Description

6362-66/Dr. ν.Β/Β ') 499843

RCA 57,245 ■ '-US-Serial No. 52'7,788
Piled!February l6, 1966

Radio Corporation of America New York, N.Y», V.St.A.

Speicherzelle

Die Erfindung betrifft aktive Speicherzellen, deren Leistungsverbrauch im Ruhezustand gering ist, und Speichersysteme, die solche Speicherzellen enthalten.

Insbesondere betrifft die Erfindung eine

Speicherzelle' mit mehreren jeweils eine Eingangs- und eine Ausgangselektrode, die einen Strampfad durch den Transistor begrenzen, und eine Steuerelektrode enthaltenden Transistoren, von denen ein erster und ein zweiter jeweils mit seiner Eingangselektrode mit einem ersten Schaltungspunkt und mit seiner Ausgangselektrode über eine bzw. zweite Impedanz in getrennten Kreisen mit einem zweiten Schaltungspunkt gekoppelt sind, ferner mit einer Schaltungsanordnung, durch die die Ausgangselektroden des ersten und zweiten Transistors überkreuzt ;mit den Steuerelektröden des zweiten bzw. ersten

Sö984 0 / 1 2 8 $ BAD ORIGINAL

Transistors gekoppelt sind, und mit zusätzlichen Transistoren des gleichen Leitungstyps in die Impedanzen überbrückenden Parallelschaltungen. '

Es ist bekannt, schnell arbeitende Speicher für Datenverarbeitungsanlagen aus einer Anzahl aktiver Speicherelemente oder Speicherzellen aufzubauen. Für eine Erhöhung der Arbeitsgeschwindigkeit solcher Speicher Ist es nicht wichtig, daß die einzelnen Speicherzellen mit der maximal möglichen Arbeitsgeschwindigkeit arbeiten, sondern auch daß die Information zerstörungsfrei aus dem Speicher herausgelesen werden kann. Eine weitere Erhöhung der Arbeitsgeschwindigkeit ist, beispielsweise in einem wortorganisierten Speicher zu erreichen, wenn mehr- als ein Informationswort zur gleichen Zeit aus dem Speieher herausgelesen werden kann.

Bei einem bekannten aktiven Speieher bestehen die Speicherzellen aus Plxpflops und die gesamte Speicheranordnung ist als integrierte Struktur aufgebaut. Ein Erfordernis, daß in der Praxis an integrierte Schaltungen, die aktive Elemente enthalten gestellt wird, besteht darin, daß der Lelstungsverbraueh. im Gleichgewichts— oder Ruhezustand sehr niedrig sein muß. Wenn die aktiven Elemente Flipflops sind, kommt diese Forderung Im wesentlichen darauf. hinaus, daß die Arbeltsimpedanzen für die TeFstärkervorrlchtungen im Flipflop so groß wie möglich und die Speisespannungen so klein wie möglich sein sollen. Die ümsohaltzelt eines Flipflops ist aber bekanntlich direkt proportional

_fiAD

den Vierten der Ärbeitsimpedanzen und umgekehrt proportional der Speisespannung. Um die sicBa hieraus ergebenden Schwierigkeiten zu vermeiden, ist es beispielsweise aus den USA-Patentschriften 2,874,315 und 3,114,049 bekannt, den Kollek- ί torwiderständen der Transistoren eines Flipflops zusätzliche Transistoren parallel zu schalten, die beim Sperren des betreffenden Transistors kurzzeitig aufgetastet werden. Während der zusätzliche Transistor aufgetastet ist, hat die Impedanz im Kollektorkreis des betreffenden Transistors einen sehr geringen Viert, so daß die am Kollektor des zu sperrenden Transistors wirksamen Kapazitäten rasch aufgeladen we-rden und ein steiler Spannungsanstieg am Kollektor des sperrenden Transistors und damit ein rasches Umschalten des Flipflops gewährleistet sind.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung der letztgenannten Art noch weiter zu verbessern.

Dies wird bei einer Speicherzelle mit mehreren, "Jeweils eine Eingangs- und eine Ausgangselektrode, die einen Strompfad durch den Transistor begrenzen, und eine Steuerelektrode enthaltenden Transistoren, von denen ein erster und ein sweiter mit seiner Eingangselektrode mit einem ersten Sehaltungspunkt und mit seiner Ausgangselektrode über eine erste bzw* zweite Impedanz in getrennten Kreisen mit einem zweiten Sehaltungspunkt gekoppelt sind, ferner mit einer Schaltungsanordnung, durch die die Ausgangselektroden

90984G/1289

-*- U99843

des ersten und zweiten Transistors über Kreuz mit den Steuerelektroden des zweiten bzw. ersten Transistors gekoppelt sind, und mit zusätzlichen Transistoren des gleichen Leitungstyps in Parallelschaltungen zu den Impedanzen gemäß der Erfindung erreicht durch eine die Strompfade eines dritten Transistors und eines der zusätzlichen Transistoren enthaltende, den Strompfad des ersten Transistors überbrückende erste Parallelschaltung, eine die Strompfade eines vierten Transistors und eines der zusätzlichen Transistoren enthaltende, den Strompfad des zweiten Transistors überbrückende zweite Parallelschaltung, eine den Strompfad eines fünften Transistors und eines der zusätzlichen Transistoren enthaltende, das eine Impedanzelement überbrückende dritte Parallelschaltung und eine den Strompfad eines sechsten Transistors und eines der zusätzlichen Transistoren enthaltende, das zweite Impedanzelement überbrückende vierte Parallelschaltung.

Die neuartige und gegenüber dem Stand der

Technik verbesserte Speicherzelle gemäß der Erfindung enthält mit anderen Worten gesagt zwei über Kreuz gekoppelte Transistoren mit jeweils einer Arbeitsimpedanz, die einen-, sehr großen Wert hat. Parallel zum ersten und zweiten Transistor ist über einen vierten Transistor ein dritten bzw. fünfter Transistor geschaltet, und ein sechster und ein achter Transistor liegen über einen siebten Transistor parallel zur ersten bzw. zweiten Arbeitsimpedanz. Die ver-

9Ö9840/1289

-5- U99843

schiedenen überbrückenden Transistoren bilden während des Umschaltens einen Stromweg niedriger Impedanz parallel zum ersten- oder zweiten Transistor und parallel zur Arbeitsimpedanz des jeweils anderen Transistors, also des zweiten oder ersten Transistors. Bei der Speicherzelle gemäß der Erfindung können alle Transistoren demselben Leitungstyp angehören. ■

Eine Anzahl der hier beschriebenen Speicherzellen können funktionsmäßig in Zeilen und Spalten angeordnet werden, um einen aus aktiven Speicherzellen bestehenden Speicher zu bilden. Gemäß einer Weiterbildung der Erfindung wird für jede Zelle ein neuartiger Ausgangskreis vorgesehen, so daß die in zwei beliebigen Zeilen gespeicherte Information nach Wunsch gleichzeitig abgefragt werden kann.

Die Erfindung wird anhand der Zeichnung ngher er laut er, es zeigen: .

Pig. 1 ein Schaltbild eines Ausführungsbeispieles einer Speicherzelle gemäß der Erfindung mit- einer neuartigen Ausgangsschaltung und anderen Bauteilen, die benötigt werden, wenn die Speicherzelle als Teil eines wortorganisierten Speichers verwendet wird;

Pig. 2 ein Schaltbild eines "Feldeffekttransistors, der als Arbeitsimpedanz für ein aktives Flipflopfclement der in Fig. 1 dargestellten Schaltungsanordnung geschaltet ist und ·

Fig. 3 ein Blockschaltbild eines wortorgani*

sierten Speiehers, bei dem jSpeicherzellen des in Pig. 1 dar-

BAD

gestellten Typs verwendet und jeweils zwei Informationswörter gleichzeitig herausgelesen werden können. ·

Als erstes soll die in Fig. 1 als Ausfiih-

rungsbeisplel der Erfindung dargestellte Speicherzelle beschrieben und ihre verschiedenen Anwendtingsmög Ii chke it en diskutiert werden. Anschließend wird auf zusätzliche Schaltungen eingegangen, durch die die neue, flipflopartige Speicherzelle für die Verwendung in einem wortorganisierten.Speicher angeoaßt werden kann. ;

Die Speicherzelle gemäß der Erfindung ent- ,: hält eine Anzahl aktiver Vorrichtungen, z.B. Transistoren. ■

Bei dem dargestellten Ausführungsbeispiel werden Feldeffekt- "i transistoren, insbesondere Feldeffekttransistoren mit isolierter Steuerelektrode verwendet* die sich besonders für inte- '! grierte Schaltungen eignen.

Zwei Typen von Feldeffekttransistoren mit

isolierter Steuerelektrode sind für die hier beschriebenen Schaltungen besonders geeignet,, nämlich Dünnscliiehttransi- * * stören (TFT) und Metall-Oxyd-jTrasisistoren (MOS-FET).»

Es gibt Feldeffekttransistoren mit isolierter ,Steuerelektrode, die dem Strome:rhöhungstyp und solche die dem Stromdrosselirngstyp angehören. Für die vorliejgenäe Erfindung sind Transistoren des StramernöTiungstyps besonders interessant. Wenn ein solehes Bauelement im StramerJtöniangstyp betrieben wird* fließt im Sfcrompfad zwischen Quelle und Abfluß nur ein kleiner Strompfad, wenn Steuerelektrode und Quelle auf der gleichen Spannung liegen. Zwis-emen

—Υ—

Η99843

und Abfluß fließt ein Strom, wenn die Spannung an der Steuerelektrode in Richtungfeiner ersten Polarität bezüglich der Quelle vergrößert wird. .

- Im wesentlichen wird die Leitfähigkeit des Halbleitermaterials im leitenden Strompfad zwischen Quelle und Abfluß durch die zwischen Steuerelektrode und Quelle liegende Spannung gesteuert. Wenn der Halbleiter aus N-leitendem Material besteht, fließt ein Strom zwischen Quelle und Abfluß, wenn die Steuerelektrode bezüglich der Quelle positiv ist.

Der Flipflop-Teil der in Fig. 1 dargestellten Speicherzelle enthält einen ersten und einen zweiten Feldeffekttransistor 10, 20, die als N-leitende Transistoren dargestellt sind und deren Abfluß über eine vernachlässigbare Impedanz mit der Steuerelektrode des jeweils anderen Transistors gekoppelt ist. Die Quellen des ersten und zweiten Transistors sind jeweils mit einem ersten Schaltungspunkt verbunden, der hier Hasse ist. Der Abfluß des ersten Tran*. sistors 10 ist über ein Impedanzelement 12 mit einem zweiten Schaltungspunkt 16 verbunden, an dem eine Spannung von +VL

Volt von einer Spannungsquelle 14 liegt, deren positive Klemme mit dem zweiten Schaltungspunkt 16 und deren negative Klemme mit Masse verbunden sind. Ein zweites Impedanzelement 22 ist zwischen den Abfluß des:zweiten Transistors 20 und den zweiten Schaltungspunkt 16 geschaltet, ^■.

Damit das Flipflop im Ruhezustand einen möglichst geringen Leistungsverbrauch: hat, sind die Werte von V und der Impedanzelemente 12, 22 so gewählt, daß sich die

' -8- U99843

kleinste Ruheleistung ergibt, die sich mit der Stabilität des Flipflops als ganzes vereinbaren läßt.V„ soll also so

klein wie möglich und die Werte der Impedanzelemente 12,-sollen so groß wie möglich sein. Das Impedanzelement 12 kann beispielsweise ein weiterer Feldeffekttransistor 24 sein, der in der in Fig. 2 dargestellten Weise geschaltet ist, d.h. die Quelle ist mit dem Verbindungspunkt A und der Abfluß ist mit dem zweiten Schaltungspunkt 16 verbunden, während die Steuerelektrode direkt.an den Abfluß angeschlossen ist. Auch das andere Impedanzelement 22 kann aus einem Feldeffekttransistor bestehen, der in entsprechender Weise zwischen einen Ausgangs-Verbindungspunkt B und dem zweiten Schaltungspunkt geschaltet ist.

Wenn die Arbeitsimpedan2Ljelemente 12, 22

eines konventionellen Flipflops sehr hohe Werte haben, ist die Umschaltgesehwindigkeit des Flipflops entsprechend klein. Der Grund hierfür liegt darin, daß die zwischen Masse und den Ausgangs-Verbindungspunkt A bzw. B liegenden Kapazitäten durch die Arbeitsimpedanzen aufgeladen werden müssen. Um eine hohe Umschaltgesehwindigkeit zu erreichen, sind bei der in Fig. 1 dargestellten Schaltungsanordnung Parallelschaltungen nieriger Impedanz vorgesehen, die durch eine Kombination anderer N-leitender Feldeffekttransistoren gebildet werden, wie im folgenden erläutert wird.

Der Strompfad eines dritten Transistors j50 ist in Reihe mit dem Strompfad eines vierten" Transistors in der genannten Reihenfolge zwischen den Verbindungspunkt A

909840/1289

und Masse geschaltet. Zwischen dem Verbindungspunkt B und Masse liegen der Strompfad eines fünften Transistors 50 in Reihe mit dem Strompfad des vierten Transistors 4o in dieser Reihenfolge. Der Strompfad eines sechsten Transistors 60 ist in Reihe mit dem Strompfad eines siebten Transistors JO zwischen den Verbindungspunkt A und die positive Klemme der Spannungsquelle 14 geschaltet und der Strompfäd eines achten Transistors 80 liegt in Reihe mit dem Strompfad des siebten Transistors 70 zwischen dem Verbindungspunkt B und dem Pluspol der Spannungsquelle 14.

Die Steuerelektroden des dritten Transistors J)O und des achten Transistors 80 sind elektrisch zusammen an einen ersten Eingangssignalanschluß 82 angeschlossen. Die Steuerelektroden des fünften Transistors 50 und des sechsten Transistors 60 sind elektrisch zusammen an;einen zweiten EingangsSignalanschluß 84 angeschlossen und die Steuerelektroden des vierten Transistors 4o und des siebten Transistors 70 sind elektrisch zusammen ah einen dritten Eingangssignalanschluß 86 angeschlossen.

Die soweit beschriebene Speicherzelle hat ein weites Anwendungsgebiet. Die Zelle kann beispielsweise als eine Stufe eines Schieberegisters oder eines aktiven Speichers verwendet werden. Bei Verwendung in einem Schieberegister werden die EingangsSignalanschlüsse 82, 84 mit verschiedenen Ausgängen der vorangehenden Speicherzelle des Schieberegisters verbunden, wobei am einen dieser Eingangssignalanschlüsse ein verhältnismäßig hoher Signalpegel und

BAD ORtGlNAL

909840/1289

• am anderen ein relativ niedriger Signalpegel liegt. Dem Eingangssignalanschluß §6 werden Signale zum Verschieben der Information im Register zugeführt.

Zur-Erläuterung der Arbeitsweise der Speicherzelle soll angenommen werden, daß diese eine Stufe eines Schieberegisters bildet. Der Wert der Eingangssignale an den Anschlüssen 82, 84 beträgt dann etwa +V Volt bzw. Masse

oder umgekehrt, je nach dem Zustand der vorangehenden Stufe des Registers. Die Spannung am dritten Eingangssignalanschluß 9β ist normalerweise Massepotential, Im Ruhe- oder Gleichgewichtszustand der Schaltungsanordnung sind daher sowohl der vierte als auch der siebte Transistor 40, 70 gesperrt und es fließt wenig oder kein Strom durch den dritten bis achten Transistors 30 ... 80.

Wenn die Spannung am dritten Eingangssignalanschluß 86 während einer Verschiebeperiode auf +V_ YoIt er—

3.

höht wird, werden Stromwege niedriger Impedanz parallel zum einen der Flipfloptransistoren 10 oder 20 und zum Impedanzelement 22 oder 12 des anderen Flipflpptransistors gebildet, was von den an den Eingangssignalanschlüssen 82, 84 liegenden Spannungen abhängt. Es sei beispielsweise angenommen, daß die Spannung am ersten EingangsSignalpunkt 82 gleich +V Volt und die Spannung am zweiten EingangssignalanschluB 84 gleich Massepotential seien. Wenn eine mit dem dritten Eingangssignalanschluß 86 verbundene Verschiebeimpulsquelle 88 einen Ausgangsimpuls von +V_Q Volt liefert, werden der dritte und der achte Transistor ^O bzw, 80 durch die Spannung am Einganges lgnalanscM*u$t. 82 und der vierte, und der siebte Tran-

909840/1161

sistor 4o bzw. 70 durch, den Verschiebeimpuls in den Zustand niedriger Impedanz ausgesteuert. Die Reihenschaltung aus dem dritten und vierten Transistor JO, 40 bildet dann einen Parallelstromweg niedriger Impedanz zwischen dem Aus-, gangs-Verbindungspunkt A und Masse, also parallel zum ersten Transistor 10.

Gleichzeitig bilden der siebte und achte

Transistor 70, 8o einen Stromweg niedriger Impedanz vom Ausgangs-Verbindungspunkt B zur positiven Klemme 16 der Spannungsquelle 14, also parallel zum Ausgangsimpedanzelement 22. Der etitte und vierte Transistor JQ, 40 bilden einen Stromweg niedriger Impedanz für die rasche Entladung von am Verbindungspunkt A wirksamen Kapazitäten und bringen die Spannung am Punkt A rasch auf Massepotential. Der siebte und achte Transistor 70, 80 bilden einen Stromweg niedriger Impedanz zum raschen Aufladen der Kapazitäten am Punkt B, so daß die Spannung an diesem Punkt rasch auf +V ' ansteigt. Das Flipflop kann als im gesetzten Zustand befindlich und eine Binäre 1 speichernd angesehen werden, wenn die Ausgangsspannungen diese Werte haben. Man beachte, daß das Flipflop bei den erwähnten Eingangsspannungsbedingungen den beschriebenen Ausgangssignalzustand sehr rasch annimmt, unabhängig* davon, welche Vierte die Arbeitsimpedanzen 12, 22 haben. Die Ausgangsspannungen nehmen außerdem diesen Zustand an, ohne daß es wie bisher erforderlich ist, daß sich die Flipfloptransistoren 10, 20 und das-sie über Kreuz koppelnde'Netzwerk erholen müssen. . *.

909840/1289

H99843

Nach Beendigung des Verschiebeimpulses nehmen alle Parallelstromwege durch die äußeren Transistoren wieder den Zustand hoher Impedanz an. Wenn die Spannung am zweiten E ingangs signalans'chluß 84 den-Wert +V hat und die Spannung am ersten Eingangssignalanschluß 82 gleich Massepotential ist und der nächste Versohiebeimpuls angelegt wird, werden der vierte, fünfte, sechste und siebte Transistor in den Zustand niedriger Impedanz ausgesteuert und bilden Parallelstromwege niedriger Impedanz zwischen dem Punkt B und Masse bzw. dem Punkt A und der positiven Klemme der Spannungs quelle 14. Die Spannung am Punkt B nimmt dadurch sehr rasch Massepotential an, während die Spannung am Punkt A sehr rasch von Massepotential auf +V_ Volt ansteigt.

el _

Man beachte, daß der sechste, siebte und

achte Transistor 60, 70, 8o im leitenden Zustand als Quellenverstärker (Quellenfolger) arbeitet. Wie bipolare Transistoren haben auch die hier verwendeten. Feldeffekttransistoren einen Leitungsschwellwert, der überschritten werden muß, damit der Strompfad des Transistors eine niedrige Impedanz annimmt. Da bei Verwendung in einem Schieberegister , wie erwähnt, die den Steuerelektroden dieser Transistoren züge- ■ führte positivere Spannung den Wert +V₀ Volt hat und da die

Spannung höheren Pegels an den Ausgangsverbindungspunkten A oder B den Endwert +V₀ hat, kehrt offensichtlich jeder

Cl

der leitenden Transistoren 60, 70 oder 80 in den Zustand hoher Impedanz zurück, bevor die Ausgangsspannung am zügehörigen Punkt A oder B den Wert V Volt erreicht«. In diesem

909840/1289

H99843

Falle muß dann der restliche Strom zum Aufladen der Ausgangskapzität durch das eine oder andere Ausgangsimpedanzelement 12 oder 22 fließen, das ja eine hohe Impedanz hat.

also

Der erste und zweite Transistor 10, 20 können/zwar rasch umschalten, die Ausgangsspannung an den Punkten A und B können jedoch ihre Gleichgewichtswerte nicht so schnell erreichen.

Ein noch schnelleres Arbeiten des Flipflops ist möglich, wenn das hochpegelige Eingangssignal positiver

ist als V Volt, d.h. wenn die Spannungsdifferenz zwischen a

dem ersten und zweiten Eingangssignal größer als V„ ToIt ist. In diesem Falle bleiben die Quellenverstärkertransistoren 60> 70, 8o in den Zustand niedriger Impedanz vorgespannt und lassen die Ausgangsspannungen an den zugehörigen Punkten A und B auf den vollen Endwert V ansteigen. Außerdem ist die Impedanz des Parallelstromweges unter diesen Umständen wesentlich kleiner, da die Impedanz des Strompfades eines Transistors eine inverse Funktion der Spannung zwischen Quelle und Steuerelektrode ist. Aus dieser Tatsache,, wird bei Verwendung der Speicherzelle als Speicherelement in einem Speicher Nutzen gezogen, wie im folgenden erläutert; wird.

Fig. 3 zeigt ein Blockschaltbild eines wortorganisierten Speichersystems als Beispiel für einen Speicher, in dem Speieherzellen gemäß der Erfindung Verwendung finden können. Der Block 100 symbolisier-t eine Anordnung von Speicherzellen 102, die funktionell in Zeilen und Spalten angeordnet sind. Jede Zeile des Speichers 100 vermag ein anderes Informationswort, also eine Nachricht oder dgl., zu speichern«

BAD ORIGINAL 909840/1209

-14- . . U99843

Auf der linken Seite der Zeichnung ist ein erster Decoder 104 dargestellt, der eine Anzahl von Wortleitungen W-> W ...W aufweist, die jeweils verschiedenen Zeilen der Speicherzellen zugeordnet sind, für jede Zeile des Speichers ist also eine Wortleitung vorhanden. Rechts befindet sich ein zweiter Decoder 106 mit einer Anzahl von Ausgangs-Wortleitungen W-, Wl.. W'. Jede dieser letztgenannten Leitungen ist einer anderen Speicherzellenzeile zugeordnet und wieder ist für jede Zeile eine Leitung vorhanden. Jeder Speicherzellenzeile sind also zwei Wortleitungen zugeordnet, eine vom Decoder 104 und eine zweite vom Decoder 106.

Bei dem Speicher kann es sich um eine Type handeln, die für jede Spalte des Speichers zwei Ziffernleitungen aufweist. Die Ziffernleitung D ist also die erste

la

Ziffernleitung der Spalte 1 und die Leitung D-_b ist die zweite Ziffernleitung der Spalte 1. Alle Ziffernleitungen sind mit einem Block 110 verbunden, der Schaltungsanordnungen zum Einspeichern und Herauslesen von Daten enthält. Diese Schaltungen liefern also im Speicher zu speichernde Dateneingangssignale und sie enthalten außerdem Leseschaltungen für abgefragte Signale. Ein Speicher der beschriebenen Art hat den Vorteil, daß zum Speichern und Lesen von Information in einer Speiciierzelle dieselbe Ziffernleitung verwendet werden kann, was ; besonders bei integrierten Speichern von Vorteil ist, da die Anzahl von Leitungen hier möglichst niedrig gehalten werden muß. Ein weiteres Merkmal, auf das noch eingegangen wird, * besteht darin, daß zwei Wörter im Speicher, also zwei Datenzeilen, gleichzeitig ms dem Speicher herausgelesen werden

SÖ984O/120S _a,nof#^

können, wobei das eine Kort durch den Decoder 104 und das andere Wort durch den Decoder 1Oo adressiert wird. ^

Die einzelnen Speicherzellen können der an-

hand von Fig. 1 beschriebenen Speicherselle entsprechen. Zur Erläuterung sei angenommen, daß die in Fig. 1 dargestellte Zelle der am Schnittpunkt der Wortleitung Z und der Ziffernleitungen D, lind D-, befindlichen Speicherzelle entspricht. In diesem Falle können dann der erste Eingangssignalanschluß 82 (Fig. 1) mit dem Eingangsende der Ziffernleitung D,, und der zweite Eingangssignalanschluß 84 mit dem Eingangsende der Ziffernleitung D₁ verbunden sein. Wie erwähnt, sind . diese Ziffernleitungen allen Speicherzellen der ersten Spalte gemeinsam. Der dritte EingangsSignalanschluß 86 kann sich am Eingangsende der Wortleitung W befinden, die vom Decoder 104 kommt, und bei der Signalquelle 88 kann es sich dann um eine Treiberstufe des Decoders handeln.

Der zweite Eingangssignalanschluß 84,ist an den Ausgang eines Kreises 120a angeschlossen, der eine kombinierte Zifferneingang/Leseausgangsschaltung darstellt. Diese Schaltung enthält einen ersten bipolaren ENP-Transistor 122a

en

und einen zweiten bipolaren NPN-Transistor 124a, der/Emitterelektroden beide mit dem zweiten Eingangssignalanschluß 84 verbunden sind. Der Kollektor des Transistors 124a ist direkt mit einer positiven Klemme einer Spannungsquelle 126a, die eine Spannung von V, Volt liefert, verbunden, die negative Klemme dieser Spannungsquelle liegt an Masse. Der Kollektor des Transistors 122a ist über einen Widerstand 128a

909840/1289

U99843

an eine negative Klemme einer Spannungsquelle 130a angeschlossen, deren positive Klemme an Masse liegt. Mit dem Kollektor des ersten bipolaren Transistors 122a ist eine Ausgangsklemme 132a verbunden. An die Basiselektrode η des ersten und zweiten bipolaren Transistors 1823* 124a ist eine gemeinsame Eingangssignalquelle 134a, z.B. eine Treiberstufe, angeschlossen.

Pur die andere Ziffernleitung D. _b ist eine entsprechende Zifferneingang/Leseausgangschaltung 120b vorgesehen. Entsprechende Schaltungselemente der Schaltungen 120a, 120b sind mit gleichen Bezugszahlen versehen, wobei die Schaltungselemente der Schaltung l20b durch den Index b unterschieden sind.

Die Eingangssignalquellen 134a, 134b liefern solche Ausgangssignale, daß die an einer Ziffernleitung auftretende Spannung entweder annähernd Massepotential ist oder einen Wert hat, der vorzugsweise positiver als V_ ist. Es sei beispielsweise die Schaltung 120a betrachtet. Wenn die durch die Quelle 134a gelieferte Spannung ihren niedrigeren Pegel annimmt, sind der erste· bipolare Transistor 122a in den Plußbereich und der zweite bipolare Transistor 124a in den Sperrbereicfcjvorgespannt. Die Spannung an der Ziffernleitung D- ist dann etwa gleich Massepotential. Wenn die durch die Eingangssignalquelle 134a gelieferte Spannung ihren höheren Pegel annimmt, leitet der zweite Transistor 124a, während der erste Transistor 122a sperrt. Die Spannung an

909840/1286

:, . -17- U99843

der Ziffernleitung D. ist dann positiver als V Volt.

Die in der Zelle gespeicherte Information

.kann mittels zweier Transistoren l40, 142 vom N-Typ herausgelesen werden, deren Strompfade in der angegebenen Reihenfolge zwischen den zweiten Schaltungspunkt 16 und die Ziffernleitung D, geschaltet sind. Die Steuerelektrode des Transistors l40 ist an den Schaltungspunkt B angeschlossen, während die Steuerelektrode des Transistors 142 mit der Wortleitung X verbunden ist. Um ein gleichzeitiges Abfragen zweier Zeilen des Speichers zu ermöglichen, ist der Strompfad eines zusätzlichen Transistors 144 zwischen den Ver~ bindungspunkt der Transistoren l40, 142 und die andere Ziffernleitung D-_b geschaltet. Die Steuerelektrode dieses letztgenannten Transistors ist mit der Wortleitung W* verbunden.

Die Zelle des Speichers arbeitet folgendermaßen: Wenn die Binärziffer 1 in der Zelle gespeichert werden soll, liefert die Eingangssignalquelle 134b eine Spannung hohen Pegels an die Basiselektroden der Transistoren 122b, 124b. Gleichzeitig liefert die Eingangssignalquelle 134a ein Signal niedrigen Pegels. Die Spannung an der Ziffernleitung D-_a ist dementsprechend annähernd Massepotential, während die Spannung an der Ziffernleitung D₁^. positiver ist als V-, Um die Information in der, Speicherzelle zu speichern, wird^die Spannung auf der Wortleitung X von Massepotential auf. einen; Werfe erhöht, der positiver .ist als V₀ Volt. $ie Transistoren 30, 40_# 70, 80 weidendaduroh in den leitenden Zustand vorgespannt? und bilden Strorawege

9O9840/T2ti

.18- . H99843 ;

niedriger Impedanz parallel zum Impedanzelement 82 und zum ersten Transistor 10. Als Folge davon fällt die Spannung am Punkt A rasch auf Massepotential, wenn sie nicht schon vorher diesen Wert hatte, und die Spannung am Punkt B steigt

rasch auf +V Volt an, wenn sie nicht schon vorher diesen a

Wert hatte.

Wenn andererseits die Eingangssignalquelle 134a ein Signal hohen Pegels und die Eingangssignalquelle 134b ein Signal niedrigen Pegels liefern, werden die Transistoren 40, 50, 60 und 70 beim Auftreten eines Wortimpulses in den leitenden Zustand ausgesteuert. In diesem Falle werden dann Stromwege niedriger Impedanz parallel zum zweiten Transistor 20 und zum Ausgangsimpedanzweg 12 gebildet. Die Spannung am Punkt A steigt dann rasch auf +V Volt an, wäh-

el

rend die Spannung am Punkt B rasch auf Massepotential abfällt.

Zum Abfragen der in der Zelle des Speichers gespeicherten Daten kann entweder der Wortleitung W oder der Wortleitung W* ein positiver Spannungspegel in einem

Jv

Zeitpunkt zugeführt werden, in dem die Ausgänge der beiden Eingangssignalquellen 134a, 134b Signale niedrigen Pegels liefern. Wenn diese Quellen Ausgangssignale niedrigen Pegels liefern, werden die Spannungen auf den beiden Ziffernleitungen D₁ , D₁. durch die Emitterverstärkerwirkung der Tran-' sistoren 122a, 122b ungefähr auf Massepotential geklemmt. Die Transistoren 30, 5Ö, 60 und 80 der Speicherzelle werden

909840/1289

dementsprechend gesperrt und der Zustand der Speicherzelle kann sieh nicht ändern.

Wenn in der Speicherzelle in diesem Zeitpunkt die Binärziffer 1 gespeichert ist, hat die Spannung am Verbindungspunkt B den Wert +V_n, Volt. Diese Spannung läßt

den Transistor 140 im Lesekreis leiten. Wenn die Spannung auf der Wortleitung W zu diesem Zeitpunkt ihren hohen Pegel annimmt, leitet auch der Transistor 142. Es fließt dann ein Strom von der positiven Klemme der Spannungsquelle l4 durch die Strompfade der Transistoren 140, l42, über die Ziffernleitung D₁ _ und durch den Transistor 122a und den Kollektoria

widerstand 128a zur Spannungsquelle IJOa. Dieser Stromfluß läßt am Kollektorwiderstand 128a einen Spannungsabfall entstehen, der an der Ausgangsklemme 132 wahrgenommen und als Anzeige einer gespeicherten 1 ausgewertet werden kann. Wenn andererseits im Flipflop eine 0 gespeichert ist, liegt am Verbindungspunkt B MassepotentM, der Transistor l40 sperrt und es fließt kein Strom durch den Kollektorwiderstand 128a.

Die in der Zelle gespeicherte Information kann auch durch Anlegen einer Spannung hohen Pegels an die Wortleitung W^ herausgelesen werden. In diesem Falle fließt Strom von der Spannungsquelle 14 durch die Transistoren l40, 144, den Transistor 122b und den Kollektorwiderstand 128b in der zweiten Schaltung 120b, wenn das Flipflop eine 1 speichert. Der Stromfluß|äurch den Widerstand 128b erzeugt einen Spannungsabfall, der an der Ausgangsklemme 152b wahr-

9098Λ0/1289

genommen werden kann. Wenn die Zelle andererseits eine O₁ speichert, befindet sich der Verbindungspunkt B auf Massepotential, der Transistor l40 sperrt und am Kollektorwiderstand 128b tritt kein Spannungsabfall, auf.

Beim Betrieb der in Fig. 1 dargestellten Speicherzelle in einem Speicher der beschriebenen Art werden die Wortleitungen von den beiden Decodern 104, 106 (Fig. j5) bei einem Lesevorgang nie gleichzeitig erregt. Wenn .zwei Wörter gleichzeitig aus dem Speicher herausgelesen werden sollen, wird die Wortleitung für die eine Zeile·durch den Decoder 104 erregt und die Information wird durch den den '

ersten Ziffernleitungen D_1Q, D₁ zugeordneten Leseverstär-

l el χ a... - . .

ker wahrgenommen. Die Wortleitung der anderen abzufragenden Zeile wird durch den Decoder 106 erregt und die Information für dieses Wort wird von dem Leseverstärker wahrgenommen, der den anderen Ziffernleitungen D,,, D_?, ... zugeordnet ist. Durch die Möglichkeit, zwei Worter gleichzeitig aus dem Speicher herauslesen zu können, lassen sich viele Operationen in einer Datenverarbeitungsanlage in wesentlich kürzerer Zeit als bisher durchführen.

Bei Fig. 1 sind die Transistoren 142, 144

mit den gemeinsamen Ziffernleitungen D₁ bzw. D-. verbunden. Selbstverständlich könnten die Ausgänge dieser Transistoren "■' Lesekreisen anderer Art zugeführt werden, die unabhängig von den Zifferntreibern sind. Statt der dargestellten Feldeffekttransistoren vom N-Typ können selbstverständlich auch

909840/1289

solche Transistoren vom P-Typ verwendet werden, vorausgesetzt daß die üblichen .Änderungen in den Anschlüssen zu den Spannungsquellen, den Pegeln der Eingangssignale usw. vorgenommen werden und die Schreibe/Lese-Sehaltungen für die* Steuerung von Transistoren des P-Leitungstyps angepaßt werden.

Gewünschtenfalls, z.B. im Hinblick auf den

Aufbau als integrierte Schaltung, können statt der Transistoren 40, 70 jeweils zwei getrennte Transistoren verwendet werden, die dann^jeweils in Reihe mit einem der Transistoren j5Q, 50, 60 und 80 liegen. Die Steuerelektroden dieser getrennten Transistoren werden alle miteinander verbunden.

Bei einem einfachen Plipflop werden gewisse Vorteile der Erfindung auch erreicht, wenn die zusätzlichen Transistoren 40, 70 ganz entfallen.

BAD ORIGINAL

909840/1289

Claims

Patentansprüche

1. Speieherzelle mit mehreren jeweils eine Eingangs- und eine Ausgangselektrode , die einen Strompfad durch den Transistor begrenzen, und eine Steuerelektrode enthaltenden Transistoren, von denen ein erster und ein zweiter mit seiner Eingangselektrode mit einem ersten Schaltungspunkt und mit seiner Ausgangselektrode über eine erste bzw. zweite Impedanz in getrennten Sehaltungen mit einem zweiten Schaltungspunkt gekoppelt sind, ferner mit einer Schaltungsanordnung, durch die die Äusgangselektroden des ersten und · zweiten Transistors überkreuz mit den Steuerelektroden des zweiten bzw. ersten Transistors gekoppelt sind und mit zusätzlichen Transistoren gleichen Leitungstyps, die^den Impedanzen parallelgeschaltet sind, gekennzeichnet durch eine die Strompfade eines dritten Transistors (30) und eines der zusätzlichen Transistoren (4o) enthaltende, den Strompfad des ersten Transistors (10) überbrückende erste Parallelschaltung, eine die Strompfade eines vierten Transistors (50) und eines der zusätzlichen Transistoren (40) enthaltende, den Strompfad des zweiten Transistors (20) überbrückende zweite Parallelschaltung, eine den Strompfad eines' fünften Transistors (60) und eines der zusätzlichen Transistoren enthaltende, das eine Impedanzelement (12) überbrückende dritte Parallelschaltung und eine den Strompfad eines sechsten Transistors (80) und eines der zusätzlichen Transistoren (70) enthaltende, das zweite Impedanzelement (22) überbrückende vierte Parallelschaltung.

909840/1 289 BAD

2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die zusätzlichen Transistoren einen dritten Transistor (JO) enthalten, dessen Strompfad über den Strompfad eines vierten Transistors (4o) zwischen eine Ausgangselektrode (D) des ersten Transistors (10) und den ersten Schaltungspunkt (Masse) geschaltet ist; daß der Strompfad eines fünften Transistors (50) über den Strompfad des vierten Transistors (4o) zwischen eine Ausgangselektrode (D) des zweiten Transistors (20) und den ersten Schaltungspunkt geschaltet ist; daß der Strompfad eines sechsten Transistors (60) über den Strompfad eines siebten Transistors (70) zwischen die Ausgangselektrode (D) des ersten Transistors und den zweiten Schaltungspunkt (,16) geschaltet ist, und daß der Strompfad eines achten Transistors (8o) über den Strompfad des siebten Transistors (70) zwischen die Ausgarigselektrode (D) des zweiten Transistors (20·) und den zweiten Schaltungspunkt (l6) geschaltet ist.

■ '.'' ' ' 3~i Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß alle Transistoren dem gleichen Leitungstyp angehören, daß mit den Steuerelektroden des dritten und achten Transistors 00, '8O) eine gemeinsame erste Eingangsschaltung (D_lt), 82) verbunden ist, daß mit den Steuerelektroden des fünften und sechsten Transistors (50, 6o) eine gemeinsame zweite Eingangsschaltung (D, , 84) verbunden ist, und daß mit den Steuerelektroden des vierten und siebten Transistors (40, 70) eine gemeinsame dritte Eingangsschaltung (¥_χί 86) verbunden- ist.

909840/1289

4. Speicherzelle nach Anspruch 3, d a —

durch gekennzeichnet, daß getrennte ■ Schaltungen (120b, 120a, 88) zur getrennten Zuführung von Eingangssignalen, die einen ersten oder einen zweiten Wert

Φ - ,ι ·

haben können, an die erste, zweite und dritte Eingangsschaltung (82, 84, 86) vorgesehen sind, wobei das der ersten Eingangsschaltung zugeführte Signal den ersten Wert hat, wenn das der zweiten Eingangsschaltung zugeführte Signal, den zweigten Wert hat und umgekehrt. : a-iv.'

5. Speicherzelle nach Anspruch 4, da -

durch gekennzeichnet, daß zwischen den ersten und zweiten Schaltungspunkt (Masse, 16) eine

Spannungsquelle (l4) geschaltet ist und daß die Spannungsdifferenz zwischen dem ersten und zweiten Schaltungspunkt kleiner ist als die Potentialdifferenz zwischen den ersten und zweiten Wert der Eingangssignale.

6. Speicherzelle nach Anspruch 1 oder 2,

dadurch gekennzeichnet, daß die Transistoren Feldeffekttransistoren sind und daß die Eingangs- · Ausgangs- und Steuerelektrode die Quelle, der Abfluß bzw. die Steuerelektrode sind.

7· Speicherzelle nach Anspruch 6, dadurch gekennzeichnet, daß die erste "und die zweite Impedanzanordnung (12, 22) durch einen neunten

909840/1289

bzw. zehnten Feldeffekttransistor (2^)(FIg. 2) desselben Leitungstyps gebildet werden, wobei der Strompfad des neunten Transistors in den Stromweg zwischen den zweiten Schaltungspunkt (l6) und die Ausgangselektrode (D) des ersten Transistors (10) geschaltet ist und der Strompfad des zehnten Transistors in den Stromweg zwischen dem zweiten Schaltungopunkt (16). und der Ausgangselektrode (D) des zweiten Transistors (20) geschaltet ist, die Steuerelektrode des neunten Transistors mit Quelle oder Abfluß des neunten Transistors und-die Steuerelektrode des zehnten Transistors mit Quelle oder Abfluß des zehnten Transistors verbunden sind:

8. Speicherzelle nach Anspruch 6/ dadurch gekennzeichnet, daß die Strompfade eines neunten und eines zehnten Feldeffekttransistors des gleichen Leitungstyps in Reihe zwischen einen Punkt festen Potentials und eine erste Ausgangsschaltung geschaltet sind, daß die Steuerelektrode des neunten Transistors mit der Abflußelektrode des ersten oder zweiten Transistors verbunden ist und daß der Steuerelektrode des zehnten Transistors ein Steuersignal zu.führbar ist. ■ ■

9. Speicherzelle nach Anspruch 8, dadurch gekennzeichnet, daß, die Strompfade des neunten und eines elften Feldeffekttransistors in der angegebenen Reihenfolge zwischen einen Punkt festen Potentials und eine

909840/1289

__26- :-.U99843-

zweite Ausgangsschaltung geschaltet sind und dai dar Steuerelektrode des elften Transistors wahlweise ein Steuersignal EUführbar ist« '"'■'* " '""" ~~"

10. Speicherten© nach Anspruch 9, da -

durch lekenszeiehßeii, daß die Steuerelektrode des zehnten oder elften Transistors (142) Slit des Steuerelektroden des vierten und siebten frsnsistors C%0* verbunden ist*

11* WQrtoi*gaaisiert@s--Speiehersysteffij iss* besondere unter Verwendung von Speiaheraelleii naeii eii Ansprüehe 1 bis lö> dessen Speieherzellön ftwiktioöell ia feilen, und Spalten angeordnet sind, g e fc e ή η a ei'6 Ii "a e fc durch eine erste und eine zweite Leseleitun© JTtfe⁴ Jede Speicherzellenspalte j einen Satz erster Zeil@ßlidfe©:EV¥€s& jeder speißherselienzeile einer zugeordnet ist! einen zweiter Zeilenleiter, von denen Jeder Speieherzelleäseil© einer zugeordnet ist} eine Anordnung zum selektiven Irregen einer der ersten Zeilenleiter zum Herauslesen der Informatio in der zugeordneten Speicherzellenzeile auf die ersten Lese* leitungen und eine Anordnung zum selektiven Erregen einer der zweiten Zeilenleiter zum Herauslesen der Information in der zugehörigen Speicherzellenzeile auf die zweiten Leselei» tungen.

909840/1289 BAD

·. -27- U 99 8 43

12. Speicher nach Anspruch-11, d a -

d u r ch gekennzeichnet, daß jede Speicherzelle ein erstes und ein zweites Ausgangsgatter enthalten, denen der Ausgang der zugehörigen Speicherzelle zugeführt ist; daß der Ausgang des ersten Gatters mit der zugehörigen ersten Leseleitung gekoppelt ist, daß der Ausgang des zweiten Gatters mit der zugehörigen zweiten Leseleitung gekoppelt ist und daß die zugehörigen ersten und zweiten Zeilenleiter mit den Eingängen des ersten bzw. zweiten Gatters gekoppelt sind.

Γ5. Speicher nach Anspruch 11, dadurch gekennze ichne t, daß Jede Leseleitung eine Zifferneingang/Leseausgangleitung ist, und daß jede Speieherzelle enthält: Elf Peldeffekteinriclitungen desselben Leitungstyps,· die jeweils eine Quelle und einen Abfluß, welche die Enden eines Strompfades durch die. Einrichtung, darstellen, und eine Steuerelektrode enthalten, einen ersten und einen zweiten Schaltungspunkt (Masse, l6), ein erstes Impedanzelement (12), das mit dem Strompfad der ersten Einrichtung (10) in der angegebenen Reihenfolge zwischen den zweiten Schaltungspunlct (l6) und den ersten Schaltungspunkt (Masse) geschaltet ist: ein zweites Impedanzelement (22), das in Reihe mit dem Strompfad der zweiten Einrichtung (20) in der angegebenen Reihenfolge zwischen den zweiten und den ersten Sbhaitungspunkt geschaltet ist: eine Anordnung, durch die die AbfluSelelctroden der ersten und zweiten Einrichtung

9098A0/1289

·· -28- U998V3

überkreuz mit den Steuerelektroden der zweiten und- ersten Einrichtung gekoppelt' werden; eine Reihenschaltung der Strompfade der dritten und vierten Einrichtung in der angegebenen Reihenfolge zwischen den Abfluß (D) der ersten Einrichtung (10) und den ersten Schaltungspunkt; eine Reihenschaltung der Strompfade der fünften und der vierten Einrichtung (5Oj 40) in der angegebenen Reihenfolge zwischen den Ab-* fluß (D) der zweiten Einrichtung (20) und dem ersten Sc'hal- - tungspunkt (Masse); eine Reihenschaltung der Strompfade der sechsten und siebten Einrichtung (60, 70) in der angegebenen Reihenfolge zwischen den Abfluß der ersten Einrichtung (10) und dem· zweiten Schaltungspunkt (l6); eine Reihenschaltung der Strompfade der achten und der siebten Einrichtung in der angegebenen Reihenfolge zwischen dem Abfluß der zweiten Einrichtung (20) und dem zweiten Schaltungspunkt (l6); eine Verbindung der Steuerelektroden der fünften und sechsten Einrichtung (50, 6o) mit der ersten Ziffernelngang/Leseausgangsleitung (D₁ ) der zugehörigen Spalte; eine Verbindung la

der Steuerelektroden der dritten und achten Einrichtung (JO, 8o) mit der zweiten Zifferneingang/Leseausgangsleitung (Di^) der zugehörigen Spalte; eine Reihenschaltung der Strompfade der neunten und zehnten Einrichtung (l4o, 142) zwischen einem Punkt (l6)" festen Potentials und der ersten Zifferheingang/ Leseausgangsleitung (D- ) der zugehörigen Spalte; eine Reihenschaltung der Strompfade der neunten und elften Einrichtung (l40, l44) in der angegebenen Reihenfolge zwischen einem

Punkt festen Potentials und der zweiten Zifferneingang/Lese—

909840/1289 · BADORlQtNAL

ausgangsleitung (D₁, ) der zugehörigen Spalte; eine Verbindung der Steuerelektroden der vierten, siebten und zehnten Einrichtung (40, 7(V 142) mit der ersten Zeilenleitung (W„) der zugehörigen Zeile und eine Verbindung der Steuerelektrode der elften Einrichtung (I¹I-²I-) mit der zweiten Zeilenleitung (W') der zugehörigen Zeile. .-.,■.-

• BAD ORiGiNAL

90 98 40/128 9 ,