KR102657562B1 - 비휘발성 메모리 장치 - Google Patents

비휘발성 메모리 장치 Download PDF

Info

Publication number
KR102657562B1
KR102657562B1 KR1020160163803A KR20160163803A KR102657562B1 KR 102657562 B1 KR102657562 B1 KR 102657562B1 KR 1020160163803 A KR1020160163803 A KR 1020160163803A KR 20160163803 A KR20160163803 A KR 20160163803A KR 102657562 B1 KR102657562 B1 KR 102657562B1
Authority
KR
South Korea
Prior art keywords
voltage
bit line
global bit
volatile memory
abandoned
Prior art date
Application number
KR1020160163803A
Other languages
English (en)
Other versions
KR20180063956A (ko
Inventor
신민철
엄호석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160163803A priority Critical patent/KR102657562B1/ko
Priority to US15/814,625 priority patent/US10403356B2/en
Priority to TW106140827A priority patent/TWI738926B/zh
Priority to CN201711236405.5A priority patent/CN108154897B/zh
Publication of KR20180063956A publication Critical patent/KR20180063956A/ko
Priority to US16/521,221 priority patent/US10497439B1/en
Application granted granted Critical
Publication of KR102657562B1 publication Critical patent/KR102657562B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

비휘발성 메모리 장치는 글로벌 비트라인과 연결되는 메모리 셀을 포함할 수 있다. 라이트 드라이버는 상기 글로벌 비트라인으로 드리프트 전류를 공급할 수 있다. 전압 클램핑 회로는 상기 글로벌 비트라인의 전압 레벨을 클램프 전압으로 제한하여 특정 메모리 셀만을 턴온시킬 수 있다.

Description

비휘발성 메모리 장치 {NON-VOLATILE MEMORY APPARATUS}
본 발명은 반도체 기술에 관한 것으로, 더 상세하게는 비휘발성 메모리 셀을 구비하는 비휘발성 메모리 장치에 관한 것이다.
전자장치는 많은 전자 구성요소를 포함하고 있고, 그 중 컴퓨터 시스템 반도체로 구성된 많은 전자 구성요소들을 포함할 수 있다. 상기 컴퓨터 시스템은 메모리 장치를 포함할 수 있다. DRAM은 빠른 속도로 데이터를 입출력할 수 있고, 랜덤 억세스가 가능하다는 장점이 있기 때문에 일반적인 메모리 장치로 널리 사용되고 있다. 하지만, DRAM은 캐패시터로 구성된 메모리 셀을 구비하기 때문에, 전원공급이 차단되면 저장된 데이터를 잃어버리는 휘발성 특징을 갖는다. 위와 같은 DRAM의 단점을 개선하기 위해 플래쉬 메모리 장치가 개발되었다. 플래쉬 메모리 장치는 플로팅 게이트로 구성된 메모리 셀을 포함하여 전원공급이 차단되더라도 저장된 데이터를 유지할 수 있는 비휘발성 특징을 가질 수 있다. 하지만, DRAM에 비해 현저히 느린 속도로 데이터 입출력 동작을 수행하고, 랜덤 억세스가 어렵다는 단점이 있다.
최근에는 빠른 동작 속도 및 비휘발성 특징을 갖는 상변화 메모리 (Phase change RAM), 자기 메모리 (Magnetic RAM), 저항성 메모리 (Resistive RAM) 및 강유전 메모리 (Ferroelectric RAM)과 같은 차세대 메모리 장치들이 개발되고 있다. 상기 차세대 메모리 장치들은 비휘발성 특징을 가지면서도 빠른 속도로 동작할 수 있는 장점을 갖고 있다. 특히, 상기 PRAM은 칼코겐화물로 구성된 메모리 셀을 포함하고, 메모리 셀의 저항 값을 변화시킴으로써 데이터를 저장할 수 있다.
선행기술문헌 1: 공개특허공보 제10-2013-0003065호
선행기술문헌 2: 미국 공개번호 2008/0266942
본 발명의 실시예는 라이트 메모리 셀 및 글로벌 비트라인의 전압 레벨을 제한하여 선별적인 드리프트 리커버리 동작을 수행하고, 디스터브 현상을 개선할 수 있는 비휘발성 메모리 장치를 제공할 수 있다.
본 발명의 실시예에 따른 비휘발성 메모리 장치는 글로벌 비트라인과 연결되는 메모리 셀; 상기 글로벌 비트라인으로 드리프트 전류를 공급하는 라이트 드라이버; 및 상기 글로벌 비트라인의 전압 레벨을 클램프 전압으로 제한하는 전압 클램핑 회로를 포함할 수 있다.
본 발명의 실시예에 따른 비휘발성 메모리 장치는 셋 데이터 또는 리셋 데이터를 저장하는 복수의 메모리 셀; 상기 복수의 메모리 셀로 드리프트 전류를 공급하는 라이트 드라이버; 및 상기 복수의 메모리 셀로 인가되는 전압을 제한하여 셋 데이터를 저장하고 있는 메모리 셀을 턴온시키고, 리셋 데이터를 저장하고 있는 메모리 셀을 턴온시키지 않는 전압 클램핑 회로를 포함할 수 있다.
본 발명의 실시예에 따른 비휘발성 메모리 장치는 글로벌 비트라인과 연결되는 메모리 셀; 동작모드에 따라 상기 글로벌 비트라인으로 프로그램 전류 및 드리프트 전류 중 하나를 제공하는 라이트 드라이버; 및 상기 동작 모드에 따라 상기 글로벌 비트라인의 전압 레벨을 제 1 클램프 전압 및 제 2 클램프 전압 중 하나로 제한하는 전압 클램핑 회로를 포함할 수 있다.
본 발명의 실시예는 비휘발성 메모리 장치의 동작 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 비휘발성 메모리 장치의 구성을 보여주는 도면,
도 2는 도 1에 도시된 스위칭 소자의 전류 및 전압 특성을 보여주는 그래프,
도 3은 메모리 셀의 저항 분포를 보여주는 도면으로서, 드리프트 현상에 의한 저항 변화와 드리프트 리커버리 동작에 의한 저항 변화를 보여주는 도면,
도 4는 본 발명의 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이의 구성을 개략적으로 보여주는 도면,
도 5는 본 발명의 실시예에 따른 비휘발성 메모리 장치의 구성을 보여주는 도면,
도 6은 본 발명의 실시예에 따른 제 1 및 제 2 클램프 전압의 레벨을 보여주는 도면,
도 7은 본 발명의 기술적 사상의 다양한 실시예들에 따른 비휘발성 메모리 장치를 구비하는 메모리 카드를 나타낸 개략도,
도 8은 본 발명의 기술적 사상의 다양한 실시예들에 따른 비휘발성 메모리 장치를 구비하는 전자 장치를 설명하기 위한 블록도,
도 9는 본 발명의 기술적 사상의 다양한 실시예들에 따른 비휘발성 메모리 장치를 구비하는 데이터 저장 장치를 나타낸 블록도,
도 10은 본 발명의 기술적 사상의 다양한 실시예들에 따른 비휘발성 메모리 장치를 구비하는 전자 시스템 블록도이다.
도 1은 본 발명의 실시예에 따른 비휘발성 메모리 장치의 구성을 보여주는 도면이다. 도 1에서, 상기 비휘발성 메모리 장치(1)는 데이터를 저장할 수 있는 메모리 셀(110)을 포함할 수 있다. 상기 메모리 셀(110)은 가변 저항성 소자(111)과 스위칭 소자(112)를 포함할 수 있다. 상기 가변 저항성 소자(111)는 가변 저항성 물질로 구성되어 데이터를 저장할 수 있다. 예를 들어, 상기 가변 저항성 소자(111)는 고저항 상태 또는 저저항 상태로 프로그램 및/또는 라이트될 수 있다. 상기 고저항 상태는 리셋 데이터로서 정의될 수 있고, 상기 저저항 상태는 셋 데이터로서 정의될 수 있다. 상기 스위칭 소자(112)는 다이오드와 같이 특정 방향으로 전류가 흐르도록 할 수 있다. 상기 스위칭 소자(112)는 오보닉 스레쉬홀드 스위치(Ovonic Threshold Switch, OTS)일 수 있다. 상기 오보닉 스레쉬홀드 스위치는 임계 전류보다 많은 전류가 인가되거나, 상기 오보닉 스레쉬홀드 스위치 양 단의 전압 레벨이 임계 전압의 레벨 이상이 되면, 상기 오보닉 스레쉬홀드 스위치를 통해 급격하게 많은 전류가 흐르도록 할 수 있다
도 2는 도 1에 도시된 스위칭 소자(112)의 전류 및 전압 특성을 보여주는 그래프이다. 도 2에서, 상기 그래프의 가로 축은 전압일 수 있고, 세로 축은 전류의 크기를 로그 스케일로 나타낸 것일 수 있다. 상기 스위칭 소자(112)는 임계 전류 값(Ith) 이하의 전류가 흐를 때 또는 상기 스위칭 소자(112)의 양 단의 전압 차이가 셋 임계 전압(VthSET) 이하일 때 턴오프될 수 있다. 상기 스위치 소자(112)가 턴오프된 상태일 때, 상기 메모리 셀(110)을 통해서 매우 적은 양의 전류만 흐를 수 있다. 상기 스위칭 소자(112)로 인가되는 전류 량이 증가하여 상기 임계 전류(Ith) 이상이 되거나 상기 스위칭 소자(112)의 양 단의 전압 차이가 셋 임계 전압(VthSET) 이상이 되면, 상기 스위칭 소자(112)는 턴온될 수 있다. 상기 스위칭 소자(112)가 턴온되면, 상기 메모리 셀(110)을 통해 제한 없는 양의 많은 전류가 흐를 수 있다. 상기 스위칭 소자(112)는 상기 메모리 셀(110)이 저저항 상태일 때 및/또는 상기 메모리 셀(110)이 셋 데이터(SET)를 저장하고 있을 때 상기 스위칭 소자(112)의 임계 전압은 셋 임계 전압(VthSET)에 대응할 수 있고, 상기 메모리 셀(110)이 고저항 상태일 때 및/또는 상기 메모리 셀(110)이 리셋 데이터(RESET)를 저장하고 있을 때 상기 스위칭 소자(112)의 임계 전압은 리셋 임계 전압(VthRST)에 대응할 수 있다. 후술되겠지만, 상기 메모리 셀(110)에 저장된 데이터를 리드하기 위해 사용되는 리드 기준전압(VREAD)은 상기 셋 임계 전압(VthSET)과 상기 리셋 임계 전압(VthRST) 사이의 레벨을 가질 수 있다.
도 1에서, 상기 메모리 셀(110)은 글로벌 비트라인(GBL)과 연결될 수 있다. 상기 비휘발성 메모리 장치(1)는 라이트 드라이버(120) 및 전압 클램핑 회로(130)를 포함할 수 있다. 상기 라이트 드라이버(120)는 상기 글로벌 비트라인(GBL)으로 드리프트 전류(IDR)를 공급할 수 있다. 상기 라이트 드라이버(120)는 상기 글로벌 비트라인(GBL)을 통해 상기 메모리 셀(110)로 상기 드리프트 전류(IDR)를 공급할 수 있다. 상기 라이트 드라이버(120)는 드리프트 리커버리 동작에서 상기 드리프트 전류(IDR)를 공급할 수 있다. 상기 라이트 드라이버는 드리프트 리커버리 동작과 관련된 동작 모드 신호(RDR)에 기초하여 상기 드리프트 전류(IDR)를 공급할 수 있다. 상기 라이트 드라이버(120)는 라이트 동작에서 상기 글로벌 비트라인(GBL) 및 상기 메모리 셀(110)로 프로그램 전류(IPR)를 공급할 수 있다. 상기 프로그램 전류(IPR)는 메모리 셀(110)을 저정항 상태 또는 고저항 상태로 설정하기 위한 전류일 수 있고, 상기 메모리 셀(110)로 셋 데이터 또는 리셋 데이터를 저장하기 위한 전류일 수 있다. 상기 라이트 드라이버(120)는 라이트 동작 중에 셋 신호(SET)에 기초하여 셋 데이터를 저장하기 위한 프로그램 전류(IPR)를 생성하여 상기 글로벌 비트라인(GBL)으로 공급할 수 있다. 상기 라이트 드라이버(120)는 라이트 동작 중에 리셋 신호(RESET)를 수신하면, 리셋 데이터를 저장하기 위한 프로그램 전류(IPR)를 생성하여 상기 글로벌 비트라인(GBL)으로 공급할 수 있다.
상기 전압 클램핑 회로(120)는 상기 글로벌 비트라인(GBL)의 전압 레벨을 제한할 수 있다. 상기 전압 클램핑 회로(130)는 상기 글로벌 비트라인(GBL)의 전압 레벨을 제한함으로써, 상기 메모리 셀(110)의 전압 레벨을 제한할 수 있다. 상기 전압 클램핑 회로(130)는 상기 글로벌 비트라인(GBL)의 전압 레벨을 클램프 전압(VCL)의 레벨로 제한할 수 있다. 상기 클램프 전압(VCL)의 레벨은 상기 리드 기준전압(VREAD)보다 높고 리셋 임계 전압(VthRST)의 레벨보다 낮을 수 있다.
상기 전압 클램핑 회로(130)는 상기 글로벌 비트라인(GBL)의 전압 레벨을 상기 클램프 전압(VCL)으로 제한하여 저저항 상태의 메모리 셀 또는 셋 데이터를 저장하고 있는 메모리 셀을 턴온시키고, 고저항 상태의 메모리 셀 또는 리셋 데이터를 저장하고 있는 메모리 셀을 턴온시키지 않을 수 있다. 따라서, 라이트 드라이버(120)로부터 상기 글로벌 비트라인(GBL)으로 드리프트 전류(IDR)가 공급될 때, 고저항 상태의 메모리 셀 또는 리셋 데이터를 저장하고 있는 메모리 셀에 대한 드리프트 리커버리 동작은 수행되지 않을 수 있다. 즉, 상기 드리프트 리커버리 동작은 저저항 상태의 메모리 셀 또는 셋 데이터를 저장하고 있는 메모리 셀에 대해서만 수행될 수 있다.
상기 비휘발성 메모리 장치(1)는 컬럼 스위치(140), 로우 스위치(150) 및 리드 센스앰프(160)를 더 포함할 수 있다. 상기 비휘발성 메모리 장치(1)는 계층적 비트라인 및 계층적 워드라인 구조를 가질 수 있다. 상기 메모리 셀(110)의 일 단은 비트라인(BL)과 연결될 수 있다. 상기 컬럼 스위치(140)는 상기 글로벌 비트라인(GBL) 및 비트라인(BL) 사이에 연결될 수 있고, 컬럼 선택 신호(YS)에 기초하여 상기 글로벌 비트라인(GBL) 및 비트라인(BL)을 연결할 수 있다. 잘 알려진 바와 같이, 상기 글로벌 비트라인(GBL)은 복수의 컬럼 스위치를 통해 복수의 비트라인과 연결될 수 있고, 특정 컬럼 스위치가 턴온되면 특정 비트라인 및 상기 특정 비트라인과 연결된 메모리 셀과 연결될 수 있다. 상기 메모리 셀(110)의 타 단은 워드라인(WL)과 연결될 수 있다. 상기 로우 스위치(150)는 상기 워드라인(WL) 및 글로벌 워드라인(GWL) 사이에 연결될 수 있고, 로우 선택 신호(XS)에 기초하여 상기 워드라인(WL) 및 상기 글로벌 워드라인(GWL)을 연결할 수 있다. 마찬가지로, 상기 글로벌 워드라인(GWL)은 복수의 로우 스위치를 통해 복수의 워드라인과 연결될 수 있고, 특정 로우 스위치가 턴온되면 특정 워드라인 및 상기 특정 워드라인과 연결된 메모리 셀과 연결될 수 있다. 상기 글로벌 워드라인(GWL)은 저전압(VL) 단과 연결될 수 있다. 상기 저전압(VL)은 접지전압 또는 접지전압보다 낮은 레벨을 갖는 음 전압일 수 있다. 예를 들어, 상기 음전압은 벌크 바이어스 또는 백 바이어스 전압일 수 있다. 예를 들어, 상기 비휘발성 메모리 장치(1)가 스탠바이 모드일 때, 상기 접지전압이 상기 저전압(VL)으로 공급될 수 있고, 상기 비휘발성 메모리 장치(1)가 액티브 모드일 때, 상기 음 전압이 상기 저전압(VL)으로 공급될 수 있다.
상기 리드 센스앰프(160)는 리드 동작 중에 상기 메모리 셀(110)에 저장된 데이터를 리드할 수 있다. 상기 리드 센스앰프(160)는 상기 글로벌 비트라인(GBL)과 연결되고, 상기 글로벌 비트라인(GBL)을 통해 상기 메모리 셀(110)과 연결될 수 있다. 상기 리드 센스앰프(160)는 리드 동작 중에 리드 기준전압(VREAD)을 상기 글로벌 비트라인(GBL)으로 공급할 수 있다. 상기 리드 센스앰프(160)는 리드 기준전압(VREAD)이 메모리 셀(110)로 공급되었을 때, 상기 메모리 셀(110)의 전압 또는 상기 메모리 셀(110)을 통해 흐르는 전류의 값을 감지하여 출력 신호(OUT)를 생성할 수 있다.
도 1에서, 상기 전압 클램핑 회로(130)는 비교기(131) 및 드라이버(132)를 포함할 수 있다. 상기 비교기(131)는 상기 클램프 전압(VCL)을 수신하고, 상기 글로벌 비트라인(GBL)의 전압 레벨을 상기 클램프 전압(VCL)과 비교할 수 있다. 상기 드라이버(132)는 상기 비교기(131)의 출력에 기초하여 상기 글로벌 비트라인(GBL)의 전압 레벨을 변화시킬 수 있다. 상기 드라이버(132)는 트랜지스터(T1)를 포함할 수 있다. 상기 트랜지스터(T1)는 게이트가 상기 비교기(131)의 출력과 연결되고, 드레인인 상기 라이트 드라이버(120)와 연결되며, 소스가 상기 글로벌 비트라인(GBL)과 연결될 수 있다. 상기 드라이버(132)는 상기 글로벌 비트라인(GBL)의 전압 레벨을 상기 클램프 전압(VCL)과 실질적으로 동일한 레벨로 유지시킬 수 있다.
도 3은 메모리 셀의 저항 분포를 보여주는 도면으로서, 드리프트 현상에 의한 저항 변화와 드리프트 리커버리 동작에 의한 저항 변화를 보여주는 도면이다. 도 1을 함께 참조하면, 라이트 드라이버(120)를 통해 상기 메모리 셀(110)로 셋 데이터 및 리셋 데이터를 라이트하면 실선과 같은 2개의 저항 분포를 가질 수 있다. 왼쪽 실선은 셋 데이터(SET) 또는 저저항 분포를 나타낼 수 있고, 오른쪽 실선은 리셋 데이터(RESET) 또는 고저항 분포를 나타낼 수 있다. 이 후, 시간이 지나면서, 상기 메모리 셀에 저장된 데이터, 즉, 상기 메모리 셀의 저항 상태는 드리프트 현상에 의해 변화될 수 있다. 일반적으로 상기 드리프트 현상은 저항 값이 커지는 방향으로 발생할 수 있다. 상기 드리프트 현상에 의해 상기 셋 데이터 또는 저저항 분포 및 리셋 데이터 또는 고저항 분포는 점선으로 도시된 것과 같이 실선보다 모두 오른쪽으로 이동될 수 있다. 드리프트 리커버리 동작이 수행되지 않는 경우, 상기 셋 데이터(SET)와 리셋 데이터(RESET)를 구분할 수 있는 센싱 마진은 A일 수 있다. 상기 셋 데이터(SET) 및 상기 리셋 데이터(RESET)를 저장하는 메모리 셀 모두에 대해 드리프트 리커버리 동작이 수행되면, 상기 드리프트 현상에 의해 오른쪽으로 이동된 저항 분포는 라이트 동작 수행 직후의 저항 분포를 나타내는 실선과 같이 왼쪽으로 복원될 수 있다. 이 때, 상기 셋 데이터(SET)와 리셋 데이터(RESET)를 구분할 수 있는 센싱 마진은 B일 수 있다. 상기 센싱 마진(B)은 상기 센싱 마진(A)과 유사한 값을 가지므로, 드리프트 리커버리 동작을 통해 센싱 마진이 확장되는 효과는 얻을 수 없다. 본 발명의 실시예에 따른 비휘발성 메모리 장치(1)는 셋 데이터(SET)를 저장하고 있는 메모리 셀에 대해서만 선별적으로 드리프트 리커버리 동작을 수행할 수 있다. 즉, 상기 전압 클램핑 회로(130)가 상기 글로벌 비트라인(GBL)의 전압 레벨을 클램프 전압(VCL)으로 제한함으로써, 상기 셋 데이터(SET)를 저장하고 있는 메모리 셀만을 턴온시키고, 상기 턴온된 메모리 셀에 대해서만 드리프트 리커버리 동작이 수행될 수 있다. 따라서, 상기 셋 데이터(SET) 분포는 실선과 같이 왼쪽으로 이동할 수 있지만, 상기 리셋 데이터(RESET) 분포는 점선과 같은 위치를 유지할 수 있다. 상기 셋 데이터(SET)와 리셋 데이터(RESET)를 구분할 수 있는 센싱 마진은 C일 수 있다. 상기 센싱 마진(C)은 상기 센싱 마진(A, B)보다 매우 클 수 있고, 셋 데이터(SET)와 리셋 데이터(RESET)를 구분할 수 있는 상기 센싱 마진은 크게 확대될 수 있다.
도 4는 본 발명의 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이(400)의 구성을 개략적으로 보여주는 도면이다. 도 4에서, 상기 메모리 셀 어레이(400)는 3개의 비트라인과 3개의 워드라인이 교차하는 영역에 9개의 메모리 셀을 구비하는 것을 예시하였으나, 상기 메모리 셀 어레이(400)는 더 많은 개수의 비트라인, 워드라인 및 메모리 셀을 포함할 수 있다. 제 1 메모리 셀(MC11)의 일 단은 제 1 비트라인(BL1)과 연결되고, 타 단은 제 1 워드라인(WL1)과 연결될 수 있다. 제 2 메모리 셀(MC12)의 일 단은 제 1 비트라인(BL1)과 연결되고, 타 단은 제 2 워드라인(WL2)과 연결될 수 있다. 제 3 메모리 셀(MC13)의 일 단은 제 1 비트라인(BL1)과 연결되고, 타 단은 제 3 워드라인(WL3)과 연결될 수 있다. 제 4 메모리 셀(MC21)의 일 단은 제 2 비트라인(BL2)과 연결되고, 타 단은 제 1 워드라인(WL1)과 연결될 수 있다. 제 5 메모리 셀(MC22)의 일 단은 제 2 비트라인(BL2)과 연결되고, 타 단은 제 2 워드라인(WL2)과 연결될 수 있다. 제 6 메모리 셀(MC23)의 일 단은 제 2 비트라인(BL2)과 연결되고, 타 단은 제 3 워드라인(WL3)과 연결될 수 있다. 제 7 메모리 셀(MC31)의 일 단은 제 3 비트라인(BL3)과 연결되고, 타 단은 제 1 워드라인(WL1)과 연결될 수 있다. 제 8 메모리 셀(MC32)의 일 단은 제 3 비트라인(BL3)과 연결되고, 타 단은 제 2 워드라인(WL2)과 연결될 수 있다. 제 9 메모리 셀(MC33)의 일 단은 제 3 비트라인(BL3)과 연결되고, 타 단은 제 3 워드라인(WL3)과 연결될 수 있다. 도시되지는 않았지만, 상기 제 1 내지 제 3 비트라인(BL1, BL2, BL3)은 각각 컬럼 스위치를 통해 글로벌 비트라인과 연결될 수 있고, 상기 제 1 내지 제 3 워드라인(WL1, WL2, WL3)은 각각 로우 스위치를 통해 글로벌 워드라인과 연결될 수 있다. 제 1 메모리 셀(MC11)은 저저항 상태로서 셋 데이터를 저장하고, 제 2 및 제 3 메모리 셀(MC12, MC13)은 고저항 상태로서 리셋 데이터를 저장한다고 가정하자. 드리프트 리커버리 동작이 수행되면, 예를 들어, 상기 제 1 비트라인(BL1)이 컬럼 스위치를 통해 상기 글로벌 비트라인과 연결되고, 상기 제 1 내지 제 3 워드라인(WL1, WL2, WL3)이 각각 로우 스위치를 통해 상기 글로벌 워드라인과 연결될 수 있다. 상기 드리프트 리커버리 동작을 위해 상기 라이트 드라이버(120)는 드리프트 전류(IDR)를 상기 글로벌 비트라인(GBL)으로 공급할 수 있다. 이 때, 상기 드리프트 전류(IDR)가 리셋 임계 전류 값을 초과하는 경우, 상기 제 1 내지 제 3 메모리 셀(MC11, MC12, MC13)은 모두 턴온되어 발생된 드리프트 현상이 보상될 수 있다. 이 때, 본 발명의 실시예에 따른 상기 전압 클램핑 회로(130)는 상기 글로벌 비트라인(GBL)의 전압 레벨을 상기 클램프 전압(VCL)으로 제한할 수 있다. 따라서, 상기 제 1 메모리 셀(MC11)은 턴온되지만, 상기 제 2 및 제 3 메모리 셀(MC12, MC13)은 턴오프될 수 있고, 상기 제 1 메모리 셀(MC11)에 대해서만 드리프트 리커버리 동작이 수행될 수 있다.
도 5는 본 발명의 실시예에 따른 비휘발성 메모리 장치(5)의 구성을 보여주는 도면이다. 도 5에서, 상기 비휘발성 메모리 장치(5)는 메모리 셀(510), 라이트 드라이버(520) 및 전압 클램핑 회로(530)를 포함할 수 있다. 상기 메모리 셀(510)은 가변 저항 소자(511) 및 스위칭 소자(512)를 포함할 수 있다. 상기 메모리 셀(510)의 일 단은 비트라인(BL)과 연결되고, 상기 컴럼 스위치(540)는 컬럼 스위치 신호(YS)에 기초하여 상기 비트라인(BL)과 글로벌 비트라인(GBL)을 연결할 수 있다. 상기 메모리 셀(510)의 타 단은 워드라인(WL)과 연결되고, 상기 로우 스위치(550)는 로우 선택 신호(XS)에 기초하여 상기 워드라인(WL)과 글로벌 워드라인(GWL)을 연결할 수 있다. 상기 글로벌 워드라인(GWL)은 저전압(VL) 단과 연결될 수 있다.
상기 라이트 드라이버(520)는 비휘발성 메모리 장치(5)의 동작 모드에 따라 리커버리 전류(IDR) 및 프로그램 전류(IPR) 중 하나를 상기 글로벌 비트라인(GBL)으로 제공할 수 있다. 상기 라이트 드라이버(520)는 드리프트 리커버리 동작 중에 상기 글로벌 비트라인(GBL)으로 드리프트 전류(IDR)를 제공할 수 있다. 상기 라이트 드라이버(520)는 드리프트 리커버리 신호(RDR)에 기초하여 상기 드리프트 전류를 제공할 수 있다. 상기 라이트 드라이버(520)는 라이트 동작에서, 상기 글로벌 비트라인(GBL)으로 프로그램 전류(IPR)를 제공할 수 있다. 상기 라이트 드라이버(520)는 셋 신호(SET)에 기초하여 상기 메모리 셀(510)로 셋 데이터를 라이트하기 위한 프로그램 전류(IPR)를 제공할 수 있고, 리셋 신호(RESET)에 기초하여 상기 메모리 셀(510)로 리셋 데이터를 라이트하기 위한 프로그램 전류(IPR)를 제공할 수 있다.
상기 전압 클램핑부(530)는 상기 비휘발성 메모리 장치(5)의 동작 모드에 따라 상기 글로벌 비트라인(GBL)을 제 1 클램프 전압(VCL1) 및 제 2 클램프 전압(VCL2) 중 하나로 제한할 수 있다. 상기 전압 클램핑 회로(530)는 드리프트 리커버리 동작에서 상기 글로벌 비트라인(GBL)의 전압 레벨을 상기 제 1 클램프 전압(VCL1)으로 제한할 수 있다. 상기 전압 클램핑 회로(530)는 상기 라이트 동작에서 상기 글로벌 비트라인(GBL)의 전압 레벨을 상기 제 2 클램프 전압(VCL2)으로 제한할 수 있다.
도 6은 본 발명의 실시예에 따른 제 1 및 제 2 클램프 전압(VCL1, VCL2)의 레벨을 보여주는 도면이다. 도 6은 셋 데이터(SET)를 저장하고 있는 메모리 셀의 저항 분포와 리셋 데이터(RESET)를 저장하고 있는 메모리 셀의 저항 분포를 보여준다. 상기 셋 데이터(SET)를 저장하고 있는 메모리 셀의 저항 분포 중 가장 낮은 임계 전압은 최소 셋 임계 전압(VthSET_min)일 수 있고, 가장 높은 임계 전압은 최대 셋 임계 전압(VthSET_max)일 수 있다. 상기 셋 임계 전압(VthSET)은 상기 최소 셋 임계 전압(VthSET_min) 및 최대 셋 임계 전압(VthSET_max)의 중간 값에 해당할 수 있다. 상기 리셋 데이터(RESET)를 저장하고 있는 메모리 셀의 저항 분포 중 가장 낮은 임계 전압은 최소 리셋 임계 전압(VthRST_min)일 수 있고, 가장 높은 임계 전압은 최대 리셋 임계 전압(VthRST_max)일 수 있다. 상기 리셋 임계 전압(VthRST)은 상기 최소 리셋 임계 전압(VthRST_min) 및 최대 리셋 임계 전압(VthRST_max)의 중간 값에 해당할 수 있다. 리드 기준전압(VREAD)은 상기 최대 셋 임계 전압(VthSET_max)과 상기 최소 리셋 임계 전압(VthRST_min) 사이의 어떤 값을 가질 수 있다. 예를 들어, 상기 리드 전압(VREAD)은 상기 셋 임계 전압(VthSET)과 리셋 임계 전압(VthRST)의 평균 값에 해당할 수 있다. 상기 제 1 클램프 전압(VCL1)은 도 1 및 도 2에서 설명된 클램프 전압(VCL)과 실질적으로 동일한 레벨을 가질 수 있다. 상기 제 1 클램프 전압(VCL1)은 상기 리드 기준전압(VREAD)보다 높은 레벨을 갖고, 상기 최소 리셋 임계 전압(VthRST_min) 보다 낮은 레벨을 가질 수 있다. 즉, 상기 제 1 클램프 전압(VCL1)은 상기 리드 기준전압(VREAD)과 상기 최소 리셋 임계 전압(VthRST_min) 사이의 어떤 값을 가질 수 있다. 상기 제 2 클램프 전압(VCL2)은 상기 제 1 클램프 전압(VCL1)보다 낮은 레벨을 가질 수 있다. 상기 제 2 클램프 전압(VCL2)는 예를 들어, 상기 최소 셋 임계 전압(VthSET_min)보다 낮은 레벨을 가질 수 있다.
상기 전압 클램핑 회로(530)는 전압 생성기(533), 비교기(531) 및 드라이버(532)를 포함할 수 있다. 상기 전압 생성기(533)는 동작 모드 신호에 기초하여 상기 제 1 클램프 전압(VCL1) 및 상기 제 2 클램프 전압(VCL2) 중 하나를 상기 비교기(531)로 출력할 수 있다. 상기 동작 모드 신호는 드리프트 리커버리 신호(RDR) 및 라이트 신호(WT)를 포함할 수 있다. 상기 드리프트 리커버리 신호(RDR)는 상기 비휘발성 메모리 장치(5)의 드리프트 리커버리 동작이 수행될 때 생성될 수 있고, 상기 라이트 신호(WT)는 상기 비휘발성 메모리 장치(5)의 라이트 동작이 수행될 때 생성될 수 있다. 상기 전압 생성기(533)는 상기 드리프트 리커버리 신호(RDR)에 기초하여 상기 제 1 클램프 전압(VCL1)을 상기 비교기(531)로 출력하고, 상기 라이트 신호(WT)에 기초하여 상기 제 2 클램프 전압(VCL2)을 상기 비교기(531)로 출력할 수 있다.
상기 비교기(531)는 상기 전압 생성기(533)로부터 상기 제 1 클램프 전압(VCL1) 또는 상기 제 2 클램프 전압(VCL2)을 수신할 수 있다. 상기 비교기(531)는 상기 글로벌 비트라인(GBL)의 전압 레벨을 상기 전압 생성기(533)의 출력과 비교할 수 있다. 상기 드라이버(532)는 상기 비교기(531)의 비교 결과에 기초하여 상기 글로벌 비트라인(GBL)의 전압 레벨을 변화시킬 수 있다. 상기 드라이버(532)는 상기 글로벌 비트라인(GBL)의 전압 레벨을 각각 상기 제 1 클램프 전압(VCL1) 또는 제 2 클램프 전압(VCL2)의 레벨로 유지시킬 수 있다. 상기 드라이버(532)는 트랜지스터(T2)를 포함할 수 있다. 상기 트랜지스터(T2)는 게이트가 상기 비교기(531)의 출력과 연결되고, 드레인이 상기 라이트 드라이버(520)와 연결되며, 소스가 상기 글로벌 비트라인(GBL)과 연결될 수 있다.
상기 비휘발성 메모리 장치(5)는 리드 센스앰프(560)를 더 포함할 수 있다. 상기 리드 센스앰프(560)는 리드 동작 중에 상기 메모리 셀(510)에 저장된 데이터를 리드할 수 있다. 상기 리드 센스앰프(560)는 상기 글로벌 비트라인(GBL)과 연결되고, 상기 글로벌 비트라인(GBL)을 통해 상기 메모리 셀(510)과 연결될 수 있다. 상기 리드 센스앰프(560)는 리드 동작 중에 리드 기준전압(VREAD)을 상기 글로벌 비트라인(GBL)으로 공급할 수 있다. 상기 리드 센스앰프(560)는 리드 기준전압(VREAD)이 메모리 셀(510)로 공급되었을 때, 상기 메모리 셀(510)의 전압 또는 상기 메모리 셀(510)을 통해 흐르는 전류의 값을 감지하여 출력 신호(OUT)를 생성할 수 있다.
상기 전압 클램핑 회로(530)는 상기 드리프트 리커버리 동작에서 상기 글로벌 비트라인(GBL)의 전압 레벨을 상기 제 1 클램프 전압(VCL1)으로 제한하여 셋 데이터를 저장하고 있는 메모리 셀(510)에 대해서만 드리프트 리커버리 동작이 수행되도록 한다. 따라서, 상기 비휘발성 메모리 장치(5)는 도 1에 도시된 상기 비휘발성 메모리 장치(1)와 동일한 효과를 얻을 수 있다. 라이트 동작에서 상기 전압 클램핑 회로(530)는 상기 글로벌 비트라인(GBL)의 전압 레벨을 상기 제 2 클램프 전압(VCL2)으로 제한할 수 있다. 도 4를 참조하면, 제 1 비트라인(BL1) 및 제 1 워드라인(WL1)이 선택되어 제 1 메모리 셀(MC11)에 대해 라이트 동작이 수행될 때, 제 2 및 제 3 워드라인(WL2, WL3)이 선택되지 않고 절반만 선택된(half selected), 제 2 및 제 3 메모리 셀(MC12, MC13)은 디스터브(disturb) 현상에 기한 오프 리키지(off leakage)로 인해 메모리 셀의 전압 레벨이 상승할 수 있다. 만약 제 2 및 제 3 메모리 셀(M12, M13) 중 임계 전압, 특히 셋 임계 전압이 낮은 메모리 셀이 존재한다면, 임계 전압이 낮은 메모리 셀이 먼저 턴온될 수 있고, 상기 제 1 메모리 셀(MC11)에 대한 라이트 동작은 실패할 수 있다. 또한, 임계 전압이 낮은 메모리 셀에 저장된 데이터도 유실될 수 있다. 상기 전압 클램핑 회로(530)는 글로벌 비트라인(GBL)의 전압 레벨이 과도하게 상승되는 것을 방지하기 위해, 상기 글로벌 비트라인(GBL)의 전압 레벨을 상기 제 2 클램프 전압(VCL2)으로 제한할 수 있고, 이에 따라 발생할 수 있는 디스터브 현상을 개선할 수 있다. 상기 전압 클램핑 회로(530)는 라이트 동작이 수행되는 전체 시간 동안 상기 글로벌 비트라인(GBL)의 전압 레벨을 제한할 수 있지만, 일 실시예에서, 상기 전압 클램핑 회로(530)는 라이트 동작이 시작된 후 소정 시간 동안만 상기 글로벌 비트라인(GBL)의 전압 레벨을 제한할 수 있다. 예를 들어, 상기 소정 시간은 상기 라이트 동작이 시작된 후 상기 프로그램 전류(IPR)에 의해 상기 메모리 셀(510)이 턴온될 때까지의 시간일 수 있다. 상기 메모리 셀(510)이 턴온되면, 상기 전압 클램핑 회로(530)는 상기 글로벌 비트라인(GBL)의 전압 레벨을 제한하지 않을 수 있고, 이에 따라 상기 라이트 드라이버(520)로부터 상대적으로 멀리 위치하는 메모리 셀로 프로그램 전류(IPR)를 공급하기 위한 전류 구동력을 향상시킬 수 있다.
도 7은 본 발명의 기술적 사상의 다양한 실시예들에 따른 비휘발성 메모리 장치를 구비하는 메모리 카드를 나타낸 개략도이다. 도 7을 참조하면, 메모리 카드 시스템(4100)은 컨트롤러(4110), 메모리(4120) 및 인터페이스 부재(4130)를 포함할 수 있다. 상기 컨트롤러(4110)와 상기 메모리(4120)는 명령어 및/또는 데이터를 주고받을 수 있도록 구성될 수 있다. 상기 메모리(4120)는, 예를 들어, 상기 컨트롤러(4110)에 의해 실행되는 명령어, 및/또는 사용자의 데이터를 저장하는 데 사용될 수 있다.
상기 메모리 카드 시스템(4100)은 상기 메모리(4120)에 데이터를 저장하거나, 또는 상기 메모리(4120)로부터 데이터를 외부로 출력할 수 있다. 상기 메모리(4120)는 상술한 본 발명의 실시예에 따른 비휘발성 메모리 장치(1, 5)를 포함할 수 있다.
상기 인터페이스 부재(4130)는 외부와의 데이터의 입/출력을 담당할 수 있다. 상기 메모리 카드 시스템(4100)은 멀티미디어 카드(multimedia card: MMC), 시큐어 디지털 카드(secure digital card: SD) 또는 휴대용 데이터 저장 장치일 수 있다.
도 8은 본 발명의 기술적 사상의 다양한 실시예들에 따른 비휘발성 메모리 장치를 구비하는 전자 장치를 설명하기 위한 블록도이다. 도 8을 참조하면, 상기 전자 장치(4200)는 프로세서(4210), 메모리(4220) 및 입출력 장치(I/O, 4230)를 포함할 수 있다. 상기 프로세서(4210), 메모리(4220) 및 입출력 장치(4230)는 버스(4246)를 통하여 연결될 수 있다.
상기 메모리(4220)는 상기 프로세서(4210)로부터 제어 신호를 받을 수 있다. 상기 메모리(4220)는 프로세서(4210)의 동작을 위한 코드 및 데이터를 저장할 수 있다. 상기 메모리(4220)는 버스(4246)를 통하여 억세스 되는 데이터를 저장하도록 사용될 수 있다. 상기 메모리(4220)는 상술한 본 발명의 실시예에 따른 비휘발성 메모리 장치(1, 5)를 포함할 수 있다. 발명의 구체적인 실현 및 변형을 위하여, 추가적인 회로 및 제어 신호들이 제공될 수 있다.
상기 전자 장치(4200)는 상기 메모리(4220)를 필요로 하는 다양한 전자 제어 장치를 구성할 수 있다. 예를 들어, 상기 전자 장치(4200)는 컴퓨터 시스템, 무선통신 장치 예를 들어, PDA, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 웹 태블릿(web tablet), 무선 전화기, 휴대폰, 디지털 음악 재생기(digital music player), MP3 플레이어, 네비게이션, 솔리드 스테이트 디스크(solid state disk: SSD), 가전제품(household appliance), 또는 정보를 무선환경에서 송수신할 수 있는 모든 소자에 사용될 수 있다.
상기 전자 장치(4200)의 보다 구체적인 실현 및 변형된 예에 대하여 도 9 및 도 10을 참조하여 설명하기로 한다.
도 9는 본 발명의 기술적 사상의 다양한 실시예들에 따른 비휘발성 메모리 장치를 구비하는 데이터 저장 장치를 나타낸 블록도이다. 도 9를 참조하면, 솔리드 스테이트 디스크(Solid State Disk; SSD; 4311)와 같은 데이터 저장 장치가 제공될 수 있다. 상기 솔리드 스테이트 디스크(SSD; 4311)는 인터페이스(4313), 제어기(4315), 비휘발성 메모리(4318) 및 버퍼 메모리(4319)를 포함할 수 있다.
상기 솔리드 스테이트 디스크(4311)는 반도체 디바이스를 이용하여 정보를 저장하는 장치이다. 상기 솔리드 스테이트 디스크(4311)는 하드 디스크 드라이브(HDD)에 비하여 속도가 빠르고 기계적 지연이나 실패율, 발열 및 소음도 적으며, 소형화/경량화할 수 있는 장점이 있다. 상기 솔리드 스테이트 디스크(4311)는 노트북 PC, 넷북, 데스크톱 PC, MP3 플레이어, 또는 휴대용 저장장치에 널리 사용될 수 있다.
상기 제어기(4315)는 상기 인터페이스(4313)에 인접하게 형성되고 전기적으로 접속될 수 있다. 상기 제어기(4315)는 메모리 제어기 및 버퍼 제어기를 포함하는 마이크로프로세서일 수 있다. 상기 비휘발성 메모리(4318)는 상기 제어기(4315)에 인접하게 형성되고 접속 터미널(T)을 경유하여 상기 제어기(4315)에 전기적으로 접속될 수 있다. 상기 솔리드 스테이트 디스크(4311)의 데이터 저장용량은 상기 비휘발성 메모리(4318)에 대응할 수 있다. 상기 버퍼 메모리(4319)는 상기 제어기(4315)에 인접하게 형성되고 전기적으로 접속될 수 있다.
상기 인터페이스(4313)는 호스트(4302)에 접속될 수 있으며 데이터와 같은 전기신호들을 송수신하는 역할을 할 수 있다. 예를 들면, 상기 인터페이스(4313)는 SATA, IDE, SCSI, 및/또는 이들의 조합과 같은 규격을 사용하는 장치일 수 있다. 상기 비휘발성 메모리(4318)는 상기 제어기(4315)를 경유하여 상기 인터페이스(4313)에 접속될 수 있다.
상기 비휘발성 메모리(4318)는 상기 인터페이스(4313)를 통하여 수신된 데이터를 저장하는 역할을 할 수 있다. 상기 비휘발성 메모리(4318)는 상술한 본 발명의 실시예에 따른 비휘발성 메모리 장치(1, 5)를 포함할 수 있다. 상기 솔리드 스테이트 디스크(4311)에 전원공급이 차단된다 할지라도, 상기 비휘발성 메모리(4318)에 저장된 데이터는 보존되는 특성이 있다.
상기 버퍼 메모리(4319)는 휘발성 메모리를 포함할 수 있다. 상기 휘발성 메모리는 디램(DRAM), 및/또는 에스램(SRAM)일 수 있다. 상기 버퍼 메모리(4319)는 상기 비휘발성 메모리(4318)에 비하여 상대적으로 빠른 동작 속도를 보인다.
상기 인터페이스(4313)의 데이터 처리속도는 상기 비휘발성 모리(4318)의 동작속도에 비하여 상대적으로 빠를 수 있다. 여기서, 상기 버퍼 메모리(4319)는 데이터를 임시 저장하는 역할을 할 수 있다. 상기 인터페이스(4313)를 통하여 수신된 데이터는 상기 제어기(4315)를 경유하여 상기 버퍼 메모리(4319)에 임시 저장된 후, 상기 비휘발성 메모리(4318)의 데이터 기록 속도에 맞추어 상기 비휘발성 메모리(4318)에 영구 저장될 수 있다.
또한, 상기 비휘발성 메모리(4318)에 저장된 데이터들 중 자주 사용되는 데이터들은 사전에 독출하여 상기 버퍼 메모리(4319)에 임시 저장할 수 있다. 즉, 상기 버퍼 메모리(4319)는 상기 솔리드 스테이트 디스크(4311)의 유효 동작속도를 증가시키고 오류 발생률을 감소하는 역할을 할 수 있다.
도 10은 본 발명의 기술적 사상의 다양한 실시예들에 따른 비휘발성 메모리 장치를 구비하는 전자 시스템 블록도이다. 도 10을 참조하면, 상기 전자 시스템(4400)은 바디(4410), 마이크로 프로세서 유닛(4420), 파워 유닛(4430), 기능 유닛(4440), 및 디스플레이 컨트롤러 유닛(4450)을 포함할 수 있다.
상기 바디(4410)는 인쇄 회로기판(PCB)으로 형성된 마더 보드일 수 있다. 상기 마이크로 프로세서 유닛(4420), 상기 파워 유닛(4430), 상기 기능 유닛(4440), 및 상기 디스플레이 컨트롤러 유닛(4450)은 상기 바디(4410)에 장착될 수 있다. 상기 바디(4410)의 내부 혹은 상기 바디(4410)의 외부에 디스플레이 유닛(4460)이 배치될 수 있다. 예를 들면, 상기 디스플레이 유닛(4460)은 상기 바디(4410)의 표면에 배치되어 상기 디스플레이 컨트롤러 유닛(4450)에 의해 프로세스 된 이미지를 표시할 수 있다.
상기 파워 유닛(4430)은 외부 배터리 등으로부터 일정 전압을 공급받아 이를 요구되는 전압 레벨로 분기하여 상기 마이크로 프로세서 유닛(4420), 상기 기능 유닛(4440), 상기 디스플레이 컨트롤러 유닛(4450) 등으로 공급하는 역할을 할 수 있다. 상기 마이크로 프로세서 유닛(4420)은 상기 파워 유닛(4430)으로부터 전압을 공급받아 상기 기능 유닛(4440)과 상기 디스플레이 유닛(4460)을 제어할 수 있다. 상기 기능 유닛(4440)은 다양한 전자 시스템(4400)의 기능을 수행할 수 있다. 예를 들어, 상기 전자 시스템(4400)이 휴대폰인 경우 상기 기능 유닛(4440)은 다이얼링, 또는 외부 장치(4470)와의 교신으로 상기 디스플레이 유닛(4460)으로의 영상 출력, 스피커로의 음성 출력 등과 같은 휴대폰 기능을 수행할 수 있는 여러 구성요소들을 포함할 수 있으며, 카메라가 함께 장착된 경우 카메라 이미지 프로세서의 역할을 할 수 있다.
상기 전자 시스템(4400)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 상기 기능 유닛(4440)은 메모리 카드 컨트롤러일 수 있다. 상기 기능 유닛(4440)은 유선 혹은 무선의 통신 유닛(4480)을 통해 상기 외부 장치(4470)와 신호를 주고 받을 수 있다. 상기 전자 시스템(4400)이 기능 확장을 위해 유에스비(USB) 등을 필요로 하는 경우, 상기 기능 유닛(4440)은 인터페이스 컨트롤러의 역할을 할 수 있다. 상술한 본 발명의 실시예에 따른 비휘발성 메모리 장치(1, 5)는 상기 마이크로 프로세서 유닛(4420) 및 상기 기능 유닛(4440) 중 적어도 어느 하나로 적용될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (19)

  1. 글로벌 비트라인과 연결되는 메모리 셀;
    상기 글로벌 비트라인으로 프로그램 전류 및 드리프트 전류를 공급하는 라이트 드라이버; 및
    상기 라이트 드라이버가 상기 드리프트 전류를 공급할 때, 상기 글로벌 비트라인의 전압 레벨을 클램프 전압으로 제한하는 전압 클램핑 회로를 포함하는 비휘발성 메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 클램프 전압은 셋 상태의 메모리 셀을 턴온시키고, 리셋 상태의 메모리 셀을 턴온시키지 않는 전압 레벨을 갖는 비휘발성 메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 클램프 전압은 리드 기준전압보다 높고 리셋 임계 전압보다 낮은 레벨을 갖는 비휘발성 메모리 장치.
  4. 셋 데이터 또는 리셋 데이터를 저장하는 복수의 메모리 셀;
    상기 복수의 메모리 셀로 프로그램 전류 및 드리프트 전류를 공급하는 라이트 드라이버; 및
    상기 라이트 드라이버가 상기 복수의 메모리 셀로 상기 드리프트 전류를 공급할 때, 상기 복수의 메모리 셀로 인가되는 전압을 제한하여 셋 데이터를 저장하고 있는 메모리 셀을 턴온시키고, 리셋 데이터를 저장하고 있는 메모리 셀을 턴온시키지 않는 전압 클램핑 회로를 포함하는 비휘발성 메모리 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서,
    상기 복수의 메모리 셀은 글로벌 비트라인과 연결되고, 상기 전압 클램핑 회로는 상기 글로벌 비트라인의 전압 레벨을 클램프 전압으로 제한하는 비휘발성 메모리 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서,
    상기 클램프 전압은 리드 기준전압보다 높고 리셋 임계 전압보다 낮은 레벨을 갖는 비휘발성 메모리 장치.
  7. 글로벌 비트라인과 연결되는 메모리 셀;
    동작모드에 따라 상기 글로벌 비트라인으로 프로그램 전류 및 드리프트 전류 중 하나를 제공하는 라이트 드라이버; 및
    상기 동작 모드에 따라 상기 글로벌 비트라인의 전압 레벨을 제 1 클램프 전압 및 제 2 클램프 전압 중 하나로 제한하는 전압 클램핑 회로를 포함하는 비휘발성 메모리 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 라이트 드라이버는 드리프트 리커버리 동작에서 상기 글로벌 비트라인으로 상기 드리프트 전류를 제공하고, 라이트 동작에서 상기 글로벌 비트라인으로 프로그램 전류를 제공하는 비휘발성 메모리 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 전압 클램핑 회로는 상기 드리프트 리커버리 동작에서 상기 글로벌 비트라인의 전압 레벨을 상기 제 1 클램프 전압으로 제한하고, 상기 라이트 동작에서 상기 글로벌 비트라인의 전압 레벨을 상기 제 2 클램프 전압으로 제한하는 비휘발성 메모리 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 전압 클램핑 회로는 상기 라이트 동작이 시작된 후 소정 시간 동안만 상기 글로벌 비트라인의 전압 레벨을 제한하는 비휘발성 메모리 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 소정 시간은 라이트 동작이 시작된 후 상기 메모리 셀이 턴온될 때까지의 시간인 비휘발성 메모리 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 제 1 클램프 전압은 리드 전압보다 높고 리셋 임계 전압보다 낮은 레벨을 갖는 비휘발성 메모리 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 제 2 클램프 전압은 상기 제 1 클램프 전압보다 낮은 레벨을 갖는 비휘발성 메모리 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 제 2 클램프 전압은 셋 임계 전압보다 낮은 레벨을 갖는 비휘발성 메모리 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 전압 클램핑 회로는 동작 모드 신호에 기초하여 상기 제 1 클램프 전압 및 제 2 클램프 전압 중 하나를 출력하는 전압 생성기;
    상기 전압 생성기의 출력과 상기 글로벌 비트라인의 전압 레벨을 비교하는 비교기; 및
    상기 비교기의 비교 결과에 기초하여 상기 글로벌 비트라인의 전압 레벨을 변화시키는 드라이버를 포함하는 비휘발성 메모리 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 비휘발성 메모리 장치는 컬럼 선택 신호에 기초하여 턴온되는 컬럼 스위치를 더 포함하고, 상기 메모리 셀의 일단은 비트라인과 연결되고, 상기 비트라인은 상기 컬럼 스위치를 통해 상기 글로벌 비트라인과 연결되는 비휘발성 메모리 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서,
    상기 비휘발성 메모리 장치는 로우 선택 신호에 기초하여 턴온되는 로우 스위치를 더 포함하고, 상기 메모리 셀의 타 단은 워드라인과 연결되고, 상기 워드라인은 상기 로우 스위치를 통해 글로벌 워드라인과 연결되는 비휘발성 메모리 장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 글로벌 워드라인은 저전압 단과 연결되고, 상기 저전압은 접지전압 또는 접지전압보다 낮은 음 전압인 비휘발성 메모리 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    리드 동작에서 상기 글로벌 비트라인의 전압 레벨과 리드 전압의 레벨을 비교하여 출력 신호를 생성하는 리드 센스앰프를 더 포함하는 비휘발성 메모리 장치.
KR1020160163803A 2016-12-02 2016-12-02 비휘발성 메모리 장치 KR102657562B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160163803A KR102657562B1 (ko) 2016-12-02 2016-12-02 비휘발성 메모리 장치
US15/814,625 US10403356B2 (en) 2016-12-02 2017-11-16 Non-volatile memory apparatus including voltage clamping circuit
TW106140827A TWI738926B (zh) 2016-12-02 2017-11-23 包括電壓鉗位電路的非揮發性記憶體裝置
CN201711236405.5A CN108154897B (zh) 2016-12-02 2017-11-30 包括电压钳位电路的非易失性存储装置
US16/521,221 US10497439B1 (en) 2016-12-02 2019-07-24 Non-volatile memory apparatus including voltage clamping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160163803A KR102657562B1 (ko) 2016-12-02 2016-12-02 비휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20180063956A KR20180063956A (ko) 2018-06-14
KR102657562B1 true KR102657562B1 (ko) 2024-04-17

Family

ID=62244040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160163803A KR102657562B1 (ko) 2016-12-02 2016-12-02 비휘발성 메모리 장치

Country Status (4)

Country Link
US (2) US10403356B2 (ko)
KR (1) KR102657562B1 (ko)
CN (1) CN108154897B (ko)
TW (1) TWI738926B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190042892A (ko) 2017-10-17 2019-04-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102401183B1 (ko) * 2017-12-05 2022-05-24 삼성전자주식회사 메모리 장치 및 그 동작 방법
KR102515463B1 (ko) * 2018-06-18 2023-03-30 에스케이하이닉스 주식회사 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
KR102501696B1 (ko) * 2018-06-18 2023-02-21 에스케이하이닉스 주식회사 전압 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 시스템
US10832765B2 (en) * 2018-06-29 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Variation tolerant read assist circuit for SRAM
US11437090B2 (en) * 2018-07-16 2022-09-06 Arm Limited Negative differential resistance circuits
KR20200117374A (ko) * 2019-04-04 2020-10-14 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 이의 동작 방법 및 이를 이용하는 시스템
KR20200141887A (ko) * 2019-06-11 2020-12-21 에스케이하이닉스 주식회사 읽기 동작을 제어하는 제어회로를 포함하는 반도체 메모리 장치
US20220367808A1 (en) * 2019-11-15 2022-11-17 Jun-Sung Kim Composition for memory cell containing chalcogen compound, structure thereof, method for manufacturing same, and method for operating same
KR20210105187A (ko) * 2020-02-18 2021-08-26 에스케이하이닉스 주식회사 전압 생성 회로 및 이를 이용하는 비휘발성 메모리 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160086675A1 (en) 2014-09-19 2016-03-24 Sandisk Technologies Inc. Word line dependent temperature compensation scheme during sensing to counteract cross-temperature effect

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541816B1 (ko) * 2003-09-19 2006-01-10 삼성전자주식회사 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
KR100594280B1 (ko) 2004-06-23 2006-06-30 삼성전자주식회사 프로그램 동작시 비트라인의 전압을 조절하는 비트라인전압 클램프 회로를 구비하는 플래쉬 메모리장치 및 이의비트라인 전압 제어방법
US8143653B2 (en) * 2005-08-10 2012-03-27 Samsung Electronics Co., Ltd. Variable resistance memory device and system thereof
JP4366448B2 (ja) * 2007-02-23 2009-11-18 パナソニック株式会社 不揮発性メモリ装置、および不揮発性メモリ装置におけるデータ書込方法
US7940552B2 (en) 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
JP4579965B2 (ja) * 2007-12-19 2010-11-10 パナソニック株式会社 半導体記憶装置
KR20090126587A (ko) * 2008-06-04 2009-12-09 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
US8467245B2 (en) 2010-03-24 2013-06-18 Ememory Technology Inc. Non-volatile memory device with program current clamp and related method
TW201207852A (en) * 2010-04-05 2012-02-16 Mosaid Technologies Inc Semiconductor memory device having a three-dimensional structure
KR101736383B1 (ko) * 2010-08-03 2017-05-30 삼성전자주식회사 메모리 장치, 이의 프리차지 제어 방법, 및 이를 포함하는 장치들
JP2012069216A (ja) * 2010-09-24 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置
KR20140090879A (ko) 2013-01-10 2014-07-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR102055375B1 (ko) * 2013-01-14 2020-01-22 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
WO2015179537A1 (en) * 2014-05-20 2015-11-26 Sandisk 3D Llc Intrinsic vertical bit line architecture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160086675A1 (en) 2014-09-19 2016-03-24 Sandisk Technologies Inc. Word line dependent temperature compensation scheme during sensing to counteract cross-temperature effect

Also Published As

Publication number Publication date
US10497439B1 (en) 2019-12-03
CN108154897A (zh) 2018-06-12
US10403356B2 (en) 2019-09-03
US20190348113A1 (en) 2019-11-14
US20180158524A1 (en) 2018-06-07
CN108154897B (zh) 2021-08-03
KR20180063956A (ko) 2018-06-14
TWI738926B (zh) 2021-09-11
TW201822197A (zh) 2018-06-16

Similar Documents

Publication Publication Date Title
KR102657562B1 (ko) 비휘발성 메모리 장치
US9972366B2 (en) Sense amplifier for high speed sensing, memory apparatus and system including the same
US10482971B2 (en) Semiconductor memory apparatus and operating method of the semiconductor memory apparatus
US11024377B2 (en) Nonvolatile memory apparatus for performing a read operation and a method of operating the same
US20180358085A1 (en) Semiconductor memory apparatus and operating method thereof
KR102618529B1 (ko) 디스터번스를 방지하는 반도체 메모리 장치
US9997243B2 (en) Sense amplifier, and nonvolatile memory device and system including the same
US10079045B2 (en) Sense amplifier, memory apparatus and system including the same
CN110838311B (zh) 半导体存储器装置及其操作方法
TWI736650B (zh) 半導體記憶裝置及其操作方法
KR102670947B1 (ko) 반도체 메모리 장치, 이를 포함하는 반도체 시스템 및 전자 장치
US9984749B2 (en) Current driver, write driver, and semiconductor memory apparatus using the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant