TWI736650B - 半導體記憶裝置及其操作方法 - Google Patents

半導體記憶裝置及其操作方法 Download PDF

Info

Publication number
TWI736650B
TWI736650B TW106124185A TW106124185A TWI736650B TW I736650 B TWI736650 B TW I736650B TW 106124185 A TW106124185 A TW 106124185A TW 106124185 A TW106124185 A TW 106124185A TW I736650 B TWI736650 B TW I736650B
Authority
TW
Taiwan
Prior art keywords
voltage
bias voltage
word line
semiconductor memory
level
Prior art date
Application number
TW106124185A
Other languages
English (en)
Other versions
TW201807712A (zh
Inventor
嚴浩錫
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201807712A publication Critical patent/TW201807712A/zh
Application granted granted Critical
Publication of TWI736650B publication Critical patent/TWI736650B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Abstract

一種半導體記憶裝置可以包括記憶單元、寫入驅動器和電壓調節電 路。寫入驅動器可以基於寫入數據向記憶單元提供編程電流。當流過記憶單元的電流或全域字線的電壓位準比閾值大時，電壓調節電路可以調節耦接到記憶單元的全域字線的電壓位準。

Description

半導體記憶裝置及其操作方法
各種實施例整體而言關於半導體技術，更具體地，關於半導體記憶裝置及其操作方法。
電子設備包括許多電子元件，並且電腦系統包括許多電子元件(諸如基於半導體的電子元件)。在電腦體系結構中，由於DRAM具有快速的數據輸入/輸出速度和隨機存取的優點，所以動態隨機存取記憶體(DRAM)被廣泛地用作主記憶體。然而，DRAM將數據的每個位元儲存在由電容器和電晶體組成的記憶單元中，而由於電容器洩漏電流，當電源被切斷時，DRAM丟失儲存的數據。相比之下，將數據儲存在浮閘或電荷俘獲層中的快閃記憶體即使在電源被切斷時，也可以保留儲存的數據。然而，快閃記憶器具有比DRAM慢的數據輸入/輸出速度。
近來，期望新興的下一代記憶體技術(諸如相變隨機存取記憶體(PCRAM)、電阻式隨機存取記憶體(RRAM)、磁性隨機存取記憶體(MRAM)以及鐵電隨機存取記憶體(FRAM))在若干領域代替傳統的記憶體技術。期望下一代記憶體技術中的一些可以代替傳統的非揮發性記憶體技 術，因為它們可以達到高速度的要求。具體地，透過改變其電阻值而將數據儲存在硫族化合物層中的PRAM被認為是最有希望的下一代記憶體。
相關申請案的交叉引用：本申請案請求2016年8月25日在韓國智慧財產局提交的申請號為10-2016-0108452的韓國申請案的優先權，其透過引用整體合併於此。
在本發明的實施例中，半導體記憶裝置可以包括寫入驅動器、轉換檢測電路以及電壓調節電路。寫入驅動器可以基於寫入數據向記憶單元提供編程電流。轉換檢測電路可以透過將流過記憶單元的電流和耦接到記憶單元的全域字線的電壓位準中的一個與參考值進行比較來產生檢測信號。電壓調節電路可以基於檢測信號來調節全域字線的電壓位準。
在本發明的實施例中，包括記憶單元的半導體記憶裝置的操作方法可以包括在半導體記憶裝置的啟動模式期間，為全域字線提供功率偏置電壓。操作方法可以包括基於寫入數據向記憶單元提供編程電流。操作方法還可以包括基於流過記憶單元的電流和全域字線的電壓位準來調節全域字線的電壓位準。
1:半導體記憶裝置
11:記憶單元
12:相變元件
13:切換元件
110:記憶單元陣列
120:控制電路
130:行解碼器
140:列解碼器
150:輸入/輸出電路
2:半導體記憶裝置
210:記憶單元
211:相變元件
212:切換元件
220:寫入驅動器
230:轉換檢測電路
240:電壓調節電路
250:列開關
260:行開關
410:可變偏置電壓產生器
4100:記憶卡系統
4110:控制器
4120:記憶體
4130:介面構件
420:全域字線電壓開關
4200:電子設備
4210:處理器
4220:記憶體
4230:輸入/輸出設備
4246:匯流排
430:緩衝器
4302:主機
4311:固態硬碟
4313:介面
4315:控制器
4318:非揮發性記憶體
4319:緩衝記憶體
440:電源開關
4400:電子系統
4410:主體
4420:微處理器單元
4430:電源單元
4440:功能單元
4450:顯示控制器單元
4460:顯示單元
4470:外部設備
4480:通訊單元
510:位準轉換器
520:解碼器
530:參考電壓微調電路
540:電壓產生器
ACODE:地址位址微調代碼
ACT:啟動信號
ADD:位址信號
BL:位線
BL0~BL2:位線
CADD:列位址信號
CLK:時鐘信號
CSL:列選擇信號
CMD:命令信號
DCODE:數據微調代碼
DET:檢測信號
DETB:反相信號
DQ:數據
GBL:全域位線
GWL:全域字線
Icell:電流
IPR:編程電流
OTS:雙向閾值開關
RADD:行位址信號
T:連接端子
TEMP:溫度資訊
REF:參考值
SBIAS:功率偏置電壓
STB:待機信號
TCODE:溫度微調代碼
VBB:基體偏置電壓
VBIAS:可變偏置電壓
VPPW:編程電壓
VREFT:參考電壓
VSS:接地電壓
WL:字線
WL0~WL2:字線
WTD:寫入數據
圖1是圖示根據實施例的半導體記憶裝置的示例的示圖。
圖2是圖示根據實施例的半導體記憶裝置的示例的示圖。
圖3是圖示圖2的記憶單元的特性的電流-電壓曲線圖。
圖4是圖示圖2的電壓調節電路的示例的示圖。
圖5是圖示圖4的可變偏置電壓產生器的示例的示圖。
圖6是圖示包括根據各種實施例的半導體記憶裝置的記憶卡4100的示例的示意圖。
圖7是圖示包括根據各種實施例的半導體記憶裝置的電子設備4200的示例的示圖。
圖8是圖示包括根據各種實施例的半導體記憶裝置的數據儲存裝置的示例的示圖。
圖9是圖示包括根據各種實施例的半導體記憶裝置的電子系統4400的示例的示圖。
在下文中，下面將參考附圖來描述根據本發明的實施例的半導體裝置。
圖1是圖示根據實施例的半導體記憶裝置1的示例的示圖。參考圖1，半導體記憶裝置1可以包括記憶單元陣列110、控制電路120、行解碼器130、列解碼器140以及輸入/輸出電路150。記憶單元陣列110可以包括位於多個字線WL0、WL1和WL2以及多個位線BL0、BL1和BL2的交叉點處的多個記憶單元11。多個記憶單元11中的每個可以包括相變元件12和切換元件13。相變元件12可以在其一端處耦接到位線BL0、BL1和BL2，而可以在其另一端處耦接到切換元件13。切換元件13可以在其一端處耦接到相變元件12的另一端，而可以在其另一端處耦接到字線WL0、WL1和WL2。相變元件12可以儲存「設置」數據和「重設」數據。例如，相變元件12可以進入高電阻 狀態以儲存重設數據，而進入低電阻狀態以儲存設置數據。切換元件13可以是雙向閾值開關(OTS)。當切換元件13的兩端之間的電壓差大於閾值或者流過切換元件13的電流大於閾值時，切換元件13可以導通。當切換元件13導通時，大量電流可以流過切換元件13。
控制電路120可以透過與外部設備(未示出)通信來控制半導體記憶裝置1的操作。外部設備可以是包括處理器和記憶體控制器的主機設備。例如，控制電路120可以接收命令信號CMD、位址信號ADD和時鐘信號CLK。控制電路120可以接收數據DQ並且輸出數據DQ。控制電路120可以基於命令信號CMD和位址信號ADD來控制行解碼器130、列解碼器140和輸入/輸出電路150中的每個。基於命令信號CMD和位址信號ADD，控制電路120可以將行位址信號RADD提供給行解碼器130，以及可以將列位址信號CADD提供給列解碼器140。行解碼器130可以基於行位址信號RADD來選擇特定字線，而列解碼器140可以基於列位址信號CADD來選擇特定位線。當特定字線和特定位線被選中時，可以存取耦接到特定字線和特定位線的記憶單元11。
儘管未示出，半導體記憶裝置1的記憶單元陣列110可以具有分層的位線結構和分層的字線結構。例如，多個位線BL0、BL1和BL2中的每個可以透過列開關耦接到全域位線，而多個字線WL0、WL1和WL2中的每個可以透過行開關耦接到全域字線。
半導體記憶裝置1可以執行寫入操作和讀取操作。寫入操作可以包括將從外部設備提供的數據DQ儲存到記憶單元陣列110中，並且可以是編程操作。讀取操作可以包括將儲存在記憶單元陣列110中的數據輸出到外部 設備。控制電路120可以基於命令信號CMD來控制半導體記憶裝置1執行寫入操作和讀取操作。輸入/輸出電路150可以包括寫入驅動器(未示出)和讀取感測放大器(未示出)。在半導體記憶裝置1的寫入操作期間，寫入驅動器可以基於寫入數據來將編程電流提供給記憶單元陣列110。這裡，寫入數據表示要寫入記憶單元陣列110的數據。寫入驅動器可以為記憶單元陣列110提供設置編程電流以對「設置」數據進行編程，並且可以為記憶單元陣列110提供重設編程電流以對「重設」數據進行編程。在半導體記憶裝置1的讀取操作期間，讀取感測放大器可以輸出儲存在記憶單元陣列110中的數據。從讀取感測放大器輸出的數據可以透過控制電路120而被輸出到外部設備。
圖2是圖示根據實施例的半導體記憶裝置2的示例的示圖。參考圖2，半導體記憶裝置2可以包括記憶單元210、寫入驅動器220、轉換檢測電路230以及電壓調節電路240。記憶單元210可以包括相變元件211和切換元件212。這裡，切換元件212可以是雙向閾值開關(OTS)。記憶單元210可以在其一端處耦接到寫入驅動器220，而可以在其另一端處耦接到全域字線GWL。參考圖2，半導體記憶裝置2還可以包括列開關250和行開關260。列開關250可以基於列選擇信號CSL來將全域位線GBL耦接到位線BL。行開關260可以耦接到字線WL，並且當字線WL被致能時，可以將記憶單元210耦接到全域字線GWL。記憶單元210可以在其一端處耦接到位線BL，以及透過列開關250耦接到全域位線GBL和寫入驅動器220。記憶單元210可以在其另一端處透過行開關260耦接到全域字線GWL。
寫入驅動器220可以為記憶單元210提供編程電流IPR。寫入驅動器220可以接收寫入數據WTD，並且可以產生與寫入數據WTD相對應的編 程電流IPR。寫入數據WTD可以是「設置」數據和「重設」數據之一。例如，寫入數據WTD可以是與「設置」數據和「重設」數據之一相對應的代碼。然而，當記憶單元210能夠儲存多位準數據時，寫入驅動器220可以產生與多位準數據的各種值相對應的編程電流IPR。記憶單元210可以將編程電流IPR提供給全域位線GBL。
轉換檢測電路230可以透過全域字線GWL耦接到記憶單元210，並且可以接收流過記憶單元210的電流Icell。當流過記憶單元210的電流Icell比閾值電流值大時，或者當記憶單元210的兩端之間的電壓差比閾值電壓值大時，切換元件212可以導通，因此大量電流可以流過記憶單元210。例如，切換元件212的切換可以導致流過記憶單元210的電流急劇增加。圖3是圖示圖2的記憶單元210的特性的電流-電壓曲線圖。參考圖3，曲線圖的橫軸表示切換元件212的兩端之間的電壓差，而曲線圖的縱軸表示流過切換元件212的電流的對數尺度(log scale)。當流過切換元件212的電流比閾值電流值Ith小時或者當切換元件212的兩端之間的電壓差比閾值電壓值Vth小時，切換元件212可以保持關斷。因此，流過記憶單元210的電流量可以非常小。當由於流過記憶單元210的電流增加而使流過切換元件212的電流變得比閾值電流值Ith大時或者切換元件212的兩端之間的電壓差變得比閾值電壓值Vth大時，切換元件212可以導通。當切換元件212導通時，無限量的電流可以流過記憶單元210。
轉換檢測電路230可以透過檢測切換元件212是否導通來產生檢測信號DET。轉換檢測電路230可以透過將流過記憶單元210的電流Icell與參考值REF進行比較來產生檢測信號DET。參考值REF可以是與閾值電流值Ith 或更大值相對應的電流值。當流過記憶單元210的電流Icell增加時，全域字線GWL的電壓位準可以上升。轉換檢測電路230還可以透過將全域字線GWL的電壓位準與參考值REF進行比較來產生檢測信號DET。參考值REF可以是預定電壓位準的值。預定電壓位準可以與全域字線GWL的電壓位準相對應，當切換元件212導通時，全域字線GWL的電壓位準因電流Icell流過記憶單元210而上升。當流過記憶單元210的電流Icell比閾值電流值Ith大時或者當全域字線GWL的電壓位準比預定電壓位準大時，轉換檢測電路230可以致能檢測信號DET。當流過記憶單元210的電流Icell比閾值電流值Ith小時或者全域字線GWL的電壓位準比預定電壓位準小時，轉換檢測電路230可以不致能檢測信號DET。
電壓調節電路240可以調節全域字線GWL的電壓位準。電壓調節電路240可以向全域字線GWL施加可變偏置電壓VBIAS和功率偏置電壓SBIAS中的一個。例如，電壓調節電路240可以基於檢測信號DET來選擇可變偏置電壓VBIAS和功率偏置電壓SBIAS之間的一個。當檢測信號DET被失能時，電壓調節電路240可以向全域字線GWL提供功率偏置電壓SBIAS。這裡，功率偏置電壓SBIAS可以具有負電壓位準，諸如基底偏置電壓或基體偏置電壓。當檢測信號DET被致能時，電壓調節電路240可以向全域字線GWL提供可變偏置電壓VBIAS。電壓調節電路240可以基於寫入數據WTD產生可變偏置電壓VBIAS。如上所述，寫入數據WTD可以是設置數據或重設數據。根據寫入數據WTD是設置數據還是重設數據，電壓調節電路240可以產生具有不同位準的可變偏置電壓VBIAS。例如，當寫入數據WTD是設置數據時，電壓調節電路240可以產生其位準比在寫入數據WTD是重設數據時產生的可變 偏置電壓VBIAS的位準高的可變偏置電壓VBIAS。可變偏置電壓VBIAS可以具有比功率偏置電壓SBIAS的位準高的負電壓位準。
電壓調節電路240還可以接收位址信號ADD和溫度資訊TEMP。位址信號ADD可以表示記憶單元陣列中記憶單元210的位置。電壓調節電路240還可以基於位址信號ADD來調節可變偏置電壓VBIAS的位準。例如，記憶單元210與寫入驅動器220隔開越遠，施加到記憶單元210的可變偏置電壓VBIAS越低。電壓調節電路240可以將較低位準的可變偏置電壓VBIAS施加到位於遠離寫入驅動器220的記憶單元210，而可以將較高位準的可變偏置電壓VBIAS施加到位於寫入驅動器220附近的記憶單元210。
溫度資訊TEMP可以表示半導體記憶裝置2的溫度。半導體記憶裝置2的操作特性可以根據溫度而變化。例如，用於將寫入數據WTD寫入在較高溫度的記憶單元210中的編程電流IPR的量可以比用於將寫入數據WTD寫入在較低溫度的記憶單元210的編程電流IPR的量小。在將寫入數據WTD寫入記憶單元210的編程操作期間，半導體記憶裝置2的溫度變得越低，半導體記憶裝置2執行編程操作所需的編程電流IPR的量越大。因此，當半導體記憶裝置2的溫度為高時，電壓調節電路240可以增加可變偏置電壓VBIAS的位準，而當半導體記憶裝置2的溫度為低時，電壓調節電路240可以減小可變偏置電壓VBIAS的位準。
當半導體記憶裝置2將寫入數據WTD寫入記憶單元210時，電壓調節電路240可以向全域字線GWL提供功率偏置電壓SBIAS。寫入驅動器220可以向記憶單元210提供與寫入數據WTD相對應的編程電流IPR。寫入驅動器220可以基於編程電壓VPPW來產生編程電流IPR，並且功率偏置電壓 SBIAS可以具有足夠低的位準。這裡，如果寫入驅動器220與全域字線GWL之間的電壓差變得過高，則在列開關250、記憶單元210和行開關260的耐用性和可靠性方面可能會出現意想不到的問題。因此，根據本公開的各種實施例，半導體記憶裝置2可以確定關於記憶單元210的編程操作已經完成，並且當檢測到流過記憶單元210的電流Icell比閾值電流值Ith大時，或者當檢測到全域字線GWL的電壓位準比預定電壓位準大時，可以增加全域字線GWL的電壓位準。當流過記憶單元210的電流Icell或記憶單元210的電壓位準比參考值REF大時，轉換檢測電路230可以致能檢測信號DET，並且電壓調節電路240可以回應於檢測信號DET來向全域字線GWL提供可變偏置電壓VBIAS而不是功率偏置電壓SBIAS。因此，全域字線GWL的電壓位準可以上升，並且可以減小寫入驅動器220與全域字線GWL之間的電壓差。
圖4是圖示圖2的電壓調節電路240的示例的示圖。參考圖4，電壓調節電路240可以包括可變偏置電壓產生器410、全域字線電壓開關420以及緩衝器430。可變偏置電壓產生器410可以基於寫入數據WTD來產生可變偏置電壓VBIAS。此外，可變偏置電壓產生器410還可以基於位址信號ADD和溫度資訊TEMP來調節可變偏置電壓VBIAS的位準。
全域字線電壓開關420可以接收可變偏置電壓VBIAS和功率偏置電壓SBIAS。全域字線電壓開關420可以回應於檢測信號DET來輸出可變偏置電壓VBIAS和功率偏置電壓SBIAS中的一個。全域字線電壓開關420可以包括第一傳輸門421和第二傳輸門422。第一傳輸門421可以接收可變偏置電壓VBIAS，而第二傳輸門422可以接收功率偏置電壓SBIAS。第一傳輸門421和第二傳輸門422可以回應於檢測信號DET和檢測信號DET的反相信號 DETB而導通。當檢測信號DET被致能到高位準時，第一傳輸門421可以輸出可變偏置電壓VBIAS，而當檢測信號DET被失能為低位準時，第二傳輸門422可以輸出功率偏置電壓SBIAS。
緩衝器430可以緩衝全域字線電壓開關420的輸出，以及可以向全域字線GWL提供緩衝的電壓。可選地，在電壓調節電路240不包括緩衝器430的示例中，全域字線電壓開關420可以將其輸出信號直接傳送到全域字線GWL。當全域字線GWL的電壓位準從功率偏置電壓SBIAS的位準急劇變化到可變偏置電壓VBIAS的位準時，流過記憶單元210的電流Icell可能會急劇下降。緩衝器430可以透過允許全域字線GWL的電壓位準逐漸增加來允許流過記憶單元210的電流Icell逐漸減小。
電壓調節電路240還可以包括電源開關440。在啟動模式期間，半導體記憶裝置2可以執行寫入操作和讀取操作。當半導體記憶裝置2不處於啟動模式時，半導體記憶裝置2可以進入待機模式以最小化功耗。在半導體記憶裝置2的啟動模式期間，電源開關440可以將基體偏置電壓VBB輸出為功率偏置電壓SBIAS，而在半導體記憶裝置2的待機模式期間，電源開關440可以將接地電壓VSS輸出為功率偏置電壓SBIAS。電源開關440可以接收啟動信號ACT和待機信號STB。啟動信號ACT可以表示半導體記憶裝置2已進入啟動模式，以及待機信號STB可以表示半導體記憶裝置2已進入待機模式。當啟動信號ACT被致能時，電源開關440可以將基體偏置電壓VBB輸出為功率偏置電壓SBIAS，而當待機信號STB被致能時，電源開關440可以將接地電壓VSS輸出為功率偏置電壓SBIAS。
全域字線GWL的電壓位準可以根據半導體記憶裝置2的操作而改變。在半導體記憶裝置2的待機模式期間，電壓調節電路240可以向全域字線GWL提供與接地電壓VSS相對應的功率偏置電壓SBIAS，並且全域字線GWL的電壓位準可以變成與接地電壓VSS相同的電壓位準。當半導體記憶裝置2處於啟動模式時，電壓調節電路240可以向全域字線GWL提供與基體偏置電壓VBB相對應的功率偏置電壓SBIAS，並且全域字線GWL的電壓位準可以變成與基體偏置電壓VBB相同的電壓位準。當半導體記憶裝置2執行寫入操作時，編程電流IPR可以被提供給記憶單元210。此時，全域字線GWL的電壓位準可以保持在基體偏置電壓VBB。當記憶單元210的切換元件212導通並且流過記憶單元210的電流Icell變得比參考值REF大時，檢測信號DET可以被致能。因此，電壓調節電路240可以向全域字線GWL提供可變偏置電壓VBIAS，並且全域字線GWL的電壓位準可以變成與可變偏置電壓VBIAS相同的電壓位準。
圖5是圖示圖4的可變偏置電壓產生器410的示例的示圖。可變偏置電壓產生器410可以由各種邏輯電路來實現，並且圖5圖示了可變偏置電壓產生器410的示例。可變偏置電壓產生器410可以包括位準轉換器510、解碼器520、參考電壓微調電路530和電壓產生器540。位準轉換器510可以基於寫入數據WTD來產生數據微調代碼DCODE。例如，寫入數據WTD可以以數位代碼的形式被輸入，並且位準轉換器510可以透過改變寫入數據代碼的電壓位準或者透過對寫入數據代碼進行解碼來產生數據微調代碼DCODE。解碼器520可以接收位址信號ADD和溫度資訊TEMP。解碼器520可以透過對位址信號ADD進行解碼來產生位址微調代碼ACODE，並且可以透過對溫度資訊 TEMP進行解碼來產生溫度微調代碼TCODE。參考電壓微調電路530可以基於數據微調代碼DCODE、位址微調代碼ACODE和溫度微調代碼TCODE來產生參考電壓VREFT。參考電壓微調電路530可以包括多個串聯耦接的電阻器。參考電壓微調電路530可以基於數據微調代碼DCODE來產生參考電壓VREFT。例如，參考電壓微調電路530可以基於數據微調代碼DCODE、位址微調代碼ACODE和溫度微調代碼TCODE來選擇從多個串聯耦接的電阻器輸出的多個電壓中的一個，以及將選中的電壓輸出為參考電壓VREFT。電壓產生器540可以產生與參考電壓VREFT相對應的可變偏置電壓VBIAS。
圖6是圖示包括根據各種實施例的半導體記憶裝置的記憶卡4100的示例的示意圖。參考圖6，記憶卡系統4100可以包括控制器4110、記憶體4120和介面構件4130。控制器4110和記憶體4120可以交換命令和/或數據。例如，記憶體4120可以用於儲存將由控制器4110運行的命令，和/或記憶體4120可以用於儲存使用者數據。
記憶卡系統4100可以將數據儲存到記憶體4120中或者將數據從記憶體4120輸出到外部設備。記憶體4120可以包括根據各種實施例的記憶裝置1和2。
介面構件4130可以傳送來自外部設備的數據/向外部設備傳送數據。記憶卡系統4100可以是多媒體卡(MMC)、安全數位卡(SD)或便攜式數據儲存裝置。
圖7是圖示包括根據各種實施例的半導體記憶裝置的電子設備4200的示例的示圖。參考圖7，電子設備4200可以包括處理器4210、記憶體 4220和輸入/輸出設備4230。處理器4210、記憶體4220和輸入/輸出設備4230可以透過匯流排4246彼此耦接。
記憶體4220可以從處理器4210接收控制信號。記憶體4220可以用於儲存用於處理器4210的操作的代碼和數據。記憶體4220可以用於儲存透過匯流排4246存取的數據。記憶體4220可以包括根據本公開的各種實施例的記憶裝置1和2。可以為本公開的實施方式和修改提供附加電路和控制信號。
電子設備4200可以被包括在需要記憶體4220的各種電子控制設備中。例如，電子設備4200可以被用於個人數位助理(PDA)、膝上型電腦、便攜式電腦、網路平板電腦、無線電話、便攜式電話、數位音樂播放機、MP3播放機、導航、固態硬碟(SSD)、家用電器或能夠無線通訊的任何設備。
參考圖8和圖9，這裡將討論電子設備4200的實施方式和修改的示例。
圖8是圖示包括根據各種實施例的半導體記憶裝置的數據儲存裝置的示例的示圖。參考圖8，可以提供諸如固態硬碟(SSD)4311的數據儲存裝置。SSD 4311可以包括介面4313、控制器4315、非揮發性記憶體4318和緩衝記憶體4319。
SSD 4311透過半導體裝置來儲存數據。SSD 4311具有優於硬碟(HDD)的很多優點。SSD 4311比HDD操作速度更快，並且可以被製作的比HDD小。SSD 4311不產生噪音，因此與機械HDD相比可以更可靠。SSD 4311 可以被廣泛用在筆記型電腦、小筆電、桌上型電腦、MP3播放機或便攜式儲存設備中。
控制器4315可以電耦接到介面4313。控制器4315可以是包括記憶體控制器和緩衝器控制器的微處理器。非揮發性記憶體4318可以透過連接端子T電耦接到控制器4315。SDS 4311的數據儲存容量可以與非揮發性記憶體4318的數據儲存容量相對應。緩衝記憶體4319可以電耦接到控制器4315。
介面4313可以耦接到主機4302，並且可以傳送諸如數據信號的電信號。例如，介面4313可以符合諸如SATA、IDE、SCSI和/或其組合的協定。非揮發性記憶體4318可以透過控制器4315耦接到介面4313。
非揮發性記憶體4318可以儲存透過介面4313提供的數據。非揮發性記憶體4318可以包括根據本公開的各種實施例的記憶裝置1和2。即使當SSD 4311的電源被切斷時，非揮發性記憶體4318也可以保留儲存的數據。
緩衝記憶體4319可以包括揮發性記憶體。揮發性記憶體可以是DRAM和/或SRAM。緩衝記憶體4319可以比非揮發性記憶體4318更快地操作。
介面4313可以比非揮發性記憶體4318更快地處理數據。緩衝記憶體4319可以暫時儲存數據。透過介面4313提供的數據可以被暫時儲存在緩衝記憶體4319中，然後可以被儲存在非揮發性記憶體4318中。
在儲存在非揮發性記憶體4318中的數據之中，頻繁存取的數據可以被預先從非揮發性記憶體4318讀取，並且暫時儲存在緩衝記憶體4319 中。即，緩衝記憶體4319可以用於提高SSD 4311的有效操作速度，並且減小SSD 4311的錯誤率。
圖9是圖示包括根據各種實施例的半導體記憶裝置的電子系統4400的示例的示圖。參考圖9，電子系統4400可以包括主體4410、微處理器單元4420、電源單元4430、功能單元4440以及顯示控制器單元4450。
主體4410可以是由印刷電路板(PCB)形成的主機板。微處理器單元4420、電源單元4430、功能單元4440以及顯示控制器單元4450可以安裝在主體4410上。顯示單元4460可以設置在主體4410中或主體4410外部。例如，顯示單元4460可以設置在主體4410的表面上，並且顯示由顯示控制器單元4450處理的影像。
電源單元4430可以從外部電池接收預定電壓，將提供的電壓分壓成所需的各種位準的電壓，以及將分壓提供給微處理器單元4420、功能單元4440、顯示控制器單元4450等。微處理器單元4420可以從電源單元4430接收分壓，以及可以控制功能單元4440和顯示單元4460。功能單元4440可以執行電子系統4400的各種功能。例如，如果電子系統4400是手機，功能單元4440可以包括能夠透過與外部設備4470等通信進行手機功能(諸如撥號、輸出影像到顯示單元4460、輸出語音到揚聲器)的各種元件，而當在電子系統4400中安裝有照相機時，功能單元4440可以用作相機影像處理器。
如果電子系統4400耦接到記憶卡以擴展儲存容量，則功能單元4440可以用作記憶卡控制器。功能單元4440可以透過有線或無線通訊單元4480與外部設備4470交換信號。如果電子系統4400需要諸如通用序列匯流排(USB)儲存裝置的外部設備來擴展功能，則功能單元4440可以作為介面控制 器。根據本公開的各種實施例的記憶裝置1和2的概念可以應用於微處理器單元4420和功能單元4440中的一個或兩個。
雖然上面已經描述了某些實施例，但是本領域技術人員將理解，所描述的實施例僅作為示例。因此，半導體記憶裝置及其操作方法不應該基於所描述的實施例進行限制。相反，本文所述的半導體記憶裝置及其操作方法應僅基於所附請求項結合以上的描述和附圖來限制。
2:半導體記憶裝置
210:記憶單元
211:相變元件
212:切換元件
220:寫入驅動器
230:轉換檢測電路
240:電壓調節電路
250:列開關
260:行開關
ADD:位址信號
BL:位線
CSL:列選擇信號
DET:檢測信號
GBL:全域位線
GWL:全域字線
Icell:電流
IPR:編程電流
OTS:雙向閾值開關
TEMP:溫度資訊
VBIAS:可變偏置電壓
VREFT:參考電壓
WL:字線
WTD:寫入數據
VPPW:編程電壓

Claims (16)

  1. 一種半導體記憶裝置，包括：寫入驅動器，其被配置為基於寫入數據向記憶單元提供編程電流；轉換檢測電路，其被配置為透過將流過所述記憶單元的電流和耦接到所述記憶單元的全域字線的電壓位準中的一個與參考值進行比較來產生檢測信號；以及電壓調節電路，其被配置為基於所述檢測信號來調節所述全域字線的電壓位準；所述電壓調節電路回應於所述檢測信號而向所述全域字線提供可變偏置電壓和功率偏置電壓中的一個，基於寫入數據來調節可變偏置電壓的電壓位準，還基於位址信號和溫度資訊來調節可變偏置電壓的位準。
  2. 如請求項1所述的半導體記憶裝置，其中，所述記憶單元包括：相變元件，其一端耦接到所述寫入驅動器；以及切換元件，其一端耦接到所述相變元件的另一端，而所述切換元件的另一端耦接到所述全域字線，所述切換元件是雙向閾值開關。
  3. 如請求項2所述的半導體記憶裝置，還包括：列開關，其耦接到位線並且被配置為基於列選擇信號將全域位線耦接到所述位線；以及行開關，其耦接到字線並且被配置為當所述字線被致能時將所述切換元件的另一端耦接到所述全域字線。
  4. 如請求項2所述的半導體記憶裝置，其中，當流過所述記憶單元的電流比所述參考值大時，所述轉換檢測電路致能檢測信號，而當流過所述記憶單元的電流比所述參考值小時，轉換檢測電路失能檢測信號。
  5. 如請求項2所述的半導體記憶裝置，其中，所述參考值與能夠導通所述切換元件的預定電壓位準和閾值電流值中的一個相對應。
  6. 如請求項1所述的半導體記憶裝置，其中，當寫入數據為設置數據時，所述電壓調節電路產生比在寫入數據為重設數據時產生的可變偏置電壓的電壓位準高的電壓作為可變偏置電壓。
  7. 如請求項1所述的半導體記憶裝置，其中，基於位址信號，所述電壓調節電路將較低位準的可變偏置電壓施加到位於遠離所述寫入驅動器的記憶單元，而將較高位準的可變偏置電壓施加到位於所述寫入驅動器附近的記憶單元。
  8. 如請求項1所述的半導體記憶裝置，其中，基於溫度資訊，當所述半導體記憶裝置的溫度低時，所述電壓調節電路減小可變偏置電壓的位準，而當所述半導體記憶裝置的溫度高時，所述電壓調節電路增大可變偏置電壓的位準。
  9. 如請求項1所述的半導體記憶裝置，其中，所述電壓調節電路包括：可變偏置電壓產生器，其被配置為基於寫入數據來產生可變偏置電壓；全域字線電壓開關，其被配置為回應於檢測信號來輸出可變偏置電壓和功率偏置電壓中的一個；以及 緩衝器，其被配置為緩衝所述全域字線電壓開關的輸出，以及為所述全域字線提供緩衝的電壓。
  10. 如請求項9所述的半導體記憶裝置，其中，所述電壓調節電路還包括電源開關，所述電源開關被配置為在所述半導體記憶裝置的啟動模式期間，提供基體偏置電壓作為功率偏置電壓，而在所述半導體記憶裝置的待機模式期間，提供接地電壓作為功率偏置電壓。
  11. 如請求項10所述的半導體記憶裝置，其中，基體偏置電壓和可變偏置電壓具有負位準，並且可變偏置電壓具有在接地電壓的位準和基體偏置電壓的位準之間的位準。
  12. 一種包括記憶單元的半導體記憶裝置的操作方法，所述操作方法包括：在半導體記憶裝置的啟動模式期間，為全域字線提供功率偏置電壓；基於寫入數據向記憶單元提供編程電流；以及基於流過所述記憶單元的電流和所述全域字線的電壓位準來調節所述全域字線的電壓位準；還包括：在啟動模式期間，提供基體偏置電壓作為功率偏置電壓，而在所述半導體記憶裝置的待機模式期間，提供接地電壓作為功率偏置電壓。
  13. 如請求項12所述的操作方法，其中，調節所述全域字線的電壓位準的步驟包括：當流過所述記憶單元的電流比參考值大時，或者當所述全域字線的電壓位準比參考值大時，增加所述全域字線的電壓位準。
  14. 如請求項13所述的操作方法，其中，增加所述全域字線的電壓位準的步驟包括：為所述全域字線提供位準比功率偏置電壓的位準高的可變偏置電壓。
  15. 如請求項14所述的操作方法，還包括：基於寫入數據來調節可變偏置電壓的位準。
  16. 如請求項15所述的操作方法，還包括：基於關於所述記憶單元的位置和所述半導體記憶裝置的溫度的資訊來進一步調節可變偏置電壓的位準。
TW106124185A 2016-08-25 2017-07-19 半導體記憶裝置及其操作方法 TWI736650B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2016-0108452 2016-08-25
KR1020160108452A KR102571185B1 (ko) 2016-08-25 2016-08-25 반도체 메모리 장치 및 이의 동작 방법
KR10-2016-0108452 2016-08-25

Publications (2)

Publication Number Publication Date
TW201807712A TW201807712A (zh) 2018-03-01
TWI736650B true TWI736650B (zh) 2021-08-21

Family

ID=61243301

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106124185A TWI736650B (zh) 2016-08-25 2017-07-19 半導體記憶裝置及其操作方法

Country Status (4)

Country Link
US (1) US10083750B2 (zh)
KR (1) KR102571185B1 (zh)
CN (1) CN107785045B (zh)
TW (1) TWI736650B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102490567B1 (ko) * 2018-03-27 2023-01-20 에스케이하이닉스 주식회사 디스터번스를 방지하는 반도체 메모리 장치
JP2020155642A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 記憶装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7920405B2 (en) * 2006-12-20 2011-04-05 Samsung Electronics Co., Ltd. Circuits and methods for adaptive write bias driving of resistive non-volatile memory devices
US20150049536A1 (en) * 2013-08-14 2015-02-19 SK Hynix Inc. Electronic device
US9076523B2 (en) * 2012-12-13 2015-07-07 Intermolecular, Inc. Methods of manufacturing embedded bipolar switching resistive memory
US20160225443A1 (en) * 2015-01-29 2016-08-04 Taiwan Semiconductor Manufacturing Company Limited Circuits and methods for detecting write operation in resistive random access memory (rram) cells
TWI546818B (zh) * 2013-03-15 2016-08-21 晶天電子（深圳）有限公司 一種具有綠能資料持續模式的裝置驅動器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4187197B2 (ja) * 2002-11-07 2008-11-26 シャープ株式会社 半導体メモリ装置の制御方法
JP4355136B2 (ja) * 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
KR100618836B1 (ko) * 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
CN101180683B (zh) * 2005-09-21 2010-05-26 株式会社瑞萨科技 半导体器件
US7515461B2 (en) * 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US7535756B2 (en) * 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
US7920407B2 (en) * 2008-10-06 2011-04-05 Sandisk 3D, Llc Set and reset detection circuits for reversible resistance switching memory material
US7916533B2 (en) * 2009-06-24 2011-03-29 Sandisk Corporation Forecasting program disturb in memory by detecting natural threshold voltage distribution
US8582353B2 (en) 2009-12-30 2013-11-12 Hynix Semiconductor Inc. Nonvolatile memory device
US8526227B2 (en) 2010-06-23 2013-09-03 Mosaid Technologies Incorporated Phase change memory word line driver
KR101868332B1 (ko) * 2010-11-25 2018-06-20 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치
US8675423B2 (en) * 2012-05-07 2014-03-18 Micron Technology, Inc. Apparatuses and methods including supply current in memory
KR102127137B1 (ko) * 2013-12-03 2020-06-26 삼성전자주식회사 셀 트랜지스터들의 계면 상태를 제어하여 센싱 마진을 보상할 수 있는 저항성 메모리 장치
FR3025648B1 (fr) 2014-09-09 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif et procede d'ecriture de donnees dans une memoire resistive
KR102238647B1 (ko) * 2014-10-01 2021-04-09 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7920405B2 (en) * 2006-12-20 2011-04-05 Samsung Electronics Co., Ltd. Circuits and methods for adaptive write bias driving of resistive non-volatile memory devices
US9076523B2 (en) * 2012-12-13 2015-07-07 Intermolecular, Inc. Methods of manufacturing embedded bipolar switching resistive memory
TWI546818B (zh) * 2013-03-15 2016-08-21 晶天電子（深圳）有限公司 一種具有綠能資料持續模式的裝置驅動器
US20150049536A1 (en) * 2013-08-14 2015-02-19 SK Hynix Inc. Electronic device
US20160225443A1 (en) * 2015-01-29 2016-08-04 Taiwan Semiconductor Manufacturing Company Limited Circuits and methods for detecting write operation in resistive random access memory (rram) cells

Also Published As

Publication number Publication date
US10083750B2 (en) 2018-09-25
US20180061493A1 (en) 2018-03-01
KR102571185B1 (ko) 2023-08-29
TW201807712A (zh) 2018-03-01
CN107785045B (zh) 2021-04-27
CN107785045A (zh) 2018-03-09
KR20180024070A (ko) 2018-03-08

Similar Documents

Publication Publication Date Title
US9972366B2 (en) Sense amplifier for high speed sensing, memory apparatus and system including the same
US10497439B1 (en) Non-volatile memory apparatus including voltage clamping circuit
US20180358085A1 (en) Semiconductor memory apparatus and operating method thereof
US10861505B2 (en) Nonvolatile memory apparatus for mitigating snap-back disturbance, and read and write method of the nonvolatile memory apparatus
US10726915B2 (en) Semiconductor memory apparatus, semiconductor system and electronic device including the semiconductor memory apparatus
US11443801B2 (en) Semiconductor memory apparatus for preventing disturbance
TWI729193B (zh) 感測放大器
US9997243B2 (en) Sense amplifier, and nonvolatile memory device and system including the same
TWI736650B (zh) 半導體記憶裝置及其操作方法
US11189324B2 (en) Voltage generating circuit and a nonvolatile memory apparatus using the voltage generating circuit
US9984749B2 (en) Current driver, write driver, and semiconductor memory apparatus using the same