KR20180024070A - 반도체 메모리 장치 및 이의 동작 방법 - Google Patents

반도체 메모리 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20180024070A
KR20180024070A KR1020160108452A KR20160108452A KR20180024070A KR 20180024070 A KR20180024070 A KR 20180024070A KR 1020160108452 A KR1020160108452 A KR 1020160108452A KR 20160108452 A KR20160108452 A KR 20160108452A KR 20180024070 A KR20180024070 A KR 20180024070A
Authority
KR
South Korea
Prior art keywords
voltage
bias voltage
word line
memory cell
level
Prior art date
Application number
KR1020160108452A
Other languages
English (en)
Other versions
KR102571185B1 (ko
Inventor
엄호석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160108452A priority Critical patent/KR102571185B1/ko
Priority to US15/471,207 priority patent/US10083750B2/en
Priority to TW106124185A priority patent/TWI736650B/zh
Priority to CN201710684765.5A priority patent/CN107785045B/zh
Publication of KR20180024070A publication Critical patent/KR20180024070A/ko
Priority to US16/107,650 priority patent/US20180358085A1/en
Application granted granted Critical
Publication of KR102571185B1 publication Critical patent/KR102571185B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Abstract

반도체 메모리 장치는 메모리 셀, 라이트 드라이버 및 전압 조절 회로를 포함할 수 있다. 상기 라이트 드라이버는 라이트 데이터에 기초하여 상기 메모리 셀로 프로그램 전류를 제공할 수 있다. 상기 전압 조절 회로는 상기 메모리 셀을 통해 흐르는 전류 또는 글로벌 워드라인의 전압 레벨이 임계 값 이상이 되면 상기 메모리 셀과 연결된 글로벌 워드라인의 전압 레벨을 변화시킬 수 있다.

Description

반도체 메모리 장치 및 이의 동작 방법 {SEMICONDUCTOR MEMORY APPARATUS AND OPERATING METHOD THEREOF}
본 발명은 반도체 기술에 관한 것으로, 더 상세하게는 반도체 메모리 장치 및 이의 동작 방법에 관한 것이다.
전자장치는 많은 전자 구성요소를 포함하고 있고, 그 중 컴퓨터 시스템 반도체로 구성된 많은 전자 구성요소들을 포함할 수 있다. 상기 컴퓨터 시스템은 메모리 장치를 포함할 수 있다. DRAM은 빠른 속도로 데이터를 입출력할 수 있고, 랜덤 억세스가 가능하다는 장점이 있기 때문에 일반적인 메모리 장치로 널리 사용되고 있다. 하지만, DRAM은 캐패시터로 구성된 메모리 셀을 구비하기 때문에, 전원공급이 차단되면 저장된 데이터를 잃어버리는 휘발성 특징을 갖는다. 위와 같은 DRAM의 단점을 개선하기 위해 플래쉬 메모리 장치가 개발되었다. 플래쉬 메모리 장치는 플로팅 게이트로 구성된 메모리 셀을 포함하여 전원공급이 차단되더라도 저장된 데이터를 유지할 수 있는 비휘발성 특징을 가질 수 있다. 하지만, DRAM에 비해 현저히 느린 속도로 데이터 입출력 동작을 수행하고, 랜덤 억세스가 어렵다는 단점이 있다.
최근에는 빠른 동작 속도 및 비휘발성 특징을 갖는 상변화 메모리 (Phase change RAM), 자기 메모리 (Magnetic RAM), 저항성 메모리 (Resistive RAM) 및 강유전 메모리 (Ferroelectric RAM)과 같은 차세대 메모리 장치들이 개발되고 있다. 상기 차세대 메모리 장치들은 비휘발성 특징을 가지면서도 빠른 속도로 동작할 수 있는 장점을 갖고 있다. 특히, 상기 PRAM은 칼코겐화물로 구성된 메모리 셀을 포함하고, 메모리 셀의 저항 값을 변화시킴으로써 데이터를 저장할 수 있다.
본 발명의 실시예는 동작 상황에 따라 글로벌 워드라인의 전압 레벨을 가변적으로 조절할 수 있는 반도체 메모리 장치 및 이의 동작 방법을 제공할 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는 라이트 데이터에 기초하여 메모리 셀로 프로그램 전류를 제공하는 라이트 드라이버; 상기 메모리 셀을 통해 흐르는 전류 또는 글로벌 워드라인의 전압 레벨을 기준 값과 비교하여 감지 신호를 생성하는 트랜지션 감지 회로; 및 상기 감지 신호에 기초하여 상기 메모리 셀과 연결되는 글로벌 워드라인의 전압 레벨을 조절하는 전압 조절 회로를 포함할 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치의 동작 방법은 메모리 셀을 포함하는 반도체 메모리 장치의 동작 방법으로서, 액티브 동작 중에 글로벌 워드라인으로 전원 바이어스 전압을 제공하는 단계; 라이트 데이터에 기초하여 상기 메모리 셀로 프로그램 전류를 인가하는 단계; 및 상기 메모리 셀을 통해 흐르는 전류 또는 상기 글로벌 워드라인의 전압 레벨을 감지하여 상기 글로벌 워드라인의 전압 레벨을 변화시키는 단계를 포함할 수 있다.
본 발명의 실시예는 반도체 메모리 장치의 내구성 및 신뢰성을 개선할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 구성을 보여주는 도면,
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 구성을 보여주는 도면,
도 3은 도 2에 도시된 메모리 셀의 전류 및 전압 특성을 보여주는 그래프,
도 4는 도 2에 도시된 전압 조절 회로의 구성을 보여주는 도면,
도 5는 도 4에 도시된 가변 바이어스 전압 생성기의 구성을 보여주는 도면,
도 6은 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 메모리 장치를 구비하는 메모리 카드를 나타낸 개략도,
도 7은 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 메모리 장치를 구비하는 전자 장치를 설명하기 위한 블록도,
도 8은 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 메모리 장치를 구비하는 데이터 저장 장치를 나타낸 블록도,
도 9는 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 메모리 장치를 구비하는 전자 시스템 블록도이다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치(1)의 구성을 보여주는 도면이다. 도 1에서, 상기 반도체 메모리 장치(1)는 메모리 셀 어레이(110), 제어 회로(120), 로우 디코더(130), 컬럼 디코더(140) 및 입출력 회로(150)를 포함할 수 있다. 상기 메모리 셀 어레이(110)는 복수의 메모리 셀(11)을 포함하고, 상기 복수의 메모리 셀(11)은 복수의 워드라인(WL0, WL1, WL2)과 복수의 비트라인(BL0, BL1, BL2)이 교차하는 지점에 연결될 수 있다. 상기 복수의 메모리 셀(11)은 각각 상변화 소자(12) 및 스위칭 소자(13)로 구성될 수 있다. 상기 상변화 소자(12)는 일 단이 대응하는 비트라인(BL0, BL1, BL2)과 연결되고, 타 단이 상기 스위칭 소자(13)와 연결될 수 있다. 상기 스위칭 소자(13)는 일 단이 상기 상변화 소자(12)의 타 단과 연결되고, 타 단이 대응하는 워드라인(WL0, WL1, WL2)과 연결될 수 있다. 상기 상변화 소자(12)는 셋 데이터와 리셋 데이터를 저장할 수 있다. 예를 들어, 상기 상변화 소자(12)는 리셋 데이터를 저장하기 위해 고저항 상태가 될 수 있고, 상기 상변화 소자(12)는 셋 데이터를 저장하기 위해 저저항 상태가 될 수 있다. 상기 스위칭 소자(13)는 오보닉 스레쉬홀드 스위치(Ovonic Threshold Switch, OTS)일 수 있다. 상기 스위칭 소자(13)는 양 단의 전압 차이가 임계 값 이상이 되거나, 상기 스위칭 소자(13)를 통해 임계 값 이상의 전류가 흐를 때 턴온될 수 있다. 상기 스위칭 소자(13)가 턴온되면, 상기 스위칭 소자(13)를 통해 매우 큰 양의 전류가 흐를 수 있다.
상기 제어 회로(120)는 외부 장치(도시하지 않음.)와 통신을 수행하여 상기 반도체 메모리 장치(1)의 동작을 제어할 수 있다. 상기 외부 장치는 호스트 장치로서, 프로세서 및 메모리 컨트롤러를 포함할 수 있다. 상기 제어 회로(120)는 예를 들어, 상기 외부 장치로부터 커맨드 신호(CMD), 어드레스 신호(ADD) 및 클럭 신호(CLK) 등을 수신할 수 있고, 상기 외부 장치로부터 데이터(DQ)를 수신하거나 상기 외부 장치로 데이터(DQ)를 출력할 수 있다. 상기 제어 회로(120)는 상기 커맨드 신호(CMD) 및 상기 어드레스 신호(ADD)에 기초하여 상기 로우 디코더(130), 상기 컬럼 디코더(140) 및 상기 입출력 회로(150)를 각각 제어할 수 있다. 상기 제어 회로(120)는 상기 커맨드 신호(CMD) 및 상기 어드레스 신호(ADD)에 기초하여, 상기 로우 디코더(130)로 로우 어드레스 신호(RADD)를 제공할 수 있고, 상기 컬럼 디코더(140)로 컬럼 어드레스 신호(CADD)를 제공할 수 있다. 상기 로우 디코더(130)는 상기 로우 어드레스 신호(RADD)에 기초하여 특정 워드라인을 선택할 수 있고, 상기 컬럼 디코더(140)는 상기 컬럼 어드레스 신호(CADD)에 기초하여 특정 비트라인을 선택할 수 있다. 특정 워드라인 및 특정 비트라인이 선택되면, 상기 특정 워드라인 및 특정 비트라인과 연결된 메모리 셀(11)이 억세스될 수 있다.
도시되지는 않았지만, 상기 반도체 메모리 장치(1)의 메모리 셀 어레이(110)는 계층적 비트라인 구조 및 계층적 워드라인 구조를 가질 수 있다. 상기 복수의 비트라인(BL0, BL1, BL2)은 각각 컬럼 스위치를 통해 글로벌 비트라인과 연결될 수 있고, 상기 복수의 워드라인(WL0, WL1, WL2)은 각각 로우 스위치를 통해 글로벌 워드라인과 연결될 수 있다.
상기 반도체 메모리 장치(1)는 라이트 동작 및 리드 동작을 수행할 수 있다. 상기 라이트 동작은 상기 외부 장치로부터 수신된 데이터(DQ)를 상기 메모리 셀 어레이(110)에 저장하는 동작으로서, 프로그램 동작일 수 있다. 상기 리드 동작은 상기 메모리 셀 어레이(110)에 저장된 데이터를 상기 외부 장치로 출력하는 동작일 수 있다. 상기 제어 회로(120)는 상기 커맨드 신호(CMD)에 기초하여 상기 제어 회로(120)를 통해 라이트 동작 및 리드 동작이 수행될 수 있도록 한다. 상기 입출력 회로(150)는 라이트 드라이버(도시하지 않음) 및 리드 센스앰프(도시하지 않음)를 포함할 수 있다. 상기 라이트 드라이버는 상기 반도체 메모리 장치(1)의 라이트 동작에서, 라이트 데이터에 기초하여 상기 메모리 셀 어레이(110)로 프로그램 전류를 제공할 수 있다. 상기 라이트 드라이버는 셋 데이터를 프로그램하기 위해 상기 메모리 셀 어레이(110)로 셋 프로그램 전류를 제공할 수 있고, 리셋 데이터를 프로그램하기 위해 상기 메모리 셀 어레이(110)로 리셋 프로그램 전류를 제공할 수 있다. 상기 리드 센스앰프는 상기 반도체 메모리 장치(1)의 리드 동작에서, 상기 메모리 셀 어레이(110)에 저장된 데이터를 출력할 수 있다. 상기 리드 센스앰프로부터 출력된 데이터는 상기 제어 회로(120)를 통해 상기 외부 장치로 출력될 수 있다.
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치(2)의 구성을 보여주는 도면이다. 도 2에서, 상기 반도체 메모리 장치(2)는 메모리 셀(210), 라이트 드라이버(220), 트랜지션 감지 회로(230) 및 전압 조절 회로(240)를 포함할 수 있다. 상기 메모리 셀(210)은 상변화 소자(211) 및 스위칭 소자(OTS, 212)를 포함할 수 있고, 상기 스위칭 소자(212)는 오보닉 스레쉬홀드 스위치일 수 있다. 상기 메모리 셀(210)은 일 단이 상기 라이트 드라이버(220)와 연결될 수 있고, 타 단이 글로벌 워드라인(GWL)과 연결될 수 있다. 도 2에서, 상기 반도체 메모리 장치(2)는 컬럼 스위치(250) 및 로우 스위치(260)를 더 포함할 수 있다. 상기 컬럼 스위치(250)는 컬럼 선택신호(CSL)에 기초하여 상기 글로벌 비트라인(GBL)과 비트라인(BL)을 연결할 수 있다. 상기 로우 스위치(260)는 워드라인(WL)과 연결될 수 있고, 상기 워드라인(WL)이 인에이블되면 상기 메모리 셀(210)을 글로벌 워드라인(GWL)과 연결될 수 있다. 상기 메모리 셀(210)의 일 단은 상기 비트라인(BL)과 연결되고 상기 컬럼 스위치(250)를 통해 상기 글로벌 비트라인(GBL) 및 상기 라이트 드라이버(220)와 연결될 수 있다. 상기 메모리 셀(210)의 타 단은 상기 로우 스위치(260)를 통해 상기 글로벌 워드라인(GWL)과 연결될 수 있다.
상기 라이트 드라이버(220)는 상기 메모리 셀(210)로 프로그램 전류(IPR)를 제공할 수 있다. 상기 라이트 드라이버(220)는 라이트 데이터(WTD)를 수신하고, 상기 라이트 데이터(WTD)에 대응하는 프로그램 전류(IPR)를 생성할 수 있다. 상기 라이트 데이터(WTD)는 셋 데이터 또는 리셋 데이터일 수 있다. 예를 들어, 상기 라이트 데이터(WTD)는 셋 데이터 또는 리셋 데이터에 대응하는 코드일 수 있다. 그러나, 이에 한정하는 것은 아니고, 상기 메모리 셀(210)이 멀티 레벨 데이터를 저장하는 경우, 멀티 레벨 데이터에 각각 대응하는 다양한 값을 갖는 프로그램 전류(IPR)를 생성할 수 있다. 상기 라이트 드라이버(220)는 상기 프로그램 전류(IPR)를 글로벌 비트라인(GBL)으로 출력할 수 있다.
상기 트랜지션 감지 회로(230)는 상기 글로벌 워드라인(GWL)을 통해 상기 메모리 셀(210)과 연결되고, 상기 메모리 셀(210)을 통해 흐르는 전류(Icell)를 수신할 수 있다. 상기 메모리 셀(210)을 통해 흐르는 전류가 임계 전류 값 이상이 되거나 상기 메모리 셀(210) 양 단의 전압 차이가 임계 전압 값 이상이 되면, 상기 스위칭 소자(212)가 턴온되어 급격하게 많은 전류가 상기 메모리 셀(210)을 통해 흐를 수 있다. 도 3은 도 2에 도시된 메모리 셀(210)의 전류 및 전압 특성을 보여주는 그래프이다. 도 3에서, 그래프의 가로 축은 전압일 수 있고, 세로 축은 전류의 크기를 로그 스케일로 나타낸 것일 수 있다. 상기 스위칭 소자(13)는 임계 전류 값(Ith) 이하의 전류가 흐를 때 또는 상기 스위칭 소자(13)의 양 단의 전압 차이가 임계 전압 값(Vth) 이하일 때 턴오프될 수 있다. 따라서, 상기 메모리 셀(210)을 통해서 매우 작은 양의 전류만 흐를 수 있다. 상기 메모리 셀(210)로 인가되는 전류 량이 증가하여 상기 임계 전류 값(Ith) 이상이 되거나 상기 스위칭 소자(13)의 양 단의 전압 차이가 임계 전압 값(Vth) 이상이 되면, 상기 스위칭 소자(13)는 턴온될 수 있다. 상기 스위칭 소자(13)가 턴온되면, 상기 메모리 셀(210)을 통해 제한 없는 양의 전류가 흐를 수 있다.
상기 트랜지션 감지 회로(230)는 상기 스위칭 소자(13)가 턴온되었는지 여부를 감지하여 감지 신호(DET)를 생성할 수 있다. 상기 트랜지션 감지 회로(230)는 상기 메모리 셀(210)을 통해 흐르는 전류(Icell)를 기준 값(REF)과 비교하여 상기 감지 신호(DET)를 생성할 수 있다. 이 때, 상기 기준 값(REF)은 상기 임계 전류(Ith) 또는 그 이상에 대응하는 전류 값을 가질 수 있다. 상기 메모리 셀을 통해 흐르는 전류(Icell)가 증가하면, 상기 글로벌 워드라인(GWL)의 전압 레벨이 상승될 수 있다. 상기 트랜지션 감지 회로(230)는 또한 상기 글로벌 워드라인(GWL)의 전압 레벨을 상기 기준 값(REF)과 비교하여 상기 감지 신호(DET)를 생성할 수 있다. 이 때, 상기 기준 값(REF)은 소정 전압 레벨에 대응할 수 있다. 상기 소정 전압 레벨은 상기 스위칭 소자(13)가 턴온됨으로써 상기 메모리 셀을 통해 흐르는 전류(Icell)에 의해 증가되는 글로벌 워드라인(GWL)의 전압 레벨에 대응할 수 있다. 상기 트랜지션 감지 회로(230)는 상기 메모리 셀(210)을 통해 흐르는 전류(Icell)가 상기 임계 전류 값(Ith)보다 크거나, 상기 글로벌 워드라인(GWL)의 전압 레벨이 상기 소정 전압 레벨 보다 높을 때, 상기 감지 신호(DET)를 인에이블시킬 수 있다. 상기 트랜지션 감지 회로(230)는 상기 메모리 셀(210)을 통해 흐르는 전류(Icell)가 상기 기준 값(REF)보다 작거나, 상기 글로벌 워드라인(GWL)의 전압 레벨이 상기 기준 값(RRE)보다 낮을 때, 상기 감지 신호(DET)를 인에이블시키지 않을 수 있다.
상기 전압 조절 회로(240)는 상기 글로벌 워드라인(GWL)의 전압 레벨을 변화시킬 수 있다. 상기 전압 조절 회로(240)는 상기 감지 신호(DET)에 기초하여 가변 바이어스 전압(VBIAS) 및 전원 바이어스 전압(SBIAS) 중 하나를 상기 글로벌 워드라인(GWL)으로 인가할 수 있다. 상기 전압 조절 회로(240)는 상기 감지 신호(DET)가 디스에이블된 상태일 때, 상기 전원 바이어스 전압(SBIAS)을 상기 글로벌 워드라인(GWL)으로 제공할 수 있다. 상기 전원 바이어스 전압(SBIAS)은 기판 바이어스 전압 또는 벌크 바이어스 전압과 같은 음 전압일 수 있다. 상기 전압 조절 회로(240)는 상기 감지 신호(DET)가 인에이블되면, 상기 가변 바이어스 전압(VBIAS)을 상기 글로벌 워드라인(GWL)으로 제공할 수 있다. 상기 전압 조절 회로(240)는 상기 라이트 데이터(WTD)에 기초하여 상기 가변 바이어스 전압(VBIAS)을 생성할 수 있다. 앞서 설명한 바와 같이 상기 라이트 데이터(WTD)는 셋 데이터와 리셋 데이터를 포함할 수 있다. 상기 전압 조절 회로(240)는 상기 라이트 데이터가 셋 데이터인지 또는 리셋 데이터인지 여부에 따라 서로 다른 레벨을 갖는 상기 가변 바이어스 전압(VBIAS)을 생성할 수 있다. 예를 들어, 상기 전압 조절 회로(240)는 상기 라이트 데이터(WTD)가 셋 데이터일 때 상기 라이트 데이터(WTD)가 리셋 데이터일 때보다 더 높은 레벨을 갖는 상기 가변 바이어스 전압(VBIAS)을 생성할 수 있다. 상기 가변 바이어스 전압(VBIAS)은 음 전압일 수 있고, 상기 전원 바이어스 전압(PBIAS)보다 더 높은 레벨을 가질 수 있다.
상기 전압 조절 회로(240)는 어드레스 신호(ADD) 및 온도 정보(TEMP)를 더 포함할 수 있다. 상기 어드레스 신호는 메모리 셀 어레이에서 상기 메모리 셀(210)이 배치되는 위치에 관한 정보를 가질 수 있다. 상기 전압 조절 회로(240)는 상기 어드레스 신호(ADD)에 기초하여 상기 가변 바이어스 전압(VBIAS)의 레벨을 추가적으로 조절할 수 있다. 예를 들어, 상기 전압 조절 회로(240)는 상기 메모리 셀(210)의 위치가 상기 라이트 드라이버(220)로부터 멀수록 더 낮은 레벨을 갖는 상기 가변 바이어스 전압(VBIAS)을 생성할 수 있고, 상기 메모리 셀(210)의 위치가 상기 라이트 드라이버(220)로부터 가까울수록 더 높은 레벨을 갖는 상기 가변 바이어스 전압(VBIAS)을 생성할 수 있다.
상기 온도 정보(TEMP)는 반도체 메모리 장치(2)의 온도에 관한 정보일 수 있다. 일반적으로, 상기 반도체 메모리 장치(2)는 온도에 따라 동작 특성이 변화할 수 있다. 예를 들어, 높은 온도에서 상기 메모리 셀(210)로 라이트 데이터(WTD)를 프로그램하기 위한 프로그램 전류(IPR)의 양은 낮은 온도에서 상기 메모리 셀(210)로 라이트 데이터(WTD)를 프로그램하기 위한 프로그램 전류(IPR)의 양보다 적을 수 있다. 즉, 상기 메모리 셀(210)을 프로그램하기 위해, 반도체 메모리 장치(2)의 온도가 낮을수록 더 많은 양의 프로그램 전류(IPR)가 필요할 수 있다. 따라서, 상기 전압 조절 회로(240)는 상기 반도체 메모리 장치(2)의 온도가 높을수록 더 높은 레벨을 갖는 상기 가변 바이어스 전압(VBIAS)을 생성할 수 있고, 상기 반도체 메모리 장치(2)의 온도가 낮을수록 더 낮은 레벨을 갖는 상기 가변 바이어스 전압(VBIAS)을 생성할 수 있다.
상기 반도체 메모리 장치(2)는 상기 메모리 셀(210)로 라이트 데이터(WTD)를 프로그램하기 위해 라이트 동작을 수행할 수 있다. 이 때, 상기 전압 조절 회로(240)는 상기 글로벌 워드라인(GWL)으로 상기 전원 바이어스 전압(SBIAS)을 제공할 수 있다. 상기 라이트 드라이버(220)는 상기 라이트 데이터(WTD)에 대응하는 프로그램 전류(IPR)를 상기 메모리 셀(210)로 인가할 수 있다. 상기 라이트 드라이버(220)는 프로그램 전압(VPPW)을 수신하여 상기 프로그램 전류(IPR)를 생성할 수 있고, 상기 전원 바이어스 전압(SBIAS)은 충분히 낮은 레벨을 갖기 때문에, 상기 라이트 드라이버(220)와 상기 글로벌 워드라인(GWL) 사이의 전압 차이는 매우 커질 수 있다. 위와 같이, 상기 라이트 드라이버(220) 및 글로벌 워드라인(GWL) 사이의 전압 차이가 매우 커지면, 상기 컬럼 스위치(250), 상기 메모리 셀(210) 및 상기 로우 스위치(260)의 내구성 및/또는 신뢰성에 문제가 발생할 수 있다. 따라서, 본 발명의 실시예에 따른 반도체 메모리 장치(2)는 상기 메모리 셀(210)을 통해 흐르는 전류(Icell)가 임계 전류 값(Ith) 이상이거나, 상기 글로벌 워드라인(GWL)의 전압 레벨이 소정 전압 레벨 이상인 것이 감지되면, 프로그램이 완료된 것으로 판단하고, 상기 글로벌 워드라인(GWL)의 전압 레벨을 상승시킬 수 있다. 상기 트랜지션 회로(230)는 상기 메모리 셀(210)을 통해 흐르는 전류(Icell)의 값 또는 메모리 셀(210)의 전압 레벨이 기준 값(REF) 이상이 되면 상기 감지 신호(DET)를 인에이블시키고, 상기 전압 조절 회로(240)는 상기 감지 신호(DET)에 응답하여 상기 글로벌 워드라인(GWL)으로 상기 전원 바이어스 전압(SBIAS) 대신 가변 바이어스 전압(VBIAS)을 제공할 수 있다. 따라서, 상기 글로벌 워드라인(GWL)의 전압 레벨은 상승되고, 상기 라이트 드라이버(220) 및 상기 글로벌 워드라인(GWL) 사이의 전압 차이는 감소될 수 있다.
도 4는 도 2에 도시된 전압 조절 회로(240)의 구성을 보여주는 도면이다. 도 4에서, 상기 전압 조절 회로(240)는 가변 바이어스 전압 생성기(410), 글로벌 워드라인 전압 스위치(420) 및 버퍼(430)를 포함할 수 있다. 상기 가변 바이어스 전압 생성기(410)는 라이트 데이터(WTD)에 기초하여 상기 가변 바이어스 전압(VBIAS)을 생성할 수 있다. 또한, 상기 가변 바이어스 전압 생성기(410)는 어드레스 신호(ADD) 및 온도 정보(TEMP)에 기초하여 상기 가변 바이어스 전압(VBIAS)의 레벨을 추가적으로 조절할 수 있다.
상기 글로벌 워드라인 전압 스위치(420)는 상기 가변 바이어스 전압(VBIAS) 및 상기 전원 바이어스 전압(SBIAS)을 수신할 수 있다. 상기 글로벌 워드라인 전압 스위치(420)는 상기 감지 신호(DET)에 응답하여 상기 가변 바이어스 전압(VBIAS) 및 상기 전원 바이어스 전압(SBIAS) 중 하나를 출력할 수 있다. 상기 글로벌 워드라인 전압 스위치(420)는 제 1 패스 게이트(421) 및 제 2 패스 게이트(422)를 포함할 수 있다. 상기 제 1 패스 게이트(421)는 상기 가변 바이어스 전압(VBIAS)을 수신하고, 상기 제 2 패스 게이트(422)는 상기 전원 바이어스 전압(SBIAS)을 수신할 수 있다. 상기 제 1 및 제 2 패스 게이트(421, 422)는 상기 감지 신호(DET) 및 상기 감지 신호의 반전 신호(DETB)에 응답하여 턴온될 수 있다. 상기 제 1 패스 게이트(421)는 상기 감지 신호(DET)가 하이 레벨로 인에이블된 상태일 때 상기 가변 바이어스 전압(VBIAS)을 출력할 수 있고, 상기 제 2 패스 게이트(422)는 상기 감지 신호(DET)가 로우 레벨로 디스에이블된 상태일 때 상기 전원 바이어스 전압(SBIAS)을 출력할 수 있다.
상기 버퍼(430)는 상기 글로벌 워드라인 전압 스위치(420)의 출력을 버퍼링하고 버퍼링된 전압을 상기 글로벌 워드라인(GWL)으로 제공할 수 있다. 상기 버퍼(430)는 필수적인 구성요소가 아니며, 선택적인 구성요소이다. 상기 글로벌 워드라인(GWL)의 전압 레벨이 상기 전원 바이어스 전압(SBIAS)의 레벨에서 상기 가변 바이어스 전압(VBIAS)의 레벨로 급격히 변하게 되면, 상기 메모리 셀(210)을 통해 흐르는 전류가 급격하게 감소되는 현상이 발생할 수 있다. 상기 버퍼(430)는 상기 글로벌 워드라인(GWL)의 전압 레벨이 단계적으로 서서히 상승하도록 함으로써, 상기 메모리 셀(210)을 통해 흐르는 전류의 양 또한 서서히 줄어들 수 있도록 한다.
상기 전압 조절 회로(240)는 전원 스위치(440)를 더 포함할 수 있다. 상기 반도체 메모리 장치(2)는 액티브 동작 중에 데이터를 입출력 하기 위한 라이트 동작 및 리드 동작을 수행할 수 있다. 상기 반도체 메모리 장치(2)는 액티브 동작 중이 아닐 때, 스탠바이 동작으로 진입하여 전력 소모를 최소화할 수 있다. 상기 전원 스위치(440)는 상기 반도체 메모리 장치(2)의 액티브 동작 중에 벌크 바이어스 전압(VBB)을 상기 전원 바이어스 전압(SBIAS)으로 출력하고, 상기 반도체 메모리 장치(2)의 스탠바이 동작 중에 접지전압(VSS)을 상기 전원 바이어스 전압(SBIAS)으로 출력할 수 있다. 상기 전원 스위치(440)는 액티브 신호(ACT) 및 스탠바이 신호(STB)를 수신할 수 있다. 상기 액티브 신호(ACT)는 상기 반도체 메모리 장치(2)가 액티브 동작으로 진입했음을 알리는 신호일 수 있고, 상기 스탠바이 신호(STB)는 상기 반도체 메모리 장치(2)가 스탠바이 동작으로 진입했음을 알리는 신호일 수 있다. 상기 전원 스위치(440)는 상기 액티브 신호(ACT)가 인에이블되면 상기 벌크 바이어스 전압(VBB)을 상기 전원 바이어스 전압(SBIAS)으로 출력할 수 있고, 상기 스탠바이 신호(STB)가 인에이블되면 상기 접지전압(VSS)을 상기 전원 바이어스 전압(SBIAS)으로 출력할 수 있다.
상기 글로벌 워드라인(GWL)의 전압 레벨은 상기 반도체 메모리 장치(2)의 동작에 따라 변화될 수 있다. 상기 반도체 메모리 장치(2)가 스탠바이 동작 중일 때, 상기 전압 조절 회로(240)는 접지전압(VSS)에 대응하는 전원 바이어스 전압(SBIAS)을 상기 글로벌 워드라인(GWL)으로 제공하고, 상기 글로벌 워드라인(GWL)의 전압 레벨은 접지전압(VSS)의 레벨이 될 수 있다. 상기 반도체 메모리 장치(2)가 액티브 동작으로 진입하면, 상기 전압 조절 회로(240)는 상기 벌크 바이어스 전압(VBB)에 대응하는 전원 바이어스 전압(SBIAS)을 상기 글로벌 워드라인(GWL)으로 제공하고, 상기 글로벌 워드라인(GWL)의 전압 레벨은 벌크 바이어스 전압(VBB)의 레벨이 될 수 있다. 상기 반도체 장치(2)의 라이트 동작이 수행되면, 상기 메모리 셀(210)로 프로그램 전류(IPR)가 인가될 수 있다. 이 때, 상기 글로벌 워드라인(GWL)의 전압 레벨은 상기 벌크 바이어스 전압(VBB)의 레벨을 유지할 수 있다. 상기 메모리 셀(210)의 스위칭 소자(212)가 턴온되어 상기 메모리 셀(210)을 통해 흐르는 전류(Icell)가 상기 기준 값(REF)보다 커지면, 상기 감지 신호(DET)가 인에이블될 수 있다. 따라서, 상기 전압 조절 회로(240)는 상기 가변 바이어스 전압(VBIAS)을 상기 글로벌 워드라인(GWL)으로 제공하고, 상기 글로벌 워드라인(GWL)의 전압 레벨은 상기 가변 바이어스 전압(VBIAS)의 레벨이 될 수 있다.
도 5는 도 4에 도시된 가변 바이어스 전압 생성기(410)의 구성을 보여주는 도면이다. 도 5에서, 상기 가변 바이어스 전압 생성기(410)는 다양한 로직 회로로 구현될 수 있을 것이고, 도 5에서는 단지 하나의 실시 예를 도시할 뿐이다. 상기 가변 바이어스 전압 생성기(410)는 레벨 쉬프터(510), 디코더(520), 기준전압 트리밍 회로(530) 및 전압 생성기(540)를 포함할 수 있다. 상기 레벨 쉬프터(510)는 상기 라이트 데이터(WTD)를 수신하여 데이터 트리밍 코드(DCODE)를 생성할 수 있다. 상기 라이트 데이터(WTD)는 예를 들어, 코드 값으로 입력될 수 있고, 상기 레벨 쉬프터(510)는 상기 라이트 데이터 코드의 전압 레벨을 변경하거나 디코딩하여 상기 데이터 트리밍 코드(DCODE)를 생성할 수 있다. 상기 디코더(520)는 상기 어드레스 신호(ADD) 및 온도 정보(TEMP)를 수신할 수 있다. 상기 디코더(520)는 상기 어드레스 신호(ADD)를 디코딩하여 어드레스 트리밍 코드(ACODE)를 생성할 수 있고, 상기 온도 정보(TEMP)를 디코딩하여 온도 트리밍 코드(TCODE)를 생성할 수 있다. 상기 기준전압 트리밍 회로(530)는 상기 데이터 트리밍 코드(DCODE), 어드레스 트리밍 코드(ACODE) 및 상기 온도 트리밍 코드(TCODE)를 수신하여 기준전압(VREFT)을 생성할 수 있다. 상기 기준전압 트리밍 회로(530)는 직렬로 연결된 복수의 저항을 포함할 수 있다. 상기 기준전압 트리밍 회로(530)는 상기 데이터 트리밍 코드(DCODE), 상기 어드레스 트리밍 코드(ACODE) 및 상기 온도 트리밍 코드(TCODE)에 기초하여 상기 복수의 저항으로부터 출력되는 다양한 레벨을 갖는 복수의 전압 중 하나를 상기 기준전압(VREFT)으로 생성할 수 있다. 상기 전압 생성기(540)는 상기 기준전압(VREFT)에 대응하는 상기 가변 바이어스 전압(VBIAS)을 생성할 수 있다.
도 6은 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 메모리 장치를 구비하는 메모리 카드를 나타낸 개략도이다. 도 6을 참조하면, 메모리 카드 시스템(4100)은 컨트롤러(4110), 메모리(4120) 및 인터페이스 부재(4130)를 포함할 수 있다. 상기 컨트롤러(4110)와 상기 메모리(4120)는 명령어 및/또는 데이터를 주고받을 수 있도록 구성될 수 있다. 상기 메모리(4120)는, 예를 들어, 상기 컨트롤러(4110)에 의해 실행되는 명령어, 및/또는 사용자의 데이터를 저장하는 데 사용될 수 있다.
상기 메모리 카드 시스템(4100)은 상기 메모리(4120)에 데이터를 저장하거나, 또는 상기 메모리(4120)로부터 데이터를 외부로 출력할 수 있다. 상기 메모리(4120)는 상술한 본 발명의 실시예에 따른 메모리 장치(1, 2)를 포함할 수 있다.
상기 인터페이스 부재(4130)는 외부와의 데이터의 입/출력을 담당할 수 있다. 상기 메모리 카드 시스템(4100)은 멀티미디어 카드(multimedia card: MMC), 시큐어 디지털 카드(secure digital card: SD) 또는 휴대용 데이터 저장 장치일 수 있다.
도 7은 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 메모리 장치를 구비하는 전자 장치를 설명하기 위한 블록도이다. 도 7을 참조하면, 상기 전자 장치(4200)는 프로세서(4210), 메모리(4220) 및 입출력 장치(I/O, 4230)를 포함할 수 있다. 상기 프로세서(4210), 메모리(4220) 및 입출력 장치(4230)는 버스(4246)를 통하여 연결될 수 있다.
상기 메모리(4220)는 상기 프로세서(4210)로부터 제어 신호를 받을 수 있다. 상기 메모리(4220)는 프로세서(4210)의 동작을 위한 코드 및 데이터를 저장할 수 있다. 상기 메모리(4220)는 버스(4246)를 통하여 억세스 되는 데이터를 저장하도록 사용될 수 있다. 상기 메모리(4220)는 상술한 본 발명의 실시예에 따른 메모리 장치(1, 2)를 포함할 수 있다. 발명의 구체적인 실현 및 변형을 위하여, 추가적인 회로 및 제어 신호들이 제공될 수 있다.
상기 전자 장치(4200)는 상기 메모리(4220)를 필요로 하는 다양한 전자 제어 장치를 구성할 수 있다. 예를 들어, 상기 전자 장치(4200)는 컴퓨터 시스템, 무선통신 장치 예를 들어, PDA, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 웹 태블릿(web tablet), 무선 전화기, 휴대폰, 디지털 음악 재생기(digital music player), MP3 플레이어, 네비게이션, 솔리드 스테이트 디스크(solid state disk: SSD), 가전제품(household appliance), 또는 정보를 무선환경에서 송수신할 수 있는 모든 소자에 사용될 수 있다.
상기 전자 장치(4200)의 보다 구체적인 실현 및 변형된 예에 대하여 도 8 및 도 9를 참조하여 설명하기로 한다.
도 8은 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 메모리 장치를 구비하는 데이터 저장 장치를 나타낸 블록도이다. 도 8을 참조하면, 솔리드 스테이트 디스크(Solid State Disk; SSD; 4311)와 같은 데이터 저장 장치가 제공될 수 있다. 상기 솔리드 스테이트 디스크(SSD; 4311)는 인터페이스(4313), 제어기(4315), 비휘발성 메모리(4318) 및 버퍼 메모리(4319)를 포함할 수 있다.
상기 솔리드 스테이트 디스크(4311)는 반도체 디바이스를 이용하여 정보를 저장하는 장치이다. 상기 솔리드 스테이트 디스크(4311)는 하드 디스크 드라이브(HDD)에 비하여 속도가 빠르고 기계적 지연이나 실패율, 발열 및 소음도 적으며, 소형화/경량화할 수 있는 장점이 있다. 상기 솔리드 스테이트 디스크(4311)는 노트북 PC, 넷북, 데스크톱 PC, MP3 플레이어, 또는 휴대용 저장장치에 널리 사용될 수 있다.
상기 제어기(4315)는 상기 인터페이스(4313)에 인접하게 형성되고 전기적으로 접속될 수 있다. 상기 제어기(4315)는 메모리 제어기 및 버퍼 제어기를 포함하는 마이크로프로세서일 수 있다. 상기 비휘발성 메모리(4318)는 상기 제어기(4315)에 인접하게 형성되고 접속 터미널(T)을 경유하여 상기 제어기(4315)에 전기적으로 접속될 수 있다. 상기 솔리드 스테이트 디스크(4311)의 데이터 저장용량은 상기 비휘발성 메모리(4318)에 대응할 수 있다. 상기 버퍼 메모리(4319)는 상기 제어기(4315)에 인접하게 형성되고 전기적으로 접속될 수 있다.
상기 인터페이스(4313)는 호스트(4302)에 접속될 수 있으며 데이터와 같은 전기신호들을 송수신하는 역할을 할 수 있다. 예를 들면, 상기 인터페이스(4313)는 SATA, IDE, SCSI, 및/또는 이들의 조합과 같은 규격을 사용하는 장치일 수 있다. 상기 비휘발성 메모리(4318)는 상기 제어기(4315)를 경유하여 상기 인터페이스(4313)에 접속될 수 있다.
상기 비휘발성 메모리(4318)는 상기 인터페이스(4313)를 통하여 수신된 데이터를 저장하는 역할을 할 수 있다. 상기 비휘발성 메모리(4318)는 상술한 본 발명의 실시예에 따른 메모리 장치(1, 2)를 포함할 수 있다. 상기 솔리드 스테이트 디스크(4311)에 전원공급이 차단된다 할지라도, 상기 비휘발성 메모리(4318)에 저장된 데이터는 보존되는 특성이 있다.
상기 버퍼 메모리(4319)는 휘발성 메모리를 포함할 수 있다. 상기 휘발성 메모리는 디램(DRAM), 및/또는 에스램(SRAM)일 수 있다. 상기 버퍼 메모리(4319)는 상기 비휘발성 메모리(4318)에 비하여 상대적으로 빠른 동작 속도를 보인다.
상기 인터페이스(4313)의 데이터 처리속도는 상기 비휘발성 모리(4318)의 동작속도에 비하여 상대적으로 빠를 수 있다. 여기서, 상기 버퍼 메모리(4319)는 데이터를 임시 저장하는 역할을 할 수 있다. 상기 인터페이스(4313)를 통하여 수신된 데이터는 상기 제어기(4315)를 경유하여 상기 버퍼 메모리(4319)에 임시 저장된 후, 상기 비휘발성 메모리(4318)의 데이터 기록 속도에 맞추어 상기 비휘발성 메모리(4318)에 영구 저장될 수 있다.
또한, 상기 비휘발성 메모리(4318)에 저장된 데이터들 중 자주 사용되는 데이터들은 사전에 독출하여 상기 버퍼 메모리(4319)에 임시 저장할 수 있다. 즉, 상기 버퍼 메모리(4319)는 상기 솔리드 스테이트 디스크(4311)의 유효 동작속도를 증가시키고 오류 발생률을 감소하는 역할을 할 수 있다.
도 9는 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 메모리 장치를 구비하는 전자 시스템 블록도이다. 도 9를 참조하면, 상기 전자 시스템(4400)은 바디(4410), 마이크로 프로세서 유닛(4420), 파워 유닛(4430), 기능 유닛(4440), 및 디스플레이 컨트롤러 유닛(4450)을 포함할 수 있다.
상기 바디(4410)는 인쇄 회로기판(PCB)으로 형성된 마더 보드일 수 있다. 상기 마이크로 프로세서 유닛(4420), 상기 파워 유닛(4430), 상기 기능 유닛(4440), 및 상기 디스플레이 컨트롤러 유닛(4450)은 상기 바디(4410)에 장착될 수 있다. 상기 바디(4410)의 내부 혹은 상기 바디(4410)의 외부에 디스플레이 유닛(4460)이 배치될 수 있다. 예를 들면, 상기 디스플레이 유닛(4460)은 상기 바디(4410)의 표면에 배치되어 상기 디스플레이 컨트롤러 유닛(4450)에 의해 프로세스 된 이미지를 표시할 수 있다.
상기 파워 유닛(4430)은 외부 배터리 등으로부터 일정 전압을 공급받아 이를 요구되는 전압 레벨로 분기하여 상기 마이크로 프로세서 유닛(4420), 상기 기능 유닛(4440), 상기 디스플레이 컨트롤러 유닛(4450) 등으로 공급하는 역할을 할 수 있다. 상기 마이크로 프로세서 유닛(4420)은 상기 파워 유닛(4430)으로부터 전압을 공급받아 상기 기능 유닛(4440)과 상기 디스플레이 유닛(4460)을 제어할 수 있다. 상기 기능 유닛(4440)은 다양한 전자 시스템(4400)의 기능을 수행할 수 있다. 예를 들어, 상기 전자 시스템(4400)이 휴대폰인 경우 상기 기능 유닛(4440)은 다이얼링, 또는 외부 장치(4470)와의 교신으로 상기 디스플레이 유닛(4460)으로의 영상 출력, 스피커로의 음성 출력 등과 같은 휴대폰 기능을 수행할 수 있는 여러 구성요소들을 포함할 수 있으며, 카메라가 함께 장착된 경우 카메라 이미지 프로세서의 역할을 할 수 있다.
상기 전자 시스템(4400)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 상기 기능 유닛(4440)은 메모리 카드 컨트롤러일 수 있다. 상기 기능 유닛(4440)은 유선 혹은 무선의 통신 유닛(4480)을 통해 상기 외부 장치(4470)와 신호를 주고 받을 수 있다. 상기 전자 시스템(4400)이 기능 확장을 위해 유에스비(USB) 등을 필요로 하는 경우, 상기 기능 유닛(4440)은 인터페이스 컨트롤러의 역할을 할 수 있다. 상술한 본 발명의 실시예에 따른 메모리 장치(1, 2)는 상기 마이크로 프로세서 유닛(4420) 및 상기 기능 유닛(4440) 중 적어도 어느 하나로 적용될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 라이트 데이터에 기초하여 메모리 셀로 프로그램 전류를 제공하는 라이트 드라이버;
    상기 메모리 셀을 통해 흐르는 전류 또는 상기 메모리 셀과 연결되는 글로벌 워드라인의 전압 레벨을 기준 값과 비교하여 감지 신호를 생성하는 트랜지션 감지 회로; 및
    상기 감지 신호에 기초하여 상기 글로벌 워드라인의 전압 레벨을 조절하는 전압 조절 회로를 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 메모리 셀은 일 단이 상기 라이트 드라이버와 연결되는 상변화 소자; 및
    일 단이 상기 상변화 소자의 타 단과 연결되고, 타 단이 상기 글로벌 워드라인과 연결되는 스위칭 소자를 포함하고,
    상기 스위칭 소자는 오보닉 스레쉬홀드 스위치인 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 메모리 셀은 비트라인과 연결되고, 컬럼 선택 신호에 응답하여 상기 비트라인과 상기 글로벌 비트라인을 연결하는 컬럼 스위치; 및
    워드라인과 연결되고, 워드라인이 인에이블되었을 때 상기 스위칭 소자의 타 단을 상기 글로벌 워드라인과 연결하는 로우 스위치를 더 포함하는 반도체 메모리 장치.
  4. 제 2 항에 있어서,
    상기 트랜지션 감지 회로는 상기 메모리 셀을 통해 흐르는 전류가 상기 기준 값 보다 클 때 상기 감지 신호를 인에이블시키고, 상기 메모리 셀을 통해 흐르는 전류가 상기 기준 값보다 작을 때 상기 감지 신호를 디스에이블시키는 반도체 메모리 장치.
  5. 제 2 항에 있어서,
    상기 기준 값은 상기 스위칭 소자를 턴온시킬 수 있는 임계 전류 값에 대응하거나 소정 전압 레벨에 대응하는 반도체 메모리 장치.
  6. 제 1 항에 있어서,
    상기 전압 조절 회로는 상기 감지 신호에 응답하여 가변 바이어스 전압 및 전원 바이어스 전압 중 하나를 상기 글로벌 워드라인으로 제공하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 전압 조절 회로는 상기 라이트 데이터에 기초하여 상기 가변 바이어스 전압의 레벨을 조절하는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 전압 조절 회로는 상기 라이트 데이터가 셋 데이터일 때 상기 라이트 데이터가 리셋 데이터일 때보다 높은 레벨을 갖는 상기 가변 바이어스 전압을 생성하는 반도체 메모리 장치.
  9. 제 7 항에 있어서,
    상기 전압 조절 회로는 어드레스 신호 및 온도 정보에 기초하여 상기 가변 바이어스 전압의 레벨을 추가적으로 조절하는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 워드라인 전압 조절 회로는 상기 어드레스 신호에 기초하여 상기 메모리 셀의 위치가 멀수록 더 낮은 레벨을 갖는 상기 가변 바이어스 전압을 생성하고, 상기 메모리 셀의 위치가 가까울수록 더 높은 레벨을 갖는 상기 가변 바이어스 전압을 생성하는 상승시키는 반도체 메모리 장치.
  11. 제 9 항에 있어서,
    상기 워드라인 전압 조절 회로는 상기 온도 정보에 기초하여 상기 반도체 메모리 장치의 내부 온도가 낮을수록 더 낮은 레벨을 갖는 상기 가변 바이어스 전압을 생성하고, 상기 반도체 메모리 장치의 내부 온도가 높을수록 더 높은 레벨을 갖는 상기 가변 바이어스 전압의 레벨을 생성하는 반도체 메모리 장치.
  12. 제 6 항에 있어서,
    상기 전압 조절 회로는 상기 라이트 데이터에 대응하여 상기 가변 바이어스 전압을 생성하는 가변 바이어스 전압 생성기;
    상기 감지 신호에 응답하여 상기 가변 바이어스 전압 및 상기 전원 바이어스 전압 중 하나를 출력하는 글로벌 워드라인 전압 스위치; 및
    상기 글로벌 워드라인 전압 스위치의 출력을 버퍼링하고, 버퍼링된 전압을 상기 글로벌 워드라인으로 출력하는 버퍼를 포함하는 반도체 메모리 장치.
  13. 제 12 항에 있어서,
    상기 전압 조절 회로는 상기 반도체 메모리 장치의 액티브 동작 중에 벌크 바이어스 전압을 상기 전원 바이어스 전압으로 제공하고, 상기 반도체 메모리 장치의 스탠바이 동작 중에 접지전압을 상기 전원 바이어스 전압을 제공하는 전원 스위치를 더 포함하는 반도체 메모리 장치.
  14. 제 13 항에 있어서,
    상기 벌크 바이어스 전압 및 상기 가변 바이어스 전압은 음 전압이고, 상기 가변 바이어스 전압은 상기 접지전압 및 상기 벌크 바이어스 전압 사이의 레벨을 갖는 반도체 메모리 장치.
  15. 메모리 셀을 포함하는 반도체 메모리 장치의 동작 방법으로서,
    액티브 동작 중에 글로벌 워드라인으로 전원 바이어스 전압을 제공하는 단계;
    라이트 데이터에 기초하여 상기 메모리 셀로 프로그램 전류를 인가하는 단계; 및
    상기 메모리 셀을 통해 흐르는 전류 또는 상기 글로벌 워드라인의 전압 레벨을 감지하여 상기 글로벌 워드라인의 전압 레벨을 변화시키는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  16. 제 15 항에 있어서,
    상기 글로벌 워드라인의 전압 레벨을 변화시키는 단계는, 상기 메모리 셀을 통해 흐르는 전류의 값이 기준 값보다 크거나, 상기 글로벌 워드라인의 전압 레벨이 상기 기준 값보다 높을 때 상기 글로벌 워드라인의 전압 레벨을 상승시키는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  17. 제 16 항에 있어서,
    상기 상승시키는 단계는, 상기 글로벌 워드라인으로 상기 전원 바이어스 전압보다 더 높은 레벨을 갖는 가변 바이어스 전압을 제공하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  18. 제 17 항에 있어서,
    상기 라이트 데이터에 기초하여 상기 가변 바이어스 전압의 레벨을 조절하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
  19. 제 18 항에 있어서,
    상기 메모리 셀의 위치에 관한 정보 및 상기 반도체 메모리 장치의 온도에 관한 정보에 기초하여 상기 가변 바이어스 전압의 레벨을 추가적으로 조절하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
  20. 제 15 항에 있어서,
    상기 액티브 동작 중에 벌크 바이어스 전압을 상기 전원 바이어스 전압으로 제공하고, 스탠바이 동작 중에 접지전압을 상기 전원 바이어스 전압으로 제공하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
KR1020160108452A 2016-08-25 2016-08-25 반도체 메모리 장치 및 이의 동작 방법 KR102571185B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160108452A KR102571185B1 (ko) 2016-08-25 2016-08-25 반도체 메모리 장치 및 이의 동작 방법
US15/471,207 US10083750B2 (en) 2016-08-25 2017-03-28 Semiconductor memory apparatus for adjusting voltage level of global word line, and operating method thereof
TW106124185A TWI736650B (zh) 2016-08-25 2017-07-19 半導體記憶裝置及其操作方法
CN201710684765.5A CN107785045B (zh) 2016-08-25 2017-08-11 半导体存储装置及其操作方法
US16/107,650 US20180358085A1 (en) 2016-08-25 2018-08-21 Semiconductor memory apparatus and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160108452A KR102571185B1 (ko) 2016-08-25 2016-08-25 반도체 메모리 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20180024070A true KR20180024070A (ko) 2018-03-08
KR102571185B1 KR102571185B1 (ko) 2023-08-29

Family

ID=61243301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160108452A KR102571185B1 (ko) 2016-08-25 2016-08-25 반도체 메모리 장치 및 이의 동작 방법

Country Status (4)

Country Link
US (1) US10083750B2 (ko)
KR (1) KR102571185B1 (ko)
CN (1) CN107785045B (ko)
TW (1) TWI736650B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220113651A (ko) * 2018-03-27 2022-08-16 에스케이하이닉스 주식회사 디스터번스를 방지하는 반도체 메모리 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155642A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 記憶装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US20110157966A1 (en) * 2009-12-30 2011-06-30 Hynix Semiconductor Inc. Nonvolatile memory device
KR20110093994A (ko) * 2008-10-06 2011-08-19 쌘디스크 3디 엘엘씨 가역적 저항 스위칭 소재를 위한 셋 및 리셋 검출 회로들
KR20150019480A (ko) * 2013-08-14 2015-02-25 에스케이하이닉스 주식회사 전자 장치
US20160071588A1 (en) * 2014-09-09 2016-03-10 Commissariat à l'énergie atomique et aux énergies alternatives Device and method for writing data to a resistive memory
KR20160039435A (ko) * 2014-10-01 2016-04-11 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
US20160225443A1 (en) * 2015-01-29 2016-08-04 Taiwan Semiconductor Manufacturing Company Limited Circuits and methods for detecting write operation in resistive random access memory (rram) cells

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4187197B2 (ja) * 2002-11-07 2008-11-26 シャープ株式会社 半導体メモリ装置の制御方法
JP4355136B2 (ja) * 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
KR100618836B1 (ko) * 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
CN101180683B (zh) * 2005-09-21 2010-05-26 株式会社瑞萨科技 半导体器件
US7515461B2 (en) * 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US7535756B2 (en) * 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
US9223642B2 (en) * 2013-03-15 2015-12-29 Super Talent Technology, Corp. Green NAND device (GND) driver with DRAM data persistence for enhanced flash endurance and performance
US7916533B2 (en) * 2009-06-24 2011-03-29 Sandisk Corporation Forecasting program disturb in memory by detecting natural threshold voltage distribution
US8526227B2 (en) 2010-06-23 2013-09-03 Mosaid Technologies Incorporated Phase change memory word line driver
KR101868332B1 (ko) * 2010-11-25 2018-06-20 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치
US8675423B2 (en) * 2012-05-07 2014-03-18 Micron Technology, Inc. Apparatuses and methods including supply current in memory
US9076523B2 (en) * 2012-12-13 2015-07-07 Intermolecular, Inc. Methods of manufacturing embedded bipolar switching resistive memory
KR102127137B1 (ko) * 2013-12-03 2020-06-26 삼성전자주식회사 셀 트랜지스터들의 계면 상태를 제어하여 센싱 마진을 보상할 수 있는 저항성 메모리 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR20110093994A (ko) * 2008-10-06 2011-08-19 쌘디스크 3디 엘엘씨 가역적 저항 스위칭 소재를 위한 셋 및 리셋 검출 회로들
US20110157966A1 (en) * 2009-12-30 2011-06-30 Hynix Semiconductor Inc. Nonvolatile memory device
KR20150019480A (ko) * 2013-08-14 2015-02-25 에스케이하이닉스 주식회사 전자 장치
US20160071588A1 (en) * 2014-09-09 2016-03-10 Commissariat à l'énergie atomique et aux énergies alternatives Device and method for writing data to a resistive memory
KR20160039435A (ko) * 2014-10-01 2016-04-11 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
US20160225443A1 (en) * 2015-01-29 2016-08-04 Taiwan Semiconductor Manufacturing Company Limited Circuits and methods for detecting write operation in resistive random access memory (rram) cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220113651A (ko) * 2018-03-27 2022-08-16 에스케이하이닉스 주식회사 디스터번스를 방지하는 반도체 메모리 장치

Also Published As

Publication number Publication date
US10083750B2 (en) 2018-09-25
US20180061493A1 (en) 2018-03-01
KR102571185B1 (ko) 2023-08-29
TW201807712A (zh) 2018-03-01
CN107785045B (zh) 2021-04-27
TWI736650B (zh) 2021-08-21
CN107785045A (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
TWI745404B (zh) 感測放大器、記憶裝置及包括其的系統
CN108154897B (zh) 包括电压钳位电路的非易失性存储装置
US20180358085A1 (en) Semiconductor memory apparatus and operating method thereof
KR20190142548A (ko) 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
KR102555454B1 (ko) 디스터번스를 방지하는 반도체 메모리 장치
KR20190042892A (ko) 반도체 메모리 장치 및 이의 동작 방법
CN110838311B (zh) 半导体存储器装置及其操作方法
US9997243B2 (en) Sense amplifier, and nonvolatile memory device and system including the same
US10079045B2 (en) Sense amplifier, memory apparatus and system including the same
KR102571185B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
US11189324B2 (en) Voltage generating circuit and a nonvolatile memory apparatus using the voltage generating circuit
US9984749B2 (en) Current driver, write driver, and semiconductor memory apparatus using the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant