KR102515463B1 - 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법 - Google Patents

비휘발성 메모리 장치와, 이의 리드 및 라이트 방법 Download PDF

Info

Publication number
KR102515463B1
KR102515463B1 KR1020180069622A KR20180069622A KR102515463B1 KR 102515463 B1 KR102515463 B1 KR 102515463B1 KR 1020180069622 A KR1020180069622 A KR 1020180069622A KR 20180069622 A KR20180069622 A KR 20180069622A KR 102515463 B1 KR102515463 B1 KR 102515463B1
Authority
KR
South Korea
Prior art keywords
word line
current
voltage
memory cell
enable signal
Prior art date
Application number
KR1020180069622A
Other languages
English (en)
Other versions
KR20190142548A (ko
Inventor
강석준
박진수
엄호석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180069622A priority Critical patent/KR102515463B1/ko
Priority to US16/289,981 priority patent/US10861505B2/en
Priority to CN201910519880.6A priority patent/CN110619909B/zh
Publication of KR20190142548A publication Critical patent/KR20190142548A/ko
Priority to US17/089,364 priority patent/US20210050037A1/en
Application granted granted Critical
Publication of KR102515463B1 publication Critical patent/KR102515463B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Abstract

비휘발성 메모리 장치는 글로벌 비트라인 및 글로벌 워드라인 사이에 연결되는 메모리 셀을 포함할 수 있다. 비트라인 제어 회로는 리드 신호에 기초하여 상기 글로벌 비트라인으로 비트라인 바이어스 전압을 인가할 수 있다. 스냅백 감지 회로는 상기 글로벌 워드라인과 연결되어 상기 메모리 셀의 스냅백을 감지하여 데이터 출력 신호 및 전류 인에이블 신호를 생성할 수 있다. 워드라인 제어 회로는 상기 리드 신호에 기초하여 상기 글로벌 워드라인으로 워드라인 바이어스 전압을 인가하고, 상기 전류 인에이블 신호에 기초하여 상기 메모리 셀을 통해 흐르는 전류를 증가시킬 수 있다.

Description

비휘발성 메모리 장치와, 이의 리드 및 라이트 방법 {NONVOLATILE MEMORY APPARATUS, AND READ AND WRITE METHOD THEREOF}
본 발명은 반도체 기술에 관한 것으로, 더 상세하게는 비휘발성 메모리 장치 및 이의 리드 및 라이트 방법에 관한 것이다.
전자장치는 많은 전자 구성요소를 포함하고 있고, 그 중 컴퓨터 시스템 반도체로 구성된 많은 전자 구성요소들을 포함할 수 있다. 상기 컴퓨터 시스템은 메모리 장치를 포함할 수 있다. DRAM은 빠르고 일정한 속도로 데이터를 저장 및 출력할 수 있고, 랜덤 억세스가 가능하다는 장점이 있기 때문에 일반적인 메모리 장치로 널리 사용되고 있다. 하지만, DRAM은 캐패시터로 구성된 메모리 셀을 구비하기 때문에, 전원공급이 차단되면 저장된 데이터를 잃어버리는 휘발성 특징을 갖는다. 위와 같은 DRAM의 단점을 개선하기 위해 플래쉬 메모리 장치가 개발되었다. 플래쉬 메모리 장치는 플로팅 게이트로 구성된 메모리 셀을 포함하여 전원공급이 차단되더라도 저장된 데이터를 유지할 수 있는 비휘발성 특징을 가질 수 있다. 하지만, DRAM에 비해 데이터의 저장 및 출력 속도가 느리고, 랜덤 억세스가 어렵다는 단점이 있다.
최근에는 빠른 동작 속도 및 비휘발성 특징을 갖는 상변화 메모리 (Phase change RAM), 자기 메모리 (Magnetic RAM), 저항성 메모리 (Resistive RAM) 및 강유전 메모리 (Ferroelectric RAM)과 같은 차세대 메모리 장치들이 개발되고 있다. 상기 차세대 메모리 장치들은 비휘발성 특징을 가지면서도 빠른 속도로 동작할 수 있는 장점을 갖고 있다. 특히, 상기 PRAM은 칼코겐화물로 구성된 메모리 셀을 포함하고, 메모리 셀의 저항 값을 변화시킴으로써 데이터를 저장할 수 있다.
본 발명의 실시예는 비휘발성 메모리 셀의 스냅백을 감지하여 메모리 셀로 추가적인 전류를 공급할 수 있는 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법을 제공할 수 있다.
본 발명의 실시예에 따른 비휘발성 메모리 장치는 글로벌 비트라인 및 글로벌 워드라인 사이에 연결되는 메모리 셀; 리드 신호에 기초하여 상기 글로벌 비트라인으로 비트라인 바이어스 전압을 인가하는 비트라인 제어 회로; 상기 글로벌 워드라인과 연결되어 상기 메모리 셀의 스냅백을 감지하여 데이터 출력 신호 및 전류 인에이블 신호를 생성하는 스냅백 감지 회로; 및 상기 리드 신호에 기초하여 상기 글로벌 워드라인으로 워드라인 바이어스 전압을 인가하고, 상기 전류 인에이블 신호에 기초하여 상기 메모리 셀을 통해 흐르는 전류를 증가시키는 워드라인 제어 회로를 포함할 수 있다.
본 발명의 실시예에 따른 비휘발성 메모리 장치는 글로벌 비트라인 및 글로벌 워드라인 사이에 연결되는 메모리 셀; 라이트 신호에 기초하여 상기 글로벌 비트라인으로 비트라인 바이어스 전압을 인가하고, 상기 라이트 신호 및 상기 전류 인에이블 신호에 기초하여 상기 글로벌 비트라인의 전압 레벨을 가변시키는 비트라인 제어 회로; 상기 글로벌 워드라인과 연결되어 상기 메모리 셀의 스냅백을 감지하여 전류 인에이블 신호를 생성하는 스냅백 감지 회로; 및 상기 라이트 신호에 기초하여 상기 글로벌 워드라인으로 워드라인 바이어스 전압을 인가하고, 상기 전류 인에이블 신호 및 상기 라이트 신호에 기초하여 상기 메모리 셀을 통해 흐르는 전류를 증가시키는 워드라인 제어 회로를 포함할 수 있다.
본 발명의 실시예에 따른 비휘발성 메모리 장치의 리드 방법은 메모리 셀 양 단에 저저항 상태의 메모리 셀을 스냅백시키기 위한 리드 전압을 인가하는 단계; 및 상기 메모리 셀의 스냅백 발생 여부에 따라 상기 메모리 셀을 통해 흐르는 전류의 양을 선택적으로 증가시키는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 비휘발성 메모리 장치의 라이트 방법은 글로벌 비트라인과 글로벌 워드라인 사이에 연결되는 메모리 셀 양 단에 저저항 상태 또는 고저항 상태의 메모리 셀을 스냅백시키기 위한 라이트 전압을 인가하는 단계; 및 라이트 신호 및 상기 메모리 셀의 스냅백 발생 여부에 따라 상기 메모리 셀을 통해 흐르는 전류의 양을 변화시키는 단계를 포함할 수 있다.
본 발명의 실시예는 리드 동작 시 메모리 셀이 디스터브되는 것을 방지할 수 있고, 메모리 셀을 통해 과도한 전류가 흐르지 않도록 하여 메모리 셀의 내구성을 향상시킬 수 있다.
본 발명의 실시예는 단계적으로 증가하는 전류를 사용하여 리드 및 라이트 동작 수행함으로써, 비휘발성 메모리 장치의 전력 소모를 감소시킬 수 있다.
도 1은 본 발명의 실시예에 따른 비휘발성 메모리 장치의 구성을 보여주는 도면,
도 2는 메모리 셀의 저항 분포에 따른 전압 그래프를 보여주는 도면,
도 3은 도 1에 도시된 비트라인 제어 회로의 구성을 보여주는 도면,
도 4는 도 1에 도시된 스냅백 감지 회로의 구성을 보여주는 도면,
도 5a 및 5b는 도 1에 도시된 워드라인 제어 회로의 구성을 보여주는 도면,
도 6a 및 6b는 본 발명의 실시예에 따른 비휘발성 메모리 장치의 리드 및 라이트 동작을 보여주는 타이밍도,
도 7은 본 발명의 실시예에 따른 비휘발성 메모리 장치를 구비하는 메모리 카드를 나타낸 개략도,
도 8은 본 발명의 실시예에 따른 비휘발성 메모리 장치를 구비하는 전자 장치를 설명하기 위한 블록도,
도 9는 본 발명의 실시예에 따른 비휘발성 메모리 장치를 구비하는 데이터 저장 장치를 나타낸 블록도,
도 10은 본 발명의 실시예에 따른 비휘발성 메모리 장치를 구비하는 전자 시스템 블록도이다.
도 1은 본 발명의 실시예에 따른 비휘발성 메모리 장치(1)의 구성을 보여주는 도면이다. 도 1에서, 상기 비휘발성 메모리 장치(1)는 메모리 어레이(110)를 포함할 수 있다. 컬럼 방향으로 복수의 비트라인(BL)이 상기 메모리 어레이(110)에 배치될 수 있고, 로우 방향으로 복수의 워드라인(WL)이 상기 메모리 어레이(110)에 배치될 수 있다. 상기 복수의 비트라인(BL)과 상기 복수의 워드라인(WL)이 교차하는 지점에는 복수의 메모리 셀(MC)이 연결될 수 있다. 복수의 메모리 셀(MC)은 각각 대응하는 비트라인(BL)과 워드라인(WL) 사이에 연결될 수 있다. 상기 메모리 셀(MC)은 저항 변화 소자로 구성될 수 있고, 예를 들어, 상변화 물질을 포함할 수 있다. 상기 비휘발성 메모리 장치(1)는 상변화 메모리 장치일 수 있다. 상기 메모리 어레이(110)는 크로스 포인트 어레이 (cross-point array)로 구성될 수 있다.
상기 비휘발성 메모리 장치(1)는 컬럼 선택 회로(120) 및 로우 선택 회로(130)를 포함할 수 있다. 상기 컬럼 선택 회로(120)는 글로벌 비트라인(GBL)과 상기 복수의 비트라인(BL) 사이에 연결될 수 있다. 상기 컬럼 선택 회로(120)는 상기 복수의 비트라인(BL) 중 선택된 비트라인을 글로벌 비트라인(GBL)과 연결할 수 있다. 도시하지는 않았지만, 상기 컬럼 선택 회로(120)는 컬럼 어드레스 신호에 기초하여 생성될 수 있는 컬럼 선택 신호에 기초하여 상기 복수의 비트라인(BL) 중 특정 비트라인을 상기 글로벌 비트라인(GBL)과 연결할 수 있다. 상기 로우 선택 회로(130)는 글로벌 워드라인(GWL)과 상기 복수의 워드라인(WL) 사이에 연결될 수 있다. 상기 로우 선택 회로(130)는 상기 복수의 워드라인(WL) 중 선택된 워드라인을 글로벌 워드라인(GWL)과 연결할 수 있다. 도시하지는 않았지만, 상기 로우 선택 회로(130)는 로우 어드레스 신호에 기초하여 생성될 수 있는 로우 선택 신호에 기초하여 상기 복수의 워드라인(WL) 중 특정 워드라인을 상기 글로벌 워드라인(GWL)과 연결할 수 있다.
상기 비휘발성 메모리 장치(1)는 비트라인 제어 회로(140), 스냅백 감지 회로(150) 및 워드라인 제어 회로(160)를 포함할 수 있다. 상기 비트라인 제어 회로(140)는 상기 글로벌 비트라인(GBL)과 연결될 수 있다. 상기 비트라인 제어 회로(140)는 상기 비휘발성 메모리 장치(1)의 리드 및 라이트 동작을 위해 상기 글로벌 비트라인(GBL)의 전압 레벨을 변화시킬 수 있다. 상기 비트라인 제어 회로(140)는 리드 신호(RD), 라이트 신호(WT(RST/SET)) 및 전류 인에이블 신호(CEN)를 수신하여 상기 글로벌 비트라인(GBL)을 적어도 하나 이상의 전압으로 구동할 수 있다.
상기 리드 신호(RD)는 상기 비휘발성 메모리 장치(1)가 리드 동작을 수행할 때 인에이블되는 신호일 수 있다. 상기 리드 동작은 상기 비휘발성 메모리 장치(1)가 상기 메모리 어레이(110)에 저장된 데이터를 리드하여 상기 비휘발성 메모리 장치(1)의 외부 장치로 상기 리드된 데이터를 출력하는 동작을 의미할 수 있다. 상기 라이트 신호(WT(RST/SET))는 상기 비휘발성 메모리 장치(1)가 라이트 동작을 수행할 때 인에이블되는 신호일 수 있다. 상기 라이트 동작은 상기 비휘발성 메모리 장치(1)가 외부 장치로부터 수신한 데이터를 상기 메모리 어레이(110)에 저장 또는 프로그램하기 위한 동작을 의미할 수 있다. 상기 라이트 동작은 리셋 라이트 동작 및 셋 라이트 동작을 포함할 수 있다. 상기 라이트 신호(WT)는 리셋 라이트 신호(RST) 및 셋 라이트 신호(SET)를 포함할 수 있다. 상기 메모리 셀(MC)은 저저항 상태 및 고저항 상태로 프로그래밍되어 데이터를 저장할 수 있다. 일 실시예에서, 상기 메모리 셀(MC)은 복수의 저저항 상태 및 복수의 고저항 상태를 가질 수 있고, 멀티 비트 데이터를 저장할 수도 있다. 상기 리셋 라이트 신호(RST)는 상기 메모리 셀(MC)을 고저항 상태로 프로그래밍하기 위한 신호일 수 있고, 상기 셋 라이트 신호(SET)는 상기 메모리 셀(MC)을 저저항 상태로 프로그래밍하기 위한 신호일 수 있다. 상기 전류 인에이블 신호(CEN)는 후술되는 스냅백 감지 회로(150)로부터 생성될 수 있다.
상기 비트라인 제어 회로(140)는 상기 리드 신호(RD) 또는 상기 라이트 신호(WT(RST/SET))에 기초하여 상기 글로벌 비트라인(GBL)으로 비트라인 바이어스 전압을 인가할 수 있다. 예를 들어, 상기 비트라인 제어 회로(140)는 상기 리드 동작 중에 상기 리드 신호(RD)에 기초하여 상기 글로벌 비트라인(GBL)으로 비트라인 리드 바이어스 전압을 인가할 수 있다. 상기 비트라인 제어 회로(140)는 상기 라이트 동작 중에 상기 라이트 신호(WT(RST/SET))에 기초하여 상기 글로벌 비트라인(GBL)으로 비트라인 라이트 바이어스 전압을 인가할 수 있다. 상기 비트라인 라이트 바이어스 전압은 상기 비트라인 리드 바이어스 전압보다 높은 레벨을 가질 수 있다. 후술되겠지만, 상기 비트라인 리드 바이어스 전압의 레벨은 상기 메모리 셀(MC) 양 단에 리드 전압에 대응하는 전압이 인가될 수 있도록 설정될 수 있고, 상기 비트라인 라이트 바이어스 전압의 레벨은 상기 메모리 셀 양 단에 라이트 전압에 대응하는 전압이 인가될 수 있도록 설정될 수 있다.
상기 비트라인 제어 회로(140)는 상기 전류 인에이블 신호(CEN) 및 상기 라이트 신호(WT(RST/SET))에 기초하여 상기 글로벌 비트라인(GBL)의 전압 레벨을 증가 또는 하강시킬 수 있다. 상기 비트라인 제어 회로(140)는 상기 전류 인에이블 신호(CEN) 및 상기 리셋 라이트 신호(RST)에 기초하여 상기 글로벌 비트라인(GBL)의 전압 레벨을 상승시킬 수 있고, 상기 전류 인에이블 신호(CEN) 및 상기 셋 라이트 신호(SET)에 기초하여 상기 글로벌 비트라인(GBL)의 전압 레벨을 하강시킬 수 있다. 예를 들어, 상기 비트라인 제어 회로(140)는 리셋 라이트 동작 중에 상기 글로벌 비트라인(GBL)을 상기 비트라인 라이트 바이어스 전압으로 구동하고, 상기 전류 인에이블 신호(CEN)가 인에이블되면 상기 글로벌 비트라인(GBL)을 상기 비트라인 라이트 바이어스 전압보다 높은 레벨을 갖는 제 1 고전압으로 구동할 수 있다. 상기 비트라인 제어 회로(140)는 셋 라이트 동작 중에 상기 글로벌 비트라인(GBL)을 상기 비트라인 라이트 바이어스 전압으로 구동하고, 상기 전류 인에이블 신호(CEN)가 인에이블되면 상기 글로벌 비트라인(GBL)을 상기 비트라인 라이트 바이어스 전압보다 낮은 레벨을 갖는 제 2 고전압으로 구동할 수 있다.
상기 스냅백 감지 회로(150)는 상기 글로벌 워드라인(GWL)과 연결될 수 있다. 상기 스냅백 감지 회로(150)는 상기 글로벌 워드라인(GWL)의 전압 레벨을 감지하여 상기 메모리 셀(MC)의 스냅백이 발생되었는지 여부를 감지할 수 있다. 상기 스냅백 감지 회로(150)는 상기 리드 및 라이트 동작 중에 상기 메모리 셀(MC)의 스냅백이 발생하는지 여부에 기초하여 상기 전류 인에이블 신호(CEN)를 생성할 수 있다. 예를 들어, 상기 스냅백 감지 회로(150)는 상기 스냅백이 발생하지 않았을 때 상기 전류 인에이블 신호(CEN)의 디스에이블 상태를 유지시키고, 상기 스냅백이 발생했을 때 상기 전류 인에이블 신호(CEN)를 인에이블시킬 수 있다. 상기 스냅백 감지 회로(150)는 상기 리드 동작 중에 상기 메모리 셀(MC)의 스냅백이 발생하는지 여부에 기초하여 데이터 출력 신호(DOUT) 및 상기 전류 인에이블 신호(CEN)를 생성할 수 있다. 예를 들어, 상기 스냅백 감지 회로(150)는 상기 메모리 셀(MC)의 스냅백이 발생했을 때 상기 메모리 셀(MC)이 저저항 상태임을 감지하여 특정 로직 레벨을 갖는 상기 데이터 출력 신호(DOUT)를 생성할 수 있다. 상기 스냅백 감지 회로(150)는 상기 메모리 셀(MC)의 스냅백이 발생하지 않을 때 상기 메모리 셀(MC)이 고저항 상태임을 감지하여 상기 특정 로직 레벨과 반대 레벨을 갖는 상기 데이터 출력 신호(DOUT)를 생성할 수 있다. 상기 스냅백 감지 회로(150)는 상기 라이트 동작 중에 상기 메모리 셀(MC)의 스냅백이 발생하는지 여부에 기초하여 상기 전류 인에이블 신호(CEN)를 생성할 수 있다.
상기 워드라인 제어 회로(160)는 상기 글로벌 워드라인(GWL)과 연결될 수 있다. 상기 워드라인 제어 회로(160)는 상기 비휘발성 메모리 장치(1)의 리드 및 라이트 동작을 위해 상기 글로벌 워드라인(GWL)의 전압 레벨을 변화시킬 수 있다. 상기 워드라인 제어 회로(160)는 상기 리드 신호(RD), 상기 라이트 신호(WT(RST/SET)) 및 상기 전류 인에이블 신호(CEN)를 수신하여 상기 글로벌 워드라인(GWL)을 적어도 하나 이상의 전압으로 구동할 수 있다. 상기 워드라인 제어 회로(160)는 상기 리드 신호(RD), 상기 라이트 신호(WT(RST/SET)) 및 상기 전류 인에이블 신호(CEN)에 기초하여 상기 글로벌 워드라인(GWL)을 통해 흐르는 전류를 변화시켜 상기 메모리 셀(MC)을 통해 흐르는 전류를 변화시킬 수 있다.
상기 워드라인 제어 회로(160)는 상기 리드 신호(RD) 또는 상기 라이트 신호(WT(RST/SET))에 기초하여 상기 글로벌 워드라인(GWL)으로 워드라인 바이어스 전압을 인가할 수 있다. 예를 들어, 상기 워드라인 제어 회로(160)는 상기 리드 동작 중에 상기 리드 신호(RD)에 기초하여 상기 글로벌 워드라인(GWL)으로 워드라인 리드 바이어스 전압을 인가할 수 있다. 상기 워드라인 제어 회로(160)는 상기 라이트 동작 중에 상기 라이트 신호(WT(RST/SET))에 기초하여 상기 글로벌 워드라인(GWL)으로 워드라인 라이트 바이어스 전압을 인가할 수 있다. 상기 워드라인 라이트 바이어스 전압은 상기 워드라인 리드 바이어스 전압 이하의 레벨을 가질 수 있다. 상기 워드라인 리드 바이어스 전압의 레벨은 상기 비트라인 리드 바이어스 전압과 상기 워드라인 리드 바이어스 전압의 레벨 차이가 상기 리드 전압의 레벨에 대응할 수 있도록 설정될 수 있다. 상기 워드라인 라이트 바이어스 전압의 레벨은 상기 비트라인 라이트 바이어스 전압과 상기 워드라인 라이트 바이어스 전압의 레벨 차이가 상기 라이트 전압의 레벨에 대응할 수 있도록 설정될 수 있다.
상기 리드 동작 중에, 상기 메모리 셀(MC)의 스냅백이 발생되면 상기 메모리 셀(MC)을 통해 스냅백에 의한 전류가 흐를 수 있다. 상기 워드라인 제어 회로(160)는 상기 스냅백이 발생되면 상기 메모리 셀(MC)을 통해 흐르는 전류를 증가시킬 수 있다. 상기 워드라인 제어 회로(160)는 상기 전류 인에이블 신호(CEN)에 기초하여 상기 글로벌 워드라인(GWL)을 통해 흐르는 전류의 양을 증가시켜 상기 메모리 셀(MC)을 통해 흐르는 전류를 증가시킬 수 있다. 예를 들어, 상기 워드라인 제어 회로(160)는 글로벌 워드라인(GWL)을 통해 제 1 전류가 흐르게 하여 상기 메모리 셀(MC)의 스냅백을 발생시킬 수 있다. 상기 워드라인 제어 회로(160)는 상기 스냅백이 발생된 후, 상기 글로벌 워드라인(GWL)을 통해 추가적으로 전류가 흐르도록 하여 상기 글로벌 워드라인(GWL)을 통해 흐르는 전류를 증가시킬 수 있다. 상기 증가되는 전류는 어닐링(annealing) 전류일 수 있다. 상기 어닐링 전류는 상기 메모리 셀(MC)의 저항 상태를 저저항 상태로 유지시키기 위한 전류일 수 있다. 일 실시예에서, 상기 워드라인 제어 회로(160)는 상기 스냅백이 발생되면 상기 글로벌 워드라인(GWL)의 전압 레벨을 하강시킴으로써 상기 글로벌 워드라인(GWL) 및 상기 메모리 셀(MC)을 통해 흐르는 전류를 증가시킬 수 있다. 상기 워드라인 제어 회로(160)는 상기 전류 인에이블 신호(CEN)에 기초하여 상기 글로벌 워드라인(GWL)을 상기 워드라인 리드 바이어스 전압보다 낮은 레벨을 갖는 제 1 저전압으로 구동할 수 있다.
상기 라이트 동작 중에, 상기 메모리 셀(MC)의 스냅백이 발생되면 상기 메모리 셀(MC)을 통해 스냅백에 의한 전류가 흐를 수 있다. 상기 워드라인 제어 회로(160)는 상기 스냅백이 발생되면 상기 메모리 셀(MC)을 통해 흐르는 전류를 증가시킬 수 있다. 예를 들어, 상기 워드라인 제어 회로(160)는 글로벌 워드라인(GWL)을 통해 제 2 전류가 흐르게 하여 상기 메모리 셀(MC)의 스냅백을 발생시킬 수 있다. 상기 워드라인 제어 회로(160)는 상기 전류 인에이블 신호(CEN), 상기 리셋 라이트 신호(RST) 및 상기 셋 라이트 신호(SET)에 기초하여 상기 글로벌 워드라인(GWL)을 통해 흐르는 전류를 증가시켜 상기 메모리 셀(MC)을 통해 흐르는 전류를 증가시킬 수 있다. 상기 워드라인 제어 회로(160)는 상기 리셋 라이트 동작 중에 상기 전류 인에이블 신호(CEN)가 인에이블되면 상기 글로벌 워드라인(GWL)을 통해 제 3 전류가 흐르도록 할 수 있다. 상기 워드라인 제어 회로(160)는 상기 셋 라이트 동작 중에 상기 전류 인에이블 신호(CEN)가 인에이블되면 상기 글로벌 워드라인(GWL)을 통해 제 4 전류가 흐르도록 할 수 있다. 상기 제 3 전류는 상기 제 4 전류보다 더 클 수 있고, 상기 제 4 전류는 상기 제 2 전류보다 크거나 같을 수 있다. 일 실시예에서, 상기 워드라인 제어 회로(160)는 상기 스냅백이 발생되면 상기 글로벌 워드라인(GWL)의 전압 레벨을 하강시킴으로써 상기 메모리 셀(MC)을 통해 흐르는 전류를 증가시킬 수 있다. 상기 워드라인 제어 회로(160)는 상기 리셋 라이트 신호(RST) 및 상기 전류 인에이블 신호(CEN)에 기초하여 상기 글로벌 워드라인(GWL)을 상기 워드라인 라이트 바이어스 전압보다 낮은 레벨을 갖는 제 2 저전압으로 구동할 수 있다. 상기 워드라인 제어 회로(160)는 상기 셋 라이트 신호(SET) 및 상기 전류 인에이블 신호(CEN)에 기초하여 상기 글로벌 워드라인(GWL)을 상기 워드라인 라이트 바이어스 전압보다 낮은 레벨을 갖는 제 3 저전압으로 구동할 수 있다. 상기 제 2 저전압은 상기 제 3 저전압보다 낮은 레벨을 가질 수 있고, 상기 제 3 저전압은 상기 제 1 저전압보다 낮거나 동일한 레벨을 가질 수 있다.
도 2는 메모리 셀의 저항 분포에 따른 전압 그래프를 보여주는 도면이다. 도 2에서, 저저항 상태를 갖는 메모리 셀은 셋 셀(SET CELLS)일 수 있고, 고저항 상태를 갖는 메모리 셀은 리셋 셀(RESET CELLS)일 수 있다. 상기 셋 셀(SET CELLS)의 문턱 전압은 셋 분포 최소 전압(VSETmin)과 셋 분포 최대 전압(VSETmax) 사이에 분포될 수 있다. 상기 리셋 셀(RESET CELLS)의 문턱 전압은 리셋 분포 최소 전압(VRSTmin)과 리셋 분포 최대 전압(VRSTmax) 사이에 분포될 수 있다. 본 발명의 실시예에서, 상기 리드 전압(VRD) 저저항 상태의 셋 셀(SET CELLS)에서 스냅백이 발생될 수 있도록 상기 리드 전압(VRD)은 상기 셋 분포 최대 전압(VSETmax)과 상기 리셋 분포 최소 전압(VRSTmin) 사이의 전압 레벨을 가질 수 있다. 예를 들어, 상기 리드 전압(VRD)은 상기 셋 분포 최대 전압(VSETmax)과 상기 리셋 분포 최소 전압(VRSTmin) 사이의 중간 레벨에 대응하는 전압 레벨을 가질 수 있다. 상기 리드 동작 중에 상기 메모리 셀(MC) 양 단의 전압 차이가 상기 리드 전압(VRD)의 레벨이 될 수 있도록 상기 비트라인 리드 바이어스 전압 및 상기 워드라인 리드 바이어스 전압의 레벨이 설정될 수 있다.
상기 라이트 동작 중에 저저항 상태를 갖는 저저항 상태를 갖는 셋 셀(SET CELLS) 뿐만 아니라 고저항 상태를 갖는 리셋 셀(RESET CELLS)에서도 스냅백이 발생될 수 있도록 상기 라이트 전압(VWT)은 상기 리셋 분포 최대 전압(VRSTmax) 이상의 전압 레벨을 가질 수 있다. 상기 라이트 동작 중에 상기 메모리 셀(MC) 양 단의 전압 차이가 상기 라이트 전압(VWT) 레벨이 될 수 있도록 상기 비트라인 라이트 바이어스 전압 및 상기 워드라인 라이트 바이어스 전압의 레벨이 설정될 수 있다.
도 3은 도 1에 도시된 비트라인 제어 회로(140)의 구성을 보여주는 도면이다. 도 3에서, 상기 비트라인 제어 회로(140)는 제 1 고전압 공급부(310), 제 2 고전압 공급부(320), 제 3 고전압 공급부(330) 및 제 4 고전압 공급부(340)를 포함할 수 있다. 상기 제 1 내지 제 4 고전압 공급부(310, 320, 330, 340)는 상기 글로벌 비트라인(GBL)과 공통 연결될 수 있다. 상기 제 1 고전압 공급부(310)는 상기 리드 신호(RD)에 기초하여 상기 글로벌 비트라인(GBL)으로 상기 비트라인 리드 바이어스 전압(VRDB)을 공급하여 상기 글로벌 비트라인(GBL)을 상기 비트라인 리드 바이어스 전압(VRDB)의 레벨로 구동할 수 있다. 상기 제 2 고전압 공급부(320)는 상기 라이트 신호(WT(RST/SET))에 기초하여 상기 글로벌 비트라인(GBL)으로 상기 비트라인 라이트 바이어스 전압(VWTB)을 공급하여 상기 글로벌 비트라인(GBL)을 상기 비트라인 라이트 바이어스 전압(VWTB)의 레벨로 구동할 수 있다. 상기 제 3 고전압 공급부(330)는 상기 리셋 라이트 인에이블 신호(RWEN)에 기초하여 상기 글로벌 비트라인(GBL)으로 제 1 고전압(VH1)을 공급하여 상기 글로벌 비트라인(GBL)을 상기 제 1 고전압(VH1)의 레벨로 구동할 수 있다. 상기 리셋 라이트 인에이블 신호(RWEN)는 상기 리셋 라이트 신호(RST)와 상기 전류 인에이블 신호(CEN)가 모두 인에이블되었을 때 인에이블되는 신호일 수 있다. 상기 제 1 고전압(VH1)은 상기 메모리 셀(MC)을 고저항 상태로 만들기 위해 상기 비트라인 라이트 바이어스 전압(VWTB)보다 높은 레벨을 가질 수 있다. 상기 제 4 고전압 공급부(340)는 상기 셋 라이트 인에이블 신호(SWEN)에 기초하여 상기 글로벌 비트라인(GBL)으로 상기 제 2 고전압(VH2)을 공급하여 상기 글로벌 비트라인(GBL)을 상기 제 2 고전압(VH2)의 레벨로 구동할 수 있다. 상기 셋 라이트 인에이블 신호(SWEN)는 상기 셋 라이트 신호(SET)와 상기 전류 인에이블 신호(CEN)가 모두 인에이블되었을 때 인에이블되는 신호일 수 있다. 상기 제 2 고전압(VH2)은 상기 비트라인 라이트 바이어스 전압(VWTB)보다 낮은 레벨을 가질 수 있다.
도 4는 도 1에 도시된 스냅백 감지 회로(150)의 구성을 보여주는 도면이다. 도 4에서, 상기 스냅백 감지 회로(150)는 센싱부(410), 전류 인에이블 신호 생성부(420) 및 데이터 출력부(430)를 포함할 수 있다. 상기 센싱부(410)는 상기 글로벌 워드라인(GWL)과 연결될 수 있다. 상기 센싱부(410)는 상기 글로벌 워드라인(GWL)의 전압 레벨에 기초하여 상기 센싱 노드(SN)의 전압 레벨을 변화시킬 수 있다. 상기 전류 인에이블 신호 생성부(420)는 상기 센싱 노드(SN)와 연결되고, 상기 센싱 노드(SN)의 전압 레벨에 기초하여 상기 전류 인에이블 신호(CEN)를 생성할 수 있다. 상기 데이터 출력부(430)는 상기 센싱 노드(SN)와 연결되고, 상기 리드 신호(RD)를 수신할 수 있다. 상기 데이터 출력부(430)는 상기 리드 신호(RD)가 인에이블되었을 때 상기 센싱 노드(SN)의 전압 레벨에 기초하여 데이터 출력 신호(DOUT)를 생성할 수 있다. 상기 데이터 출력부(430)는 상기 비휘발성 메모리 장치(1)의 리드 동작에서 필요한 구성요소일 수 있다.
상기 스냅백 감지 회로(150)는 초기화부(440) 및 래치부(450)를 더 포함할 수 있다. 상기 초기화부(440)는 인에이블 신호(EN)에 기초하여 상기 센싱 노드(SN)의 전압 레벨 및 상기 전류 인에이블 신호(CEN)를 초기화시킬 수 있다. 상기 인에이블 신호(EN)는 상기 비휘발성 메모리 장치(1)의 리드 동작 및 라이트 동작에서 인에이블되는 신호일 수 있다. 예를 들어, 상기 인에이블 신호(EN)는 상기 리드 신호(RD) 및 상기 라이트 신호(WT(RST/SET)) 중 어느 하나라도 인에이블되면 인에이블될 수 있다. 예를 들어, 상기 초기화부(440)는 상기 인에이블 신호(EN)에 기초하여 상기 센싱 노드(SN)를 제 1 전원전압(VDD1)의 레벨로 초기화시킬 수 있고, 상기 전류 인에이블 신호(CEN)를 제 2 전원전압(VDD2)의 레벨로 디스에이블시킬 수 있다. 상기 제 2 전원전압(VDD2)는 상기 제 1 전원전압(VDD1)보다 낮은 레벨을 가질 수 있다. 상기 래치부(450)는 상기 전류 인에이블 신호(CEN)에 기초하여 상기 센싱 노드(SN)의 전압 레벨을 유지시킬 수 있다. 예를 들어, 상기 래치부(450)는 상기 전류 인에이블 신호(CEN)에 기초하여 상기 센싱 노드(SN)를 제 2 전원전압(VDD2)의 레벨로 구동할 수 있다. 상기 래치부(450)는 상기 전류 인에이블 신호(CEN)가 인에이블되었을 때 상기 전류 인에이블 신호(CEN)의 인에이블 상태를 유지시킬 수 있다.
도 4에서, 상기 센싱부(410)는 제 1 트랜지스터(T1)를 포함할 수 있다. 예를 들어, 상기 제 1 트랜지스터(T1)는 N 채널 모스 트랜지스터일 수 있다. 상기 제 1 트랜지스터(T1)의 게이트는 상기 글로벌 워드라인(GWL)과 연결되고, 드레인이 상기 센싱 노드(SN)와 연결되며, 소스가 상기 제 2 전원전압(VDD2) 단자와 연결될 수 있다. 상기 센싱부(410)는 상기 글로벌 워드라인(GWL)의 전압 레벨이 상기 제 1 트랜지스터(T1)를 턴온시킬 수 있도록 충분히 상승하면 상기 센싱 노드(SN)의 전압 레벨을 상기 제 2 전원전압(VDD2)의 레벨로 변화시킬 수 있다. 상기 전류 인에이블 신호 생성부(420)는 제 2 트랜지스터(T2)를 포함할 수 있다. 예를 들어, 상기 제 2 트랜지스터(T2)는 P 채널 모스 트랜지스터일 수 있다. 상기 제 2 트랜지스터(T2)의 게이트는 상기 센싱 노드(SN)와 연결되고, 소스가 상기 제 1 전원전압(VDD1) 단자와 연결되며, 드레인은 상기 전류 인에이블 신호(CEN)가 출력되는 노드와 연결될 수 있다. 상기 전류 인에이블 신호 생성부(420)는 상기 센싱 노드(SN)의 전압 레벨이 상기 제 2 트랜지스터(T2)를 턴온시킬 수 있도록 충분히 하강했을 때 상기 전류 인에이블 신호(CEN)가 출력되는 노드를 상기 제 1 전원전압(VDD1)으로 구동하여 상기 전류 인에이블 신호(CEN)를 인에이블시킬 수 있다. 상기 데이터 출력부(430)는 앤드 게이트(AND)를 포함할 수 있다. 상기 앤드 게이트(AND)의 제 1 입력 단자는 상기 리드 신호(RD)를 수신하고, 제 2 입력 단자는 상기 센싱 노드(SN)와 연결될 수 있다. 상기 데이터 출력부(430)는 상기 리드 신호(RD)가 하이 레벨로 인에이블되었을 때, 상기 센싱 노드(SN)의 전압 레벨이 로우 레벨이면 로우 레벨을 갖는 상기 데이터 출력 신호(DOUT)를 출력하고, 상기 센싱 노드(SN)의 전압 레벨이 하이 레벨이면 하이 레벨을 갖는 상기 데이터 출력 신호(DOUT)를 출력할 수 있다.
상기 초기화부(440)는 제 3 트랜지스터(T3) 및 제 4 트랜지스터(T4)를 포함할 수 있다. 예를 들어, 상기 제 3 트랜지스터(T3)는 P 채널 모스 트랜지스터일 수 있고, 상기 제 4 트랜지스터(T4)는 N 채널 모스 트랜지스터일 수 있다. 상기 제 3 트랜지스터(T3)의 게이트는 상기 인에이블 신호(EN)를 수신하고, 소스가 상기 제 1 전원전압(VDD1) 단자와 연결되며, 드레인이 상기 센싱 노드(SN)와 연결될 수 있다. 상기 제 3 트랜지스터(T3)는 상기 인에이블 신호(EN)가 로우 레벨로 인에이블되었을 때, 상기 센싱 노드(SN)를 상기 제 1 전원전압(VDD1)으로 구동하여 상기 센싱 노드(SN)의 전압 레벨을 하이 레벨로 초기화시킬 수 있다. 상기 제 4 트랜지스터(T4)의 게이트는 상기 인에이블 신호의 상보 신호(ENB)를 수신하고, 드레인이 상기 전류 인에이블 신호(CEN)가 출력되는 노드와 연결되며, 소스가 상기 제 2 전원전압(VDD2) 단자와 연결될 수 있다. 상기 제 4 트랜지스터(T4)는 상기 인에이블 신호(EN)가 인에이블되었을 때 상기 상보 신호(ENB)에 응답하여 상기 전류 인에이블 신호(CEN)를 상기 제 2 전원전압(VDD2)의 레벨로 디스에이블시키고, 상기 전류 인에이블 신호(CEN)를 초기화시킬 수 있다. 상기 래치부(450)는 제 5 트랜지스터(T5)를 포함할 수 있다. 예를 들어, 상기 제 5 트랜지스터(T5)는 N 채널 모스 트랜지스터를 포함할 수 있다. 상기 제 5 트랜지스터(T5)의 게이트는 상기 전류 인에이블 신호(CEN)를 수신하고, 드레인이 상기 센싱 노드(SN)와 연결되며, 소스가 상기 제 2 전원전압(VDD2) 단자와 연결될 수 있다. 상기 제 5 트랜지스터(T5)는 상기 전류 인에이블 신호(CEN)가 하이 레벨로 인에이블되었을 때 상기 센싱 노드(SN)를 상기 제 2 전원전압(VDD2)의 레벨로 구동하여 상기 전류 인에이블 신호(CEN)의 인에이블 상태를 유지시킬 수 있다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 워드라인 제어 회로(500A, 500B)의 구성을 보여주는 도면이다. 도 5a 및 도 5b에 도시된 워드라인 제어 회로(500A, 500B)는 각각 도 1에 도시된 워드라인 제어 회로(160)로 적용될 수 있다. 도 5a에서, 상기 워드라인 제어 회로(500A)는 복수의 전류원을 사용하여 구현될 수 있다. 도 5a에서, 상기 워드라인 제어 회로(500A)는 제 1 스냅백 전류 발생부(510A), 제 2 스냅백 전류 발생부(520A), 추가 전류 발생부(530A), 제 1 라이트 전류 발생부(540A) 및 제 2 라이트 전류 발생부(550A)를 포함할 수 있다. 상기 제 1 스냅백 전류 발생부(510A) 및 상기 추가 전류 발생부(530A)는 상기 리드 동작에서 사용될 수 있고, 상기 제 2 스냅백 전류 발생부(520A), 상기 제 1 라이트 전류 발생부(540A) 및 상기 제 2 라이트 전류 발생부(550A)는 상기 라이트 동작에서 사용될 수 있다. 상기 제 1 스냅백 전류 발생부(510A)는 상기 리드 신호(RD)에 기초하여 상기 글로벌 워드라인(GWL)을 통해 제 1 전류가 흐르도록 할 수 있다. 예를 들어, 상기 제 1 전류는 도 2에 도시된 저저항 상태를 갖는 셋 셀(SET CELLS)이 스냅백될 수 있도록 하는 최소 전류량일 수 있다. 상기 제 1 스냅백 전류 발생부는 상기 글로벌 워드라인(GWL) 및 상기 워드라인 리드 바이어스 전압(VRDW) 단자 사이에 연결될 수 있다. 상기 제 1 스냅백 전류 발생부(510A)는 상기 글로벌 워드라인을 통해 상기 제 1 전류가 흐르도록 하는 전류원을 포함할 수 있다. 상기 제 2 스냅백 전류 발생부(520A)는 상기 라이트 신호(WT(RST/SET))에 기초하여 상기 글로벌 워드라인(GWL)을 통해 제 2 전류가 흐르도록 할 수 있다. 상기 제 2 전류는 상기 제 1 전류보다 클 수 있다. 상기 제 2 전류는 도 2에 도시된 저저항 상태를 갖는 셋 셀(SET CELLS)과 고저항 상태를 갖는 리셋 셀(RESET CELLS) 모두가 스냅백될 수 있도록 하는 최소 전류량을 가질 수 있다. 상기 제 2 스냅백 전류 발생부(520A)는 상기 글로벌 워드라인(GWL) 및 상기 워드라인 라이트 바이어스 전압(VWTW) 단자 사이에 연결될 수 있다. 상기 제 2 스냅백 전류 발생부(520A)는 상기글로벌 워드라인을 통해 상기 제 2 전류가 흐르도록 하는 전류원을 포함할 수 있다. 상기 추가 전류 발생부(530A)는 상기 리드 인에이블 신호(REN)에 기초하여 상기 글로벌 워드라인(GWL)을 통해 추가적인 전류가 흐르도록 하여 상기 글로벌 워드라인(GWL)을 통해 흐르는 전류의 양을 증가시킬 수 있다. 상기 추가적인 전류는 어닐링 전류일 수 있다. 상기 리드 인에이블 신호(REN)는 상기 전류 인에이블 신호(CEN) 및 상기 리드 신호(RD)가 모두 인에이블되었을 때 인에이블되는 신호일 수 있다. 상기 추가 전류 발생부(530A)는 상기 글로벌 워드라인(GWL) 및 상기 워드라인 리드 바이어스 전압(VRDW) 단자 사이에 연결될 수 있다. 상기 추가 전류 발생부(530A)는 상기 글로벌 워드라인을 통해 추가적인 전류가 흐를 수 있도록 하는 전류원을 포함할 수 있다. 상기 제 1 라이트 전류 발생부(540A)는 상기 리셋 라이트 인에이블 신호(RWEN)에 기초하여 상기 글로벌 워드라인(GWL)을 통해 제 3 전류가 흐르도록 할 수 있다. 상기 제 3 전류는 상기 제 2 전류보다 클 수 있다. 상기 제 2 라이트 전류 발생부(550A)는 상기 셋 라이트 인에이블 신호(SWEN)에 기초하여 상기 글로벌 워드라인(GWL)을 통해 제 4 전류가 흐르도록 할 수 있다. 상기 제 4 전류는 상기 제 3 전류보다 작고, 상기 제 2 전류보다 클 수 있다. 상기 제 1 및 제 2 라이트 전류 발생부(540A, 550A)는 각각 상기 글로벌 워드라인(GWL) 및 상기 워드라인 라이트 바이어스 전압(VWTW) 단자 사이에 연결될 수 있다. 상기 제 1 및 제 2 라이트 전류 발생부(540A, 550A)는 각각 상기 글로벌 워드라인(GWL)을 통해 상기 제 3 및 제 4 전류가 흐르도록 하는 전류원을 포함할 수 있다.
도 5b에서, 상기 워드라인 제어 회로(500B)는 서로 다른 복수의 구동 전압을 사용할 수 있다. 도 5b에서, 상기 워드라인 제어 회로(500B)는 제 1 저전압 공급부(510B), 제 2 저전압 공급부(520B), 제 3 저전압 공급부(530B), 제 4 저전압 공급부(540B) 및 제 5 저전압 공급부(550B)를 포함할 수 있다. 상기 제 1 저전압 공급부(510B) 및 제 3 저전압 공급부(530B)는 상기 리드 동작에서 사용될 수 있고, 상기 제 2 저전압 공급부(520B), 제 4 저전압 공급부(540B) 및 제 5 저전압 공급부(550B)는 상기 라이트 동작에서 사용될 수 있다. 상기 제 1 저전압 공급부(510B)는 상기 리드 신호(RD)에 기초하여 상기 글로벌 워드라인(GWL)을 상기 워드라인 리드 바이어스 전압(VRDW)으로 구동할 수 있다. 상기 제 1 저전압 공급부(510B)는 상기 글로벌 워드라인(GWL)과 상기 워드라인 리드 바이어스 전압(VRDW) 단자 사이에 연결될 수 있다. 상기 제 2 저전압 공급부(520B)는 상기 라이트 신호(WT(RST/SET))에 기초하여 상기 글로벌 워드라인(GWL)을 상기 워드라인 라이트 바이어스 전압(VWTW)으로 구동할 수 있다. 상기 제 2 저전압 공급부(520B)는 상기 글로벌 워드라인(GWL)과 상기 워드라인 라이트 바이어스 전압(VWTW) 단자 사이에 연결될 수 있다. 상기 제 3 저전압 공급부(530B)는 상기 리드 인에이블 신호(REN)에 기초하여 상기 글로벌 워드라인(GWL)을 제 1 저전압(VL1)으로 구동할 수 있다. 상기 제 1 저전압(VL1)은 상기 워드라인 리드 바이어스 전압(VRDW)보다 낮은 레벨을 가질 수 있다. 상기 제 3 저전압 공급부(530B)는 상기 글로벌 워드라인(GWL) 및 상기 제 1 저전압(VL1) 단자 사이에 연결될 수 있다. 상기 제 4 저전압 공급부(540B)는 상기 리셋 라이트 인에이블 신호(RWEN)에 기초하여 상기 글로벌 워드라인(GWL)을 제 2 저전압(VL2)으로 구동할 수 있다. 상기 제 2 저전압(VL2)은 상기 워드라인 라이트 바이어스 전압(VWTW)보다 낮을 레벨을 가질 수 있다. 상기 제 4 저전압 공급부(540B)는 상기 글로벌 워드라인(GWL) 및 상기 제 2 저전압(VL2) 단자 사이에 연결될 수 있다. 상기 제 5 저전압 공급부(550B)는 상기 셋 라이트 인에이블 신호(SWEN)에 기초하여 상기 글로벌 워드라인(GWL)을 제 3 저전압(VL3)으로 구동할 수 있다. 상기 제 3 저전압(VL3)은 상기 워드라인 라이트 바이어스 전압(VWTW)보다 낮을 레벨을 갖고, 상기 제 2 저전압(VL2)보다 높은 레벨을 가질 수 있다. 상기 제 5 저전압 공급부(550B)는 상기 글로벌 워드라인(GWL) 및 상기 제 3 저전압(VL3) 단자 사이에 연결될 수 있다.
도 6a 및 도 6b는 본 발명의 실시예에 따른 비휘발성 메모리 장치(1)의 동작을 보여주는 타이밍도이다. 도 6a는 본 발명의 실시예에 따른 비휘발성 메모리 장치(1)의 리드 동작을 보여주는 타이밍도이다. 도 1 내지 도 6a를 참조하여 본 발명의 실시예에 따른 비휘발성 메모리 장치(1)의 리드 동작을 설명하면 다음과 같다. 상기 비휘발성 메모리 장치(1)의 리드 동작이 수행되면 상기 리드 신호(RD)가 인에이블될 수 있다. 또한, 상기 리드 동작이 수행되면, 컬럼 선택 회로(120) 및 로우 선택 회로(130)에 의해 특정 비트라인(BL)이 글로벌 비트라인(GBL)과 연결되고, 특정 워드라인(WL)이 글로벌 워드라인(GWL)과 연결될 수 있다. 상기 특정 비트라인(BL) 및 특정 워드라인(WL)과 연결된 메모리 셀(MC)이 선택될 수 있다. 상기 비트라인 제어 회로(140)는 상기 리드 신호(RD)에 기초하여 상기 글로벌 비트라인(GBL) 및 비트라인(BL)으로 상기 비트라인 리드 바이어스 전압(VRDB)을 인가하고 상기 워드라인 제어 회로(160)는 상기 글로벌 워드라인(GWL) 및 워드라인(WL)으로 상기 워드라인 리드 바이어스 전압(VRDW) 레벨을 인가하여 상기 메모리 셀(MC) 양 단에 상기 리드 전압(VRD)에 대응하는 전압 레벨이 인가되도록 한다. 이 때, 상기 워드라인 제어 회로(160)는 저저항 상태를 갖는 메모리 셀이 스냅백될 수 있는 최소한의 전류인 제 1 전류가 상기 글로벌 비트라인(GBL) 및/또는 메모리 셀(MC)을 통해 흐르도록 한다.
A는 고저항 상태 및/또는 리셋 셀의 리드 동작에서 글로벌 비트라인 및 비트라인(GBL/BL)과 글로벌 워드라인 및 워드라인(GWL/WL)의 전압 레벨을 보여준다. 상기 선택된 메모리 셀(MC)이 고저항 상태 및/또는 리셋 셀일 때, 상기 메모리 셀(MC)에서 스냅백은 발생하지 않고, 상기 글로벌 비트라인(GBL) 및 상기 글로벌 워드라인(GWL)의 전압 레벨은 그대로 유지될 수 있고, 상기 센싱 노드(SN)의 전압 레벨은 초기화 상태를 유지할 수 있다. 상기 스냅백 감지 회로(150)는 상기 전류 인에이블 신호(CEN)의 디스에이블 상태를 유지시킬 수 있다. 상기 데이터 출력 회로(430)는 하이 레벨을 갖는 데이터 출력 신호(DOUT)를 출력하고, 리드 동작은 종료될 수 있다.
B는 저저항 상태 및/또는 셋 셀의 리드 동작에서 글로벌 비트라인 및 비트라인(GBL/BL)과 글로벌 워드라인 및 워드라인(GWL/WL)의 전압 레벨을 보여준다. 상기 선택된 메모리 셀(MC)이 저저항 상태 및/또는 셋 셀일 때, 상기 메모리 셀(MC)에서 스냅백이 발생할 수 있다. 상기 스냅백이 발생하면 상기 메모리 셀(MC)을 통해 흐르는 전류의 양이 급격하게 증가할 수 있다. 따라서, 상기 글로벌 비트라인(GBL) 및 비트라인(BL)의 전압 레벨은 하강하고, 상기 글로벌 워드라인(GWL) 및 워드라인(WL)의 전압 레벨은 상승할 수 있다. 상기 스냅백 감지 회로(150)의 상기 센싱부(410)는 상기 글로벌 워드라인(GWL)의 전압 레벨 상승을 감지하여 상기 센싱 노드(SN)의 전압 레벨을 로우 레벨로 변화시키고, 상기 데이터 출력부(430)는 로우 레벨을 갖는 데이터 출력 신호(DOUT)를 생성할 수 있다. 상기 스냅백 감지 회로(150)의 상기 전류 인에이블 신호 생성부(420)는 상기 센싱 노드(SN)의 전압 레벨에 따라 상기 전류 인에이블 신호(CEN)를 인에이블시킬 수 있다. 상기 전류 인에이블 신호(CEN)가 인에이블되면 상기 워드라인 제어 회로(160)는 상기 글로벌 워드라인(GWL)을 통해 추가적인 전류가 흐르게 하거나 상기 글로벌 워드라인(GWL)을 제 1 저전압(VL1)으로 구동하여 상기 글로벌 워드라인(GWL)의 전압 레벨을 하강시킬 수 있다. 상기 글로벌 워드라인(GWL)을 통해 추가적인 전류가 흐름으로써, 상기 메모리 셀(MC)을 통해 어닐링 전류가 추가적으로 흐를 수 있다. 따라서, 상기 메모리 셀(MC)의 저저항 상태가 안정적으로 형성될 수 있다. 본 발명의 실시예에 따른 비휘발성 메모리 장치(1)는 리드 동작 중에 저저항 상태의 메모리 셀을 스냅백 시킬 수 있는 최소한의 전류를 사용하여 리드 동작을 수행함으로써, 메모리 셀의 내구성을 유지시킬 수 있고, 디스터번스를 방지할 수 있다. 또한, 저저항 상태로 판별된 메모리 셀에 대해서는 어닐링 전류를 추가적으로 공급하여 메모리 셀의 저저항 상태가 안정적으로 유지될 수 있도록 한다.
도 6b는 본 발명의 실시예에 따른 비휘발성 메모리 장치(1)의 라이트 동작을 보여주는 타이밍도이다. 도 1 내지 도 5b, 도 6b를 참조하여 본 발명의 실시예에 따른 비휘발성 메모리 장치(1)의 라이트 동작을 설명하면 다음과 같다. 상기 비휘발성 메모리 장치(1)의 라이트 동작이 수행되면 상기 라이트 신호(WT)가 인에이블될 수 있다. 또한, 상기 라이트 동작이 수행되면, 컬럼 선택 회로(120) 및 로우 선택 회로(130)에 의해 특정 비트라인(BL)이 글로벌 비트라인(GBL)과 연결되고, 특정 워드라인(WL)이 글로벌 워드라인(GWL)과 연결될 수 있다. 상기 특정 비트라인(BL) 및 특정 워드라인(WL)과 연결된 메모리 셀(MC)이 선택될 수 있다. 상기 비트라인 제어 회로는 상기 라이트 신호(WT)에 기초하여 상기 글로벌 비트라인(GBL) 및 비트라인(BL)으로 상기 비트라인 라이트 바이어스 전압(VWTB)을 인가하고 상기 워드라인 제어 회로(160)는 상기 글로벌 워드라인(GWL) 및 워드라인(WL)으로 상기 워드라인 라이트 바이어스 전압(VWTW) 레벨을 인가하여 상기 메모리 셀(MC) 양 단에 상기 라이트 전압(VWT)에 대응하는 전압 레벨이 인가되도록 한다. 이 때, 상기 워드라인 제어 회로(160)는 저저항 상태의 메모리 셀 및 고저항 상태의 메모리 셀이 모두 스냅백될 수 있는 최소한의 전류인 제 2 전류가 상기 글로벌 워드라인(GWL) 및/또는 메모리 셀(MC)을 통해 흐르도록 한다.
상기 스냅백이 발생하면 상기 메모리 셀(MC)을 통해 흐르는 전류의 양이 급격하게 증가할 수 있다. 따라서, 상기 글로벌 비트라인(GBL) 및 비트라인(BL)의 전압 레벨은 하강하고, 상기 글로벌 워드라인(GWL) 및 워드라인(WL)의 전압 레벨은 상승할 수 있다. 상기 스냅백 감지 회로(150)의 상기 센싱부(410)는 상기 글로벌 워드라인(GWL)의 전압 레벨 상승을 감지하여 상기 센싱 노드(SN)의 전압 레벨을 로우 레벨로 변화시키고, 상기 전류 인에이블 신호 생성부(420)는 상기 센싱 노드(SN)의 전압 레벨에 따라 상기 전류 인에이블 신호(CEN)를 인에이블시킬 수 있다.
C는 리셋 라이트 동작에서 글로벌 비트라인 및 비트라인(GBL/BL)과 글로벌 워드라인 및 워드라인(GWL/WL)의 전압 레벨을 보여준다. 상기 라이트 동작이 리셋 라이트 동작일 때, 상기 리셋 라이트 인에이블 신호(RWEN)가 인에이블 될 수 있다. 상기 비트라인 제어 회로(140)는 상기 글로벌 비트라인(GBL) 및 비트라인(BL)을 상기 제 1 고전압(VH1)의 레벨로 구동할 수 있다. 상기 워드라인 제어 회로(160)는 상기 글로벌 워드라인(GWL) 및 메모리 셀(MC)을 통해 제 3 전류가 흐르도록 하거나, 상기 글로벌 워드라인(GWL)을 제 2 저전압(VL2)의 레벨로 구동할 수 있다. 따라서, 상기 글로벌 워드라인(GWL)의 전압 레벨이 충분히 낮아질 수 있고, 상기 메모리 셀(MC)을 통해 상기 메모리 셀(MC)을 고저항 상태로 만들기에 충분한 전류가 흐를 수 있다.
D는 셋 라이트 동작에서 글로벌 비트라인 및 비트라인(GBL/BL)과 글로벌 워드라인 및 워드라인(GWL/WL)의 전압 레벨을 보여준다. 상기 라이트 동작이 셋 라이트 동작일 때, 상기 셋 라이트 인에이블 신호(SWEN)가 인에이블 될 수 있다. 상기 비트라인 제어 회로(140)는 상기 글로벌 비트라인(GBL) 및 비트라인(BL)을 상기 제 2 고전압(VH2)의 레벨로 구동할 수 있다. 상기 워드라인 제어 회로(160)는 상기 글로벌 워드라인(GWL) 및 메모리 셀(MC)을 통해 제 4 전류가 흐르도록 하거나, 상기 글로벌 워드라인(GWL)을 제 3 저전압(VL3)의 레벨로 구동할 수 있다. 따라서, 상기 글로벌 워드라인(GWL)의 전압 레벨이 낮아질 수 있고, 상기 메모리 셀(MC)을 통해 상기 메모리 셀(MC)을 저저항 상태로 만들기에 충분한 전류가 흐를 수 있다. 본 발명의 실시예에 따른 비휘발성 메모리 장치(1)는 셋 셀과 리셋 셀을 모두 스냅백 시키기 위해 최소한의 전류를 사용하고, 리셋 라이트 동작인지 또는 셋 라이트 동작인지 여부에 따라 필요한 전류를 가변적으로 증가시키기 때문에 비휘발성 메모리 장치(1)가 소모하는 전력을 감소시킬 수 있다.
도 7은 본 발명의 실시예에 따른 비휘발성 메모리 장치를 구비하는 메모리 카드를 나타낸 개략도이다. 도 7을 참조하면, 메모리 카드 시스템(4100)은 컨트롤러(4110), 메모리(4120) 및 인터페이스 부재(4130)를 포함할 수 있다. 상기 컨트롤러(4110)와 상기 메모리(4120)는 명령어 및/또는 데이터를 주고받을 수 있도록 구성될 수 있다. 상기 메모리(4120)는, 예를 들어, 상기 컨트롤러(4110)에 의해 실행되는 명령어, 및/또는 사용자의 데이터를 저장하는 데 사용될 수 있다.
상기 메모리 카드 시스템(4100)은 상기 메모리(4120)에 데이터를 저장하거나, 또는 상기 메모리(4120)로부터 데이터를 외부로 출력할 수 있다. 상기 메모리(4120)는 상술한 본 발명의 실시예에 따른 비휘발성 메모리 장치(1)를 포함할 수 있다.
상기 인터페이스 부재(4130)는 외부와의 데이터의 입/출력을 담당할 수 있다. 상기 메모리 카드 시스템(4100)은 멀티미디어 카드(multimedia card: MMC), 시큐어 디지털 카드(secure digital card: SD) 또는 휴대용 데이터 저장 장치일 수 있다.
도 8은 본 발명의 실시예에 따른 비휘발성 메모리 장치를 구비하는 전자 장치를 설명하기 위한 블록도이다. 도 8을 참조하면, 상기 전자 장치(4200)는 프로세서(4210), 메모리(4220) 및 입출력 장치(I/O, 4230)를 포함할 수 있다. 상기 프로세서(4210), 메모리(4220) 및 입출력 장치(4230)는 버스(4246)를 통하여 연결될 수 있다.
상기 메모리(4220)는 상기 프로세서(4210)로부터 제어 신호를 받을 수 있다. 상기 메모리(4220)는 프로세서(4210)의 동작을 위한 코드 및 데이터를 저장할 수 있다. 상기 메모리(4220)는 버스(4246)를 통하여 억세스 되는 데이터를 저장하도록 사용될 수 있다. 상기 메모리(4220)는 상술한 본 발명의 실시예에 따른 비휘발성 메모리 장치(1)를 포함할 수 있다. 발명의 구체적인 실현 및 변형을 위하여, 추가적인 회로 및 제어 신호들이 제공될 수 있다.
상기 전자 장치(4200)는 상기 메모리(4220)를 필요로 하는 다양한 전자 제어 장치를 구성할 수 있다. 예를 들어, 상기 전자 장치(4200)는 컴퓨터 시스템, 무선통신 장치 예를 들어, PDA, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 웹 태블릿(web tablet), 무선 전화기, 휴대폰, 디지털 음악 재생기(digital music player), MP3 플레이어, 네비게이션, 솔리드 스테이트 디스크(solid state disk: SSD), 가전제품(household appliance), 또는 정보를 무선환경에서 송수신할 수 있는 모든 소자에 사용될 수 있다.
상기 전자 장치(4200)의 보다 구체적인 실현 및 변형된 예에 대하여 도 7 및 도 8을 참조하여 설명하기로 한다.
도 9는 본 발명의 실시예에 따른 비휘발성 메모리 장치를 구비하는 데이터 저장 장치를 나타낸 블록도이다. 도 9를 참조하면, 솔리드 스테이트 디스크(Solid State Disk; SSD; 4311)와 같은 데이터 저장 장치가 제공될 수 있다. 상기 솔리드 스테이트 디스크(SSD; 4311)는 인터페이스(4313), 제어기(4315), 비휘발성 메모리(4318) 및 버퍼 메모리(4319)를 포함할 수 있다.
상기 솔리드 스테이트 디스크(4311)는 반도체 디바이스를 이용하여 정보를 저장하는 장치이다. 상기 솔리드 스테이트 디스크(4311)는 하드 디스크 드라이브(HDD)에 비하여 속도가 빠르고 기계적 지연이나 실패율, 발열 및 소음도 적으며, 소형화/경량화할 수 있는 장점이 있다. 상기 솔리드 스테이트 디스크(4311)는 노트북 PC, 넷북, 데스크톱 PC, MP3 플레이어, 또는 휴대용 저장장치에 널리 사용될 수 있다.
상기 제어기(4315)는 상기 인터페이스(4313)에 인접하게 형성되고 전기적으로 접속될 수 있다. 상기 제어기(4315)는 메모리 제어기 및 버퍼 제어기를 포함하는 마이크로프로세서일 수 있다. 상기 비휘발성 메모리(4318)는 상기 제어기(4315)에 인접하게 형성되고 접속 터미널(T)을 경유하여 상기 제어기(4315)에 전기적으로 접속될 수 있다. 상기 솔리드 스테이트 디스크(4311)의 데이터 저장용량은 상기 비휘발성 메모리(4318)에 대응할 수 있다. 상기 버퍼 메모리(4319)는 상기 제어기(4315)에 인접하게 형성되고 전기적으로 접속될 수 있다.
상기 인터페이스(4313)는 호스트(4302)에 접속될 수 있으며 데이터와 같은 전기신호들을 송수신하는 역할을 할 수 있다. 예를 들면, 상기 인터페이스(4313)는 SATA, IDE, SCSI, 및/또는 이들의 조합과 같은 규격을 사용하는 장치일 수 있다. 상기 비휘발성 메모리(4318)는 상기 제어기(4315)를 경유하여 상기 인터페이스(4313)에 접속될 수 있다.
상기 비휘발성 메모리(4318)는 상기 인터페이스(4313)를 통하여 수신된 데이터를 저장하는 역할을 할 수 있다. 본 발명의 실시예에 따른 비휘발성 메모리 장치(1)는 상기 비휘발성 메모리(4318)로 적용될 수 있다. 상기 솔리드 스테이트 디스크(4311)에 전원공급이 차단된다 할지라도, 상기 비휘발성 메모리(4318)에 저장된 데이터는 보존되는 특성이 있다.
상기 버퍼 메모리(4319)는 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다. 상기 휘발성 메모리는 디램(DRAM), 및/또는 에스램(SRAM)일 수 있다. 상기 비휘발성 메모리는 상술한 본 발명의 실시예에 따른 반도체 메모리 장치(1)를 포함할 수 있다.
상기 인터페이스(4313)의 데이터 처리속도는 상기 비휘발성 모리(4318)의 동작속도에 비하여 상대적으로 빠를 수 있다. 여기서, 상기 버퍼 메모리(4319)는 데이터를 임시 저장하는 역할을 할 수 있다. 상기 인터페이스(4313)를 통하여 수신된 데이터는 상기 제어기(4315)를 경유하여 상기 버퍼 메모리(4319)에 임시 저장된 후, 상기 비휘발성 메모리(4318)의 데이터 기록 속도에 맞추어 상기 비휘발성 메모리(4318)에 영구 저장될 수 있다.
또한, 상기 비휘발성 메모리(4318)에 저장된 데이터들 중 자주 사용되는 데이터들은 사전에 독출하여 상기 버퍼 메모리(4319)에 임시 저장할 수 있다. 즉, 상기 버퍼 메모리(4319)는 상기 솔리드 스테이트 디스크(4311)의 유효 동작속도를 증가시키고 오류 발생률을 감소하는 역할을 할 수 있다.
도 10은 본 발명의 실시예에 따른 비휘발성 메모리 장치를 구비하는 전자 시스템 블록도이다. 도 10을 참조하면, 상기 전자 시스템(4400)은 바디(4410), 마이크로 프로세서 유닛(4420), 파워 유닛(4430), 기능 유닛(4440), 및 디스플레이 컨트롤러 유닛(4450)을 포함할 수 있다.
상기 바디(4410)는 인쇄 회로기판(PCB)으로 형성된 마더 보드일 수 있다. 상기 마이크로 프로세서 유닛(4420), 상기 파워 유닛(4430), 상기 기능 유닛(4440), 및 상기 디스플레이 컨트롤러 유닛(4450)은 상기 바디(4410)에 장착될 수 있다. 상기 바디(4410)의 내부 혹은 상기 바디(4410)의 외부에 디스플레이 유닛(4460)이 배치될 수 있다. 예를 들면, 상기 디스플레이 유닛(4460)은 상기 바디(4410)의 표면에 배치되어 상기 디스플레이 컨트롤러 유닛(4450)에 의해 프로세스 된 이미지를 표시할 수 있다.
상기 파워 유닛(4430)은 외부 배터리 등으로부터 일정 전압을 공급받아 이를 요구되는 전압 레벨로 분기하여 상기 마이크로 프로세서 유닛(4420), 상기 기능 유닛(4440), 상기 디스플레이 컨트롤러 유닛(4450) 등으로 공급하는 역할을 할 수 있다. 상기 마이크로 프로세서 유닛(4420)은 상기 파워 유닛(4430)으로부터 전압을 공급받아 상기 기능 유닛(4440)과 상기 디스플레이 유닛(4460)을 제어할 수 있다. 상기 기능 유닛(4440)은 다양한 전자 시스템(4400)의 기능을 수행할 수 있다. 예를 들어, 상기 전자 시스템(4400)이 휴대폰인 경우 상기 기능 유닛(4440)은 다이얼링, 또는 외부 장치(4470)와의 교신으로 상기 디스플레이 유닛(4460)으로의 영상 출력, 스피커로의 음성 출력 등과 같은 휴대폰 기능을 수행할 수 있는 여러 구성요소들을 포함할 수 있으며, 카메라가 함께 장착된 경우 카메라 이미지 프로세서의 역할을 할 수 있다.
상기 전자 시스템(4400)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 상기 기능 유닛(4440)은 메모리 카드 컨트롤러일 수 있다. 상기 기능 유닛(4440)은 유선 혹은 무선의 통신 유닛(4480)을 통해 상기 외부 장치(4470)와 신호를 주고 받을 수 있다. 상기 전자 시스템(4400)이 기능 확장을 위해 유에스비(USB) 등을 필요로 하는 경우, 상기 기능 유닛(4440)은 인터페이스 컨트롤러의 역할을 할 수 있다. 상술한 본 발명의 실시예에 따른 비휘발성 메모리 장치(1)는 상기 마이크로 프로세서 유닛(4420) 및 상기 기능 유닛(4440) 중 적어도 어느 하나로 적용될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (28)

  1. 글로벌 비트라인 및 글로벌 워드라인 사이에 연결되는 메모리 셀;
    리드 신호에 기초하여 상기 글로벌 비트라인으로 비트라인 바이어스 전압을 인가하는 비트라인 제어 회로;
    상기 글로벌 워드라인과 연결되어 상기 메모리 셀의 스냅백을 감지하여 데이터 출력 신호 및 전류 인에이블 신호를 생성하는 스냅백 감지 회로; 및
    상기 리드 신호에 기초하여 상기 글로벌 워드라인으로 워드라인 바이어스 전압을 인가하고, 상기 전류 인에이블 신호에 기초하여 상기 메모리 셀을 통해 흐르는 전류를 증가시키는 워드라인 제어 회로를 포함하고,
    상기 워드라인 제어 회로는 상기 리드 신호에 기초하여 상기 글로벌 워드라인을 상기 워드라인 바이어스 전압으로 구동하는 제 1 저전압 공급부와, 상기 전류 인에이블 신호에 기초하여 상기 글로벌 워드라인을 상기 워드라인 바이어스 전압보다 낮은 제 1 저전압으로 구동하는 제 2 저전압 공급부를 포함하는 비휘발성 메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 비트라인 바이어스 전압 및 상기 워드라인 바이어스 전압 사이의 레벨 차이는 리드 전압의 레벨에 대응하고,
    상기 리드 전압의 레벨은 셋 분포 최대 전압과 리셋 분포 최소 전압 사이의 중간 레벨에 대응하는 비휘발성 메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 스냅백 감지 회로는 상기 메모리 셀이 스냅백 되었을 때, 상기 전류 인에이블 신호를 인에이블시키고, 상기 워드라인 제어 회로는 상기 메모리 셀을 통해 흐르는 전류를 증가시키고,
    상기 메모리 셀이 스냅백되지 않았을 때, 상기 전류 인에이블 신호를 디스에이블시키는 비휘발성 메모리 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 스냅백 감지 회로는 상기 글로벌 워드라인의 전압 레벨에 기초하여 센싱 노드의 전압 레벨을 변화시키는 센싱부;
    상기 센싱 노드의 전압 레벨 및 상기 리드 신호에 기초하여 상기 데이터 출력 신호를 생성하는 데이터 출력부; 및
    상기 센싱 노드의 전압 레벨에 기초하여 상기 전류 인에이블 신호를 생성하는 전류 인에이블 신호 생성부를 포함하는 비휘발성 메모리 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서,
    상기 리드 신호에 기초하여 상기 센싱 노드의 전압 레벨 및 상기 전류 인에이블 신호를 초기화시키는 초기화부를 더 포함하는 비휘발성 메모리 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서,
    상기 전류 인에이블 신호가 인에이블되었을 때, 상기 전류 인에이블 신호의 전압 레벨이 인에이블 상태가 유지되도록 하는 래치부를 더 포함하는 비휘발성 메모리 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 메모리 셀을 통해 흐르는 증가된 전류는 상기 메모리 셀의 저저항 상태를 유지시키기 위한 어닐링 (annealing) 전류인 비휘발성 메모리 장치.
  8. 삭제
  9. 삭제
  10. 글로벌 비트라인 및 글로벌 워드라인 사이에 연결되는 메모리 셀;
    리셋 라이트 신호 및 셋 라이트 신호 중 적어도 하나에 기초하여 상기 글로벌 비트라인으로 비트라인 바이어스 전압을 인가하고, 전류 인에이블 신호 및 상기 리셋 라이트 신호에 기초하여 상기 글로벌 비트라인의 전압 레벨을 상기 비트라인 바이어스 전압 레벨보다 상승시키며, 상기 전류 인에이블 신호 및 상기 셋 라이트 신호에 기초하여 상기 글로벌 비트라인의 전압 레벨을 상기 비트라인 바이어스 전압 레벨보다 하강시키는 비트라인 제어 회로;
    상기 글로벌 워드라인과 연결되어 상기 메모리 셀의 스냅백을 감지하여 전류 인에이블 신호를 생성하는 스냅백 감지 회로; 및
    상기 리셋 라이트 신호 및 상기 셋 라이트 신호 중 적어도 하나에 기초하여 상기 글로벌 워드라인으로 워드라인 바이어스 전압을 인가하고, 상기 전류 인에이블 신호와 상기 리셋 라이트 신호 및 상기 셋 라이트 신호 중 적어도 하나에 기초하여 상기 메모리 셀을 통해 흐르는 전류를 증가시키는 워드라인 제어 회로를 포함하는 비휘발성 메모리 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 비트라인 바이어스 전압 및 상기 워드라인 바이어스 전압 사이의 레벨 차이는 라이트 전압의 레벨에 대응하고,
    상기 라이트 전압의 레벨은 리셋 분포 최대 전압의 레벨 이상인 비휘발성 메모리 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 스냅백 감지 회로는 상기 메모리 셀이 스냅백 되었을 때, 상기 전류 인에이블 신호를 인에이블시키고, 상기 워드라인 제어 회로는 상기 메모리 셀을 통해 흐르는 전류를 증가시키고,
    상기 메모리 셀이 스냅백되지 않았을 때, 상기 전류 인에이블 신호를 디스에이블시키는 비휘발성 메모리 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 스냅백 감지 회로는 상기 글로벌 워드라인의 전압 레벨에 기초하여 센싱 노드의 전압 레벨을 변화시키는 센싱부; 및
    상기 센싱 노드의 전압 레벨에 기초하여 상기 전류 인에이블 신호를 생성하는 전류 인에이블 신호 생성부를 포함하는 비휘발성 메모리 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 리셋 라이트 신호 및 상기 셋 라이트 신호 중 적어도 하나에 기초하여 상기 센싱 노드의 전압 레벨 및 상기 전류 인에이블 신호를 초기화시키는 초기화부를 더 포함하는 비휘발성 메모리 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 전류 인에이블 신호가 인에이블되었을 때, 상기 전류 인에이블 신호의 전압 레벨이 인에이블 상태가 유지되도록 하는 래치부를 더 포함하는 비휘발성 메모리 장치.
  16. 삭제
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 워드라인 제어 회로는 상기 리셋 라이트 신호 및 상기 셋 라이트 신호 중 적어도 하나에 기초하여 상기 글로벌 워드라인을 통해 제 1 전류가 흐르게 하는 스냅백 전류 발생부; 및
    상기 전류 인에이블 신호 및 상기 리셋 라이트 신호에 기초하여 상기 글로벌 워드라인을 통해 상기 제 1 전류보다 큰 제 2 전류가 흐르게 하는 제 1 라이트 전류 발생부; 및
    상기 전류 인에이블 신호 및 상기 셋 라이트 신호에 기초하여 상기 글로벌 워드라인을 통해 상기 제 1 전류보다 크고 상기 제 2 전류보다 작은 제 3 전류가 흐르게 하는 제 2 라이트 전류 발생부를 포함하는 비휘발성 메모리 장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 워드라인 제어 회로는 상기 리셋 라이트 신호 및 상기 셋 라이트 신호 중 적어도 하나에 기초하여 상기 글로벌 워드라인을 상기 워드라인 바이어스 전압으로 구동하는 제 1 저전압 공급부; 및
    상기 전류 인에이블 신호 및 상기 리셋 라이트 신호에 기초하여 상기 글로벌 워드라인을 상기 제 1 저전압으로 구동하는 제 2 저전압 공급부; 및
    상기 전류 인에이블 신호 및 상기 셋 라이트 신호에 기초하여 상기 글로벌 워드라인을 상기 제 1 저전압보다 높은 제 2 저전압으로 구동하는 제 3 저전압 공급부를 포함하는 비휘발성 메모리 장치.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 글로벌 비트라인과 글로벌 워드라인 사이에 연결되는 메모리 셀 양 단에 저저항 상태 또는 고저항 상태의 메모리 셀을 스냅백시키기 위한 라이트 전압을 인가하는 단계; 및
    상기 메모리 셀의 스냅백 발생 여부, 리셋 라이트 신호 및 셋 라이트 신호에 따라 상기 메모리 셀을 통해 흐르는 전류의 양을 변화시키는 단계를 포함하고,
    상기 전류의 양을 변화시키는 단계는, 상기 메모리 셀의 스냅백이 발생되었을 때, 리셋 라이트 동작에서 상기 메모리 셀을 통해 흐르는 전류의 양을 제 1 전류만큼 증가시키고, 셋 라이트 동작에서 상기 메모리 셀을 통해 흐르는 전류의 양을 상기 제 1 전류보다 작은 제 2 전류만큼 증가시키는 비휘발성 메모리 장치의 라이트 방법.
  26. ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈
    제 25 항에 있어서,
    상기 라이트 전압의 레벨은 리셋 분포 최대 전압의 레벨 이상인 비휘발성 메모리 장치의 라이트 방법.
  27. 삭제
  28. ◈청구항 28은(는) 설정등록료 납부시 포기되었습니다.◈
    제 25 항에 있어서,
    상기 전류의 양을 변화시키는 단계는, 상기 메모리 셀의 스냅백이 발생되었을 때, 리셋 라이트 동작에서 상기 글로벌 비트라인의 전압 레벨을 상승시키고 상기 글로벌 워드라인의 전압 레벨을 하강시키며, 셋 라이트 동작에서 상기 글로벌 비트라인의 전압 레벨을 하강시키고 상기 글로벌 워드라인의 전압 레벨을 하강시키는 비휘발성 메모리 장치의 라이트 방법.
KR1020180069622A 2018-06-18 2018-06-18 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법 KR102515463B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180069622A KR102515463B1 (ko) 2018-06-18 2018-06-18 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
US16/289,981 US10861505B2 (en) 2018-06-18 2019-03-01 Nonvolatile memory apparatus for mitigating snap-back disturbance, and read and write method of the nonvolatile memory apparatus
CN201910519880.6A CN110619909B (zh) 2018-06-18 2019-06-17 非易失性存储器设备及该非易失性存储器设备的读写方法
US17/089,364 US20210050037A1 (en) 2018-06-18 2020-11-04 Nonvolatile memory apparatus, and read and write method of the nonvolatile memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180069622A KR102515463B1 (ko) 2018-06-18 2018-06-18 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법

Publications (2)

Publication Number Publication Date
KR20190142548A KR20190142548A (ko) 2019-12-27
KR102515463B1 true KR102515463B1 (ko) 2023-03-30

Family

ID=68840212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180069622A KR102515463B1 (ko) 2018-06-18 2018-06-18 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법

Country Status (3)

Country Link
US (2) US10861505B2 (ko)
KR (1) KR102515463B1 (ko)
CN (1) CN110619909B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658026B2 (en) 2017-05-26 2020-05-19 Taiwan Semiconductor Manufacturing Company Limited Word line pulse width control circuit in static random access memory
KR20200104603A (ko) * 2019-02-27 2020-09-04 에스케이하이닉스 주식회사 효율적인 리드 동작을 수행하는 비휘발성 메모리 장치 및 이를 이용하는 시스템
KR20200145320A (ko) * 2019-06-21 2020-12-30 에스케이하이닉스 주식회사 리드 디스터번스를 완화시킬 수 있는 비휘발성 메모리 장치 및 이를 이용하는 시스템
CN111161767B (zh) * 2019-12-31 2021-11-26 成都海光微电子技术有限公司 存储装置及其字线驱动方法
KR20210105187A (ko) * 2020-02-18 2021-08-26 에스케이하이닉스 주식회사 전압 생성 회로 및 이를 이용하는 비휘발성 메모리 장치
KR102457201B1 (ko) * 2020-12-10 2022-10-19 류성윤 전력 관리부를 구비한 반도체 메모리 디바이스

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262661A1 (en) * 2014-03-11 2015-09-17 Intel Corporation Mitigating read disturb in a cross-point memory
US20170262171A1 (en) * 2016-03-14 2017-09-14 SK Hynix Inc. Nonvolatile memory apparatus and verification write method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100064715A (ko) * 2008-12-05 2010-06-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US8467253B2 (en) * 2010-05-24 2013-06-18 Hewlett-Packard Development Company, L.P. Reading memory elements within a crossbar array
US8570785B2 (en) * 2010-05-26 2013-10-29 Hewlett-Packard Development Company Reading a memory element within a crossbar array
US8767482B2 (en) * 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
US8681540B2 (en) * 2011-08-29 2014-03-25 Intel Corporation Tile-level snapback detection through coupling capacitor in a cross point array
US8953387B2 (en) * 2013-06-10 2015-02-10 Micron Technology, Inc. Apparatuses and methods for efficient write in a cross-point array
US9123410B2 (en) * 2013-08-27 2015-09-01 Intel Corporation Memory controller for reducing capacitive coupling in a cross-point memory
US9142271B1 (en) * 2014-06-24 2015-09-22 Intel Corporation Reference architecture in a cross-point memory
US9437293B1 (en) * 2015-03-27 2016-09-06 Intel Corporation Integrated setback read with reduced snapback disturb
US9792986B2 (en) * 2015-05-29 2017-10-17 Intel Corporation Phase change memory current
KR102657562B1 (ko) * 2016-12-02 2024-04-17 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US10395738B2 (en) * 2017-11-30 2019-08-27 Micron Technology, Inc. Operations on memory cells
KR102547947B1 (ko) * 2018-08-21 2023-06-26 삼성전자주식회사 비휘발성 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262661A1 (en) * 2014-03-11 2015-09-17 Intel Corporation Mitigating read disturb in a cross-point memory
US20170262171A1 (en) * 2016-03-14 2017-09-14 SK Hynix Inc. Nonvolatile memory apparatus and verification write method thereof

Also Published As

Publication number Publication date
US10861505B2 (en) 2020-12-08
CN110619909B (zh) 2023-09-15
CN110619909A (zh) 2019-12-27
KR20190142548A (ko) 2019-12-27
US20190385644A1 (en) 2019-12-19
US20210050037A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
KR102515463B1 (ko) 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
KR102571192B1 (ko) 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
US10008262B2 (en) Memory and electronic device including the same
CN111627477B (zh) 用于执行读取操作的非易失性存储装置以及操作其的方法
US20180358085A1 (en) Semiconductor memory apparatus and operating method thereof
US10726915B2 (en) Semiconductor memory apparatus, semiconductor system and electronic device including the semiconductor memory apparatus
CN108074610B (zh) 阻变存储装置及其读取电路和方法
US11443801B2 (en) Semiconductor memory apparatus for preventing disturbance
US9997243B2 (en) Sense amplifier, and nonvolatile memory device and system including the same
US10079045B2 (en) Sense amplifier, memory apparatus and system including the same
TWI736650B (zh) 半導體記憶裝置及其操作方法
US9542124B2 (en) Electronic device and method for operating the same
CN112133349A (zh) 非易失性存储装置和使用其的存储系统
US11790957B2 (en) Voltage generating circuit and a nonvolatile memory apparatus using the voltage generating circuit
KR102526601B1 (ko) 전류 드라이버, 라이트 드라이버 및 이를 이용하는 반도체 메모리 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)